用于产生usb外设时钟的电路的制作方法
专利名称：用于产生usb外设时钟的电路的制作方法
技术领域：
本实用新型涉及USB通讯领域，更具体地涉及一种用于产生USB外设时钟的电路。
背景技术：
USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA(PerSonalDigital Assistant,掌上电脑)、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外在USB的全速、低速通讯(通讯速度为1. 5MHz即为低速通讯，通讯速度为12MHz即为全速通讯)中，系统对数据传输时钟精确度的要求较高(±2. 5%。)。因此，USB通讯系统通常是采用外接晶振的时钟方案，S卩外部通过晶振产生一个准确的时钟(例如12MHz)输入芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的低速及全速的工作时钟300MHz，以保证USB主体结构通讯的精度。由于需要使用晶振给USB主体结构提供准确的时钟，USB通讯系统芯片就至少需要增加两个管脚以供晶振使用；如此，在管脚相对较少的电子产品中，就无法采用USB通讯系统了。例如，在常规的SIM卡之类的电子产品中，管脚一般只有4 7个，由于其它系统功能的需要，使得根本无法额外再分配两个管脚给晶振使用，从而根本无法采用USB通讯系统。再则，随着制作工 艺的发展和设计技术的提高，电子产品的体积愈来愈小型化，且电子产品的管脚也在不断的减少。而晶振元件的体积相对SOC (Systemon Chip,系统级芯片)芯片还是比较大的，这样将会制约产品的高集成小型化的发展。从而，晶振成为制约USB通讯系统芯片的应用及发展的关键因素。当然，USB芯片内部也可以通过RC/LC振荡器生成时钟，并提供给USB主体结构。但是由于RC/LC振荡器工艺偏差或其它因素影响，使得芯片内振荡器生成时钟与设计目标通常存在±20%的偏差，而时钟存在偏差，将导致在通讯过程中收发数据包的长度也难以保持一致，无法满足系统传输的精度需求。因此，有必要提供一种改进的用于产生USB外设时钟的电路来克服上述缺陷。
实用新型内容本实用新型的目的是提供一种用于产生USB外设时钟的电路，通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。为实现上述目的，本实用新型提供一种用于产生USB外设时钟的电路，设置于USB主体结构上，其中该电路包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；所述内部振荡器产生具有固定频率的时钟；所述接收器与所述内部振荡器及主机连接，且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包；所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数；所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。较佳地，所述内部振荡器为RC振荡器或LC振荡器较佳地，所述内部振荡器产生的时钟为高频时钟。较佳地，所述内部振荡器输出的时钟的频率为300MHz。与现有技术相比，本实用新型的用于产生USB外设时钟的电路，由于所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟计数器对主机发现的数据长度进行计数，并将计数结果传送给所述时钟处理器，所述时钟处理器根据计数结果控制调节发送器发送的数据包的长度，并使发送器发送的数据包的长度与接收器接收到的数据包的长度一致；从而可保证所述USB主体结构收发的数据包的长度是相同的，使得在所产生的时钟的控制下所述USB主体结构可高精度地与主机之间进行各种数据包的低速/全速通讯。通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。
图1为本实用新型用于产生USB外设时钟的电路与主机连接的结构示意图。
具体实施方式
现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种用于产生USB外设时钟的电路，通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。请参考图1，图1为本实用新型用于产生USB外设时钟的电路与主机连接的结构示意图。本实用新型用于产生USB外设时钟的电路设置于USB主体结构上，且包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；所述内部振荡器产生具有固定频率的时钟，且将产生的时钟分别传送至所述接收器、发送器、时钟计数器及时钟处理器，以为所述接收器、发送器、时钟计数器及时钟处理器提供工作时钟；所述接收器与所述内部振荡器及主机连接,且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包；所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数；所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。具体地，在本实用新型的优选实施方式中，所述内部振荡器为RC振荡器或LC振荡器，因为RC振荡器或LC振荡器结构简单，体积小且能生产要求频率的时钟，因此采用RC振荡器或LC振荡器不会影响USB系统产品的高集成小型化的发展；所述RC振荡器或LC振荡器输出的时钟为高频时钟，且在本实用新型中所述RC振荡器或LC振荡器输出的高频时钟为300MHz，其中所述RC振荡器或LC振荡器产生的时钟具有一定的误差，通常误差最大可达±20%，也即输出的时钟的范围在240MHz至360MHz之间，在其它器件的配合下仍可使USB主体结构正常进行低速/全速通讯；如前所述，即使所述RC振荡器或LC振荡器输出的高频时钟的误差达到±20%，但此时仍是采用高频时钟采样低频数据，且主机发送的数据包是固定的数据包，因此，即使误差达到20%也可以正确判断，正常接收数据包；另外，所述RC振荡器或LC振荡器产生的时钟的频率可根据设计的精度要求而设计，通常时钟的频率越高，USB主体结构通讯的精度也更高。所述接收器分别与所述RC振荡器或LC振荡器及主机连接，从而所述RC振荡器或LC振荡器为所述接收器提供正常工作所需的工作时钟，且所述接收器根据所述RC振荡器或LC振荡器输出的时钟接收主机发出的数据包；其中，主机发出的数据包通常包括有SOF (Start-of-Frame,巾贞开始)、Setup (配置令牌包)、INToken (输入令牌包)、OutToken (输出令牌包)。所述发送器分别与所述RC振荡器或LC振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；当然由于所述RC振荡器或LC振荡器输出的时钟的频率存在有误差，使得所述发送器发送的数据包的长度与接收器接收到的数据包的长度存在差异，从而需要对所述发送器发送的数据包的长度相应进行调节。所述时钟计数器分别与所述接收器、时钟处理器及RC振荡器或LC振荡器连接，所述时钟计数器根据所述RC振荡器或LC振荡器发出的时钟对所述接收器接收的数据包的长度进行计数，并将计数结果传送至所述时钟处理器，从而所述时钟计数器对所述接收器接收的数据包的长度实时进行计数。由上述可知，所述接收器接收到的数据包的长度将因所述RC振荡器或LC振荡器输出的时钟的频率不同而不同，且相应地，所述发送器发送的数据包的长度也会因时钟频率的不同而有差异，难以与接收到的数据包的长度一致；所述时钟处理器分别与所述RC振荡器或LC振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，相应控制所述发送器发送的数据包的长度；具体地，所述时钟处理器根据所述时钟计数器的计数结果控制所述发送器发送的数据包的长度与所述接收器接收的数据包的长度相同，以此保证USB主体结构收发数据包长度的一致性，提高了 USB主体结构进行低速/全速通讯的精度。由上述可知，本实用新型用于产生USB外设时钟的电路采用高频时钟对主机发出的数据包进行计数，根据所述时钟处理器的处理结果即可判定当前高频时钟与目标时钟之间存在有多大的误差，从而调整修正发送器的精度(具体为发送数据包的长度)，满足USB系统进行低速/全速通讯所需的精度要求。下面结合图1，描述本实用新型用于产生USB外设时钟的电路的一个具体实施过程;在本具体实施例中，主机发送的数据包为SOF (Start-of-Frame,巾贞开始)数据包。所述时钟产生电路采用RC振荡器作为内部振荡器，该RC振荡器产生300MHz的时钟；在USB的全速通讯系统中，主机发送数据最大码率为12Mb，接收器采用300MHz±20%的高频时钟完全能对主机发送的数据包进行有效的接收和鉴别，所述接收器一旦接收到SOF数据就通知时钟计数器，同时将数据传递给时钟计数器。当USB主体结构在进行全速通讯时，一般SOF数据包的长度为32Bits (包括同步头，不考虑位填充)，码率为12Mb，采用准确的300MHz的时钟对整个数据包的长度进行计数，不考虑偏差的计数结果约为SOOCycle。时钟计数器将计数结果传送给时钟处理器，时钟处理器再根据处理结果对发送器发送的数据包的长度进行控制，且在处理过程中需要保留一定的小数，以保持精度。其中，若RC振荡器产生的时钟的频率准确，即为标准的300MHz，所述时钟计数器的计数结果为SOOCycle，则所述发送器发送数据包时就为每25 (即800/32)个时钟发送一个数据包。如果所述RC振荡器产生的时钟的频率并不是准确的300MHz，而是存在有一定的误差，而使所述时钟计数器的计数结果为799Cycle的话，那么发送器发送数据包时就应该每[24+31/32](即799/32)个时钟发送一个数据包。由于发送的时钟数不是整数，因此需要调整数据包的发送过程，只需每32Bits数据一组，其中31Bits按照25个时钟进行发射，最后IBit数据按照24个时钟进行发射即可，如此，平均每个数据包的周期就是24+31/32个时钟了。通过上述的具体实施过程可知计数值越大，经过本实用新型用于产生USB外设时钟的电路调整后，进行USB全速/低速通讯的精度越高。如上述，计数值为800，那么精度就是±1. 25%。( 1/800)，远远满足了 USB主体结构在全速/低速通讯时的要求。另外，考虑RC振荡器的误差最大可能会达到±20%，那么在全速模式下，计数值也会在800±20%内波动，也即，最差的情况是计数值为640，此时精度为±1. 5625%。，也满足USB主休结构的通讯要求。而在低速模式下，由于码率只有1. 5Mb，计数值会更大，更能满足USB主体结构对通讯精度的要求。综上所述，在所述USB主体结构与主机的通讯过程中，虽然所述RC振荡器或LC振荡器产生的时钟因误差的存在不是准确的300MHz的时钟，并使得所述接收器接收到的数据包的长度可能不一致，但是通过所述时钟计数器及时钟处理器的配合处理，可使所述发送器发送的数据包的长度与接收到的数据包的长度一致，从而使得所述USB主体结构同时收发的数据包的长度是相同的。因此，通过本实用新型的产生USB外设时钟的电路的调节与控制，可保证所述USB主体结构收发的数据包的长度是相同的，从而在所产生的时钟的控制下所述USB主体结构可高精度地与主机之间进行各种数据包的低速/全速通讯。以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。
权利要求1.一种用于产生USB外设时钟的电路,设置于USB主体结构上,其特征在于,包括 内部振荡器，所述内部振荡器产生具有固定频率的时钟； 接收器，所述接收器与所述内部振荡器及主机连接，且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包； 发送器，所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机； 时钟计数器，所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数； 时钟处理器，所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。
2.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器为RC振荡器或LC振荡器
3.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器产生的时钟为高频时钟。
4.如权利要求3所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器输出的时钟的频率为300MHz。
专利摘要本实用新型公开了一种用于产生USB外设时钟的电路，该电路设置于USB主体结构上，其包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；内部振荡器产生具有固定频率的时钟；接收器与内部振荡器及主机连接，接收主机发出的数据包；发送器分别与内部振荡器及主机连接，将USB主体结构的数据包发送至主机；时钟计数器分别与接收器及内部振荡器连接，对接收的数据包的长度进行计数；时钟处理器分别与时钟计数器、内部振荡器及发送器连接，根据计数的数据包的长度，控制调节发送器发送的数据包的长度。通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。
文档编号G06F1/04GK202904428SQ201220610928
公开日2013年4月24日 申请日期2012年11月19日 优先权日2012年11月19日
发明者杨修 申请人:四川和芯微电子股份有限公司
技术领域：
本实用新型涉及USB通讯领域，更具体地涉及一种用于产生USB外设时钟的电路。
背景技术：
USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA(PerSonalDigital Assistant,掌上电脑)、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外在USB的全速、低速通讯(通讯速度为1. 5MHz即为低速通讯，通讯速度为12MHz即为全速通讯)中，系统对数据传输时钟精确度的要求较高(±2. 5%。)。因此，USB通讯系统通常是采用外接晶振的时钟方案，S卩外部通过晶振产生一个准确的时钟(例如12MHz)输入芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的低速及全速的工作时钟300MHz，以保证USB主体结构通讯的精度。由于需要使用晶振给USB主体结构提供准确的时钟，USB通讯系统芯片就至少需要增加两个管脚以供晶振使用；如此，在管脚相对较少的电子产品中，就无法采用USB通讯系统了。例如，在常规的SIM卡之类的电子产品中，管脚一般只有4 7个，由于其它系统功能的需要，使得根本无法额外再分配两个管脚给晶振使用，从而根本无法采用USB通讯系统。再则，随着制作工 艺的发展和设计技术的提高，电子产品的体积愈来愈小型化，且电子产品的管脚也在不断的减少。而晶振元件的体积相对SOC (Systemon Chip,系统级芯片)芯片还是比较大的，这样将会制约产品的高集成小型化的发展。从而，晶振成为制约USB通讯系统芯片的应用及发展的关键因素。当然，USB芯片内部也可以通过RC/LC振荡器生成时钟，并提供给USB主体结构。但是由于RC/LC振荡器工艺偏差或其它因素影响，使得芯片内振荡器生成时钟与设计目标通常存在±20%的偏差，而时钟存在偏差，将导致在通讯过程中收发数据包的长度也难以保持一致，无法满足系统传输的精度需求。因此，有必要提供一种改进的用于产生USB外设时钟的电路来克服上述缺陷。
实用新型内容本实用新型的目的是提供一种用于产生USB外设时钟的电路，通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。为实现上述目的，本实用新型提供一种用于产生USB外设时钟的电路，设置于USB主体结构上，其中该电路包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；所述内部振荡器产生具有固定频率的时钟；所述接收器与所述内部振荡器及主机连接，且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包；所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数；所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。较佳地，所述内部振荡器为RC振荡器或LC振荡器较佳地，所述内部振荡器产生的时钟为高频时钟。较佳地，所述内部振荡器输出的时钟的频率为300MHz。与现有技术相比，本实用新型的用于产生USB外设时钟的电路，由于所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟计数器对主机发现的数据长度进行计数，并将计数结果传送给所述时钟处理器，所述时钟处理器根据计数结果控制调节发送器发送的数据包的长度，并使发送器发送的数据包的长度与接收器接收到的数据包的长度一致；从而可保证所述USB主体结构收发的数据包的长度是相同的，使得在所产生的时钟的控制下所述USB主体结构可高精度地与主机之间进行各种数据包的低速/全速通讯。通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。
图1为本实用新型用于产生USB外设时钟的电路与主机连接的结构示意图。
具体实施方式
现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种用于产生USB外设时钟的电路，通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。请参考图1，图1为本实用新型用于产生USB外设时钟的电路与主机连接的结构示意图。本实用新型用于产生USB外设时钟的电路设置于USB主体结构上，且包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；所述内部振荡器产生具有固定频率的时钟，且将产生的时钟分别传送至所述接收器、发送器、时钟计数器及时钟处理器，以为所述接收器、发送器、时钟计数器及时钟处理器提供工作时钟；所述接收器与所述内部振荡器及主机连接,且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包；所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数；所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。具体地，在本实用新型的优选实施方式中，所述内部振荡器为RC振荡器或LC振荡器，因为RC振荡器或LC振荡器结构简单，体积小且能生产要求频率的时钟，因此采用RC振荡器或LC振荡器不会影响USB系统产品的高集成小型化的发展；所述RC振荡器或LC振荡器输出的时钟为高频时钟，且在本实用新型中所述RC振荡器或LC振荡器输出的高频时钟为300MHz，其中所述RC振荡器或LC振荡器产生的时钟具有一定的误差，通常误差最大可达±20%，也即输出的时钟的范围在240MHz至360MHz之间，在其它器件的配合下仍可使USB主体结构正常进行低速/全速通讯；如前所述，即使所述RC振荡器或LC振荡器输出的高频时钟的误差达到±20%，但此时仍是采用高频时钟采样低频数据，且主机发送的数据包是固定的数据包，因此，即使误差达到20%也可以正确判断，正常接收数据包；另外，所述RC振荡器或LC振荡器产生的时钟的频率可根据设计的精度要求而设计，通常时钟的频率越高，USB主体结构通讯的精度也更高。所述接收器分别与所述RC振荡器或LC振荡器及主机连接，从而所述RC振荡器或LC振荡器为所述接收器提供正常工作所需的工作时钟，且所述接收器根据所述RC振荡器或LC振荡器输出的时钟接收主机发出的数据包；其中，主机发出的数据包通常包括有SOF (Start-of-Frame,巾贞开始)、Setup (配置令牌包)、INToken (输入令牌包)、OutToken (输出令牌包)。所述发送器分别与所述RC振荡器或LC振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机；当然由于所述RC振荡器或LC振荡器输出的时钟的频率存在有误差，使得所述发送器发送的数据包的长度与接收器接收到的数据包的长度存在差异，从而需要对所述发送器发送的数据包的长度相应进行调节。所述时钟计数器分别与所述接收器、时钟处理器及RC振荡器或LC振荡器连接，所述时钟计数器根据所述RC振荡器或LC振荡器发出的时钟对所述接收器接收的数据包的长度进行计数，并将计数结果传送至所述时钟处理器，从而所述时钟计数器对所述接收器接收的数据包的长度实时进行计数。由上述可知，所述接收器接收到的数据包的长度将因所述RC振荡器或LC振荡器输出的时钟的频率不同而不同，且相应地，所述发送器发送的数据包的长度也会因时钟频率的不同而有差异，难以与接收到的数据包的长度一致；所述时钟处理器分别与所述RC振荡器或LC振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，相应控制所述发送器发送的数据包的长度；具体地，所述时钟处理器根据所述时钟计数器的计数结果控制所述发送器发送的数据包的长度与所述接收器接收的数据包的长度相同，以此保证USB主体结构收发数据包长度的一致性，提高了 USB主体结构进行低速/全速通讯的精度。由上述可知，本实用新型用于产生USB外设时钟的电路采用高频时钟对主机发出的数据包进行计数，根据所述时钟处理器的处理结果即可判定当前高频时钟与目标时钟之间存在有多大的误差，从而调整修正发送器的精度(具体为发送数据包的长度)，满足USB系统进行低速/全速通讯所需的精度要求。下面结合图1，描述本实用新型用于产生USB外设时钟的电路的一个具体实施过程;在本具体实施例中，主机发送的数据包为SOF (Start-of-Frame,巾贞开始)数据包。所述时钟产生电路采用RC振荡器作为内部振荡器，该RC振荡器产生300MHz的时钟；在USB的全速通讯系统中，主机发送数据最大码率为12Mb，接收器采用300MHz±20%的高频时钟完全能对主机发送的数据包进行有效的接收和鉴别，所述接收器一旦接收到SOF数据就通知时钟计数器，同时将数据传递给时钟计数器。当USB主体结构在进行全速通讯时，一般SOF数据包的长度为32Bits (包括同步头，不考虑位填充)，码率为12Mb，采用准确的300MHz的时钟对整个数据包的长度进行计数，不考虑偏差的计数结果约为SOOCycle。时钟计数器将计数结果传送给时钟处理器，时钟处理器再根据处理结果对发送器发送的数据包的长度进行控制，且在处理过程中需要保留一定的小数，以保持精度。其中，若RC振荡器产生的时钟的频率准确，即为标准的300MHz，所述时钟计数器的计数结果为SOOCycle，则所述发送器发送数据包时就为每25 (即800/32)个时钟发送一个数据包。如果所述RC振荡器产生的时钟的频率并不是准确的300MHz，而是存在有一定的误差，而使所述时钟计数器的计数结果为799Cycle的话，那么发送器发送数据包时就应该每[24+31/32](即799/32)个时钟发送一个数据包。由于发送的时钟数不是整数，因此需要调整数据包的发送过程，只需每32Bits数据一组，其中31Bits按照25个时钟进行发射，最后IBit数据按照24个时钟进行发射即可，如此，平均每个数据包的周期就是24+31/32个时钟了。通过上述的具体实施过程可知计数值越大，经过本实用新型用于产生USB外设时钟的电路调整后，进行USB全速/低速通讯的精度越高。如上述，计数值为800，那么精度就是±1. 25%。( 1/800)，远远满足了 USB主体结构在全速/低速通讯时的要求。另外，考虑RC振荡器的误差最大可能会达到±20%，那么在全速模式下，计数值也会在800±20%内波动，也即，最差的情况是计数值为640，此时精度为±1. 5625%。，也满足USB主休结构的通讯要求。而在低速模式下，由于码率只有1. 5Mb，计数值会更大，更能满足USB主体结构对通讯精度的要求。综上所述，在所述USB主体结构与主机的通讯过程中，虽然所述RC振荡器或LC振荡器产生的时钟因误差的存在不是准确的300MHz的时钟，并使得所述接收器接收到的数据包的长度可能不一致，但是通过所述时钟计数器及时钟处理器的配合处理，可使所述发送器发送的数据包的长度与接收到的数据包的长度一致，从而使得所述USB主体结构同时收发的数据包的长度是相同的。因此，通过本实用新型的产生USB外设时钟的电路的调节与控制，可保证所述USB主体结构收发的数据包的长度是相同的，从而在所产生的时钟的控制下所述USB主体结构可高精度地与主机之间进行各种数据包的低速/全速通讯。以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。
权利要求1.一种用于产生USB外设时钟的电路,设置于USB主体结构上,其特征在于,包括 内部振荡器，所述内部振荡器产生具有固定频率的时钟； 接收器，所述接收器与所述内部振荡器及主机连接，且所述接收器根据所述内部振荡器输出的时钟接收主机发出的数据包； 发送器，所述发送器分别与内部振荡器及主机连接，所述发送器在所述内部振荡器产生的时钟的控制下将USB主体结构的数据包发送至所述主机； 时钟计数器，所述时钟计数器分别与所述接收器及内部振荡器连接，所述时钟计数器根据所述内部振荡器发出的时钟对所述接收器接收的数据包的长度进行计数； 时钟处理器，所述时钟处理器分别与所述时钟计数器、内部振荡器及发送器连接，所述时钟处理器根据所述时钟计数器计数的数据包的长度，控制调节所述发送器发送的数据包的长度与接收器接收到的数据包的长度相同。
2.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器为RC振荡器或LC振荡器
3.如权利要求1所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器产生的时钟为高频时钟。
4.如权利要求3所述的用于产生USB外设时钟的电路，其特征在于，所述内部振荡器输出的时钟的频率为300MHz。
专利摘要本实用新型公开了一种用于产生USB外设时钟的电路，该电路设置于USB主体结构上，其包括内部振荡器、接收器、发送器、时钟计数器及时钟处理器；内部振荡器产生具有固定频率的时钟；接收器与内部振荡器及主机连接，接收主机发出的数据包；发送器分别与内部振荡器及主机连接，将USB主体结构的数据包发送至主机；时钟计数器分别与接收器及内部振荡器连接，对接收的数据包的长度进行计数；时钟处理器分别与时钟计数器、内部振荡器及发送器连接，根据计数的数据包的长度，控制调节发送器发送的数据包的长度。通过本实用新型的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供正常工作所需的主时钟，且可保证USB主体结构进行高精度的低速/全速通讯。
文档编号G06F1/04GK202904428SQ201220610928
公开日2013年4月24日 申请日期2012年11月19日 优先权日2012年11月19日
发明者杨修 申请人:四川和芯微电子股份有限公司
最新回复(0)