减少移动装置中存储器电流泄漏的方法与设备的制作方法

xiaoxiao2020-7-23  1

【知识产权代理】【专利服务】Tel:18215660330

专利名称:减少移动装置中存储器电流泄漏的方法与设备的制作方法
技术领域
本发明大体而言涉及电子电路及更准确地说,涉及减少电子电路中存储器泄漏的方法和设备。
背景技术
在过去的十年中,包括无线电话和个人数字助理在内的移动装置的普及已显著增长。对移动装置的许多使用者而言,功率损耗为极其重要的因素,这是因为所述装置以相对小的电池运行。因为在短暂间隔后不方便再充电或更换电池,所以需要最大化这些系统中的电池寿命。
一种减少功率损耗的方法涉及使各种组件于其不在使用中时处于低功率状态。在某些情况下,处理装置(例如通用处理器或数字信号处理器(DSP))在将其内部数据存储到非挥发性存储器或带电存储器之后,可以处于低功率状态或完全断电。然而高速随机存取存储器(RAM)无法完全关闭并仍保持其数据;为了降低功率和保持数据,可以使其处于“数据保持模式”。在数据保持模式下,存储器中的数据保持完整,但RAM不能被访问。在典型的数据保持模式下,降低存储器的供给电压Vcc以减少电流泄漏。
许多处理装置(例如DSP)具有内部RAM。当更新DSP结构以利用具有数据保持模式的内部RAM存储器时,基于相关处理核心的运行,已经开发出几种方法来判断使存储器处于数据保持模式下的时间时期。现有的解决方案限制在通过复杂的外部硬件或通过复杂的软件来最优化功率损耗。该等解决方案极大地增加研发成本并使DSP的最终设计复杂化。
因此,已经出现了用于减少使用数据保持模式的存储器中的电流泄漏的简化了的方法和设备的需要。

发明内容
在本发明中,处理系统包括一处理器(20),其具有一用于产生一指示处理器是否处于空闲模式的空闲模式信号的空闲模式节点;及一存储器(22),其具有一用于接收一数据保持模式信号的数据保持节点。该存储器包括用于响应数据保持模式信号而使该存储器处于低功率状态的电路。该空闲模式信号驱动该数据保持节点使得当该处理器处于空闲模式时,该存储器处于低功率状态。
本发明提供优于现有技术的显著优势。首先,可支持功率保持模式而无需在处理器中进行任何代码修改。特别在移动电话技术中,因为软件调整的工作比在ASIC中增加门电路的工作更多,所以支持传统软件是至关重要的。第二,能量节约可归因于存储器的保持模式的最优化;一旦处理器处于空闲模式,存储器即处于功率保持模式。
在本发明的第二实施例中,存储器可响应几种空闲模式中的选定的一个而处于数据保持模式。因此,存储器的唤醒等待时间是可调的。


图1a说明使用处理器和存储器以减少通过具有数据保持模式的RAM的功率损耗的现有技术处理系统的方块图;图1b说明展示在图1a的现有技术电路中的数据保持模式的起始时序图;图2a说明使用具增强的功率损耗减少的处理器和存储器的处理系统的方块图;图2b说明展示在图2a的现有技术电路中的数据保持模式的起始的时序图;图2c说明用于多比特空闲模式码的解码器;图3说明使用图2a的处理系统的移动电话的方块图。
具体实施例方式
参看图示中的图1-3可最好地理解本发明,所使用的相同数字代表各图示的相同元件。
图1a说明具有处理核心10和相关内存12的现有技术处理系统8的简化方块图。逻辑14控制存储器12的数据保持模式。处理核心10以普通方式通过数据和地址总线13耦接到存储器12。逻辑14监测处理核心10的动作。当探测到长的空闲时期后,逻辑14向RAM 12的保持节点提供一个信号,此导致RAM 12进入低电压状态,其中保留存储器的内容。在此低电压状态中,无法将数据写入RAM 12也无法从RAM 12中读取数据。可使用软件或硬件来建构逻辑12。
图1b说明与RAM 12的保持控制信号一起展示活动和非活动时期的时序图。如图示,逻辑14等待直到处理核心活动已停止足够的时间后才使RAM12处于数据保持状态(在所说明的实施例中,当将RAM数据保持节点拉低时,进入保持状态)。
判断进入数据保持状态的时间的方法可能简单或者复杂。一种简单的方法将自从最近的处理核心活动以来,在预定的时段期满之后进入保持模式。一种更复杂的方法将基于先前活动的范围,由最近处理核心活动而改变时间。
无论如何,使DSP的处理核心10适用于使用具有保持节点的存储器需要对DSP进行重新编程。此可显著地增加设计成本。
在图2a和图2b中所示的实施例中,具有处理核心20的DSP 18被配置为操作存储器20的保持节点而无需任何辅助码或硬件并且其具有超过现有技术的改良的能量节约功能。如图2a中所示,处理核心20以普通方式使用数据和地址总线24耦接到RAM 22。处理核心20的空闲模式节点直接耦合到存储器22的数据保持模式节点。
因此,如图2b所示,一旦拉低空闲模式节点处(DSP空闲模式)的低活动信号,RAM的数据保持节点就会拉低。如果给定设计需要,则可将反相器置于处理核心空闲模式节点与数据保持模式节点之间使得当处理核心20处于空闲模式时,RAM 22处于数据保持模式。
就DSP处理器的TEXAS INSTRUMENTS TMS320C54x系列而言,当没有任务运行时,任务调度程序启动空闲模式。任务调度程序执行C54x的几个“空闲模式”指令中的一个。由IDLE1、IDLE2和IDLE3指令启动的有三种空闲模式。在此等模式下,TMS320C54x装置进入睡眠状态并耗费比正常运行时少的多的能量。IDLE1指令是用于关闭处理核心20(即,停止处理核心的时钟循环)。IDLE2指令是用于关闭处理核心10和芯片上外围电路(未图示)。IDLE3指令是用于完全关闭DSP 18。此指令停止PLL电路以及处理核心20和外围电路。
各空闲模式指令均产生应置于处理核心中的两节点上的两比特空闲模式码。为了说明的目的,这些码用于DLE1指令为“01”、用于IDLE2指令为“10”及用于IDLE3指令为“11”。在图2c中所示的解码器28的一个实施例中,任何或所有空闲模式指令可导致一个活动空闲模式信号。两比特空闲模式码选择“0”或“1”以被传送到RAM数据保持引脚。
任务调度程序基于待执行的预期任务及所允许的最大唤醒时间来选择正确的空闲模式指令,如由图2c中的“处理负载”信号所示。该处理负载信号判断哪一种空闲模式将导致DSP空闲模式(活动)拉低并使存储器22处于数据保持模式。例如,如果处理负载信号为“11”,则三种空闲模式中的任何一种将导致DSP空闲模式设定为“0”。如果处理负载信号为“10”,则仅有IDLE2和IDLE3指令将DSP空闲模式设定为“0”。如果处理负载信号为“01”,则仅有IDLE3指令将DSP空闲模式设定为零。
自唤醒以来,在访问RAM之前RAM引入某些小的延时,可以配置解码逻辑28以基于处理负载最优化数据保持模式。此可用于移动电话应用中,例如,当执行语言交流处理时设定最快唤醒模式(处理模式等于“01”),而当电话处于呼叫(paging)模式时可以使用最大节约功率模式(处理模式等于“11”)。
本发明的这一方面提供了可响应几种空闲模式中的选定的一个而使存储器处于数据保持模式下的优点。当选定所有空闲模式时可达到最大节约功率,而当仅选定最深空闲模式时,通过使RAM处于数据保持模式下可达到更快响应。
一旦任务调度程序从空闲模式下唤醒处理核心,存储器即会返回正常运作。
因此,对照图1b和图2b容易了解,使用图2a的实施例极大增加了其中RAM 10处于保持模式下的时间。另外,产生对保持模式的支持而不修改现有软件。
处于空闲模式下的额外时间应通过存储器22极大地减少了功率泄漏,特别在使用更小的几何结构的电路中的功率泄漏。在移动电话应用中(例如GSM DRX5电话),DSP非活动状态接近99.9%。通常,仅有的处理为当电话待机时的网络信息的定期处理。对于处于待机模式下的GSM电话,DSP每5毫秒唤醒一次以判断是否有来自网络的待启动的呼叫。如果有,则电话唤醒(如果使用者正使用键垫键垫或其他界面电话也唤醒)。然而,如果没有呼叫,则处理完成之后DSP返回睡眠状态,此仅占5毫秒循环的一小部分,在此应用中,本发明允许RAM进入数据保持模式并且DSP极大地减少了存储器泄漏。
图2中展示的实施例允许RAM 22在处理核心20的几乎所有休止时期内处于数据保持模式。因此,移动电话的电池寿命极大的增加。
图3说明使用本发明的移动电话的方块图。输入/输出装置32(例如键垫、麦克风和扬声器)耦接到模拟基带电路34。模拟基带电路包括处理核心20或其他具有空闲模式输出信号节点(IM)的处理器和具有数据保持输入信号节点(DR)的RAM 22。处理核心20的空闲模式输出信号节点耦接到RAM 22的数据保持输入信号节点并且该等两个装置由数据和地址总线24耦合。模拟基带电路34可以包括其他硬件,例如音频解码器。模拟基带电路耦接到射频(RF)电路36。输入/输出装置32、模拟基带电路34和RF电路36由电源管理电路38供电。
在运行中,每次当空闲模式输出信号节点活动时,模拟基带电路34的RAM 22处于数据保持模式。因此,可极大地降低装置的功率损耗而无需修改处理核心20中的任何代码。
虽然已结合DSP描述了应用,但是其也可连同其他类型的处理器一起使用。此外,RAM可为包括动态随机存取存储器和静态随机存取存储器的任何类型的存储器。
尽管本发明的具体实施方式
已针对特定的示范性实施例,但所属领域的技术人员将领会此等实施例的多种修改及代替实施例。本发明包含属于权利要求书的范畴的任何修改或替换实施例。
权利要求
1.一种处理系统,其包含一处理器,其具有一用于产生一指示该处理器是否处于一空闲模式的空闲模式信号的空闲模式节点;一存储器,其具有一用于接收一数据保持模式信号的数据保持节点,及用于响应该数据保持模式信号而使该存储器处于一低功率状态的电路;其中该空闲模式信号驱动该数据保持节点。
2.根据权利要求1所述的处理系统,其中该处理器具有复数个空闲模式状态,并且空闲模式信号指示何种空闲模式状态活动。
3.根据权利要求2所述的处理系统,其中所述处理器包括用于响应选定的空闲模式状态而驱动所述存储器进入一低功率状态的解码逻辑。
4.根据权利要求1所述的处理系统,其中该处理器是一数字信号处理器的一处理核心并且该存储器是该数字信号处理器的一内存。
5.一种移动通信装置,其包含一处理器,其具有一用于产生一指示该处理器是否处于一空闲模式的空闲模式信号的空闲模式节点;一存储器,其具有一用于接收一数据保持模式信号的数据保持节点,及用于响应该数据保持模式信号而使该存储器处于一低功率状态的电路;其中该空闲模式信号驱动该数据保持节点,使得当该处理器处于空闲模式时,该存储器处于该低功率状态。
6.根据权利要求5所述的移动通信系统,其中该处理器具有复数个空闲模式状态,并且空闲模式信号指示何种空闲模式状态活动。
7.根据权利要求6所述的移动通信系统,其中所述处理器包括用于响应选定空闲模式状态而驱动所述存储器进入一低功率状态的解码逻辑。
8.一种控制一存储器中的数据保持模式的方法,其包含以下步骤在一处理器中产生一指示该处理器是否处于一空闲模式的空闲模式信号;及由该空闲模式信号驱动该存储器中的一数据保持模式节点。
9.根据权利要求8所述的方法,其中该处理器具有复数个空闲模式状态并且该产生步骤包含指示何种空闲模式状态活动的该步骤。
10.根据权利要求9所述的方法,其中所述驱动步骤包含响应选定空闲模式状态而驱动该存储器进入一低功率状态的该步骤。
全文摘要
一种处理系统,其包括一处理器(20),其具有一用于产生一指示该处理器是否处于空闲模式的空闲模式信号的空闲模式节点;及一存储器(22),其具有一用于接收一数据保持模式信号的数据保持节点。该存储器包括用于响应数据保持模式信号而使该存储器处于低功率状态的电路。该空闲模式信号驱动该数据保持节点使得当该处理器处于空闲模式时,该存储器处于低功率状态。
文档编号G06F1/32GK1638512SQ20041010144
公开日2005年7月13日 申请日期2004年12月20日 优先权日2003年12月24日
发明者弗雷德里克·博纳维塔, 帕斯卡尔·吉尼翁, 洛朗·勒-福舍尔, 弗朗索瓦·巴班 申请人:德州仪器公司

最新回复(0)