半导体器件的制作方法
专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种用作ID芯片的半导体器件。特别是，本发明涉及一种用作在例如玻璃和塑料等绝缘衬底上形成的ID芯片的半导体器件。
在说明书中，ID芯片是指用于目标识别的半导体芯片，该目标可以是用于IC标识、无线标识、无线芯片、RFID、IC卡等。
背景技术：
随着计算机技术和图像识别技术的发展，使用例如条形码等介质进行数据识别已经广泛用于商品数据等的识别。可以预见未来会更加需要数据识别。另一方面，当利用条形码读取数据时，存在条形码读取器必须接触条形码以便读取和条形码不能存储大量数据的缺点。因此，需要能够实现不需接触就可进行的数据识别和增加介质的存储大小。
根据这种需求，近年来正在发展使用IC的ID芯片。ID芯片在IC芯片的存储器电路中存储所需的数据，并利用通常为无线装置的非接触装置来读出数据。通过将这种ID芯片应用于实际使用，可以使商业销售变得更加简单并降低成本。
图2示出了这种ID芯片技术的一个例子。IC芯片200包括天线电路201、整流器202、稳定电源203、放大器204、分频电路(dividercircuit)205、掩模ROM206、逻辑电路207和开关晶体管208。另外，天线电路201包括天线线圈210、调谐电容211和耦合电容212。该整流电路202由二极管213和214以及滤波电容215构成。
现在说明这种IC标识的操作。利用二极管213和214对天线电路201接收到的交流信号进行半波整流，并利用滤波电容215对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源203对其进行稳定，并将稳定后的电压提供到放大器204、分频电路205、掩模ROM206和逻辑电路207。注意该波动对应于电源电压的最高电压和最低电压之间的差。另一方面，通过放大器204将天线201接收到的交流信号输入到分频电路205中，对其分频(divided)。在这种情况下，当天线接收到的信号为13.56MHz时，将该信号分成8和16。然后，使用该分频后的信号读出掩模ROM206中所存储的数据。然后，在逻辑电路207中处理掩模ROM中的数据，该逻辑电路207的输出将用于操作该开关晶体管208。
当开关晶体管208接通时，天线电路的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片的天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的掩模ROM中存储的数据。注意将包括该天线的这种ID芯片称为RFID芯片。
另外，使用掩模ROM作为前述例子中的ROM，但是也可以安装和使用可以重写的ROM，例如EEPROM。图3中所示的ID芯片300包括天线电路301、整流电路302、稳定电路303、放大器304、分频电路305、EEPROM306、逻辑电路307、开关晶体管308。天线电路301包括天线线圈310、调谐电容311、和耦合电容312。该整流电路302包括二极管313和314以及滤波电容315。
现在说明ID芯片300的操作。利用二极管313和314对天线电路301接收到的交流信号进行半波整流，并利用滤波电容315对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源303对其进行稳定，并将稳定后的电压提供到放大器304、分频电路305、EEPROM306和逻辑电路307。另一方面，通过放大器304将天线301接收到的交流信号输入到分频电路305中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出EEPROM306中所存储的数据。然后，在逻辑电路307中处理EEPROM306中的数据，该逻辑电路307的输出将用于操作该开关晶体管308。
当开关晶体管308导通时，天线电路301的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的EEPROM中存储的数据。
当向EEPROM中写入数据时，需要比正常操作电压更高的电压。在图3中，利用环形振荡器316产生交流信号。通过使用该交流信号，可以操作电荷泵309升高稳定电源303的输出以便在EEPROM中使用。
专利文件1是这种ID芯片的一个例子。
日本专利未审公开NO.2001-250393发明概述在结合附图阅读本发明详细说明之后，可以更明显了解本发明的这些和其它目的、特征和优点。
上述用于ID芯片的传统半导体器件具有以下问题。环形振荡器通常按照图4所示那样的环形形状连接奇数个反相器410-409，它的输出被提供到由反相器410和411所形成的缓冲电路412。
在图3所示的使用环形振荡器的电荷泵电路中，由于形成环形振荡器的晶体管的特性(例如，阈值电压等)的改变，导致环形振荡器的振荡频率变化。另外，晶体管的特性会根据环境大气而改变，此时振荡频率也会相应改变。这样，电荷泵操作的周期就会随着振荡频率的变化而改变。因此，该电荷泵电路的输出电压在某些情况下也会改变。这种改变导致改变了EEPROM等的电源，并扰乱了它的稳定操作。
根据本发明，在用于ID芯片的半导体器件中可以稳定用于EEPROM等的高电压电源。
为了解决上述问题，本发明中采取了以下措施。用于电荷泵电路的时钟信号并不是由环形振荡器产生的，而是利用从该天线电路输入的交流信号而产生的。
利用这种结构，本发明包括电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、和天线电路。该电源电路和发射和接收电路与天线电路电连接，该发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的交流信号在电源电路中被整流，然后将电荷泵中升压的信号输入到存储器中。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的并被电源电路整流的第一信号和天线电路接收到的并被发射和接收电路处理的第二信号用于将由电荷泵升高的第三信号输入到存储器。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、显示设备、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的交流信号被电源电路整流并被电荷泵升高。然后，将升高后的信号输入到存储器和显示设备中。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、显示设备、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。由天线电路接收到并被电源电路整流后的第一信号和由天线电路接收到并被发射和接收电路处理后的第二信号用于将由电荷泵升压后的第三信号输入到存储器和显示设备中。
注意该显示设备使用液晶、发光元件或电泳元件。
另外，将由天线电路接收到并被发射和接收电路处理后的第四信号输入到存储器中。
另外，存储器为EEPROM。
另外，电荷泵包括多个串连的二极管和电容以及一个反相器。这些二极管中的每一个都与电容电连接。通过将输入到电荷泵的信号和利用反相器将上述信号反相后的信号输入到没有与该二极管连接的电容器的一端，可以将它们升压。
另外，电荷泵包括第一到第四晶体管和电容器。该电荷泵的输入端与第一晶体管和第三晶体管电连接，第一晶体管与该电容器和第四晶体管电连接，第二晶体管的一端接地而另一端与第三晶体管和电容器电连接，第四晶体管与输出端连接。通过将输入到电荷泵其中的多个信号输入到第一到第四晶体管中，可以升压输入到输入端的电压。
另外，电源电路、发射和接收电路、逻辑电路、存储器和电荷泵中的至少一个是由薄膜晶体管形成的。
另外，天线电路、电源电路、发射和接收电路、逻辑电路、存储器和电荷泵整体形成在相同的绝缘衬底上。
另外，电源电路、发射和接收电路、逻辑电路、存储器和电荷泵整体形成在相同的第一绝缘衬底上。天线电路形成在第二绝缘衬底上。
另外，绝缘衬底为玻璃、塑料或薄膜的绝缘体。
另外，天线电路上覆盖有电源电路、发射和接收电路、逻辑电路、存储器和电荷泵中的至少一个。
另外，输入到天线电路中的信号为无线信号。
另外，本发明提供了具有上述特征的IC卡、ID标识或ID芯片。
注意本说明书中的“电源电路”是指用于将交流信号整流和转换为直流电压的整流器电路，以及用于稳定该整流器电路所输出的电源的稳定电源电路。另外“发射和接收”电路是指改变天线电路的输出的放大器、分频器电路、晶体管。另外，“显示设备”包括使用液晶、有机EL元件和电泳元件等的显示部分以及它的驱动器电路。
在本发明的半导体器件中，通过利用天线电路输入的交流信号而产生用于电荷泵电路的时钟信号，可以在不受晶体管特性变化的影响下执行该稳定后的升压。另外，在不受环境温度的影响下可以执行稳定后的升压。
图1示出本发明半导体器件的结构的方块图；图2示出传统半导体器件的结构的方块图；图3示出传统半导体器件的结构的方块图；图4示出环形振荡器的电路结构；图5示出电荷泵的电路结构；图6示出电荷泵的电路结构；图7示出本发明半导体器件的结构的方块图；图8示出稳定电源的电路结构；图9A-9C示出本发明半导体器件的制造过程；图10A-10C示出本发明半导体器件的制造过程；图11示出本发明半导体器件的制造过程；图12A和12B示出本发明半导体器件的制造过程；图13A和13B示出本发明半导体器件的制造过程；图14A-14E示出利用本发明半导体器件的天线的例子；图15A-15C示出利用本发明半导体器件的天线的例子；图16A-16H示出使用本发明半导体器件的应用例子；
图17示出使用本发明半导体器件的具有显示设备的IC卡的例子；图18A-18D示出本发明的半导体器件；图19A和19B示出本发明的半导体器件；图20A和20B示出本发明的半导体器件。
具体实施例方式
虽然下面通过参照附图的例子对本发明进行详细说明，但应当理解本领域技术人员还可以实现多种变化和修改。因此，除非这种变化和修改脱离了本发明的范围，否则它们都将包括在本发明范围内。注意实施例方式中相同的部分由相同的附图标记来表示，对它们的详细说明将被省略。
下面说明本发明的半导体器件。
图1中，用于ID芯片的半导体器件100包括天线电路101、整流电路102、稳定电源103、放大器104、分频电路105、非易失存储器106、逻辑电路107、开关晶体管108和电荷泵109。另外，天线电路101包括天线线圈110、调谐电容111和耦合电容112。整流电路102包括二极管113和114以及滤波电容115。在图1所示的实施例方式中，天线电路在半导体器件上形成，但是本发明并不局限于此，该天线电路也可以从外部与半导体器件连接。
该电路中的二极管可以是二极管连接的TFT元件。另外，电容507到512可以直接形成在衬底上或由外部提供。该外部提供的电容可以具有任何形式，但考虑到ID芯片的电路规模，最好使用芯片电容。注意该参照图1所述的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
下面说明这种半导体器件的操作。利用二极管113和114对天线电路101接收到的交流信号进行半波整流，并利用滤波电容115对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源103对其进行稳压，并将稳定后的电压提供到放大器104、分频电路105、掩模ROM 106和逻辑电路107。另一方面，通过放大器104将天线101接收到的交流信号输入到分频电路105中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出掩模ROM 106中所存储的数据。然后，在逻辑电路107中处理掩模ROM中的数据，该逻辑电路107的输出将用于操作该开关晶体管108。
当开关晶体管108接通时，天线电路的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号变化。当询问器读出这种变化时，可以识别出ID芯片的掩模ROM中存储的数据。
通常，写入非易失性存储器比读出需要更高的电压。因此，可以以利用稳定电源103稳定后的电压执行读取。但是，该写入需要通过使用经过电荷泵109升压后的稳定电压源103的输出电压来执行。而且，在使用液晶等显示设备的情况下，需要高电压进行驱动，因此使用经过电荷泵109升压后的电源。
在向非易失性存储器写入的情况下，使用经过电荷泵109升压后的稳定电源103的输出电压。在不使用传统例子中所示的振荡器的情况下，通过使用天线输入的交流信号，可以产生用于驱动电荷泵的时钟信号。在图1中，将交流信号分频以便作为时钟输入到电荷泵中，但是也可以将它直接输入到电荷泵或通过逻辑电路进行输入。
天线输入的交流信号在频率上是标准固定的。因此，频率并不会由于与传统例子中相似的晶体管变化或由于环境温度而改变。这样，就可以实现稳定升压，从而实现稳定写入。
下面说明本发明的实施例方式。
在图7中，用于ID芯片的半导体器件700包括天线电路701、整流电路702、稳定电源703、放大器704、分频电路705、非易失性存储器706、逻辑电路707、开关晶体管708、电荷泵709和显示部分716。另外，天线电路701包括天线线圈710、调谐电路711、和耦合电容712。整流电路702包括二极管713和714、和滤波电容715。在图7所示的实施例方式中，天线电路是在半导体器件上形成的，但是本发明并不局限于此，该天线电路可以从外部与半导体器件连接。
显示部分716可以是使用液晶、诸如有机EL元件和电泳元件等的发光元件的显示部分，但是也可以使用其它元件。形成这些显示部分的显示材料通常比LSI需要更高的驱动电压，该电压经常大于10V。因此，在显示部分中也需要升压。该显示部分716可以显示非易失性存储器中存储的内容或询问器发射的数据。
下面描述ID芯片的操作。利用二极管713和714对天线电路7 01接收到的交流信号进行半波整流，并利用滤波电容715对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源703对其进行稳定，并将稳定后的电压提供到放大器704、分频电路705、非易失性存储器706和逻辑电路707。另一方面，通过放大器704将天线701接收到的交流信号输入到分频电路705中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出非易失性存储器706中所存储的数据。然后，在逻辑电路707中处理非易失性存储器706中的数据，该逻辑电路707的输出将用于操作该开关晶体管708。
当开关晶体管708接通时，天线电路701的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的非易失性存储器706中存储的数据。
在显示部分执行显示的情况下，使用利用电荷泵709升压后的稳定电源703的输出电压。在不使用传统例子中所示的环形振荡器的情况下，通过使用天线输入的交流信号，产生用于驱动电荷泵的时钟信号。在图7中，将交流信号分频以便作为时钟输入到电荷泵中，但是也可以将它直接输入到电荷泵或通过逻辑电路进行输入。
天线输入的交流信号在频率上是标准固定的。因此，频率并不会由于与传统例子中相似的晶体管变化或由于环境温度而改变。这样，就可以实现稳定升压，从而实现稳定写入。
结合该实施例方式的结构可以实现本实施例。
图5示出电荷泵电路的实施例。
所示的电荷泵电路包括六个二极管501-506、电容器507-512、和反相器513。在输入电压为VIN和该二极管的正向电压为VF的情况下通过输入时钟信号，可以获得(VIN-VF)×6的电压作为输出。
这里，由图1中的天线电路接收到的信号或由天线电路101接收并由放大器104放大从而输入到分频电路105实现分频的信号可以被用作时钟信号。
参照图5可以简明描述电荷泵电路的操作。时钟信号通过CL输入端被输入到电容508、510和512的一端，同时由反相器513反相后的信号被输入到电容507、509和511的一端。
二极管502的阳极和阴极分别由514和515来表示。利用时钟信号和其反相后的信号分别为阳极514和阴极515提供电荷。当阳极514和阴极515之间的电势差超过了二极管的正向电压VF时，电流流动并且阴极侧的电压升压。这样将被升压的电压就变为(VIN-VF)。
在多个电路串联连接的情况下，随着电流流经一个电路，输出端的电压被升压(VIN-VF)。在图5的情况下，由于六个二极管串联连接，因此输出被升压(VIN-VF)×6。这样，图5的电路就作为电荷泵来操作。
该电路中使用的二极管可以为例如二极管连接的TFT元件。另外，电容507到512可以直接形成在衬底上，或者由外部提供。外部提供的电容器可以具有任何形式，但是考虑到RFID芯片的电路规模，它最好使用片形电容器。注意参照图5的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
另外，结合该实施例模式和实施例1的任何一个结构都可以实现本实施例。
图6示出电荷泵不同于实施例2的一个例子。
所示的电荷泵电路包括四个晶体管601-604和图6A所示的电容器605。信号A输入P型晶体管601的栅极，信号B输入N型晶体管602的栅极信号C输入P型晶体管603的栅极，信号D输入P型晶体管604的栅极。通过输入图6B所示的信号A-D，可以得到比输入信号更高的输出信号。
由图1中的天线电路101接收到的信号或由天线电路101接收并由放大器104放大从而输入到分频电路105实现分频的信号可以被用作信号A-D。
参照图6来简要描述不同于实施例2的电荷泵的操作。根据信号A-D的输入图形将操作周期分为t1-t4。首先，在周期t1中，信号A为高(Hi)，信号B为低(Lo)，信号C为高(Hi)，信号D为高(Hi)，将它们分别输入到晶体管601-604。这样，晶体管601-604将截止(OFF)，电容605和输出将处于浮动状态而并不改变。
在周期t2，低(Lo)的信号A和高(Hi)的信号B使晶体管601和602导通。相应的，电容器605的一端接地而另一端根据输入端输入的信号被充电。信号C和D保持高(Hi)，因此晶体管603和604保持截止(OFF)。
在周期t3，信号A变为高(Hi)，信号B变为低(Lo)，因此晶体管601和602截止，电容605和输入端之间的连接断开。信号C和D在该周期内仍然保持为高(Hi)，因此晶体管603和604保持截止(OFF)。
在周期t4，信号A和B分别保持为高(Hi)和低(Lo)，因此晶体管601和602保持截止(OFF)。但是随着信号C和D变为低(Lo)，晶体管603和604导通。因此，已经接地的电容器605的一端将升高到输入端的电势，这样通过电容耦合可以使电容605的电势升高并通过输出端输出。
然后，周期t1再次开始，晶体管601-604被信号A-D截止。然后重复前述操作。这样，图6的电路就可以作为电荷泵来操作。
另外，电容605可以直接形成在衬底上，或者由外部提供。外部提供的电容器可以具有任何形式，但是考虑到RFID芯片的电路规模，它最好使用片形电容器。注意参照图6的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
另外，结合该实施例模式的任何一个结构和实施例1都可以实现本实施例。
图8示出稳定电源的一个例子。利用参考电压电路和缓冲放大器来构成图8所示的稳定电源电路。该参考电压电路由电阻801、二极管连接的晶体管802和803构成，并产生一个参考电压，该参考电压等于晶体管的VGS的两倍。
缓冲放大器由包括晶体管805和806的差分电路，包括晶体管807和808的电流镜电路，包括用于提供电流的电阻804、晶体管809和电阻810的共源极放大器形成。
当从输出端流出的电流较大时，提供到晶体管809的电流很小，而当输出端流出的电流很小时，提供到晶体管809的电流会很大。这样，就可以执行操作从而使流到电阻810的电流稳定。
另外，输出端的电势几乎具有与参考电压电路相同的值。本实施例中，稳定电源电路由参考电源电路和缓冲放大器形成，但是本发明并不局限于前述的稳定电源电路，它也可以是其它电路。
另外，结合该实施例模式的任何一个结构和实施例1-3可以实现本实施例。
在本实施例中，将参照图9-11描述用于将实施例模式中所述的开关晶体管中使用的TFT(薄膜晶体管)、电容等同时制造在相同绝缘衬底上的方法。根据本方法，具有N型和P型TFT的逻辑电路部分(逻辑电路、存储器等)、具有N型和P型TFT和电容的发射和接收电路(放大器、分频器等)以及电源电路部分(整流电路、稳定电源等)可以在相同的衬底上形成。
注意N型TFT和P型TFT是作为本实施例中半导体元件的例子来描述的，但是ID芯片中包括的半导体元件并不局限于本发明中的这些。有机薄膜晶体管、二极管、MIM元件等都可以被适当使用。另外，该制造方法仅是一个例子，并不会限制在绝缘衬底上的制造方法。可以适当使用使用了单晶体衬底的MOS晶体管、双极晶体管、电感等。
首先，如图9A所示，例如氧化硅薄膜、氮化硅薄膜和氧氮化硅薄膜等绝缘薄膜在衬底3000上形成基膜3001。该衬底3000由硼硅酸钡(barium borosilicate)玻璃或硼硅酸铝(aluminoborosilicate)玻璃或抗热塑料形成，该硼硅酸钡玻璃的典型例子为Corning#7059玻璃或Corning#1737玻璃(Corning公司出品)。基膜3000为例如使用SiH4、NH3和N2O通过等离子CVD形成的具有10-200nm(最好为50-100nm)厚度的氧氮化硅薄膜3001a和使用SiH4和N2O通过等离子CVD形成的具有50-200nm(最好为100-150nm)厚度的氢化氧氮化硅薄膜3001b的叠层。在本实施例中，虽然本基膜具有两层结构，但是该基膜也可以为单层结构或两个或两个以上绝缘薄膜的叠层结构。
岛形半导电层3002-3006可以由晶体半导体薄膜形成，该晶体半导体薄膜是通过激光结晶方法或公知加热结晶方法利用非晶半导体薄膜形成的。这些岛形半导电层3002-3006的厚度为25-80nm(最好为30-60nm)。晶体半导体薄膜的材料并没有特别限定，但是它最好由硅或硅锗(SiGe)合金等形成。
为了利用激光结晶方法制造晶体半导体薄膜，使用了脉冲振荡或连续振荡受激准分子激光器、YAG激光器或YVO4激光器。在使用这些激光器中，通过光学系统可以将激光振荡器发出的激光线性聚焦从而辐射到半导体薄膜上。结晶条件最好由从业者适当选择，但是当使用受激准分子激光器时可以选择30Hz的脉冲振荡频率和100-400mJ/cm2(通常为200-300mJ/cm2)的激光能量密度。当使用YAG激光器时可以选择使用第二高次谐波的1-10kHz的脉冲振荡频率和300-600mJ/cm2(通常为350-500mJ/cm2)的激光能量密度。被线性聚焦为100到1000um、例如400um宽度的激光被辐射到衬底的整个表面上。此时线性激光的重叠率为80-98％。
然后，形成覆盖岛形半导电层3002-3006的栅极绝缘薄膜3007。栅极绝缘薄膜3007是通过等离子CVD或溅射由厚度为40-150nm的包含硅的绝缘薄膜形成的。在本实施例中，形成厚度为20nm的氧氮化硅薄膜。很明显该栅极绝缘薄膜并不局限于这种氧氮化硅薄膜，也可以使用其它包含硅的绝缘薄膜的单层或叠层结构。在使用氧化硅薄膜的情况下，例如TEOS(四乙基原硅酸盐(Tetraethyl Orthosilicate)和O2混合，并通过等离子CVD在反应压力为40Pa、衬底温度为300-400℃、RF(13.56MHz)功率、功率密度为0.5-0.8W/cm2下放电。通过随后在400-500℃温度应用加热退火，这样形成的氧化硅薄膜可以得到作为栅极绝缘薄膜的良好特性。
在栅极绝缘薄膜3007上形成用于形成栅电极的第一导电薄膜3008和第二导电薄膜3009。在本实施例中，第一导电薄膜3008由厚度为50-100nm的Ta形成，第二导电薄膜3009由厚度为100-300nm的W形成。
Ta薄膜是通过溅射具有Ar的Ta作为目标而形成的。在这种情况下，通过将最佳剂量的Xe和Kr加入到Ar中，可以减轻Ta薄膜的内部压力，从而可以防止薄膜脱落。另外，α相Ta薄膜具有可用作栅电极的大约20uΩcm的阻抗，而β相Ta薄膜具有不适于用作栅电极的大约180uΩcm的阻抗。为了形成α相Ta薄膜，可以将最接近α相Ta的具有晶体结构的一氮化钽形成厚度大约10-50nm的Ta基膜。然后，可以很容易获得α相Ta薄膜。
W薄膜是通过利用W作为目标溅射而形成的。也可以使用六氟化钨(WF6)的热CVD方法。在另一种情况下，W薄膜需要具有可用作栅电极的低阻抗，最好为20uΩcm或更小。该具有较大晶体颗粒的W薄膜可以具有较低阻抗，但是当在W薄膜中出现例如氧等杂质元素时，它的晶体结构将被扰乱，从而使阻抗增加。考虑到这些，在使用溅射的情况下，通过使用纯度为99.9999％的W作为目标并且多加注意以便在从气相开始的沉淀过程中不会有杂质混合进来，可以形成该W薄膜。从而，可以获得具有9-20uΩcm阻抗的W薄膜。
注意在本实施例中，第一导电薄膜3008是由Ta形成的，第二导电薄膜3009是由W形成的，但是本发明并不局限于此，还可以使用从Ta、W、Ti、Mo、Al、Cu等中选择出来的元素或者包含这种元素作为主要成分的合金材料或复合材料。另外，也可以使用由掺杂有例如磷的杂质元素的多晶硅薄膜为代表的半导体薄膜。除了本实施例以外，其它最佳组合可以是第一导电薄膜由一氮化钽(TaN)形成且第二导电薄膜3009由W形成，第一导电薄膜3008由一氮化钽形成且第二导电薄膜3009由Al形成，第一导电薄膜3008由一氮化钽(TaN)形成且第二导电薄膜3009由Cu形成，等等。
另外，在允许LDD很小的情况下，可以使用例如W单层结构。或者，通过形成锥形角度，同样可以用相同结构将LDD长度变短。
然后，形成抗蚀剂掩模3010到3015，从而执行用于形成电极和布线的第一次蚀刻。在本实施例中，利用混合有CF4和Cl2的蚀刻气体可以执行ICP(感应耦合等离子)蚀刻，从而通过在1Pa的压力下对盘绕电极施加RF(13.56MHz)功率，产生等离子。通过向衬底侧(样品阶段)施加100W的RF(13.56MHz)功率，可以实质上施加负的自偏置电压。在混合CF4和Cl2作为蚀刻气体的情况下，可以将W薄膜和Ta薄模蚀刻到相同的程度。
通过在前述蚀刻条件下使用适当形状的抗蚀剂掩模，在施加到衬底侧的偏置电压的作用下，可以使第一导电层和第二导电层的边缘部分形成锥形。该锥形部分的角度为15到45°。为了在不在栅极绝缘薄膜上留下任何残留的情况下实现蚀刻，最好将蚀刻时间增加10到20°。由于氧氮化硅薄膜与W薄膜的选择比为2到4(通常为3)，因此可以通过过蚀刻处理将氧氮化硅薄膜的暴露部分蚀刻大约20到50nm。这样，就可以形成由第一导电层和第二导电层形成的第一形状(第一导电层3017a到3022a和第二导电层3017b到3022b)的导电层3017到3022。此时，将具有第一形状的导电薄膜3017到3022复盖的区域蚀刻大约20到50nm，并形成变薄的区域3016(图9B)。
随后，利用保留的抗蚀剂掩模3010到3015执行第二次蚀刻。通过使用CF4、Cl2和O2作为蚀刻气体，可以选择性蚀刻W薄膜。此时，通过第二次蚀刻处理可以形成具有第二形状(第一导电层3024a到3029a和第二导电层3024b到3029b)的导电层3024到3029。此时，将具有第二形状且没有被导电薄膜3024到3029覆盖的区域蚀刻大约20到50nm，并形成变薄的区域3023。
通过产生的原子团(radical)或离子物以及反应产物的气压，可以猜测出由CF4和Cl2混合气体对W薄膜或Ta薄膜的蚀刻反应。当W和Ta的氟化物和氯化物的气压彼此可以比较时，作为W的氟化物的WF6的气压非常高，其它WCl5、TaF5和TaCl5具有基本相同的气压。因此，在CF4和Cl2的混合气体中，W薄膜和Ta薄膜也被蚀刻。但是，当将适量O2加入到混合气体中时，CF4和O2彼此反应，从而形成CO和F，并产生大量的F原子团或F离子。这样，具有较高氟化物气压的W薄膜的蚀刻率就可以升压。另一方面，对于Ta，即使F增加，蚀刻率的增加也相对较小。由于Ta比W容易氧化，因此通过增加O2可以将Ta表面氧化。由于Ta的氧化不会与氟或氯反应，该Ta薄膜的蚀刻率还会降低。因此，可以使得W薄膜和Ta薄膜的蚀刻率之间存在差别，从而可能使得W薄膜的蚀刻率高于Ta薄膜的蚀刻率。
然后，执行第一次掺杂从而加入用于实现N型导电率的杂质元素。可以通过离子掺杂方法或离子注入方法来实现掺杂。该离子掺杂方法的条件为1×1013到5×1014原子/cm2的剂量，且加速电压为60-100keV。可以使用属于15组的元素作为用于实现N型导电的杂质元素，通常采用磷(P)或砷(As)，这里使用了磷。在这种情况下，导电层3024到3029变为用于实现N型导电的杂质元素的掩膜，而第一杂质区域3030到3033以自校准方式形成。将浓度范围为1×1020到1×1021原子/cm3的用于实现N型导电的杂质元素加入到第一杂质区域3030到3033(图9C)。
如图10A所示，在利用抗蚀掩膜3034和3035覆盖了将成为像素TFT的部分之后，执行第二次掺杂。抗蚀掩膜并没有覆盖像素TFT的整个表面。在这种情况下，将通过减小剂量使其小于第一次掺杂处理中的剂量，以高加速电压掺入比第一次掺杂处理中更小剂量的用于实现N型导电的杂质元素。例如，将加速电压设定为70-120keV，将该剂量设定为1×1013原子/cm2。这样，就可以在图9C所示的岛形半导电层中所形成的第一杂质区域3030到3033中形成新的杂质区域3036到3038。在掺杂过程中，具有第二形状的第二导电层3024、3026和3028被用作杂质元素的掩膜，执行该掺杂从而将该杂质元素也添加到第一导电层3024a、3026a和3028a下面的区域。因此，形成第三杂质区域3039-3041。第三杂质区域3039到3041包含磷(P)，该磷根据第一导电层3018a、3019a的锥形部分的厚度梯度具有平缓的浓度梯度。在覆盖该第一导电层30241、3026a和3028a的锥形部分的半导电层中，杂质浓度在第一导电层30241、3026a和3028a的锥形部分的中心附近比在其边缘要低。但是，这种差别很小，在整个半导电层中几乎都保持相同的杂质浓度。
如图10B所示，在形成P型TFT的岛形半导电层3003和3005和形成电容器的岛形半导电层3006上形成具有与第一导电层相反导电类型的第四杂质区域3044到3046。通过使用具有第二形状的导电层3025、3027和3028作为杂质元素的掩膜，可以按照自校准方式形成杂质区域。此时，利用抗蚀掩膜3042和3043分别将形成N型TFT的岛形半导电层3002和3004全部覆盖起来。通过使用具有第二形状的导体薄膜3025、3027和3028作为掩膜来执行掺杂，可以在位于没有被抗蚀掩膜覆盖的第一导电层3025a、3027a和3028a下面的区域中加入杂质元素。这样，就形成了第五杂质区域3047到3049。虽然在杂质区域3044到3046中分别掺杂了不同的浓度磷，但是通过使用乙硼烷(B2H6)的离子掺杂来执行掺杂，可以使用于实现P型导电的杂质浓度变为在任何区域中都为2×1020/cm3到2×1021/cm3。
通过前述步骤可以在各岛形半导电层中形成杂质区域。被岛形半导电层覆盖的具有第二形状的导电层3024-3027可以作为栅电极。另外，具有第二形状的导电层029可作为岛形源信号线，而具有第二形状的导电层3028可作为电容布线。
在去除抗蚀掩膜3042和3043之后，执行用于激活加入到各岛形半导电层中的杂质元素的步骤，以便控制导电性。通过利用退火炉的加热退火来执行该步骤。此外，也可以使用激光退火或快速加热退火(PTA)。该加热退火是在具有1ppm或更小的氧气浓度、特别是0.1ppm或更小的氮气浓度的氮气中、在400到700℃且通常为500到600℃的温度下执行的。在本实施例中，在500℃下执行加热处理四个小时。但是在用作具有第二形状的导电层3024到3029的布线材料为热敏材料的情况下，最好在形成层间绝缘薄膜3050(包含硅作为主要成分)以保护布线等之后执行该激活。
在300到450℃下在包含3到100％氢的环境下进行1到12个小时的热处理，以便使该岛形半导电层氢化。该步骤是为了通过加热激活的氢来饱和半导电层中的悬空键。作为氢化的另一个方法，也可以提供离子氢化(使用离子激化的氢)(图10C)。
然后，利用厚度为100到200nm的氧氮化硅薄膜形成第一层间绝缘薄膜3050。然后，在其上形成例如亚克力等有机绝缘材料的第二层间绝缘薄膜3051。除了有机绝缘材料，也可以是用无机材料来形成第二层间绝缘薄膜3051。利用等离子CVD、SOG(玻璃上旋转；涂覆氧化硅薄膜)等形成的无机SiO2(PCVD-SiO2)可以用作该无机材料。执行蚀刻步骤以便在形成两个层间绝缘薄膜之后形成接触孔。
然后，在逻辑电路部分形成用于接触岛形半导电层的源区域的源极布线3052和3053和用于接触漏极区域的漏极布线3056。另外，在输入-输出电路部分和电源电路部分中也可形成源电极3054和3055、漏电极3057和连接电极3058(图11)。
如上所述，具有N型TFT和P型TFT的逻辑电路部分、输入-输出电路部分和具有N型TFT和P型TFT的电源电路部分以及电容可以在相同的衬底上形成。
另外，结合本实施例模式和实施例1到4的结构中任何一个都可以实现本实施例。
在本实施例中，将参照图12A到13B来描述用于形成ID芯片并将其转移到柔性衬底上的方法。注意本实施例中将N型TFT和P型TFT作为半导体元件的例子来描述，但是在本发明中ID芯片中包括的半导体元件并不局限于此。另外，该制造方法仅是一个例子，并不限制绝缘衬底上的制造方法。
在绝缘衬底3000上形成了金属氧化薄膜4000。可以使用例如氧化钨作为该金属氧化薄膜。
根据实施例5中描述的制造步骤，如图11中所示，执行形成第一和第二层间绝缘薄膜的步骤。
然后，形成衬垫4001和4002，并在第二层间绝缘薄膜3051和衬垫4001和4002上形成保护层4003。然后，利用双面胶带4004在保护层4003上粘接第二衬底4006，并利用双面胶带4005在衬底3000上贴上第三衬底4007(图12A)。该第三衬底4007可以防止在随后的剥离步骤中损坏衬底3000。
然后，通过物理方式剥离金属氧化薄膜4000和衬底3000。图12B示出剥离后的状态。之后，在柔性衬底4009和基膜3001上粘接粘合剂4008(图13A)。
然后，如图13B所示，从保护层4003上剥离双面胶带4004和第二衬底4006从而去除保护层4003，从而可以执行向柔性衬底上的转移。
另外，在本实施例中，将参照图20A和20B来描述通过使用具有天线的第二衬底形成的半导体器件。
图20A示出发射和接收电路或电源电路的一部分与天线之间的连接部分的截面图。利用粘合剂4008在第一柔性衬底4009上提供TFT1806。另一方面，在第二柔性衬底1371上形成天线1372和衬垫1406，并使他们夹着绝缘薄膜1374。通过导电层1311将TFT1806的源电极或漏电极1375与衬垫1406连接。另外，利用粘合剂1312将第一柔性衬底1818和第二柔性衬底1371粘结起来，并使天线1372与TFT1806彼此相互面对。
图20B示出图20A所示半导体器件的透视图。在第一柔性衬底4009和第二柔性衬底1371之间提供半导体集成电路和与之电连接的天线1372。
另外，利用该实施例模式的任何一个结构和实施例1-5的结合，可以实现本实施例。
代替实施例6中的剥离步骤，在具有高热阻的衬底和TFT之间提供包含氢的非晶硅，并通过激光辐射或蚀刻去除非晶硅薄膜来剥离该衬底和TFT，然后将TFT粘结到柔性衬底上。另外，通过去除具有高热阻的衬底可以剥离该TFT，在该衬底上通过利用溶液或气体蚀刻或机械方式形成了TFT。
为了将TFT从具有高热阻的衬底上剥离下来，其中在该衬底上通过利用溶液或气体进行蚀刻形成了TFT，在该衬底上叠加形成硅薄膜剥离层和绝缘薄膜之后，形成该TFT和用于保护该TFT的绝缘薄膜。然后将该衬底暴露于卤化氟(halogen fluoride)的气体或液体，从而去除剥离层。
在这种情况下，可以使用例如不锈钢板的金属板或半导体衬底，其中该衬底上形成有绝缘薄膜，例如氧化硅和氮化硅。例如，可以使用通过被Si晶片覆盖而形成的氧化硅薄膜作为衬底。
或者，也可以使用在Si晶片上形成的氧化硅薄膜等作为衬底。在这种情况下，利用例如ClF3(三氟化氯)等卤化氟蚀刻该Si晶片并将其去除。在氧化硅薄膜上形成单晶硅，从而可以形成具有单晶硅的晶体管。
通过这种方式，在使用Si晶片的情况下，与在其他衬底上形成半导体集成电路的情况相比，可以形成更好的半导体集成电路。
在本实施例中，将参照图14A-14E、15、18A-18D、19A和19B来描述使用本发明的一个例子，其中在电路中提供了外部天线。
图14A示出电路被片天线环绕的情况。在衬底1000上形成天线1001，且使用本发明的电路1002与其连接。在图14A中，电路1002被天线1001包围，但是该天线1001可以覆盖整个表面且具有电极的电路1002粘合在其上。
图18A和18C示出了半导体器件，其中在相同的衬底上形成了半导体集成电路1304和天线1305。图18A为顶视图而图18C为图18A沿A-A’的截面图。天线1305与TFT1309的源电极和漏电极同时形成，他们形成了半导体集成电路1304。
图18B和18D示出了半导体器件，该半导体器件在包括天线1305的衬底1313上具有半导体集成电路1304。图18B为顶视图，而图18D为图18B沿B-B’的截面图。形成半导体集成电路1304的TFT1309和天线1305通过导电层1331彼此电连接。
图14B示出提供薄天线从而包围电路的情况。衬底1003上形成了天线1004，且使用本发明的电路1005与其连接。注意这里天线的布线仅是一个例子，本发明并不局限于此。
图14C示出提供用于高频信号的天线的情况。在衬底1006上形成了天线1007，且使用本发明的电路1008与之连接。
图14D示出天线在180°内全方向(可以从任何方向接收射频波)的情况。在衬底1009上形成了天线1010，且使用本发明的电路1011与之连接。
图14E示出长条形状天线的情况。衬底1012上形成天线1013且使用本发明的电路1014与之连接。
使用本发明的电路和这些天线可以通过公知方法来连接。例如，可以通过布线焊接或冲击焊接的方式连接天线和电路。或者，可以使用形成芯片的电路的表面作为与天线粘结的电极。按照这种方法，通过使用ACF(各向异性导电薄膜)将该电路与天线粘结在一起。
该天线的适当长度根据接收所用的频率不同而不同。通常该天线最好与频率的整数部分一样长。例如，在频率为2.45GHz的情况下，该天线最好为60mm(1/2波长)和大约30mm(1/4波长)。
另外，具有本发明电路的另一个衬底(顶衬底)也附着在该衬底上，并且在其上形成天线。图15A到15C示出了顶视图和电路的截面图，该电路上附着有衬底且在衬底上提供了螺旋天线。图15A为具有天线的半导体器件的顶视图，图15B为图15A沿(A)-(A’)的截面图，图15C示出图15A沿(B)-(B’)的截面图。本发明的电路在衬底1102上形成，在该电路上提供顶衬底1100，在该顶衬底上形成了天线1101。
另外，如图19A所示，在层间绝缘薄膜1341上形成了第二层间绝缘薄膜1348，在该层间绝缘薄膜1341上形成TFT1309，天线1345可以在第二层间绝缘薄膜1348上形成。在这种情况下，也可以在TFT1309上形成天线，从而可以形成任意长度的天线。
另外，如图19B所示，通过其上形成有天线的多个衬底可以夹着具有天线的半导体集成电路。其上形成有TFT1309的衬底1308和其上形成有天线1361的衬底(第二衬底)1363与第一粘合剂1364粘结。另外，在夹着第二层间绝缘薄膜1348的TFT1309上所形成的天线1346和其上形成有天线1351的衬底(第三衬底)1353通过第二粘合剂1354粘结在一起。
注意在图19B中通过第二衬底1363和第三衬底1353夹着具有TFT1309和天线1346的衬底，但是本发明并不局限于此。例如，第二衬底可以折叠从而夹着具有TFT1309和天线1346的衬底。另外，可以通过一个或多个衬底夹着不具有天线1346的TFT1309。
在这些情况下，天线可以比图19A中的半导体器件长。
注意本实施例仅示出了一个例子，但并不限制该天线的形状。本发明可以以任何形式的天线来实现。
另外，利用该实施例模式的任何一个结构和实施例1-6的结合，可以实现本实施例。
在本实施例中，将参照图16A到16H和17来描述使用本发明的IC卡、ID标识、ID芯片等的例子。
图16A示出IC卡，通过在集成电路中使用可重写存储器可以将该IC卡用于个人识别以及信用卡或电子货币，利用该信用卡或电子货币可以不需使用现金而实现支付。使用本发明的电路2001被集成在IC卡2000中。
图16B示出ID标识，利用它的紧凑特性可将其用于个人识别以及特殊地方的入口管理。使用本发明的电路2011集成在ID标识2010中。
图16C示出贴附在商品上的ID芯片2022，它用于例如超市等零售店中的商品管理。本发明可用于该ID芯片2022中的电路。通过这样使用ID芯片，不仅可以简化商品目录管理，而且也能防止商品偷窃等。在图16C中，提供了用于粘结的保护薄膜2021，从而使得ID芯片2022不会脱落，但是也可以使用粘合剂直接粘结该ID芯片2022。另外，考虑到粘结在商品上的情况，最好使用实施例模式2中描述的柔性衬底来制造该ID芯片2022。
图16D示出在制造中将用于识别的ID芯片结合在商品中的例子。在图16D的例子中，ID芯片2031结合在显示器的壳体2030中。本发明应用于ID芯片2031中的电路中。利用这种结构，可以很容易实现商品的制造、分配管理。注意图16D中将显示器的壳体作为例子，但是本发明并不局限于此，他还可用于其他多种物体。
图16E示出用于运输物体的货运标签。在图16E中，在货运标签2040中集成了ID芯片2041。本发明用于ID芯片2041中的电路。利用这种结构，可以很容易实现目的地选择和商品的分配管理。注意在图16E中该货运标签被固定在线上以便穿吊在物体上，但是本发明并不局限于此，还可以利用密封材料等将该标识直接粘合在物体上。
图16F示出引入在书2050中的ID芯片2052。本发明被应用在该ID芯片2052中的电路。利用这种结构，可以很容易实现书店中的分配管理或图书馆等中的流通管理。在图16F中，保护薄膜2051用作粘结剂，从而使ID芯片2052不会剥离，但是，也可以使用粘合剂将该ID芯片2052直接粘结或引入合在书2050的封面中。
图16G示出在纸币2060中引入的RFID芯片2061。本发明应用于该ID芯片2061中的电路。利用该结构，可以很容易防止伪造纸币的流通。注意该ID芯片2061最好嵌入到纸币2060中，以便防止由于纸币的自然属性而使ID芯片2061剥离。
图16H示出在鞋2070中引入的ID芯片2072。本发明应用于该RFID芯片2072中的电路。利用这种结构，可以很容易实现制造商识别、商品分配管理等。在图16H中，提供保护薄膜2071用作粘结剂，从而使ID芯片2072不会剥离，但是，也可以使用粘合剂将该ID芯片2022直接粘结或引入在鞋2070中。
图17示出具有显示部分2102的ID卡，在该显示部分2102周围提供具有环形天线2102的本发明电路。该显示部分2102具有显示所需的驱动器电路等，并可以通过在电路中使用存储器或使用显示部分以外输入的信号，实现显示和重写图像。使用本发明的电路2103集成在IC卡2100中。天线2102按照该IC卡2100的形状被布置在其周边，但是这并不限制天线的形状。该天线的形状可以自由确定。另外，该天线并不局限于外部提供，也可以集成在电路中。
注意本实施例中描述的例子仅是例子，本发明并不局限于这些应用。
如上所述，本发明的应用范围非常广泛，本发明可用于各种物体的识别芯片。另外，结合本实施例模式的任何结构和实施例1到7，都可以实现本实施例。
本申请是基于2003年12月19日在日本专利局申请的日本专利申请NO.2003-423861，该申请的内容都将通过引用结合在本文中。
附图标记说明100半导体器件101天线电路102整流电路103稳定电路104放大器105分频电路106非易失性存储器107逻辑电路108开关晶体管109电荷泵110天线线圈111调谐电容112耦合电容113二极管114二极管115滤波电容200 IC芯片201天线电路202整流电路203稳定电源204放大器205分频电路
206掩膜ROM207逻辑电路208开关晶体管210天线线圈211调谐电容212耦合电容213二极管214二极管215滤波电容300 ID芯片301天线电路302整流电路303稳定电源304放大器305分频电路306 EEPROM307逻辑电路308开关晶体管309电荷泵310天线线圈311调谐电容312耦合电容313二极管314二极管315滤波电容316环形振荡器401反相器402反相器403反相器403反相器404反相器405反相器
406反相器407反相器408反相器409反相器410反相器411反相器412缓冲电路501二极管502二极管503二极管504二极管505二极管506二极管507电容器508电容器509电容器510电容器511电容器512电容器513反相器514阳极515阴极601晶体管602晶体管603晶体管604晶体管605电容器700半导体器件701天线电路702整流电路703稳定电源704放大器
705分频电路706非易失性存储器707逻辑电路708开关晶体管709电荷泵710天线线圈711调谐电容712耦合电容713二极管714二极管715滤波电容716显示部分801电阻802晶体管803晶体管804电流电阻805晶体管806晶体管807晶体管808晶体管809晶体管810电阻1000衬底1001天线1002电路1003衬底1004天线1005电路1006衬底1007天线1008电路1009衬底
1010天线1011电路1012衬底1013天线1014电路1100顶衬底1101天线布线1102衬底1304半导体集成电路1305天线1308衬底1309 TFT1311导电层1312粘结剂1313衬底1331导电层1341层间绝缘薄膜1345天线1346天线1348层间绝缘薄膜1351天线1353衬底1354粘结剂1361天线1363衬底1364粘结剂1371柔性衬底1372天线1374绝缘薄膜1375绝缘薄膜1406衬垫1806 TFT
1818柔性衬底2000 IC卡2001电路2010 ID标识2011电路2021保护薄膜2022 ID芯片2030壳体2031 ID芯片2040 ID芯片2050书2051保护薄膜2052 ID芯片2060纸币2061 ID芯片2070鞋2071保护薄膜2072 ID芯片2100 IC卡2101天线2102显示部分2103电路3000衬底3001基膜3002岛形半导体层3003岛形半导体层3004岛形半导体层3005岛形半导体层3006岛形半导体层3007栅极绝缘薄膜3008导电薄膜3009导电薄膜
3010抗蚀掩膜3011抗蚀掩膜3012抗蚀掩膜3013抗蚀掩膜3014抗蚀掩膜3015抗蚀掩膜3016区域3017导电薄膜3018导电薄膜3019导电薄膜3020导电薄膜3021导电薄膜3022导电薄膜3023区域3024导电薄膜3025导电薄膜3026导电薄膜3027导电薄膜3028导电薄膜3029导电薄膜3030杂质区域3031杂质区域3032杂质区域3033杂质区域3034抗蚀掩膜3035抗蚀掩膜3036杂质区域3037杂质区域3038杂质区域3039杂质区域3040杂质区域3041杂质区域
3042抗蚀掩膜3043抗蚀掩膜3044杂质区域3045杂质区域3046杂质区域3047杂质区域3048杂质区域3049杂质区域3050层间绝缘薄膜3051层间绝缘薄膜3052源极布线3053源极布线3054源极布线3055源极布线3056漏极布线3057漏电极3058连接电极4000金属氧化物薄膜4001衬垫4002衬垫4003保护薄膜4004双面胶带4005双面胶带4006衬底4007衬底4008粘结剂4009柔性衬底3001a氧氮化硅薄膜3001b氢化氧氮化硅薄膜3017a导电薄膜3017b导电薄膜3018a导电薄膜
3018b导电薄膜3019a导电薄膜3019b导电薄膜3020a导电薄膜3020b导电薄膜3021a导电薄膜3021b导电薄膜3022a导电薄膜3022b导电薄膜3024a导电薄膜3024b导电薄膜3025a导电薄膜3025b导电薄膜3026a导电薄膜3026b导电薄膜3027a导电薄膜3027b导电薄膜3028a导电薄膜3028b导电薄膜3029a导电薄膜3029b导电薄膜
权利要求
1.一种半导体器件，包括天线电路；与该天线电路电连接的电源电路；电荷泵，具有与电源电路电连接的输入端；和与天线电路电连接的时钟输入端。
2.一种半导体器件，包括天线电路；与该天线电路电连接的电源电路；与该天线电路和电源电路电连接的发射和接收电路；电荷泵，具有与电源电路电连接的输入端；和与发射和接收电路电连接的时钟输入端。
3.半导体器件，包括天线电路；与该天线电路电连接的电源电路；电荷泵，具有与电源电路电连接的输入端；与天线电路电连接的时钟输入端；和输出端；非易失性存储器与该电源电路和输出端电连接；与电源电路和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
4.半导体器件，包括天线电路；与该天线电路电连接的电源电路；与该天线电路和电源电路电连接的发射和接收电路；电荷泵，具有与电源电路电连接的输入端；与发射和接收电路电连接的时钟输入端；和输出端；非易失性存储器与该电源电路和输出端电连接；与电源电路和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
5.半导体器件，包括天线电路；与该天线电路电连接的整流电路；与整流电路电连接的稳定电源；电荷泵，具有与稳定电源电连接的输入端；与天线电路电连接的时钟输入端；和输出端；非易失性存储器与该稳定电源和输出端电连接；与稳定电源和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
6.半导体器件，包括天线电路；与该天线电路电连接的整流电路；与整流电路电连接的稳定电源；与稳定电源和天线电路电连接的放大器；与该稳定电源和放大器电连接的分频电路；电荷泵，具有与稳定电源电连接的输入端；与分频电路电连接的时钟输入端；和输出端；非易失性存储器与该稳定电源和输出端电连接；与稳定电源和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
7.如权利要求1所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
8.如权利要求1所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
9.如权利要求1所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
10.如权利要求1所述的半导体器件，其中电源电路和电荷泵中的任何一个包括在衬底上形成的薄膜晶体管。
11.如权利要求2所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
12.如权利要求2所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
13.如权利要求2所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
14.如权利要求2所述的半导体器件，其中电源电路、电荷泵和发射和接收电路中的任何一个包括在衬底上形成的薄膜晶体管。
15.如权利要求3所述的半导体器件，其中非易失性存储器与天线电路电连接。
16.如权利要求3所述的半导体器件，其中非易失性存储器为EEPROM。
17.如权利要求3所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
18.如权利要求3所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
19.如权利要求3所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
20.如权利要求3所述的半导体器件，其中电源电路、电荷泵、非易失性存储器和逻辑电路中的任何一个包括在衬底上形成的薄膜晶体管。
21.如权利要求4所述的半导体器件，其中非易失性存储器与发射和接收电路电连接。
22.如权利要求4所述的半导体器件，其中非易失性存储器为EEPROM。
23.如权利要求4所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
24.如权利要求4所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
25.如权利要求4所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
26.如权利要求4所述的半导体器件，其中电源电路、电荷泵、发射和接收电路中的任何一个包括在衬底上形成的薄膜晶体管。
27.如权利要求5所述的半导体器件，其中非易失性存储器与天线电路电连接。
28.如权利要求5所述的半导体器件，其中非易失性存储器为EEPROM。
29.如权利要求5所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
30.如权利要求5所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
31.如权利要求5所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
32.如权利要求5所述的半导体器件，其中整流电路、稳定电路和电荷泵中的任何一个包括在衬底上形成的薄膜晶体管。
33.如权利要求6所述的半导体器件，其中非易失性存储器与分频电路电连接。
34.如权利要求6所述的半导体器件，其中非易失性存储器为EEPROM。
35.如权利要求6所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
36.如权利要求6所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
37.如权利要求6所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
38.如权利要求6所述的半导体器件，其中整流电路、稳定电路、电荷泵、放大器和分频电路中的任何一个包括在衬底上形成的薄膜晶体管。
39.包括权利要求1所述的半导体器件的IC卡。
40.包括权利要求1所述的半导体器件的ID标识。
41.包括权利要求1所述的半导体器件的无线标志。
42.包括权利要求1所述的半导体器件的无线芯片。
43.包括权利要求1所述的半导体器件的ID芯片。
44.包括权利要求2所述的半导体器件的IC卡。
45.包括权利要求2所述的半导体器件的ID标识。
46.包括权利要求2所述的半导体器件的无线标志。
47.包括权利要求2所述的半导体器件的无线芯片。
48.包括权利要求2所述的半导体器件的ID芯片。
49.包括权利要求3所述的半导体器件的IC卡。
50.包括权利要求3所述的半导体器件的ID标识。
51.包括权利要求3所述的半导体器件的无线标志。
52.包括权利要求3所述的半导体器件的无线芯片。
53.包括权利要求3所述的半导体器件的ID芯片。
54.包括权利要求4所述的半导体器件的IC卡。
55.包括权利要求4所述的半导体器件的ID标识。
56.包括权利要求4所述的半导体器件的无线标志。
57.包括权利要求4所述的半导体器件的无线芯片。
58.包括权利要求4所述的半导体器件的ID芯片。
59.包括权利要求5所述的半导体器件的IC卡。
60.包括权利要求5所述的半导体器件的ID标识。
61.包括权利要求5所述的半导体器件的无线标志。
62.包括权利要求5所述的半导体器件的无线芯片。
63.包括权利要求5所述的半导体器件的ID芯片。
64.包括权利要求6所述的半导体器件的IC卡。
65.包括权利要求6所述的半导体器件的ID标识。
66.包括权利要求6所述的半导体器件的无线标志。
67.包括权利要求6所述的半导体器件的无线芯片。
68.包括权利要求6所述的半导体器件的ID芯片。
全文摘要
本发明提供了一种电路，该电路可以在具有非接触ID芯片的半导体器件包括需要比逻辑电路所需的电压更高电压的电路情况下实现稳定升压。通过将从天线输入的交流信号直接输入或通过逻辑电路输入到电荷泵，该电荷泵可以以稳定频率工作，该频率不会受到元件变化和环境温度的影响，从而实现稳定升压。
文档编号G06K19/06GK1630083SQ20041010193
公开日2005年6月22日 申请日期2004年12月20日 优先权日2003年12月19日
发明者小山润, 斋藤利彦 申请人:株式会社半导体能源研究所
技术领域：
本发明涉及一种用作ID芯片的半导体器件。特别是，本发明涉及一种用作在例如玻璃和塑料等绝缘衬底上形成的ID芯片的半导体器件。
在说明书中，ID芯片是指用于目标识别的半导体芯片，该目标可以是用于IC标识、无线标识、无线芯片、RFID、IC卡等。
背景技术：
随着计算机技术和图像识别技术的发展，使用例如条形码等介质进行数据识别已经广泛用于商品数据等的识别。可以预见未来会更加需要数据识别。另一方面，当利用条形码读取数据时，存在条形码读取器必须接触条形码以便读取和条形码不能存储大量数据的缺点。因此，需要能够实现不需接触就可进行的数据识别和增加介质的存储大小。
根据这种需求，近年来正在发展使用IC的ID芯片。ID芯片在IC芯片的存储器电路中存储所需的数据，并利用通常为无线装置的非接触装置来读出数据。通过将这种ID芯片应用于实际使用，可以使商业销售变得更加简单并降低成本。
图2示出了这种ID芯片技术的一个例子。IC芯片200包括天线电路201、整流器202、稳定电源203、放大器204、分频电路(dividercircuit)205、掩模ROM206、逻辑电路207和开关晶体管208。另外，天线电路201包括天线线圈210、调谐电容211和耦合电容212。该整流电路202由二极管213和214以及滤波电容215构成。
现在说明这种IC标识的操作。利用二极管213和214对天线电路201接收到的交流信号进行半波整流，并利用滤波电容215对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源203对其进行稳定，并将稳定后的电压提供到放大器204、分频电路205、掩模ROM206和逻辑电路207。注意该波动对应于电源电压的最高电压和最低电压之间的差。另一方面，通过放大器204将天线201接收到的交流信号输入到分频电路205中，对其分频(divided)。在这种情况下，当天线接收到的信号为13.56MHz时，将该信号分成8和16。然后，使用该分频后的信号读出掩模ROM206中所存储的数据。然后，在逻辑电路207中处理掩模ROM中的数据，该逻辑电路207的输出将用于操作该开关晶体管208。
当开关晶体管208接通时，天线电路的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片的天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的掩模ROM中存储的数据。注意将包括该天线的这种ID芯片称为RFID芯片。
另外，使用掩模ROM作为前述例子中的ROM，但是也可以安装和使用可以重写的ROM，例如EEPROM。图3中所示的ID芯片300包括天线电路301、整流电路302、稳定电路303、放大器304、分频电路305、EEPROM306、逻辑电路307、开关晶体管308。天线电路301包括天线线圈310、调谐电容311、和耦合电容312。该整流电路302包括二极管313和314以及滤波电容315。
现在说明ID芯片300的操作。利用二极管313和314对天线电路301接收到的交流信号进行半波整流，并利用滤波电容315对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源303对其进行稳定，并将稳定后的电压提供到放大器304、分频电路305、EEPROM306和逻辑电路307。另一方面，通过放大器304将天线301接收到的交流信号输入到分频电路305中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出EEPROM306中所存储的数据。然后，在逻辑电路307中处理EEPROM306中的数据，该逻辑电路307的输出将用于操作该开关晶体管308。
当开关晶体管308导通时，天线电路301的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的EEPROM中存储的数据。
当向EEPROM中写入数据时，需要比正常操作电压更高的电压。在图3中，利用环形振荡器316产生交流信号。通过使用该交流信号，可以操作电荷泵309升高稳定电源303的输出以便在EEPROM中使用。
专利文件1是这种ID芯片的一个例子。
日本专利未审公开NO.2001-250393发明概述在结合附图阅读本发明详细说明之后，可以更明显了解本发明的这些和其它目的、特征和优点。
上述用于ID芯片的传统半导体器件具有以下问题。环形振荡器通常按照图4所示那样的环形形状连接奇数个反相器410-409，它的输出被提供到由反相器410和411所形成的缓冲电路412。
在图3所示的使用环形振荡器的电荷泵电路中，由于形成环形振荡器的晶体管的特性(例如，阈值电压等)的改变，导致环形振荡器的振荡频率变化。另外，晶体管的特性会根据环境大气而改变，此时振荡频率也会相应改变。这样，电荷泵操作的周期就会随着振荡频率的变化而改变。因此，该电荷泵电路的输出电压在某些情况下也会改变。这种改变导致改变了EEPROM等的电源，并扰乱了它的稳定操作。
根据本发明，在用于ID芯片的半导体器件中可以稳定用于EEPROM等的高电压电源。
为了解决上述问题，本发明中采取了以下措施。用于电荷泵电路的时钟信号并不是由环形振荡器产生的，而是利用从该天线电路输入的交流信号而产生的。
利用这种结构，本发明包括电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、和天线电路。该电源电路和发射和接收电路与天线电路电连接，该发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的交流信号在电源电路中被整流，然后将电荷泵中升压的信号输入到存储器中。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的并被电源电路整流的第一信号和天线电路接收到的并被发射和接收电路处理的第二信号用于将由电荷泵升高的第三信号输入到存储器。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、显示设备、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。天线电路接收到的交流信号被电源电路整流并被电荷泵升高。然后，将升高后的信号输入到存储器和显示设备中。
另外，在本发明的半导体器件中提供了电源电路、发射和接收电路、逻辑电路、存储器、电荷泵、显示设备、和天线电路。电源电路和发射和接收电路与天线电路电连接，发射和接收电路与存储器和逻辑电路电连接，电源电路与发射和接收电路、存储器、逻辑电路和电荷泵电连接。由天线电路接收到并被电源电路整流后的第一信号和由天线电路接收到并被发射和接收电路处理后的第二信号用于将由电荷泵升压后的第三信号输入到存储器和显示设备中。
注意该显示设备使用液晶、发光元件或电泳元件。
另外，将由天线电路接收到并被发射和接收电路处理后的第四信号输入到存储器中。
另外，存储器为EEPROM。
另外，电荷泵包括多个串连的二极管和电容以及一个反相器。这些二极管中的每一个都与电容电连接。通过将输入到电荷泵的信号和利用反相器将上述信号反相后的信号输入到没有与该二极管连接的电容器的一端，可以将它们升压。
另外，电荷泵包括第一到第四晶体管和电容器。该电荷泵的输入端与第一晶体管和第三晶体管电连接，第一晶体管与该电容器和第四晶体管电连接，第二晶体管的一端接地而另一端与第三晶体管和电容器电连接，第四晶体管与输出端连接。通过将输入到电荷泵其中的多个信号输入到第一到第四晶体管中，可以升压输入到输入端的电压。
另外，电源电路、发射和接收电路、逻辑电路、存储器和电荷泵中的至少一个是由薄膜晶体管形成的。
另外，天线电路、电源电路、发射和接收电路、逻辑电路、存储器和电荷泵整体形成在相同的绝缘衬底上。
另外，电源电路、发射和接收电路、逻辑电路、存储器和电荷泵整体形成在相同的第一绝缘衬底上。天线电路形成在第二绝缘衬底上。
另外，绝缘衬底为玻璃、塑料或薄膜的绝缘体。
另外，天线电路上覆盖有电源电路、发射和接收电路、逻辑电路、存储器和电荷泵中的至少一个。
另外，输入到天线电路中的信号为无线信号。
另外，本发明提供了具有上述特征的IC卡、ID标识或ID芯片。
注意本说明书中的“电源电路”是指用于将交流信号整流和转换为直流电压的整流器电路，以及用于稳定该整流器电路所输出的电源的稳定电源电路。另外“发射和接收”电路是指改变天线电路的输出的放大器、分频器电路、晶体管。另外，“显示设备”包括使用液晶、有机EL元件和电泳元件等的显示部分以及它的驱动器电路。
在本发明的半导体器件中，通过利用天线电路输入的交流信号而产生用于电荷泵电路的时钟信号，可以在不受晶体管特性变化的影响下执行该稳定后的升压。另外，在不受环境温度的影响下可以执行稳定后的升压。
图1示出本发明半导体器件的结构的方块图；图2示出传统半导体器件的结构的方块图；图3示出传统半导体器件的结构的方块图；图4示出环形振荡器的电路结构；图5示出电荷泵的电路结构；图6示出电荷泵的电路结构；图7示出本发明半导体器件的结构的方块图；图8示出稳定电源的电路结构；图9A-9C示出本发明半导体器件的制造过程；图10A-10C示出本发明半导体器件的制造过程；图11示出本发明半导体器件的制造过程；图12A和12B示出本发明半导体器件的制造过程；图13A和13B示出本发明半导体器件的制造过程；图14A-14E示出利用本发明半导体器件的天线的例子；图15A-15C示出利用本发明半导体器件的天线的例子；图16A-16H示出使用本发明半导体器件的应用例子；
图17示出使用本发明半导体器件的具有显示设备的IC卡的例子；图18A-18D示出本发明的半导体器件；图19A和19B示出本发明的半导体器件；图20A和20B示出本发明的半导体器件。
具体实施例方式
虽然下面通过参照附图的例子对本发明进行详细说明，但应当理解本领域技术人员还可以实现多种变化和修改。因此，除非这种变化和修改脱离了本发明的范围，否则它们都将包括在本发明范围内。注意实施例方式中相同的部分由相同的附图标记来表示，对它们的详细说明将被省略。
下面说明本发明的半导体器件。
图1中，用于ID芯片的半导体器件100包括天线电路101、整流电路102、稳定电源103、放大器104、分频电路105、非易失存储器106、逻辑电路107、开关晶体管108和电荷泵109。另外，天线电路101包括天线线圈110、调谐电容111和耦合电容112。整流电路102包括二极管113和114以及滤波电容115。在图1所示的实施例方式中，天线电路在半导体器件上形成，但是本发明并不局限于此，该天线电路也可以从外部与半导体器件连接。
该电路中的二极管可以是二极管连接的TFT元件。另外，电容507到512可以直接形成在衬底上或由外部提供。该外部提供的电容可以具有任何形式，但考虑到ID芯片的电路规模，最好使用芯片电容。注意该参照图1所述的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
下面说明这种半导体器件的操作。利用二极管113和114对天线电路101接收到的交流信号进行半波整流，并利用滤波电容115对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源103对其进行稳压，并将稳定后的电压提供到放大器104、分频电路105、掩模ROM 106和逻辑电路107。另一方面，通过放大器104将天线101接收到的交流信号输入到分频电路105中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出掩模ROM 106中所存储的数据。然后，在逻辑电路107中处理掩模ROM中的数据，该逻辑电路107的输出将用于操作该开关晶体管108。
当开关晶体管108接通时，天线电路的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号变化。当询问器读出这种变化时，可以识别出ID芯片的掩模ROM中存储的数据。
通常，写入非易失性存储器比读出需要更高的电压。因此，可以以利用稳定电源103稳定后的电压执行读取。但是，该写入需要通过使用经过电荷泵109升压后的稳定电压源103的输出电压来执行。而且，在使用液晶等显示设备的情况下，需要高电压进行驱动，因此使用经过电荷泵109升压后的电源。
在向非易失性存储器写入的情况下，使用经过电荷泵109升压后的稳定电源103的输出电压。在不使用传统例子中所示的振荡器的情况下，通过使用天线输入的交流信号，可以产生用于驱动电荷泵的时钟信号。在图1中，将交流信号分频以便作为时钟输入到电荷泵中，但是也可以将它直接输入到电荷泵或通过逻辑电路进行输入。
天线输入的交流信号在频率上是标准固定的。因此，频率并不会由于与传统例子中相似的晶体管变化或由于环境温度而改变。这样，就可以实现稳定升压，从而实现稳定写入。
下面说明本发明的实施例方式。
在图7中，用于ID芯片的半导体器件700包括天线电路701、整流电路702、稳定电源703、放大器704、分频电路705、非易失性存储器706、逻辑电路707、开关晶体管708、电荷泵709和显示部分716。另外，天线电路701包括天线线圈710、调谐电路711、和耦合电容712。整流电路702包括二极管713和714、和滤波电容715。在图7所示的实施例方式中，天线电路是在半导体器件上形成的，但是本发明并不局限于此，该天线电路可以从外部与半导体器件连接。
显示部分716可以是使用液晶、诸如有机EL元件和电泳元件等的发光元件的显示部分，但是也可以使用其它元件。形成这些显示部分的显示材料通常比LSI需要更高的驱动电压，该电压经常大于10V。因此，在显示部分中也需要升压。该显示部分716可以显示非易失性存储器中存储的内容或询问器发射的数据。
下面描述ID芯片的操作。利用二极管713和714对天线电路7 01接收到的交流信号进行半波整流，并利用滤波电容715对其进行滤波。该滤波后的电压包括很多波动，因此利用稳定电源703对其进行稳定，并将稳定后的电压提供到放大器704、分频电路705、非易失性存储器706和逻辑电路707。另一方面，通过放大器704将天线701接收到的交流信号输入到分频电路705中，对其分频。在天线接收到的信号为13.56MHz的情况下，将该信号分成8和16。然后，使用该分频后的信号读出非易失性存储器706中所存储的数据。然后，在逻辑电路707中处理非易失性存储器706中的数据，该逻辑电路707的输出将用于操作该开关晶体管708。
当开关晶体管708接通时，天线电路701的输出被接地，因此天线的阻抗改变。这样，反应在ID芯片天线上的询问器的信号发生变化。当询问器读出这种变化时，可以识别出ID芯片的非易失性存储器706中存储的数据。
在显示部分执行显示的情况下，使用利用电荷泵709升压后的稳定电源703的输出电压。在不使用传统例子中所示的环形振荡器的情况下，通过使用天线输入的交流信号，产生用于驱动电荷泵的时钟信号。在图7中，将交流信号分频以便作为时钟输入到电荷泵中，但是也可以将它直接输入到电荷泵或通过逻辑电路进行输入。
天线输入的交流信号在频率上是标准固定的。因此，频率并不会由于与传统例子中相似的晶体管变化或由于环境温度而改变。这样，就可以实现稳定升压，从而实现稳定写入。
结合该实施例方式的结构可以实现本实施例。
图5示出电荷泵电路的实施例。
所示的电荷泵电路包括六个二极管501-506、电容器507-512、和反相器513。在输入电压为VIN和该二极管的正向电压为VF的情况下通过输入时钟信号，可以获得(VIN-VF)×6的电压作为输出。
这里，由图1中的天线电路接收到的信号或由天线电路101接收并由放大器104放大从而输入到分频电路105实现分频的信号可以被用作时钟信号。
参照图5可以简明描述电荷泵电路的操作。时钟信号通过CL输入端被输入到电容508、510和512的一端，同时由反相器513反相后的信号被输入到电容507、509和511的一端。
二极管502的阳极和阴极分别由514和515来表示。利用时钟信号和其反相后的信号分别为阳极514和阴极515提供电荷。当阳极514和阴极515之间的电势差超过了二极管的正向电压VF时，电流流动并且阴极侧的电压升压。这样将被升压的电压就变为(VIN-VF)。
在多个电路串联连接的情况下，随着电流流经一个电路，输出端的电压被升压(VIN-VF)。在图5的情况下，由于六个二极管串联连接，因此输出被升压(VIN-VF)×6。这样，图5的电路就作为电荷泵来操作。
该电路中使用的二极管可以为例如二极管连接的TFT元件。另外，电容507到512可以直接形成在衬底上，或者由外部提供。外部提供的电容器可以具有任何形式，但是考虑到RFID芯片的电路规模，它最好使用片形电容器。注意参照图5的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
另外，结合该实施例模式和实施例1的任何一个结构都可以实现本实施例。
图6示出电荷泵不同于实施例2的一个例子。
所示的电荷泵电路包括四个晶体管601-604和图6A所示的电容器605。信号A输入P型晶体管601的栅极，信号B输入N型晶体管602的栅极信号C输入P型晶体管603的栅极，信号D输入P型晶体管604的栅极。通过输入图6B所示的信号A-D，可以得到比输入信号更高的输出信号。
由图1中的天线电路101接收到的信号或由天线电路101接收并由放大器104放大从而输入到分频电路105实现分频的信号可以被用作信号A-D。
参照图6来简要描述不同于实施例2的电荷泵的操作。根据信号A-D的输入图形将操作周期分为t1-t4。首先，在周期t1中，信号A为高(Hi)，信号B为低(Lo)，信号C为高(Hi)，信号D为高(Hi)，将它们分别输入到晶体管601-604。这样，晶体管601-604将截止(OFF)，电容605和输出将处于浮动状态而并不改变。
在周期t2，低(Lo)的信号A和高(Hi)的信号B使晶体管601和602导通。相应的，电容器605的一端接地而另一端根据输入端输入的信号被充电。信号C和D保持高(Hi)，因此晶体管603和604保持截止(OFF)。
在周期t3，信号A变为高(Hi)，信号B变为低(Lo)，因此晶体管601和602截止，电容605和输入端之间的连接断开。信号C和D在该周期内仍然保持为高(Hi)，因此晶体管603和604保持截止(OFF)。
在周期t4，信号A和B分别保持为高(Hi)和低(Lo)，因此晶体管601和602保持截止(OFF)。但是随着信号C和D变为低(Lo)，晶体管603和604导通。因此，已经接地的电容器605的一端将升高到输入端的电势，这样通过电容耦合可以使电容605的电势升高并通过输出端输出。
然后，周期t1再次开始，晶体管601-604被信号A-D截止。然后重复前述操作。这样，图6的电路就可以作为电荷泵来操作。
另外，电容605可以直接形成在衬底上，或者由外部提供。外部提供的电容器可以具有任何形式，但是考虑到RFID芯片的电路规模，它最好使用片形电容器。注意参照图6的例子仅是一个例子，二极管和电容器的电路结构、材料和数目并不局限于此。
另外，结合该实施例模式的任何一个结构和实施例1都可以实现本实施例。
图8示出稳定电源的一个例子。利用参考电压电路和缓冲放大器来构成图8所示的稳定电源电路。该参考电压电路由电阻801、二极管连接的晶体管802和803构成，并产生一个参考电压，该参考电压等于晶体管的VGS的两倍。
缓冲放大器由包括晶体管805和806的差分电路，包括晶体管807和808的电流镜电路，包括用于提供电流的电阻804、晶体管809和电阻810的共源极放大器形成。
当从输出端流出的电流较大时，提供到晶体管809的电流很小，而当输出端流出的电流很小时，提供到晶体管809的电流会很大。这样，就可以执行操作从而使流到电阻810的电流稳定。
另外，输出端的电势几乎具有与参考电压电路相同的值。本实施例中，稳定电源电路由参考电源电路和缓冲放大器形成，但是本发明并不局限于前述的稳定电源电路，它也可以是其它电路。
另外，结合该实施例模式的任何一个结构和实施例1-3可以实现本实施例。
在本实施例中，将参照图9-11描述用于将实施例模式中所述的开关晶体管中使用的TFT(薄膜晶体管)、电容等同时制造在相同绝缘衬底上的方法。根据本方法，具有N型和P型TFT的逻辑电路部分(逻辑电路、存储器等)、具有N型和P型TFT和电容的发射和接收电路(放大器、分频器等)以及电源电路部分(整流电路、稳定电源等)可以在相同的衬底上形成。
注意N型TFT和P型TFT是作为本实施例中半导体元件的例子来描述的，但是ID芯片中包括的半导体元件并不局限于本发明中的这些。有机薄膜晶体管、二极管、MIM元件等都可以被适当使用。另外，该制造方法仅是一个例子，并不会限制在绝缘衬底上的制造方法。可以适当使用使用了单晶体衬底的MOS晶体管、双极晶体管、电感等。
首先，如图9A所示，例如氧化硅薄膜、氮化硅薄膜和氧氮化硅薄膜等绝缘薄膜在衬底3000上形成基膜3001。该衬底3000由硼硅酸钡(barium borosilicate)玻璃或硼硅酸铝(aluminoborosilicate)玻璃或抗热塑料形成，该硼硅酸钡玻璃的典型例子为Corning#7059玻璃或Corning#1737玻璃(Corning公司出品)。基膜3000为例如使用SiH4、NH3和N2O通过等离子CVD形成的具有10-200nm(最好为50-100nm)厚度的氧氮化硅薄膜3001a和使用SiH4和N2O通过等离子CVD形成的具有50-200nm(最好为100-150nm)厚度的氢化氧氮化硅薄膜3001b的叠层。在本实施例中，虽然本基膜具有两层结构，但是该基膜也可以为单层结构或两个或两个以上绝缘薄膜的叠层结构。
岛形半导电层3002-3006可以由晶体半导体薄膜形成，该晶体半导体薄膜是通过激光结晶方法或公知加热结晶方法利用非晶半导体薄膜形成的。这些岛形半导电层3002-3006的厚度为25-80nm(最好为30-60nm)。晶体半导体薄膜的材料并没有特别限定，但是它最好由硅或硅锗(SiGe)合金等形成。
为了利用激光结晶方法制造晶体半导体薄膜，使用了脉冲振荡或连续振荡受激准分子激光器、YAG激光器或YVO4激光器。在使用这些激光器中，通过光学系统可以将激光振荡器发出的激光线性聚焦从而辐射到半导体薄膜上。结晶条件最好由从业者适当选择，但是当使用受激准分子激光器时可以选择30Hz的脉冲振荡频率和100-400mJ/cm2(通常为200-300mJ/cm2)的激光能量密度。当使用YAG激光器时可以选择使用第二高次谐波的1-10kHz的脉冲振荡频率和300-600mJ/cm2(通常为350-500mJ/cm2)的激光能量密度。被线性聚焦为100到1000um、例如400um宽度的激光被辐射到衬底的整个表面上。此时线性激光的重叠率为80-98％。
然后，形成覆盖岛形半导电层3002-3006的栅极绝缘薄膜3007。栅极绝缘薄膜3007是通过等离子CVD或溅射由厚度为40-150nm的包含硅的绝缘薄膜形成的。在本实施例中，形成厚度为20nm的氧氮化硅薄膜。很明显该栅极绝缘薄膜并不局限于这种氧氮化硅薄膜，也可以使用其它包含硅的绝缘薄膜的单层或叠层结构。在使用氧化硅薄膜的情况下，例如TEOS(四乙基原硅酸盐(Tetraethyl Orthosilicate)和O2混合，并通过等离子CVD在反应压力为40Pa、衬底温度为300-400℃、RF(13.56MHz)功率、功率密度为0.5-0.8W/cm2下放电。通过随后在400-500℃温度应用加热退火，这样形成的氧化硅薄膜可以得到作为栅极绝缘薄膜的良好特性。
在栅极绝缘薄膜3007上形成用于形成栅电极的第一导电薄膜3008和第二导电薄膜3009。在本实施例中，第一导电薄膜3008由厚度为50-100nm的Ta形成，第二导电薄膜3009由厚度为100-300nm的W形成。
Ta薄膜是通过溅射具有Ar的Ta作为目标而形成的。在这种情况下，通过将最佳剂量的Xe和Kr加入到Ar中，可以减轻Ta薄膜的内部压力，从而可以防止薄膜脱落。另外，α相Ta薄膜具有可用作栅电极的大约20uΩcm的阻抗，而β相Ta薄膜具有不适于用作栅电极的大约180uΩcm的阻抗。为了形成α相Ta薄膜，可以将最接近α相Ta的具有晶体结构的一氮化钽形成厚度大约10-50nm的Ta基膜。然后，可以很容易获得α相Ta薄膜。
W薄膜是通过利用W作为目标溅射而形成的。也可以使用六氟化钨(WF6)的热CVD方法。在另一种情况下，W薄膜需要具有可用作栅电极的低阻抗，最好为20uΩcm或更小。该具有较大晶体颗粒的W薄膜可以具有较低阻抗，但是当在W薄膜中出现例如氧等杂质元素时，它的晶体结构将被扰乱，从而使阻抗增加。考虑到这些，在使用溅射的情况下，通过使用纯度为99.9999％的W作为目标并且多加注意以便在从气相开始的沉淀过程中不会有杂质混合进来，可以形成该W薄膜。从而，可以获得具有9-20uΩcm阻抗的W薄膜。
注意在本实施例中，第一导电薄膜3008是由Ta形成的，第二导电薄膜3009是由W形成的，但是本发明并不局限于此，还可以使用从Ta、W、Ti、Mo、Al、Cu等中选择出来的元素或者包含这种元素作为主要成分的合金材料或复合材料。另外，也可以使用由掺杂有例如磷的杂质元素的多晶硅薄膜为代表的半导体薄膜。除了本实施例以外，其它最佳组合可以是第一导电薄膜由一氮化钽(TaN)形成且第二导电薄膜3009由W形成，第一导电薄膜3008由一氮化钽形成且第二导电薄膜3009由Al形成，第一导电薄膜3008由一氮化钽(TaN)形成且第二导电薄膜3009由Cu形成，等等。
另外，在允许LDD很小的情况下，可以使用例如W单层结构。或者，通过形成锥形角度，同样可以用相同结构将LDD长度变短。
然后，形成抗蚀剂掩模3010到3015，从而执行用于形成电极和布线的第一次蚀刻。在本实施例中，利用混合有CF4和Cl2的蚀刻气体可以执行ICP(感应耦合等离子)蚀刻，从而通过在1Pa的压力下对盘绕电极施加RF(13.56MHz)功率，产生等离子。通过向衬底侧(样品阶段)施加100W的RF(13.56MHz)功率，可以实质上施加负的自偏置电压。在混合CF4和Cl2作为蚀刻气体的情况下，可以将W薄膜和Ta薄模蚀刻到相同的程度。
通过在前述蚀刻条件下使用适当形状的抗蚀剂掩模，在施加到衬底侧的偏置电压的作用下，可以使第一导电层和第二导电层的边缘部分形成锥形。该锥形部分的角度为15到45°。为了在不在栅极绝缘薄膜上留下任何残留的情况下实现蚀刻，最好将蚀刻时间增加10到20°。由于氧氮化硅薄膜与W薄膜的选择比为2到4(通常为3)，因此可以通过过蚀刻处理将氧氮化硅薄膜的暴露部分蚀刻大约20到50nm。这样，就可以形成由第一导电层和第二导电层形成的第一形状(第一导电层3017a到3022a和第二导电层3017b到3022b)的导电层3017到3022。此时，将具有第一形状的导电薄膜3017到3022复盖的区域蚀刻大约20到50nm，并形成变薄的区域3016(图9B)。
随后，利用保留的抗蚀剂掩模3010到3015执行第二次蚀刻。通过使用CF4、Cl2和O2作为蚀刻气体，可以选择性蚀刻W薄膜。此时，通过第二次蚀刻处理可以形成具有第二形状(第一导电层3024a到3029a和第二导电层3024b到3029b)的导电层3024到3029。此时，将具有第二形状且没有被导电薄膜3024到3029覆盖的区域蚀刻大约20到50nm，并形成变薄的区域3023。
通过产生的原子团(radical)或离子物以及反应产物的气压，可以猜测出由CF4和Cl2混合气体对W薄膜或Ta薄膜的蚀刻反应。当W和Ta的氟化物和氯化物的气压彼此可以比较时，作为W的氟化物的WF6的气压非常高，其它WCl5、TaF5和TaCl5具有基本相同的气压。因此，在CF4和Cl2的混合气体中，W薄膜和Ta薄膜也被蚀刻。但是，当将适量O2加入到混合气体中时，CF4和O2彼此反应，从而形成CO和F，并产生大量的F原子团或F离子。这样，具有较高氟化物气压的W薄膜的蚀刻率就可以升压。另一方面，对于Ta，即使F增加，蚀刻率的增加也相对较小。由于Ta比W容易氧化，因此通过增加O2可以将Ta表面氧化。由于Ta的氧化不会与氟或氯反应，该Ta薄膜的蚀刻率还会降低。因此，可以使得W薄膜和Ta薄膜的蚀刻率之间存在差别，从而可能使得W薄膜的蚀刻率高于Ta薄膜的蚀刻率。
然后，执行第一次掺杂从而加入用于实现N型导电率的杂质元素。可以通过离子掺杂方法或离子注入方法来实现掺杂。该离子掺杂方法的条件为1×1013到5×1014原子/cm2的剂量，且加速电压为60-100keV。可以使用属于15组的元素作为用于实现N型导电的杂质元素，通常采用磷(P)或砷(As)，这里使用了磷。在这种情况下，导电层3024到3029变为用于实现N型导电的杂质元素的掩膜，而第一杂质区域3030到3033以自校准方式形成。将浓度范围为1×1020到1×1021原子/cm3的用于实现N型导电的杂质元素加入到第一杂质区域3030到3033(图9C)。
如图10A所示，在利用抗蚀掩膜3034和3035覆盖了将成为像素TFT的部分之后，执行第二次掺杂。抗蚀掩膜并没有覆盖像素TFT的整个表面。在这种情况下，将通过减小剂量使其小于第一次掺杂处理中的剂量，以高加速电压掺入比第一次掺杂处理中更小剂量的用于实现N型导电的杂质元素。例如，将加速电压设定为70-120keV，将该剂量设定为1×1013原子/cm2。这样，就可以在图9C所示的岛形半导电层中所形成的第一杂质区域3030到3033中形成新的杂质区域3036到3038。在掺杂过程中，具有第二形状的第二导电层3024、3026和3028被用作杂质元素的掩膜，执行该掺杂从而将该杂质元素也添加到第一导电层3024a、3026a和3028a下面的区域。因此，形成第三杂质区域3039-3041。第三杂质区域3039到3041包含磷(P)，该磷根据第一导电层3018a、3019a的锥形部分的厚度梯度具有平缓的浓度梯度。在覆盖该第一导电层30241、3026a和3028a的锥形部分的半导电层中，杂质浓度在第一导电层30241、3026a和3028a的锥形部分的中心附近比在其边缘要低。但是，这种差别很小，在整个半导电层中几乎都保持相同的杂质浓度。
如图10B所示，在形成P型TFT的岛形半导电层3003和3005和形成电容器的岛形半导电层3006上形成具有与第一导电层相反导电类型的第四杂质区域3044到3046。通过使用具有第二形状的导电层3025、3027和3028作为杂质元素的掩膜，可以按照自校准方式形成杂质区域。此时，利用抗蚀掩膜3042和3043分别将形成N型TFT的岛形半导电层3002和3004全部覆盖起来。通过使用具有第二形状的导体薄膜3025、3027和3028作为掩膜来执行掺杂，可以在位于没有被抗蚀掩膜覆盖的第一导电层3025a、3027a和3028a下面的区域中加入杂质元素。这样，就形成了第五杂质区域3047到3049。虽然在杂质区域3044到3046中分别掺杂了不同的浓度磷，但是通过使用乙硼烷(B2H6)的离子掺杂来执行掺杂，可以使用于实现P型导电的杂质浓度变为在任何区域中都为2×1020/cm3到2×1021/cm3。
通过前述步骤可以在各岛形半导电层中形成杂质区域。被岛形半导电层覆盖的具有第二形状的导电层3024-3027可以作为栅电极。另外，具有第二形状的导电层029可作为岛形源信号线，而具有第二形状的导电层3028可作为电容布线。
在去除抗蚀掩膜3042和3043之后，执行用于激活加入到各岛形半导电层中的杂质元素的步骤，以便控制导电性。通过利用退火炉的加热退火来执行该步骤。此外，也可以使用激光退火或快速加热退火(PTA)。该加热退火是在具有1ppm或更小的氧气浓度、特别是0.1ppm或更小的氮气浓度的氮气中、在400到700℃且通常为500到600℃的温度下执行的。在本实施例中，在500℃下执行加热处理四个小时。但是在用作具有第二形状的导电层3024到3029的布线材料为热敏材料的情况下，最好在形成层间绝缘薄膜3050(包含硅作为主要成分)以保护布线等之后执行该激活。
在300到450℃下在包含3到100％氢的环境下进行1到12个小时的热处理，以便使该岛形半导电层氢化。该步骤是为了通过加热激活的氢来饱和半导电层中的悬空键。作为氢化的另一个方法，也可以提供离子氢化(使用离子激化的氢)(图10C)。
然后，利用厚度为100到200nm的氧氮化硅薄膜形成第一层间绝缘薄膜3050。然后，在其上形成例如亚克力等有机绝缘材料的第二层间绝缘薄膜3051。除了有机绝缘材料，也可以是用无机材料来形成第二层间绝缘薄膜3051。利用等离子CVD、SOG(玻璃上旋转；涂覆氧化硅薄膜)等形成的无机SiO2(PCVD-SiO2)可以用作该无机材料。执行蚀刻步骤以便在形成两个层间绝缘薄膜之后形成接触孔。
然后，在逻辑电路部分形成用于接触岛形半导电层的源区域的源极布线3052和3053和用于接触漏极区域的漏极布线3056。另外，在输入-输出电路部分和电源电路部分中也可形成源电极3054和3055、漏电极3057和连接电极3058(图11)。
如上所述，具有N型TFT和P型TFT的逻辑电路部分、输入-输出电路部分和具有N型TFT和P型TFT的电源电路部分以及电容可以在相同的衬底上形成。
另外，结合本实施例模式和实施例1到4的结构中任何一个都可以实现本实施例。
在本实施例中，将参照图12A到13B来描述用于形成ID芯片并将其转移到柔性衬底上的方法。注意本实施例中将N型TFT和P型TFT作为半导体元件的例子来描述，但是在本发明中ID芯片中包括的半导体元件并不局限于此。另外，该制造方法仅是一个例子，并不限制绝缘衬底上的制造方法。
在绝缘衬底3000上形成了金属氧化薄膜4000。可以使用例如氧化钨作为该金属氧化薄膜。
根据实施例5中描述的制造步骤，如图11中所示，执行形成第一和第二层间绝缘薄膜的步骤。
然后，形成衬垫4001和4002，并在第二层间绝缘薄膜3051和衬垫4001和4002上形成保护层4003。然后，利用双面胶带4004在保护层4003上粘接第二衬底4006，并利用双面胶带4005在衬底3000上贴上第三衬底4007(图12A)。该第三衬底4007可以防止在随后的剥离步骤中损坏衬底3000。
然后，通过物理方式剥离金属氧化薄膜4000和衬底3000。图12B示出剥离后的状态。之后，在柔性衬底4009和基膜3001上粘接粘合剂4008(图13A)。
然后，如图13B所示，从保护层4003上剥离双面胶带4004和第二衬底4006从而去除保护层4003，从而可以执行向柔性衬底上的转移。
另外，在本实施例中，将参照图20A和20B来描述通过使用具有天线的第二衬底形成的半导体器件。
图20A示出发射和接收电路或电源电路的一部分与天线之间的连接部分的截面图。利用粘合剂4008在第一柔性衬底4009上提供TFT1806。另一方面，在第二柔性衬底1371上形成天线1372和衬垫1406，并使他们夹着绝缘薄膜1374。通过导电层1311将TFT1806的源电极或漏电极1375与衬垫1406连接。另外，利用粘合剂1312将第一柔性衬底1818和第二柔性衬底1371粘结起来，并使天线1372与TFT1806彼此相互面对。
图20B示出图20A所示半导体器件的透视图。在第一柔性衬底4009和第二柔性衬底1371之间提供半导体集成电路和与之电连接的天线1372。
另外，利用该实施例模式的任何一个结构和实施例1-5的结合，可以实现本实施例。
代替实施例6中的剥离步骤，在具有高热阻的衬底和TFT之间提供包含氢的非晶硅，并通过激光辐射或蚀刻去除非晶硅薄膜来剥离该衬底和TFT，然后将TFT粘结到柔性衬底上。另外，通过去除具有高热阻的衬底可以剥离该TFT，在该衬底上通过利用溶液或气体蚀刻或机械方式形成了TFT。
为了将TFT从具有高热阻的衬底上剥离下来，其中在该衬底上通过利用溶液或气体进行蚀刻形成了TFT，在该衬底上叠加形成硅薄膜剥离层和绝缘薄膜之后，形成该TFT和用于保护该TFT的绝缘薄膜。然后将该衬底暴露于卤化氟(halogen fluoride)的气体或液体，从而去除剥离层。
在这种情况下，可以使用例如不锈钢板的金属板或半导体衬底，其中该衬底上形成有绝缘薄膜，例如氧化硅和氮化硅。例如，可以使用通过被Si晶片覆盖而形成的氧化硅薄膜作为衬底。
或者，也可以使用在Si晶片上形成的氧化硅薄膜等作为衬底。在这种情况下，利用例如ClF3(三氟化氯)等卤化氟蚀刻该Si晶片并将其去除。在氧化硅薄膜上形成单晶硅，从而可以形成具有单晶硅的晶体管。
通过这种方式，在使用Si晶片的情况下，与在其他衬底上形成半导体集成电路的情况相比，可以形成更好的半导体集成电路。
在本实施例中，将参照图14A-14E、15、18A-18D、19A和19B来描述使用本发明的一个例子，其中在电路中提供了外部天线。
图14A示出电路被片天线环绕的情况。在衬底1000上形成天线1001，且使用本发明的电路1002与其连接。在图14A中，电路1002被天线1001包围，但是该天线1001可以覆盖整个表面且具有电极的电路1002粘合在其上。
图18A和18C示出了半导体器件，其中在相同的衬底上形成了半导体集成电路1304和天线1305。图18A为顶视图而图18C为图18A沿A-A’的截面图。天线1305与TFT1309的源电极和漏电极同时形成，他们形成了半导体集成电路1304。
图18B和18D示出了半导体器件，该半导体器件在包括天线1305的衬底1313上具有半导体集成电路1304。图18B为顶视图，而图18D为图18B沿B-B’的截面图。形成半导体集成电路1304的TFT1309和天线1305通过导电层1331彼此电连接。
图14B示出提供薄天线从而包围电路的情况。衬底1003上形成了天线1004，且使用本发明的电路1005与其连接。注意这里天线的布线仅是一个例子，本发明并不局限于此。
图14C示出提供用于高频信号的天线的情况。在衬底1006上形成了天线1007，且使用本发明的电路1008与之连接。
图14D示出天线在180°内全方向(可以从任何方向接收射频波)的情况。在衬底1009上形成了天线1010，且使用本发明的电路1011与之连接。
图14E示出长条形状天线的情况。衬底1012上形成天线1013且使用本发明的电路1014与之连接。
使用本发明的电路和这些天线可以通过公知方法来连接。例如，可以通过布线焊接或冲击焊接的方式连接天线和电路。或者，可以使用形成芯片的电路的表面作为与天线粘结的电极。按照这种方法，通过使用ACF(各向异性导电薄膜)将该电路与天线粘结在一起。
该天线的适当长度根据接收所用的频率不同而不同。通常该天线最好与频率的整数部分一样长。例如，在频率为2.45GHz的情况下，该天线最好为60mm(1/2波长)和大约30mm(1/4波长)。
另外，具有本发明电路的另一个衬底(顶衬底)也附着在该衬底上，并且在其上形成天线。图15A到15C示出了顶视图和电路的截面图，该电路上附着有衬底且在衬底上提供了螺旋天线。图15A为具有天线的半导体器件的顶视图，图15B为图15A沿(A)-(A’)的截面图，图15C示出图15A沿(B)-(B’)的截面图。本发明的电路在衬底1102上形成，在该电路上提供顶衬底1100，在该顶衬底上形成了天线1101。
另外，如图19A所示，在层间绝缘薄膜1341上形成了第二层间绝缘薄膜1348，在该层间绝缘薄膜1341上形成TFT1309，天线1345可以在第二层间绝缘薄膜1348上形成。在这种情况下，也可以在TFT1309上形成天线，从而可以形成任意长度的天线。
另外，如图19B所示，通过其上形成有天线的多个衬底可以夹着具有天线的半导体集成电路。其上形成有TFT1309的衬底1308和其上形成有天线1361的衬底(第二衬底)1363与第一粘合剂1364粘结。另外，在夹着第二层间绝缘薄膜1348的TFT1309上所形成的天线1346和其上形成有天线1351的衬底(第三衬底)1353通过第二粘合剂1354粘结在一起。
注意在图19B中通过第二衬底1363和第三衬底1353夹着具有TFT1309和天线1346的衬底，但是本发明并不局限于此。例如，第二衬底可以折叠从而夹着具有TFT1309和天线1346的衬底。另外，可以通过一个或多个衬底夹着不具有天线1346的TFT1309。
在这些情况下，天线可以比图19A中的半导体器件长。
注意本实施例仅示出了一个例子，但并不限制该天线的形状。本发明可以以任何形式的天线来实现。
另外，利用该实施例模式的任何一个结构和实施例1-6的结合，可以实现本实施例。
在本实施例中，将参照图16A到16H和17来描述使用本发明的IC卡、ID标识、ID芯片等的例子。
图16A示出IC卡，通过在集成电路中使用可重写存储器可以将该IC卡用于个人识别以及信用卡或电子货币，利用该信用卡或电子货币可以不需使用现金而实现支付。使用本发明的电路2001被集成在IC卡2000中。
图16B示出ID标识，利用它的紧凑特性可将其用于个人识别以及特殊地方的入口管理。使用本发明的电路2011集成在ID标识2010中。
图16C示出贴附在商品上的ID芯片2022，它用于例如超市等零售店中的商品管理。本发明可用于该ID芯片2022中的电路。通过这样使用ID芯片，不仅可以简化商品目录管理，而且也能防止商品偷窃等。在图16C中，提供了用于粘结的保护薄膜2021，从而使得ID芯片2022不会脱落，但是也可以使用粘合剂直接粘结该ID芯片2022。另外，考虑到粘结在商品上的情况，最好使用实施例模式2中描述的柔性衬底来制造该ID芯片2022。
图16D示出在制造中将用于识别的ID芯片结合在商品中的例子。在图16D的例子中，ID芯片2031结合在显示器的壳体2030中。本发明应用于ID芯片2031中的电路中。利用这种结构，可以很容易实现商品的制造、分配管理。注意图16D中将显示器的壳体作为例子，但是本发明并不局限于此，他还可用于其他多种物体。
图16E示出用于运输物体的货运标签。在图16E中，在货运标签2040中集成了ID芯片2041。本发明用于ID芯片2041中的电路。利用这种结构，可以很容易实现目的地选择和商品的分配管理。注意在图16E中该货运标签被固定在线上以便穿吊在物体上，但是本发明并不局限于此，还可以利用密封材料等将该标识直接粘合在物体上。
图16F示出引入在书2050中的ID芯片2052。本发明被应用在该ID芯片2052中的电路。利用这种结构，可以很容易实现书店中的分配管理或图书馆等中的流通管理。在图16F中，保护薄膜2051用作粘结剂，从而使ID芯片2052不会剥离，但是，也可以使用粘合剂将该ID芯片2052直接粘结或引入合在书2050的封面中。
图16G示出在纸币2060中引入的RFID芯片2061。本发明应用于该ID芯片2061中的电路。利用该结构，可以很容易防止伪造纸币的流通。注意该ID芯片2061最好嵌入到纸币2060中，以便防止由于纸币的自然属性而使ID芯片2061剥离。
图16H示出在鞋2070中引入的ID芯片2072。本发明应用于该RFID芯片2072中的电路。利用这种结构，可以很容易实现制造商识别、商品分配管理等。在图16H中，提供保护薄膜2071用作粘结剂，从而使ID芯片2072不会剥离，但是，也可以使用粘合剂将该ID芯片2022直接粘结或引入在鞋2070中。
图17示出具有显示部分2102的ID卡，在该显示部分2102周围提供具有环形天线2102的本发明电路。该显示部分2102具有显示所需的驱动器电路等，并可以通过在电路中使用存储器或使用显示部分以外输入的信号，实现显示和重写图像。使用本发明的电路2103集成在IC卡2100中。天线2102按照该IC卡2100的形状被布置在其周边，但是这并不限制天线的形状。该天线的形状可以自由确定。另外，该天线并不局限于外部提供，也可以集成在电路中。
注意本实施例中描述的例子仅是例子，本发明并不局限于这些应用。
如上所述，本发明的应用范围非常广泛，本发明可用于各种物体的识别芯片。另外，结合本实施例模式的任何结构和实施例1到7，都可以实现本实施例。
本申请是基于2003年12月19日在日本专利局申请的日本专利申请NO.2003-423861，该申请的内容都将通过引用结合在本文中。
附图标记说明100半导体器件101天线电路102整流电路103稳定电路104放大器105分频电路106非易失性存储器107逻辑电路108开关晶体管109电荷泵110天线线圈111调谐电容112耦合电容113二极管114二极管115滤波电容200 IC芯片201天线电路202整流电路203稳定电源204放大器205分频电路
206掩膜ROM207逻辑电路208开关晶体管210天线线圈211调谐电容212耦合电容213二极管214二极管215滤波电容300 ID芯片301天线电路302整流电路303稳定电源304放大器305分频电路306 EEPROM307逻辑电路308开关晶体管309电荷泵310天线线圈311调谐电容312耦合电容313二极管314二极管315滤波电容316环形振荡器401反相器402反相器403反相器403反相器404反相器405反相器
406反相器407反相器408反相器409反相器410反相器411反相器412缓冲电路501二极管502二极管503二极管504二极管505二极管506二极管507电容器508电容器509电容器510电容器511电容器512电容器513反相器514阳极515阴极601晶体管602晶体管603晶体管604晶体管605电容器700半导体器件701天线电路702整流电路703稳定电源704放大器
705分频电路706非易失性存储器707逻辑电路708开关晶体管709电荷泵710天线线圈711调谐电容712耦合电容713二极管714二极管715滤波电容716显示部分801电阻802晶体管803晶体管804电流电阻805晶体管806晶体管807晶体管808晶体管809晶体管810电阻1000衬底1001天线1002电路1003衬底1004天线1005电路1006衬底1007天线1008电路1009衬底
1010天线1011电路1012衬底1013天线1014电路1100顶衬底1101天线布线1102衬底1304半导体集成电路1305天线1308衬底1309 TFT1311导电层1312粘结剂1313衬底1331导电层1341层间绝缘薄膜1345天线1346天线1348层间绝缘薄膜1351天线1353衬底1354粘结剂1361天线1363衬底1364粘结剂1371柔性衬底1372天线1374绝缘薄膜1375绝缘薄膜1406衬垫1806 TFT
1818柔性衬底2000 IC卡2001电路2010 ID标识2011电路2021保护薄膜2022 ID芯片2030壳体2031 ID芯片2040 ID芯片2050书2051保护薄膜2052 ID芯片2060纸币2061 ID芯片2070鞋2071保护薄膜2072 ID芯片2100 IC卡2101天线2102显示部分2103电路3000衬底3001基膜3002岛形半导体层3003岛形半导体层3004岛形半导体层3005岛形半导体层3006岛形半导体层3007栅极绝缘薄膜3008导电薄膜3009导电薄膜
3010抗蚀掩膜3011抗蚀掩膜3012抗蚀掩膜3013抗蚀掩膜3014抗蚀掩膜3015抗蚀掩膜3016区域3017导电薄膜3018导电薄膜3019导电薄膜3020导电薄膜3021导电薄膜3022导电薄膜3023区域3024导电薄膜3025导电薄膜3026导电薄膜3027导电薄膜3028导电薄膜3029导电薄膜3030杂质区域3031杂质区域3032杂质区域3033杂质区域3034抗蚀掩膜3035抗蚀掩膜3036杂质区域3037杂质区域3038杂质区域3039杂质区域3040杂质区域3041杂质区域
3042抗蚀掩膜3043抗蚀掩膜3044杂质区域3045杂质区域3046杂质区域3047杂质区域3048杂质区域3049杂质区域3050层间绝缘薄膜3051层间绝缘薄膜3052源极布线3053源极布线3054源极布线3055源极布线3056漏极布线3057漏电极3058连接电极4000金属氧化物薄膜4001衬垫4002衬垫4003保护薄膜4004双面胶带4005双面胶带4006衬底4007衬底4008粘结剂4009柔性衬底3001a氧氮化硅薄膜3001b氢化氧氮化硅薄膜3017a导电薄膜3017b导电薄膜3018a导电薄膜
3018b导电薄膜3019a导电薄膜3019b导电薄膜3020a导电薄膜3020b导电薄膜3021a导电薄膜3021b导电薄膜3022a导电薄膜3022b导电薄膜3024a导电薄膜3024b导电薄膜3025a导电薄膜3025b导电薄膜3026a导电薄膜3026b导电薄膜3027a导电薄膜3027b导电薄膜3028a导电薄膜3028b导电薄膜3029a导电薄膜3029b导电薄膜
权利要求
1.一种半导体器件，包括天线电路；与该天线电路电连接的电源电路；电荷泵，具有与电源电路电连接的输入端；和与天线电路电连接的时钟输入端。
2.一种半导体器件，包括天线电路；与该天线电路电连接的电源电路；与该天线电路和电源电路电连接的发射和接收电路；电荷泵，具有与电源电路电连接的输入端；和与发射和接收电路电连接的时钟输入端。
3.半导体器件，包括天线电路；与该天线电路电连接的电源电路；电荷泵，具有与电源电路电连接的输入端；与天线电路电连接的时钟输入端；和输出端；非易失性存储器与该电源电路和输出端电连接；与电源电路和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
4.半导体器件，包括天线电路；与该天线电路电连接的电源电路；与该天线电路和电源电路电连接的发射和接收电路；电荷泵，具有与电源电路电连接的输入端；与发射和接收电路电连接的时钟输入端；和输出端；非易失性存储器与该电源电路和输出端电连接；与电源电路和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
5.半导体器件，包括天线电路；与该天线电路电连接的整流电路；与整流电路电连接的稳定电源；电荷泵，具有与稳定电源电连接的输入端；与天线电路电连接的时钟输入端；和输出端；非易失性存储器与该稳定电源和输出端电连接；与稳定电源和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
6.半导体器件，包括天线电路；与该天线电路电连接的整流电路；与整流电路电连接的稳定电源；与稳定电源和天线电路电连接的放大器；与该稳定电源和放大器电连接的分频电路；电荷泵，具有与稳定电源电连接的输入端；与分频电路电连接的时钟输入端；和输出端；非易失性存储器与该稳定电源和输出端电连接；与稳定电源和非易失性存储器电连接的逻辑电路；与逻辑电路电连接的开关晶体管；和通过该开关晶体管与天线电路电连接的参考电源。
7.如权利要求1所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
8.如权利要求1所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
9.如权利要求1所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
10.如权利要求1所述的半导体器件，其中电源电路和电荷泵中的任何一个包括在衬底上形成的薄膜晶体管。
11.如权利要求2所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
12.如权利要求2所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
13.如权利要求2所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
14.如权利要求2所述的半导体器件，其中电源电路、电荷泵和发射和接收电路中的任何一个包括在衬底上形成的薄膜晶体管。
15.如权利要求3所述的半导体器件，其中非易失性存储器与天线电路电连接。
16.如权利要求3所述的半导体器件，其中非易失性存储器为EEPROM。
17.如权利要求3所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
18.如权利要求3所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
19.如权利要求3所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
20.如权利要求3所述的半导体器件，其中电源电路、电荷泵、非易失性存储器和逻辑电路中的任何一个包括在衬底上形成的薄膜晶体管。
21.如权利要求4所述的半导体器件，其中非易失性存储器与发射和接收电路电连接。
22.如权利要求4所述的半导体器件，其中非易失性存储器为EEPROM。
23.如权利要求4所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
24.如权利要求4所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
25.如权利要求4所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
26.如权利要求4所述的半导体器件，其中电源电路、电荷泵、发射和接收电路中的任何一个包括在衬底上形成的薄膜晶体管。
27.如权利要求5所述的半导体器件，其中非易失性存储器与天线电路电连接。
28.如权利要求5所述的半导体器件，其中非易失性存储器为EEPROM。
29.如权利要求5所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
30.如权利要求5所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
31.如权利要求5所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
32.如权利要求5所述的半导体器件，其中整流电路、稳定电路和电荷泵中的任何一个包括在衬底上形成的薄膜晶体管。
33.如权利要求6所述的半导体器件，其中非易失性存储器与分频电路电连接。
34.如权利要求6所述的半导体器件，其中非易失性存储器为EEPROM。
35.如权利要求6所述的半导体器件，还包括显示部分，该显示部分包括从包括液晶元件、发光元件和电泳元件的组中选择出来的显示元件。
36.如权利要求6所述的半导体器件，其中电荷泵还包括二极管，包括与输入端电连接的阳极；和与输出端电连接的阴极；与该阳极电连接的第一电容器；与该阴极电连接的第二电容器；反相器；其中反相器的输出端与第一电容器电连接；且其中反相器的输入端与第二电容器和时钟输入端电连接。
37.如权利要求6所述的半导体器件，其中电荷泵还包括电容器；第一晶体管，具有与输入端电连接的第一电极；和与该电容器电连接的第二电极；第二晶体管，具有与参考电源电连接的第三电极；与该电容器电连接的第四电极；第三晶体管，具有与该电容器和第四电极电连接的第五电极；和与第一电极电连接的第六电极；第四晶体管，具有与第二电极和电容器电连接的第七电极；和与该输出端电连接的第八电极。
38.如权利要求6所述的半导体器件，其中整流电路、稳定电路、电荷泵、放大器和分频电路中的任何一个包括在衬底上形成的薄膜晶体管。
39.包括权利要求1所述的半导体器件的IC卡。
40.包括权利要求1所述的半导体器件的ID标识。
41.包括权利要求1所述的半导体器件的无线标志。
42.包括权利要求1所述的半导体器件的无线芯片。
43.包括权利要求1所述的半导体器件的ID芯片。
44.包括权利要求2所述的半导体器件的IC卡。
45.包括权利要求2所述的半导体器件的ID标识。
46.包括权利要求2所述的半导体器件的无线标志。
47.包括权利要求2所述的半导体器件的无线芯片。
48.包括权利要求2所述的半导体器件的ID芯片。
49.包括权利要求3所述的半导体器件的IC卡。
50.包括权利要求3所述的半导体器件的ID标识。
51.包括权利要求3所述的半导体器件的无线标志。
52.包括权利要求3所述的半导体器件的无线芯片。
53.包括权利要求3所述的半导体器件的ID芯片。
54.包括权利要求4所述的半导体器件的IC卡。
55.包括权利要求4所述的半导体器件的ID标识。
56.包括权利要求4所述的半导体器件的无线标志。
57.包括权利要求4所述的半导体器件的无线芯片。
58.包括权利要求4所述的半导体器件的ID芯片。
59.包括权利要求5所述的半导体器件的IC卡。
60.包括权利要求5所述的半导体器件的ID标识。
61.包括权利要求5所述的半导体器件的无线标志。
62.包括权利要求5所述的半导体器件的无线芯片。
63.包括权利要求5所述的半导体器件的ID芯片。
64.包括权利要求6所述的半导体器件的IC卡。
65.包括权利要求6所述的半导体器件的ID标识。
66.包括权利要求6所述的半导体器件的无线标志。
67.包括权利要求6所述的半导体器件的无线芯片。
68.包括权利要求6所述的半导体器件的ID芯片。
全文摘要
本发明提供了一种电路，该电路可以在具有非接触ID芯片的半导体器件包括需要比逻辑电路所需的电压更高电压的电路情况下实现稳定升压。通过将从天线输入的交流信号直接输入或通过逻辑电路输入到电荷泵，该电荷泵可以以稳定频率工作，该频率不会受到元件变化和环境温度的影响，从而实现稳定升压。
文档编号G06K19/06GK1630083SQ20041010193
公开日2005年6月22日 申请日期2004年12月20日 优先权日2003年12月19日
发明者小山润, 斋藤利彦 申请人:株式会社半导体能源研究所
最新回复(0)