系统错误的辅助分析方法及其装置的制作方法
专利名称：系统错误的辅助分析方法及其装置的制作方法
技术领域：
本发明涉及一种辅助分析方法及其装置，特别涉及一种系统错误的辅助分析方法及其装置。
背景技术：
一般而言，服务器系统系利用可程序化逻辑装置作为基板(Baseboard)信号的控制装置。其中，可程序化逻辑装置具有顶层模块(Top module)与多个功能模块，顶层模块串接每一功能模块。可程序化逻辑装置可通过顶层模块接收并传输来自外部输入装置的输入数据至对应的功能模块、输出来自功能模块的输出数据至对应的外部输出装置以及传输外部双向总线装置与功能模块之间的总线数据，进而使可程序化逻辑装置可控制并处理服务器系统中输入装置、输出装置与双向总线装置所有输出与接收的信号。
此外，可程序化逻辑装置也具有记忆体空间，以储存当下基板(Baseboard)上的相关信号。而可程序化逻辑装置可将储存于记忆体空间的数据输出，以让使用者或管理者能得知当下基板上的状况。但由于上述记忆体空间仅能储存当下基板(Baseboard)上的相关信号，使得服务器系统于运作上出现错误或提供服务器系统的电力突然中断时，服务器系统不易分析使服务器系统运作错误或电力突然中断的原因。发明内容
有鉴于此，本发明的目的在于提出一种系统错误的辅助分析方法及其装置，藉以解决现有技术所存在的问题。
依据本发明所揭露的系统错误的辅助分析方法的一实施例，系统错误的辅助分析方法适用于一系统错误的辅助分析装置，其中系统错误的辅助分析装置接收一中断信号，且包括一顶层模块。系统错误的辅助分析方法包括:储存顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数；当接收中断信号时，判断N、M或P的值是否大于或等于二 ；若N大于或等于二，输出第N笔输入数据与第N-1笔输入数据，其中第N笔输入数据为接收中断信号时所储存；若M大于或等于二，输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存；以及若P大于或等于二，输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存。
依据本发明所揭露的系统错误的辅助分析装置的一实施例，系统错误的辅助分析装置电性耦接至少一输入装置、至少一输出装置与至少一双向总线装置，系统错误的辅助分析装置接收一中断信号。系统错误的辅助分析装置包括一顶层模块与一储存模块，储存模块耦接顶层模块。顶层模块用以接收来自至少一输入装置的N笔输入数据、输出M笔输出数据予至少一输出装置以及传输至少一双向总线装置与系统错误的辅助分析装之间的P笔总线数据，其中N、M与P为正整数。储存模块用以储存N笔输入数据、M笔输出数据与P笔总线数据。
其中，当系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置判断N、M或P的值是否大于或等于二，若N大于或等于二，储存模块输出第N笔输入数据与第N-1笔输入数据，其中第N笔输入数据为接收中断信号时所储存；若M大于或等于二，储存模块输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存；若P大于或等于二，储存模块输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存。
依据本发明所揭露的系统错误的辅助分析方法及其装置的实施例，可通过储存模块储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据，使得系统错误的辅助分析装置接收中断信号时可输出两笔输入数据、两笔输出数据或两笔总线数据(即系统错误的辅助分析装置接收中断信号时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据)，进而使配置有系统错误的辅助分析装置的系统比对与分析系统错误的辅助分析装置所输出的数据，以获得中断信号产生的原因。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1A为依据本发明所揭露的系统错误的辅助分析装置未接收中断信号的一实施例结构示意图1B为依据本发明所揭露的系统错误的辅助分析装置接收中断信号的一实施例结构示意图2为图1B所述的系统错误的辅助分析装置执行系统错误的辅助分析方法的一实施例流程图3为依据图1A的的输入装置、输出装置、双向总线装置、顶层模块与储存模块的一实施例结构示意图。
其中，附图标记
20 输入装置
21 输入数据
30 输出装置
31 输出数据
40 双向总线装置
41 总线数据
50 功能模块
60 顶层模块
61 第一缓存单元
62 第二缓存单元
63 第三缓存单元
64 切换单元
70 储存模块
71 第一储存区
71a 第一储存单元
72第二储存区
72a第二储存单元
73第三储存区
73a 第三储存单元
80 中断信号
90 特定信号
92 基板管理控制器
100 系统错误的辅助分析装置
200 服务器系统具体实施方式
以下实施例是以系统错误的辅助分析装置100为可程序化逻辑装置(ComplexProgrammable Logic Device, CPLD)且应用于服务器系统200为例,但下述实施例并非用以限定本发明。
请参照图1A与图1B，分别为依据本发明所揭露的系统错误的辅助分析装置未接收中断信号与接收中断信号的一实施例结构示意图。在本实施例中，系统错误的辅助分析装置100配置于服务器系统200中，且适于耦接四个输入装置20、两个输出装置30与一个双向总线装置40,其中四 个输入装置20可分别为通用输入(General Purpose Input, GPI)装置，两个输出装置30可分别为通用输出(General Purpose Output, GP0)装置,双向总线装置40可为低针脚数总线装置(Low Pin Count Device, LPC Device),但本实施例并非用以限定本发明，实际系统错误的辅助分析装置100所耦接的输入装置数量、输出装置数量与双向总线装置数量可依据实际需求进行调整。
系统错误的辅助分析装置100可包括四个功能模块50、顶层模块60与储存模块70，每一功能模块50耦接顶层模块60，储存模块70耦接顶层模块60，顶层模块60耦接四个输入装置20、两个输出装置30与双向总线装置40。在本实施例中，系统错误的辅助分析装置100所包括的功能模块数量为四个，但本实施例并非用以限定本发明。
其中，顶层模块60用以传输来自每一输入装置20的N笔输入数据21至对应的功能模块50、输出来自每一功能模块50的M笔输出数据31至对应的输出装置30以及传输双向总线装置40与每一功能模块50之间的P笔总线数据41，其中N、M与P为正整数。储存模块70用以储存顶层模块60所传输的N笔输入数据21、M笔输出数据31与P笔总线数据41，也就是说，储存模块70用以储存系统错误的辅助分析装置100所接收或输出的每一笔输入数据21、每一笔输出数据31与每一笔总线数据41。
请参照图1A、图1B与图2，图2为图1B所述的系统错误的辅助分析装置执行系统错误的辅助分析方法的一实施例流程图。系统错误的辅助分析方法包括:
步骤202:储存顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数；
步骤204:当接收中断信号时，判断N、M或P的值是否大于或等于二 ；
步骤206:若N大于或等于二，输出第N笔输入数据与第N_1笔输入数据，其中第N笔输入数据为接收中断信号时所储存的输入数据；
步骤208:若M大于或等于二，输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存的输出数据；以及
步骤210:若P大于或等于二，输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存的总线数据。
当系统错误的辅助分析装置100未接收中断信号80时，系统错误的辅助分析装置100通过顶层模块60接收每一笔输入数据21、输出每一笔输出数据31与传输的每一笔总线数据41。当顶层模块60输入每一笔输入数据21、输出每一笔输出数据31与传输每一笔总线数据41时，储存模块70读取并储存顶层模块60所接收的每一笔输入数据21、顶层模块60所输出的每一笔输出数据31与顶层模块60所传输的每一笔总线数据41 (即步骤202)。其中，中断信号80可为服务器系统200的中央处理器(未绘制)所传输的错误信号或电力故障信号。
其中，顶层模块60可包括第一缓存单元61、第二缓存单元62与第三缓存单元63。第一缓存单元61用以缓存来自每一输入装置20的单笔输入数据21，第二缓存单元62用以缓存来自每一输出装置30的单笔输出数据31，第三缓存单元63用以缓存传输于双向总线装置40与每一功能模块50之间的单笔总线数据41。其中，单笔输入数据21可为一位元(位)输入数据，单笔输出数据31可为一位元输出数据，单笔总线数据41的数据量可为但不限于二十八个位元。当每一笔总线数据41的每一位元数据皆传输至第三缓存单元63 (SP第三缓存单元63缓存完整的每一笔总线数据41)时，顶层模块60将第三缓存单元63所缓存的每一笔总线数据41传输至双向总线装置40或对应的功能模块50。换句话说，储存模块70所储存的每一笔总线数据41也为完整的数据。
此外，顶层模块60还可包括切换单元64。当系统错误的辅助分析装置100未接收该中断信号80时，切换单元64耦接双向总线装置40与第三缓存单元63，使得每一笔总线数据41可于双向总线装置40与第三缓存单元63之间传输。
请参照图3，为依据图1A的输入装置、输出装置、双向总线装置、顶层模块与储存模块的一实施例结构示意图。在本实施例中，储存模块70包括第一储存区71、第二储存区72与第三储存区73。第一储存区71用以储存每一笔输入数据21，第二储存区72用以储存每一笔输出数据31，第三储存区73用以储存每一笔总线数据41。其中，第一储存区71、第二储存区72与第三储存区73皆为串接输入(serial-1n)的储存区。
更详细地说，第一储存区71可包括但不限于两个第一储存单元71a，每一第一储存单元71a用以储存每一输入装置20的单一笔输入数据21 (即图3图面中第一储存单元71a的每一方框)。其中，第2个第一储存单元71a (即图3图面最左边的第一储存单元71a)所储存的输入数据21是为最晚储存于第一储存区71的输入数据21，第I个第一储存单元71a(即图3图面最右边的第一储存单元71a)所储存的输入数据21是为最先储存于第一储存区71的输入数据21。当第一储存区71所接收的输入数据21的数量大于2时，将第I个第一储存单元71a所储存的输入数据21删除，并将第2个第一储存单元71a所储存的输入数据21位移至第I个第一储存单元71a中。在本实施例中，第一储存单元71a的数量可为两个，每一输入装置20所传输的每一笔输入数据21可为但不限于一位元数据，每一第一储存单元71a所储存的数据量可为四个位元数据，但本实施例并非用以限定本发明。
第二储存区72可包括但不限于两个第二储存单元72a，每一第二储存单元72a用以储存每一输出装置.30的单一笔输出数据31 (即图3图面中第二储存单元72a的每一方框)。第2个第二储存单元72a(即图3图面最左边的第二储存单元72a)所储存的输出数据31是为最晚储存于第二储存区72的输出数据31，第I个第二储存单元72a(即图3图面最右边的第二储存单元72a)所储存的输出数据31是为最先储存于第二储存区71的输出数据31。当第二储存区72所储存的输出数据31的数量大于二时，将第I个第二储存单元72a所储存的输出数据31删除，并将第2个第二储存单元72a所储存的输出数据31位移至第L-1个第二储存单元72a。在本实施例中，第二储存单元72a的数量可为两个，每一输出装置20所接收的每一笔输出数据31可为但不限于一位元数据，每一第二储存单元72a所储存的数据量可为两个位元数据，但本实施例并非用以限定本发明。
第三储存区73可包括但不限两个第三储存单元73a，每一第三储存单元73a用以储存单一笔总线数据41。第2个第三储存单元73a所储存的总线数据41 (即图3图面最左边的第三储存单元73a)是为最晚储存于第三储存区73的总线数据41，第I个第三储存单元73a(即图3图面最右边的第三储存单元73a)所储存的总线数据41系为最先储存于第三储存区73的总线数据41。当第三储存区73所接收的总线数据41的数量大于二时，将第I个第三个储存单元73a所储存的总线数据41删除，并将第2个第三储存单元73a所储存的总线数据41位移至第I个第三储存单元73a。在本实施例中，第三储存单元73a的数量可为两个，双向总线装置40或每一功能模块50所接收的每一笔总线数据41可为但不限于二十八位元数据，每一第三储存单元73a所储存的数据量可为二十八位元数据，但本实施例并非用以限定本发明。
请继续参照图1B与图2，当系统错误的辅助分析装置100接收中断信号80时，切换单元64耦接双向总线装置40与储存模块70。系统错误的辅助分析装置100判断N、M或P是否大于或等于二(即步骤204)。若系统错误的辅助分析装置100判断N大于或等于二，输出第N笔输入数据21与第N-1笔输入数据21，其中第N笔输入数据21为系统错误的辅助分析装置100接收中断信号80时所储存的输入数据21 (即步骤206)。若系统错误的辅助分析装置100判断M大于或等于二，系统错误的辅助分析装置100输出第M笔输出数据31与第M-1笔输出数据31，其中第M笔输出数据31为系统错误的辅助分析装置100接收中断信号80时所储存的输出数据31 (即步骤208)。若系统错误的辅助分析装置100判断P大于或等于二，输出第P笔总线数据41与第P-1笔总线数据41，其中第P笔总线数据41为系统错误的辅助分析装置100接收中断信号80时所储存的总线数据41 (即步骤210)。
接着，服务器系统200接收并分析系统错误的辅助分析装置100因接收中断信号80所输出的数据(即两笔输入数据21、两笔输出数据31与两笔总线数据41)，以获得中断信号80产生的原因。上述步骤206至步骤210可分别执行或同步执行，实际执行步骤206至步骤210顺序可依据实际需求进行调整。
此外，系统错误的辅助分析方法还可包括:当接收中断信号且N、M与P的值皆小于二时，输出特定信号(即步骤212)。更详细地说，当系统错误的辅助分析装置100接收中断信号80且判断N、M与P的值皆小于二时，例如但不限于服务器系统200刚开始启动时系统错误的辅助分析装置100即接收到中断信号80，系统错误的辅助分析装置100输出特定信号90至基板管理控制器92 (Baseboard Management Controller,BMC),以通知服务器系统200储存模块70无法提供完整的数据进行除错的分析。其中，特定信号90可具有特定的旗标(Flag)。举例而言，系统错误的辅助分析装置100可设置特定信号90所具有的特定旗标为I时表示储存模块70无法提供完整的数据进行除错的分析。换句话说，系统错误的辅助分析装置100可设置特定信号90所具有的特定旗标为O时表示储存模块70无法提供完整的数据进行除错的分析。
依据本发明所揭露的系统错误的辅助分析方法及其装置的实施例，可通过储存模块储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据，使得系统错误的辅助分析装置接收中断信号时可输出两笔输入数据、两笔输出数据或两笔总线数据(即系统错误的辅助分析装置接收中断信号时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据)，进而使配置有系统错误的辅助分析装置的系统比对与分析系统错误的辅助分析装置所输出的数据，以获得中断信号产生的原因。当储存模块所储存的输入数据、输出数据或总线数据的数量皆小于两笔(例如服务器系统刚开始启动)且系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置输出特定信号，以通知服务器系统没有完整的数据可进行除错分析。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种系统错误的辅助分析方法，适用于一系统错误的辅助分析装置，该系统错误的辅助分析装置系接收一中断信号，且包括一顶层模块，其特征在于，该系统错误的辅助分析方法包括: 储存该顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数； 当接收该中断信号时，判断N、M或P的值是否大于或等于二 ； 若N大于或等于二,输出第N笔该输入数据与第N-1笔该输入数据，其中第N笔该输入数据为接收到该中断信号时所储存； 若M大于或等于二,输出第M笔该输出数据与第M-1笔该输出数据，其中第M笔该输出数据为接收到该中断信号时所储存；以及 若P大于或等于二，输出第P笔该总线数据与第P-1笔该总线数据，其中第P笔该总线数据为接收到该中断信号时所储存。
2.根据权利要求1所述的系统错误的辅助分析方法，其特征在于，还包括:当接收到该中断信号且N、M与P的值皆小于二时，输出一特定信号。
3.一种系统错误的辅助分析装置，电性耦接至少一输入装置、至少一输出装置与至少一双向总线装置，该系统错误的辅助分析装置系接收一中断信号，其特征在于，该系统错误的辅助分析装置包括: 一顶层模块，用以接收来自该至少一输入装置的N笔输入数据、输出M笔输出数据至该至少一输出装置以及传输该至少一双向总线装置与该系统错误的辅助分析装置之间的P笔总线数据，其中N、M与P为正整数；以及 一储存模块，耦接该顶层模块，该储存模块用以储存该些输入数据、该些输出数据与该些总线数据； 其中，当该系统错误的辅助分析装置接收到该中断信号时，该系统错误的辅助分析装置判断N、M或P的值是否大于或等于二，若N大于或等于二，该储存模块输出第N笔该输入数据与第N-1笔该输入数据，其中第N笔该输入数据为接收到该中断信号时所储存；若M大于或等于二，该储存模块输出第M笔该输出数据与第M-1笔该输出数据，其中第M笔该输出数据为接收到该中断信号时所储存；若P大于或等于二，该储存模块输出第P笔该总线数据与第P-1笔该总线数据，其中第P笔该总线数据为接收到该中断信号时所储存。
4.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，当该系统错误的辅助分析装置接收该中断信号且判断N、M与P的值皆小于二时，该系统错误的辅助分析装置输出一特定信号。
5.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，该顶层模块包括一第一缓存单元、一第二缓存单元与一第三缓存单元，该第一缓存单元用以缓存单笔的该些输入数据其中之一，该第二缓存单元用以缓存单笔的该些输出数据其中之一，该第三缓存单元用以缓存单笔的该些总线数据其中之一。
6.根据权利要求5所述的系统错误的辅助分析装置，其特征在于，该顶层模块包括一切换单元，当该系统 错误的辅助分析装置未接收到该中断信号时，该切换单元耦接该至少一双向总线装置与该第三缓存单元，当该系统错误的辅助分析装置接收到该中断信号时，该切换单元耦接该至少一双向总线装置与该储存模块。
7.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，该储存模块包括一第一储存区、一第二储存区与一第三储存区，该第一储存区用以储存该些输入数据，该第二储存区用以储存该些输出数据，该第三储存区用以储存该些总线数据。
8.根据权利要求7所述的系统错误的辅助分析装置，其特征在于，该第一储存区、该第二储存区与该第三储存区皆为串接输入的储存区。
全文摘要
一种系统错误的辅助分析方法及其装置，系统错误的辅助分析装置包括储存模块与顶层模块，储存模块耦接至顶层模块。储存模块用以储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据。当系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置可输出当时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据。因此，配置有系统错误的辅助分析装置的系统可比对与分析系统错误的辅助分析装置因接收中断信号所输出的数据，以供比对得知中断信号产生的原因。
文档编号G06F11/07GK103186431SQ20111046134
公开日2013年7月3日 申请日期2011年12月28日 优先权日2011年12月28日
发明者陈嘉祥 申请人:英业达股份有限公司
技术领域：
本发明涉及一种辅助分析方法及其装置，特别涉及一种系统错误的辅助分析方法及其装置。
背景技术：
一般而言，服务器系统系利用可程序化逻辑装置作为基板(Baseboard)信号的控制装置。其中，可程序化逻辑装置具有顶层模块(Top module)与多个功能模块，顶层模块串接每一功能模块。可程序化逻辑装置可通过顶层模块接收并传输来自外部输入装置的输入数据至对应的功能模块、输出来自功能模块的输出数据至对应的外部输出装置以及传输外部双向总线装置与功能模块之间的总线数据，进而使可程序化逻辑装置可控制并处理服务器系统中输入装置、输出装置与双向总线装置所有输出与接收的信号。
此外，可程序化逻辑装置也具有记忆体空间，以储存当下基板(Baseboard)上的相关信号。而可程序化逻辑装置可将储存于记忆体空间的数据输出，以让使用者或管理者能得知当下基板上的状况。但由于上述记忆体空间仅能储存当下基板(Baseboard)上的相关信号，使得服务器系统于运作上出现错误或提供服务器系统的电力突然中断时，服务器系统不易分析使服务器系统运作错误或电力突然中断的原因。发明内容
有鉴于此，本发明的目的在于提出一种系统错误的辅助分析方法及其装置，藉以解决现有技术所存在的问题。
依据本发明所揭露的系统错误的辅助分析方法的一实施例，系统错误的辅助分析方法适用于一系统错误的辅助分析装置，其中系统错误的辅助分析装置接收一中断信号，且包括一顶层模块。系统错误的辅助分析方法包括:储存顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数；当接收中断信号时，判断N、M或P的值是否大于或等于二 ；若N大于或等于二，输出第N笔输入数据与第N-1笔输入数据，其中第N笔输入数据为接收中断信号时所储存；若M大于或等于二，输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存；以及若P大于或等于二，输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存。
依据本发明所揭露的系统错误的辅助分析装置的一实施例，系统错误的辅助分析装置电性耦接至少一输入装置、至少一输出装置与至少一双向总线装置，系统错误的辅助分析装置接收一中断信号。系统错误的辅助分析装置包括一顶层模块与一储存模块，储存模块耦接顶层模块。顶层模块用以接收来自至少一输入装置的N笔输入数据、输出M笔输出数据予至少一输出装置以及传输至少一双向总线装置与系统错误的辅助分析装之间的P笔总线数据，其中N、M与P为正整数。储存模块用以储存N笔输入数据、M笔输出数据与P笔总线数据。
其中，当系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置判断N、M或P的值是否大于或等于二，若N大于或等于二，储存模块输出第N笔输入数据与第N-1笔输入数据，其中第N笔输入数据为接收中断信号时所储存；若M大于或等于二，储存模块输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存；若P大于或等于二，储存模块输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存。
依据本发明所揭露的系统错误的辅助分析方法及其装置的实施例，可通过储存模块储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据，使得系统错误的辅助分析装置接收中断信号时可输出两笔输入数据、两笔输出数据或两笔总线数据(即系统错误的辅助分析装置接收中断信号时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据)，进而使配置有系统错误的辅助分析装置的系统比对与分析系统错误的辅助分析装置所输出的数据，以获得中断信号产生的原因。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1A为依据本发明所揭露的系统错误的辅助分析装置未接收中断信号的一实施例结构示意图1B为依据本发明所揭露的系统错误的辅助分析装置接收中断信号的一实施例结构示意图2为图1B所述的系统错误的辅助分析装置执行系统错误的辅助分析方法的一实施例流程图3为依据图1A的的输入装置、输出装置、双向总线装置、顶层模块与储存模块的一实施例结构示意图。
其中，附图标记
20 输入装置
21 输入数据
30 输出装置
31 输出数据
40 双向总线装置
41 总线数据
50 功能模块
60 顶层模块
61 第一缓存单元
62 第二缓存单元
63 第三缓存单元
64 切换单元
70 储存模块
71 第一储存区
71a 第一储存单元
72第二储存区
72a第二储存单元
73第三储存区
73a 第三储存单元
80 中断信号
90 特定信号
92 基板管理控制器
100 系统错误的辅助分析装置
200 服务器系统具体实施方式
以下实施例是以系统错误的辅助分析装置100为可程序化逻辑装置(ComplexProgrammable Logic Device, CPLD)且应用于服务器系统200为例,但下述实施例并非用以限定本发明。
请参照图1A与图1B，分别为依据本发明所揭露的系统错误的辅助分析装置未接收中断信号与接收中断信号的一实施例结构示意图。在本实施例中，系统错误的辅助分析装置100配置于服务器系统200中，且适于耦接四个输入装置20、两个输出装置30与一个双向总线装置40,其中四 个输入装置20可分别为通用输入(General Purpose Input, GPI)装置，两个输出装置30可分别为通用输出(General Purpose Output, GP0)装置,双向总线装置40可为低针脚数总线装置(Low Pin Count Device, LPC Device),但本实施例并非用以限定本发明，实际系统错误的辅助分析装置100所耦接的输入装置数量、输出装置数量与双向总线装置数量可依据实际需求进行调整。
系统错误的辅助分析装置100可包括四个功能模块50、顶层模块60与储存模块70，每一功能模块50耦接顶层模块60，储存模块70耦接顶层模块60，顶层模块60耦接四个输入装置20、两个输出装置30与双向总线装置40。在本实施例中，系统错误的辅助分析装置100所包括的功能模块数量为四个，但本实施例并非用以限定本发明。
其中，顶层模块60用以传输来自每一输入装置20的N笔输入数据21至对应的功能模块50、输出来自每一功能模块50的M笔输出数据31至对应的输出装置30以及传输双向总线装置40与每一功能模块50之间的P笔总线数据41，其中N、M与P为正整数。储存模块70用以储存顶层模块60所传输的N笔输入数据21、M笔输出数据31与P笔总线数据41，也就是说，储存模块70用以储存系统错误的辅助分析装置100所接收或输出的每一笔输入数据21、每一笔输出数据31与每一笔总线数据41。
请参照图1A、图1B与图2，图2为图1B所述的系统错误的辅助分析装置执行系统错误的辅助分析方法的一实施例流程图。系统错误的辅助分析方法包括:
步骤202:储存顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数；
步骤204:当接收中断信号时，判断N、M或P的值是否大于或等于二 ；
步骤206:若N大于或等于二，输出第N笔输入数据与第N_1笔输入数据，其中第N笔输入数据为接收中断信号时所储存的输入数据；
步骤208:若M大于或等于二，输出第M笔输出数据与第M-1笔输出数据，其中第M笔输出数据为接收中断信号时所储存的输出数据；以及
步骤210:若P大于或等于二，输出第P笔总线数据与第P-1笔总线数据，其中第P笔总线数据为接收中断信号时所储存的总线数据。
当系统错误的辅助分析装置100未接收中断信号80时，系统错误的辅助分析装置100通过顶层模块60接收每一笔输入数据21、输出每一笔输出数据31与传输的每一笔总线数据41。当顶层模块60输入每一笔输入数据21、输出每一笔输出数据31与传输每一笔总线数据41时，储存模块70读取并储存顶层模块60所接收的每一笔输入数据21、顶层模块60所输出的每一笔输出数据31与顶层模块60所传输的每一笔总线数据41 (即步骤202)。其中，中断信号80可为服务器系统200的中央处理器(未绘制)所传输的错误信号或电力故障信号。
其中，顶层模块60可包括第一缓存单元61、第二缓存单元62与第三缓存单元63。第一缓存单元61用以缓存来自每一输入装置20的单笔输入数据21，第二缓存单元62用以缓存来自每一输出装置30的单笔输出数据31，第三缓存单元63用以缓存传输于双向总线装置40与每一功能模块50之间的单笔总线数据41。其中，单笔输入数据21可为一位元(位)输入数据，单笔输出数据31可为一位元输出数据，单笔总线数据41的数据量可为但不限于二十八个位元。当每一笔总线数据41的每一位元数据皆传输至第三缓存单元63 (SP第三缓存单元63缓存完整的每一笔总线数据41)时，顶层模块60将第三缓存单元63所缓存的每一笔总线数据41传输至双向总线装置40或对应的功能模块50。换句话说，储存模块70所储存的每一笔总线数据41也为完整的数据。
此外，顶层模块60还可包括切换单元64。当系统错误的辅助分析装置100未接收该中断信号80时，切换单元64耦接双向总线装置40与第三缓存单元63，使得每一笔总线数据41可于双向总线装置40与第三缓存单元63之间传输。
请参照图3，为依据图1A的输入装置、输出装置、双向总线装置、顶层模块与储存模块的一实施例结构示意图。在本实施例中，储存模块70包括第一储存区71、第二储存区72与第三储存区73。第一储存区71用以储存每一笔输入数据21，第二储存区72用以储存每一笔输出数据31，第三储存区73用以储存每一笔总线数据41。其中，第一储存区71、第二储存区72与第三储存区73皆为串接输入(serial-1n)的储存区。
更详细地说，第一储存区71可包括但不限于两个第一储存单元71a，每一第一储存单元71a用以储存每一输入装置20的单一笔输入数据21 (即图3图面中第一储存单元71a的每一方框)。其中，第2个第一储存单元71a (即图3图面最左边的第一储存单元71a)所储存的输入数据21是为最晚储存于第一储存区71的输入数据21，第I个第一储存单元71a(即图3图面最右边的第一储存单元71a)所储存的输入数据21是为最先储存于第一储存区71的输入数据21。当第一储存区71所接收的输入数据21的数量大于2时，将第I个第一储存单元71a所储存的输入数据21删除，并将第2个第一储存单元71a所储存的输入数据21位移至第I个第一储存单元71a中。在本实施例中，第一储存单元71a的数量可为两个，每一输入装置20所传输的每一笔输入数据21可为但不限于一位元数据，每一第一储存单元71a所储存的数据量可为四个位元数据，但本实施例并非用以限定本发明。
第二储存区72可包括但不限于两个第二储存单元72a，每一第二储存单元72a用以储存每一输出装置.30的单一笔输出数据31 (即图3图面中第二储存单元72a的每一方框)。第2个第二储存单元72a(即图3图面最左边的第二储存单元72a)所储存的输出数据31是为最晚储存于第二储存区72的输出数据31，第I个第二储存单元72a(即图3图面最右边的第二储存单元72a)所储存的输出数据31是为最先储存于第二储存区71的输出数据31。当第二储存区72所储存的输出数据31的数量大于二时，将第I个第二储存单元72a所储存的输出数据31删除，并将第2个第二储存单元72a所储存的输出数据31位移至第L-1个第二储存单元72a。在本实施例中，第二储存单元72a的数量可为两个，每一输出装置20所接收的每一笔输出数据31可为但不限于一位元数据，每一第二储存单元72a所储存的数据量可为两个位元数据，但本实施例并非用以限定本发明。
第三储存区73可包括但不限两个第三储存单元73a，每一第三储存单元73a用以储存单一笔总线数据41。第2个第三储存单元73a所储存的总线数据41 (即图3图面最左边的第三储存单元73a)是为最晚储存于第三储存区73的总线数据41，第I个第三储存单元73a(即图3图面最右边的第三储存单元73a)所储存的总线数据41系为最先储存于第三储存区73的总线数据41。当第三储存区73所接收的总线数据41的数量大于二时，将第I个第三个储存单元73a所储存的总线数据41删除，并将第2个第三储存单元73a所储存的总线数据41位移至第I个第三储存单元73a。在本实施例中，第三储存单元73a的数量可为两个，双向总线装置40或每一功能模块50所接收的每一笔总线数据41可为但不限于二十八位元数据，每一第三储存单元73a所储存的数据量可为二十八位元数据，但本实施例并非用以限定本发明。
请继续参照图1B与图2，当系统错误的辅助分析装置100接收中断信号80时，切换单元64耦接双向总线装置40与储存模块70。系统错误的辅助分析装置100判断N、M或P是否大于或等于二(即步骤204)。若系统错误的辅助分析装置100判断N大于或等于二，输出第N笔输入数据21与第N-1笔输入数据21，其中第N笔输入数据21为系统错误的辅助分析装置100接收中断信号80时所储存的输入数据21 (即步骤206)。若系统错误的辅助分析装置100判断M大于或等于二，系统错误的辅助分析装置100输出第M笔输出数据31与第M-1笔输出数据31，其中第M笔输出数据31为系统错误的辅助分析装置100接收中断信号80时所储存的输出数据31 (即步骤208)。若系统错误的辅助分析装置100判断P大于或等于二，输出第P笔总线数据41与第P-1笔总线数据41，其中第P笔总线数据41为系统错误的辅助分析装置100接收中断信号80时所储存的总线数据41 (即步骤210)。
接着，服务器系统200接收并分析系统错误的辅助分析装置100因接收中断信号80所输出的数据(即两笔输入数据21、两笔输出数据31与两笔总线数据41)，以获得中断信号80产生的原因。上述步骤206至步骤210可分别执行或同步执行，实际执行步骤206至步骤210顺序可依据实际需求进行调整。
此外，系统错误的辅助分析方法还可包括:当接收中断信号且N、M与P的值皆小于二时，输出特定信号(即步骤212)。更详细地说，当系统错误的辅助分析装置100接收中断信号80且判断N、M与P的值皆小于二时，例如但不限于服务器系统200刚开始启动时系统错误的辅助分析装置100即接收到中断信号80，系统错误的辅助分析装置100输出特定信号90至基板管理控制器92 (Baseboard Management Controller,BMC),以通知服务器系统200储存模块70无法提供完整的数据进行除错的分析。其中，特定信号90可具有特定的旗标(Flag)。举例而言，系统错误的辅助分析装置100可设置特定信号90所具有的特定旗标为I时表示储存模块70无法提供完整的数据进行除错的分析。换句话说，系统错误的辅助分析装置100可设置特定信号90所具有的特定旗标为O时表示储存模块70无法提供完整的数据进行除错的分析。
依据本发明所揭露的系统错误的辅助分析方法及其装置的实施例，可通过储存模块储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据，使得系统错误的辅助分析装置接收中断信号时可输出两笔输入数据、两笔输出数据或两笔总线数据(即系统错误的辅助分析装置接收中断信号时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据)，进而使配置有系统错误的辅助分析装置的系统比对与分析系统错误的辅助分析装置所输出的数据，以获得中断信号产生的原因。当储存模块所储存的输入数据、输出数据或总线数据的数量皆小于两笔(例如服务器系统刚开始启动)且系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置输出特定信号，以通知服务器系统没有完整的数据可进行除错分析。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种系统错误的辅助分析方法，适用于一系统错误的辅助分析装置，该系统错误的辅助分析装置系接收一中断信号，且包括一顶层模块，其特征在于，该系统错误的辅助分析方法包括: 储存该顶层模块所传输的N笔输入数据、M笔输出数据与P笔总线数据，其中N、M与P为正整数； 当接收该中断信号时，判断N、M或P的值是否大于或等于二 ； 若N大于或等于二,输出第N笔该输入数据与第N-1笔该输入数据，其中第N笔该输入数据为接收到该中断信号时所储存； 若M大于或等于二,输出第M笔该输出数据与第M-1笔该输出数据，其中第M笔该输出数据为接收到该中断信号时所储存；以及 若P大于或等于二，输出第P笔该总线数据与第P-1笔该总线数据，其中第P笔该总线数据为接收到该中断信号时所储存。
2.根据权利要求1所述的系统错误的辅助分析方法，其特征在于，还包括:当接收到该中断信号且N、M与P的值皆小于二时，输出一特定信号。
3.一种系统错误的辅助分析装置，电性耦接至少一输入装置、至少一输出装置与至少一双向总线装置，该系统错误的辅助分析装置系接收一中断信号，其特征在于，该系统错误的辅助分析装置包括: 一顶层模块，用以接收来自该至少一输入装置的N笔输入数据、输出M笔输出数据至该至少一输出装置以及传输该至少一双向总线装置与该系统错误的辅助分析装置之间的P笔总线数据，其中N、M与P为正整数；以及 一储存模块，耦接该顶层模块，该储存模块用以储存该些输入数据、该些输出数据与该些总线数据； 其中，当该系统错误的辅助分析装置接收到该中断信号时，该系统错误的辅助分析装置判断N、M或P的值是否大于或等于二，若N大于或等于二，该储存模块输出第N笔该输入数据与第N-1笔该输入数据，其中第N笔该输入数据为接收到该中断信号时所储存；若M大于或等于二，该储存模块输出第M笔该输出数据与第M-1笔该输出数据，其中第M笔该输出数据为接收到该中断信号时所储存；若P大于或等于二，该储存模块输出第P笔该总线数据与第P-1笔该总线数据，其中第P笔该总线数据为接收到该中断信号时所储存。
4.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，当该系统错误的辅助分析装置接收该中断信号且判断N、M与P的值皆小于二时，该系统错误的辅助分析装置输出一特定信号。
5.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，该顶层模块包括一第一缓存单元、一第二缓存单元与一第三缓存单元，该第一缓存单元用以缓存单笔的该些输入数据其中之一，该第二缓存单元用以缓存单笔的该些输出数据其中之一，该第三缓存单元用以缓存单笔的该些总线数据其中之一。
6.根据权利要求5所述的系统错误的辅助分析装置，其特征在于，该顶层模块包括一切换单元，当该系统 错误的辅助分析装置未接收到该中断信号时，该切换单元耦接该至少一双向总线装置与该第三缓存单元，当该系统错误的辅助分析装置接收到该中断信号时，该切换单元耦接该至少一双向总线装置与该储存模块。
7.根据权利要求3所述的系统错误的辅助分析装置，其特征在于，该储存模块包括一第一储存区、一第二储存区与一第三储存区，该第一储存区用以储存该些输入数据，该第二储存区用以储存该些输出数据，该第三储存区用以储存该些总线数据。
8.根据权利要求7所述的系统错误的辅助分析装置，其特征在于，该第一储存区、该第二储存区与该第三储存区皆为串接输入的储存区。
全文摘要
一种系统错误的辅助分析方法及其装置，系统错误的辅助分析装置包括储存模块与顶层模块，储存模块耦接至顶层模块。储存模块用以储存顶层模块所传输的每一笔输入数据、每一笔输出数据与每一笔总线数据。当系统错误的辅助分析装置接收中断信号时，系统错误的辅助分析装置可输出当时所储存的输入数据、输出数据或总线数据以及系统错误的辅助分析装置接收中断信号之前所储存的输入数据、输出数据或总线数据。因此，配置有系统错误的辅助分析装置的系统可比对与分析系统错误的辅助分析装置因接收中断信号所输出的数据，以供比对得知中断信号产生的原因。
文档编号G06F11/07GK103186431SQ20111046134
公开日2013年7月3日 申请日期2011年12月28日 优先权日2011年12月28日
发明者陈嘉祥 申请人:英业达股份有限公司
最新回复(0)