具有减少的元件计数的fir滤波器的制造方法
具有减少的元件计数的fir滤波器的制造方法
【专利摘要】本发明公开了一种具有差分输出并且能够具有负系数的有限冲激响应（FIR）滤波器以及一种设计该滤波器的方法。与其中两个输出信号需要使用与产生滤波器的期望响应的傅立叶系数对应的两个相同组阻抗器件的现有技术相比，所描述的方法和系统仅使用单个组阻抗器件，并因此是现有技术中所使用的阻抗器件的数目的大约一半。这通过适当地选择哪些电阻器贡献于哪个输出、使得可以获得与对于每个信号使用了与所有的系数对应的阻抗器件的情况基本上相同的差分输出来实现。
【专利说明】具有减少的元件计数的FIR滤波器
[0001]本申请要求于2011年3月22日提交的临时申请第61/466，424号的优先权，其全部内容通过引用合并于此。
【技术领域】
[0002]本发明一般地涉及电子滤波器，更具体地涉及有限冲激响应(FIR)滤波器。
【背景技术】
[0003]有限冲激响应(FIR)滤波器是具有大范围的应用的一种类型的电子滤波器。FIR滤波器被广泛用在数字信号处理和数字视频处理中，并且其构造在现有技术中是众所周知的。
[0004]如图1中所示，一种类型的FIR滤波器是横向滤波器或者分接式延迟线滤波器。这种滤波器的输出是取自均匀间隔开的分接头的电压的加权组合，并因此是是当前输入值与有限数目的先前输入值的加权和。该输出与经延迟的电压除以连接到相应电压的电阻所得结果之和成比例。该输出的比例由此是常数，该常数是所有电阻的并联阻抗。
[0005]滤波器包含多个(这里示出了 7个)单位延迟元件Ul至U7，每个单位延迟元件均引入时间延迟t。该滤波器被认为是M阶的，其中M-1是延迟元件的数目，所以图1的滤波器是8阶滤波器。延迟元件Ul至U7中的每一个的输出通常通过一些缓冲装置(比如缓冲器Zl至Z7)连接到具有阻抗值的元件；这里，具有阻抗值的元件被示出为电阻器Rl至R7。电阻器全部共享一个公共输出点。(可以使用除了电阻器以外的其它具有阻抗的元件，例如，电容器或电感器。)
[0006]当输入信号Sn前进通过各延迟元件时，它对输出电压的贡献随时间变化；每个电阻器使得它所附接到的相应延迟元件上的信号与电阻器值成反比地贡献于输出信号。由此，如果电阻器小，则所附接的延迟元件上的信号将对输出电压有大贡献，而如果电阻器大，则对输出的贡献将较小。
[0007]众所周知，FIR滤波器的数学基础是傅立叶变换数学。通过适当地选择一组电阻器中的电阻器值作为被计算用于提供期望频率响应的一组傅立叶系数的倒数，FIR滤波器被设计成提供具有该响应的输出。该电阻器值通常由将期望频率响应取作输入的软件程序计算。
[0008]图1的电路的一个限制是:当输出是经延迟的信号的加权和时，权重全部必须是正数，因为电路如所示那样不具有实施负系数的能力。这限制了图1的电路的使用，因为尽管用于期望频率响应的傅立叶系数的大部分将是正数，但是甚至对于被认为为正的输出，一些系数也可能为负，从而需要不能被直接构造出的负电阻值。
[0009]如何构造图1的电路的差分版本也是众所周知的。图2示出了具有一组延迟元件Ul至U6、缓冲器Zl至Z6、第一组电阻器Rl至R6和第二组电阻器R7至R12的另一个FIR滤波器。与图1中的缓冲器不同，图2中的缓冲器Zl至Z6是提供了两个输出的差分缓冲器，一个输出是跟随到驱动器的输入的非反相输出，一个输出是将到驱动器的输入反相的反相输出。(按照传统，本发明由图2中的差分缓冲器Zl至Z6上的小圆圈或“泡”表示。)
[0010]电阻器Rl至R6全部连接到图2中的差分缓冲器Zl至Z6的非反相输出端，并且输出电压“出”是来自电阻器Rl至R6的电压之和。第二组电阻器R7至R12是电阻器Rl至R6的复制组；然而，电阻器R7至R12全部连接到图2中的差分缓冲器Zl至Z6的反相输出端。来自电阻器R7至R12的输出电压“出”是来自电阻器R7至R12的电压之和。
[0011]由于电阻器R7至R12分别与电阻器Rl至R6具有相同的值但是连接到差分缓冲器Zl至Z6的反相输出端，输出信号“出”由此是“出”的互补，并且“出”与“出”之间的差形成差分输出信号。这种差分信号可以例如用于抑制共模误差并且降低噪声。
[0012]在图2中，贡献于“出”的所有系数再次是正数，如图1中那样，因为电阻器Rl至R6全部连接到差分缓冲器Zl至Z6的非反相输出端。(由于电阻器R7至R12与电阻器Rl至R6具有相同的值，所以它们表示相同的正系数并且形成“出”作为“出”的互补，因为它们连接到缓冲器的反相输出端。)然而，诸如图2中所示那样的电路的使用具有另一优点，即，现在可以容易地产生负系数。这简单地通过交换一对电阻器的输出连接来容易地实现。
[0013]这样的例子在图3中示出。图3中的滤波器与图2中的滤波器几乎相同，除了电阻器R4和RlO现在连接到与它们在图2中的连接相反的输出端。在图2中，电阻器R4贡献于输出“出”，而电阻器RlO贡献于输出“出”。在图3中，电阻器R4代之以贡献于输出“出”，而电阻器RlO贡献于输出“出”。这导致的结果是:来自电阻器R4和RlO的输出的贡献现在相对于其它电阻器被反相；这具有如下效果:延迟元件U4之后的信号现在在其朝着输出的加权中受制于负系数。在特定的滤波器中所期望的任何其它负系数可以以相同的方式获得。
[0014]如上所述，在本例子中，图2和图3中的电阻器R7至R12与这些图中的电阻器Rl至R6具有相同的值。因此，这种已知的用于生成负系数值和差分输出的架构需要两组电阻器，每组具有与被确定用于提供期望频率响应的每个傅立叶系数对应的电阻器，且其中第二组中的每个电阻器是第一组中的电阻器的复制。
【发明内容】
[0015]公开了一种用于设计产生具有期望频率响应的差分输出并且能够具有负系数的有限冲激响应(FIR)滤波器的方法和系统，该方法和系统使用与非差分情形中近似相同数目的电阻器(例如，现有技术中通常用来实现具有差分输出的滤波器的电阻器的数目的一半)。
[0016]在一个实施例中，提供了一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线；将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件；确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。[0017]在另一实施例中，公开一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线个差分缓冲器连接到所述延迟线，其中在每个延迟元件之后有一个差分缓冲器，每个差分缓冲器具有输入端、反相输出端和非反相输出端，其中所述输入端连接到所述延迟线；将具有经比例缩放的所述阻抗值的第一组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，其中对于所述第一组阻抗器件中的每个阻抗器件n=l至N，如果η是奇数则所述阻抗器件附接到相应差分缓冲器的所述非反相输出端，而如果η是偶数则所述阻抗器件附接到相应差分缓冲器的所述反相输出端；对于为正的每个傅立叶系数η=1至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第一输出端子；对于为负的每个傅立叶系数n=l至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第二输出端子；将具有经比例缩放的所述阻抗值的第二组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，所述第二组阻抗器件中的每个阻抗器件附接到相应差分缓冲器的与所述第一组阻抗器件中的所述对应阻抗器件相反的输出端；对于为正的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第二输出端子；对于为负的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第一输出端子；移除连接到所述差分缓冲器的所述反相输出端的所有的所述阻抗器件；并且将所述差分缓冲器替换为仅具有非反相输出端的缓冲器。
[0018]又一实施例公开了一种具有期望频率响应和差分输出的有限冲激响应滤波器，所述差分输出具有第一输出信号和互补输出信号，所述滤波器包括:由N个反相延迟兀件构成的反相延迟线；连接到所述延迟线的N个阻抗器件，其中在每个延迟元件之后有一个阻抗器件，所述阻抗器件具有与导致所述期望频率响应的N个傅立叶系数对应的阻抗值、并且按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线；连接到所述阻抗器件中的多个阻抗器件的第一输出端子，其中对于特定阻抗器件n=l至N，如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则所述特定阻抗器件是连接到所述第一输出端子的所述多个阻抗器件中的一个阻抗器件；以及连接到不与所述第一输出端子连接的所述阻抗器件的互补输出端子。
[0019]再又一实施例公开了一种其上实施有用于使得计算装置执行一种设计有限冲激响应滤波器的方法的指令的非暂时性计算机可读存储介质，所述有限冲激响应滤波器具有期望频率响应和差分输出，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线；将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件；确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。【专利附图】
【附图说明】
[0020]图1是本领域中已知的有限冲激响应(FIR)滤波器的框图。
[0021]图2是本领域中已知的具有差分输出的有限冲激响应(FIR)滤波器的框图。
[0022]图3是本领域中已知的具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0023]图4是本领域中已知的具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0024]图5是根据一个实施例构造出的、具有与图5的FIR滤波器的差分输出基本上相同的差分输出的有限冲激响应(FIR)滤波器的框图。
[0025]图6是根据一个实施例构造出的、具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0026]图7是示出了用软件实施的如这里所描述的方法的一个可能实施例的流程图。【具体实施方式】
[0027]本申请描述了一种具有差分输出并且能够具有负系数的有限冲激响应(FIR)滤波器和设计这种滤波器的方法，该滤波器仅使用与非差分情形中相同数目的电阻器(例如，现有技术中通常使用的电阻器的数目的大约一半)。
[0028]差分输出中的一个输出信号是通过使用与产生期望频率响应的傅立叶系数中的大约一半对应的阻抗器件来产生的；互补信号是通过使用与用于期望频率响应的傅立叶系数中的大约另一半对应的阻抗器件来产生的。鉴于本领域中通常使用的傅立叶系数的数目，使用该数目的阻抗器件提供了与使用与所有的系数对应的阻抗器件的情况基本上相同的信号。该方法还使用了将信号重复地反相、而不是如现有技术中那样仅延迟信号的延迟线；这种延迟线可以由一系列的反相延迟元件来实现。
[0029]图4示出了利用由一系列的反相延迟元件Ul至U6构成的延迟线构造出的具有差分输出的FIR滤波器。如图3的差分驱动器那样，延迟元件Ul至U6将信号反相的事实(与图1至3中的延迟元件不同)由每个延迟元件Ul至U6的输出端Q处的小圆圈或“泡”示出。
[0030]延迟元件Ul至U6中的每一个将它接收到的信号反相；因此，第一延迟元件(以及每个奇数编号的延迟兀件)的输出相对于输入信号Sn反相。第二延迟兀件的输出在经两次反相后相对于输入信号Sn不反相，而只是被延迟；类似地，每个偶数编号的延迟元件的输出相对于输入信号SnF反相。
[0031]图4的电路还示出了与图3中的差分驱动器相同类型的具有反相和非反相输出端的差分驱动器Zl至Z6、产生输出“出”的第一组电阻器Rl至R6、以及产生第二输出“出”的第二组电阻器R7至R12。
[0032]然而，如上所述，输入信号Sn被每个延迟元件Ul至U6反相。结果，产生输出“出”的电阻器Rl至R6并非如图2中那样全部连接到差分驱动器Zl至Z6的非反相侧。这样做将导致每个其它电阻器接收相对于输入信号Sn反相的信号，因此每个其它电阻器将表现为负系数。由于此原因，来自导致反相信号的每个延迟元件的信号必须再次被反相，如果正系数即正电阻器将在该点处连接到延迟线的话。
[0033]如图4中所示，差分驱动器Zl在第一反相延迟元件Ul之后连接到延迟线；差分驱动器Zl因此接收反相信号。如果电阻器Rl连接到差分驱动器Zl的非反相输出端，则它将作用于该反相信号并因此表现为负系数。为了弥补这一点，电阻器Rl代之以连接到差分驱动器Zl的反相输出端。信号的两次反相(一次是由延迟元件Ul进行且另一次由差分驱动器Zl进行)在效果上导致非反相信号被电阻器Rl接收，电阻器Rl因此担当正系数。
[0034]类似地，如差分驱动器Zl和电阻器Rl那样，差分驱动器Z3和Z5在奇数数目的反相延迟元件之后连接到延迟线。因此，为了担当正系数，电阻器R3和R5也连接到差分驱动器Z3和Z5的反相输出端。
[0035]另一方面，由于差分驱动器Z2、Z4和Z6在偶数数目的延迟元件之后连接到延迟线，所以它们接收在效果上不反相的信号。因此，电阻器R2、R4和R6当连接到差分驱动器Z2、TA和Z6的非反相输出端时担当正系数。
[0036]可以类似地看出，图4中的电阻器R7至R12全部担当负系数，因为它们全部接收被反相了奇数次的输出。电阻器R7连接到差分驱动器Zl的非反相输出端；然而，由于差分驱动器Zl接收到来自延迟元件Ul的反相信号，所以该信号已被反相了一次，并且电阻器R7因此担当负系数。电阻器R9和Rll也分别连接到差分驱动器Z3和Z5的非反相输出端，并且这些驱动器也每个都接收被反相了奇数次的信号，使得电阻器R9和Rll也担当负系数。
[0037]另一方面，电阻器R8、R10和R12分别连接到差分驱动器Z2、Z4和Z6，差分驱动器Z2、Z4和Z6每个都在偶数数目的延迟元件之后连接到延迟线。这些差分驱动器因此接收相对于输入信号Sn不反相的信号，并且因此为了担当负系数，电阻器R8、R10和R12每个都连接到相应差分驱动器的反相输出端。以此方式，电阻器R7至R12中的每一个接收如同图2中所示那样被单个差分驱动器在效果上反相一次的输出，并且每个都担当负系数。
[0038]由于电阻器Rl至R6全部被连接成接收非反相信号并且担当正系数以产生输出电压“出”，并且电阻器R7至R12全部被连接成接收反相信号并且担当负系数以产生输出电压“出”，由此可以看出，图4的电路的输出与图2的电路的输出相同。
[0039]根据一个实施例，图4的电路于是通过如下方式来被简化:将所有的差分驱动器替换为图1中所示类型的常规非差分驱动器，并且将连接到差分缓冲器的反相输出端的电阻器移除。所得到的电路如图5中所示。
[0040]如图5中所示，延迟元件Ul至U6仍然是反相延迟元件，但是现在所有的缓冲器Zl至Z6是简单的非反相缓冲器，而不是差分缓冲器。在不使用反相延迟元件Ul至U6的情况下，这仅会导致输出信号“出”的去除，并且会导致像图1的电路那样的电路。然而，使用反相延迟元件Ul至U6允许如图5中所示那样用较少的电阻器产生两个输出信号“出”和“ ψ ”
f I I ο
[0041]保留图4中的产生输出信号“出”的一半电阻器，并且删除产生输出信号“出”的另一半电阻器。在图4中连接到差分驱动器的非反相输出端的电阻器R2、R4和R6在图5中仍然产生输出信号“出”;在图4中连接到差分驱动器的反相输出端的电阻器R1、R3和R5现在没有了。
[0042]类似地，在图4中连接到差分驱动器的非反相输出端的电阻器R7、R9和器Rll在图5中仍然产生输出信号“出”，但是在图4中连接到差分缓冲器的反相输出端的电阻器R8、RlO和R12也没有了。
[0043]在图4中应再次注意，贡献于输出“出”的电阻器R7、R9和Rll与所没有的电阻器Rl、R3和R5具有相同的值。因此，如果所有的傅立叶系数是正的，则反相延迟元件的使用具有使得电阻器交替地贡献于所述两个输出的效果，使得在此情形中奇数编号的电阻器值贡献于“出”，并且偶数编号的电阻器值贡献于“出”。
[0044]根据第一印象，使用仅大约一半的系数可能似乎不足以实现期望频率响应。然而，应当注意，为了说明这里所讨论的内容，对图1至5中所示的电路进行了简化。实际的FIR滤波器通常用大约80至120个(常常100个左右)系数来设计，并因此使用几乎该数目的电阻器(如下面将说明的，不存在用于零系数的电阻器)。
[0045]因此，在一组约100个傅立叶系数的情形中，差分输出中的每个信号“出”和“出”将仍然是大约40至50个电阻器的输出之和。实践中已发现，使用这样的许多电阻器并由此表示来自傅立叶变换的这样的许多系数导致仍然是将由整个组系数和全部100个对应电阻器产生的输出的紧密近似的输出。
[0046]由于用于期望频率响应的大部分傅立叶系数再次通常将为正，仅将那些正系数指向一个输出并且将剩余的少量负系数指向另一输出一般会导致具有很不同的数目的贡献电阻器的输出，使得输出很不太可能是近似均等的互补。另一方面，通过使用反相延迟元件以及就像电阻器已连接到差分缓冲器一样处理电阻器的上述分析，贡献于输出并且对应于最正的系数的电阻器很大程度上在连接到缓冲器的非反相输出端和反相输出端之间交替。
[0047]存在对应于负系数以及零系数的一些例外。例如，还应当再次注意，如上所述，图2仅反映了正系数。如果期望代之以实施反映负系数的图3的滤波器，则在图3中可以看出，电阻器RlO贡献于输出“出”而不是如图2中那样的输出“出”。因此，对应于图3的电路的图5的形式的电路将具有贡献于输出“出”而非“出”的电阻器R10，使得电阻器Rl、R3、R5和RlO将导致“出”并且仅有R8和R12将贡献于“出”。
[0048]因此，当存在负的傅立叶系数时，电阻器值贡献于与在存在从一个输出到另一输出的严格交替的情况下将会预期的输出相反的输出。然而，由于如上所述存在相对少的负系数，并且根据所描述的方法构造出的滤波器中仅保留了将附接到差分缓冲器的非反相输出端的电阻器，根据现有技术的传统FIR滤波器中将产生每个输出的电阻器中的大约一半将保留在根据所描述的实施例构造出的滤波器中。
[0049]图6示出了根据一个实施例构造出的电路的另一例子。假设通过手工或者利用本领域已知的标准设计工具将FIR滤波器设计成具有以下15个傅立叶系数:
[0050]{0.010.02-0.15-0.400.81.31.91.30.80-0.4-0.150.020.01}
[0051]因此，系数0.01将待用于第一延迟元件的输出，0.02用于第二延迟元件的输出，-0.15用于第三延迟元件，等等。
[0052]将这些结果取倒数得到以下电阻器值:
[0053]{100506.672.5Infl.250.7690.5260.7691.25Inf2.56.6750100}
[0054]其中，值的单位是欧姆(Ω)，并且“Inf”是指无限大值，即，对应于零系数的开路或无连接。注意，甚至负系数也导致正的电阻器值，因为物理电阻器只能具有正值；下面将解决对负系数的处理。
[0055]并非试图用这些值实现电阻器，而是按照将导致更易于构造的值的比例来规格化这些值。在图6中所示的实施例中，针对10，000Ω或10ΚΩ的电阻器选择最小的期望值。为做到这一点，将上面列出的每个值乘以约19，000，使得最小值0.526变为10，000，并且第一值100变为1.9兆欧(ΜΩ )。这导致上述值变为:
[0056]{1.9M9 50kl 27k47.5k Inf 2 3.7 5 kl4.62kl0kl4.62k2 3.7 5 kInf47.5kl27k950kl.9M}
[0057]其中这些值再次全部以欧姆为单位。
[0058]图6示出了所得到的电路。延迟元件Ul至U15再次是反相延迟元件,每个延迟元件将进入的信号反相。缓冲器Zl的Z15每个都在对应的延迟元件之后连接到延迟线。电阻器Rl至R4、R6至RlO以及R12至R15每个都在对应的缓冲器Zl至Z4、Z6至ZlO以及Z12至Z15之后连接到延迟线。不存在电阻器R5或R11，因为这些值如上所述那样是“无限大”或开路连接。
[0059]哪些电阻器贡献于哪个输出再次通过考虑它们在使用差分缓冲器的电路中将贡献于的输出来确定。如果要针对缓冲器Zl至Z15使用差分缓冲器并且如上所述那样连接电阻器，则将会看出，电阻器Rl、R4、R7、R9、R12和R15将连接到差分缓冲器的非反相输出
端并且将贡献于输出信号“出”。这些电阻器因此保留在图6的电路中，并且产生输出信号
“出”[0060]类似地，在这种情形中，电阻器R2、R3、R6、R8、RIO、R13和R14也将连接到差分缓
冲器的非反相输出端，并且将贡献于输出信号“出”。因此，这些电阻器也保留在图6的电路中，并且产生输出信号“出”。
[0061]如果所有的系数均为正，则将会预期所有的奇数编号的电阻器将贡献于一个输出，而所有的偶数编号的电阻器将贡献于另一输出，如图5中那样。在图6中将看出，事实上情况一般正是如此。然而，由于与电阻器R3、R4、R12和R13对应的系数为负，所以这些电阻器每个都贡献于与它们在只具有正系数的滤波器中将贡献于的输出相反的输出。电阻器R5和Rll再次是开路连接，并因此不贡献于图6中的任一输出。
[0062]在此情形中，有六个电阻器贡献于一个输出并且有七个电阻器贡献于另一输出。这被认为是典型的结果，即，在传统差分输出FIR滤波器中将贡献于每个输出的电阻器中的大约一半将贡献于根据本实施例构造出的FIR滤波器中的每个输出。(再次地，图6中存在两个开路连接；这些在传统的FIR滤波器中也同样是开路连接。)
[0063]由此可以看出，对哪些电阻器要连接到哪个输出的确定可以表述如下。对于第η个电阻器，如果η是奇数并且对应的系数为正，或者如果η是偶数并且对应的系数为负，则该电阻器贡献于一个输出，这里是“出”。所有的其它电阻器将贡献于另一输出，这里是“出”。(再次地，不存在电阻器R5或R11，因为它们的值将是无限大，即，开路。)注意，由于输出是互补的，所以它们除了其符号(即，正或负)以外基本上相同，因此它们中的任一个可以被指定为“出”。
[0064]由于输出是互补的，电阻器输出端的连接也可以是颠倒的，并且得到相同的结果而只是符号颠倒。因此，对于第η个电阻器，如果η是奇数并且对应的系数为负(而不是如上述例子中那样为正)，或者如果η是偶数并且对应的系数为正(而不是如上述例子中那样为负)，则该电阻器贡献于一个输出，其它电阻器贡献于另一输出。
[0065]应当再次注意，在典型的情形中，FIR滤波器将具有比图6中所示的15更多的值。此外，尽管在图6的例子中将电阻器比例缩放成使得最小的电阻器的值为10ΚΩ，但是本领域技术人员应能够选择用于具有不同于上述例子中所使用的10ΚΩ的最小值的电阻器值的期望比例。
[0066]此外，本领域技术人员应理解，电阻器值变得越大，电阻器的输出对总输出的贡献就越小。因此，使设计者将足够大的电阻器值视为效果上的无限大、并且将这种值作为开路连接简单地处理而不是试图构造这种高值的电阻器被认为是本领域中的常识。在一个实施例中，假设具有最小电阻器的值的1000倍以上的值的任何电阻器将不对输出作出显著贡献，因此具有比这大的值的电阻器被作为开路连接处理。因此，在图6的例子中，如果傅立叶系数将导致具有10ΚΩ 1000倍以上的值的电阻器，则该电阻器将被作为开路连接简单地处理。 [0067]图7是根据一个实施例构造具有差分输出的FIR滤波器的方法的流程图。在步骤701中，确定产生期望频率响应的一组傅立叶系数。傅立叶系数可以由设计者确定，或者可以是接受期望频率响应作为输入并且提供一组系数作为输出的商业上可获得的软件程序
的结果。一个这种程序是来自1&访10^*1的:1\1入丁1^^15。
[0068]在步骤702中，计算与傅立叶系数对应的一组阻抗值。阻抗值被计算为每个系数的倒数；然而，如上所述，对于负系数将计算正值，因为仅可以构造正阻抗。在步骤703中，将阻抗值按照如上所述的期望量比例缩放，使得与步骤702中计算出的值相比，可以更容易地构造经比例缩放的阻抗值的范围。
[0069]在步骤704中，构造与傅立叶系数的数目相同长度的反相延迟元件的延迟线。在步骤705中，每个阻抗器件在适当的延迟元件之后连接到延迟线，即，与第一系数对应的阻抗器件连接在第一延迟元件之后，与第二系数对应的阻抗器件连接在第二延迟元件之后，等等。在系数为零因此阻抗值将无限大或者如上所述那样阻抗值大到足以对输出几乎无贡献的情况下，无阻抗连接在对应的延迟元件之后。
[0070]在步骤706中，确定哪些电阻器应当贡献于哪个输出。如上所述，这可以通过考虑哪些电阻器将连接到根据传统的现有技术所构造出的FIR滤波器中的差分缓冲器的非反相输出端来完成。因此，如图4和5中所示，将使用反相延迟元件的延迟线设计FIR滤波器，在延迟元件之间附接差分缓冲器，如上所述将电阻器连接到差分缓冲器，然后移除连接到差分缓冲器的反相输出端的电阻器，并将缓冲器改变为普通的非反相缓冲器。
[0071]可替选地，步骤706中的确定可以通过考虑电阻器的数目是奇数还是偶数以及系数的符号(如上所述)来更容易地作出，即，对于第η个电阻器，如果η是奇数并且对应的系数为正，或者如果η是偶数并且对应的系数为负，则该电阻器贡献于一个输出，并且所有其它电阻器贡献于另一输出。还可替选地，这可以被颠倒，使得对于第η个电阻器，如果η是奇数并且对应的系数为负，或者如果η是偶数并且对应的系数为正，则该电阻器贡献于一个输出，并且其它电阻器贡献于另一输出。
[0072]最后，在步骤707中，将适当的电阻器如步骤706中所确定的那样连接到每个输出端子，从而导致具有近似相同的频率响应以及不同的符号的两个信号的差分输出。因此，该电路将具有与期望频率响应的傅立叶系数对应的仅一个完整组电阻器，该完整组电阻器是将在具有差分缓冲器和差分输出的传统FIR滤波器中所使用的电阻器中的一半。该电路还使用简单的缓冲器，因为不再需要现有技术的差分缓冲器。
[0073]使用反相延迟线还导致另一优点:它使脉冲宽度失真最小化。脉冲宽度失真是由于延迟元件在处理正边沿时的延迟通常略微不同于在处理负边沿时的延迟而导致的效应。例如，在处理上升或正边沿时，特定延迟元件可能产生具有101皮秒(PS)延迟的信号，而在处理下降或负边沿时，同一延迟元件可能导致仅99ps的延迟。(这种延迟元件通常被认为具有IOOps延迟的标称值。)
[0074]如果宽度为I纳秒(ns)的脉冲沿着含有具有这些规格的100个延迟元件的延迟线传递，则正边沿将在它被输入之后10.1ns时出现在输出端(B卩，IOlps乘以100个延迟元件)，而负边沿将在它被输入之后9.9ns时到达(B卩，99ps乘以100个延迟元件)。在此情形中，由于所述边沿的相对到达，I纳秒宽度的输入脉冲将作为宽度仅有800ps的脉冲出现在
输出端。
[0075]反相延迟线避免了这个问题，因为任何边沿交替地被一个延迟元件处理为正边沿并且被下一元件处理为负边沿(或者反之亦然，取决于起始的边沿是正的还是负的)。由于这一点，滤波器没有机会来累积脉冲宽度失真；在给出的例子中，两个延迟元件将导致IOlps加99ps或200ps的组合延迟(即，标称值的两倍)，并且边沿将以预期的关系到达输出端。(如果延迟元件的数目是奇数，则将仍然存在由最后一个延迟元件所导致的变化，即，正边沿和负边沿之间的2ps差。然而，这与100个或更多延迟元件的累积效应相比是最小的)
[0076]上面已参考多个实施例说明了所公开的系统和方法。根据本公开，其它实施例对于本领域技术人员而言是显而易见的。所描述方法和设备的某些方面可以使用不同于以上实施例中所描述的配置或步骤的配置或步骤来容易地实施，或者结合不同于上述元素的元素或者除了结合上述元素以外还结合其它元素来容易地实施。
[0077]例如，尽管为了便于说明而使用了电阻器，但是如上所述，也可以使用电感器、电容器或者其它具有阻抗的元件。此外，尽管这里示出了提供期望电阻器值的各个电阻器，但这不是必需的。在一些情形中，期望电阻器值可以容易地从单个电阻器获得，而在其它情形中，可以更容易地和/或更成本有效地从多个电阻器的某个串联和/或并联组合获得期望电阻器值；本领域的技术人员很好地理解如何根据串联和并联连接的各个电阻器来计算有效电阻值。
[0078]还应当理解，可以通过多种方式将所描述的方法和装置实施为(包括)过程、装置或者系统。这里描述的方法可以通过用于指示处理器执行该方法的程序指令来实施，并且该指令记录在计算机可读存储介质中，诸如，硬盘驱动器、软盘、光盘(比如压缩盘(CD)或数字多功能盘(DVD))、闪存等。如果需要，该方法也可结合到硬连线逻辑中。应该指出，可以改变这里所述的方法的步骤顺序，但依然在本发明的范围之内。
[0079]基于实施例的这样和那样的变型将涵盖在本发明中，其仅由所附权利要求书限制。
【权利要求】
1.一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数 对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件； 确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且 将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。
2.根据权利要求1所述的方法，其中，确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号进一步包括: 对于特定阻抗器件η,其中η=1至N: 如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则确定所述特定阻抗器件应当贡献于所述第一输出信号；并且 确定所有其它阻抗器件应当贡献于所述互补输出信号。
3.根据权利要求1所述的方法，其中，确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号进一步包括: 对于特定阻抗器件η,其中η=1至N: 如果η是奇数并且对应的傅立叶系数为负，或者如果η是偶数并且对应的傅立叶系数为正，则确定所述特定阻抗器件应当贡献于所述第一输出信号；并且 确定所有其它阻抗器件应当贡献于所述互补输出信号。
4.根据权利要求1所述的方法，其中，所述阻抗器件是电阻器。
5.根据权利要求1所述的方法，其中，所述阻抗器件是电感器。
6.根据权利要求1所述的方法，其中，所述阻抗器件是电容器。
7.根据权利要求1所述的方法，其中，确定一组N个傅立叶系数进一步包括:数学计算所述组傅立叶系数。
8.根据权利要求1所述的方法，其中，确定一组N个傅立叶系数进一步包括:通过迭代方法确定所述组傅立叶系数。
9.根据权利要求8所述的方法，其中，通过迭代方法确定所述组N个傅立叶系数进一步包括:通过Parks-McClellan方法确定所述N个傅立叶系数。
10.根据权利要求1所述的方法，其中，将具有经比例缩放的所述阻抗值的阻抗器件附接到所述延迟线进一步包括:在对应的傅立叶系数为零的任何延迟元件之后留置开路。
11.根据权利要求1所述的方法，其中，将具有经比例缩放的所述阻抗值的阻抗器件附接到所述延迟线进一步包括:在对应的经比例缩放的所述阻抗值超过预定量的任何延迟元件之后留置开路。
12.根据权利要求11所述的方法，其中，经比例缩放的阻抗值的所述预定量是最小的经比例缩放的所述阻抗值的1000倍。
13.一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将N个差分缓冲器连接到所述延迟线，其中在每个延迟元件之后有一个差分缓冲器，每个差分缓冲器具有输入端、反相输出端和非反相输出端，其中所述输入端连接到所述延迟线； 将具有经比例缩放的所述阻抗值的第一组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，其中对于所述第一组阻抗器件中的每个阻抗器件n=l至N，如果η是奇数则所述阻抗器件附接到相应差分缓冲器的所述非反相输出端，而如果η是偶数则所述阻抗器件附接到相应差分缓冲器的所述反相输出端； 对于为正的每个傅立叶系数η=1至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第一输出端子； 对于为负的每个傅立叶系数n=l至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第二输出端子； 将具有经比例缩放的所述`阻抗值的第二组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，所述第二组阻抗器件中的每个阻抗器件附接到相应差分缓冲器的与所述第一组阻抗器件中的所述对应阻抗器件相反的输出端； 对于为正的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第二输出端子； 对于为负的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第一输出端子； 移除连接到所述差分缓冲器的所述反相输出端的所有的所述阻抗器件；并且 将所述差分缓冲器替换为仅具有非反相输出端的缓冲器。
14.一种具有期望频率响应和差分输出的有限冲激响应滤波器，所述差分输出具有第一输出信号和互补输出信号，所述滤波器包括: 由N个反相延迟元件构成的反相延迟线； 连接到所述延迟线的N个阻抗器件，其中在每个延迟元件之后有一个阻抗器件，所述阻抗器件具有与导致所述期望频率响应的N个傅立叶系数对应的阻抗值、并且按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线； 连接到所述阻抗器件中的多个阻抗器件的第一输出端子，其中对于特定阻抗器件n=l至N，如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则所述特定阻抗器件是连接到所述第一输出端子的所述多个阻抗器件中的一个阻抗器件；以及 连接到不与所述第一输出端子连接的所述阻抗器件的互补输出端子。
15.一种其上实施有用于使得计算装置执行一种设计有限冲激响应滤波器的方法的指令的非暂时性计算机可读存储介质，所述有限冲激响应滤波器具有期望频率响应和差分输出，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件； 确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且 将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接`到第二输出端子。
【文档编号】G06F7/00GK103562849SQ201280022755
【公开日】2014年2月5日 申请日期:2012年3月21日 优先权日:2011年3月22日
【发明者】A·马丁·马林森 申请人:Ess技术有限公司
【专利摘要】本发明公开了一种具有差分输出并且能够具有负系数的有限冲激响应（FIR）滤波器以及一种设计该滤波器的方法。与其中两个输出信号需要使用与产生滤波器的期望响应的傅立叶系数对应的两个相同组阻抗器件的现有技术相比，所描述的方法和系统仅使用单个组阻抗器件，并因此是现有技术中所使用的阻抗器件的数目的大约一半。这通过适当地选择哪些电阻器贡献于哪个输出、使得可以获得与对于每个信号使用了与所有的系数对应的阻抗器件的情况基本上相同的差分输出来实现。
【专利说明】具有减少的元件计数的FIR滤波器
[0001]本申请要求于2011年3月22日提交的临时申请第61/466，424号的优先权，其全部内容通过引用合并于此。
【技术领域】
[0002]本发明一般地涉及电子滤波器，更具体地涉及有限冲激响应(FIR)滤波器。
【背景技术】
[0003]有限冲激响应(FIR)滤波器是具有大范围的应用的一种类型的电子滤波器。FIR滤波器被广泛用在数字信号处理和数字视频处理中，并且其构造在现有技术中是众所周知的。
[0004]如图1中所示，一种类型的FIR滤波器是横向滤波器或者分接式延迟线滤波器。这种滤波器的输出是取自均匀间隔开的分接头的电压的加权组合，并因此是是当前输入值与有限数目的先前输入值的加权和。该输出与经延迟的电压除以连接到相应电压的电阻所得结果之和成比例。该输出的比例由此是常数，该常数是所有电阻的并联阻抗。
[0005]滤波器包含多个(这里示出了 7个)单位延迟元件Ul至U7，每个单位延迟元件均引入时间延迟t。该滤波器被认为是M阶的，其中M-1是延迟元件的数目，所以图1的滤波器是8阶滤波器。延迟元件Ul至U7中的每一个的输出通常通过一些缓冲装置(比如缓冲器Zl至Z7)连接到具有阻抗值的元件；这里，具有阻抗值的元件被示出为电阻器Rl至R7。电阻器全部共享一个公共输出点。(可以使用除了电阻器以外的其它具有阻抗的元件，例如，电容器或电感器。)
[0006]当输入信号Sn前进通过各延迟元件时，它对输出电压的贡献随时间变化；每个电阻器使得它所附接到的相应延迟元件上的信号与电阻器值成反比地贡献于输出信号。由此，如果电阻器小，则所附接的延迟元件上的信号将对输出电压有大贡献，而如果电阻器大，则对输出的贡献将较小。
[0007]众所周知，FIR滤波器的数学基础是傅立叶变换数学。通过适当地选择一组电阻器中的电阻器值作为被计算用于提供期望频率响应的一组傅立叶系数的倒数，FIR滤波器被设计成提供具有该响应的输出。该电阻器值通常由将期望频率响应取作输入的软件程序计算。
[0008]图1的电路的一个限制是:当输出是经延迟的信号的加权和时，权重全部必须是正数，因为电路如所示那样不具有实施负系数的能力。这限制了图1的电路的使用，因为尽管用于期望频率响应的傅立叶系数的大部分将是正数，但是甚至对于被认为为正的输出，一些系数也可能为负，从而需要不能被直接构造出的负电阻值。
[0009]如何构造图1的电路的差分版本也是众所周知的。图2示出了具有一组延迟元件Ul至U6、缓冲器Zl至Z6、第一组电阻器Rl至R6和第二组电阻器R7至R12的另一个FIR滤波器。与图1中的缓冲器不同，图2中的缓冲器Zl至Z6是提供了两个输出的差分缓冲器，一个输出是跟随到驱动器的输入的非反相输出，一个输出是将到驱动器的输入反相的反相输出。(按照传统，本发明由图2中的差分缓冲器Zl至Z6上的小圆圈或“泡”表示。)
[0010]电阻器Rl至R6全部连接到图2中的差分缓冲器Zl至Z6的非反相输出端，并且输出电压“出”是来自电阻器Rl至R6的电压之和。第二组电阻器R7至R12是电阻器Rl至R6的复制组；然而，电阻器R7至R12全部连接到图2中的差分缓冲器Zl至Z6的反相输出端。来自电阻器R7至R12的输出电压“出”是来自电阻器R7至R12的电压之和。
[0011]由于电阻器R7至R12分别与电阻器Rl至R6具有相同的值但是连接到差分缓冲器Zl至Z6的反相输出端，输出信号“出”由此是“出”的互补，并且“出”与“出”之间的差形成差分输出信号。这种差分信号可以例如用于抑制共模误差并且降低噪声。
[0012]在图2中，贡献于“出”的所有系数再次是正数，如图1中那样，因为电阻器Rl至R6全部连接到差分缓冲器Zl至Z6的非反相输出端。(由于电阻器R7至R12与电阻器Rl至R6具有相同的值，所以它们表示相同的正系数并且形成“出”作为“出”的互补，因为它们连接到缓冲器的反相输出端。)然而，诸如图2中所示那样的电路的使用具有另一优点，即，现在可以容易地产生负系数。这简单地通过交换一对电阻器的输出连接来容易地实现。
[0013]这样的例子在图3中示出。图3中的滤波器与图2中的滤波器几乎相同，除了电阻器R4和RlO现在连接到与它们在图2中的连接相反的输出端。在图2中，电阻器R4贡献于输出“出”，而电阻器RlO贡献于输出“出”。在图3中，电阻器R4代之以贡献于输出“出”，而电阻器RlO贡献于输出“出”。这导致的结果是:来自电阻器R4和RlO的输出的贡献现在相对于其它电阻器被反相；这具有如下效果:延迟元件U4之后的信号现在在其朝着输出的加权中受制于负系数。在特定的滤波器中所期望的任何其它负系数可以以相同的方式获得。
[0014]如上所述，在本例子中，图2和图3中的电阻器R7至R12与这些图中的电阻器Rl至R6具有相同的值。因此，这种已知的用于生成负系数值和差分输出的架构需要两组电阻器，每组具有与被确定用于提供期望频率响应的每个傅立叶系数对应的电阻器，且其中第二组中的每个电阻器是第一组中的电阻器的复制。
【发明内容】
[0015]公开了一种用于设计产生具有期望频率响应的差分输出并且能够具有负系数的有限冲激响应(FIR)滤波器的方法和系统，该方法和系统使用与非差分情形中近似相同数目的电阻器(例如，现有技术中通常用来实现具有差分输出的滤波器的电阻器的数目的一半)。
[0016]在一个实施例中，提供了一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线；将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件；确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。[0017]在另一实施例中，公开一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线个差分缓冲器连接到所述延迟线，其中在每个延迟元件之后有一个差分缓冲器，每个差分缓冲器具有输入端、反相输出端和非反相输出端，其中所述输入端连接到所述延迟线；将具有经比例缩放的所述阻抗值的第一组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，其中对于所述第一组阻抗器件中的每个阻抗器件n=l至N，如果η是奇数则所述阻抗器件附接到相应差分缓冲器的所述非反相输出端，而如果η是偶数则所述阻抗器件附接到相应差分缓冲器的所述反相输出端；对于为正的每个傅立叶系数η=1至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第一输出端子；对于为负的每个傅立叶系数n=l至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第二输出端子；将具有经比例缩放的所述阻抗值的第二组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，所述第二组阻抗器件中的每个阻抗器件附接到相应差分缓冲器的与所述第一组阻抗器件中的所述对应阻抗器件相反的输出端；对于为正的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第二输出端子；对于为负的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第一输出端子；移除连接到所述差分缓冲器的所述反相输出端的所有的所述阻抗器件；并且将所述差分缓冲器替换为仅具有非反相输出端的缓冲器。
[0018]又一实施例公开了一种具有期望频率响应和差分输出的有限冲激响应滤波器，所述差分输出具有第一输出信号和互补输出信号，所述滤波器包括:由N个反相延迟兀件构成的反相延迟线；连接到所述延迟线的N个阻抗器件，其中在每个延迟元件之后有一个阻抗器件，所述阻抗器件具有与导致所述期望频率响应的N个傅立叶系数对应的阻抗值、并且按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线；连接到所述阻抗器件中的多个阻抗器件的第一输出端子，其中对于特定阻抗器件n=l至N，如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则所述特定阻抗器件是连接到所述第一输出端子的所述多个阻抗器件中的一个阻抗器件；以及连接到不与所述第一输出端子连接的所述阻抗器件的互补输出端子。
[0019]再又一实施例公开了一种其上实施有用于使得计算装置执行一种设计有限冲激响应滤波器的方法的指令的非暂时性计算机可读存储介质，所述有限冲激响应滤波器具有期望频率响应和差分输出，所述差分输出具有第一输出信号和互补输出信号，所述方法包括:确定导致所述期望冲激响应的一组N个傅立叶系数；计算与所确定的所述傅立叶系数对应的一组N个阻抗值；将所计算出的所述阻抗值比例缩放至期望范围；构造由N个反相延迟元件构成的反相延迟线；将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件；确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。【专利附图】
【附图说明】
[0020]图1是本领域中已知的有限冲激响应(FIR)滤波器的框图。
[0021]图2是本领域中已知的具有差分输出的有限冲激响应(FIR)滤波器的框图。
[0022]图3是本领域中已知的具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0023]图4是本领域中已知的具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0024]图5是根据一个实施例构造出的、具有与图5的FIR滤波器的差分输出基本上相同的差分输出的有限冲激响应(FIR)滤波器的框图。
[0025]图6是根据一个实施例构造出的、具有差分输出的另一有限冲激响应(FIR)滤波器的框图。
[0026]图7是示出了用软件实施的如这里所描述的方法的一个可能实施例的流程图。【具体实施方式】
[0027]本申请描述了一种具有差分输出并且能够具有负系数的有限冲激响应(FIR)滤波器和设计这种滤波器的方法，该滤波器仅使用与非差分情形中相同数目的电阻器(例如，现有技术中通常使用的电阻器的数目的大约一半)。
[0028]差分输出中的一个输出信号是通过使用与产生期望频率响应的傅立叶系数中的大约一半对应的阻抗器件来产生的；互补信号是通过使用与用于期望频率响应的傅立叶系数中的大约另一半对应的阻抗器件来产生的。鉴于本领域中通常使用的傅立叶系数的数目，使用该数目的阻抗器件提供了与使用与所有的系数对应的阻抗器件的情况基本上相同的信号。该方法还使用了将信号重复地反相、而不是如现有技术中那样仅延迟信号的延迟线；这种延迟线可以由一系列的反相延迟元件来实现。
[0029]图4示出了利用由一系列的反相延迟元件Ul至U6构成的延迟线构造出的具有差分输出的FIR滤波器。如图3的差分驱动器那样，延迟元件Ul至U6将信号反相的事实(与图1至3中的延迟元件不同)由每个延迟元件Ul至U6的输出端Q处的小圆圈或“泡”示出。
[0030]延迟元件Ul至U6中的每一个将它接收到的信号反相；因此，第一延迟元件(以及每个奇数编号的延迟兀件)的输出相对于输入信号Sn反相。第二延迟兀件的输出在经两次反相后相对于输入信号Sn不反相，而只是被延迟；类似地，每个偶数编号的延迟元件的输出相对于输入信号SnF反相。
[0031]图4的电路还示出了与图3中的差分驱动器相同类型的具有反相和非反相输出端的差分驱动器Zl至Z6、产生输出“出”的第一组电阻器Rl至R6、以及产生第二输出“出”的第二组电阻器R7至R12。
[0032]然而，如上所述，输入信号Sn被每个延迟元件Ul至U6反相。结果，产生输出“出”的电阻器Rl至R6并非如图2中那样全部连接到差分驱动器Zl至Z6的非反相侧。这样做将导致每个其它电阻器接收相对于输入信号Sn反相的信号，因此每个其它电阻器将表现为负系数。由于此原因，来自导致反相信号的每个延迟元件的信号必须再次被反相，如果正系数即正电阻器将在该点处连接到延迟线的话。
[0033]如图4中所示，差分驱动器Zl在第一反相延迟元件Ul之后连接到延迟线；差分驱动器Zl因此接收反相信号。如果电阻器Rl连接到差分驱动器Zl的非反相输出端，则它将作用于该反相信号并因此表现为负系数。为了弥补这一点，电阻器Rl代之以连接到差分驱动器Zl的反相输出端。信号的两次反相(一次是由延迟元件Ul进行且另一次由差分驱动器Zl进行)在效果上导致非反相信号被电阻器Rl接收，电阻器Rl因此担当正系数。
[0034]类似地，如差分驱动器Zl和电阻器Rl那样，差分驱动器Z3和Z5在奇数数目的反相延迟元件之后连接到延迟线。因此，为了担当正系数，电阻器R3和R5也连接到差分驱动器Z3和Z5的反相输出端。
[0035]另一方面，由于差分驱动器Z2、Z4和Z6在偶数数目的延迟元件之后连接到延迟线，所以它们接收在效果上不反相的信号。因此，电阻器R2、R4和R6当连接到差分驱动器Z2、TA和Z6的非反相输出端时担当正系数。
[0036]可以类似地看出，图4中的电阻器R7至R12全部担当负系数，因为它们全部接收被反相了奇数次的输出。电阻器R7连接到差分驱动器Zl的非反相输出端；然而，由于差分驱动器Zl接收到来自延迟元件Ul的反相信号，所以该信号已被反相了一次，并且电阻器R7因此担当负系数。电阻器R9和Rll也分别连接到差分驱动器Z3和Z5的非反相输出端，并且这些驱动器也每个都接收被反相了奇数次的信号，使得电阻器R9和Rll也担当负系数。
[0037]另一方面，电阻器R8、R10和R12分别连接到差分驱动器Z2、Z4和Z6，差分驱动器Z2、Z4和Z6每个都在偶数数目的延迟元件之后连接到延迟线。这些差分驱动器因此接收相对于输入信号Sn不反相的信号，并且因此为了担当负系数，电阻器R8、R10和R12每个都连接到相应差分驱动器的反相输出端。以此方式，电阻器R7至R12中的每一个接收如同图2中所示那样被单个差分驱动器在效果上反相一次的输出，并且每个都担当负系数。
[0038]由于电阻器Rl至R6全部被连接成接收非反相信号并且担当正系数以产生输出电压“出”，并且电阻器R7至R12全部被连接成接收反相信号并且担当负系数以产生输出电压“出”，由此可以看出，图4的电路的输出与图2的电路的输出相同。
[0039]根据一个实施例，图4的电路于是通过如下方式来被简化:将所有的差分驱动器替换为图1中所示类型的常规非差分驱动器，并且将连接到差分缓冲器的反相输出端的电阻器移除。所得到的电路如图5中所示。
[0040]如图5中所示，延迟元件Ul至U6仍然是反相延迟元件，但是现在所有的缓冲器Zl至Z6是简单的非反相缓冲器，而不是差分缓冲器。在不使用反相延迟元件Ul至U6的情况下，这仅会导致输出信号“出”的去除，并且会导致像图1的电路那样的电路。然而，使用反相延迟元件Ul至U6允许如图5中所示那样用较少的电阻器产生两个输出信号“出”和“ ψ ”
f I I ο
[0041]保留图4中的产生输出信号“出”的一半电阻器，并且删除产生输出信号“出”的另一半电阻器。在图4中连接到差分驱动器的非反相输出端的电阻器R2、R4和R6在图5中仍然产生输出信号“出”;在图4中连接到差分驱动器的反相输出端的电阻器R1、R3和R5现在没有了。
[0042]类似地，在图4中连接到差分驱动器的非反相输出端的电阻器R7、R9和器Rll在图5中仍然产生输出信号“出”，但是在图4中连接到差分缓冲器的反相输出端的电阻器R8、RlO和R12也没有了。
[0043]在图4中应再次注意，贡献于输出“出”的电阻器R7、R9和Rll与所没有的电阻器Rl、R3和R5具有相同的值。因此，如果所有的傅立叶系数是正的，则反相延迟元件的使用具有使得电阻器交替地贡献于所述两个输出的效果，使得在此情形中奇数编号的电阻器值贡献于“出”，并且偶数编号的电阻器值贡献于“出”。
[0044]根据第一印象，使用仅大约一半的系数可能似乎不足以实现期望频率响应。然而，应当注意，为了说明这里所讨论的内容，对图1至5中所示的电路进行了简化。实际的FIR滤波器通常用大约80至120个(常常100个左右)系数来设计，并因此使用几乎该数目的电阻器(如下面将说明的，不存在用于零系数的电阻器)。
[0045]因此，在一组约100个傅立叶系数的情形中，差分输出中的每个信号“出”和“出”将仍然是大约40至50个电阻器的输出之和。实践中已发现，使用这样的许多电阻器并由此表示来自傅立叶变换的这样的许多系数导致仍然是将由整个组系数和全部100个对应电阻器产生的输出的紧密近似的输出。
[0046]由于用于期望频率响应的大部分傅立叶系数再次通常将为正，仅将那些正系数指向一个输出并且将剩余的少量负系数指向另一输出一般会导致具有很不同的数目的贡献电阻器的输出，使得输出很不太可能是近似均等的互补。另一方面，通过使用反相延迟元件以及就像电阻器已连接到差分缓冲器一样处理电阻器的上述分析，贡献于输出并且对应于最正的系数的电阻器很大程度上在连接到缓冲器的非反相输出端和反相输出端之间交替。
[0047]存在对应于负系数以及零系数的一些例外。例如，还应当再次注意，如上所述，图2仅反映了正系数。如果期望代之以实施反映负系数的图3的滤波器，则在图3中可以看出，电阻器RlO贡献于输出“出”而不是如图2中那样的输出“出”。因此，对应于图3的电路的图5的形式的电路将具有贡献于输出“出”而非“出”的电阻器R10，使得电阻器Rl、R3、R5和RlO将导致“出”并且仅有R8和R12将贡献于“出”。
[0048]因此，当存在负的傅立叶系数时，电阻器值贡献于与在存在从一个输出到另一输出的严格交替的情况下将会预期的输出相反的输出。然而，由于如上所述存在相对少的负系数，并且根据所描述的方法构造出的滤波器中仅保留了将附接到差分缓冲器的非反相输出端的电阻器，根据现有技术的传统FIR滤波器中将产生每个输出的电阻器中的大约一半将保留在根据所描述的实施例构造出的滤波器中。
[0049]图6示出了根据一个实施例构造出的电路的另一例子。假设通过手工或者利用本领域已知的标准设计工具将FIR滤波器设计成具有以下15个傅立叶系数:
[0050]{0.010.02-0.15-0.400.81.31.91.30.80-0.4-0.150.020.01}
[0051]因此，系数0.01将待用于第一延迟元件的输出，0.02用于第二延迟元件的输出，-0.15用于第三延迟元件，等等。
[0052]将这些结果取倒数得到以下电阻器值:
[0053]{100506.672.5Infl.250.7690.5260.7691.25Inf2.56.6750100}
[0054]其中，值的单位是欧姆(Ω)，并且“Inf”是指无限大值，即，对应于零系数的开路或无连接。注意，甚至负系数也导致正的电阻器值，因为物理电阻器只能具有正值；下面将解决对负系数的处理。
[0055]并非试图用这些值实现电阻器，而是按照将导致更易于构造的值的比例来规格化这些值。在图6中所示的实施例中，针对10，000Ω或10ΚΩ的电阻器选择最小的期望值。为做到这一点，将上面列出的每个值乘以约19，000，使得最小值0.526变为10，000，并且第一值100变为1.9兆欧(ΜΩ )。这导致上述值变为:
[0056]{1.9M9 50kl 27k47.5k Inf 2 3.7 5 kl4.62kl0kl4.62k2 3.7 5 kInf47.5kl27k950kl.9M}
[0057]其中这些值再次全部以欧姆为单位。
[0058]图6示出了所得到的电路。延迟元件Ul至U15再次是反相延迟元件,每个延迟元件将进入的信号反相。缓冲器Zl的Z15每个都在对应的延迟元件之后连接到延迟线。电阻器Rl至R4、R6至RlO以及R12至R15每个都在对应的缓冲器Zl至Z4、Z6至ZlO以及Z12至Z15之后连接到延迟线。不存在电阻器R5或R11，因为这些值如上所述那样是“无限大”或开路连接。
[0059]哪些电阻器贡献于哪个输出再次通过考虑它们在使用差分缓冲器的电路中将贡献于的输出来确定。如果要针对缓冲器Zl至Z15使用差分缓冲器并且如上所述那样连接电阻器，则将会看出，电阻器Rl、R4、R7、R9、R12和R15将连接到差分缓冲器的非反相输出
端并且将贡献于输出信号“出”。这些电阻器因此保留在图6的电路中，并且产生输出信号
“出”[0060]类似地，在这种情形中，电阻器R2、R3、R6、R8、RIO、R13和R14也将连接到差分缓
冲器的非反相输出端，并且将贡献于输出信号“出”。因此，这些电阻器也保留在图6的电路中，并且产生输出信号“出”。
[0061]如果所有的系数均为正，则将会预期所有的奇数编号的电阻器将贡献于一个输出，而所有的偶数编号的电阻器将贡献于另一输出，如图5中那样。在图6中将看出，事实上情况一般正是如此。然而，由于与电阻器R3、R4、R12和R13对应的系数为负，所以这些电阻器每个都贡献于与它们在只具有正系数的滤波器中将贡献于的输出相反的输出。电阻器R5和Rll再次是开路连接，并因此不贡献于图6中的任一输出。
[0062]在此情形中，有六个电阻器贡献于一个输出并且有七个电阻器贡献于另一输出。这被认为是典型的结果，即，在传统差分输出FIR滤波器中将贡献于每个输出的电阻器中的大约一半将贡献于根据本实施例构造出的FIR滤波器中的每个输出。(再次地，图6中存在两个开路连接；这些在传统的FIR滤波器中也同样是开路连接。)
[0063]由此可以看出，对哪些电阻器要连接到哪个输出的确定可以表述如下。对于第η个电阻器，如果η是奇数并且对应的系数为正，或者如果η是偶数并且对应的系数为负，则该电阻器贡献于一个输出，这里是“出”。所有的其它电阻器将贡献于另一输出，这里是“出”。(再次地，不存在电阻器R5或R11，因为它们的值将是无限大，即，开路。)注意，由于输出是互补的，所以它们除了其符号(即，正或负)以外基本上相同，因此它们中的任一个可以被指定为“出”。
[0064]由于输出是互补的，电阻器输出端的连接也可以是颠倒的，并且得到相同的结果而只是符号颠倒。因此，对于第η个电阻器，如果η是奇数并且对应的系数为负(而不是如上述例子中那样为正)，或者如果η是偶数并且对应的系数为正(而不是如上述例子中那样为负)，则该电阻器贡献于一个输出，其它电阻器贡献于另一输出。
[0065]应当再次注意，在典型的情形中，FIR滤波器将具有比图6中所示的15更多的值。此外，尽管在图6的例子中将电阻器比例缩放成使得最小的电阻器的值为10ΚΩ，但是本领域技术人员应能够选择用于具有不同于上述例子中所使用的10ΚΩ的最小值的电阻器值的期望比例。
[0066]此外，本领域技术人员应理解，电阻器值变得越大，电阻器的输出对总输出的贡献就越小。因此，使设计者将足够大的电阻器值视为效果上的无限大、并且将这种值作为开路连接简单地处理而不是试图构造这种高值的电阻器被认为是本领域中的常识。在一个实施例中，假设具有最小电阻器的值的1000倍以上的值的任何电阻器将不对输出作出显著贡献，因此具有比这大的值的电阻器被作为开路连接处理。因此，在图6的例子中，如果傅立叶系数将导致具有10ΚΩ 1000倍以上的值的电阻器，则该电阻器将被作为开路连接简单地处理。 [0067]图7是根据一个实施例构造具有差分输出的FIR滤波器的方法的流程图。在步骤701中，确定产生期望频率响应的一组傅立叶系数。傅立叶系数可以由设计者确定，或者可以是接受期望频率响应作为输入并且提供一组系数作为输出的商业上可获得的软件程序
的结果。一个这种程序是来自1&访10^*1的:1\1入丁1^^15。
[0068]在步骤702中，计算与傅立叶系数对应的一组阻抗值。阻抗值被计算为每个系数的倒数；然而，如上所述，对于负系数将计算正值，因为仅可以构造正阻抗。在步骤703中，将阻抗值按照如上所述的期望量比例缩放，使得与步骤702中计算出的值相比，可以更容易地构造经比例缩放的阻抗值的范围。
[0069]在步骤704中，构造与傅立叶系数的数目相同长度的反相延迟元件的延迟线。在步骤705中，每个阻抗器件在适当的延迟元件之后连接到延迟线，即，与第一系数对应的阻抗器件连接在第一延迟元件之后，与第二系数对应的阻抗器件连接在第二延迟元件之后，等等。在系数为零因此阻抗值将无限大或者如上所述那样阻抗值大到足以对输出几乎无贡献的情况下，无阻抗连接在对应的延迟元件之后。
[0070]在步骤706中，确定哪些电阻器应当贡献于哪个输出。如上所述，这可以通过考虑哪些电阻器将连接到根据传统的现有技术所构造出的FIR滤波器中的差分缓冲器的非反相输出端来完成。因此，如图4和5中所示，将使用反相延迟元件的延迟线设计FIR滤波器，在延迟元件之间附接差分缓冲器，如上所述将电阻器连接到差分缓冲器，然后移除连接到差分缓冲器的反相输出端的电阻器，并将缓冲器改变为普通的非反相缓冲器。
[0071]可替选地，步骤706中的确定可以通过考虑电阻器的数目是奇数还是偶数以及系数的符号(如上所述)来更容易地作出，即，对于第η个电阻器，如果η是奇数并且对应的系数为正，或者如果η是偶数并且对应的系数为负，则该电阻器贡献于一个输出，并且所有其它电阻器贡献于另一输出。还可替选地，这可以被颠倒，使得对于第η个电阻器，如果η是奇数并且对应的系数为负，或者如果η是偶数并且对应的系数为正，则该电阻器贡献于一个输出，并且其它电阻器贡献于另一输出。
[0072]最后，在步骤707中，将适当的电阻器如步骤706中所确定的那样连接到每个输出端子，从而导致具有近似相同的频率响应以及不同的符号的两个信号的差分输出。因此，该电路将具有与期望频率响应的傅立叶系数对应的仅一个完整组电阻器，该完整组电阻器是将在具有差分缓冲器和差分输出的传统FIR滤波器中所使用的电阻器中的一半。该电路还使用简单的缓冲器，因为不再需要现有技术的差分缓冲器。
[0073]使用反相延迟线还导致另一优点:它使脉冲宽度失真最小化。脉冲宽度失真是由于延迟元件在处理正边沿时的延迟通常略微不同于在处理负边沿时的延迟而导致的效应。例如，在处理上升或正边沿时，特定延迟元件可能产生具有101皮秒(PS)延迟的信号，而在处理下降或负边沿时，同一延迟元件可能导致仅99ps的延迟。(这种延迟元件通常被认为具有IOOps延迟的标称值。)
[0074]如果宽度为I纳秒(ns)的脉冲沿着含有具有这些规格的100个延迟元件的延迟线传递，则正边沿将在它被输入之后10.1ns时出现在输出端(B卩，IOlps乘以100个延迟元件)，而负边沿将在它被输入之后9.9ns时到达(B卩，99ps乘以100个延迟元件)。在此情形中，由于所述边沿的相对到达，I纳秒宽度的输入脉冲将作为宽度仅有800ps的脉冲出现在
输出端。
[0075]反相延迟线避免了这个问题，因为任何边沿交替地被一个延迟元件处理为正边沿并且被下一元件处理为负边沿(或者反之亦然，取决于起始的边沿是正的还是负的)。由于这一点，滤波器没有机会来累积脉冲宽度失真；在给出的例子中，两个延迟元件将导致IOlps加99ps或200ps的组合延迟(即，标称值的两倍)，并且边沿将以预期的关系到达输出端。(如果延迟元件的数目是奇数，则将仍然存在由最后一个延迟元件所导致的变化，即，正边沿和负边沿之间的2ps差。然而，这与100个或更多延迟元件的累积效应相比是最小的)
[0076]上面已参考多个实施例说明了所公开的系统和方法。根据本公开，其它实施例对于本领域技术人员而言是显而易见的。所描述方法和设备的某些方面可以使用不同于以上实施例中所描述的配置或步骤的配置或步骤来容易地实施，或者结合不同于上述元素的元素或者除了结合上述元素以外还结合其它元素来容易地实施。
[0077]例如，尽管为了便于说明而使用了电阻器，但是如上所述，也可以使用电感器、电容器或者其它具有阻抗的元件。此外，尽管这里示出了提供期望电阻器值的各个电阻器，但这不是必需的。在一些情形中，期望电阻器值可以容易地从单个电阻器获得，而在其它情形中，可以更容易地和/或更成本有效地从多个电阻器的某个串联和/或并联组合获得期望电阻器值；本领域的技术人员很好地理解如何根据串联和并联连接的各个电阻器来计算有效电阻值。
[0078]还应当理解，可以通过多种方式将所描述的方法和装置实施为(包括)过程、装置或者系统。这里描述的方法可以通过用于指示处理器执行该方法的程序指令来实施，并且该指令记录在计算机可读存储介质中，诸如，硬盘驱动器、软盘、光盘(比如压缩盘(CD)或数字多功能盘(DVD))、闪存等。如果需要，该方法也可结合到硬连线逻辑中。应该指出，可以改变这里所述的方法的步骤顺序，但依然在本发明的范围之内。
[0079]基于实施例的这样和那样的变型将涵盖在本发明中，其仅由所附权利要求书限制。
【权利要求】
1.一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数 对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件； 确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且 将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接到第二输出端子。
2.根据权利要求1所述的方法，其中，确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号进一步包括: 对于特定阻抗器件η,其中η=1至N: 如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则确定所述特定阻抗器件应当贡献于所述第一输出信号；并且 确定所有其它阻抗器件应当贡献于所述互补输出信号。
3.根据权利要求1所述的方法，其中，确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号进一步包括: 对于特定阻抗器件η,其中η=1至N: 如果η是奇数并且对应的傅立叶系数为负，或者如果η是偶数并且对应的傅立叶系数为正，则确定所述特定阻抗器件应当贡献于所述第一输出信号；并且 确定所有其它阻抗器件应当贡献于所述互补输出信号。
4.根据权利要求1所述的方法，其中，所述阻抗器件是电阻器。
5.根据权利要求1所述的方法，其中，所述阻抗器件是电感器。
6.根据权利要求1所述的方法，其中，所述阻抗器件是电容器。
7.根据权利要求1所述的方法，其中，确定一组N个傅立叶系数进一步包括:数学计算所述组傅立叶系数。
8.根据权利要求1所述的方法，其中，确定一组N个傅立叶系数进一步包括:通过迭代方法确定所述组傅立叶系数。
9.根据权利要求8所述的方法，其中，通过迭代方法确定所述组N个傅立叶系数进一步包括:通过Parks-McClellan方法确定所述N个傅立叶系数。
10.根据权利要求1所述的方法，其中，将具有经比例缩放的所述阻抗值的阻抗器件附接到所述延迟线进一步包括:在对应的傅立叶系数为零的任何延迟元件之后留置开路。
11.根据权利要求1所述的方法，其中，将具有经比例缩放的所述阻抗值的阻抗器件附接到所述延迟线进一步包括:在对应的经比例缩放的所述阻抗值超过预定量的任何延迟元件之后留置开路。
12.根据权利要求11所述的方法，其中，经比例缩放的阻抗值的所述预定量是最小的经比例缩放的所述阻抗值的1000倍。
13.一种设计具有期望频率响应和差分输出的有限冲激响应滤波器的方法，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将N个差分缓冲器连接到所述延迟线，其中在每个延迟元件之后有一个差分缓冲器，每个差分缓冲器具有输入端、反相输出端和非反相输出端，其中所述输入端连接到所述延迟线； 将具有经比例缩放的所述阻抗值的第一组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，其中对于所述第一组阻抗器件中的每个阻抗器件n=l至N，如果η是奇数则所述阻抗器件附接到相应差分缓冲器的所述非反相输出端，而如果η是偶数则所述阻抗器件附接到相应差分缓冲器的所述反相输出端； 对于为正的每个傅立叶系数η=1至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第一输出端子； 对于为负的每个傅立叶系数n=l至N，将所述第一组阻抗器件中的对应阻抗器件的输出连接到第二输出端子； 将具有经比例缩放的所述`阻抗值的第二组阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述差分缓冲器，所述第二组阻抗器件中的每个阻抗器件附接到相应差分缓冲器的与所述第一组阻抗器件中的所述对应阻抗器件相反的输出端； 对于为正的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第二输出端子； 对于为负的每个傅立叶系数n=l至N，将所述第二组阻抗器件中的对应阻抗器件的输出连接到第一输出端子； 移除连接到所述差分缓冲器的所述反相输出端的所有的所述阻抗器件；并且 将所述差分缓冲器替换为仅具有非反相输出端的缓冲器。
14.一种具有期望频率响应和差分输出的有限冲激响应滤波器，所述差分输出具有第一输出信号和互补输出信号，所述滤波器包括: 由N个反相延迟元件构成的反相延迟线； 连接到所述延迟线的N个阻抗器件，其中在每个延迟元件之后有一个阻抗器件，所述阻抗器件具有与导致所述期望频率响应的N个傅立叶系数对应的阻抗值、并且按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线； 连接到所述阻抗器件中的多个阻抗器件的第一输出端子，其中对于特定阻抗器件n=l至N，如果η是奇数并且对应的傅立叶系数为正，或者如果η是偶数并且对应的傅立叶系数为负，则所述特定阻抗器件是连接到所述第一输出端子的所述多个阻抗器件中的一个阻抗器件；以及 连接到不与所述第一输出端子连接的所述阻抗器件的互补输出端子。
15.一种其上实施有用于使得计算装置执行一种设计有限冲激响应滤波器的方法的指令的非暂时性计算机可读存储介质，所述有限冲激响应滤波器具有期望频率响应和差分输出，所述差分输出具有第一输出信号和互补输出信号，所述方法包括: 确定导致所述期望冲激响应的一组N个傅立叶系数； 计算与所确定的所述傅立叶系数对应的一组N个阻抗值； 将所计算出的所述阻抗值比例缩放至期望范围； 构造由N个反相延迟元件构成的反相延迟线； 将具有经比例缩放的所述阻抗值的阻抗器件按照所述阻抗值所对应的所述傅立叶系数的顺序连接到所述延迟线，其中在每个延迟元件之后有一个阻抗器件； 确定哪些阻抗器件应当贡献于所述第一输出信号以及哪些阻抗器件应当贡献于所述互补输出信号；并且 将应当贡献于所述第一输出信号的阻抗器件连接到第一输出端子，并且将应当贡献于所述互补输出信号的阻抗器件连接`到第二输出端子。
【文档编号】G06F7/00GK103562849SQ201280022755
【公开日】2014年2月5日 申请日期:2012年3月21日 优先权日:2011年3月22日
【发明者】A·马丁·马林森 申请人:Ess技术有限公司
最新回复(0)