操作具有耦合栅的分裂式栅极快闪存储单元的方法

xiaoxiao2020-7-22  8

【专利下载】Tel:18215660330

操作具有耦合栅的分裂式栅极快闪存储单元的方法
【专利摘要】一种操作存储单元的方法,该存储单元包括:在衬底中间隔开的第一和第二区域,在其间有沟道区、配置在沟道区和第一区域上的浮动栅、配置在沟道区上并横向邻近于浮动栅且一部分配置在浮动栅上的控制栅、以及配置在第一区域上并横向邻近于浮动栅的耦合栅。一种擦除存储单元的方法,包括向控制栅施加正电压和向耦合栅施加负电压。一种读取存储单元的方法,包括向控制栅施加正电压、向耦合栅施加正电压以及向第一和第二区域中的一个施加正电压。
【专利说明】操作具有耦合栅的分裂式栅极快闪存储单元的方法
[0001]相关申请
[0002]本申请要求2011年5月13日提交的申请号为61/485,805的美国临时申请的权益,该申请的内容通过引用被并入此处。
【技术领域】
[0003]本发明涉及分裂式栅极快闪存储单元,更具体地涉及一种操作具有耦合栅的分裂式栅极快闪存储单元以增强读取和擦除操作的方法。
【背景技术】
[0004]在本领域中分裂式栅极快闪存储单元是公知的。美国专利5,029,130中公开了一个这种公知的例子,该专利的公开内容通过引用整体地被并入此处。
[0005]如美国专利5,029,130的图1所示,分裂式栅极快闪存储单元10包括具有第一导电类型(例如P)的半导体衬底12。第二导电类型(例如N)的第一区域14沿着衬底12的表面。与第一区域14间隔开的是也为第二导电类型N的第二区域16。在第一区域14和第二区域16之间的是沟道区18。浮动栅22位于沟道区18的一部分上以及第一区域14上,并电容性地耦合至第一区域14。控制栅29具有两个部分:第一部分30横向邻近浮动栅22并被配置在沟道区18的另一部分上,而且和第二区域16很少有重叠或者没有重叠。控制栅29具有第二部分28,第二部分28与第一部分30相连并被配置在浮动栅22上(仅仅是部分延伸在浮动栅22上的方式以减少其间的电容耦合-即其间仅仅是弱电容耦合)。
[0006]在读取操作期间,零电压或近似零电压被施加到第二区域16,并且第一正电压被施加到第一区域14。第二正电压被施加到导通控制栅29下面的沟道区18的部分的控制栅29。如果浮动栅被编程,即具有已存储的电子电荷,则控制栅29上的正电压和第一区域上的正电压不足以导通浮动栅22下面的沟道区18的部分。经由沟道区的低电流或零电流被检测为第一状态(例如,al)。然而,如果浮动栅22没被编程(即它缺少已存储的电子电荷),则控制栅29上的正电压和第一区域14上的正电压足以引起浮动栅22被电容性地耦合至更大的正电压,其导通在浮动栅22下面的沟道区18的部分,由此导通整个沟道区18。经由沟道区的电流被检测为第二状态(例如,a0)。然而,随着单元大小缩减、维数减少和电压降低,越来越变得难以在擦除浮动栅22时导通浮动栅22。在编程-擦除周期后,由于在隧道氧化物(分隔浮动栅22和控制栅29)中捕获的电子电荷,已擦除单元的浮动栅22的电势变得甚至更低,并且由此相应降低了隧穿效率。因此,期望具有附加的栅极在读取操作期间进行辅助并仍然是与上述单元兼容的工艺。
[0007]美国专利6,855,980和7,315,056均公开了一种快闪存储单元,其具有浮动栅,在其一侧的控制栅,在第一区域上在浮动栅的另一侧的辅助栅。然而,这两个专利(其公开内容通过引用被整体并入此处)没有公开使用该单元来增强读取和擦除操作的方法。
[0008]因此,本发明的一个目的是提供一种在读取和擦除操作期间操作单元的方法。
【发明内容】

[0009]在本发明中,一种操作某种类型的快闪存储单元的方法,该种类型的快闪存储单元包括具有第一导电率的衬底,和沿着衬底的表面的第二导电类型的第一区域。第二导电类型的第二区域与第一区域间隔开,且沟道区位于其间。浮动栅被配置在沟道区的第一部分上和第一区域的一部分上并与其电容性地耦合。控制栅在浮动栅的一侧。控制栅具有两个部分:配置在沟道区的第二部分上且与第二区域很少有重叠或者没有重叠并横向邻近浮动栅的第一部分,以及配置在浮动栅上的第二部分(优选仅仅部分地延伸在浮动栅上使得存在与其的最小的电容耦合)。耦合栅在浮动栅的另一侧横向邻近浮动栅、并在第一区域上,并且电容性地耦合至浮动栅。在本发明的方法中,通过向控制栅和耦合栅两者施加第一正电压同时在第一区域和第二区域之间施加电压差来实现读取操作。如果浮动栅没被编程,第一正电压引起在浮动栅下面的沟道区被导通,而如果浮动栅被编程,第一正电压不足以引起在浮动栅下面的沟道区的部分被导通。在擦除操作中,第一和第二区域被供以接地电压,同时向耦合栅施加负电压,并且向控制栅施加第二正电压。因为负电压被施加到耦合栅,并且由于在耦合栅及其相邻的浮动栅之间的强电容耦合,第二正电压可以比如果没有负电压被施加到耦合栅时更低。最终,在编程方法中,向第一区域施加第三正电压,同时向第二区域施加接地电压或低正电压(小于Vcc)。向控制栅施加足以导通在控制栅下面的沟道区的电压。然后电子从第二区域加速到第一区域,并且随着它们接近浮动栅的接合点,它们被突然地注入到浮动栅中。
【专利附图】

【附图说明】
[0010]图1是快闪存储单元的剖面示意图,本发明的方法可用于该快闪存储单元。【具体实施方式】
[0011]参照图1,示出了快闪存储单元50的示意图,本发明的方法可以用于该快闪存储单元50。因为快闪存储单元50与美国专利5,029,130中公开的快闪存储单元10相似,类似的数字将用于表示类似的部分。单元50形成在第一导电类型(例如,P)的衬底12上。衬底12具有表面。沿着表面的是第二导电类型(例如,N)的第一区域14。第二导电类型N的第二区域16也沿着衬底12的表面,并且与第一区域14间隔开。沟道区18是在第一区域14和第二区域16之间。浮动栅22被配置在沟道区18的第一部分和第一区域14的一部分上并与它们绝缘,而且电容性地耦合到它们。控制栅或字线WL29在一侧邻近于浮动栅22并与之绝缘。控制栅29具有两个部分:第一部分30和第二部分28。控制栅第一部分30横向邻近于浮动栅22,并且也被绝缘并位于沟道区18的第二部分上,并且与第二区域16很少有重叠或没有重叠。控制栅第二部分28被配置在浮动栅22的一部分上,并由于浮动栅22的被控制栅第二部分28垂直地重叠的相对小的部分而与浮动栅22具有最小电容耦合。最终,耦合栅CG40横向邻近于浮动栅22的另一侧并与浮动栅22绝缘。耦合栅40也被配置在第一区域14上并与之绝缘。
[0012]在单元50的操作中可以施加下列电压。对于读取操作:
[0013]
【权利要求】
1.一种擦除存储单元的方法,该存储单元包括:第一导电类型的衬底、第二导电类型的在衬底中间隔开的第一和第二区域,其在其间限定在衬底中的沟道区、配置在沟道区的第一部分和第一区域上并和它们绝缘的浮动栅、具有第一和第二部分的控制栅,其中控制栅第一部分被配置在沟道区的第二部分上且与之绝缘并被配置为横向邻近于浮动栅且与之绝缘,其中控制栅第二部分被配置在浮动栅上且与之绝缘、以及被配置在第一区域上且与之绝缘并横向邻近于浮动栅且与之绝缘的耦合栅,所述方法包括: 向控制栅施加正电压;以及 向率禹合栅施加负电压。
2.如权利要求1所述的方法,还包括:向第一和第二区域施加接地电压。
3.如权利要求1所述的方法,其中施加到控制栅的正电压小于10伏。
4.一种读取存储单元的方法,该存储单元包括第一导电类型的衬底、第二导电类型的在衬底中间隔开的第一和第二区域,其在其间限定在衬底中的沟道区、配置在沟道区的第一部分和第一区域上并和它们绝缘的浮动栅、具有第一和第二部分的控制栅,其中控制栅第一部分被配置在沟道区的第二部分上且与之绝缘并被配置为横向邻近于浮动栅且与之绝缘,其中控制栅第二部分被配置在浮动栅上且与之绝缘、以及被配置在第一区域上且与之绝缘并横向邻近于浮动栅且与之绝缘的耦合栅,所述方法包括: 向控制栅施加正电压; 向耦合栅施加正电压;以及 向第一和第二区域中的一个施加正电压。
5.如权利要求4所述的方法,其中施加到控制栅的正电压等于施加到耦合栅的正电压。
6.如权利要求4所述的方法,还包括:向第一和第二区域中的另一个施加接地电压。
【文档编号】G06F13/00GK103608788SQ201280023033
【公开日】2014年2月26日 申请日期:2012年5月4日 优先权日:2011年5月13日
【发明者】N·杜, E·A·奎瓦斯, Y·特卡彻夫, M·塔达尤尼, H·A·奥马尼 申请人:硅存储技术公司

最新回复(0)