可配置多维驱动器及接收器的制造方法
可配置多维驱动器及接收器的制造方法
【专利摘要】本发明的实施例一般涉及一种可配置多模式驱动器及接收器。通信系统的实施例包括通信通道以及耦合于通信通道的第一设备与第二设备。第一设备包括驱动器装置，用以在通信通道上驱动数据信号，驱动器装置包括用以接收及驱动电路装置的电路，其中这些电路是针对驱动器电路装置的终端电阻而可配置的，且多个电路中的每一个由一个或多个电路单元组成，这些电路单元是针对驱动器装置的均衡控制而可配置的。第二设备包括接收器，用以从通信通道接收数据信号作为输入。第一设备或第二设备中的任一个包括多个可配置电路元件，用以提供系统的信号反射控制。
【专利说明】可配置多维驱动器及接收器
【技术领域】
[0001]本发明的实施例一般涉及电子器件领域，尤其涉及可配置多维驱动器及接收器。
[0002]背景
[0003]芯片至芯片互连中的数据吞吐量在各种应用上——从服务器系统中的背板到接口至移动设备中的存储器的SOC (芯片上系统)一一直都在增加当中。此趋势早已因半导体技术改良所致数字计算能力的增加而向前推进。
[0004]虽对于特定技术，芯片上速度可加以放大，对应的电接口速度却因无关于半导体技术的问题而受限。
[0005]举例而言，输入输出(I/O)驱动器在接口设计中是重要的组件，并且在改良整体性能方面(就速度与功率言)会出现很大瓶颈。这些待改善问题中，有由电路引起的限制，不论是包含终端电阻(因此产生很大电流负载)的电路，或不包含终端电阻(因此产生I/O接口的速度限制)的电路。
[0006]附图简述
[0007]本发明的实施例作为例示而非限制在附图的图示中例示出，在附图中相同附图标记指代类似元素。
[0008]图1例示了 I/0链路的元件的实施例。
[0009]图2例示了源串联终端驱动器。
[0010]图3为不具终端电阻器的电路所产生的波形。
[0011]图4为具有终端电阻器的电路所产生的波形。
[0012]图5例示了多维驱动器的实施例。
[0013]图6例示了驱动器的反射消去块的实施例。
[0014]图7是包括反射消去块的多维驱动器的实施例的图示。
[0015]图8例示了通道随时间的步阶(step)响应。
[0016]图9例示了提供反射消去的多维驱动器装置或系统的一部分的实施例。
[0017]图10例示了提供反射消去的系统的一部分的实施例。
[0018]图11例示了用于设备之间的接口的多维驱动器装置的实施例。
[0019]图12为例示利用多维驱动器装置将数据从第一设备驱动到第二设备的过程的实施例的流程图。
[0020]概述
[0021]本发明的实施例一般涉及一种可配置多维驱动器及接收器。
[0022]在本发明的第一方面，设备的实施例包括:预驱动器，用以提供多个数据信号；以及电路，用以从预驱动器接收并驱动数据信号，其中上述电路就驱动器电路装置的终端电阻为可配置的，每一电路包括一个或多个电路单元，这些电路单元是针对驱动器装置的均衡控制而可配置的，且每一电路单元包括多个电路子单元，这些电路子单元是针对驱动器装置的信号反射控制而可配置的。上述装置还包括有具有通信通道的接口，其中上述电路耦合于通信通道。[0023]在本发明的第二方面，通信系统的实施例包括通信通道以及耦合于通信通道的第一设备。第一设备包括驱动器装置，用以在通信通道上驱动数据信号，驱动器装置包括多个电路，用以接收并驱动数据信号，其中电路就驱动器电路装置的终端电阻为可配置的，每一电路包括一个或多个电路单元，这些电路单元是针对驱动器装置的均衡控制而可配置的。上述系统还包括耦合于通信通道的第二设备，该第二设备包括接收器，用以从通信通道接收数据信号。第一设备或第二设备中的任一者都包括可配置电路元件，用以提供系统的信号反射控制。
[0024]在本发明的第三方面，信号通信系统包括第一设备，第一设备包括具有多个电路的多维驱动器装置。驱动器装置包括:可配置终端电阻，其中终端电阻的配置通过启用一个或多个电路来提供；可配置信号加强，其中信号加强的配置通过信号样本来提供，这些信号样本被提供至每一电路的一个或多个电路单元中的每一个；以及可配置反射消去，其中反射消去的配置通过经延迟时钟来提供，这些经延迟时钟用于对提供至每一电路单元的多个电路子单元中的每一个的信号样本的时钟控制。上述系统还包括经由通信通道耦合于第一设备的第二设备，该第二设备包括接收器装置，用以从通信通道接收数据信号。
[0025]在本发明的第四方面，用于配置通信接口的方法包括确定第一设备与第二设备之间的接口的参数，第一设备包括可配置驱动器装置，而第二设备包括接收装置。上述方法还包括:通过启用电路中的一个或多个来配置第一设备的驱动器装置的终端电阻；通过提供特定信号样本至每一电路的一个或多个电路单元来配置驱动器装置的信号均衡；以及通过对往每一电路的每一电路单元的多个电路子单元的信号样本的输入提供特定定时延迟，来配置驱动器装置的信号反射消去。
[0026]详细描述
[0027]本发明的实施例一般涉及可配置多维可配置驱动器及接收器。
[0028]在一些实施例中，方法、装置、或系统提供多维驱动器，其可配置成控制加强(emphasis)及反射。在一些实施例中，方法、装置、或系统还可包括用于多维驱动器的接收器。如本文中所用的，术语“多维”指其中电路片段(slice)以多个单元的形式来配置的驱动器，其中电路片段的每个划分可称为“维”。
[0029]在一些实施例中，装置、系统、或方法包括用于高速线路接口的驱动器前端设计，例如动态随机存取存储器(DRAM)接口。在一些实施例中，提出了用以在驱动器中集成反射消去、均衡及终端控制的多维技术。在一些实施例中，用于从多维驱动器接收数据的接收器提供反射消去。
[0030]在一些实施例中，驱动器装置包括多个电路，每一电路包括一个或多个电路单元，且每一电路单元包括多个电路子单元。在一些实施例中，每一电路子单元包括第一电阻器及第二电阻器，其中第一电阻器的第一端及第二电阻器的第一端在一节点处耦合，其中该节点可耦合于通信节点。在一些实施例中，第一电阻器的第二端耦合于第一晶体管的第一端子，第一晶体管的第二端子耦合于电压源。在一些实施例中，第二电阻器的第二端耦合于第二晶体管的第一端子，且第一晶体管的第二端子接地。在一些实施例中，提供输入至第一晶体管的栅极以及第二晶体管的栅极，其中该输入可为去往驱动器装置的输入信号的样本，其中该样本可被延迟一特定延迟因子。
[0031]在一些实施例中，驱动器装置包括:可配置终端电阻，其中终端电阻的配置通过启用多个电路的一个或多个来提供；可配置信号加强，其中加强的配置通过启用每一电路的一个或多个电路单元来提供；以及可配置反射消去，其中反射消去的配置通过启用每一电路单元的多个电路子单元中的一个或多个或者通过配置接收器装置来提供。
[0032]图1例示了 I/O链路的元件的实施例。在此例示中，提供了电连接两个设备的单通道I/o链路的功能块。如图所示，并行数据105通过串行化器110来串行化，且被串行化的输出由驱动器130接收以经由通道135进行传输。串行化器110与驱动器130可藉由时钟信号125来时钟控制，时钟信号125由锁相环(PLL)电路115产生，锁相环电路115使用参考时钟信号120产生时钟信号125。经由通道135传输的被串行化数据由信号均衡器140所接收，信号均衡器140将经均衡的数据信号提供给时钟及数据恢复元件145。时钟及数据恢复元件提供经恢多个据给解串行化器155、提供经恢复时钟信号150给信号均衡器140及解串行化器155。解串行化器155解序列该数据并产生并行数据输出160。
[0033]操作当中，I/O链路100的总功耗很大部分是被驱动器130消耗。在一些实施例中，驱动器130为可配置多模式驱动器，该可配置多模式驱动器可被配置成减少功耗。在一些实施例中，驱动器130为多维驱动器，提供终端控制、均衡/解加强(de-emphasis)控制、及反射控制。
[0034]图2例示了源串联终端驱动器。在此例示中，源串联终端驱动器200(也称电压模式驱动器)提供终端控制。驱动器包括多个电路“片段”，每一片段为一电路，示为片段I (210)、片段2 (240)，一直到片段N(245)。如图2所示，预驱动器205提供信号到这些片段。在此例示中，每一电路片段包括第一晶体管(Ml)212，其第一端子耦合于电源电压VDD，而第二端子稱合于第一电阻器(Rl) 214的第一端。Rl 214的第二端稱合于第二电阻器(R2)216的第一端并且耦合至通信通道(CHAN) 260。R2 216的第二端耦合于第二晶体管(M2) 218的第一端子，其中M2 218的第二端子接地。来自预驱动器205的输入数据信号在Ml和M2的栅极被接收。
[0035]如图所示，驱动器200的元件的数值与电路片段数目有关。因而，若有N个片段，且用于驱动器的晶体管栅极宽度等于W，而电阻器的电阻等于R，则Ml 212具有栅极宽度W/N，而电阻器Rl 214具有电阻R*N欧姆。取决于驱动器终端需求，驱动器可配置成使得特定数量片段是接通的(engaged),而其它片段处于三态(tr1-stated)。
[0036]如图2所示，接收器(RX) 270耦合于CHAN260，其中连接包括接地的电阻器终端(Rt) 272。在此例示结构中，驱动器200在高状态下消耗静态电流，故会有关联于电阻器终端272的很大的功率代偿。
[0037]在驱动器的操作中，终端电阻器(诸如图2的电阻器终端272)存在与否对驱动器电路的操作有很大影响。为说明此电路操作，图3为不具终端电阻器的电路所产生的波形，图4为具有终端电阻器的电路所产生的波形。图3和4说明了使用经时间偏移的重迭数据图案产生的眼孔图(眼孔图案)。比较具有终端与不具终端的波形，由图3可看出眼孔图案300中的眼部，在不具终端的电路中，在约1.6Gbps (每秒千兆位)处开始闭合，图4的眼孔图案400，在具有终端电阻器场合中，在约4.5Gbps处保持张开。故终端在维持信号完整度方面扮演着重要角色一以眼部张开来例示出。此归因于从接收器返回至驱动器的的反射效应，且此效应损坏现存的信号，并在眼部产生下落或峰值。此外，还有额外电源弹跳(supply bounce)效应(其中电流的快速变化，例如由电路中元件的切换所引起，使得电源电压振荡至高于和/或低于正常电平)，但图3和4中电源弹跳效应被很好控制。
[0038]信号反射所导致的数据损坏会严重限制系统可达的最大速度。但是无终端电路的益处在于相较于有终端电路，功耗更低，且功耗被限制到电路的动态功耗。
[0039]在一些实施例中，驱动器装置运作而使输出图的眼部的宽度及高度增加。在一些实施例中，驱动器装置可运作以处理具有最小或无终端电阻的通道，而通道也可操作用于在高速下传输数据。在一些实施例中，驱动器操作用于增加接收器输入处的眼部张开，藉此允许更好的接口性能。
[0040]在一些实施例中，可配置多维驱动器包括:
[0041](I)终端控制；
[0042](2)均衡/解加强控制；以及
[0043](3)反射控制。
[0044]图5例示了多维驱动器的实施例。在一些实施例中，终端控制利用驱动器电路至多个片段的划分。在图5中，驱动器500包括N个电路片段，这些片段被例示为片段I (510)、片段2 (540)并一直到片段N (545)。在一些实施例中，每一片段被进一步分成特定数目个(在此示例中为M个)电路单元，用以提供均衡/解加强块。在一些实施例中，每一片段的每一单兀包括电路结构。在此例不中，第一单兀包括第一晶体管(MlI) 512,其第一端子f禹合于电源电压VDD,而第二端子稱合于第一电阻器(Rll) 514的第一端。Rll 514的第二端稱合于第二电阻器(R12)516的第一端并且耦合至通信通道(CHAN) 560。R12 516的第二端耦合于第二晶体管(M12)518的第一端子，其中M12 518的第二端子接地。来自预驱动器505的输入数据信号在Mll与M12的栅极处被接收。此外，片段510的每一额外单元包含以相同方式构建的元件，例如第M-1个单元，该第M-1个单元包括有第一晶体管(M21)522、第一电阻器(R21)524、第二电阻器(R22) 526、和第二晶体管(M22) 528，并且一直到第M个单元，该第M个单元包括第一晶体管(M31)532、第一电阻器(R31)534、第二电阻器(R32)536、和第二晶体管(M32)538。元件的值反映了包含M个单元的N个片段的存在，且晶体管栅极宽度为W/ (M*N),而电阻为R*N*M欧姆。
[0045]如图所示，电路片段的两个维度与通道(CHAN)560的传送器侧相耦合，其中接收器(RX) 570耦合于CHAN560的接收器侧，通道经由第一电容器(Cl) 554在传送器侧接地、且经由第二电容器(C2) 574在接收器侧接地。
[0046]如图所示，预驱动器505提供M个样本d (O)、d(-l)，一直到D (-M)。在一示例中，若需一个抽头均衡，则样本d(0)、d(-l)在M个单元中分割以达到所需均衡。在一特定示例中，若需要两个抽头下的6dB均衡，则样本在M个单元中均等地分割。在一些实施例中，可用二进制加权而非线性加权来分割M个单元，如图5所提供者。
[0047]图6例示了驱动器的反射消去块的实施例。在一些实施例中，为了提供反射消去，片段中N个单元的每一个可进一步分成L个单元，如在图6反射消去块680中所例示的。如本文中所用的，L个单元可称为“子单元”。在此例示中，L个子单元中的第一子单元包含有第一晶体管(Ml 11) 612,其第一端子稱合于电源电压VDD,而第二端子稱合于第一电阻器(Rlll)614的第一端。Rlll 614的第二端耦合于第二电阻器(R112)616的第一端并且耦合至通信通道。R112 616的第二端耦合于第二晶体管(M112)618的第一端子，其中M112618的第二端子接地。来自预驱动器605的多个元件中的一个的输入数据信号样本在Mlll与M112的栅极处被接收。此外，反射消去块680的每一个额外子单元包含以相同方式构建的组件，例如第L-1个子单元，该第L-1个子单元包含第一晶体管(M121)622、第一电阻器(R121) 624、第二电阻器(R122) 626、和第二晶体管(M122) 628，并且一直到第L个子单元，该第L个子单兀包含第一晶体管(M131)632、第一电阻器(R131) 634、第二电阻器(R132)636、和第二晶体管(M132)638。元件的值反映了包含M个组件的N个片段的存在，每一个元件包含L个子单元,且晶体管栅极宽度为W/(M*N*L),而电阻为R*N*M*L欧姆。
[0048]在一些实施例中，反射消去块的L个子单元的每一个的输入取决于引起反射的最糟情况样本。要被考虑的额外参数是飞行时间(“tf”)，其为信号在驱动器与接收器之间传输所需的时间。目前及过去样本对具有时间偏移的反射衰减有影响，该时间偏移取决于飞行时间，其中飞行时间取决于特定通信通道的特性，包括器件封装、板、接合线、及通信通道的其它相关元件。
[0049]在一些实施例中，时间调整块，例如延迟锁定环路(DLL) /相位内插单元602，可用于提供消去反射分量所需要的精准定时控制。如图所示，来自DLL/相位内插器单元602的相位Clkpdk2,以及一直到Clk1可用来控制来自预驱动器605的兀件的信号的定时。在一些实施例中，每一相位(clkp CHvClk1)之间的相位差可以是越过通道的飞行时间tf的倍数级的。
[0050]图7为包括反射消去块的多维驱动器的实施例的例示。在此例示中，驱动器700包括N个片段(510、540及545)，每一片段进一步通过均衡/解加强块510而分成M个单元，如图5中所例示。这些单元从预驱动器505接收数据。此外，片段的每一单元进一步通过反射消去块680划分，如图6中所示，其中子单元接收由预驱动器605提供的经延迟的数据信号的样本，其中对经延迟样本的时钟控制由DLL/相位内插单元602提供。在一些实施例中，驱动器700可配置成提供对终端、均衡及反射的控制。
[0051]关于提供反射消去的方法、设备、或系统，图8例示了通道随时间的步阶响应。在此例示中，图表800提供了当驱动器具有从‘0’到‘I’的过渡时，接收器处的步阶响应(因而，例如从代表逻辑值‘0’的零伏特过渡到代表数值‘I’的电压。(要注意的是，观察系统脉冲响应会产生类似于图8所例示的结果)。虽然线被充电至VDD伏特，但是线上的反射产生不当的非单调扰动，此扰动对整体信号完整性有害。在一位时段(period)内可能有数个反射分量，因此可能需以分数位时间段分辨率来消去细微扰动。在此示例中，扰动发生在时间段tl、t2、t3及t4，且值分别为h0、hO+hl、h2及h3。
[0052]在一些实施例中，图8中例示的扰动可藉由反射消去块来补偿，诸如图6中的反射消去块680，其中DLL/相位内插单元602提供对应于时间段、(t2_tf) (t3-tf)、(t4-tf)等的相位，驱动器提供目前及先前位的加权值以补偿扰动。
[0053]在一些实施例中，为了做出必要的校正(如图9中所示)，方法、设备或系统提供检测接收器处的反射分量的数量与定时，这将于后描述。在一些实施例中，对反射分量的校正提供了有关反射元件及校正的数据的逆向通信。在一些实施例中，返回通道(backchannel)用来传达有关系数的最佳设定的信息。在一些实施例中，此信息可被存储，诸如将此类信息存储在DRAM存储器中。在一些实施例中，DLL可提供I (同相)、Q (正交相位)、Ibar、Qbar相位以用于四象限相位调整。在一些实施例中，相位内插器可基于来自校准逻辑块的相位编码(phase code)数据为每一预驱动器系数调整相位。[0054]在一些实施例中，正步阶与负步阶被用来评估有关反射行为的数据特性。在一些实施例中，在校准相位期间，正脉冲以非常低的频率被发送，返回通道被用来传送数据以为位时段的不同部分选择正确的参考电压。在一些实施例中，对经调整的每一时钟相位而言，参考电压被更新以检测接收器处的正确电压。以此方式，整个眼部可被扫描(以二维扫描方式)，且所确定的相位编码及参考电压数据被存储在校准逻辑中。
[0055]虽反射控制是根据I/O结构来例示的，但实施例并不限于此I/O结构。在一些实施例中，使用驱动器/接收器的反射消去(其定时可能不是位或时钟周期(clock period)的整数倍)被进一步用于其它信号通信。在一些实施例中，反射消去也可用来消去来自毗邻通道的串扰(crosstalk)或电源上的切换噪声——当电源噪声可由特定位序列确定时。在一些实施例中，上述消去也可应用在DRAM 1/0，其中定时及均衡信息可被存储在专门用来控制DRAM PHY的性能的寄存器中。
[0056]图9例示了提供反射消去的多维驱动器装置或系统的一部分的实施例。在此例示中，驱动器900包括反射消去块680，诸如图6中所例示的。如图所示，每一反射消去块680从预驱动器605接收带有经延迟样本的数据。
[0057]在一些实施例中，驱动器900耦合于通道(CHAN)960的第一端，其中接收器(RX)962连接于CHAN的第二端。在一些实施例中，RX的输出耦合于参考电压选择块964，该参考电压选择块964接收多个电压(Vrefl到VrefN)并提供所选电压作为RX962的第二输入。RX962与Vref选择块进一步耦合于返回通道(BCHAN)970。从返回通道接收的数据被校准逻辑块974接收，该校准逻辑块974提供来自校准相位的相位编码。在一些实施例中，装置包括DLL978及相位内插器976 (例如图6所示的DLL/相位内插器单元602的元件)。在一些实施例中，DLL978提供正交时钟元素(element) clk1、clkq、clki_bar以及clkq_bar到相位内插器976,该相位内插器976还接收来自校准逻辑的相位编码并该相位内插器976产生经延迟的样本时钟信号Clkl、Clk2，及一直到ClkL，而且产生向前时钟信号(forwarded clock signal)，其中向前时钟信号经由向前时钟通道(FCCHAN) 972来传输，用于RX962的时钟控制。
[0058]图10例示了提供反射消去的系统的一部分的实施例。在此示例中，驱动器1000在每一电路片段中包括有M个均衡/解加强块，这些片段为片段I 1010、片段2 1040，以及一直到片段N 1045，诸如图10中所示的。如图所示，预驱动器1005提供M个样本d(0)、d(-l)，以及一直到d(-M)。驱动器装置1000耦合在通信通道(CHAN) 1060的传送侧，其中接收装置1065的接收器(RX) 1070的第一输入可耦合于CHAN1060的接收侧。
[0059]在一些实施例中，反射消去块可被替代地放置在接收器装置1065中，诸如图10中所示的。在一些实施例中，RX 1070的输出耦合于串联的第一多个触发器或闩锁，示为第一触发器(FF1) 1073、第二触发器(FF2) 1074，以及一直到第M触发器(FFm) 1075。在一些实施例中，每一触发器1073-1075接收时钟信号elk。
[0060]在一些实施例中，接收装置1065还包括反射消去块1080，反射消去块包括耦合于RX1070的输出的串联的第二多个触发器或闩锁，示为第一反射触发器(FFKefl) 1083、第二反射触发器(FFKef2) 1084，以及一直到第L反射触发器(FFKefL) 1085。在一些实施例中，每一反射触发器1083-1085接收一个别经延迟的时钟信号，例示为FFKefl1083接收clkl，FFKef21084接收clk2，以及一直到FFKea1085接收clkL。在一些实施例中，第一多个触发器的每一个的采样输出以及第二多个触发器的每一个的采样输出通过求和块或其它组件1090求和，结果的总和作为RX1070的第二输入。
[0061]在一些实施例中，反射消去块1080还包括眼部监视器1081，该眼部监视器接收接收器1070的输出，以监视眼部输出。眼部监视器1081耦合于校准逻辑块1082，该校准逻辑块1082提供相位编码。在一些实施例中，装置包括DLL1086及相位内插器1087(像是图6所绘DLL/相位内插器单元602的组件)。在一些实施例中，DLL1086提供正交时钟元素clk1、clkq、clki_bar以及clkq_bar至相位内插器1087,该相位内插器1087还接收来自校准逻辑块1082的相位编码并且该相位内插器1087产生延迟的样本时钟信号clkl、clk2,以及一直到clkL。
[0062]在一些实施例中，眼部监视器电路1081为了加权参数(图中未示出)还有相位编码的最佳化而监视眼部宽度及高度。在一些实施例中，求和块1090以加权方式将来自第一与第二多个触发器的每一样本进行求和，例如根据加权因子αρ %等，其中对于被加总的所有分量也是如此。在一些实施例中，图10中所例示的反射消去技术提供了操作上的延伸，其中反射消去块提供消除反射分量的额外功能，使得RX1070可看到最佳化眼部张开。与TX的反射消去块相比，如图6和9中所例示的，RX反射消去块1080具有得自RX输入缓冲器的样本，且这些样本在分数时间段的意义上被延迟。举例而言，Clkl可在位过渡点之后被设为2Xtf (两倍飞行时间)时间延迟(其中为了简化目的，忽略RX缓冲器延迟)。在此示例中，当FFrefl的输出旨在提供适当加权分量以在接收器输入处消去此分量时，第一样本被反射并回到接收器。此技术扩展至反射消去块中每一其它样本。
[0063]图11例示了用于设备之间的接口的多维驱动器装置的实施例。在一些实施例中，第一设备(诸如系统1110)经由通道1150(其可表示一个或多个介于第一设备与第二设备之间的通道)耦合于第二设备(诸如存储器1160)。在一些实施例中，上述系统为芯片上系统(SOC)而存储器为动态随机存取存储器(DRAM)。在一些实施例中，系统1110及存储器1160中的一者或二者包括可配置多维驱动器装置。在此例示中，系统1110包括可配置多维驱动器装置1115(诸如图8中所例示的装置)，包括多个电路，其中每一电路包括一个或多个电路单元，且每一电路单元包括有多个电路子单元。在一些实施例中，驱动器装置1115经由通道1150耦合于接收器装置1170，而存储器1160包括可配置多维驱动器装置1165，该可配置多维驱动器装置1165经由通道1150耦合于接收器装置1120。
[0064]在一些实施例中，驱动器及接收器装置的参数(例如终端电阻)可以是对称或非对称的。举例而言，在从存储器1160往系统1110的读取操作中，数据被驱动器装置1165驱动至接收器装置1120，可能会有有效终端在存储器1160及系统1110这两侧，而在从系统1110往存储器1160的写入操作中，数据被驱动器装置1115驱动到接收器装置1170，可能会有终端电阻在系统1110这一侧，但在存储器1160这一侧对于接收器没有终端。
[0065]在一些实施例中，若存储器1160为辅助设备，则系统1110与存储器1160之间的链路的参数信息(诸如有关终端、均衡及反射能力的数据)可被存储在存储器1160的芯片上寄存器1175中。举例而言，系统可包括控制器1125，而存储器不包括控制器。在一些实施例中，参数信息被存储在芯片上寄存器1175中以供存储器1160访问。
[0066]图12是例示利用多维驱动器装置将数据从第一设备驱动到第二设备的过程的实施例的流程图。在一些实施例中，在第一设备与第二设备之间的通信接口(1200)中，第一设备包括可配置多维驱动器装置，而第二设备包括接收器装置。在一些实施例中，接收器装置也可以是可配置的，包括可配置终端电阻。在一些实施例中，可建构校准相位以确定电路参数，其可包括以低频传送信号(1202)。在一些实施例中，在校准与操作中，基于时钟信号与来自接收器装置的反馈产生用于信号样本输入的经延迟信号时钟以及用于接收装置的时钟(1204)，如以上图9所述的。在一些实施例中，确定第一设备的驱动器装置及第二设备的接收装置的必要参数(1206)。在一些实施例中，也确定第二设备的驱动器装置与第一设备的接收装置的反向连接的参数。在一些实施例中，接口的参数可存储在设备(诸如不包括控制器的存储器设备)的一个或多个寄存器中。
[0067]在一些实施例中，可藉由启用多达N个电路片段来配置驱动器装置的终端电阻(1208)。在一些实施例中，也可配置接收器装置的终端电阻。
[0068]在一些实施例中，藉由将特定信号样本提供给每一电路片段的M个(M为一个或更多个)电路单元来配置驱动器装置的信号均衡(1210)。在一些实施例中，针对通信接口配置信号反射消去(1212)。在一些实施例中，信号反射消去的配置包括藉由延迟去往每一电路单元的L个电路子单元的信号样本来配置驱动器装置，如图9所例示的。在一些实施例中，信号反射消去的配置包括藉由调整触发器设备的时钟控制来配置接收器装置，该触发器设备耦合于接收器，如图10所例示的。
[0069]在一些实施例中，系统是利用驱动器装置而操作的，该驱动器装置被配置成将信号从第一设备驱动到第二设备(1214)。
[0070]在以上描述中，出于说明目的阐述了众多具体细节以便提供对本发明的全面理解。然而，对本领域技术人员将显而易见的是，没有这些具体细节中的一些也可实践本发明。在其他情况下，公知结构和设备以框图的形式示出。在所示部件之间可以存在中间结构。本文中所描述或示出的部件可以具有未示出或未描述的附加输入或输出。所示元件或组件还能以不同的排列或次序来安排，包括对任何字段重新排序或修改字段大小。
[0071]本发明可包括各种过程。本发明的过程可由硬件组件来执行或可以用计算机可执行指令来包含，这可被用于使得用这些指令编程的通用或专用处理器或逻辑电路执行这些过程。或者，这些过程可由硬件和软件的组合来执行。
[0072]本发明的各部分可以作为计算机程序产品来提供，计算机程序产品可包括其上存储有计算机程序指令的计算机可读存储介质，计算机程序指令可被用来对计算机(或其他电子设备)进行编程来执行根据本发明的过程。机器可读介质可包括，但不限于，软盘、光盘、CD-ROM (压缩盘只读存储器)、以及磁光盘、ROM (只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPR0M(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储电子指令的其它类型的介质/机器可读介质。此外，本发明还可作为计算机程序产品来下载，其中该程序可以从远程计算机传送到作出请求的计算机。
[0073]许多方法是以其最基本的形式来描述的，但可以向这些方法中的任一个添加或从中删除过程，并且可以向所描述的消息中的任一个添加或从中减去信息，而不背离本发明的基本范围。对本领域技术人员而言显而易见的是，还可以作出许多修改和改编。各具体实施例不是为了限制本发明而是为了说明本发明来提供的。
[0074]如果说要素“A”耦合至或耦合于要素“B”，则要素A可直接耦合于要素B或例如通过要素C间接耦合。当说明书和权利要求书声称某一组件、特征、结构、过程或特性A“致使”某一组件、特征、结构、过程或特性B，这表示“A”是“B”的至少部分成因但也可以有至少一个其它组件、特征、结构、过程或特性帮助致使“B”。如果说明书指出“可”、“可以”或“可能”包含某一组件、特征、结构、过程或特性，则不是必须包括该具体组件、特征、结构、过程或特性。如果说明书或权利要求书提到“一”或“一个”要素，这不表示所描述要素只有一个。如果说明书述及“一个(a，英文中的不定冠词)”或“一个(an，英文中的不定冠词)元件，则这不意味着仅有单个所描述的元件。”
[0075]实施例是本发明的实现或示例。说明书中对“实施例”、“一个实施例”、“某些实施例”或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少某些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“某些实施例”的多次出现不一定都指示同样的实施例。应当理解，在对本发明的示例性实施例的以上描述中，出于流水线化本发明以及帮助理解各发明性方面中的一个或多个的目的，本发明的各个特征有时被一起分组在单个实施例、附图、或对实施例或附图的描述中。
【权利要求】
1.一种驱动器电路装置，包括: 预驱动器，用以提供数据信号； 多个电路，用以从所述预驱动器接收与驱动所述数据信号， 其中: 所述多个电路是针对所述驱动器电路装置的终端电阻而可配置的； 所述多个电路中的每一个 由一个或多个电路单元组成，所述一个或多个电路单元是针对所述驱动器装置的均衡控制而可配置的，以及 所述一个或多个电路单元中的每一个由多个电路子单元组成，所述电路子单元是针对所述驱动器装置的信号反射控制而可配置的；以及 具有通信通道的接口，所述多个电路耦合于所述通信通道。
2.如权利要求1所述的驱动器电路装置，其特征在于，所述多个电路自单元中的每一个包括第一电阻器及第二电阻器，其中: 所述第一电阻器的第一端耦合于所述通信通道，并且所述第一电阻器的第二端耦合于第一晶体管的第一端子； 所述第二电阻器的第一端耦合于所述通信通道，并且所述第二电阻器的第二端耦合于第二晶体管的第一端子；以及 所述第一晶体管的第二端子耦合于电源电压，并且所述第二晶体管的第二端子接地。
3.如权利要求1所述的驱动器电路装置，其特征在于，输入信号的一系列信号样本中的信号样本被提供给每一电路单元，且其中信号样本的一系列被延迟版本中的一个被提供给每一电路单元。
4.如权利要求3所述的驱动器电路装置，其特征在于，所述多个电路通过在所述一个或多个电路单元中提供多个信号样本以产生对所述驱动器电路装置加权的所需信号而可配置用于均衡控制。
5.如权利要求3所述的驱动器电路装置，其特征在于，每一电路的所述多个电路子单元通过对所述信号样本提供多个延迟以提供对所述驱动器电路装置与同所述通信通道耦合的接收器电路装置之间的信号反射的控制，而可配置用于信号反射控制。
6.如权利要求5所述的驱动器电路装置，其特征在于，所述信号样本的延迟的延迟时段不是时钟周期的整数倍。
7.如权利要求1所述的驱动器电路装置，其特征在于，所述驱动器装置包括N个电路，其中每一电路包括M个电路单元，且其中每一电路单元包括L个电路子单元。
8.如权利要求7所述的驱动器电路装置，其特征在于，电路子单元包括电阻为R欧姆的第一电阻器，且其中所述驱动器电路装置的第一电阻的值为RXNXMXL欧姆。
9.如权利要求7所述的驱动器电路装置，其特征在于，电路子单元包括第一晶体管，所述第一晶体管具有栅极宽度W，且其中所述驱动器电路装置的等效栅极宽度值为W/(NXMXL)。
10.一种通信系统，包括: 通信通道； 耦合于所述通信通道的第一设备，所述第一设备包括用以在所述通信通道上驱动数据信号的驱动器装置，所述驱动器装置包括用以接收与驱动所述数据信号的多个电路，其中: 所述电路就所述驱动器电路装置的终端电阻为可配置的，以及 所述电路中的每一个由一个或多个电路单元组成，所述多个电路单元是针对所述驱动器装置的均衡控制而可配置的；以及 耦合于所述通信通道的第二设备，所述第二设备包括用以从所述通信通道接收数据信号作为输入的接收器； 其中所述第一设备或所述第二设备中的任一者包括用以提供对所述系统的信号反射控制的多个可配置电路元件。
11.如权利要求10所述的系统，其特征在于，所述第一设备包括所述可配置电路元件，所述一个或多个电路单元由多个电路子单元组成，所述电路子单元是针对所述驱动器装置的信号反射控制而可配置的。
12.如权利要求11所述的系统，其特征在于，所述第二设备还包括参考电压选择块，所述参考电压选择块提供多个参考电压中的一个作为所述接收器的第二输入。
13.如权利要求11所述的系统，其特征在于，所述第一设备还包括校准逻辑块，用以接收所述接收器的输出并产生相位编码。
14.如权利要求13所述的系统，其特征在于，所述第一设备还包括耦合于所述校准逻辑块的相位内插器电路块，用以从所述校准逻辑块接收所述相位编码以及从延迟锁定环路接收时钟信号，以产生用于被提供至所述电路子单元的经延迟信号样本的时钟信号。
15.如权利要求10所述的系统，其特征在于，所述第二设备包括所述可配置电路元件。
16.如权利要求15所述的系统，其特征在于，所述第二设备包括求和元件，所述求和元件接收与所述接收器的输出串联耦合的第一多个触发器的输出以及与所述接收器的所述输出串联耦合的第二多个触发器的输出，第一多个触发器中的每一个由公共第一时钟信号来时钟控制，第二多个触发器中的每一个由相应的经延迟时钟信号来时钟控制。
17.如权利要求16所述的系统，其特征在于，所述求和元件产生的总和被提供作为所述接收器的第二输入。
18.如权利要求15所述的系统，其特征在于，所述第二设备还包括眼部监视器，用以监视来自所述接收器的所述输出的数据信号的眼部图案。
19.一种用于信号通信的系统，包括: 第一设备，所述第一设备包括具有多个电路的多维驱动器装置，所述驱动器装置包括: 可配置终端电阻，其中所述终端电阻的配置通过启用所述多个电路中的一个或多个来提供， 可配置信号加强，其中所述信号加强的配置通过被提供至每一电路的一个或多个电路单元中的每一个的信号样本来提供， 可配置反射消去，其中所述反射消去的配置通过用于被提供至一个或多个电路单元中的每一个的多个电路子单元里的每一个的所述信号样本的时钟控制的经延迟时钟来提供；以及 经由通信通道耦合于所述第一设备的第二设备，所述第二设备包括接收器装置，用以从所述通信通道接收数据信号。
20.如权利要求19所述的系统，其特征在于，所述第一设备还包括接收器装置，而所述第二设备还包括驱动器装置。
21.如权利要求20所述的系统，其特征在于，所述第一设备的所述驱动器装置的所述终端电阻与所述第二设备的所述驱动器装置的终端电阻可配置成彼此不同。
22.如权利要求19所述的系统，其特征在于，所述第一设备的所述接收器装置的终端电阻与所述第二设备的所述接收器装置的终端电阻可配置成彼此不同。
23.如权利要求22所述的系统，其特征在于，所述第一设备的所述接收器装置或所述第二设备的所述接收器装置可配置成不具有终端电阻。
24.如权利要求19所述的系统，其特征在于，所述第一设备为芯片上系统(SOC)，而所述第二设备为动态随机存取存储器(DRAM)。
25.如权利要求19所述的系统，其特征在于，所述经延迟时钟的延迟时段不是时钟周期的整数倍。
26.一种用于配置通信接口的方法，包括: 确定第一设备与第二设备之间的接口的参数，所述第一设备包括可配置驱动器装置，而所述第二设备包括接收装置； 通过启用多个电路中的一个或多个来配置所述第一设备的所述驱动器装置的终端电阻； 通过提供多个特定信号样本至多个电路中的每一个的一个或多个电路单元来配置所述驱动器装置的信号均衡；以及 配置所述通信接口的信号反射消去。
27.如权利要求26所述的方法，其特征在于，还包括对所述通信接口实施校准阶段，以确定所述接口的所述参数。
28.如权利要求27所述的方法，其特征在于，所述校准阶段包括以降低的时钟速度对所述第一设备与所述第二设备进行时钟控制。
29.如权利要求26所述的方法，其特征在于，建置信号反射消去包括所述驱动器装置向多个电路中的每一个的多个电路单元中的每一个的多个电路子单元的信号样本的输入提供特定定时延迟。
30.如权利要求26所述的方法，还包括提供所述接收器装置的接收器的输出至第一多个触发器以及第二多个触发器，并且对所述第一多个触发器以及所述第二多个触发器的输出进行求和，并且其中配置信号反射消去包括所述接收器装置提供用于所述第二多个触发器的多个定时延迟。
31.一种反射消去装置，包括: 时间调整单元，用以产生多个时钟信号； 预驱动器，包括多个元件，所述多个元件中的每一个用以接收所述多个时钟信号中的一个，所述多个预驱动器元件中的每一个用以提供被延迟达所述相应时钟信号所确定的时间的数据样本；以及 耦合于第一节点的多个电路单元，，每一电路单元包括: 第一晶体管，所述第一晶体管的第一端子耦合于电源电压； 第一电阻器，所述第一电阻器的第一端耦合于所述第一晶体管的第二端子，所述第一电阻器的第二端耦合于所述第一节点； 第二晶体管，所述第二晶体管的第一端子接地；以及 第二电阻器，所述第二电阻器的第一端耦合于所述第二晶体管的第二端子，并且所述第二电阻器的第二端耦合于所述第一节点； 其中，所述多个电路单元中的每一个用以从所述预驱动器元件中相应的一个接收数据信号样本，所述多个电路单元基于所述时间调整单元对所述多个时钟信号的定时调整而可配置用于信号反射消去。
32.如权利要求31所述的装置，其特征在于，所述时间调整单元包括: 经延迟锁定环路元件，用以接收时钟信号；以及 耦合于所述经延迟锁定环路元件的相位内插器元件，所述相位内插器元件用以从校准逻辑接收数据信号相位编码。
【文档编号】G06F1/00GK103547978SQ201280024945
【公开日】2014年1月29日 申请日期:2012年6月22日 优先权日:2011年6月30日
【发明者】S·冈德, R·伊萨克 申请人:晶像股份有限公司
【专利摘要】本发明的实施例一般涉及一种可配置多模式驱动器及接收器。通信系统的实施例包括通信通道以及耦合于通信通道的第一设备与第二设备。第一设备包括驱动器装置，用以在通信通道上驱动数据信号，驱动器装置包括用以接收及驱动电路装置的电路，其中这些电路是针对驱动器电路装置的终端电阻而可配置的，且多个电路中的每一个由一个或多个电路单元组成，这些电路单元是针对驱动器装置的均衡控制而可配置的。第二设备包括接收器，用以从通信通道接收数据信号作为输入。第一设备或第二设备中的任一个包括多个可配置电路元件，用以提供系统的信号反射控制。
【专利说明】可配置多维驱动器及接收器
【技术领域】
[0001]本发明的实施例一般涉及电子器件领域，尤其涉及可配置多维驱动器及接收器。
[0002]背景
[0003]芯片至芯片互连中的数据吞吐量在各种应用上——从服务器系统中的背板到接口至移动设备中的存储器的SOC (芯片上系统)一一直都在增加当中。此趋势早已因半导体技术改良所致数字计算能力的增加而向前推进。
[0004]虽对于特定技术，芯片上速度可加以放大，对应的电接口速度却因无关于半导体技术的问题而受限。
[0005]举例而言，输入输出(I/O)驱动器在接口设计中是重要的组件，并且在改良整体性能方面(就速度与功率言)会出现很大瓶颈。这些待改善问题中，有由电路引起的限制，不论是包含终端电阻(因此产生很大电流负载)的电路，或不包含终端电阻(因此产生I/O接口的速度限制)的电路。
[0006]附图简述
[0007]本发明的实施例作为例示而非限制在附图的图示中例示出，在附图中相同附图标记指代类似元素。
[0008]图1例示了 I/0链路的元件的实施例。
[0009]图2例示了源串联终端驱动器。
[0010]图3为不具终端电阻器的电路所产生的波形。
[0011]图4为具有终端电阻器的电路所产生的波形。
[0012]图5例示了多维驱动器的实施例。
[0013]图6例示了驱动器的反射消去块的实施例。
[0014]图7是包括反射消去块的多维驱动器的实施例的图示。
[0015]图8例示了通道随时间的步阶(step)响应。
[0016]图9例示了提供反射消去的多维驱动器装置或系统的一部分的实施例。
[0017]图10例示了提供反射消去的系统的一部分的实施例。
[0018]图11例示了用于设备之间的接口的多维驱动器装置的实施例。
[0019]图12为例示利用多维驱动器装置将数据从第一设备驱动到第二设备的过程的实施例的流程图。
[0020]概述
[0021]本发明的实施例一般涉及一种可配置多维驱动器及接收器。
[0022]在本发明的第一方面，设备的实施例包括:预驱动器，用以提供多个数据信号；以及电路，用以从预驱动器接收并驱动数据信号，其中上述电路就驱动器电路装置的终端电阻为可配置的，每一电路包括一个或多个电路单元，这些电路单元是针对驱动器装置的均衡控制而可配置的，且每一电路单元包括多个电路子单元，这些电路子单元是针对驱动器装置的信号反射控制而可配置的。上述装置还包括有具有通信通道的接口，其中上述电路耦合于通信通道。[0023]在本发明的第二方面，通信系统的实施例包括通信通道以及耦合于通信通道的第一设备。第一设备包括驱动器装置，用以在通信通道上驱动数据信号，驱动器装置包括多个电路，用以接收并驱动数据信号，其中电路就驱动器电路装置的终端电阻为可配置的，每一电路包括一个或多个电路单元，这些电路单元是针对驱动器装置的均衡控制而可配置的。上述系统还包括耦合于通信通道的第二设备，该第二设备包括接收器，用以从通信通道接收数据信号。第一设备或第二设备中的任一者都包括可配置电路元件，用以提供系统的信号反射控制。
[0024]在本发明的第三方面，信号通信系统包括第一设备，第一设备包括具有多个电路的多维驱动器装置。驱动器装置包括:可配置终端电阻，其中终端电阻的配置通过启用一个或多个电路来提供；可配置信号加强，其中信号加强的配置通过信号样本来提供，这些信号样本被提供至每一电路的一个或多个电路单元中的每一个；以及可配置反射消去，其中反射消去的配置通过经延迟时钟来提供，这些经延迟时钟用于对提供至每一电路单元的多个电路子单元中的每一个的信号样本的时钟控制。上述系统还包括经由通信通道耦合于第一设备的第二设备，该第二设备包括接收器装置，用以从通信通道接收数据信号。
[0025]在本发明的第四方面，用于配置通信接口的方法包括确定第一设备与第二设备之间的接口的参数，第一设备包括可配置驱动器装置，而第二设备包括接收装置。上述方法还包括:通过启用电路中的一个或多个来配置第一设备的驱动器装置的终端电阻；通过提供特定信号样本至每一电路的一个或多个电路单元来配置驱动器装置的信号均衡；以及通过对往每一电路的每一电路单元的多个电路子单元的信号样本的输入提供特定定时延迟，来配置驱动器装置的信号反射消去。
[0026]详细描述
[0027]本发明的实施例一般涉及可配置多维可配置驱动器及接收器。
[0028]在一些实施例中，方法、装置、或系统提供多维驱动器，其可配置成控制加强(emphasis)及反射。在一些实施例中，方法、装置、或系统还可包括用于多维驱动器的接收器。如本文中所用的，术语“多维”指其中电路片段(slice)以多个单元的形式来配置的驱动器，其中电路片段的每个划分可称为“维”。
[0029]在一些实施例中，装置、系统、或方法包括用于高速线路接口的驱动器前端设计，例如动态随机存取存储器(DRAM)接口。在一些实施例中，提出了用以在驱动器中集成反射消去、均衡及终端控制的多维技术。在一些实施例中，用于从多维驱动器接收数据的接收器提供反射消去。
[0030]在一些实施例中，驱动器装置包括多个电路，每一电路包括一个或多个电路单元，且每一电路单元包括多个电路子单元。在一些实施例中，每一电路子单元包括第一电阻器及第二电阻器，其中第一电阻器的第一端及第二电阻器的第一端在一节点处耦合，其中该节点可耦合于通信节点。在一些实施例中，第一电阻器的第二端耦合于第一晶体管的第一端子，第一晶体管的第二端子耦合于电压源。在一些实施例中，第二电阻器的第二端耦合于第二晶体管的第一端子，且第一晶体管的第二端子接地。在一些实施例中，提供输入至第一晶体管的栅极以及第二晶体管的栅极，其中该输入可为去往驱动器装置的输入信号的样本，其中该样本可被延迟一特定延迟因子。
[0031]在一些实施例中，驱动器装置包括:可配置终端电阻，其中终端电阻的配置通过启用多个电路的一个或多个来提供；可配置信号加强，其中加强的配置通过启用每一电路的一个或多个电路单元来提供；以及可配置反射消去，其中反射消去的配置通过启用每一电路单元的多个电路子单元中的一个或多个或者通过配置接收器装置来提供。
[0032]图1例示了 I/O链路的元件的实施例。在此例示中，提供了电连接两个设备的单通道I/o链路的功能块。如图所示，并行数据105通过串行化器110来串行化，且被串行化的输出由驱动器130接收以经由通道135进行传输。串行化器110与驱动器130可藉由时钟信号125来时钟控制，时钟信号125由锁相环(PLL)电路115产生，锁相环电路115使用参考时钟信号120产生时钟信号125。经由通道135传输的被串行化数据由信号均衡器140所接收，信号均衡器140将经均衡的数据信号提供给时钟及数据恢复元件145。时钟及数据恢复元件提供经恢多个据给解串行化器155、提供经恢复时钟信号150给信号均衡器140及解串行化器155。解串行化器155解序列该数据并产生并行数据输出160。
[0033]操作当中，I/O链路100的总功耗很大部分是被驱动器130消耗。在一些实施例中，驱动器130为可配置多模式驱动器，该可配置多模式驱动器可被配置成减少功耗。在一些实施例中，驱动器130为多维驱动器，提供终端控制、均衡/解加强(de-emphasis)控制、及反射控制。
[0034]图2例示了源串联终端驱动器。在此例示中，源串联终端驱动器200(也称电压模式驱动器)提供终端控制。驱动器包括多个电路“片段”，每一片段为一电路，示为片段I (210)、片段2 (240)，一直到片段N(245)。如图2所示，预驱动器205提供信号到这些片段。在此例示中，每一电路片段包括第一晶体管(Ml)212，其第一端子耦合于电源电压VDD，而第二端子稱合于第一电阻器(Rl) 214的第一端。Rl 214的第二端稱合于第二电阻器(R2)216的第一端并且耦合至通信通道(CHAN) 260。R2 216的第二端耦合于第二晶体管(M2) 218的第一端子，其中M2 218的第二端子接地。来自预驱动器205的输入数据信号在Ml和M2的栅极被接收。
[0035]如图所示，驱动器200的元件的数值与电路片段数目有关。因而，若有N个片段，且用于驱动器的晶体管栅极宽度等于W，而电阻器的电阻等于R，则Ml 212具有栅极宽度W/N，而电阻器Rl 214具有电阻R*N欧姆。取决于驱动器终端需求，驱动器可配置成使得特定数量片段是接通的(engaged),而其它片段处于三态(tr1-stated)。
[0036]如图2所示，接收器(RX) 270耦合于CHAN260，其中连接包括接地的电阻器终端(Rt) 272。在此例示结构中，驱动器200在高状态下消耗静态电流，故会有关联于电阻器终端272的很大的功率代偿。
[0037]在驱动器的操作中，终端电阻器(诸如图2的电阻器终端272)存在与否对驱动器电路的操作有很大影响。为说明此电路操作，图3为不具终端电阻器的电路所产生的波形，图4为具有终端电阻器的电路所产生的波形。图3和4说明了使用经时间偏移的重迭数据图案产生的眼孔图(眼孔图案)。比较具有终端与不具终端的波形，由图3可看出眼孔图案300中的眼部，在不具终端的电路中，在约1.6Gbps (每秒千兆位)处开始闭合，图4的眼孔图案400，在具有终端电阻器场合中，在约4.5Gbps处保持张开。故终端在维持信号完整度方面扮演着重要角色一以眼部张开来例示出。此归因于从接收器返回至驱动器的的反射效应，且此效应损坏现存的信号，并在眼部产生下落或峰值。此外，还有额外电源弹跳(supply bounce)效应(其中电流的快速变化，例如由电路中元件的切换所引起，使得电源电压振荡至高于和/或低于正常电平)，但图3和4中电源弹跳效应被很好控制。
[0038]信号反射所导致的数据损坏会严重限制系统可达的最大速度。但是无终端电路的益处在于相较于有终端电路，功耗更低，且功耗被限制到电路的动态功耗。
[0039]在一些实施例中，驱动器装置运作而使输出图的眼部的宽度及高度增加。在一些实施例中，驱动器装置可运作以处理具有最小或无终端电阻的通道，而通道也可操作用于在高速下传输数据。在一些实施例中，驱动器操作用于增加接收器输入处的眼部张开，藉此允许更好的接口性能。
[0040]在一些实施例中，可配置多维驱动器包括:
[0041](I)终端控制；
[0042](2)均衡/解加强控制；以及
[0043](3)反射控制。
[0044]图5例示了多维驱动器的实施例。在一些实施例中，终端控制利用驱动器电路至多个片段的划分。在图5中，驱动器500包括N个电路片段，这些片段被例示为片段I (510)、片段2 (540)并一直到片段N (545)。在一些实施例中，每一片段被进一步分成特定数目个(在此示例中为M个)电路单元，用以提供均衡/解加强块。在一些实施例中，每一片段的每一单兀包括电路结构。在此例不中，第一单兀包括第一晶体管(MlI) 512,其第一端子f禹合于电源电压VDD,而第二端子稱合于第一电阻器(Rll) 514的第一端。Rll 514的第二端稱合于第二电阻器(R12)516的第一端并且耦合至通信通道(CHAN) 560。R12 516的第二端耦合于第二晶体管(M12)518的第一端子，其中M12 518的第二端子接地。来自预驱动器505的输入数据信号在Mll与M12的栅极处被接收。此外，片段510的每一额外单元包含以相同方式构建的元件，例如第M-1个单元，该第M-1个单元包括有第一晶体管(M21)522、第一电阻器(R21)524、第二电阻器(R22) 526、和第二晶体管(M22) 528，并且一直到第M个单元，该第M个单元包括第一晶体管(M31)532、第一电阻器(R31)534、第二电阻器(R32)536、和第二晶体管(M32)538。元件的值反映了包含M个单元的N个片段的存在，且晶体管栅极宽度为W/ (M*N),而电阻为R*N*M欧姆。
[0045]如图所示，电路片段的两个维度与通道(CHAN)560的传送器侧相耦合，其中接收器(RX) 570耦合于CHAN560的接收器侧，通道经由第一电容器(Cl) 554在传送器侧接地、且经由第二电容器(C2) 574在接收器侧接地。
[0046]如图所示，预驱动器505提供M个样本d (O)、d(-l)，一直到D (-M)。在一示例中，若需一个抽头均衡，则样本d(0)、d(-l)在M个单元中分割以达到所需均衡。在一特定示例中，若需要两个抽头下的6dB均衡，则样本在M个单元中均等地分割。在一些实施例中，可用二进制加权而非线性加权来分割M个单元，如图5所提供者。
[0047]图6例示了驱动器的反射消去块的实施例。在一些实施例中，为了提供反射消去，片段中N个单元的每一个可进一步分成L个单元，如在图6反射消去块680中所例示的。如本文中所用的，L个单元可称为“子单元”。在此例示中，L个子单元中的第一子单元包含有第一晶体管(Ml 11) 612,其第一端子稱合于电源电压VDD,而第二端子稱合于第一电阻器(Rlll)614的第一端。Rlll 614的第二端耦合于第二电阻器(R112)616的第一端并且耦合至通信通道。R112 616的第二端耦合于第二晶体管(M112)618的第一端子，其中M112618的第二端子接地。来自预驱动器605的多个元件中的一个的输入数据信号样本在Mlll与M112的栅极处被接收。此外，反射消去块680的每一个额外子单元包含以相同方式构建的组件，例如第L-1个子单元，该第L-1个子单元包含第一晶体管(M121)622、第一电阻器(R121) 624、第二电阻器(R122) 626、和第二晶体管(M122) 628，并且一直到第L个子单元，该第L个子单兀包含第一晶体管(M131)632、第一电阻器(R131) 634、第二电阻器(R132)636、和第二晶体管(M132)638。元件的值反映了包含M个组件的N个片段的存在，每一个元件包含L个子单元,且晶体管栅极宽度为W/(M*N*L),而电阻为R*N*M*L欧姆。
[0048]在一些实施例中，反射消去块的L个子单元的每一个的输入取决于引起反射的最糟情况样本。要被考虑的额外参数是飞行时间(“tf”)，其为信号在驱动器与接收器之间传输所需的时间。目前及过去样本对具有时间偏移的反射衰减有影响，该时间偏移取决于飞行时间，其中飞行时间取决于特定通信通道的特性，包括器件封装、板、接合线、及通信通道的其它相关元件。
[0049]在一些实施例中，时间调整块，例如延迟锁定环路(DLL) /相位内插单元602，可用于提供消去反射分量所需要的精准定时控制。如图所示，来自DLL/相位内插器单元602的相位Clkpdk2,以及一直到Clk1可用来控制来自预驱动器605的兀件的信号的定时。在一些实施例中，每一相位(clkp CHvClk1)之间的相位差可以是越过通道的飞行时间tf的倍数级的。
[0050]图7为包括反射消去块的多维驱动器的实施例的例示。在此例示中，驱动器700包括N个片段(510、540及545)，每一片段进一步通过均衡/解加强块510而分成M个单元，如图5中所例示。这些单元从预驱动器505接收数据。此外，片段的每一单元进一步通过反射消去块680划分，如图6中所示，其中子单元接收由预驱动器605提供的经延迟的数据信号的样本，其中对经延迟样本的时钟控制由DLL/相位内插单元602提供。在一些实施例中，驱动器700可配置成提供对终端、均衡及反射的控制。
[0051]关于提供反射消去的方法、设备、或系统，图8例示了通道随时间的步阶响应。在此例示中，图表800提供了当驱动器具有从‘0’到‘I’的过渡时，接收器处的步阶响应(因而，例如从代表逻辑值‘0’的零伏特过渡到代表数值‘I’的电压。(要注意的是，观察系统脉冲响应会产生类似于图8所例示的结果)。虽然线被充电至VDD伏特，但是线上的反射产生不当的非单调扰动，此扰动对整体信号完整性有害。在一位时段(period)内可能有数个反射分量，因此可能需以分数位时间段分辨率来消去细微扰动。在此示例中，扰动发生在时间段tl、t2、t3及t4，且值分别为h0、hO+hl、h2及h3。
[0052]在一些实施例中，图8中例示的扰动可藉由反射消去块来补偿，诸如图6中的反射消去块680，其中DLL/相位内插单元602提供对应于时间段、(t2_tf) (t3-tf)、(t4-tf)等的相位，驱动器提供目前及先前位的加权值以补偿扰动。
[0053]在一些实施例中，为了做出必要的校正(如图9中所示)，方法、设备或系统提供检测接收器处的反射分量的数量与定时，这将于后描述。在一些实施例中，对反射分量的校正提供了有关反射元件及校正的数据的逆向通信。在一些实施例中，返回通道(backchannel)用来传达有关系数的最佳设定的信息。在一些实施例中，此信息可被存储，诸如将此类信息存储在DRAM存储器中。在一些实施例中，DLL可提供I (同相)、Q (正交相位)、Ibar、Qbar相位以用于四象限相位调整。在一些实施例中，相位内插器可基于来自校准逻辑块的相位编码(phase code)数据为每一预驱动器系数调整相位。[0054]在一些实施例中，正步阶与负步阶被用来评估有关反射行为的数据特性。在一些实施例中，在校准相位期间，正脉冲以非常低的频率被发送，返回通道被用来传送数据以为位时段的不同部分选择正确的参考电压。在一些实施例中，对经调整的每一时钟相位而言，参考电压被更新以检测接收器处的正确电压。以此方式，整个眼部可被扫描(以二维扫描方式)，且所确定的相位编码及参考电压数据被存储在校准逻辑中。
[0055]虽反射控制是根据I/O结构来例示的，但实施例并不限于此I/O结构。在一些实施例中，使用驱动器/接收器的反射消去(其定时可能不是位或时钟周期(clock period)的整数倍)被进一步用于其它信号通信。在一些实施例中，反射消去也可用来消去来自毗邻通道的串扰(crosstalk)或电源上的切换噪声——当电源噪声可由特定位序列确定时。在一些实施例中，上述消去也可应用在DRAM 1/0，其中定时及均衡信息可被存储在专门用来控制DRAM PHY的性能的寄存器中。
[0056]图9例示了提供反射消去的多维驱动器装置或系统的一部分的实施例。在此例示中，驱动器900包括反射消去块680，诸如图6中所例示的。如图所示，每一反射消去块680从预驱动器605接收带有经延迟样本的数据。
[0057]在一些实施例中，驱动器900耦合于通道(CHAN)960的第一端，其中接收器(RX)962连接于CHAN的第二端。在一些实施例中，RX的输出耦合于参考电压选择块964，该参考电压选择块964接收多个电压(Vrefl到VrefN)并提供所选电压作为RX962的第二输入。RX962与Vref选择块进一步耦合于返回通道(BCHAN)970。从返回通道接收的数据被校准逻辑块974接收，该校准逻辑块974提供来自校准相位的相位编码。在一些实施例中，装置包括DLL978及相位内插器976 (例如图6所示的DLL/相位内插器单元602的元件)。在一些实施例中，DLL978提供正交时钟元素(element) clk1、clkq、clki_bar以及clkq_bar到相位内插器976,该相位内插器976还接收来自校准逻辑的相位编码并该相位内插器976产生经延迟的样本时钟信号Clkl、Clk2，及一直到ClkL，而且产生向前时钟信号(forwarded clock signal)，其中向前时钟信号经由向前时钟通道(FCCHAN) 972来传输，用于RX962的时钟控制。
[0058]图10例示了提供反射消去的系统的一部分的实施例。在此示例中，驱动器1000在每一电路片段中包括有M个均衡/解加强块，这些片段为片段I 1010、片段2 1040，以及一直到片段N 1045，诸如图10中所示的。如图所示，预驱动器1005提供M个样本d(0)、d(-l)，以及一直到d(-M)。驱动器装置1000耦合在通信通道(CHAN) 1060的传送侧，其中接收装置1065的接收器(RX) 1070的第一输入可耦合于CHAN1060的接收侧。
[0059]在一些实施例中，反射消去块可被替代地放置在接收器装置1065中，诸如图10中所示的。在一些实施例中，RX 1070的输出耦合于串联的第一多个触发器或闩锁，示为第一触发器(FF1) 1073、第二触发器(FF2) 1074，以及一直到第M触发器(FFm) 1075。在一些实施例中，每一触发器1073-1075接收时钟信号elk。
[0060]在一些实施例中，接收装置1065还包括反射消去块1080，反射消去块包括耦合于RX1070的输出的串联的第二多个触发器或闩锁，示为第一反射触发器(FFKefl) 1083、第二反射触发器(FFKef2) 1084，以及一直到第L反射触发器(FFKefL) 1085。在一些实施例中，每一反射触发器1083-1085接收一个别经延迟的时钟信号，例示为FFKefl1083接收clkl，FFKef21084接收clk2，以及一直到FFKea1085接收clkL。在一些实施例中，第一多个触发器的每一个的采样输出以及第二多个触发器的每一个的采样输出通过求和块或其它组件1090求和，结果的总和作为RX1070的第二输入。
[0061]在一些实施例中，反射消去块1080还包括眼部监视器1081，该眼部监视器接收接收器1070的输出，以监视眼部输出。眼部监视器1081耦合于校准逻辑块1082，该校准逻辑块1082提供相位编码。在一些实施例中，装置包括DLL1086及相位内插器1087(像是图6所绘DLL/相位内插器单元602的组件)。在一些实施例中，DLL1086提供正交时钟元素clk1、clkq、clki_bar以及clkq_bar至相位内插器1087,该相位内插器1087还接收来自校准逻辑块1082的相位编码并且该相位内插器1087产生延迟的样本时钟信号clkl、clk2,以及一直到clkL。
[0062]在一些实施例中，眼部监视器电路1081为了加权参数(图中未示出)还有相位编码的最佳化而监视眼部宽度及高度。在一些实施例中，求和块1090以加权方式将来自第一与第二多个触发器的每一样本进行求和，例如根据加权因子αρ %等，其中对于被加总的所有分量也是如此。在一些实施例中，图10中所例示的反射消去技术提供了操作上的延伸，其中反射消去块提供消除反射分量的额外功能，使得RX1070可看到最佳化眼部张开。与TX的反射消去块相比，如图6和9中所例示的，RX反射消去块1080具有得自RX输入缓冲器的样本，且这些样本在分数时间段的意义上被延迟。举例而言，Clkl可在位过渡点之后被设为2Xtf (两倍飞行时间)时间延迟(其中为了简化目的，忽略RX缓冲器延迟)。在此示例中，当FFrefl的输出旨在提供适当加权分量以在接收器输入处消去此分量时，第一样本被反射并回到接收器。此技术扩展至反射消去块中每一其它样本。
[0063]图11例示了用于设备之间的接口的多维驱动器装置的实施例。在一些实施例中，第一设备(诸如系统1110)经由通道1150(其可表示一个或多个介于第一设备与第二设备之间的通道)耦合于第二设备(诸如存储器1160)。在一些实施例中，上述系统为芯片上系统(SOC)而存储器为动态随机存取存储器(DRAM)。在一些实施例中，系统1110及存储器1160中的一者或二者包括可配置多维驱动器装置。在此例示中，系统1110包括可配置多维驱动器装置1115(诸如图8中所例示的装置)，包括多个电路，其中每一电路包括一个或多个电路单元，且每一电路单元包括有多个电路子单元。在一些实施例中，驱动器装置1115经由通道1150耦合于接收器装置1170，而存储器1160包括可配置多维驱动器装置1165，该可配置多维驱动器装置1165经由通道1150耦合于接收器装置1120。
[0064]在一些实施例中，驱动器及接收器装置的参数(例如终端电阻)可以是对称或非对称的。举例而言，在从存储器1160往系统1110的读取操作中，数据被驱动器装置1165驱动至接收器装置1120，可能会有有效终端在存储器1160及系统1110这两侧，而在从系统1110往存储器1160的写入操作中，数据被驱动器装置1115驱动到接收器装置1170，可能会有终端电阻在系统1110这一侧，但在存储器1160这一侧对于接收器没有终端。
[0065]在一些实施例中，若存储器1160为辅助设备，则系统1110与存储器1160之间的链路的参数信息(诸如有关终端、均衡及反射能力的数据)可被存储在存储器1160的芯片上寄存器1175中。举例而言，系统可包括控制器1125，而存储器不包括控制器。在一些实施例中，参数信息被存储在芯片上寄存器1175中以供存储器1160访问。
[0066]图12是例示利用多维驱动器装置将数据从第一设备驱动到第二设备的过程的实施例的流程图。在一些实施例中，在第一设备与第二设备之间的通信接口(1200)中，第一设备包括可配置多维驱动器装置，而第二设备包括接收器装置。在一些实施例中，接收器装置也可以是可配置的，包括可配置终端电阻。在一些实施例中，可建构校准相位以确定电路参数，其可包括以低频传送信号(1202)。在一些实施例中，在校准与操作中，基于时钟信号与来自接收器装置的反馈产生用于信号样本输入的经延迟信号时钟以及用于接收装置的时钟(1204)，如以上图9所述的。在一些实施例中，确定第一设备的驱动器装置及第二设备的接收装置的必要参数(1206)。在一些实施例中，也确定第二设备的驱动器装置与第一设备的接收装置的反向连接的参数。在一些实施例中，接口的参数可存储在设备(诸如不包括控制器的存储器设备)的一个或多个寄存器中。
[0067]在一些实施例中，可藉由启用多达N个电路片段来配置驱动器装置的终端电阻(1208)。在一些实施例中，也可配置接收器装置的终端电阻。
[0068]在一些实施例中，藉由将特定信号样本提供给每一电路片段的M个(M为一个或更多个)电路单元来配置驱动器装置的信号均衡(1210)。在一些实施例中，针对通信接口配置信号反射消去(1212)。在一些实施例中，信号反射消去的配置包括藉由延迟去往每一电路单元的L个电路子单元的信号样本来配置驱动器装置，如图9所例示的。在一些实施例中，信号反射消去的配置包括藉由调整触发器设备的时钟控制来配置接收器装置，该触发器设备耦合于接收器，如图10所例示的。
[0069]在一些实施例中，系统是利用驱动器装置而操作的，该驱动器装置被配置成将信号从第一设备驱动到第二设备(1214)。
[0070]在以上描述中，出于说明目的阐述了众多具体细节以便提供对本发明的全面理解。然而，对本领域技术人员将显而易见的是，没有这些具体细节中的一些也可实践本发明。在其他情况下，公知结构和设备以框图的形式示出。在所示部件之间可以存在中间结构。本文中所描述或示出的部件可以具有未示出或未描述的附加输入或输出。所示元件或组件还能以不同的排列或次序来安排，包括对任何字段重新排序或修改字段大小。
[0071]本发明可包括各种过程。本发明的过程可由硬件组件来执行或可以用计算机可执行指令来包含，这可被用于使得用这些指令编程的通用或专用处理器或逻辑电路执行这些过程。或者，这些过程可由硬件和软件的组合来执行。
[0072]本发明的各部分可以作为计算机程序产品来提供，计算机程序产品可包括其上存储有计算机程序指令的计算机可读存储介质，计算机程序指令可被用来对计算机(或其他电子设备)进行编程来执行根据本发明的过程。机器可读介质可包括，但不限于，软盘、光盘、CD-ROM (压缩盘只读存储器)、以及磁光盘、ROM (只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPR0M(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储电子指令的其它类型的介质/机器可读介质。此外，本发明还可作为计算机程序产品来下载，其中该程序可以从远程计算机传送到作出请求的计算机。
[0073]许多方法是以其最基本的形式来描述的，但可以向这些方法中的任一个添加或从中删除过程，并且可以向所描述的消息中的任一个添加或从中减去信息，而不背离本发明的基本范围。对本领域技术人员而言显而易见的是，还可以作出许多修改和改编。各具体实施例不是为了限制本发明而是为了说明本发明来提供的。
[0074]如果说要素“A”耦合至或耦合于要素“B”，则要素A可直接耦合于要素B或例如通过要素C间接耦合。当说明书和权利要求书声称某一组件、特征、结构、过程或特性A“致使”某一组件、特征、结构、过程或特性B，这表示“A”是“B”的至少部分成因但也可以有至少一个其它组件、特征、结构、过程或特性帮助致使“B”。如果说明书指出“可”、“可以”或“可能”包含某一组件、特征、结构、过程或特性，则不是必须包括该具体组件、特征、结构、过程或特性。如果说明书或权利要求书提到“一”或“一个”要素，这不表示所描述要素只有一个。如果说明书述及“一个(a，英文中的不定冠词)”或“一个(an，英文中的不定冠词)元件，则这不意味着仅有单个所描述的元件。”
[0075]实施例是本发明的实现或示例。说明书中对“实施例”、“一个实施例”、“某些实施例”或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少某些实施例中，但不一定包括在所有实施例中。“实施例”、“一个实施例”或“某些实施例”的多次出现不一定都指示同样的实施例。应当理解，在对本发明的示例性实施例的以上描述中，出于流水线化本发明以及帮助理解各发明性方面中的一个或多个的目的，本发明的各个特征有时被一起分组在单个实施例、附图、或对实施例或附图的描述中。
【权利要求】
1.一种驱动器电路装置，包括: 预驱动器，用以提供数据信号； 多个电路，用以从所述预驱动器接收与驱动所述数据信号， 其中: 所述多个电路是针对所述驱动器电路装置的终端电阻而可配置的； 所述多个电路中的每一个 由一个或多个电路单元组成，所述一个或多个电路单元是针对所述驱动器装置的均衡控制而可配置的，以及 所述一个或多个电路单元中的每一个由多个电路子单元组成，所述电路子单元是针对所述驱动器装置的信号反射控制而可配置的；以及 具有通信通道的接口，所述多个电路耦合于所述通信通道。
2.如权利要求1所述的驱动器电路装置，其特征在于，所述多个电路自单元中的每一个包括第一电阻器及第二电阻器，其中: 所述第一电阻器的第一端耦合于所述通信通道，并且所述第一电阻器的第二端耦合于第一晶体管的第一端子； 所述第二电阻器的第一端耦合于所述通信通道，并且所述第二电阻器的第二端耦合于第二晶体管的第一端子；以及 所述第一晶体管的第二端子耦合于电源电压，并且所述第二晶体管的第二端子接地。
3.如权利要求1所述的驱动器电路装置，其特征在于，输入信号的一系列信号样本中的信号样本被提供给每一电路单元，且其中信号样本的一系列被延迟版本中的一个被提供给每一电路单元。
4.如权利要求3所述的驱动器电路装置，其特征在于，所述多个电路通过在所述一个或多个电路单元中提供多个信号样本以产生对所述驱动器电路装置加权的所需信号而可配置用于均衡控制。
5.如权利要求3所述的驱动器电路装置，其特征在于，每一电路的所述多个电路子单元通过对所述信号样本提供多个延迟以提供对所述驱动器电路装置与同所述通信通道耦合的接收器电路装置之间的信号反射的控制，而可配置用于信号反射控制。
6.如权利要求5所述的驱动器电路装置，其特征在于，所述信号样本的延迟的延迟时段不是时钟周期的整数倍。
7.如权利要求1所述的驱动器电路装置，其特征在于，所述驱动器装置包括N个电路，其中每一电路包括M个电路单元，且其中每一电路单元包括L个电路子单元。
8.如权利要求7所述的驱动器电路装置，其特征在于，电路子单元包括电阻为R欧姆的第一电阻器，且其中所述驱动器电路装置的第一电阻的值为RXNXMXL欧姆。
9.如权利要求7所述的驱动器电路装置，其特征在于，电路子单元包括第一晶体管，所述第一晶体管具有栅极宽度W，且其中所述驱动器电路装置的等效栅极宽度值为W/(NXMXL)。
10.一种通信系统，包括: 通信通道； 耦合于所述通信通道的第一设备，所述第一设备包括用以在所述通信通道上驱动数据信号的驱动器装置，所述驱动器装置包括用以接收与驱动所述数据信号的多个电路，其中: 所述电路就所述驱动器电路装置的终端电阻为可配置的，以及 所述电路中的每一个由一个或多个电路单元组成，所述多个电路单元是针对所述驱动器装置的均衡控制而可配置的；以及 耦合于所述通信通道的第二设备，所述第二设备包括用以从所述通信通道接收数据信号作为输入的接收器； 其中所述第一设备或所述第二设备中的任一者包括用以提供对所述系统的信号反射控制的多个可配置电路元件。
11.如权利要求10所述的系统，其特征在于，所述第一设备包括所述可配置电路元件，所述一个或多个电路单元由多个电路子单元组成，所述电路子单元是针对所述驱动器装置的信号反射控制而可配置的。
12.如权利要求11所述的系统，其特征在于，所述第二设备还包括参考电压选择块，所述参考电压选择块提供多个参考电压中的一个作为所述接收器的第二输入。
13.如权利要求11所述的系统，其特征在于，所述第一设备还包括校准逻辑块，用以接收所述接收器的输出并产生相位编码。
14.如权利要求13所述的系统，其特征在于，所述第一设备还包括耦合于所述校准逻辑块的相位内插器电路块，用以从所述校准逻辑块接收所述相位编码以及从延迟锁定环路接收时钟信号，以产生用于被提供至所述电路子单元的经延迟信号样本的时钟信号。
15.如权利要求10所述的系统，其特征在于，所述第二设备包括所述可配置电路元件。
16.如权利要求15所述的系统，其特征在于，所述第二设备包括求和元件，所述求和元件接收与所述接收器的输出串联耦合的第一多个触发器的输出以及与所述接收器的所述输出串联耦合的第二多个触发器的输出，第一多个触发器中的每一个由公共第一时钟信号来时钟控制，第二多个触发器中的每一个由相应的经延迟时钟信号来时钟控制。
17.如权利要求16所述的系统，其特征在于，所述求和元件产生的总和被提供作为所述接收器的第二输入。
18.如权利要求15所述的系统，其特征在于，所述第二设备还包括眼部监视器，用以监视来自所述接收器的所述输出的数据信号的眼部图案。
19.一种用于信号通信的系统，包括: 第一设备，所述第一设备包括具有多个电路的多维驱动器装置，所述驱动器装置包括: 可配置终端电阻，其中所述终端电阻的配置通过启用所述多个电路中的一个或多个来提供， 可配置信号加强，其中所述信号加强的配置通过被提供至每一电路的一个或多个电路单元中的每一个的信号样本来提供， 可配置反射消去，其中所述反射消去的配置通过用于被提供至一个或多个电路单元中的每一个的多个电路子单元里的每一个的所述信号样本的时钟控制的经延迟时钟来提供；以及 经由通信通道耦合于所述第一设备的第二设备，所述第二设备包括接收器装置，用以从所述通信通道接收数据信号。
20.如权利要求19所述的系统，其特征在于，所述第一设备还包括接收器装置，而所述第二设备还包括驱动器装置。
21.如权利要求20所述的系统，其特征在于，所述第一设备的所述驱动器装置的所述终端电阻与所述第二设备的所述驱动器装置的终端电阻可配置成彼此不同。
22.如权利要求19所述的系统，其特征在于，所述第一设备的所述接收器装置的终端电阻与所述第二设备的所述接收器装置的终端电阻可配置成彼此不同。
23.如权利要求22所述的系统，其特征在于，所述第一设备的所述接收器装置或所述第二设备的所述接收器装置可配置成不具有终端电阻。
24.如权利要求19所述的系统，其特征在于，所述第一设备为芯片上系统(SOC)，而所述第二设备为动态随机存取存储器(DRAM)。
25.如权利要求19所述的系统，其特征在于，所述经延迟时钟的延迟时段不是时钟周期的整数倍。
26.一种用于配置通信接口的方法，包括: 确定第一设备与第二设备之间的接口的参数，所述第一设备包括可配置驱动器装置，而所述第二设备包括接收装置； 通过启用多个电路中的一个或多个来配置所述第一设备的所述驱动器装置的终端电阻； 通过提供多个特定信号样本至多个电路中的每一个的一个或多个电路单元来配置所述驱动器装置的信号均衡；以及 配置所述通信接口的信号反射消去。
27.如权利要求26所述的方法，其特征在于，还包括对所述通信接口实施校准阶段，以确定所述接口的所述参数。
28.如权利要求27所述的方法，其特征在于，所述校准阶段包括以降低的时钟速度对所述第一设备与所述第二设备进行时钟控制。
29.如权利要求26所述的方法，其特征在于，建置信号反射消去包括所述驱动器装置向多个电路中的每一个的多个电路单元中的每一个的多个电路子单元的信号样本的输入提供特定定时延迟。
30.如权利要求26所述的方法，还包括提供所述接收器装置的接收器的输出至第一多个触发器以及第二多个触发器，并且对所述第一多个触发器以及所述第二多个触发器的输出进行求和，并且其中配置信号反射消去包括所述接收器装置提供用于所述第二多个触发器的多个定时延迟。
31.一种反射消去装置，包括: 时间调整单元，用以产生多个时钟信号； 预驱动器，包括多个元件，所述多个元件中的每一个用以接收所述多个时钟信号中的一个，所述多个预驱动器元件中的每一个用以提供被延迟达所述相应时钟信号所确定的时间的数据样本；以及 耦合于第一节点的多个电路单元，，每一电路单元包括: 第一晶体管，所述第一晶体管的第一端子耦合于电源电压； 第一电阻器，所述第一电阻器的第一端耦合于所述第一晶体管的第二端子，所述第一电阻器的第二端耦合于所述第一节点； 第二晶体管，所述第二晶体管的第一端子接地；以及 第二电阻器，所述第二电阻器的第一端耦合于所述第二晶体管的第二端子，并且所述第二电阻器的第二端耦合于所述第一节点； 其中，所述多个电路单元中的每一个用以从所述预驱动器元件中相应的一个接收数据信号样本，所述多个电路单元基于所述时间调整单元对所述多个时钟信号的定时调整而可配置用于信号反射消去。
32.如权利要求31所述的装置，其特征在于，所述时间调整单元包括: 经延迟锁定环路元件，用以接收时钟信号；以及 耦合于所述经延迟锁定环路元件的相位内插器元件，所述相位内插器元件用以从校准逻辑接收数据信号相位编码。
【文档编号】G06F1/00GK103547978SQ201280024945
【公开日】2014年1月29日 申请日期:2012年6月22日 优先权日:2011年6月30日
【发明者】S·冈德, R·伊萨克 申请人:晶像股份有限公司
最新回复(0)