液晶显示器件及包括该液晶显示器件的电子设备的制作方法

xiaoxiao2020-7-2  2

【知识产权代理】【专利服务】Tel:18215660330

专利名称:液晶显示器件及包括该液晶显示器件的电子设备的制作方法
技术领域
本发明的一个实施方式涉及包括使用氧化物半导体的场效应晶体管的半导体器件。在本说明书中,半导体器件指的是能够通过利用半导体特性工作的所有基型的器件,并且诸如液晶显示器件的电光器件、半导体电路以及电子设备都是半导体器件。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜形成薄膜晶体管的技术备受关注。薄膜晶体管被用于以液晶电视为典型的显示设备。作为可应用于薄膜晶体管的半导体薄膜,硅基半导体材料是公知的。但是,作为另一材料,氧化物半导体备受关注。作为氧化物半导体的材料,氧化锌或含有氧化锌作为其成分的材料是公知的。而且,已公开了使用电子载流子浓度低于1018/cm3的非晶氧化物(氧化物半导体)形成的薄膜晶体管(专利文献1至3)。[专利文献1]日本专利申请公开2006-165527号公报[专利文献2]日本专利申请公开2006-165528号公报[专利文献3]日本专利申请公开2006-165529号公报

发明内容
然而,在形成工艺中产生的与氧化物半导体膜的化学计量组成的差异在一些情形中会成为问题。例如,在膜中氧过剩或缺乏的情况下或所包含的作为杂质的氢成为电子供体的情况下,导电率改变。即使在电子载流子浓度低于1018/cm3时,氧化物半导体也是基本为η型的氧化物半导体,且上述专利文献所公开的薄膜晶体管的开关比仅为约103。这种薄膜晶体管的开关比低的原因是截止电流大。本发明的一个实施方式是一种包括具有稳定电特性(例如,截止电流极低)的薄膜晶体管的显示器件。本发明的一个实施方式是一种包括薄膜晶体管的液晶显示器件,在该薄膜晶体管中使用作为通过去除在氧化物半导体中用作电子供体(供体)的杂质获得的本征或基本上本征的半导体、且其能隙大于硅半导体的氧化物半导体来形成沟道区。S卩,本发明的一个实施方式是一种包括使用氧化物半导体膜形成沟道区的薄膜晶体管的液晶显示器件。氧化物半导体所包含的氢或OH键极少,以使氧化物半导体所包含的氢为小于或等于5 X IO1Vcm3,优选为小于或等于5 X IO1Vcm3,更优选为小于或等于5 X IO17/ cm3,并且使氧化物半导体膜的载流子浓度设置为小于或等于5X IO1Vcm3,优选为小于或等 T 5X IO1Vcm30氧化物半导体的能隙为大于或等于&V,优选为大于或等于2. kV,更优选为大于或等于:3eV,且形成供体的诸如氢的杂质被极大地减少,以使载流子浓度为小于或等于
41 X IO1Vcm3,优选为小于或等于1 X 1012/cm3。当这样的高度纯化的氧化物半导体被用于薄膜晶体管的沟道形成区时,即使沟道宽度为IOmm且漏电压为10V,氧化物半导体也工作以使在栅电压为-5V至-20V时漏电流为小于或等于1X10_13A。本说明书所公开的本发明的一个实施方式是一种液晶显示器件。 在该液晶显示器件中,薄膜晶体管设置在像素部中所设置的信号线和像素电极之间,该薄膜晶体管包括栅电极;设置成与栅电极重叠的栅极绝缘层;设置成隔着栅极绝缘层与栅电极重叠的氧化物半导体层;以及设置成与氧化物半导体层的一部分重叠的源电极和漏电极。不形成与所述像素电极电连接的辅助电容器。本发明的另一个实施方式是一种液晶显示器件。在该液晶显示器件中,薄膜晶体管包括栅电极;与栅电极重叠地设置的栅极绝缘层;隔着栅极绝缘层与栅电极重叠地设置的氧化物半导体层;以及设置成与氧化物半导体层的一部分重叠的源电极和漏电极。该薄膜晶体管设置在信号线和像素电极之间,信号线和像素电极分别设置在一个像素中的多个子像素中。不形成与像素电极电连接的辅助电容器。注意,辅助电容器是指意图性地设置的电容器,并且可以形成有非意图性地设置的寄生电容。根据本发明的一个实施方式,因为截止电流降到小于或等于IX IO-13A,所以不必设置用来保持施加到像素的信号电压的电容器。也就是说,因为不必在每个像素中设置辅助电容器,所以可以提高开口率。此外,由于使用根据本发明的一个实施方式的薄膜晶体管的像素可保持在特定状态(写入视频信号的状态)下,因此甚至在显示静态图像时也可进行稳定的工作。


图IA和IB是液晶显示器件的俯视图和截面图;图2A和2B是液晶显示器件的俯视图和截面图;图3A至3D是液晶显示器件的制造方法的截面图;图4示出其中使用氧化物半导体的薄膜晶体管的Vg-Id特性;图5A和5B是其中使用氧化物半导体的薄膜晶体管的照片;图6A和6B是其中使用氧化物半导体的薄膜晶体管的Vg-Id特性(温度特性);图7示出液晶显示器件;图8是其中使用氧化物半导体的具有反交错型结构的薄膜晶体管的纵向截面图;图9A和9B是沿图8所示的A-A'截面的能带图(示意图);图IOA和IOB是沿图8所示的B-B'截面的能带图(示意图);图IOA示出对栅极 (Gl)施加正电压(+Ve)的状态,而图IOB示出对栅极(Gl)施加负电压(-Ve)的状态;图11示出真空能级和金属的功函数(ΦΜ)之间的关系以及真空能级和氧化物半导体的电子亲和力(X)之间的关系;图12Α和12Β各自示出一液晶显示器件;图13Α和13Β各自示出一液晶显示器件;图14Α和14Β示出液晶显示器件;图15Α和15Β各自示出一液晶显示器件;
图16A和16B各自示出一液晶显示器件;图17A至17C各自示出一电子设备;图18A至18C各自示出一电子设备;图19示出硅MOS晶体管的源极与漏极之间的带结构。
具体实施例方式本发明的各个实施方式将参照附图进行详细说明。但是,本发明不限于下面的说明,所属技术领域的普通技术人员可以容易地理解本文中所揭示的实施方式和细节可以各种方式修改而不脱离本发明的宗旨及范围。因此,本发明不应该被解释为限定在本文中所包括的实施方式的内容中。注意,在下面所说明的本发明的结构中,使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略其重复说明。注意,有时为了简单起见,本说明书中附图所示的每一个结构的大小、层的厚度、 或区域放大表示。因此,本发明的各个实施方式不限于这种比例。注意,本发明所使用的诸如“第一”、“第二”和“第三”的术语用于避免多个元件的混淆,并且并不意味着限制这些结构元件的个数。因此,例如可以将术语“第一”适当地置换为术语“第二”、“第三”等。(实施方式1)下面说明其中使用根据本发明的一个实施方式的薄膜晶体管构成液晶显示器件的像素的例子。在本实施方式中,在液晶显示器件中,作为一示例将示出并描述像素中所包括的薄膜晶体管以及与该薄膜晶体管连接的电极(也称为像素电极)。注意,像素包括设置在显示器件的每个像素中的元件,例如,薄膜晶体管、用作像素电极的电极以及向元件供给电信号的布线等。另外,像素可以包括滤色片等。例如,在包括R、G和B色素的彩色显示器件中,图像的最小单元由三种像素,即R像素、G像素及B像素构成。注意,当记载为“A与B相连接”时,本文中包括A与B彼此电连接的情况以及A与 B彼此直接连接的情况。此处,A与B是对象物(例如,器件、元件、电路、布线、电极、端子、 导电膜或层等)。存储电容是液晶元件的电容和单独设置的电容器的电容的组合。前者称为液晶电容,后者称为辅助电容以作区分。首先,作为常规液晶显示器件中的像素部的示例,图2A示出俯视图。图2A所示的薄膜晶体管具有称为反交错型结构的一种底栅型结构,其中在与栅电极重叠的氧化物半导体层上设置用作源电极和漏电极的布线层。图2A所示的像素部包括用作扫描线的第一布线2101、用作信号线的第二布线 2102A、氧化物半导体层2103、电容线2104以及像素电极2105。此外,图2A中的像素部包括用来使氧化物半导体层2103和像素电极2105电连接的第三布线2102B。第一布线2101还用作薄膜晶体管2106的栅电极。第二布线2102A还用作薄膜晶体管2106的源电极和漏电极之一以及电容器的一个电极。第三布线2102B还用作薄膜晶体管2106的源电极和漏电极中的另一个。电容线2104用作电容器的另一个电极。注意,第一布线2101及电容线2104形成在同一层中,而第二布线2102A及第三布线2102B形成在同一层中。此外,第三布线2102B 和电容线2104彼此部分地重叠,以形成液晶元件的辅助电容器(电容器)。薄膜晶体管 2106中所包括的氧化物半导体层2103隔着栅极绝缘膜2113(未示出)设置在第一布线 2101 上。图2B示出沿图2A中的点划线A1-A2的截面结构。在图2B所示的截面结构中,在衬底2111上隔着基底膜2112设置电容线2104和用作栅电极的第一布线2101。栅极绝缘膜2113设置成覆盖第一布线2101及电容线2104。 在栅极绝缘膜2113上设置有氧化物半导体层2103。此外,在氧化物半导体层2103上设置有第二布线2102A和第三布线2102B,且在其上设置有用作钝化膜的氧化物绝缘层2114。在氧化物绝缘层2114中形成有开口部。在开口部中像素电极2105和第三布线2102B彼此连接。电容器通过将栅极绝缘膜2113用作电介质由第三布线2102B和电容线2104构成。注意,如图7所示,图2A和2B中所示的像素对应于衬底700上排列成矩阵的多个像素701。图7示出其中在衬底700上放置有像素部702、扫描线驱动电路703及信号线驱动电路704的结构。根据从连接到扫描线驱动电路703的第一布线101供给的扫描信号,按行确定像素701是选择状态还是非选择状态。从连接到信号线驱动电路704的布线2102A 向根据扫描信号选择的像素701供给视频电压(也称为图像信号、视频信号或视频数据)。图7示出其中在衬底700上设置有扫描线驱动电路703和信号线驱动电路704的结构;替代地,可以在衬底700上设置扫描线驱动电路703和信号线驱动电路704之一。仅像素部702可被设置在衬底700上。图7示出在像素部702中多个像素701排列成矩阵(条形)的示例。注意,像素 701不必排列成矩阵,而可排列成三角图案或拜尔(Bayer)排列。作为像素部702的显示方法,可以采用渐进式方法或交错式方法。注意,在进行彩色显示时,像素中受控制的色素并不限于R(红色)、G (绿色)和B (蓝色)的三种颜色,并且例如可以采用RGBW(W对应于白色)、或添加有黄色、青色、品红色等的一种或多种颜色的色素等的RGB。此外,在色素点之间,显示区域的大小可不同。在图7中,第一布线2101和第二布线2102A根据行方向和列方向上的像素的数量形成。注意,取决于一个像素中所包括的子像素的数量或该像素中的晶体管的数量,可增加第一布线2101和第二布线2102A的数量。像素701可用一些像素所共享的第一布线2101 和第二布线2102A驱动。注意,在图2A中,第二布线2102A是矩形的;替代地,第二布线2102A可包围第三布线2102B (具体地,第二布线2102A可为U形或C形)以使其中载流子移动的区域的面积增大,从而增加流过电流的量。注意,薄膜晶体管是具有包括栅极、漏极和源极的至少三个端子的元件。该薄膜晶体管在漏区和源区之间具有沟道区,且电流可以流过漏区、沟道区和源区。在此,因为晶体管的源极和漏极取决于晶体管的结构、工作条件等可互换,所以难以限定哪一个是源极或漏极。因此,有时不将用作源极或漏极的区域称为源极或漏极。在此情况下,作为示例,源极和漏极之一可称为第一端子、第一电极、或者第一区,而源极和漏极中的另一个称为第二端子、第二电极或者第二区。接着,图IA和IB中示出根据本发明的一个实施方式的像素部的结构示例。图IA示出从图2A中的常规示例的像素部的结构中省略电容器(辅助电容器)的结构。因此,电容线并非是必要的,并且第三布线102B不用作电容器的电极。第三布线102B提供仅与像素电极105连接的布线作为源电极或漏电极,这导致面积缩小。因此,可以大幅度地提高开口率。注意,作为本发明的一个实施方式的其中省略了电容器的像素部的结构示例中, 可具有与所述常规示例相同的结构(电容器除外)。此外,虽然作为示例描述了具有反交错型结构的晶体管,但是可以采用具有诸如底接触型结构或顶栅型结构等的另一结构的晶体管。为了如上所述从像素部省略电容器,像素的电位需要只使用带电荷液晶元件保持特定时段。为此,需要使薄膜晶体管的截止电流充分地降低。参照图3A至3D描述用来实现这些特性的薄膜晶体管的制造方法的一个示例。玻璃衬底可用作透光衬底111。在衬底111上设置基底膜112以防止杂质从衬底 111扩散,或提高衬底111与设置在衬底111上的各元件之间的粘性。注意,不一定需要设置基底膜112。接着,在基底膜112上形成导电层。然后进行第一光刻步骤,以使形成抗蚀剂掩模并通过蚀刻去除不必要的部分,藉此形成第一布线101。此时,优选进行蚀刻以使第一布线 101的边缘逐渐变细。图3A是此阶段的截面图。优选使用诸如铝或铜等的低电阻导电材料形成第一布线101。因为铝的单独使用有耐热性低且容易腐蚀等缺点,所以铝优选与耐热导电材料组合使用。作为耐热导电材料可以使用选自钛、钽、钨、钼、铬、钕和钪的元素、包含上述元素的任一种作为其成分的合金、 组合上述元素的任一种的合金或包含上述元素的任一种作为其成分的氮化物。注意,可以通过喷墨法或印刷法形成薄膜晶体管中所包括的布线等。因为在不使用光掩模的情况下也可以制造布线等,所以可以容易地改变晶体管的布局。此外,由于不必使用抗蚀剂,因此可以降低材料成本,并减少步骤数量。此外,也可以通过喷墨法或印刷法形成抗蚀剂掩模等。因为可通过喷墨法、印刷法仅在期望部分形成抗蚀剂掩模,所以可以降低成本。也可以使用多色调掩模形成包括具有多种(通常是两种)厚度的区域的抗蚀剂掩模,从而形成布线等。接着,在第一布线101上形成绝缘膜(下面称为栅极绝缘膜113)。在本实施方式中,使用利用微波(2.45GHz)的高密度等离子体CVD装置形成栅极绝缘膜113。在此,高密度等离子体CVD装置指的是可实现大于或等于IX ion/cm3的等离子体密度的装置。例如,通过施加大于或等于3kW且小于或等于6kW的微波功率产生等离子体,来形成绝缘膜。向处理室引入甲硅烷气体(SiH4)、一氧化二氮(队0)及稀有气体作为源气,以大于或等于10 且小于或等于30 的压力产生高密度等离子体,从而在衬底上形成绝缘膜。 然后,停止甲硅烷气体的供给,并且不暴露于大气地引入一氧化二氮(N2O)和稀有气体,从而可对绝缘膜表面进行等离子体处理。在形成绝缘膜之后,至少进行通过引入一氧化二氮 (N2O)和稀有气体来对绝缘膜表面进行的等离子体处理。通过上述工艺步骤形成的绝缘膜的厚度薄,并且甚至在厚度例如小于IOOnm时也可确保可靠性。
在形成栅极绝缘膜113时,将引入到处理室的甲硅烷气体(SiH4)和一氧化二氮 (N2O)的流量比在1 10至1 200的范围内。此外,作为引入到处理室的稀有气体,可使用氦、氩、氪、氙等。具体而言,优选使用廉价的氩。另外,使用高密度等离子体CVD装置形成的绝缘膜具有优越的阶梯覆盖率,并且可以精确地控制绝缘膜的厚度。通过上述工艺过程形成的绝缘膜与利用常规平行板型PCVD装置得到的绝缘膜大不一样。在使用相同蚀刻剂的情况下对蚀刻速度进行比较的情况下,通过上述工艺过程形成的绝缘膜的蚀刻速度比利用常规平行板型PCVD装置形成的绝缘膜的蚀刻速度慢10%以上或20%以上。因此,利用高密度等离子体CVD装置形成的绝缘膜可以说是致密膜。在本实施方式中,使用利用高密度等离子体CVD装置形成的厚度为IOOnm的氧氮化硅膜(也称为SiOxNy,其中χ > y > 0)作为栅极绝缘膜113。作为栅极绝缘膜113的另一形成方法,可以使用溅射法。当然,栅极绝缘膜113不局限于这种氧化硅膜,且可形成有诸如氧氮化硅膜、氮化硅膜、氧化铝膜、或氧化钽膜等的另一绝缘膜的单层结构或分层结构。注意,优选在沉积氧化物半导体之前,通过将氩用作溅射气体的反溅射来去除附着到栅极绝缘膜113的表面的尘屑。注意,作为溅射气体,可以使用氮、氦等代替氩。替代地,也可以使用对氩添加氧、氢、N2O, Cl2或CF4等的溅射气体。接着,在栅极绝缘膜113上形成氧化物半导体膜。与使用非晶硅作为半导体层的晶体管相比,氧化物半导体用作半导体层的晶体管可以提高电场效应迁移率。注意,氧化物半导体的示例是氧化锌(SiO)、氧化锡(SnO2)等。此外,也可以对ZnO添加In、Ga等。作为氧化物半导体膜,可以使用表示为化学式InMO3(ZnO)mOii >0)的薄膜。注意, M标示选自Ga、Al、Mn及Co中的一种或多种金属元素。具体而言,M可以是Ga、fei及Al、 Ga及Mn或Ga及Co等。作为该氧化物半导体膜,还可以使用以下氧化物半导体诸如In-Sn-Ga-ai-Ο基氧化物半导体的四元金属氧化物;诸如h-Ga-Si-O基氧化物半导体、In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体以及Sn-Al-Si-O基氧化物半导体的三元金属氧化物;诸如In-Si-O基氧化物半导体、Sn-Si-O基氧化物半导体、Al-Si-O基氧化物半导体、Zn-Mg-O基氧化物半导体、Sn-Mg-O 基氧化物半导体、^-Mg-O基氧化物半导体、h-Ga-Ο基氧化物半导体的二元金属氧化物; h-0基氧化物半导体;Sn-O基氧化物半导体;以及Si-O基氧化物半导体等。此外,在上述氧化物半导体中可包含Si02。在此,h-Ga-Si-O基氧化物半导体是指包括铟(In)、镓(Ga)、 锌(Zn)的氧化物,而对于其化学计量成分比并没有限制。另外,In-Ga-Si-O基氧化物半导体可以包含除^uGajn以外的元素。此外,优选的是氧化物半导体的能隙为大于或等于 &V,优选为大于或等于2. kV,更优选为大于或等于;3eV。作为氧化物半导体使用化-6£1-&1-0基膜。这里使用摩尔比为h203 Ga2O3 ZnO =1:1: 1或In2O3 Ga2O3 ZnO = 1 1 2的靶并采用溅射法进行沉积。以如下条件沉积氧化物半导体衬底和靶之间的距离为100mm,压力为0. 6Pa,直流(DC)电源为0. 5kff, 并且气氛为氧气气氛(氧流量比为100%)。注意,优选使用脉冲直流(DC)电源,因为可以减少在膜沉积时产生的粉状物质(也称为微粒或尘屑)而膜厚度可变均勻。
在此情况下,优选在去除残留在处理室中的水分的同时形成氧化物半导体膜,以便于防止氧化物半导体膜中包含氢、羟基或水分。为了去除残留在处理室中的水分,优选使用捕集真空泵。例如,优选使用低温泵、 离子泵、或钛升华泵。排气单元可以是设置有冷阱的涡轮分子泵。在使用低温泵进行排气的沉积室中,去除氢原子、诸如水(H2O)等的含氢原子的化合物等,由此可以降低在该沉积室中形成的氧化物半导体膜所包含的杂质浓度。接着,进行第二光刻工艺,以使形成抗蚀剂掩模并通过蚀刻去除不必要的部分,由此形成氧化物半导体层103。对氧化物半导体层的第一加热处理可以对尚未加工成岛状氧化物半导体层的氧化物半导体膜进行。图3B是这个阶段的截面图。接着,对氧化物半导体层进行脱水或脱氢。进行脱水或脱氢的第一热处理的温度为大于或等于400°C且小于或等于750°C,优选为大于或等于425°C且小于或等于750°C。注意,当热处理的温度为大于或等于425°C时,热处理可以执行小于或等于1小时,而当温度低于425°C时,热处理优选执行大于或等于1小时。在此,向作为热处理装置之一的电炉引入衬底,且在氮气气氛下对氧化物半导体层进行热处理。然后,氧化物半导体层不暴露于大气,且向相同的炉引入高纯度氧气、高纯度队0气体或超干空气(露点为小于或等于-40°C, 优选为小于或等于-60°C)进行冷却。此时,优选所引入的气体中不包含水、氢等。替代地,引入到热处理装置中的气体的纯度优选为大于或等于6N(99. 9999% ),更优选为大于或等于7N(99. 99999% )(即,气体中的杂质浓度为小于或等于lppm,或优选为小于或等于
0. Ippm) ο注意,在本说明书中,在诸如氮等的惰性气体或稀有气体气氛下进行的热处理称为用于脱水或脱氢的热处理。在本说明书中,脱氢并非指示通过热处理仅对H2的消除。为方便起见,H、OH等的消除也称为脱水或脱氢。热处理装置不局限于电炉。例如,可以使用GRTA(气体快速热退火)装置、LRTA(灯快速热退火)装置等的RTA (快速热退火)装置。LRTA装置是用于通过从诸如卤素灯、金属卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)辐射来加热待处理物的装置。另外,LRTA装置不仅可具备灯,而且还可以具备用于通过电阻加热器等的加热器的热传导或热辐射对待处理物进行加热的装置等。GRTA是使用高温气体进行热处理的方法。作为气体,使用即使进行热处理也不与待处理物发生反应的诸如氮的惰性气体,或诸如氩等的稀有气体。可以采用这种RTA法在大于或等于600°C且小于或等于750°C的温度下进行数分钟的热处理。此外,在进行脱水或脱氢的第一热处理之后,可在氧气或队0气氛下以大于或等于 200°C且小于或等于400°C,优选大于或等于200°C且小于或等于300°C的温度进行热处理。在以大于或等于400°C且小于或等于750°C的温度对氧化物半导体层进行热处理时,可实现氧化物半导体层的脱水或脱氢;因而,可以防止后来该氧化物半导体层再次含水 (H2O)。在脱水或脱氢的同时,i型氧化物半导体层变成为氧缺乏型氧化物半导体层,即η型 (例如η—型、η+型等)氧化物半导体层。当形成与η型氧化物半导体层接触的氧化物绝缘膜时,氧化物半导体层成为氧过剩状态。因此,氧化物半导体层再次变成i型氧化物半导体层从而具有高电阻。使用这种氧化物半导体层的晶体管的阈值电压为正,从而晶体管呈现所谓的常截止特性。用于显示器件等的半导体器件的晶体管的栅电压优选尽量接近OV的正的阈值电压。在有源矩阵型显示器件中,重要的是电路中所包括的晶体管的电特性,且该显示器件的性能取决于电特性。具体地,晶体管的阈值电压是重要的。如果晶体管的阈值电压为负,则晶体管具有所谓的常导通特性,即即使栅极电压为OV时电流也在源电极和漏电极之间流过,从而难以控制使用该晶体管构成的电路。在阈值电压为正但其绝对值也大的晶体管的情形中,该晶体管有时因驱动电压不够高而不能进行开关工作。在η沟道型晶体管的情形中,优选只有在施加正的栅极电压之后才形成沟道且漏电流才开始流动。以下晶体管不适用为用于电路的晶体管除非提高驱动电压否则不形成沟道的晶体管;以及即使施加负电压时也形成沟道而使漏极电流流动的晶体管。在第一热处理中,氮或诸如氦、氖、氩等的稀有气体优选不含水、氢等。优选引入热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度设定为大于或等于6Ν(99. 9999% ), 更优选设定为大于或等于7Ν(99. 99999% )。在此,通过去除氢等的杂质变成本征或基本本征的氧化物半导体(被高度纯化的氧化物半导体)对于界面状态和界面电荷极其敏感;因而氧化物半导体与栅极绝缘膜之间的界面是重要的。因此,与高度纯化的氧化物半导体接触的栅极绝缘膜(GI)需要具有更高质量。例如,通过上述使用微波(2. 45GHz)的高密度等离子体CVD方法可以形成致密且耐压高的高质量的绝缘膜。高度纯化的氧化物半导体和高质量的栅极绝缘膜彼此紧密接触,由此界面状态密度可减小从而得到良好的界面特性。当然,只要方法能够形成优质的绝缘膜作为栅极绝缘膜,就可以采用另一成膜方法,诸如溅射法或等离子体CVD法。此外,其膜质量以及绝缘膜与氧化物半导体之间的界面的特性通过在绝缘膜形成之后执行的热处理改进的绝缘膜可形成为栅极绝缘膜。在任何情况下,可使用任何绝缘膜,只要该绝缘膜具有能够减小该绝缘膜与氧化物半导体之间的界面状态密度并形成良好界面的特性、以及具有作为栅极绝缘膜的良好性质即可。再者,当在温度为85°C、施加至栅极的电压为2X 106V/cm的条件下对包含许多杂质的氧化物半导体进行12小时的栅极偏压-温度应力测试(BT测试)时,杂质和氧化物半导体的主要成分之间的键因强电场(B 偏压)和高温(T 温度)被切断,且所生成的悬空键引发阈值电压(Vth)的漂移。对此,本发明通过尽量去除氧化物半导体的杂质,特别是氢、 水等以如上所述获得氧化物半导体膜与栅极绝缘膜之间的界面的良好特性,可以获得对于 BT测试也稳定的薄膜晶体管。接着,在氧化物半导体膜上通过溅射法或真空蒸镀法由金属材料形成导电膜。导电层的材料的示例为选自铝、铬、钽、钛、钼、和钨中的元素;包含以上述元素的任一种作为其主要成分的合金;或包含上述元素的任一种的组合的合金等。此外,在大于或等于 200°C且小于或等于600°C的温度下进行热处理的情况下,导电膜优选具有耐受在该温度范围中进行的热处理的足够耐热性。因为单独使用Al有诸如耐热性低且容易腐蚀等的缺点, 所以优选铝与耐热导电材料组合使用。作为这种耐热导电材料,可使用以下材料的任一种 选自钛、钽、钨、钼、铬、钕、钪中的元素;包含上述元素的任一种作为其成分的合金;包含上述元素的任一种的组合的合金;以及包含上述元素的任一种作为其成分的氮化物等。在此,导电膜具有单层结构的钛膜。导电膜可以具有两层结构,且可以在铝膜上层叠钛膜。替代地,导电膜也可以采用如下三层结构,即依次层叠钛膜、含钕的铝膜(Al-Nd膜)以及钛膜。进一步替代地,导电膜可具有单层结构的含硅铝膜。接着,进行第三光刻工艺,从而形成抗蚀剂掩模,且通过蚀刻去除不必要的部分,由此形成由导电膜构成的第二布线102A和第三布线102B。作为此时的蚀刻方法,可使用湿法蚀刻或干法蚀刻。例如,当通过使用过氧化氢氨水混合物(31wt%的过氧化氢水的氨水水=5 2 2)的湿法蚀刻对钛导电膜进行蚀刻时,可在对第二布线102A及第三布线102B进行选择性蚀刻的同时来使氧化物半导体层103残留。图3C是这个阶段的截面图。取决于蚀刻条件,有时在第三光刻工艺中蚀刻氧化物半导体层的露出区。在此情况下,在由第二布线102A及第三布线102B夹持的区域中氧化物半导体层103的厚度比第一布线101上的与第二布线102A及第三布线102B重叠的区域中的氧化物半导体层的厚度薄。接着,在栅极绝缘膜113、氧化物半导体层103、第二布线102A以及第三布线102B 上形成氧化物绝缘层114。在这个阶段中,氧化物半导体层103的一部分与氧化物绝缘层 114接触。通过适当地采用防止诸如水、氢等的杂质混入到氧化物绝缘层的方法,氧化物绝缘层114可形成为至少Inm的厚度。在本实施方式中,作为氧化物绝缘层通过溅射法形成氧化硅膜。膜沉积时的衬底温度为高于或等于室温且低于或等于300°C,且在本实施方式中为100°C。可以通过溅射法在稀有气体(通常是氩)气氛、氧气氛、或稀有气体(通常是氩)和氧气的混合气氛下形成氧化硅膜。作为用于沉积的靶,可以使用氧化硅靶或硅靶。 例如,通过使用硅靶,可以在氧及稀有气体的气氛下采用溅射法形成氧化硅膜。作为与变成氧缺乏状态且具有低电阻的氧化物半导体层接触地形成的氧化物绝缘层,使用不含诸如水分、氢离子、0H_等的杂质并防止它们从外部侵入的无机绝缘膜。具体地,使用氧化硅膜、氮氧化硅膜、氧化铝膜或氧氮化铝膜等。注意,也可以使用掺杂有磷(P)、硼(B)的用于沉积的靶,从而可形成添加有磷(P)、硼(B)的氧化物绝缘层。在本实施方式中,以如下条件使用其纯度为6N且电阻率为0. OlQcm的柱状多晶 B掺杂的硅靶通过脉冲DC溅射法形成氧化物绝缘层114 衬底和靶之间的距离(T-S距离) 为89mm,压力为0.4Pa,直流(DC)电源为6kW,且气氛为氧气(氧流量比率为100% )气氛。 其厚度为300nm。注意,氧化物绝缘层114设置在与氧化物半导体层的用作沟道形成区的区域上且与之相接触,且还用作沟道保护层。在此情况下,优选在去除残留在处理室中的水分的同时,形成氧化物绝缘层114, 以便于防止氧化物半导体层103及氧化物绝缘层114包含氢、羟基或水分。为了去除残留在处理室中的水分,优选使用捕集真空泵。例如,优选使用低温泵、 离子泵、钛升华泵。排气单元可以是设置有冷阱的涡轮分子泵。在使用低温泵进行排气的沉积室中,去除例如氢原子、诸如水(H2O)等的包含氢原子的化合物等,由此可以降低在该沉积室中形成的氧化物绝缘层114中的杂质的浓度。接着,在惰性气体气氛下进行第二热处理(优选在大于或等于200°C且小于或等于400°C的温度下,例如大于或等于250°C且小于或等于350°C的温度)。例如,在氮气气氛下进行250°C且1小时的第二热处理。通过第二热处理,在氧化物半导体层103的一部分保
12持与氧化物绝缘层114接触的状态下进行加热。当在氧化物半导体层103和氧化物绝缘层114接触的状态下进行第二热处理时, 其中通过第一热处理氢从氧化物半导体层103消除且其电阻降低而氧化物半导体层103变成为氧缺乏状态,与氧化物绝缘层114接触的区域变成为氧过剩状态。因而,在从与氧化物绝缘层114接触的区域的深度方向中,氧化物半导体层103变成高电阻(i型)氧化物半导体层。此外,也可以在大气中以大于或等于100°C且小于或等于200°C的温度进行大于或等于1小时且小于或等于30小时的热处理。例如,以150°C进行10小时的热处理。该热处理可以在固定加热温度下进行。替代地,可以多次反复地进行加热温度的以下变化加热温度从室温上升到大于或等于10(TC且小于或等于200°C的加热温度,然后降低到室温。 此外,可通过在降低压力下进行此热处理。在该降低压力下,可以缩减热处理时间。通过该热处理,氢从氧化物半导体层引入到氧化物绝缘层中;从而可以获得常截止的薄膜晶体管。 因此,可以提高半导体器件的可靠性。接着,通过第四光刻步骤及蚀刻步骤在氧化物绝缘层114中形成开口部121,并且形成透光导电膜。使用氧化铟(In2O3)、氧化铟锡(In2O-SnO2,下面缩写为ΙΤ0)等,通过溅射法或真空蒸镀法等形成透光导电膜。替代地,可以使用含氮的Al-Zn-O基膜(即Al-ai-0-Ν 基膜)、含氮的Si-O基膜、或含氮的Sn-Zn-O基膜。注意,Al-Si-O-N基膜的锌的成分比(原子%)为小于或等于47原子%,且大于膜中铝的成分比(原子%),并且膜中铝的成分比 (原子%)大于膜中的氮的成分比(原子%)。使用盐酸类溶液进行这种材料的蚀刻处理。 但是,在进行对ITO的蚀刻时特别容易产生残渣,所以可以使用铟锌氧化物(In2O3-SiO)来改善蚀刻加工性。注意,透光导电膜的成分比的单位是原子百分比(原子%),并且根据利用电子探针X射线微分析仪(EPMA)的分析进行估算。接着,进行第五光刻步骤以使形成抗蚀剂掩模,且通过蚀刻去除不必要的部分,由此形成像素电极105。图3D是这个阶段的截面图。以此方式,可制造包括截止电流低的薄膜晶体管106的像素。而且,像素排列成矩阵以构成像素部,由此可获得用来制造有源矩阵型液晶显示器件的衬底之一。在本说明书中,为方便起见这种衬底称为有源矩阵衬底。注意,在有源矩阵型液晶显示器件中,排列为矩阵的像素电极被驱动从而在屏幕上形成显示图案。具体而言,电压施加在所选择的像素电极和对应于该像素电极的对置电极之间,从而进行设置在像素电极和对置电极之间的液晶层的光学调制,且该光学调制被观察者识别为显示图案。诸如液晶元件等的显示元件被设置在像素电极105上。如上所述,本实施方式所述的省略了电容器的结构可以提高包括使用氧化物半导体的薄膜晶体管的像素的开口率。因此,液晶显示器件可以包括高清晰度的显示部。本实施方式可以与其他实施方式所记载的结构的任一个适当地组合来实现。(实施方式2)根据本发明的一个实施方式,氧化物半导体中会成为载流子的供体(或受体)的杂质减少到极低水平,由此使氧化物半导体成为本征或基本上本征的半导体,并将该氧化物半导体用于薄膜晶体管。在本实施方式中,以下描述使用测试元件组(也称为TEG)的截止电流的测量值。图4示出L/W = 3 μ m/10000 μ m的薄膜晶体管的初始特性,其中200个L/W = 3 μ m/50 μ m的薄膜晶体管并联连接。此外,图5A示出俯视图,而图5B示出放大其一部分的俯视图。图5B中的由虚线围绕的区域是L/W= 3μπι/50μπι且Lov = 1.5μπι的一个级的薄膜晶体管。为了测量薄膜晶体管的初始特性,在以下条件下测量源极-漏极电流(下面称为漏电流或Id)的变化特性,即Vg-Id特性衬底温度设定为室温,源极-漏极之间的电压(下面称为漏极电压或Vd)为10V,且源极-栅极之间的电压(下面称为栅极电压或Vg) 从-20V变化到+20V。注意,图4示出在-20V至+5V的范围内的Vg。如图4所示,沟道宽度W为10000 μ m的薄膜晶体管在Vd为IV及IOV时的截止电流为小于或等于1X10_13[A],且小于或等于测量仪器(安捷伦(Agilent)科技有限公司制造的半导体参数分析仪Agilent 4156C)的分辨率(IOOfA)。描述用于进行测量的薄膜晶体管的制造方法。首先,在玻璃衬底上通过CVD法形成用作基底层的氮化硅膜,且在氮化硅层上形成氧氮化硅膜。通过溅射法在氧氮化硅膜上形成钨层,作为栅电极层。在此,通过对钨层选择性地进行蚀刻来形成栅电极层。接着,在栅电极层上通过CVD法形成用作栅极绝缘层的厚度为IOOnm的氧氮化硅膜。接着,在栅极绝缘层上通过溅射法使用h-Ga-Si-O基金属氧化物靶(摩尔比为 In2O3 Ga2O3 ZnO = 1 1 2)来形成厚度为50nm的氧化物半导体膜。然后,通过对氧化物半导体膜进行选择性蚀刻来形成岛状的氧化物半导体层。接着,在氮气气氛下,利用洁净烘箱在450°C下进行1小时的第一热处理。接着,在氧化物半导体层上通过溅射法形成作为源电极层及漏电极层的钛层(厚度为150nm)。在此,通过对钛层进行选择性蚀刻形成源电极层及漏电极层,以使沟道长度L 为3 μ m且沟道宽度为50 μ m的200个薄膜晶体管并联连接,从而获得L/W为3 μ m/10000 μ m 的薄膜晶体管。接着,以与氧化物半导体层接触的方式通过反应溅射法形成用作保护绝缘层的厚度为300nm的氧化硅膜。通过对氧化硅膜进行选择性蚀刻来在栅电极层、源电极层及漏电极层上形成开口部。然后,在氮气气氛下在250°C下进行1小时的第二热处理。然后,在测量Vg-Id特性之前在150°C下进行10小时的加热。通过上述工艺,制造底栅型薄膜晶体管。如图4所示,薄膜晶体管的截止电流约为1X10_13[A]的原因是在上述制造工艺中可以充分地降低氧化物半导体层中的氢浓度。氧化物半导体层中的氢浓度为小于或等于 5 X IO19原子/cm3,优选为小于或等于5 X IO18原子/cm3,更优选为小于或等于5 X IO17原子 /cm3。注意,利用二次离子质谱分析技术(SIMQ进行氧化物半导体层中的氢浓度测量。虽然描述了使用^-Galn-O基氧化物半导体的例子,但是并没有特别的限制。作为另一种氧化物半导体材料,可将诸如In-Sn-Ga-Si-O膜的四元金属氧化物膜; 诸如 In-Ga-Zn-O 膜、In-Sn-Zn-O 膜、h-Al-Si-O 膜、Sn-fei-Zn-0 膜、AKa-Zn-O 膜、或 Sn-Al-Zn-O膜的三元金属氧化物膜;诸如In-Si-O膜、Sn-Si-O膜、Al-Si-O膜、Zn-Mg-O膜、 Sn-Mg-O膜、或h-Mg-Ο膜的二元金属氧化物膜膜、Sn-O膜、或&ι_0膜等用于氧化物半导体膜。此外,作为氧化物半导体材料,还可以使用混入有2. 5wt%至10wt%的AlOx的 h-Al-ai-Ο基氧化物半导体、或混入有2. 5衬%至10衬%的SiOx的In-Si-O基氧化物半导体。利用载流子测量仪测量的氧化物半导体层的载流子浓度优选小于或等于硅的本征载流子浓度,即1. 45 X IOuVcm3。具体地,该载流子浓度为小于或等于5 X IO1Vcm3,优选为小于或等于5X 1012/cm3。也就是说,可以使氧化物半导体层的载流子浓度尽量接近于0。薄膜晶体管还可以具有大于或等于IOnm且小于或等于IOOOnm的沟道长度L,这可以实现电路工作速度的加快,并且截止电流极低,这使得功耗进一步降低。此外,在电路设计中,在薄膜晶体管处于截止状态时,氧化物半导体层可被看作绝缘体。然后,对于本实施方式中制造的薄膜晶体管的截止电流的温度特性进行估算。当考虑使用薄膜晶体管的最终产品的耐环境性、性能的维持等时,温度特性是重要的。要理解,变化量越少越是优选,且产品设计的自由度增高。至于温度特性,利用恒温槽在以下条件获得Vg-Id特性设置有薄膜晶体管的衬底保持在-30°C、0°C、25°C、40 V、60°C、80°C、100°C、及120 V的相应恒定温度下,漏极电压设定为6V,并且栅极电压从-20V变化到+20V。图6A重叠地示出上述各温度下测量到的Vg-Id特性,而图6B放大地示出由虚线包围的截止电流范围。在附图中,箭头所示的最右端的曲线是在-30°C下得到的曲线,而最左端的曲线是在120°C下得到的曲线,并且在其他温度下得到的曲线位于其间。几乎没有观察到导通电流的温度依赖性。另一方面,如图6B的放大图中明显示出地,除栅极电压接近于20V之外,截止电流在所有温度下小于或等于IX 10_12[A],即接近测量仪器的分辨率, 且没有呈现温度依赖性。也就是说,甚至在120°C的高温下,截止电流维持为小于或等于 1 X 10_12[A],并且假设沟道宽度W是10000 μ m时可以知道截止电流非常小。包括高度纯化的氧化物半导体(纯化0 的薄膜晶体管几乎没有呈现截止电流对温度的依赖性。可以说如图9A的能带图所示,因为导电型极为趋近于本征型而费密能级位置于禁带的中间部分,从而氧化物半导体在纯化时不呈现温度依赖性。这还源自氧化物半导体的能隙为大于或等于3eV,且包括的热激发载流子极少的事实。另外,源区及漏区处于退化的状态,而这也没有呈现温度依赖性的一个因素。薄膜晶体管主要用从退化的源区注入到氧化物半导体的载流子操作,并且根据载流子浓度对温度没有依赖性,可以说明上述特性(截止电流对温度没有依赖性)。另外,下面参照能带图说明该极低的截止电流。图8是其中使用氧化物半导体的反交错型薄膜晶体管的纵向截面图。在栅电极 (GEl)上隔着栅极绝缘膜(GI)设置氧化物半导体层(OS),并且在其上设置有源电极(S)及漏电极(D)。图9A和9B是沿图8所示的A-A'截面的能带图(示意图)。图9A示出源极和漏极之间的电压为等电位(VD = 0V)的情况。图9B示出对漏极施加正电位(VD > 0V),而对源极不施加正电位的情况。图IOA和IOB是沿图8的B-B'截面的能带图(示意图)。图IOA示出栅极(Gl) 施加有正电位(+Ve)的状态,即薄膜晶体管处于源极和漏极之间流过载流子(电子)的导通状态。图IOB示出栅极(Gl)施加有负电位(-Ve)的状态,即薄膜晶体管处于截止状态(少数载流子不流过)的情况。图11示出真空能级与金属的功函数(ΦΜ)之间的关系以及真空能级与氧化物半导体的电子亲和力(X)之间的关系。在常温下,金属中的电子简并,且费密能级位于传导带中。另一方面,常规氧化物半导体一般是η型,并且该情形中的费密能级(Ef)位于更靠近传导带的位置、并且远离位于带隙中间部分的本征费密能级(Ei)。注意,已知氧化物半导体中的一部分氢形成受体,并且可以是使氧化物半导体成为η型氧化物半导体的一个原因。对于此,根据本发明的氧化物半导体是不通过添加杂质、而是通过去除作为η型杂质的氢以使包含尽可能少的不是氧化物半导体的主要成分的杂质进行高度纯化,成为本征(i型)半导体或尽可能接近本征半导体的氧化物半导体。也就是说,其特征是通过尽量多地去除诸如氢、水等的杂质而高度纯化,变成为i型(本征)半导体或基本上i型的半导体。因此,可以使费密能级(Ef)为与本征费密能级(Ei)相同的能级。当氧化物半导体的带隙(Eg)为3. 15eV时,其电子亲和力(X)被认为是4. ;3eV。用于形成源电极及漏电极的钛的功函数与氧化物半导体的电子亲和力(X)大致相等。在钛用作源电极及漏电极的此情况下,在金属-氧化物半导体界面上,不形成肖特基电子势垒。也就是说,在金属的功函数(ΦΜ)和氧化物半导体的电子亲和力(X)大致相等的情况下,当两者接触时得到图9Α所示的能带图(示意图)。在图9Β中,黑色圆点(·)表示电子。当向漏极施加正电位时,电子跨越阻挡层 (h)注入到氧化物半导体,然后流向漏极。在此情况下,阻挡层的高度(h)依赖于栅极电压及漏极电压而变化。当施加有正的漏极电压时,阻挡层的高度(h)小于没有施加电压的情形的图9A中的阻挡层的高度,即阻挡层的高度(h)小于带隙(Eg)的1/2。此时,如图9A所示,电子在栅极绝缘膜和高度纯化的氧化物半导体之间的界面上沿氧化物半导体的能量稳定的最低部分移动。在图9B中,当向栅极(Gl)施加负电位(反偏压)时,作为少数载流子的空穴的数量基本上为0,由此电流值变成尽量接近0的值。例如,甚至在薄膜晶体管的沟道宽度W为1 X IO4 μ m,且沟道长度为3 μ m时,截止电流也为小于或等于IO-13A,且可以得到0. lV/dec.(栅极绝缘膜的厚度为lOOnm)的亚阈值 (S 值)。图19示出使用硅半导体形成的晶体管的带结构。硅半导体的本征载流子密度为 1. 45 X IO1Vcm3 (300K),并且甚至在室温下也存在有载流子。这意味着甚至在室温下也存在热激发载流子。实际上使用添加有诸如磷或硼等的杂质的硅晶片。因此,在硅半导体中存在有大于或等于IX IO1Vcm3(个)的载流子,且载流子有助于源极-漏极之间的传导。再者, 硅半导体的带隙为1. 12eV,由此包括硅半导体的晶体管的截止电流依赖于温度而大幅度地变动。因此,不通过简单地将带隙宽的氧化物半导体用于晶体管,而通过高度纯化氧化物半导体以使尽量防止氧化物半导体包含不同于主要成分的杂质,从而载流子浓度变为小于或等于IX IO1Vcm3,优选为小于或等于lX1012/cm3,可以去除在实际工作温度下被热激发的载流子,并且晶体管可只使用从源极一侧注入的载流子工作。这可以将截止电流减小到小于或等于IX KT13A并得到即使温度变化截止电流也几乎没有变化的能够极稳定地工作的晶体管。在使用这种截止电流极低的薄膜晶体管制造存储电路(存储元件)等的情形中, 几乎没有泄漏。因此,可以更长时间段地储存存储数据。同样地,在液晶显示器件等中,可以抑制从存储电容器通过薄膜晶体管的泄漏;因此可以不设置辅助电容器而只使用液晶电容器来保持像素的电位。本实施方式可以与其他实施方式所记载的结构的任一个适当地组合而实现。(实施方式3)在本实施方式中,描述可应用于液晶显示器件的像素的结构及工作。图12A示出可以应用于液晶显示器件的像素配置的一例。像素3880包括晶体管 3881、液晶元件3882及电容器3883。晶体管3881的栅极与布线3885电连接。晶体管3881 的第一端子与布线3884电连接。晶体管3881的第二端子与液晶元件3882的第一端子电连接。液晶元件3882的第二端子与布线3887电连接。电容器3883的第一端子与液晶元件3882的第一端子电连接。电容器3883的第二端子与布线3886电连接。布线3884可用作信号线。信号线是用来将从像素的外部输入的信号电压传递到像素3880的布线。布线3885可用作扫描线。扫描线是用来控制晶体管3881的导通/截止的布线。布线3886可用作电容线。电容线是用来对电容器3883的第二端子施加预定电压的布线。晶体管3881可用作开关。电容器3883可用作辅助电容器。电容器是用来甚至在开关截止时也使信号电压持续施加到液晶元件3882的辅助电容器。布线3887可用作对置电极。对置电极是用来对液晶元件3882的第二端子施加预定电压的布线。注意,各布线可以具有的功能不局限于此,还可以具有各种功能。例如,通过使施加到电容线的电压变化, 可以调整施加到液晶元件的电压。图12B示出可以应用于液晶显示器件的像素结构的另一示例。图12B中的像素结构的示例,除了省略布线3887且液晶元件3882的第二端子和电容器3883的第二端子彼此电连接之外与图12A所示的像素结构相同。在液晶元件是水平电场模式(包括IPS模式、 FFS模式)的情况下可以应用图12B所示的像素结构示例。这是因为在水平电场模式液晶元件中,液晶元件3882的第二端子及电容器3883的第二端子形成在一个衬底上,由此容易使液晶元件3882的第二端子和电容器3883的第二端子电连接。通过采用如图12B所示的像素结构可以省略布线3887,由此可以使制造工艺简化并降低制造成本。在此,图13A和1 示出包括实施方式1所说明的薄膜晶体管的像素部。图13A 示出从图12A的结构中省略电容器3883的结构。此外,图1 是从图12B省略电容器3883 的结构,并且液晶元件的第二端子连接到公共布线889。如实施方式2所描述地,当使用截止电流充分低的薄膜晶体管时,在液晶元件中可以不设置并联的电容器(辅助电容器)而只使用液晶电容器来保持电位。当然,也可以与所述比较示例同样地设置电容器,且还可以缩小其尺寸。此外,可以形成比液晶元件的电容小的辅助电容器的电容。在本实施方式中, 以下描述省略了电容器的像素结构。图14A示出将具有图13A所示结构的多个像素排列为矩阵的情况的电路结构。图 14A所示的电路结构示出显示部中所包括的多个像素中的四个像素。置于i列和j行(i、j 是自然数)的像素表示为像素880_i,j,并且像素880_i,j分别与布线884_i、布线885_j 电连接。同样地,像素880_i+l,j与布线884_i+l、布线885_j电连接。同样地,像素880_连接。同样地,像素880_i+l,j+Ι与布线884_i+l、布线885_j+l电连接。注意,同一列或同一行中的多个像素可以共用各布线。在图14A所示的像素结构中,布线887是对置电极。因为对所有像素对置电极是公用的,布线887不用自然数i或j标记。另外,由于还可以使用图13B所示的像素结构,因此在设置有布线887的结构中也不一定需要布线887,且当另一布线用作布线887时可省略布线887。可以通过各种方法驱动图14A所示的像素结构。特别地,当通过采用称为交流驱动的方法驱动像素时,可以抑制液晶元件的劣化(烧坏)。图14B是示出在进行作为一种交流驱动的点反转驱动的情况下施加到图14A所示的像素结构中的各条布线的电压的时序图。通过点反转驱动,可以抑制在进行交流驱动时看到的闪烁。注意,图14B示出输入到布线885_j的信号985_j、输入到布线885J+1的信号985J+1、输入到布线884_i的信号 984_i、以及输入到布线884_i+l的信号984_i+l。在图14A所示的像素结构中,与布线885_j电连接的像素中的开关在一个帧周期的第j个栅极选择周期中进入选择状态(和导通状态),而在其他周期进入非选择状态(截止状态)。然后,在第j个栅极选择周期之后设置第j+Ι个栅极选择周期。通过这样地进行顺序扫描,在一个帧周期中顺序地选择所有像素。在图14B所示的时序图中,当电压设置成高电平时该像素中的开关进入选择状态,而当电压设置成低电平时该开关进入非选择状态。在图14B所示的时序图中,在第k帧(k是自然数)的第j个栅极选择周期中,对用作信号线的布线884_i施加正信号电压,而对布线884_i+l施加负信号电压。然后,在第 k帧的第j+Ι个栅极选择周期中,对布线884_i施加负信号电压,而对布线884_i+l施加正信号电压。然后,还对各信号线交替施加在每个栅极选择周期中极性反转的信号。由此,在第k帧中,对像素880」,j、像素880_i+l, j+1施加正信号电压,而对像素880_i+l, j、像素 880_i,j+1施加负信号电压。然后,在第k+Ι帧中,向每个像素中写入其极性与在第k帧中写入的信号电压相反的信号电压。由此,在第k+Ι帧中,对像素880_i,j、像素880_i+l,j+l 施加负信号电压,而对像素880_i+l,j、像素880_i,j+1施加正信号电压。如上所述,点反转驱动是其中在一个帧中施加其极性在相邻像素之间不同的信号电压,并且在每一个帧中使一像素的信号电压的极性相反的一种驱动方法。通过点反转驱动,可以抑制液晶元件的劣化并减少在要显示的图像的整个部分或一部分均勻时看到的闪烁。尽管在时序图中仅示出布线884的信号电压的极性,但是实际上在所显示的极性中可信号电压可具有各种值。在此,虽然描述了在每一个点(像素)使极性相反的情况;但是不局限于此,在每多个像素中可使极性相反。例如,通过在每两个栅极选择周期中反转要写入的信号电压的极性,可以减少写入信号电压的功耗。替代地,可以在每一列中使极性反转(源极线反转),或在每一行中使极性反转(使栅极线反转)。在此情形中,可以进行所谓的过驱动,其中对像素部施加过驱动电压,并提高液晶元件的响应速度来抑制模糊。由此,当显示活动图像时可清晰地显示其运动。具体而言,当如本发明的一个实施方式那样不设置不与液晶元件并联的电容器时,在对像素写入数据结束之后,介电常数根据液晶的状态变化而改变,且液晶本身的电容也改变,由此会改变像素所保持的电位;所以过驱动是有效的驱动方法。接着,将描述在液晶元件是以MVA模式或PVA模式等为典型的垂直取向(VA)模式时特别优选采用的像素结构及其驱动方法。VA模式具有如下优点当制造时不需要研磨工艺;进行黑图像显示时的光泄漏的量少;驱动电压电平低等;但是,VA模式的问题在于当从斜方向观看屏幕时图像质量降低(即视角较小)。为了增大VA模式中的视角,如图15A和 15B所示一个像素包括多个子像素的像素结构是有效的。图15A和15B所示的像素结构是像素包括两个子像素(第一子像素1080-1和第二子像素1080-2)的情况的示例。注意,一个像素中的子像素的数量并没有限于两个而可以是其它数量。子像素的数量越多,视角越大。多个子像素能够具有相同的电路结构。在此示出所有子像素都具有图13A中所示出的电路结构的情况。第一子像素1080-1包括晶体管1081-1及液晶元件1082-1。连接关系与图13A中的电路结构的连接关系相同。同样地,第二子像素1080-2包括晶体管1081-2及液晶元件1082-2。连接关系与图13A中的电路结构的连接关系相同。图15A中的像素结构对于一个像素中所包括的两个子像素,包括用作扫描线的两条布线1085(布线1085-1、布线1085-2)、以及用作信号线的一条布线1084。当以此方式在两个子像素之间共用信号线时,可以提高开口率。进一步地,可以简化信号线驱动电路, 从而可以降低制造成本。并且可以减少液晶面板和驱动器电路IC之间的连接的数量,从而可以提高成品率。图15B中的像素结构表示对于一个像素中所包括的两个子像素包括用作扫描线的一条布线1085、以及用作信号线的两条布线1084(布线1084-1、布线1084-2)。 当以此方式在两个子像素之间共用扫描线时,可以提高开口率。进一步地,可以减少扫描线的总数,从而在高清晰度的液晶面板中也能够使每一个像素的栅极线选择周期充分地长, 并且适当的信号电压可被写到每个像素。图16A和16B各自示意性地示出在图15B所示的像素结构中将液晶元件置换为像素电极形状的情形中各元件的电连接的示例。在图16A中,第一像素电极1088-1对应于图 15B中的液晶元件1082-1的第一端子,而第二像素电极1088-2对应于图15B中的液晶元件 1082-2的第一端子。也就是说,第一像素电极1088-1与晶体管1081-1的源极和漏极中之一电连接,而第二像素电极1088-2与晶体管1081-2的源极和漏极中之一电连接。在图16B 中,像素电极和晶体管之间的连接关系与图16A中的像素电极和晶体管之间的连接关系相反。也就是说,第一像素电极1088-1与晶体管1081-2的源极和漏极之一电连接,而第二像素电极1088-2与晶体管1081-1的源极和漏极之一电连接。虽然未图示,但各像素电极隔着液晶与对置电极连接而形成液晶元件。接着,通过使用根据本发明的一个实施方式的包括氧化物半导体层的薄膜晶体管,大致估计液晶显示器件中的各像素的开口率有多大提高。用来估计像素的开口率的参数如下包括氧化物半导体层的薄膜晶体管的泄漏电流为1 X 10_13 (A),面板尺寸为3. 4英寸,显示的灰度级为256个灰度级,输入的电压为 10V,且显示用的一个帧为1/60秒。此外,栅极绝缘膜的介电常数为3. 7(F/m),且厚度为 IXlO-7 (m)。首先,对将上述参数应用于像素数为M0XRGBX960的面板(称为第一面板) 时的电容器的面积及开口率进行估计。在该面板中,像素尺寸为^(μπι)Χ78(μπι),即 2. 03X ΙΟ"9(m2)0除了布线及薄膜晶体管所占的区域之外的面积为1.43X10_9(m2),而布线及薄膜晶体管所占的区域的面积为6. OOX 10-1(l(m2)。在第一面板中,辅助电容器所需要的最低电容值在具备包括氧化物半导体
19层的薄膜晶体管的像素中为4.25X10_14(F)。在此情况下,所需要的电容器面积为 1. 30 X 10_10 (m2);在像素中电容器所占的面积为6. 4 (% ),且开口率为64. 0 (% )。此外,对将上述参数应用于像素数为480XRGBX640的面板(称为第二面板) 时的电容器的面积及开口率进行估计。在该面板中,像素尺寸为36&!11)\108(4111),即 3. 89X 10_9(m2)。除了布线及薄膜晶体管所占的区域之外的面积为3.四X 10_9 (m2),而布线及薄膜晶体管所占的区域的面积为6. OOX 10-1(l(m2)。在第二面板中,辅助电容器所需要的最低电容值在具备包括氧化物半导体层的薄膜晶体管的像素中为4.25X10_14(F)。在此情况下,所需要的电容器面积为 1. 30X 10_10(m2);在像素中电容器所占的面积为3. 3(% ),且开口率为81. 2(% )。当对于这些第一面板及第二面板,使用根据本发明的一个实施方式的包括氧化物半导体层的薄膜晶体管时,可以缩减电容线并增大像素电极105所占的区域。在第一面板中算出的开口率为70. 4%,而在第二面板中算出的开口率为84. 5% ;因此可以知道通过省略电容器来大幅度地提高开口率。在本实施方式的像素中,通过与上述实施方式的结构组合,当制造包括使用氧化物半导体的薄膜晶体管的像素时可以提高开口率。本实施方式可以与其他实施方式所记载的结构的任一个适当地组合而实现。(实施方式4)在本实施方式中,将描述包括实施方式1-3的任一个所描述的液晶显示器件的电子设备的例子。图17A是便携式游戏机,其可以包括外壳9630、显示部9631、扬声器9633、操作键 9635、连接端子9636、记录介质读取部9672等。图17A所示的便携式游戏机可具有如下功能读出储存在记录介质中的程序或数据并将其显示在显示部上;以及通过与其他便携式游戏机进行无线通信而实现信息共享等。注意,图17A所示的便携式游戏机所具有的功能不局限于此,而可以具有各种各样的功能。图17B是数码相机,其可以包括外壳9630、显示部9631、扬声器9633、操作键 9635、连接端子9636、快门按钮9676、图像接收部9677等。图17B所示的带电视接收功能的数码相机可以具有如下各种功能,诸如拍摄静态图像和/或活动图像;对所拍摄像进行自动或手动校正;通过天线获得各种信息;储存所拍摄像或通过天线获得的信息;将所拍摄像或通过天线获得的信息显示在显示部上等。注意,图17B所示的带电视图像接收功能的数码相机可以具有各种功能,而不局限于这些功能。图17C是电视图像接收机,其可以包括外壳9630、显示部9631、扬声器9633、操作键9635、连接端子9636等。图17C所示的电视机可以具有如下功能将电视电波转换为图像信号;将图像信号转换为适于显示的信号;将图像信号的帧率进行转换等。注意,图17C 所示的电视机可以具有各种功能,而不局限于这些功能。图18A是计算机,其可以包括外壳9630、显示部9631、扬声器9633、操作键9635、 连接端子9636、定位设备9681、外部连接端口 9680等。图18A所示的计算机可以具有如下功能将各种信息(静态图像、活动图像、文字图像等)显示在显示部上;利用各种软件(程序)控制处理;进行诸如无线通信或有线通信等的通信;利用通信功能而连接到各种计算机网络;利用通信功能进行各种数据的发送或接收等。注意,图18A所示的计算机可以具有各种功能,而不局限于这些功能。图18B是手机,其可以包括外壳9630、显示部9631、扬声器9633、操作键9635、话筒9638等。图18B所示的手机可以具有如下功能在显示部上显示各种信息(例如静态图像、活动图像、文字图像等);将日历、日期、时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑;利用各种软件(程序)控制处理等。注意,图18B所示的手机可以具有各种功能,而不局限于这些功能。图18C是电子纸终端(也称为电子书或电子书阅读器),其可以包括外壳9630、显示部9631、操作键9635等。图18C所示的电子纸可以具有如下功能在显示部上显示各种信息(例如静态图像、活动图像、文字图像等);将日历、日期或时刻等显示在显示部上;对显示在显示部上的信息进行操作或编辑;利用各种软件(程序)控制处理等。注意,图18C 所示的电子纸可以具有各种功能,而不局限于这些功能。本实施方式所描述的电子设备各自可包括其中显示部中所包括的多个像素的开口率提高的液晶显示器件。在本实施方式可以与其他实施方式所记载的任一个结构适当地组合而实现。本申请基于2009年10月21日向日本专利局提交的日本专利申请S/ N. 2009-242787,该申请的全部内容通过引用结合于此。
权利要求
1.一种液晶显示器件,包括 薄膜晶体管;以及连接到所述薄膜晶体管的液晶元件, 其中所述薄膜晶体管包括氧化物半导体层, 其中所述液晶元件设置在像素中,以及其中在所述像素中不形成辅助电容器。
2.根据权利要求1所述的液晶显示器件,其特征在于,所述薄膜晶体管的截止电流是小于或等于1X10_13A。
3.根据权利要求1所述的液晶显示器件,其特征在于,所述氧化物半导体层具有小于或等于5X 1019/cm3的氢浓度及小于或等于5X IO1Vcm3的载流子浓度。
4.根据权利要求1所述的液晶显示器件,其特征在于,所述液晶元件设置在所述像素所包括的子像素中。
5.根据权利要求1所述的液晶显示器件,其特征在于,所述薄膜晶体管还包括 栅电极;设置成与所述栅电极重叠的栅极绝缘层;以及设置成与所述氧化物半导体层的一部分重叠的源电极及漏电极,其中所述氧化物半导体层设置成隔着所述栅极绝缘层与所述栅电极重叠。
6.一种包括根据权利要求1所述的液晶显示器件的电子设备。
7.一种液晶显示器件,包括 薄膜晶体管;以及连接到所述薄膜晶体管的液晶元件, 其中所述薄膜晶体管包括氧化物半导体层, 其中所述液晶元件设置在像素中,以及其中在所述像素中所述薄膜晶体管及所述液晶元件与辅助电容器分离。
8.根据权利要求7所述的液晶显示器件,其特征在于,所述薄膜晶体管的截止电流是小于或等于1X10_13A。
9.根据权利要求7所述的液晶显示器件,其特征在于,所述氧化物半导体层具有小于或等于5X 1019/cm3的氢浓度及小于或等于5X IO1Vcm3的载流子浓度。
10.根据权利要求7所述的液晶显示器件,其特征在于,所述液晶元件设置在所述像素所包括的子像素中。
11.根据权利要求7所述的液晶显示器件,其特征在于,所述薄膜晶体管还包括 栅电极;设置成与所述栅电极重叠的栅极绝缘层;以及设置成与所述氧化物半导体层的一部分重叠的源电极及漏电极,其中所述氧化物半导体层设置成隔着所述栅极绝缘层与所述栅电极重叠。
12.一种包括根据权利要求7所述的液晶显示器件的电子设备。
13.一种液晶显示器件,包括 薄膜晶体管;以及通过无分支的一条布线连接到所述薄膜晶体管的液晶元件,其中所述液晶元件设置在像素中,以及其中所述薄膜晶体管包括氧化物半导体层。
14.根据权利要求13所述的液晶显示器件,其特征在于,所述薄膜晶体管的截止电流是小于或等于1X10_13A。
15.根据权利要求13所述的液晶显示器件,其特征在于,所述氧化物半导体层具有小于或等于5X 1019/cm3的氢浓度及小于或等于5X IO1Vcm3的载流子浓度。
16.根据权利要求13所述的液晶显示器件,其特征在于,所述液晶元件设置在所述像素所包括的子像素中。
17.根据权利要求13所述的液晶显示器件,其特征在于,所述薄膜晶体管还包括 栅电极;设置成与所述栅电极重叠的栅极绝缘层;以及设置成与所述氧化物半导体层的一部分重叠的源电极及漏电极,其中所述氧化物半导体层设置成隔着所述栅极绝缘层与所述栅电极重叠。
18.—种包括根据权利要求13所述的液晶显示器件的电子设备。
19.一种液晶显示器件,包括 薄膜晶体管;连接到所述薄膜晶体管的液晶元件;以及连接到所述薄膜晶体管及所述液晶元件的辅助电容器,其中所述薄膜晶体管包括氧化物半导体层,其中所述液晶元件设置在像素中,以及其中所述辅助电容器的电容小于所述液晶元件的电容。
20.根据权利要求19所述的液晶显示器件,其特征在于,所述薄膜晶体管的截止电流是小于或等于ixio_13A。
21.根据权利要求19所述的液晶显示器件,其特征在于,所述氧化物半导体层具有小于或等于5X 1019/cm3的氢浓度及小于或等于5X IO1Vcm3的载流子浓度。
22.根据权利要求19所述的液晶显示器件,其特征在于,所述液晶元件设置在所述像素所包括的子像素中。
23.根据权利要求19所述的液晶显示器件,其特征在于,所述薄膜晶体管还包括 栅电极;设置成与所述栅电极重叠的栅极绝缘层;以及设置成与所述氧化物半导体层的一部分重叠的源电极及漏电极,其中所述氧化物半导体层设置成隔着所述栅极绝缘层与所述栅电极重叠。
24.一种包括根据权利要求19所述的液晶显示器件的电子设备。
全文摘要
提供了一种在包括使用氧化物半导体的薄膜晶体管的像素中可以提高开口率的液晶显示器件。在该液晶显示器件中,薄膜晶体管包括栅电极、与栅电极重叠地设置的栅极绝缘层及氧化物半导体层以及与氧化物半导体层的一部分重叠的源电极及漏电极,其中薄膜晶体管设置在设置于像素部中的信号线和像素电极之间。薄膜晶体管的截止电流小于或等于1×10-13A。电位可以只使用液晶电容器保持而不设置与液晶元件并联的电容器,并且在像素部不形成与像素电极连接的电容器。
文档编号G02F1/1368GK102598280SQ201080049068
公开日2012年7月18日 申请日期2010年9月29日 优先权日2009年10月21日
发明者宍户英明, 山崎舜平, 荒泽亮 申请人:株式会社半导体能源研究所

最新回复(0)