数字信号处理dsp实验开发板的制作方法

xiaoxiao2020-6-27  5

专利名称:数字信号处理dsp实验开发板的制作方法
技术领域
本实用新型涉及数字信号处理器的实验板,尤其是一种接口透明、灵 活性好、开放性高、成本低的教学实验开发板,具体地说是一种数字信号 处理DSP实验开发板。
背景技术
随着数字信号处理器在通信、电子等领域的深入应用,DSP芯片的开发 应用已经成为行业科技人员必须掌握的一门重要的实用技术。目前,对于 DSP芯片的学习、开发主要依托于一些实验箱。然而,现有的实验箱接口不 透明,通常采用FPGA或CPLD可编程器件进行逻辑译码、控制缺乏透明性, 只能按照预留的接口进行编程,连接方式过于复杂。同时,现有的实验箱 灵活性差、价格高,且必须配置价格高昂的仿真器才能进行实验,这些设 备只能存放于实验室,学校在实验室课时安排紧张的情况下,不便于学生 自主进行实验。
发明内容
本实用新型的目的是针对现有的DSP实验箱存在的实验箱接口不透明、 灵活性差、价格高,且必须配置价格高昂的仿真器才能进行实验的问题, 提出一种接口透明、灵活性好、价格低和开放程度高的数字信号处理DSP 实验开发板。
本实用新型的技术方案是.-
一种数字信号处理DSP实验开发板,其特征是它包括DSP最小模块、 音频编解码模块、单片机模块、串行接口模块、逻辑译码模块、输入/输出设备和电源电路,电源电路为DSP最小模块、音频编解码模块、单片机模 块、串行接口模块、逻辑译码模块和输入/输出设备提供相对应的工作电源, 串行接口模块的信号输入端作为数字信号处理DSP实验开发板的信号输入 接PC机的串行输出端,串行接口模块的输出端与单片机模块的串行接口端 相连,单片机模块给DSP最小模块加载程序的信号端与DSP最小模块的程 序加载信号端相连,DSP最小模块的音频信号端与音频编解码模块相连, DSP最小模块的译码信号端与逻辑译码模块相连,逻辑译码模块的输入/输 出端与输入/输出设备相连。
本实用新型的电源电路包括由电源电路1.8和滤波电路1构成的DSP 最小模块工作电源电路,由电源电路3.3和滤波电路2构成的数字信号处理 DSP实验开发板工作电源电路,由电源电路3.3和滤波电路3构成的音频解 码芯片模拟电源电路,电源电路1.8包括电压转换芯片PU1、电容PUC3、 PUC4、开关J1.8、 二极管DG4和电阻RG4,电源电路3.3包括电压转换芯 片PU2、电容PUC1、 PUC2、开关J3.3、开关JMCPU、 二极管DG2、 DG3、 电阻RG2、 RG3和电容CG1-CG9,滤波电路1由电容CG11-CG15构成, 滤波电路2由电容CG1-CG9构成,滤波电路3由电容23CG1、 23CG2和电 感L1、 L2构成,DSP最小模块工作电源电路的输入端从电源电路1.8的输 入端即电容PUC3的正极和电压转换芯片PU1的输入端的连接点引出接直 流稳压电源的输出端,电压转换芯片PU1的输出端与电容PUC4的正极连 接,电容PUC3、 PUC4的负极和电压转换芯片PU1的接地端接地,电容 PUC4的正极和电压转换芯片PU1的输出端的连接点接开关J1.8的一端, 开关J1.8的另一端接二极管DG4的阳极,二极管DG4的阴极通过电阻RG4 接地,开关J1.8与二极管DG4阳极的连接点接滤波电路1即滤波电容 CG11-CG15并联的非接地端作为DSP最小模块工作电源电路的输出端接所 需供电的DSP最小模块,数字信号处理DSP实验开发板工作电源电路的输 入端从电源电路3.3的输入端即电容PUC1的正极和电压转换芯片PU2的 输入端的连接点引出接直流稳压电源的输出端,电压转换芯片PU2的输出端与电容PUC2的正极连接,电容PUC1、PUC2的负极和电压转换芯片PU2 的接地端接地,电容PUC2的正极和电压转换芯片PU2的输出端的连接点 接开关J3.3和开关JMCPU的一端,开关JMCPU的另一端接二极管DG3 的阳极,二极管DG3的阴极通过电阻RG3接地,,开关JMCPU与二极管 DG3阳极的连接点作为数字信号处理DSP实验开发板工作电源电路的输出 端接所需供电的数字信号处理DSP实验开发板,开关J3.3的另一端接二极 管DG2的阳极,二极管DG2的阴极通过电阻RG2接地,开关J3.3与二极 管DG2阳极的连接点接滤波电路2即电容CG1-CG9并联的非接地端作为 数字信号处理DSP实验开发板工作电源电路的输出端接数字信号处理DSP 实验开发板所需供电的部分,音频解码芯片模拟电源电路的输入端从电源 电路3.3的信号输入端即电容PUC1的正极和电压转换芯片PU2的信号输 入端的连接点引出接直流稳压电源的输出端,电压转换芯片PU2的信号输 出端与电容PUC2的正极连接,电容PUC1、 PUC2的负极和电压转换芯片 PU2的接地端接地,电容PUC2的正极和电压转换芯片PU2的输出端的连 接点接开关J3.3的一端,开关J3.3的另一端接二极管DG2的阳极,二极管 DG2的阴极通过电阻RG2接地,开关J3.3与二极管DG2阳极的连接点接 滤波电路3即电感L1的一端,电感L1的另一端与并联的滤波电容23CG1、 23CG2的连接点作为音频解码芯片模拟电源电路的输出接音频解码芯片的 模拟电源端,并联的滤波电容23CG1、 23CG2的另一端接电感L2的一端, 电感L2的另一端接地。
本实甩新型的DSP最小模块包括DSP芯片、电阻RE2-RE4、开关JE1 , 由电感LE1、晶体振荡器YE1和电容CE1构成的时钟电路1、仿真口 JTAG 和系统测试接口,时钟电路1的电源信号端接电源电路的信号输出端即晶 体振荡器YE1的电源端通过电感LE1接数字信号处理DSP实验开发板工作 电源电路的输出端,晶体振荡器YE1的另一个电源端通过电容CE1接数字 信号处理DSP实验开发板工作电源电路的输出端,晶体振荡器YE1的时钟 信号输出端通过电阻RE1接DSP芯片的时钟信号输入端,DSP芯片的仿真信号端与仿真口 JTAG的对应仿真信号端相连,DSP芯片的测试信号端与 系统测试接口的对应测试信号端相连。
本实用新型的音频编解码模块包括音频编解码芯片,滤波电容AC4、 23CG3,由晶体振荡器Y1、电容CG24、 CG25构成的时钟电路2,由麦克 风、电容AC3、电阻AR1 、 AR2构成的语音输入电路和由扬声器、电容AC1 、 AC2构成的语音输出电路,音频解码芯片的时钟信号端分别与时钟电路2 的信号输出端相连即音频解码芯片的时钟信号端分别与晶体振荡器Yl的 两端连接,晶体振荡器Yl的两端分别通过电容CG24、 CG25接地,语音 输入电路的信号输入端从麦克风引入,麦克风的输出接电阻AR1的一端和 电容AC3的负极,电阻AR1的另一端和电容AC3的正极通过电阻AR2的 一端分别接音频解码芯片的对应信号输入端,音频解码芯片的左、右声道 信号输出端分别接电容AC1和电容AC2的正极,电容AC1和AC2的负极 分别接扬声器作为语音输出电路的信号输出。
本实用新型的单片机模块包括单片机,电容CGIO、 CG15、 AC5,电 阻RE16、 RE17、 MCUR1、 MCUR2,开关KEY7和由晶体振荡器Y2、电 容CG26、 CG27构成的时钟电路3,单片机的时钟信号端与时钟电路3的 对应信号输出端相连即单片机的时钟信号端分别与晶体振荡器Y2的两端 相连,晶体振荡器的两端分别通过电容CG26、 CG27接地。
本实用新型的逻辑译码模块包括逻辑译码芯片IOSEL和IODATA,DSP 最小模块的译码信号端与逻辑译码芯片的对应信号端相连,逻辑译码模块 的输入/输出端与输入/输出设备相连。
本实用新型的有益效果
1、本实用新型的数字信号处理DSP实验开发板的实践性很强,在实验 资源紧张、时间有限的情况下,设计一种脱离仿真器也可下载、调试、运 行的便携式的DSP实验系统,为学生提供大量有效的实践机会,可以让学 生直观的认识和掌握DSP系统软硬件的开发方法,编写程序实现某一功能, 具有良好的现实意义。
92、 本实用新型的实验教学平台在电路设计中利用单片机在线编程的功 能,首先将用户程序下载到单片机ROM中,再利用DSP芯片的HPI接口进 行程序加载,最终DSP芯片执行用户程序,区别于利用JTAG接口进行调试 的方法。本实用新型的数字信号处理DSP实验开发板可以脱离高额仿真器 的限制,使得学生学习方便、使用容易,具有很强的灵活性。
3、 本实用新型的实验教学平台开放性强,该实验系统中所有接口和器 件引脚对学生开放,逻辑控制较为简单、透明,学生能够非常清楚的了解 所采用的接口方式,完成程序设计和编写,从而激发学生学习兴趣,使学 生彻底理解和掌握DSP芯片的软硬件开放方法。
4、 本实用新型的实验教学平台成本低,面向学生进行DSP技术入门实 验,教学平台采用基本配置,不需要仿真器,成本极低。
5、 本实用新型的实验教学平台的实验层次性高,在该教学平台上可完 成DSP课程中的基础性验证型实验;学生根据开放的接口和引脚可以完成 DSP的设计性实验。同时配有单片机、音频接口等电路,可在该教学平台上 完成大量复杂的综合设计型实验,达到了一机多用的功能。


图l是本实用新型的原理框图。
图2是本实用新型的DSP最小模块电路图。
图3是本实用新型的音频编解码模块电路图。
图4是本实用新型的单片机模块电路图。
图5是本实用新型的串行接口模块电路图。
图6是本实用新型的逻辑译码模块和输入/输出设备电路图。
图7是本实用新型的电源电路图。
具体实施方式
以下结合附图1-7和实施例对本实用新型作进一步的说明。如图l所示, 一种数字信号处理DSP实验开发板,其特征是它包括DSP最 小模块、音频编解码模块、单片机模块、串行接口模块、逻辑译码模块、 输入/输出设备和电源电路,电源电路为DSP最小模块、音频编解码模块、 单片机模块、串行接口模块、逻辑译码模块和输入/输出设备提供相对应的 工作电源,串行接口模块的信号输入端作为数字信号处理DSP实验开发板 的信号输入接PC机的串行输出端,串行接口模块的输出端与单片机模块的 串行接口端相连,单片机模块给DSP最小模块加载程序的信号端与DSP最 小模块的程序加载信号端相连,DSP最小模块的音频信号端与音频编解码 模块相连,DSP最小模块的译码信号端与逻辑译码模块相连,逻辑译码模 块的输入/输出端与输入/输出设备相连
本实用新型的电源电路包括由电源电路1.8和滤波电路1构成的DSP 最小模块工作电源电路,由电源电路3.3和滤波电路2构成的数字信号处理 DSP实验开发板工作电源电路,由电源电路3.3和滤波电路3构成的音频解 码芯片模拟电源电路,电源电路L8包括电压转换芯片PU1 (型号可为 CJT1117)、电容PUC3、 PUC4、开关J1.8、 二极管DG4和电阻RG4,电源 电路3.3包括电压转换芯片PU2 (型号可为CJT1117)、电容PUC1、 PUC2、 开关J3.3、开关JMCPU、二极管DG2、DG3、电阻RG2、RG3和电容CG1-CG9, 滤波电路l由电容CG11-CG15构成,滤波电路2由电容CG1-CG9构成, 滤波电路3由电容23CG1、 23CG2和电感L1、 L2构成,DSP最小模块工 作电源电路的信号输入端从电源电路1.8的信号输入端即电容PUC3的正极 和电压转换芯片PU1的信号输入端的连接点引出接直流稳压电源的信号输 出端,直流稳压电源为5V电源插座,LED显示灯DG1 DG4分别指示相 关电源供电情况,电压转换芯片PU1的信号输出端与电容PUC4的正极连 接,电容PUC3、 PUC4的负极和电压转换芯片PU1的接地端接地,电容 PUC4的正极和电压转换芯片PU1的信号输出端的连接点接开关J1.8的一 端,开关J1.8的另一端接二极管DG4的阳极,二极管DG4的阴极通过电 阻RG4接地,开关J1.8与二极管DG4阳极的连接点接滤波电路1即滤波电容CG11-CG15并联的非接地端作为DSP最小模块工作电源电路的输出 端接所需供电的DSP最小模块,数字信号处理DSP实验开发板工作电源 电路的信号输入端从电源电路3.3的信号输入端即电容PUC1的正极和电压 转换芯片PU2的信号输入端的连接点引出接直流稳压电源的信号输出端, 直流稳压电源为5V电源插座,LED显示灯DG1 DG4分别指示相关电源 供电情况,电压转换芯片PU2的信号输出端与电容PUC2的正极连接,电 容PUC1、 PUC2的负极和电压转换芯片PU2的接地端接地,电容PUC2的 正极和电压转换芯片PU2的信号输出端的连接点接开关J3.3和开关JMCPU 的一端,开关JMCPU的另一端接二极管DG3的阳极,二极管DG3的阴极 通过电阻RG3接地,,开关JMCPU与二极管DG3阳极的连接点作为数字 信号处理DSP实验开发板工作电源电路的输出端接所需供电的数字信号处 理DSP实验开发板,开关J3.3的另一端接二极管DG2的阳极,二极管DG2 的阴极通过电阻RG2接地,开关J3.3与二极管DG2阳极的连接点接滤波 电路2即电容CG1-CG9并联的非接地端作为数字信号处理DSP实验开发 板工作电源电路的输出端接数字信号处理DSP实验开发板所需供电的部 分,音频解码芯片模拟电源电路的信号输入端从电源电路3.3的信号输入端 即电容PUC1的正极和电压转换芯片PU2的信号输入端的连接点引出接直 流稳压电源的信号输出端,电压转换芯片PU2的信号输出端与电容PUC2 的正极连接,电容PUC1、PUC2的负极和电压转换芯片PU2的接地端接地, 电容PUC2的正极和电压转换芯片PU2的信号输出端的连接点接开关J3.3 的一端,开关J3.3的另一端接二极管DG2的阳极,二极管DG2的阴极通 过电阻RG2接地,开关J3.3与二极管DG2阳极的连接点接滤波电路3即 电感L1的一端,电感L1的另一端与并联的滤波电容23CG1、 23CG2的连 接点作为音频解码芯片模拟电源电路的输出接音频解码芯片的模拟电源信 号端,并联的滤波电容23CG1、 23CG2的另一端接电感L2的一端,电感 L2的另一端接地。
如图2所示,本实用新型的DSP最小模块包括DSP芯片(型号可为TMS320VC5402)、电阻RE2-RE4、开关JE1,由电感LE1、晶体振荡器YE1 和电容CE1构成的时钟电路1、仿真口 JTAG和系统测试接口,时钟电路1 的电源信号端接电源电路的信号输出端即晶体振荡器YE1的电源端通过电 感LE1接数字信号处理DSP实验开发板工作电源电路的信号输出端,晶体 振荡器YE1的另一个电源端通过电容CE1接数字信号处理DSP实验开发 板工作电源电路的信号输出端,晶体振荡器YE1的时钟信号输出端通过电 阻RE1接DSP芯片的时钟信号输入端,DSP芯片的仿真信号端与仿真口 JTAG的对应仿真信号端相连,DSP芯片的测试信号端与系统测试接口的对 应测试信号端相连。晶体振荡器YE1输入20MHz的时钟到DSP芯片X2 引脚,LE1、 CE1起滤波作用。时钟设置由开关JE1、电阻RE2 RE4组 成,用户可以通过JE1开关给DSP芯片引脚CLKMD1 CLKMD3输入高低 电平,设置DSP芯片初始时钟。JTAG调试接口插座JE3为JTAG接口, 用来链接仿真器对系统进行调试。DSP芯片关键引脚设置由RE5 RE15 组成,将DSP芯片若干关键引脚设置为高电平保证DSP芯片正常工作。DSP 芯片工作模式选择由开关JE2组成,连接DSP芯片MP/MC,用来选择芯 片的工作模式。其它接口开关KEY5:用来测试外部中断INTO。指示灯 DXF:用来测试DSP芯片通用IO引脚XF。插座JE4:用来测试DSP芯片 工作时钟信号。插座JE5:用来测试定时中断时钟信号。开关KEY6:用来 复位DSP芯片。系统测试接口由JE6插座将相关的DSP芯片与音频解码芯 片TLV320AIC23连线引出作为调试、测试用。
如图3所示,本实用新型的音频编解码模块包括音频解码芯片(型号 可为TLV320AIC23 ),滤波电容AC4、23CG3,由晶体振荡器Yl 、电容CG24、 CG25构成的时钟电路2,由麦克风、电容AC3、电阻AR1、 AR2构成的语 音输入电路和由扬声器、电容AC1、 AC2构成的语音输出电路,音频解码 芯片的时钟信号端分别与时钟电路2的信号输出端相连即音频解码芯片的 时钟信号端分别与晶体振荡器Y1的两端连接,晶体振荡器Y1的两端分别 通过电容CG24、 CG25接地,语音输入电路的信号输入端从麦克风引入,麦克风的输出接电阻AR1的一端和电容AC3的负极,电阻AR1的另一端 和电容AC3的正极通过电阻AR2的一端分别接音频解码芯片的对应信号输 入端,音频解码芯片的左、右声道信号输出端分别接电容AC1和电容AC2 的正极,电容AC1和AC2的负极分别接扬声器作为语音输出电路的信号输 出。时钟电路2为音频解码芯片提供16.9MHz的时钟输入。数字电源由数 字信号处理DSP实验开发板工作电源电路的+3.3V输出提供,模拟电源由 数字电源经过电感L1、 L2输出,电容23CG1、 23CG2为模拟电源滤波
如图4所示,本实用新型的单片机模块包括单片机(型号可为 STC89LE51),电容CGIO、 CG15、 AC5,电阻RE16、 RE17、 MCUR1、 MCUR2,开关KEY7和由晶体振荡器Y2、电容CG26、 CG27构成的时钟 电路3,单片机的时钟信号端与时钟电路3的对应信号输出端相连即单片机 的时钟信号端分别与晶体振荡器Y2的两端相连,晶体振荡器的两端分别通 过电容CG26、 CG27接地。时钟电路3产生12MHz的时钟信号输入到单片 机中,复位电路由开关KEY7,电容AC5,电阻MCUR2构成,给单片机复 位信号。外部中断设置在系统中不需要用到单片机中断,由电阻RE16、 RE17接高电平。
如图5所示,本实用新型的逻辑译码模块包括逻辑译码芯片IOSEL(型 号可为74LV139)禾Q IODATA (型号可为74LVC244 , IODATAJJA IODATA—UB为同一个芯片的两个部分,它们的作用是一样的),DSP芯片
的部分数据和地址线与逻辑译码芯片的对应信号端相连,逻辑译码模块的 输入/输出端与输入/输出设备(可采用键盘、LED显示灯)相连。键盘电路 由四个按键KEY0 KEY3和四个电阻KEYR0 KEYR3构成,LED指示灯电 路由四个LED构成DD0 DD3 。
如图6所示,本实用新型的串行接口模块,包括RS232串行接口芯片 (型号可为MAX3232)和滤波电容CG20-CG23,接线口由C0M1组成, 将PC机串口连接到该接口 ,电容CG20 CG23保障RS232串行接口芯片能 够正常工作。具体实施时
加载数据流程在集成开发环境TI CCS中编写用户程序编译后形成
COFF文件(.out文件),利用TI提供的命令HEX500将.out文件转换为.hex 文件。利用STC单片机在线烧写的功能,将这一文件和单片机控制DSP芯 片的接口程序一起编译,通过RS232串口一同烧写到STC单片机片内ROM 中。DSP复位后检测MP/MC=0为自启动模式,DSP芯片内程序査询HPI 接口是否可以进行自启动,在启动以后,DSP芯片内0x7F地址的值被置为 0,自举程序不断检验0x7F地址处是否出现了可用的程序指针的跳转地址。 当其发现该地址内的值不为0时,即判定为DSP已由外部单片机进行了主 机接口HPI自举程序加载,并按照该值跳转PC指针,开始运行,从而完成 HPI方式自举。
I/O操作数据流由DSP芯片地址线DSP_A14, DSP—A15和10片选 信号(/IOSTRB或/DSP—IS,由开关IS—SEL选择),分别输入到IOSEL—UA, 产生/KEYOE的使能信号选中IODATA—UA, DSP芯片数据线 DSP—D0-DSP—D3与IODATA一UA信号输出端Y0 Y3相连;四个按键的 电平状态KEY0 KEY3连接到IODATA_UA的信号输入端A0 A3。 DSP通 过对外部10空间的操作读取键值。
控制LED灯由DSP芯片地址线DSP—A12, DSP—A13和10片选信号 (/IOSTRB或/DSP一IS,由开关IS_SEL选择)分别输入到IOSEL—UB, 产生/LEDOE的使能信号选中IODATA—UB , DSP芯片数据线 DSP_D4 DSP—D7与IODATA—UA信号输入端A0 A3相连;LED的亮灭 即高低电平由LED0 LED3来控制,连接到IODATA一UA的信号输出端 Y0~Y3。 DSP通过对外部10空间的操作来控制LED状态。
音频数据流音频解码芯片(型号可为TLV320AIC23)与DSP芯片的 连接有两个接口, 一是控制接口, 二是数据接口。控制接口音频解码芯 片(型号可为TLV320AIC23)采用SPI (三线操作)与DSP芯片通过多通 道缓冲串口 1MCBSP1进行连接,通过该连接方式DSP芯片对音频解码芯片(型号可为TLV320AIC23)进行初始化控制;数据接口音频解码芯片 (型号可为TLV320AIC23)数据传输采用DSP模式,与DSP芯片的多通 道缓冲串口 OMCBSPO进行连接,完成两芯片之间的数据通信。语音信号由 麦克风MIC输入,接入到音频解码芯片(型号可为TLV320AIC23)的 MICBIAS和MICIN (麦克风模拟音频输入接口)经过TLV320AIC23将模 拟信号转换为数字信号后采用DSP数据格式将数据输入到DSP芯片;DSP 芯片对信号进行相关处理,采用同样的方式将处理后的数据输出到音频解 码芯片进行数模转换,声音信号由扬声器SPEAK输出。
本实用新型未涉及部分均与现有技术相同或可采用现有技术加以实现。
权利要求1、一种数字信号处理DSP实验开发板,其特征是它包括DSP最小模块、音频编解码模块、单片机模块、串行接口模块、逻辑译码模块、输入/输出设备和电源电路,电源电路为DSP最小模块、音频编解码模块、单片机模块、串行接口模块、逻辑译码模块和输入/输出设备提供相对应的工作电源,串行接口模块的信号输入端作为数字信号处理DSP实验开发板的信号输入接PC机的串行输出端,串行接口模块的输出端与单片机模块的串行接口端相连,单片机模块给DSP最小模块加载程序的信号端与DSP最小模块的程序加载信号端相连,DSP最小模块的音频信号端与音频编解码模块相连,DSP最小模块的译码信号端与逻辑译码模块相连,逻辑译码模块的输入/输出端与输入/输出设备相连。
2、 根据权利要求1所述的数字信号处理DSP实验开发板,其特征是所述的 电源电路包括由电源电路1.8和滤波电路1构成的DSP最小模块工作电源 电路,由电源电路3.3和滤波电路2构成的数字信号处理DSP实验开发板 工作电源电路,由电源电路3.3和滤波电路3构成的音频解码芯片模拟电源 电路,电源电路1.8包括电压转换芯片PU1、电容PUC3、PUC4、开关J1.8、 二极管DG4和电阻RG4,电源电路3.3包括电压转换芯片PU2、电容PUC1 、 PUC2、开关J3.3、开关JMCPU、 二极管DG2、 DG3、电阻RG2、 RG3和 电容CG1-CG9,滤波电路1由电容CG11-CG15构成,滤波电路2由电容 CG1-CG9构成,滤波电路3由电容23CG1、 23CG2和电感L1、 L2构成, DSP最小模块工作电源电路的输入端从电源电路1.8的输入端即电容PUC3 的正极和电压转换芯片PU1的输入端的连接点引出接直流稳压电源的输出 端,电压转换芯片PU1的输出端与电容PUC4的正极连接,电容PUC3、 PUC4的负极和电压转换芯片PU1的接地端接地,电容PUC4的正极和电 压转换芯片PU1的输出端的连接点接开关J1.8的一端,开关J1.8的另一端 接二极管DG4的阳极,二极管DG4的阴极通过电阻RG4接地,开关J1.8与二极管DG4阳极的连接点接滤波电路1即滤波电容CG11-CG15并联的 非接地端作为DSP最小模块工作电源电路的输出端接所需供电的DSP最小 模块,数字信号处理DSP实验开发板工作电源电路的输入端从电源电路3.3 的输入端即电容PUC1的正极和电压转换芯片PU2的输入端的连接点引出 接直流稳压电源的输出端,电压转换芯片PU2的输出端与电容PUC2的正 极连接,电容PUC1、 PUC2的负极和电压转换芯片PU2的接地端接地,电 容PUC2的正极和电压转换芯片PU2的输出端的连接点接开关J3.3和开关 JMCPU的一端,开关JMCPU的另一端接二极管DG3的阳极,二极管DG3 的阴极通过电阻RG3接地,,开关JMCPU与二极管DG3阳极的连接点作 为数字信号处理DSP实验开发板工作电源电路的输出端接所需供电的数字 信号处理DSP实验开发板,开关J3.3的另一端接二极管DG2的阳极,二 极管DG2的阴极通过电阻RG2接地,开关J3.3与二极管DG2阳极的连接 点接滤波电路2即电容CG1-CG9并联的非接地端作为数字信号处理DSP 实验开发板工作电源电路的输出端接数字信号处理DSP实验开发板所需供 电的部分,音频解码芯片模拟电源电路的输入端从电源电路3.3的信号输入 端即电容PUC1的正极和电压转换芯片PU2的信号输入端的连接点引出接 直流稳压电源的输出端,电压转换芯片PU2的信号输出端与电容PUC2的 正极连接,电容PUC1、 PUC2的负极和电压转换芯片PU2的接地端接地, 电容PUC2的正极和电压转换芯片PU2的输出端的连接点接开关J3.3的一 端,开关J3.3的另一端接二极管DG2的阳极,二极管DG2的阴极通过电 阻RG2接地,开关J3.3与二极管DG2阳极的连接点接滤波电路3即电感 Ll的一端,电感L1的另一端与并联的滤波电容23CG1、 23CG2的连接点作为音频解码芯片模拟电源电路的输出接音频解码芯片的模拟电源端,并 联的滤波电容23CG1、 23CG2的另一端接电感L2的一端,电感L2的另一端接地。
3、根据权利要求1所述的数字信号处理DSP实验开发板,其特征是所述的 DSP最小模块包括DSP芯片、电阻RE2-RE4、开关JE1,由电感LE1、晶体振荡器YE1和电容CE1构成的时钟电路1、仿真口 JTAG和系统测试接 口,时钟电路1的电源信号端接电源电路的信号输出端即晶体振荡器YEl 的电源端通过电感LEI接数字信号处理DSP实验开发板工作电源电路的输 出端,晶体振荡器YEl的另一个电源端通过电容CE1接数字信号处理DSP 实验开发板工作电源电路的输出端,晶体振荡器YE1的时钟信号输出端通 过电阻RE1接DSP芯片的时钟信号输入端,DSP芯片的仿真信号端与仿真 口 JTAG的对应仿真信号端相连,DSP芯片的测试信号端与系统测试接口 的对应测试信号端相连。
4、 根据权利要求1所述的数字信号处理DSP实验开发板,其特征是所述的 音频编解码模块包括音频编解码芯片,滤波电容AC4、 23CG3,由晶体振 荡器Y1、电容CG24、 CG25构成的时钟电路2,由麦克风、电容AC3、电 阻AR1、 AR2构成的语音输入电路和由扬声器、电容AC1、 AC2构成的语 音输出电路,音频解码芯片的时钟信号端分别与时钟电路2的信号输出端 相连即音频解码芯片的时钟信号端分别与晶体振荡器Y1的两端连接,晶体 振荡器Yl的两端分别通过电容CG24、 CG25接地,语音输入电路的信号 输入端从麦克风引入,麦克风的输出接电阻AR1的一端和电容AC3的负极, 电阻AR1的另一端和电容AC3的正极通过电阻AR2的一端分别接音频解 码芯片的对应信号输入端,音频解码芯片的左、右声道信号输出端分别接 电容AC1和电容AC2的正极,电容AC1和AC2的负极分别接扬声器作为 语音输出电路的信号输出。
5、 根据权利要求1所述的数字信号处理DSP实验开发板,其特征是所述的 单片机模块包括单片机,电容CGIO、 CG15、 AC5,电阻RE16、 RE17、 MCUR1、 MCUR2,开关KEY7和由晶体振荡器Y2、电容CG26、 CG27构 成的时钟电路3,单片机的时钟信号端与时钟电路3的对应信号输出端相连 即单片机的时钟信号端分别与晶体振荡器Y2的两端相连,晶体振荡器的两 端分别通过电容CG26、 CG27接地。
6、 根据权利要求1所述的数字信号处理DSP实验开发板,其特征是所述的逻辑译码模块包括逻辑译码芯片IOSEL和IODATA, DSP最小模块的译码 信号端与逻辑译码芯片的对应信号端相连,逻辑译码模块的输入/输出端与 输入/输出设备相连。
专利摘要一种数字信号处理DSP实验开发板,其特征是它包括DSP最小模块、音频编解码模块、单片机模块、串行接口模块、逻辑译码模块、输入/输出设备和电源电路,串行接口模块的信号输入端作为数字信号处理DSP实验开发板的信号输入接PC机的串行输出端,串行接口模块的输出端与单片机模块的串行接口端相连,单片机模块给DSP最小模块加载程序的信号端与DSP最小模块的程序加载信号端相连,DSP最小模块的音频信号端与音频编解码模块相连,DSP最小模块的译码信号端与逻辑译码模块相连,逻辑译码模块的输入/输出端与输入/输出设备相连。本实用新型具有接口透明、灵活性好、价格低和开放程度高的优点。
文档编号G09B23/00GK201278227SQ20082016199
公开日2009年7月22日 申请日期2008年10月27日 优先权日2008年10月27日
发明者包亚萍, 武晓光, 郭天文 申请人:南京工业大学

最新回复(0)