一种计算机组成原理的实验装置的制作方法
专利名称：一种计算机组成原理的实验装置的制作方法
技术领域：
本实用新型涉及一种计算机组成原理的实验装置，属计算机教学实验仪器技术领域。
计算机组成原理是大学很重要的一门基础课。目前市场上该课程的实验装置有若干种。例如，清华同方股份有限公司生产的TEC-2计算机组成原理实验系统。这些市场上现有的实验装置的基本数据通路中，主存储器采用普通的单端口存储器，数据通路只支持一条数据总线；控制器采用许多中、小规模器件组成，控制器内部的信号采用印制板上的印制导线连接；控制器和数据通路之间的信号(包括控制器送往数据通路的信号和数据通路送往控制器的信号)连接采用固定连接方式，一般用印制板上的印制导线实现。
这些计算机组成原理实验装置存在以下缺点1、由于数据通路内部仅有一条数据总线，因此不能进行流水实验。
2、由于控制器采用中、小规模器件实现，控制器和数据通路通过印制板上的印制导线固定连接，控制器无法被替换，学生无法进行常规硬布线控制器设计和流水硬布线实验。
本实用新型的目的是设计一种计算机组成原理的实验装置实验，以便在该实验装置上实现流水实验和常规硬布线控制器设计实验。
本实用新型设计的计算机组成原理的实验装置，由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接，所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器。上述各部分的连接关系为从程序计数器取出的指令地址，送往带多路开关的右地址寄存器，根据该寄存器提供的指令地址，从双端口存储器右端口取出指令送往指令总线，指令寄存器接收指令总线上的指令，并把它保存在指令寄存器中；指令寄存器中的指令操作码送往控制器，控制器根据该操作码产生本指令操作所需的各种控制信号；指令寄存器中的指令操作数送往寄存器堆，并根据上述控制信号，从寄存器堆中取出指令操作数指定的两个运算操作数，分别送往两个带多路开关的数据寄存器寄存；主运算器根据控制器送来的控制信号，对两个操作数进行运算；运算数据结果送往数据总线，并通过数据总线，写入双端口存储器中，或先送暂存寄存器保存，然后写入寄存器堆中的由指令操作数指定的寄存器中；运算标志结果送控制器，以产生控制信号；寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器，同时通过三态门送往数据总线，并通过数据总线送往左地址寄存器，作为双端口存储器的地址，根据该地址，从双端口存储器左端口读出的数据送往数据总线，通过数据总线送往暂存寄存器寄存，然后写入寄存器堆中由指令的操作码指定的寄存器；指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存，辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值，并送往程序计数器保存，供取下一条指令使用；程序计数器中的指令地址同时送往带三态门的中断地址寄存器，供中断时保存中断地址使用，中断地址通过三态门送往数据总线；数据开关的值经三态门送往数据总线，并通过数据总线，将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器，供置数使用。
采用本实用新型的计算机原理实验装置，实现了现有的实验装置不能完成的流水实验。在新的实验装置上，学生可根据本实用新型提供的数据通路设计出自己的常规硬布线控制器或者流水硬布线控制器。通过自己设计控制器和进行流水实验，加深了学生对计算机组成原理和计算机系统结构的理解。这对于提高计算机组成原理课程和计算机系统结构课程的教学质量都有很大帮助。
图2是本实用新型设计的数据通路框图。
以下结合附图，详细说明本实用新型的内容。
从
图1所示的结构图中可以看出，已有技术的数据通路中使用的是普通的单端口存储器，只有一条数据总线，没有单独的指令总线，控制器由许多中、小规模器件构成，控制器和数据通路之间采用印制板上的印制导线连接，控制器不能被替换。
而本实用新型设计的如图2所示的结构中，数据通路部分按流水要求进行设计，由运算器、存储器和指令寄存器等构成的数据通路使用数据总线和指令总线两条内部总线而不是单一的数据总线。采用支持双总线的双端口静态存储器而不是单端口的静态存储器。
图2中，U1是主运算器，对数据A和B进行加、减、与、或、乘、除等运算，运算得到的数据结果送往数据总线。运算得到的标志结果(例如进位标志位)送往控制器。
U2是带多路开关的数据寄存器1。数据寄存器1和主运算器U1的B数据口相连，是运算操作数寄存器，向运算器U1提供运算的一个操作数。数据寄存器1通过多路开关接收来自寄存器堆U5的B端口数据或者来自数据总线的数据。
U3是带多路开关的数据寄存器2。数据寄存器2和主运算器U1的A数据口相连，是运算操作数寄存器，向主运算器U1提供运算的另一个操作数。数据寄存器2通过多路开关接收来自寄存器堆A端口的数据或者来自数据总线的数据。
U4是三态门1，接收寄存器堆U5的B端口数据，把U5的B端口数据放到数据总线上。
U5是寄存器堆。寄存器堆中包含若干个寄存器，它有三个控制端口。其中A端口和B端口用于读操作，W端口用于写操作，三个端口可同时操作。寄存器堆中的寄存器从A端口读出送往带多路开关的数据寄存器2(U3)。寄存器堆中的寄存器从B端口读出的送往带多路开关的数据寄存器1(U2)和三态门U4。来自暂存寄存器U6的数据由W端口写入寄存器堆U5中的寄存器。
U6是暂存寄存器，用于暂时保存运算器U1的运算数据结果。它接收来自数据总线上的数据。暂存寄存器的输出送往寄存器堆U5。
U7是双端口存储器。它有左、右两个端口，两个端口可同时进行读、写操作。左端口的数据线连接数据总线，左端口地址接左地址寄存器(U8)，左端口可进行读、写操作。右端口数据线和指令总线连接，输出到指令寄存器U14，右端口地址接带多路开关的右地址寄存器(U9)。右端口作为只读端口使用。
U8是左地址寄存器，输出接双端口存储器左端口的地址。U8从数据总线接收数据，提供存储器左端口读、写操作所需的存储器地址。
U9是带多路开关的右地址寄存器。右地址寄存器输出接双端口存储器右端口地址，提供存储器右端口读操作所需的存储器地址。右地址寄存器通过多路开关从数据总线或者程序计数器接收数据。
U10是带三态门的中断地址寄存器，中断地址寄存器从程序计数器接收数据，在发生中断时保存程序计数器的值，作为中断地址。中断地址寄存器的输出经三态门送往数据总线。
U11是程序计数器，它提供程序的当前地址。它的输出送往U9，经U9送往双端口存储器U7，供从双端口存储器U7中取指令使用。U11的输出同时送往辅运算器U12，供计算新的程序计数器值使用。U11的输出还送往中断地址寄存器，供保存中断地址使用。程序计数器从辅运算器接收下一个程序计数器的值。
U12是辅运算器。它根据操作数寄存器U13送来的数据和程序计数器U11送来的数据，计算新的程序计数器的值，送往程序计数器U11。
U13是带多路开关的操作数寄存器。操作数寄存器的输出送往辅运算器U12，作为辅运算器的一个运算操作数使用。操作数寄存器通过多路开关4选择寄存器4的数据来源，它从指令寄存器U14或者数据总线接收数据。
U14是指令寄存器，用于存储指令。它从双端口存储器接收指令，指令操作码送往控制器，供控制器产生各种控制信号使用。指令操作数送往带多路开关的操作数寄存器U13，经U13送往U12，作为辅运算器的一个运算操作数，供产生新的程序计数器值使用。指令操作数还送往寄存器堆，用以确定从寄存器堆中A端口和B端口读出的寄存器号和从W端口写回的寄存器号。
U15是三态门2，用于将数据开关的值送往数据数据总线。通过数据总线，可用数据开关给两个数据寄存器置数，给左地址寄存器、带多路开关的右地址寄存器置地址，向双端口存储器右端口写入数据，通过带多路开关的操作数寄存器和辅运算器给程序计数器置初值。
U16是控制器，控制器接收指令寄存器U14的指令操作码和主运算器的标志结果，例如进位标志等。控制器产生模型计算机运行所需的各种控制信号，供U1-U15使用。图2中的虚线表示信号连接用可插拔的导线实现，而不是通过印制板上的印制导线实现的固定连接。
图2中，用虚线表示控制器和数据通路的信号连接，虚线的含义指的是这些信号线连接用可插、拔的导线实现。当把这些导线拔掉，改接在学生设计的控制器上时，则学生设计的控制器代替原有的控制器实现对模型计算机的控制。学生设计的控制器由1片ISP器件构成，学生设计好自己的控制器后，只需在计算机上输入设计方案，由软件对其设计方案进行编译等处理，并使用计算机的并行口，通过一条ISP下载电缆下载到实验装置上的ISP芯片中，则ISP器件就变成了一个控制器。用一个ISP器件，就可完成一个常规硬布线控制器或者流水硬布线控制器的设计。
权利要求1.一种计算机组成原理的实验装置，其特征在于该实验装置由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接，所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器；上述各部分的连接关系为从程序计数器取出的指令地址，送往带多路开关的右地址寄存器，根据该寄存器提供的指令地址，从双端口存储器右端口取出指令送往指令总线，指令寄存器接收指令总线上的指令，并把它保存在指令寄存器中；指令寄存器中的指令操作码送往控制器，控制器根据该操作码产生本指令操作所需的各种控制信号；指令寄存器中的指令操作数送往寄存器堆，并根据上述控制信号，从寄存器堆中取出指令操作数指定的两个运算操作数，分别送往两个带多路开关的数据寄存器寄存；主运算器根据控制器送来的控制信号，对两个操作数进行运算；运算数据结果送往数据总线，并通过数据总线，写入双端口存储器中，或先送暂存寄存器保存，然后写入寄存器堆中的由指令操作数指定的寄存器中；运算标志结果送控制器，以产生控制信号；寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器，同时通过三态门送往数据总线，并通过数据总线送往左地址寄存器，作为双端口存储器的地址，根据该地址，从双端口存储器左端口读出的数据送往数据总线，通过数据总线送往暂存寄存器寄存，然后写入寄存器堆中由指令的操作码指定的寄存器；指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存，辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值，并送往程序计数器保存，供取下一条指令使用；程序计数器中的指令地址同时送往带三态门的中断地址寄存器，供中断时保存中断地址使用，中断地址通过三态门送往数据总线；数据开关的值经三态门送往数据总线，并通过数据总线，将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器，供置数使用。
专利摘要本实用新型涉及一种计算机组成原理的实验装置,由数据通路和控制器组成,数据通路和控制器之间由可插拔的导线连接。数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器等。使用本装置,学生自己设计控制器和进行流水实验,以加深对计算机组成原理和计算机系统结构的理解。
文档编号G09B25/00GK2495004SQ0120234
公开日2002年6月12日 申请日期2001年2月23日 优先权日2001年2月23日
发明者白中英, 杨春武, 覃健诚, 冯一兵, 许嘉林 申请人:清华同方股份有限公司
技术领域：
本实用新型涉及一种计算机组成原理的实验装置，属计算机教学实验仪器技术领域。
计算机组成原理是大学很重要的一门基础课。目前市场上该课程的实验装置有若干种。例如，清华同方股份有限公司生产的TEC-2计算机组成原理实验系统。这些市场上现有的实验装置的基本数据通路中，主存储器采用普通的单端口存储器，数据通路只支持一条数据总线；控制器采用许多中、小规模器件组成，控制器内部的信号采用印制板上的印制导线连接；控制器和数据通路之间的信号(包括控制器送往数据通路的信号和数据通路送往控制器的信号)连接采用固定连接方式，一般用印制板上的印制导线实现。
这些计算机组成原理实验装置存在以下缺点1、由于数据通路内部仅有一条数据总线，因此不能进行流水实验。
2、由于控制器采用中、小规模器件实现，控制器和数据通路通过印制板上的印制导线固定连接，控制器无法被替换，学生无法进行常规硬布线控制器设计和流水硬布线实验。
本实用新型的目的是设计一种计算机组成原理的实验装置实验，以便在该实验装置上实现流水实验和常规硬布线控制器设计实验。
本实用新型设计的计算机组成原理的实验装置，由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接，所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器。上述各部分的连接关系为从程序计数器取出的指令地址，送往带多路开关的右地址寄存器，根据该寄存器提供的指令地址，从双端口存储器右端口取出指令送往指令总线，指令寄存器接收指令总线上的指令，并把它保存在指令寄存器中；指令寄存器中的指令操作码送往控制器，控制器根据该操作码产生本指令操作所需的各种控制信号；指令寄存器中的指令操作数送往寄存器堆，并根据上述控制信号，从寄存器堆中取出指令操作数指定的两个运算操作数，分别送往两个带多路开关的数据寄存器寄存；主运算器根据控制器送来的控制信号，对两个操作数进行运算；运算数据结果送往数据总线，并通过数据总线，写入双端口存储器中，或先送暂存寄存器保存，然后写入寄存器堆中的由指令操作数指定的寄存器中；运算标志结果送控制器，以产生控制信号；寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器，同时通过三态门送往数据总线，并通过数据总线送往左地址寄存器，作为双端口存储器的地址，根据该地址，从双端口存储器左端口读出的数据送往数据总线，通过数据总线送往暂存寄存器寄存，然后写入寄存器堆中由指令的操作码指定的寄存器；指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存，辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值，并送往程序计数器保存，供取下一条指令使用；程序计数器中的指令地址同时送往带三态门的中断地址寄存器，供中断时保存中断地址使用，中断地址通过三态门送往数据总线；数据开关的值经三态门送往数据总线，并通过数据总线，将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器，供置数使用。
采用本实用新型的计算机原理实验装置，实现了现有的实验装置不能完成的流水实验。在新的实验装置上，学生可根据本实用新型提供的数据通路设计出自己的常规硬布线控制器或者流水硬布线控制器。通过自己设计控制器和进行流水实验，加深了学生对计算机组成原理和计算机系统结构的理解。这对于提高计算机组成原理课程和计算机系统结构课程的教学质量都有很大帮助。
图2是本实用新型设计的数据通路框图。
以下结合附图，详细说明本实用新型的内容。
从
图1所示的结构图中可以看出，已有技术的数据通路中使用的是普通的单端口存储器，只有一条数据总线，没有单独的指令总线，控制器由许多中、小规模器件构成，控制器和数据通路之间采用印制板上的印制导线连接，控制器不能被替换。
而本实用新型设计的如图2所示的结构中，数据通路部分按流水要求进行设计，由运算器、存储器和指令寄存器等构成的数据通路使用数据总线和指令总线两条内部总线而不是单一的数据总线。采用支持双总线的双端口静态存储器而不是单端口的静态存储器。
图2中，U1是主运算器，对数据A和B进行加、减、与、或、乘、除等运算，运算得到的数据结果送往数据总线。运算得到的标志结果(例如进位标志位)送往控制器。
U2是带多路开关的数据寄存器1。数据寄存器1和主运算器U1的B数据口相连，是运算操作数寄存器，向运算器U1提供运算的一个操作数。数据寄存器1通过多路开关接收来自寄存器堆U5的B端口数据或者来自数据总线的数据。
U3是带多路开关的数据寄存器2。数据寄存器2和主运算器U1的A数据口相连，是运算操作数寄存器，向主运算器U1提供运算的另一个操作数。数据寄存器2通过多路开关接收来自寄存器堆A端口的数据或者来自数据总线的数据。
U4是三态门1，接收寄存器堆U5的B端口数据，把U5的B端口数据放到数据总线上。
U5是寄存器堆。寄存器堆中包含若干个寄存器，它有三个控制端口。其中A端口和B端口用于读操作，W端口用于写操作，三个端口可同时操作。寄存器堆中的寄存器从A端口读出送往带多路开关的数据寄存器2(U3)。寄存器堆中的寄存器从B端口读出的送往带多路开关的数据寄存器1(U2)和三态门U4。来自暂存寄存器U6的数据由W端口写入寄存器堆U5中的寄存器。
U6是暂存寄存器，用于暂时保存运算器U1的运算数据结果。它接收来自数据总线上的数据。暂存寄存器的输出送往寄存器堆U5。
U7是双端口存储器。它有左、右两个端口，两个端口可同时进行读、写操作。左端口的数据线连接数据总线，左端口地址接左地址寄存器(U8)，左端口可进行读、写操作。右端口数据线和指令总线连接，输出到指令寄存器U14，右端口地址接带多路开关的右地址寄存器(U9)。右端口作为只读端口使用。
U8是左地址寄存器，输出接双端口存储器左端口的地址。U8从数据总线接收数据，提供存储器左端口读、写操作所需的存储器地址。
U9是带多路开关的右地址寄存器。右地址寄存器输出接双端口存储器右端口地址，提供存储器右端口读操作所需的存储器地址。右地址寄存器通过多路开关从数据总线或者程序计数器接收数据。
U10是带三态门的中断地址寄存器，中断地址寄存器从程序计数器接收数据，在发生中断时保存程序计数器的值，作为中断地址。中断地址寄存器的输出经三态门送往数据总线。
U11是程序计数器，它提供程序的当前地址。它的输出送往U9，经U9送往双端口存储器U7，供从双端口存储器U7中取指令使用。U11的输出同时送往辅运算器U12，供计算新的程序计数器值使用。U11的输出还送往中断地址寄存器，供保存中断地址使用。程序计数器从辅运算器接收下一个程序计数器的值。
U12是辅运算器。它根据操作数寄存器U13送来的数据和程序计数器U11送来的数据，计算新的程序计数器的值，送往程序计数器U11。
U13是带多路开关的操作数寄存器。操作数寄存器的输出送往辅运算器U12，作为辅运算器的一个运算操作数使用。操作数寄存器通过多路开关4选择寄存器4的数据来源，它从指令寄存器U14或者数据总线接收数据。
U14是指令寄存器，用于存储指令。它从双端口存储器接收指令，指令操作码送往控制器，供控制器产生各种控制信号使用。指令操作数送往带多路开关的操作数寄存器U13，经U13送往U12，作为辅运算器的一个运算操作数，供产生新的程序计数器值使用。指令操作数还送往寄存器堆，用以确定从寄存器堆中A端口和B端口读出的寄存器号和从W端口写回的寄存器号。
U15是三态门2，用于将数据开关的值送往数据数据总线。通过数据总线，可用数据开关给两个数据寄存器置数，给左地址寄存器、带多路开关的右地址寄存器置地址，向双端口存储器右端口写入数据，通过带多路开关的操作数寄存器和辅运算器给程序计数器置初值。
U16是控制器，控制器接收指令寄存器U14的指令操作码和主运算器的标志结果，例如进位标志等。控制器产生模型计算机运行所需的各种控制信号，供U1-U15使用。图2中的虚线表示信号连接用可插拔的导线实现，而不是通过印制板上的印制导线实现的固定连接。
图2中，用虚线表示控制器和数据通路的信号连接，虚线的含义指的是这些信号线连接用可插、拔的导线实现。当把这些导线拔掉，改接在学生设计的控制器上时，则学生设计的控制器代替原有的控制器实现对模型计算机的控制。学生设计的控制器由1片ISP器件构成，学生设计好自己的控制器后，只需在计算机上输入设计方案，由软件对其设计方案进行编译等处理，并使用计算机的并行口，通过一条ISP下载电缆下载到实验装置上的ISP芯片中，则ISP器件就变成了一个控制器。用一个ISP器件，就可完成一个常规硬布线控制器或者流水硬布线控制器的设计。
权利要求1.一种计算机组成原理的实验装置，其特征在于该实验装置由数据通路和控制器组成，数据通路和控制器之间由可插拔的导线连接，所述的数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器、辅运算器、带多路开关的操作数寄存器和指令寄存器；上述各部分的连接关系为从程序计数器取出的指令地址，送往带多路开关的右地址寄存器，根据该寄存器提供的指令地址，从双端口存储器右端口取出指令送往指令总线，指令寄存器接收指令总线上的指令，并把它保存在指令寄存器中；指令寄存器中的指令操作码送往控制器，控制器根据该操作码产生本指令操作所需的各种控制信号；指令寄存器中的指令操作数送往寄存器堆，并根据上述控制信号，从寄存器堆中取出指令操作数指定的两个运算操作数，分别送往两个带多路开关的数据寄存器寄存；主运算器根据控制器送来的控制信号，对两个操作数进行运算；运算数据结果送往数据总线，并通过数据总线，写入双端口存储器中，或先送暂存寄存器保存，然后写入寄存器堆中的由指令操作数指定的寄存器中；运算标志结果送控制器，以产生控制信号；寄存器堆中读出的一路数据送往一个带多路开关的数据寄存器，同时通过三态门送往数据总线，并通过数据总线送往左地址寄存器，作为双端口存储器的地址，根据该地址，从双端口存储器左端口读出的数据送往数据总线，通过数据总线送往暂存寄存器寄存，然后写入寄存器堆中由指令的操作码指定的寄存器；指令寄存器中的指令操作数同时送往带多路开关的操作数寄存器保存，辅运算器根据操作数寄存器的值和程序计数器的值计算新的程序计数器值，并送往程序计数器保存，供取下一条指令使用；程序计数器中的指令地址同时送往带三态门的中断地址寄存器，供中断时保存中断地址使用，中断地址通过三态门送往数据总线；数据开关的值经三态门送往数据总线，并通过数据总线，将此值同时送往两个带多路开关的寄存器、暂存寄存器、双端口存储器右端口的数据线、左地址寄存器、带多路开关的右地址寄存器以及带多路开关的操作数寄存器，供置数使用。
专利摘要本实用新型涉及一种计算机组成原理的实验装置,由数据通路和控制器组成,数据通路和控制器之间由可插拔的导线连接。数据通路包括主运算器、两个带多路开关的数据寄存器、两个三态门、寄存器堆、暂存寄存器、双端口存储器、左地址寄存器、带多路开关的右地址寄存器、一个带三态门的中断地址寄存器、程序计数器等。使用本装置,学生自己设计控制器和进行流水实验,以加深对计算机组成原理和计算机系统结构的理解。
文档编号G09B25/00GK2495004SQ0120234
公开日2002年6月12日 申请日期2001年2月23日 优先权日2001年2月23日
发明者白中英, 杨春武, 覃健诚, 冯一兵, 许嘉林 申请人:清华同方股份有限公司
最新回复(0)