应用在平面显示器的扫描驱动电路的制作方法
专利名称：应用在平面显示器的扫描驱动电路的制作方法
技术领域：
本发明是一种扫描驱动电路，尤指应用在平面显示器上的扫描驱动电路。
另外，因为面板尺寸越来越大，单边的扫描驱动电路已无法提供足够的驱动能力，因此，双边的扫描驱动电路架构便开展出来了。请参见
图1，它是具有双边扫描驱动电路的液晶显示器面板构造的示意图，主要是在主矩阵10的两侧各设置一个垂直扫描驱动电路11，用于分别从两侧输入驱动信号来启动同一扫描信号线上的多个薄膜晶体管。垂直扫描驱动电路11分别由多个子电路111连接构成，而每个子电路111主要包含移位寄存器1111、缓冲电路1112以及静电放电(简称ESD)保护电路1113。其中移位寄存器1111受时钟脉冲信号的控制而发出驱动信号，而缓冲电路1112则用于将所接收的驱动信号加大功率后启动同一扫描信号线上的所有薄膜晶体管。静电放电(ESD)保护电路用于保护电路不受静电放电所造成的破坏。
从图中可清楚看出，后级子电路中的移位寄存器1111是受前一级子电路中的缓冲电路1112所输出驱动信号的推动，所以当主矩阵10中两相邻扫描线因制作缺陷而产生短路情况时，缓冲电路1112需要推动比原先数目多一倍的薄膜晶体管，因此极可能导致驱动力不足而无法顺利推动后级的移位寄存器1111。因此，垂直扫描驱动电路所进行的依序启动各扫描线的动作将产生中断而无法继续，导致显示器无法正常运行，而如何改善此缺点是开发本发明的主要目的。
根据上述构想，在本发明所述的扫描驱动电路中，该第一子电路包含移位寄存器，在接收该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后分别从该第一输出端与该第二输出端输出至该主矩阵与该第二子电路。
根据上述构想，在本发明所述的扫描驱动电路中，该第一子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路是由多个非门串接构成。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路的该第一输出端与该第二输出端之间串接至少一个非门。
根据上述构想，在本发明所述的扫描驱动电路中，该非门为NMOS非门、CMOS非门或PMOS非门之一。
根据上述构想，在本发明所述的扫描驱动电路中，该第二子电路包含移位寄存器，电连接在该第一子电路的该第二输出端，用于接收该第一子电路的该第二输出端输出的该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后从该第一输出端输出至该主矩阵的该第二扫描线。
根据上述构想，在本发明所述的扫描驱动电路中，该第二子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路是由多个非门串接构成。
根据上述构想，在本发明所述的扫描驱动电路中，该非门为NMOS非门、CMOS非门或PMOS非门之一。
图2是本发明的一个较佳实施例电路方框示意图。
图3是本发明的实施例中该缓冲电路的内部电路示意图。
图4是PMOS非门的电路示意图。
请参见图2，表示本发明为改善上述常规电路的缺点所发展出来的一个较佳实施例电路的方框示意图，图中仅绘出单边的扫描驱动电路构造，另一边的扫描驱动电路的构造并无不同，故在本图中省略。本发明的扫描驱动电路是由多个子电路21构成，每个子电路21主要包含三个构件，其中移位寄存器211接收并闩锁住驱动信号，通过时钟脉冲信号CKV1、CKV2与CKV3的控制经特定时间后再发出该驱动信号至缓冲电路212，缓冲电路212将所接收的驱动信号加大功率后分别从该第一输出端2121与该第二输出端2122输出至该主矩阵20与下一级子电路中的移位寄存器。连接在第一输出端2121上的静电放电(ESD)保护电路213则用于保护电路不受静电放电所造成的破坏。
本实施例的主要特征在于缓冲电路212的第一输出端2121与该第二输出端2122间设有单向导通组件2123。因此，当主矩阵20中相邻扫描线201产生短路，造成第一输出端2121所需推动的负载增大时，并不会影响第二输出端2122所输出驱动信号的驱动能力，因此不会产生公知手段中因驱动力不足而无法顺利推动后级移位寄存器的缺点。
再请参见图3，表示本发明实施例中该缓冲电路212的内部电路示意图，缓冲电路212主要由多个非门电路串接构成，因此该单向导通组件2123便直接用一个或串接多个非门电路来实现。因此，在不需要增设任何组件的情况下，便可完全避免主矩阵20中相邻扫描线201产生短路对两侧扫描驱动电路可能造成无法正常作动的影响。
该非门可选自NMOS非门、CMOS非门或PMOS非门之一，在目前大尺寸面板大都采用PMOS制作的情形下，使用PMOS非门是最可能的作法。图4表示PMOS非门的电路示意图。
综上所述，本发明主要在缓冲电路的第一输出端与该第二输出端间设有例如非门电路的单向导通组件。如此便可完全避免由于主矩阵中相邻扫描线短路对两侧扫描驱动电路可能造成无法正常作动的影响。本发明技术可广泛地应用于如液晶显示器等平面显示器面板的设计制造上，但是由本领域的技术人员对本发明进行任何修改或改进都不脱离本发明的权利要求书所限定的范围。
权利要求
1.一种应用在平面显示器的扫描驱动电路，该平面显示器包含主矩阵，其特征在于该扫描驱动电路包含第一子电路，用于接收驱动信号，经特定时间后由第一输出端发出该驱动信号至该主矩阵中的第一扫描线；以及第二子电路，电连接在该第一子电路，在接收由该第一子电路的第二输出端所发出的该驱动信号后，再经该特定时间后发出该驱动信号至该主矩阵中的第二扫描线，该第一子电路的该第一输出端与该第二输出端之间电连接单向导通组件。
2.根据权利要求1所述的扫描驱动电路，其特征在于该第一子电路包含移位寄存器，用于接收该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后分别从该第一输出端与该第二输出端输出至该主矩阵与该第二子电路。
3.根据权利要求2所述的扫描驱动电路，其特征在于该第一子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
4.根据权利要求2所述的扫描驱动电路，其特征在于该缓冲电路是由多个非门串接构成。
5.根据权利要求4所述的扫描驱动电路，其特征在于该缓冲电路的该第一输出端与该第二输出端之间串接至少一个非门。
6.根据权利要求5所述的扫描驱动电路，其特征在于该非门为NMOS非门、CMOS非门或PMOS非门之一。
7.根据权利要求2所述的扫描驱动电路，其特征在于该第二子电路包含移位寄存器，电连接在该第一子电路的该第二输出端，用于接收该第一子电路的该第二输出端输出的该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后从该第一输出端输出至该主矩阵的该第二扫描线。
8.根据权利要求7所述的扫描驱动电路，其特征在于该第二子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
9.根据权利要求7所述的扫描驱动电路，其特征在于该缓冲电路是由多个非门串接构成。
10.根据权利要求9所述的扫描驱动电路，其特征在于该非门为NMOS非门、CMOS非门或PMOS非门之一。
全文摘要
本发明是应用在平面显示器上的一种扫描驱动电路，该平面显示器包含主矩阵，而该扫描驱动电路包含第一子电路，用于接收驱动信号，经特定时间后由第一输出端发出该驱动信号至该主矩阵中的第一扫描线；以及第二子电路，电连接在该第一子电路，在接收由该第一子电路的第二输出端所发出的该驱动信号后，再经该特定时间后发出该驱动信号至该主矩阵中的第二扫描线，该第一子电路的该第一输出端与该第二输出端之间电连接单向导通组件。
文档编号G09G3/20GK1416109SQ02150669
公开日2003年5月7日 申请日期2002年11月18日 优先权日2002年11月18日
发明者陈志昌, 邱昌明 申请人:统宝光电股份有限公司
技术领域：
本发明是一种扫描驱动电路，尤指应用在平面显示器上的扫描驱动电路。
另外，因为面板尺寸越来越大，单边的扫描驱动电路已无法提供足够的驱动能力，因此，双边的扫描驱动电路架构便开展出来了。请参见
图1，它是具有双边扫描驱动电路的液晶显示器面板构造的示意图，主要是在主矩阵10的两侧各设置一个垂直扫描驱动电路11，用于分别从两侧输入驱动信号来启动同一扫描信号线上的多个薄膜晶体管。垂直扫描驱动电路11分别由多个子电路111连接构成，而每个子电路111主要包含移位寄存器1111、缓冲电路1112以及静电放电(简称ESD)保护电路1113。其中移位寄存器1111受时钟脉冲信号的控制而发出驱动信号，而缓冲电路1112则用于将所接收的驱动信号加大功率后启动同一扫描信号线上的所有薄膜晶体管。静电放电(ESD)保护电路用于保护电路不受静电放电所造成的破坏。
从图中可清楚看出，后级子电路中的移位寄存器1111是受前一级子电路中的缓冲电路1112所输出驱动信号的推动，所以当主矩阵10中两相邻扫描线因制作缺陷而产生短路情况时，缓冲电路1112需要推动比原先数目多一倍的薄膜晶体管，因此极可能导致驱动力不足而无法顺利推动后级的移位寄存器1111。因此，垂直扫描驱动电路所进行的依序启动各扫描线的动作将产生中断而无法继续，导致显示器无法正常运行，而如何改善此缺点是开发本发明的主要目的。
根据上述构想，在本发明所述的扫描驱动电路中，该第一子电路包含移位寄存器，在接收该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后分别从该第一输出端与该第二输出端输出至该主矩阵与该第二子电路。
根据上述构想，在本发明所述的扫描驱动电路中，该第一子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路是由多个非门串接构成。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路的该第一输出端与该第二输出端之间串接至少一个非门。
根据上述构想，在本发明所述的扫描驱动电路中，该非门为NMOS非门、CMOS非门或PMOS非门之一。
根据上述构想，在本发明所述的扫描驱动电路中，该第二子电路包含移位寄存器，电连接在该第一子电路的该第二输出端，用于接收该第一子电路的该第二输出端输出的该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后从该第一输出端输出至该主矩阵的该第二扫描线。
根据上述构想，在本发明所述的扫描驱动电路中，该第二子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
根据上述构想，在本发明所述的扫描驱动电路中，该缓冲电路是由多个非门串接构成。
根据上述构想，在本发明所述的扫描驱动电路中，该非门为NMOS非门、CMOS非门或PMOS非门之一。
图2是本发明的一个较佳实施例电路方框示意图。
图3是本发明的实施例中该缓冲电路的内部电路示意图。
图4是PMOS非门的电路示意图。
请参见图2，表示本发明为改善上述常规电路的缺点所发展出来的一个较佳实施例电路的方框示意图，图中仅绘出单边的扫描驱动电路构造，另一边的扫描驱动电路的构造并无不同，故在本图中省略。本发明的扫描驱动电路是由多个子电路21构成，每个子电路21主要包含三个构件，其中移位寄存器211接收并闩锁住驱动信号，通过时钟脉冲信号CKV1、CKV2与CKV3的控制经特定时间后再发出该驱动信号至缓冲电路212，缓冲电路212将所接收的驱动信号加大功率后分别从该第一输出端2121与该第二输出端2122输出至该主矩阵20与下一级子电路中的移位寄存器。连接在第一输出端2121上的静电放电(ESD)保护电路213则用于保护电路不受静电放电所造成的破坏。
本实施例的主要特征在于缓冲电路212的第一输出端2121与该第二输出端2122间设有单向导通组件2123。因此，当主矩阵20中相邻扫描线201产生短路，造成第一输出端2121所需推动的负载增大时，并不会影响第二输出端2122所输出驱动信号的驱动能力，因此不会产生公知手段中因驱动力不足而无法顺利推动后级移位寄存器的缺点。
再请参见图3，表示本发明实施例中该缓冲电路212的内部电路示意图，缓冲电路212主要由多个非门电路串接构成，因此该单向导通组件2123便直接用一个或串接多个非门电路来实现。因此，在不需要增设任何组件的情况下，便可完全避免主矩阵20中相邻扫描线201产生短路对两侧扫描驱动电路可能造成无法正常作动的影响。
该非门可选自NMOS非门、CMOS非门或PMOS非门之一，在目前大尺寸面板大都采用PMOS制作的情形下，使用PMOS非门是最可能的作法。图4表示PMOS非门的电路示意图。
综上所述，本发明主要在缓冲电路的第一输出端与该第二输出端间设有例如非门电路的单向导通组件。如此便可完全避免由于主矩阵中相邻扫描线短路对两侧扫描驱动电路可能造成无法正常作动的影响。本发明技术可广泛地应用于如液晶显示器等平面显示器面板的设计制造上，但是由本领域的技术人员对本发明进行任何修改或改进都不脱离本发明的权利要求书所限定的范围。
权利要求
1.一种应用在平面显示器的扫描驱动电路，该平面显示器包含主矩阵，其特征在于该扫描驱动电路包含第一子电路，用于接收驱动信号，经特定时间后由第一输出端发出该驱动信号至该主矩阵中的第一扫描线；以及第二子电路，电连接在该第一子电路，在接收由该第一子电路的第二输出端所发出的该驱动信号后，再经该特定时间后发出该驱动信号至该主矩阵中的第二扫描线，该第一子电路的该第一输出端与该第二输出端之间电连接单向导通组件。
2.根据权利要求1所述的扫描驱动电路，其特征在于该第一子电路包含移位寄存器，用于接收该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后分别从该第一输出端与该第二输出端输出至该主矩阵与该第二子电路。
3.根据权利要求2所述的扫描驱动电路，其特征在于该第一子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
4.根据权利要求2所述的扫描驱动电路，其特征在于该缓冲电路是由多个非门串接构成。
5.根据权利要求4所述的扫描驱动电路，其特征在于该缓冲电路的该第一输出端与该第二输出端之间串接至少一个非门。
6.根据权利要求5所述的扫描驱动电路，其特征在于该非门为NMOS非门、CMOS非门或PMOS非门之一。
7.根据权利要求2所述的扫描驱动电路，其特征在于该第二子电路包含移位寄存器，电连接在该第一子电路的该第二输出端，用于接收该第一子电路的该第二输出端输出的该驱动信号并根据时钟脉冲信号的控制经该特定时间后再发出该驱动信号；以及缓冲电路，电连接在该移位寄存器、该主矩阵与该第二子电路，用于将所接收的驱动信号加大功率后从该第一输出端输出至该主矩阵的该第二扫描线。
8.根据权利要求7所述的扫描驱动电路，其特征在于该第二子电路还包含静电放电保护电路，电连接在该缓冲电路的第一输出端，用于避免整体电路受静电放电所造成的破坏。
9.根据权利要求7所述的扫描驱动电路，其特征在于该缓冲电路是由多个非门串接构成。
10.根据权利要求9所述的扫描驱动电路，其特征在于该非门为NMOS非门、CMOS非门或PMOS非门之一。
全文摘要
本发明是应用在平面显示器上的一种扫描驱动电路，该平面显示器包含主矩阵，而该扫描驱动电路包含第一子电路，用于接收驱动信号，经特定时间后由第一输出端发出该驱动信号至该主矩阵中的第一扫描线；以及第二子电路，电连接在该第一子电路，在接收由该第一子电路的第二输出端所发出的该驱动信号后，再经该特定时间后发出该驱动信号至该主矩阵中的第二扫描线，该第一子电路的该第一输出端与该第二输出端之间电连接单向导通组件。
文档编号G09G3/20GK1416109SQ02150669
公开日2003年5月7日 申请日期2002年11月18日 优先权日2002年11月18日
发明者陈志昌, 邱昌明 申请人:统宝光电股份有限公司
最新回复(0)