显示装置的制作方法
专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，该显示装置具有规则排列多个像素单元所形成的像素阵 列，各像素单元适于显示一种颜色且由三种以上颜色的N个连续像素构成。本发明具体涉 及在各像素中具有像素电路的显示装置，该像素电路通过集成适于自身发出预定特定颜色 光的自发光型发光元件和一部分驱动电路形成。
背景技术：
一些显示装置使用亮度随着所施加的电压或流过的电流变化而变化的电光元件。 例如，液晶显示元件是亮度随着所施加的电压变化而变化的电光元件的典型示例。有机电 致发光元件是亮度随着流过的电流变化而变化的电光元件的典型示例。有机电致发光元件 通常称为OLED(有机发光二极管)。液晶显示元件是适于调节来自光源的光的光学调制元 件(即非自发光型)。OLED与液晶显示元件的不同之处在于OLED是能够自身发光的自发 光型元件。OLED包括在上电极和下电极之间一个堆叠在另一个之上的多个有机薄膜。这些 有机薄膜用作有机空穴输送层和有机发光层。这些膜的厚度根据发光波长而变化，还由于 提供光增强效应而变化，但这些膜通常较薄。因为这些膜由有机材料制成，所以难以形成。 OLED是通过向有机薄膜施加电场而发光的电光元件。通过控制流过OLED的电流值来获得 颜色灰度级。因此，在使用OLED作为电光元件的显示装置中，像素电路设置用于各像素，各 像素包括控制流过OLED的电流量的驱动晶体管。在先技术已提出各种像素电路，已知的电路类型主要包括四晶体管(4T) 一电容 (IC)电路、4T-2C电路、5T-1C电路和3T-1C电路。所有这些电路都可防止TFT(薄膜晶体管)构成的晶体管的特性变化所致的图像 变坏，这些电路用来在像素电路中保持驱动电流不变，于是改善在整个屏幕上的亮度不均 勻。具体地，当OLED连接到像素电路中的电源时，用于根据输入视频信号的数据电位控制 电流量的驱动晶体管的特性变化会直接影响OLED的发光亮度。因此，必须校正驱动晶体管 的特性，即阈值电压。而且，设定校正了阈值电压，则通过从驱动晶体管的电流驱动功率中减去使阈值 变化的分量来获得校正驱动功率分量(通常称为迁移率)，从而提供更高的均勻性。例如，专利文献1具体说明了驱动晶体管的阈值电压和迁移率的校正。专利文献1 日本特开2006-215213号公报但是，面板会受到例如不能正常发光的黑点等显示缺陷的影响，这些黑点是在制 造过程中粘附到OLED和其它电光元件上的灰尘所致。这些显示缺陷不利于提高显示装置 的产率，限制了成本降低。尤其是在OLED的情况下，在以多层的形式堆叠有机薄膜以形成多层膜结构时，经 常会产生灰尘。有机薄膜粘在沉积装置的内部，易于脱落，于是悬浮在沉积装置的腔中。如 果由于这种灰尘的粘附而使OLED的电极短路达到一定阻值，则容易出现一直都不亮的黑点缺陷。另外，在黑点缺陷的情况下，取决于黑点缺陷出现在用于显示颜色的像素单元的哪个颜色像素中，视觉上所感觉到缺陷的程度发生变化。即，在视觉上越容易被察觉的颜 色，显示质量会由于像素缺陷而变得越差。应当指出，本发明人对具有配置为防止黑点缺陷影响的像素的显示装置已经申请 了专利(日本专利申请No. 2OO7-3O786Ih
发明内容
本发明的目的是提供一种像素电路结构，该像素电路结构能够在出现黑点缺陷时 更有效地防止黑点缺陷对屏幕显示的影响，同时防止像素面积相比于上述所申请专利的显 示装置的像素面积增大。本发明实施例的显示装置(第一实施例)包括像素阵列。该像素阵列包括多个规 则排列的像素单元。各像素单元由N个连续的像素构成。包括R(红色)、G(绿色)和B (蓝 色)的N(N ^ 3)种颜色中的一种被分配给N个像素中的每一个。构成像素单元的N个像素中的每个都包括采样晶体管、驱动晶体管、保持电容和 发光元件。所述保持电容经所述采样晶体管耦合到所述驱动晶体管的发光控制节点以保持 所供给的数据电压。所述发光元件串联连接到驱动电流路径以及所述驱动晶体管。基于驱动晶体管所 控制的驱动电流，所述发光元件根据所保持的数据电压自身发出对于各像素所确定的特定 颜色的光。另外，在N个像素中，对黑点敏感或相对视亮度因数最高的特定颜色像素的像素 电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，该像素电路元 件包括驱动晶体管、保持电容和发光元件。除了第一实施例的特征之外，本发明另一实施例的显示装置(第二实施例)进一 步配置为，所述发光元件具有多层膜结构。通过在阳极和阴极中的一个上堆叠适于发出期 望颜色光的材料和厚度的多个有机薄膜以及阳极和阴极中的另一个，形成所述多层膜结 构。形成于对黑点敏感的特定颜色像素中的多个有机薄膜的总厚度小于其它颜色像素的总 的膜厚度。在本实施例中，优选地，只要其它颜色像素的像素电路元件的组数小于特定颜色 像素的像素电路元件的组数，则多个有机薄膜的总厚度越小，其它颜色像素的像素电路元 件的组数越多(第三实施例)。除了第一实施例的特征之外，本发明又一实施例的显示装置(第四实施例)进一 步配置为，所述相对视亮度因数最高的特定颜色像素为绿色(G)像素，R(红色)和B(蓝色) 像素的组数均小于绿色(G)像素的组数。除了第一实施例的特征之外，本发明再一实施例的显示装置(第五实施例)进一 步配置为，如果一个像素中有多组，则所述一个采样晶体管设置为被所述多组共用。除了第一实施例的特征之外，本发明又一实施例的显示装置(第六实施例)进一 步配置为，在N个像素的所有组中，驱动晶体管被设计为具有相同的沟道导电类型和尺寸，保持电容被设计为具有相同的电容值。而且，如果同一像素中设有多个发光元件，则多个发 光元件的驱动电流路径并联连接到驱动电压供给端，以在多个发光元件之间隔开。除了第一实施例的特征之外，本发明又一实施例的显示装置(第七实施例)进一 步配置为，所述特定颜色像素的面积大于其它颜色像素的面积。为此，与特定颜色像素的组 数一样多的多个发光元件的开口的总面积接近于其它颜色像素的每个像素的开口面积。
优选地，如果其它颜色像素的组数不同，则像素的面积不同，使得各像素中每个像 素的开口面积大致相同(第八实施例)。根据上述结构，在构成用于显示颜色的像素单元的N个像素中，特定颜色像素的 像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且具有两组以上，其中像 素电路元件包括驱动晶体管、保持电容和发光元件。这里，词语“特定颜色像素”是指对黑点敏感的像素，例如蓝色⑶像素，蓝色像素 中发光元件的多层有机薄膜是所有像素中最薄的。或者，词语“特定颜色像素”是指例如相 对视亮度因数最高的绿色(G)像素等像素。为了便于理解，举例说明本发明显示装置的操作。这里，我们设定，在包括三个像 素(R、G和B) (N = 3)的像素单元中，例如，蓝色(B)像素具有两组像素电路元件，其它颜色 像素各自具有一组像素电路元件。在该示例中，一个像素单元具有四组像素电路元件和四个发光元件。设定四个发 光元件的开口面积相同，在此情况下这些发光元件中的每个出现黑点缺陷的概率为1/4，即 对所有发光元件是相同的。但是，应当指出，在特定颜色像素(B)和其它颜色像素(R和G) 的开口面积相同的前提下，因为特定颜色像素(B)中有多于一个的开口，所以特定颜色像 素(B)出现黑点的概率是其它颜色像素的两倍。另外，对于颜色，如果特定颜色像素⑶之外的像素(R或G)出现黑点缺陷，则该 颜色像素(R或G)将完全不发光。但是，特定颜色像素(B)具有两个发光元件，因此，即便是 两个发光元件中的一个不再发光，由于有另外的发光元件，也会继续发蓝光，但亮度减半。另外，当红色、绿色和蓝色(R、G和B)像素的开口面积相同时，由于特定颜色像素 (B)设有两个开口，且特定颜色像素(B)的各开口的面积是其它颜色(R、G)像素的各开口 面积的一半，对所有颜色像素而言出现黑点的概率相同。而且，如上所述，即便是特定颜色 像素(B)的一个发光元件例如由于灰尘而出现黑点，另一个发光元件也会发光，于是能够 避免无蓝光发出的最坏情况。当特定颜色像素具有三组以上时，组数越多，特定颜色像素受由于灰尘等一个发 光元件不发光的影响越小。即，如果特定颜色像素具有三组，则亮度为2/3。因此，相比于亮 度为1/2的情况，特定颜色像素受黑点的影响更小。类似地，如果特定颜色像素具有四组以 上，则亮度为3/4、4/5、5/6，依此类推。因此，组数越多，特定颜色像素受黑点的影响越小。 但是，应当指出，想要在同一区域中设置发光元件的多个开口会导致各开口的面积变小，于 是降低了最初设置的亮度(没有黑点时的亮度)。因此，通常，组数越多，组数多的颜色像素 面积就越大。如上所述，通常考虑像素面积增大与抑制黑点缺陷的影响(亮度降低的程度)之 间的权衡而针对各颜色确定组数。在此情况下本发明申请在对黑点敏感或相对视亮度因数高的特定颜色像素中设置多组，而不是设置相同的组数，于是易于权衡。本发明提供一种像素电路结构，该像素电路结构通过折衷而能够更有效地抑制黑 点缺陷对屏幕显示的影响，同时防止像素面积增大。
图1是本发明实施例的有机EL显示装置的主要构件的图；图2是本发明实施例的像素电路1的基本结构图；图3是本发明实施例的像素电路2的基本结构图；图4是表示有机发光二极管的特性的曲线图和等式；图5是本发明实施例的像素电路3的基本结构图；图6是本发明实施例在显示控制过程中各种信号和电压的波形的时序图；图7是说明直到采样为止的操作的图；图8是说明直到第二阈值校正为止的操作的图；图9是说明直到第三阈值校正为止的操作的图；图10是表示本发明实施例的源极电位随时间变化的曲线图；图11是说明直到发光周期为止的操作的图；图12是在有机发光元件的电极之间短路的情况下本发明实施例的像素电路的等 效电路图；图13是本发明实施例的像素单元结构的图；图14是本发明实施例的像素电路元件的不同布局示例的平面图；图15是本发明实施例的像素电路的平面图；图16是本发明实施例的像素电路的剖面图。
具体实施例方式下面以本发明应用于有机EL显示装置的情况为示例，参照
本发明的各 实施例。总体结构图1是本发明实施例的有机EL显示装置的主要构件的图。图1所示的有机EL显示装置1包括像素阵列2和驱动电路。像素阵列2具有以 矩阵形式排列的多个像素电路3(i，j)。驱动电路驱动像素阵列2，包括垂直驱动电路(V扫 描器)4和水平驱动电路(H扫描器或H. Scan)。可根据像素电路3的结构设置多个V扫描器4。这里，V扫描器4包括水平像素线 驱动电路(DSCN) 41和写信号扫描电路(WSCN) 42。图1所示的像素电路的附图标记3(i，j)表示各像素电路的垂直地址为i(i = 1 或2)、水平地址为j (j = 1、2或3)。这些地址i和j均取大于等于1的整数。地址i和j 的最大值分别为“η”和“m”。这里，为了简化附图，示出了 η = 2、m = 3的情况。这种地址标记法类似地应用于以下说明和附图中像素电路的元件、信号、信号线、 电压等。像素电路3(1，1)和3(2，1)连接到公共垂直第一信号线SIG(1)。类似地，像素电路3(1，2) m 3(2,2)连接到公共垂直第二信号线SIG(2)。同样，像素电路3(1，3)和3(2，3)连接到公共垂直第三信号线SIG (3)。第一扫描信号VSCANl (1)经公共扫描信号线从水平像素线驱动电路41施加到第 一行中的像素电路3(1，1)、3(1，2)和3(1，3)。类似地，第一扫描信号VSCANl (2)经公共扫 描信号线从水平像素线驱动电路41施加到第二行中的像素电路3(2，1)、3(2，2)和3(2，3)。而且，第二扫描信号VSCAN2(1)经其他公共扫描信号线从写信号扫描电路42施 加到第一行中的像素电路3(1，1)、3(1，2)和3(1，3)。类似地，第二扫描信号VSCAN2 (2)经 其他公共扫描信号线从写信号扫描电路42施加到第二行中的像素电路3(2，1) ,3(2,2)和 3(2,3)。像素电路1图2示出了驱动晶体管包括PMOS晶体管时像素电路3 (i，j)的最基本的结构。图2中所示的像素电路3 (i，j)控制作为发光元件的有机发光二极管0LED。像素 电路除了包括有机发光二极管OLED之外，还包括驱动晶体管Md、采样晶体管Ms和保持电容 Cs。驱动晶体管Md包括PMOS TFT。采样晶体管Ms包括NMOS TFT。尽管未具体图示，但有机发光二极管OLED具有其上形成有第二电极(阴极)的分 层体。该分层体构成有机膜。该分层体通过在例如由透明玻璃等制成的基板上依次沉积第 一电极(阳极)、空穴输送层、发光层、电子输送层、电子注入层和其它层而形成。阳极连接 到正第一电源，阴极连接到负第二电源。应当指出，也可以是第二电源为正，第一电源为负。 在此情况下，阳极连接到第二电源，阴极连接到第一电源。应当指出，图2示出的情况为，有机发光二极管OLED的阳极被供有正第一电源的 高电位Vcc_H，有机发光二极管OLED的阴极连接到基准电压(例如接地电压GND)。当预定偏压施加在有机发光二极管OLED的阴极和阳极之间时，注入的电子和空 穴在发光层中重新结合，于是发光。因为通过适当选择构成有机膜的有机材料，有机发光二 极管OLED能够发出红(R)、绿(G)和蓝(B)光中的任一种，所以例如如果在各行中像素排列 为能够发出R、G和B光，则该二极管OLED能够显示彩色图像。或者，也可使用发白光的有 机材料，通过滤色器颜色来区分R、G和B。或者，也可以使用四种颜色，即，R、G、B*W(白 色)。驱动晶体管Md用作电流控制装置，控制流过发光元件(有机发光二极管0LED)的 电流量以确定显示灰度级。驱动晶体管Md的源极连接到高电位Vcc_H的供给线，漏极连接到有机发光二极管 OLED的阳极。采样晶体管Ms连接在数据电位Vsig的供给线(视频信号线SIG(j))和驱动晶体 管Md的栅极之间。数据电位Vsig确定像素灰度级。采样晶体管Ms的源极和漏极中的一 个连接到驱动晶体管Md的栅极，另一个连接到视频信号线SIG(j)。数据电位Vsig从H扫 描器5施加到视频信号线SIG(j)。采样晶体管Ms在数据电位施加期间的适当时间点对具 有像素电路显示的电平的数据进行采样。这是为了在被采样的具有期望数据电位Vsig的 数据脉冲的开始和结束时，消除不稳定电平在过渡时间段内对显示图像的不利影响。保持电容Cs连接在高电位Vcc_H的供给线和驱动晶体管Md的栅极之间。在后文 关于操作的部分说明保持电容Cs的作用。
应当指出，图2中省略了图1中通过水平像素线驱动电路41控制的构件。该构件 的示例例如是在图2中另一个连接在高电位Vcc_H的供给线和驱动晶体管Md之间的晶体 管。或者，该构件的另一示例是适合于以固定间隔反复施加高电位Vcc_H预定时间的构件。 设置这些构件用于驱动扫描。但是，因为可采用多种方案进行驱动扫描，所 以图2中省略了 这些构件。像素电路2图3示出了在驱动晶体管包括NMOS晶体管时像素电路3(i，j)的最基本的结构。图3中所示的像素电路3 (i，j)与图2中所示的像素电路3 (i，j)的区别仅在于驱 动晶体管Md的沟道导电类型不同。使用NMOS晶体管作为驱动晶体管Md有两个优点。第 一，每单位尺寸可使用大驱动电流。第二，对像素电路中的所有晶体管都可使用N沟道晶体 管，于是制造工艺更简单。应当指出，像素电路1和2中的所有晶体管由TFT构成。用于形成TFT的薄膜半 导体层由例如多晶硅或非晶硅等半导体材料构成。多晶硅TFT具有高迁移率，但性质变化 明显，这使得这些TFT不适合于实现较大屏幕尺寸的显示装置。因此，大屏幕显示装置通常 使用非晶硅TFT。但是，应当指出，难以用非晶硅TFT形成P沟道TFT。因此，优选使用像素 电路2或者以它为基础的像素电路。这里，上述像素电路1和2是适用于本实施例的像素电路的示例，即两个晶体管 (2T)、一个电容(IC)的结构的基本示例。因此，本实施例所使用的像素电路除了具有像素 电路1或2作为基本结构之外，还可具有另外的晶体管和/或电容器。具体地，适用于本实 施例的像素电路例如可具有4T-1C、4T-2C和5T-1C像素电路中的任一种，不再赘述。发光控制概述下面简述以上两个像素电路的示意性发光控制操作。保持电容Cs耦合到驱动晶体管Md的控制节点NDc。通过采样晶体管Ms对来自信 号线SIG(j)的信号电压Vsig采样。所得到的数据电位Vsig被施加到控制节点NDc。图4示出了有机发光二极管OLED的I-V特性曲线和驱动晶体管Md的漏极电流 Ids (对应于OLED的驱动电流Id)的一般表达式。当预定的数据电位Vsig施加到驱动晶体管Md的栅极时，图2所示的像素电路1的 情况下的P沟道驱动晶体管Md被设计为一直工作在饱和区域，其源极连接到电源。因此，P 沟道驱动晶体管Md用作具有图4所示等式表示的电流水平的恒流源。该恒流源供给的漏 极电流Ids由栅极至源极的电压Vgs确定，该电压Vgs的电平与施加到P沟道驱动晶体管 Md的栅极的数据电位匹配。因此，有机发光二极管OLED以与采样后的数据电位Vsig匹配 的亮度发光。众所周知，随时间变化，有机发光二极管OLED的I-V特性如图4所示变化。这时， 恒流源尽力供给相同水平的驱动电流Id。这使施加到有机发光二极管OLED的电压V增大， 上拉P沟道驱动晶体管Md的漏极电位。但是，P沟道驱动晶体管Md的栅极至源极的电压 Vgs保持不变。因此，恒定的驱动电流Id流过有机发光二极管0LED。因此，发光亮度保持 不变。在N沟道晶体管作为驱动晶体管Md的图3所示的像素电路2的情况下，驱动晶体 管Md的源极连接到有机发光二极管0LED。因此，栅极至源极的电压Vgs随有机发光二极管OLED经时间变化而变化这使流过有机发光二极管OLED的驱动电流Id变化，于是即使数据电位Vsig处于 预定电平，发光亮度也改变。而且，各像素电路的驱动晶体管Md的阈值电压Vth和迁移率μ彼此不同。根据 图4所示的等式，这导致漏极电流Ids变化，于是，即使所提供的数据电位Vsig相同，也会 改变不同像素之间的发光亮度。应当指出，在图4所示的等式中，附图标记Ids表示工作在饱和区域的驱动晶体管 Md的漏极和源极之间流动的电流。而且，在驱动晶体管Md中，附图标记Vth表示阈值电压， μ表示迁移率，w表示有效沟道宽度(有效栅极宽度)，L表示有效沟道长度(有效栅极长 度)。而且，附图标记Cox表示驱动晶体管Md的单位栅极电容，即，每单元面积栅极氧化膜 电容与源极(或漏极)和栅极之间的边缘电容的和。具有N沟道驱动晶体管Md的像素电路的优点在于，提供了高驱动性，使制造工艺 简便。但是，为了防止阈值电压Vth和迁移率μ变化，需要在上述发光控制操作之前进行 以下校正操作。校ιΗ概述通过在采样之前保持电容Cs使驱动晶体管Md的栅极至源极的电压Vgs保持在阈 值电压Vth的电平，后文将给出详细的控制说明。该预备操作称为“阈值校正”。在阈值校正之后，采样后的数据电压Vin被加到驱动晶体管Md的栅极上。因此， 栅极至源极的电压Vgs变为“Vth+Vin”并保持在该电平。驱动晶体管Md根据数据电压Vin 的幅度导通。如果驱动晶体管Md因为其大阈值电压Vth而不容易导通，则“Vth+Vin”也 大。相比之下，如果驱动晶体管Md因为其小阈值电压Vth而容易导通，则“Vth+Vin”也小。 这消除了阈值电压Vth随驱动电流变化的影响，于是对于恒定的数据电压Vin，使漏极电流 Ids(驱动电流Id)保持恒定。而且，例如，在数据采样之前和阈值电压校正之后，进行“迁移率校正”(更准确地 说是驱动性能校正)。在电压“Vth+Vin”保持不变的情况下，迁移率校正还根据驱动晶体管Md的电流驱 动性使栅极电位变化。图2和图3中未示出，但在驱动晶体管Md的栅极和源极或栅极和漏 极之间有路径。该路径通过经驱动晶体管Md的电流沟道所供给的电流使保持电容充电或 放电。通过控制是否有电流经过该路径来进行迁移率校正。之后，有机发光二极管OLED被该恒定电流驱动而发光。像素电路3图5示出了在迁移率校正过程中考虑上述充放电路径的像素电路2的变化例。在图5所示的像素电路中，保持电容Cs连接在驱动晶体管Md的栅极和源极之间， 而不是如图3所示连接在驱动晶体管Md的栅极和漏极之间。图5中像素电路的其它结构 与图3中的像素电路相同。但是，应当指出，这里，通过利用电源驱动脉冲DS (i)(图1中所 示的第一扫描信号VSCANl (i)作为脉冲的标记)在高电平(例如高电位Vcc_H)和低电平 (例如负电位等低电位Vcc_L)之间驱动驱动晶体管Md的漏极电压，进行电源驱动。从水平 像素线驱动电路41供给该脉冲DS(i)。而且，利用写驱动脉冲WS(i)(图1和图3所示的第 二扫描信号VSCAN2(i)作为脉冲的标记)通过采样晶体管Ms对视频信号Ssig(数据电位Vsig)进行采样。从写信号扫描电路42供给该脉冲WS(i)。应当指出，像素电路3的电源驱动不限于图5所示的形式，为了便于后文的具体说 明，我们设定使用图5所示的电源驱动方法。
显示控制的具体示例下面对在数据写入操作以及阈值电压和迁移率校正操作过程中图5所示电路的 操作进行说明。这一系列操作称为“显示控制”。图6(A) 图6(F)是在显示控制过程中各种信号和电压的波形的时序图。这里， 我们设定，在显示控制过程中逐行依次写数据。因此，具有像素电路3(1，j)的第一行是写 入目标行(显示行)。因此，具有像素电路3 (2，j)和3(3，j)的第二行和第三行在图6所 示的时间点不是目标行(非显示行)。通过下文所述的图6所示的显示控制将数据写入显 示行。之后，显示行变为第二行，第二行经过同样的显示控制。对第三行、第四行和接下来 的各行重复进行该相同的显示控制，于是显示出画面。显示出画面之后，重复需要次数的显 示控制以按相同的方式显示其它画面。图6(A)是视频信号Ssig的波形图。图6(B1)和图6(B2)是供给到数据被写入的第一行的写驱动脉冲WS (1)和电源驱 动脉冲DS(I)的波形图。类似地，图6(C1)和图6(C2)是供给到数据未被写入的第二行的 写驱动脉冲WS(2)和电源驱动脉冲DS(2)的波形图。图6(D1)和图6(D2)是供给到数据未 被写入的第三行的写驱动脉冲WS(3)和电源驱动脉冲DS(3)的波形图。图6 (E)是数据被写入的第一行的像素电路3(1，j)的驱动晶体管Md的栅极电位 (控制节点NDc的电位)的波形图。图6 (F)是数据被写入的第一行的像素电路3(1，j)的驱动晶体管Md的源极电位 (有机发光二极管OLED的阳极电位)的波形图。周期的定义如图6(F)的底部所示，图6示出了在略大于NTSC视频信号标准的一个水平周期 (IH)的四倍的时间间隔上的波形图。在最后一个水平周期(IH)中，连续进行最后或第三阈 值校正(VTC3)、迁移率校正和实际数据写入(W&y )(主操作)。利用在最后一个水平周期 (IH)中进行的主操作之前的三个水平周期((IH) X3)事先进行两次阈值校正，使得校正达 到一定程度。这是考虑到初始化以及最后的阈值校正太短而不能适当地校正阈值(预备操 作)。在现今显示图像处理的高分辨率以及显示面板驱动频率极高的情况下，图6所示 的显示控制不能在短的一个水平周期(IH)内完成从阈值电压校正到数据写入的所有操 作。因此，因为缺少可以用来阈值校正的时间，所以在几个步骤中进行阈值校正。但是，应 当指出，如果在中小尺寸显示面板中一个水平周期(IH)足够用于主操作，则一个水平周期 (IH)足够实现用于预备操作的初始化。当然，预备操作也可持续两个水平周期(2H)或者多 于四个水平周期(4H)。在对某一行进行主操作时，可并行地对下一行(和接下来的行)进行预备操作。因 此，预备操作时间的长度总体上几乎不影响显示周期。然而，优选应该充分进行预备操作以 确保阈值电压校正的实际完成。以上划分是基于固定尺度，即一个水平周期(IH)。然而，也可以按功能理解成图6(F)所示的大体四个水平周期。具体地，如图6(A)的上方所示，前一个场(或帧)的画面的发光周期(LMO)之后 是“预备操作”。预备操作包括放电周期(D-CHG)、初始化周期(INT)、第一阈值校正周期 (VTCl)、第一待机周期(WATl)、第二阈值校正周期(VTC2)和第二待机周期(WAT2)。预备 操作之后是“主操作”。主操作按时间顺序包括第三阈值校正周期(VTC3)、第三待机周期 (WAT3)以及写入和迁移率校正周期(W&y)。主操作之后是第一行的像素电路3(1，j)的发 光周期(LMl)。
驱动脉冲概述而且，图6的波形图中适当地用附图标记TO T21表示不同的时间点。下面，参 照这些时间点概述视频信号和驱动脉冲。在供给到第一行的写驱动脉冲WS(I)的情况下，周期性出现低电平为非激活、高 电平为激活的四个采样脉冲(SP0 SP3)。这时，这些脉冲(SP0 SP3)在预备操作(时间 TO 时间T15)和主操作(时间T15之后)期间以固定间隔出现。但是，应当指出，写驱动 脉冲WS(I)在主操作中的波形为，在第四采样脉冲(SP3)之后加入写脉冲(WP)。另外，视频信号Ssig被供给到m(几百 一千几百)个视频信号线SIG (j)(参见 图1和图5)。该信号Ssig在线序显示中被同时供给到m个视频信号线SIG(j)。如图6(A) 所示，反映视频信号Ssig采样之后所得数据电压的信号幅度Vin对应于视频信号脉冲(PP) 的峰值，该信号幅度Vin在一个水平周期(IH)的后半段中重复出现。该信号幅度Vin是相 对于出现在一个水平周期(IH)的前半段的偏移电位(Vo)而言。下面信号幅度Vin称为数 据电压Vin。在图6(A)所示的几个视频信号脉冲(PP)中，出现在主操作期间的写脉冲WP和视 频信号脉冲(PPx)对第一行是重要的。该脉冲在时间上与写脉冲(WP)重叠。主操作中相 对于偏移电位(Vo)的视频信号脉冲(PPx)的峰值对应于图6所示的将要显示(写入)的 灰度级，即数据电压Vin。该灰度级( = Vin)可以是对第一行中的所有像素相同(对于单 色显示)。但是，通常，该电平根据显示像素行的灰度级变化。图6旨在主要说明第一行中 一个像素的操作。但是，同一行的各像素之间除了显示灰度级不同之外，其它像素的驱动本 身与图6所示的单个像素的驱动并行地被控制。如图6(B2)所示，从时间TO到第一阈值校正周期(VTCl)开始(时间T6)之前，施 加到驱动晶体管Md的漏极的电源驱动脉冲DS(I)(参见图5)保持在非激活的低电平。非 激活的低电平例如是基准电压Vcc_L(例如负电压)。之后，电源驱动脉冲DS(I)几乎与第 一阈值校正周期(VTCl)的开始(时间T6)同步地变为激活的高电平(例如高电位Vcc_H)。 该脉冲DS(I)直到发光周期(LMl)结束都保持在高电位VccJL如图6(C1)、图6(C2)、图6(D1)和图6(D2)所示，脉冲在延迟一个水平周期(IH) 的情况下分别被施加到第二行和第三行的像素电路3 (2，j)和3(3，j)。具体地，用于初始 化周期(INT)的第一采样脉冲(SPO)从时间T5 T7被施加到第二行，在时间T5 T7期 间用于第一阈值校正周期(VTCl)的第二采样脉冲(SPl)被施加到第一行。当施加该脉冲时，即在时间T6，用于第一行的电源驱动脉冲DS(I)变为激活脉冲 的高电平(高电位Vcc_H)。之后，第二采样脉冲(SPl)从施加到第一行起延迟一个水平周期(IH)(从时间TlO T12)被施加到第二行，在时间TlO T12期间用于第二阈值校正周期(VTC2)的第三 采样脉冲(SP2)被施加到第一行。在该时间段内，第一采样脉冲(SPO)从施加到第一行起 延迟两个水平周期((IH) X2)被施加到第三行。当施加该脉冲时，即在时间T11，用于第二行的电源驱动脉冲DS(2)变为激活脉冲 的高电平(高电位Vcc_H)。之后，第三采样脉冲(SP2)从施加 到第一行起延迟一个水平周期(IH)(从时间 T15 T17)被施加到第二行，在时间T15 T17期间用于第三阈值校正周期(VTC3)的第四 采样脉冲(SP3)被施加到第一行。在该时间段内，第二采样脉冲(SPl)从施加到第一行起 延迟两个水平周期((IH) X2)被施加到第三行。当施加该脉冲时，即在时间T16，用于第三行的电源驱动脉冲DS(3)变为激活脉冲 的高电平(高电位Vcc_H)。按如上所述方式设定脉冲施加时序能够与给定行的主操作并行地实施其它行的 预备操作，该其它行的主操作将在一个或多个水平周期后实施。就主操作来说，以无缝方式 逐行进行。因此，除了开始的几个水平周期之外，不会浪费时间。因为显示画面通常包括几百行至一千几百行，在一个画面显示期间的一个至几个 水平周期小到可以忽略不计。因此，即便在几个步骤中进行阈值校正，也基本不会有时间损
^^ ο下面说明当按上述方式控制脉冲时图6(E)和图6(F)所示的驱动晶体管Md的源 极和栅极的电位变化以及与这些变化相关的操作。该说明针对图6(A)所示的各时段。应当指出，这里，将适当参照以下附图图7㈧ 图9(B)所示的第一行的像素电 路3(l，j)的预备操作的说明图、图10所示的源极电位Vs随时间变化的曲线图、图Il(A) 图Il(C)所示的第一行的像素电路3(1，j)的主操作的说明图以及图5等其它附图。前一画面的发光周期(LMO)对应第一行的像素电路3(1，j)，在早于时间TO—个场或一帧的画面(以下称为前 一画面)的发光周期(LMO)期间，写驱动脉冲WS(I)如图6(B1)所示处于低电平。因此，采 样晶体管Ms截止。另外，这时，电源驱动脉冲DS(I)如图6(B2)所示处于高电位Vcc_H电平。这时，如图7 (A)所示，有机发光二极管OLED根据数据电压VinO发光。在通过前一 画面的数据写入操作被供给到驱动晶体管Md的栅极之后，该电压VinO被保持。驱动晶体 管Md被设计为工作在饱和区域。因此，流过有机发光二极管OLED的驱动电流Id (= Ids) 呈按图4的等式根据保持电容Cs所保持的驱动晶体管Md的栅极至源极的电压Vgs所算出 的值。放电周期(D-CHG)通过线序扫描用于显示新画面的处理从图6的时间TO开始。在时间T0，水平像素线驱动电路41 (参照图5)使电源驱动脉冲DS(I)如图6(B2) 所示从高电位Vcc_H变为基准电位Vcc_L。在驱动晶体管Md中，用作漏极的节点的电位直 到这时突然下拉到基准电位Vcc_L。因此，源极和漏极之间的电位关系反转。因此，用作漏 极的节点作为源极，用作源极的节点作为漏极从漏极放电(但是，附图标记Vs作为源极电 位保持不变)。
因此，如图7(B)所示，漏极电流Ids到现在为止反向流过驱动晶体管Md。电流反向流过该晶体管Md的时段被记为图6中的放电周期(D-CHG)。当放电周期(D-CHG)开始时，如图6(F)所示，驱动晶体管Md的源极电位Vs (实际 操作中为漏极电位)从时间TO起迅速放电，使该电位Vs降为接近于低电位Vcc_L。这时，如果低电位Vcc_L小于有机发光二极管OLED的阈值电压Vth_oled.和阴极 电位Vcath的和，即，Vcc_L < Vth_oled. +Vcath,则该二极管OLED将停止发光。应当指出，如图6(A)所示，视频信号Ssig的电位在放电周期(D-CHG)结束(时间 Tl)之前从数据电位Vsig下拉到数据基准电位Vo。
如图7 (B)所示，在时间T0，采样晶体管Ms截止，使控制节点NDc浮空。因此，如图 6(E)所示，驱动晶体管Md的栅极电压Vg从时间TO起下降。初始化周期(INT)然后，如图6(B1)所示，写信号扫描电路42(参照图5)在时间Tl使写驱动脉冲 WS(I)从低电平变为高电平，于是将第一采样脉冲(SPO)供给到采样晶体管Ms的栅极。在时间Tl，放电周期(D-CHG)结束，开始初始化周期(INT)。如图7(C)所示，在时间Tl，响应于采样脉冲(SPO)的施加，采样晶体管Ms导通。 如前文所述，视频信号Ssig的电位在Tl前变为数据基准电位Vo。因此，采样晶体管Ms对 视频信号Ssig的数据基准电位Vo进行采样，将数据基准电位Vo传输到驱动晶体管Md的 栅极。如图6(E)所示，该采样操作使从时间TO起下降的驱动晶体管Md的栅极电压Vg 收敛于数据基准电位Vo。图6(B1)所示的采样脉冲(SPO)开始于时间Tl、结束于时间T2，此时对于电位收 敛已经过去了足够的时间，于是采样晶体管Ms截止。因此，驱动晶体管Md的栅极直到采样 晶体管Ms下一次导通的时间T5为止一直浮空。采样晶体管Ms被控制为在几乎与第一水平周期(IH)结束同时的时间T5再次导 通。而且，该晶体管Ms再次导通，使得第一水平周期(IH)中的视频信号脉冲(PP)适合于 T2 T5的时间段(参照图6㈧和图6 (Bi))。如果从采样脉冲(SPO)的角度看，能使写驱动脉冲WS(I)升至高电平的脉冲(SPO) 的持续时间(时间Tl T2)为水平周期(IH)的前半段并且落在视频信号Ssig处于数据 基准电位Vo的时间段(时间TO T3)内。之后，在时间T2，采样晶体管Ms截止。在采样晶体管Ms截止的情况下，直到时间 T4为等待，在T4，通过视频信号脉冲(PP)的视频信号线SIG(j)的电位变化结束。然后，在 时间T5，第二采样脉冲(SPl)被激活以再次对数据基准电位Vo进行采样。该控制防止视频信号Ssig的数据电位Vsig在第二采样脉冲(SPl)被激活的时间 T5被错误采样。应当指出，如图6(E)所示，当第二次采样在时间T5开始时，栅极电压Vg已经处于 数据基准电位Vo。因此，通常，尽管第二次采样补偿例如漏电流等所致的极小的损耗，但栅 极电压Vg几乎不变化。回到对时间轴的说明，由于第一采样脉冲(SPO)的施加，采样晶体管Ms在时间Tl 导通。如图6(E)所示，当驱动晶体管Md的栅极电压Vg收敛于数据基准电位Vo时，保持电容Cs所保持的电压下降至“Vo-VCC_L”(图6(F))。该下降是以下原因所致图7(B)所示的 放电已使源极电位Vs下拉到低电位Vcc_L，保持电容Cs所保持的电压相对于低电位Vcc_ L被栅极电压Vg限制。S卩，如图7(C)所示，随着栅极电压Vg降至数据基准电位Vo，保持电 容Cs所保持的电压也下降并收敛于“V0-Vcc_L”。应当指出，该保持电压“V0-Vcc_L”正是 栅极至源极的电压Vgs。如果该电压Vgs不大于驱动晶体管Md的阈值电压Vth，则后面不 能进行阈值电压校正操作。因此，建立电位关系，使得“V0-Vcc_L > Vth”。如上所述，通过初始化驱动晶体管Md的栅极电压Vg和源极电位Vs，完成了阈值校 正操作的准备。第一阈倌校ιΗ周期(VTCl) 采样晶体管Ms在时间T5开始对Vo进行第二次采样。之后，如图6(B2)所示，当 电源驱动脉冲DS(I)在时间T6从VSS电平升至VDD电平时，初始化周期(INT)结束，开始 第一阈值校正周期(VTCl)。导通的采样晶体管Ms在时间T6(第一阈值校正周期(VTCl)开始)之前对数据基 准电位Vo进行采样。因此，驱动晶体管Md的栅极电压Vg电固定在恒定的数据基准电位 Vo0在此条件下，如图6 (Β2)所示，水平像素线驱动电路41 (参照图5)在时间Τ6使电 源驱动脉冲DS(I)从低电平(=VSS)升至高电平(=VDD)。从时间Τ6起之后，水平像素 线驱动电路41使供给到驱动晶体管Md的电源线的电位保持在高电位Vcc_H，直到下一帧 (或场)的处理开始为止。随着电源驱动脉冲DS (1)升高，"VDD-VSS"电压施加在驱动晶体管Md的源极和漏 极之间。这使得漏极电流Ids从电源流过驱动晶体管Md。漏极电流Ids使驱动晶体管Md的源极充电，于是如图6(F)所示，上拉源极电位 Vs0因此，呈值“V0-Vcc_L”的驱动晶体管Md的栅极至源极的电压Vgs (保持电容Cs所保 持的电压)直到这时才逐渐降低(图6(E)和图6(F))。这时，驱动晶体管Md的源极不会被漏极电流Ids迅速充电。下面参照图8(A)说 明该原因。如图8 (A)所示，因为施加在驱动晶体管Md的栅极电压Vg的栅极偏压被数据基准 电位Vo限制，所以该电压不是很大。因此，驱动晶体管Md只是刚刚导通，S卩，仅具有有限的 驱动能力(第一原因)。而且，尽管漏极电流Ids流入保持电容Cs，但该漏极电流Ids也被消耗以使有机发 光二极管OLED的电容Coled.充电。因此，源极电位Vs不容易增大(第二原因)。而且，采样脉冲(SPl)必须在时间T8之前的时间T7结束，在时间T8视频信号Ssig 再次变为数据电位Vsig(参照图6(B1))。因此，源极电位Vs的充电时间不充分(第三原 因)。设定图6 (Bi)所示的第二采样脉冲(SPl)到时间T7以后能够持续足够长的时间， 则驱动晶体管Md的源极电位Vs (有机发光二极管OLED的阳极电位)从时间T6起开始增 大，一直增大，最后收敛于“Vo-Vth”(图10中虚线所示的曲线CV)。即，在栅极至源极的电 压Vgs (保持电容Cs所保持的电压)恰好与驱动晶体管Md的阈值电压Vth匹配时，源极电 位Vs应该停止增大。
第一待机周期(WATl)但是，实际上，时间T7在达到收敛点之前到来。这使采样脉冲(SPl)的持续时间结束，于是结束第一阈值校正周期(VTCl)并开始第一待机周期(WATl)。具体地，如图10所示，当驱动晶体管Md的栅极至源极的电压Vgs变为等于Vxl (> Vth)时，即，当该晶体管Md的源极电位Vs从低电位Vcc_L升至“Vo-Vxl”时(在时间T7)， 第一阈值校正周期(VTCl)结束。这时(时间T7)，电压Vxl被保持电容Cs保持。当第一阈值校正周期(VTCl)结束时，采样晶体管Ms截止。这使电固定在数据基 准电位Vo的驱动晶体管Md的栅极处于电浮空状态。因此，从时间T7起之后，随着源极电位Vs升高，电容性耦合到源极的处于浮空状 态的栅极的电位(Vg)也将升高(图6(E)和图6(F))。因此，在本示例中，源极电位Vs在 第一待机周期(WATl)结束(时间T10)时变为大于目标收敛点“Vo-Vth”(参照图10)。另 夕卜，如图6(E)和图6(F)所示，栅极至源极的电压Vgs保持不变。如前文初始化周期(INT)中所述，在第一待机周期(WATl)中需要等待视频信号脉 冲(PP)过去。因此，在这方面，该周期称为“待机周期”。但是，从时间T7持续到TlO的相 对长的待机周期使栅极电压Vg增大。而且，如上所述，栅极至源极的电压Vgs不收敛于阈 值电压Vth。在图6(E)中，在第一待机周期(WATl)期间的栅极电压Vg的增量由附图标记Val 表示。令源极电位Vs的增量也由附图标记Val表示，该增量经耦合电容(保持电容Cs)通 过自举作用有助于栅极电压Vg增大，源极电位Vs在第一待机周期(WATl)结束(时间T10) 时变为等于“Vo-Vxl+Val” (参照图8(B))。因此，需要使栅极电位回到数据基准电位Vo，S卩，初始化电平，然后再次进行阈值 电压校正。第二阈倌校ιΗ周期(VTC2)因此，在本实施例的操作示例中，在下一水平周期(IH)(时间TlO T15)期间，进 行与在前一水平周期(IH)的第一阈值校正周期(VTCl)和第一待机周期(WATl)(时间T5 T10)期间相同的处理。即，在下一水平周期(IH)进行第二阈值校正周期(VTC2)和第二待 机周期(WAT2)。但是，栅极至源极的电压Vgs (保持电容Cs所保持的保持电压)在第二阈值校正 周期(VTC2)开始的时间TlO降到“Vxl”。该111”小于10-￥(^_1/，，10-￥(^_1/，是在第一 阈值校正周期(VTCl)开始的时间T5栅极至源极的电压Vgs (保持电容Cs所保持的电压) 所呈现的相对大的值。如图6 (Bi)所示，随着采样脉冲(SP2)上升，当采样晶体管Ms在时间TlO导通时， 驱动晶体管Md的栅极电压Vg( = Vo+Val)以较低电位(Vo)连接到视频信号线SIG(j)。如 图8 (C)所示，这使得对应于该差值(Val)的电流从驱动晶体管Md的栅极流到视频信号线 SIG (j)，使栅极电压Vg下降到数据基准电位Vo。驱动晶体管Md的栅极的电位变化(Val)经保持电容Cs和该晶体管Md的栅极至 源极的寄生电容Cgs反馈到该晶体管Md的源极，于是下拉源极电位Vs。这时源极电位Vs的减量由“g*Val”表示。这里，电容耦合率g表示为g = (Cgs+Cs)/(Cgs+Cs+Coled.)，其中Cgs表示栅极至源极的寄生电容值，与保持电容Cs相同的标记(Cs)表示其电容值，Coled.表示有机发光二极管OLED的电容值。因此，源极电位 Vs 降低 “g*Val ”，从之前的 “Vo-Vxl+Val ” 变为 “Vo-Vxl+ (l_g) Val ”从定义等式可看出，电容耦合率g取小于1的值。因此，源极电位Vs的变化 “g*Val”小于栅极电压Vg的变化(Val)。这里，如果驱动晶体管Md的栅极至源极的电压Vgs( =“VXl-(l-g)Val”)大于该 晶体管Md的阈值电压Vth，则漏极电流Ids如图8 (C)所示流动。漏极电流Ids流动，直到 由于驱动晶体管Md的源极电位Vs变为等于“Vo-Vth”而驱动晶体管Md进入截止状态为止。 但是，在本实施例的操作示例中，如图6(E)和图6(F)所示，采样脉冲(SP2)在时间T12结 束，在时间T12栅极至源极的电压Vgs变为等于“Vx2”(其中Vx2足够大以满足条件Vxl > Vx2>Vth)。因此，采样晶体管Ms截止。保持电容Cs所保持的电压在时间T12为“Vx2”。第二待机周期(WAT2)第二待机周期(WAT2)从时间T12开始。如同在前一第一待机周期(WATl)期间，在第二待机周期(WAT2)期间，采样晶体管 Ms截止，使得栅极电压Vg电浮空。因此，随着源极电位Vs上升，栅极电压Vg也上升(参照 图9㈧)。但是，因为栅极至源极的电压Vgs在待机周期开始时接近于控制目标“Vth”，所 以栅极电压Vg的电位增大的作用(自举效应)不是很大。从图6(E)和图6(F)中的时间 T12 T15可以看出，源极电位Vs和栅极电压Vg都只是略微增大。具体地，在图9(A)中，令在第二待机周期(WAT2)期间漏极电流Ids流动所致的 源极电位Vs的增量由附图标记Va2表示，源极电位Vs在待机周期结束时(图6中的时间 T15)变为等于“V0-Vx2+Va2”。该源极电位的增量“Va2”经栅极至源极寄生电容Cgs和保 持电容Cs被传输到处于浮空状态的栅极。因此，栅极电压Vg也会增大相同的增量或电位 Va2。但是，应当指出，如图6(E)所示，栅极电压Vg的电位的增量“Va2”远远小于其在第一 待机周期(WATl)期间的电位的增量“Val”。第三阈倌校ιΗ周期(VTC3)“主操作”从时间T15开始，开始第三阈值校正周期(VTC3)。在第三阈值校正周期(VTC3)的时间T15至T17期间进行与第二阈值校正周期 (VTC2)期间相同的处理。但是，栅极至源极的电压Vgs (保持电容Cs所保持的电压)在第三阈值校正周期 (VTC3)开始的时间T15降至“Vx2”。该112”甚至小于111”，111”是在第二阈值校正周 期(VTC2)开始的TlO时栅极至源极的电压Vgs(保持电容Cs所保持的电压)所呈现的相 对较大的值。省略了基本操作的说明，以免赘述。通过用“Va2”代替“Val”、用“Vx2”代替“Vxl”， 第二阈值校正周期(VTC2)的说明适用于第三阈值校正周期作几3)。这也可以从图8(0和 图9(B)之间的比较中看出。应当指出，如图6(E)和图6(F)所示，第三阈值校正周期(VTC3)与第二阈值校正 周期(VTC2)的不同之处在于，栅极至源极的电压Vgs (保持电容Cs所保持的电压)到第三 阈值校正周期(VTC3)结束的时间T17变为等于阈值电压Vth。因此，驱动晶体管Md在栅 极至源极的电压Vgs变为等于阈值电压Vth时进入截止状态。从该时刻起之后，漏极电流Ids不会流动。这时，驱动晶体管Md的源极电位Vs为“Vo-Vth”。如上所述，多次(在本实施例中为三次)进行的之间设有待机周期的阈值电压校 正使保持电容Cs所保持的电压阶梯式收敛。在收敛的过程中，所保持的电压在待机周期期 间保持不变，最终收敛于阈值电压Vth。这里，设定驱动晶体管的栅极至源极的电压增大“Vi n”，则该电压等于 “Vin+Vth”。我们认为，两个驱动晶体管，一个阈值电压Vth大，另一个阈值电压Vth小。阈值电压Vth大的前一晶体管具有与大阈值电压Vth相匹配的大栅极至源极的电 压。相比之下，阈值电压Vth小的后一晶体管具有与小阈值电压Vth相匹配的小栅极至源 极的电压。因此，就阈值电压Vth而言，通过利用阈值电压校正操作抵消阈值电压Vth的变 化，对于相同的数据电位Vin，能够使相同量的漏极电流Ids经过驱动晶体管。在三个阈值校正周期期间，即在第一阈值校正周期(VTCl)、第二阈值校正周期 (VTC2)和第三阈值校正周期(VTC3)期间，需要确保流入保持电容Cs的一个电极(即有机 发光二极管OLED的电容Coled.的一个电极)的漏极电流Ids被完全耗尽，于是该二极管 OLED不导通。如果该二极管OLED的阳极电压由附图标记Voled.表示，其阈值电压由附图 标记Vth_oled.表示，其阴极电压由附图标记Vcath表示，则为了该二极管OLED保持截止， 必须保持表达式“Voled. ( Vcath+Vth_oled. ”。这里设定有机发光二极管OLED的阴极电位Vcath处于低电位Vcc_L (例如接地电 压GND)不变，则如果阈值电压Vth_oled.极大就可以一直保持上述表达式。但是，阈值电 压Vth_oled.由有机发光二极管OLED的制造条件确定。而且，为了以低电压实现有效发光， 该电压Vth_oled.不能过度增加。因此，优选通过设置阴极电位Vcath大于低电位Vcc_L， 而使有机发光二极管OLED被反向偏置，直到三个阈值校正周期和后文所述的迁移率校正 周期结束为止。第三待机周期(WAT3)上文已对阈值电压校正进行说明。在本操作示例中，紧随阈值电压校正之后的是 用于写入和迁移率校正的待机周期(第三待机周期(WAT3))。与第一待机周期(WATl)和第 二待机周期(WAT2)不同，第三待机周期(WAT3)是短时间的待机，该时间只是设计用于防止 在其后进行的写入和迁移率校正期间在不稳定的电位处对视频信号Ssig的错误采样。如图6(B1)所示，第三待机周期(WAT3)在采样脉冲(SP3)从高电平变为低电平的 时间T17开始。在第三待机周期(WAT3)中，如图6(A)所示，具有将被像素电路3 (1，j)显示的数 据电位Vsig的视频信号脉冲(PPx)在该周期期间的时间T18被供给到视频信号线SIG(j) 作为视频信号Ssig(参照图11(A))。在视频信号Ssig中，数据电位Vsig和数据基准电 位Vo之间的差值对应于用于将通过像素电路显示的灰度级的数据电压Vin。S卩，数据电位 Vsig 等于 “Vo+Vin”。第三待机周期(WAT3)在时间T19结束，在时间T18电位变化之后，在时间T19视 频信号Ssig处于数据电位Vsig不变。写入和迁移率校|H周期Ον&μ)写入和迁移率校正周期(W&y )从时间T19开始。如图6 (Bi)所示，在施加用于主操作的视频信号脉冲(PPx)期间，写脉冲(WP)在时间T19被供给到采样晶体管Ms的栅极。如图11⑶所示，这使采样晶体管Ms导通，使得 视频信号线SIG(j)的数据电位Vsig( = V0+Vin)和栅极电压Vg( = Vo)之间的差值，即数 据电压Vin，被供给到驱动晶体管Md的栅极。因此，栅极电压Vg等于“Vo+Vin”。随着栅极电压Vg升高了数据电压Vin，源极电压Vs也升高。这时，数据电压 Vin并不是以其本身的大小被传输到源极电位Vs，而是源极电位Vs仅升高与电容耦合率 g成比例的数据电压Vin的变化值(即“g*Vin”)。因此，变化之后的源极电位Vs等于 “Vo-Vth+g*Vin”。因此，驱动晶体管Md的栅极至源极的电压Vgs等于“(l-g)Vin+Vth”。这 里，对由于迁移率μ所致的变化进行说明。
在直到这时所进行的三次阈值电压校正中，漏极电流Ids实际上含有由每次漏极 电流Ids流动的迁移率μ所引起的误差。但是，因为阈值电压Vth变化大，所以不严格意 义地作为问题(确切地)讨论迁移率μ所致的误差。这时，通过简记为“Val”和“Va2”的 写入电压以表示结果，而不是利用电容耦合率g进行说明。这样是为了避免与迁移率变化 相关的复杂说明。另外，如上所述，在严格意义上所进行阈值电压校正之后，阈值电压Vth被保持电 容Cs保持。如果驱动晶体管Md之后导通，则不管阈值电压Vth的大小如何，漏极电流Ids 将保持不变。因此，设定在阈值电压校正之后由于驱动晶体管Md传导时的驱动电流Id，保 持电容Cs(栅极至源极的电压Vgs)所保持的电压变化，该变化量AV(正或负)不但反映 驱动晶体管Md的迁移率μ的变化，更准确地说，在严格意义上迁移率是半导体材料的物理 参数，而且反映了在晶体管结构或制造工艺方面影响电流驱动能力因素的综合变化。考虑到上述内容，回到对操作的说明，在图Il(B)中，在采样晶体管Ms导通之后， 当数据电压Vin叠加到栅极电位Vg时，驱动晶体管Md使大小与数据电压Vin (灰度级)匹 配的漏极电流Ids在漏极和源极之间流过。这时，漏极电流Ids根据迁移率μ变化。因此， 源极电位Vs由“Vo-Vth+g*Vin+AV”给出，这是“Vo-Vth+g*Vin”与迁移率μ所引起的变 化量Δ V的和。这时，为了使有机发光二极管OLED不发光，只需要事先例如根据数据电压Vin和 电容耦合率g设置阴极电位Vcath，使得满足表达式Vs ( = Vo-Vth+g*Vin+AV) < Vth_ oled. +Vcath0如上所述事先设置阴极电位Vcath使有机发光二极管OLED反向偏置，该二极管 OLED进入高阻抗状态。因此，有机发光二极管OLED不发光，呈普通电容特性而不是二极管 特性。这时，只要满足上述表达式，源极电位Vs就不会超过有机发光二极管OLED的阈值 电压Vth_oled.和阴极电位Vcath的和。因此，漏极电流Ids (驱动电流Id)用于对组合电 容C = Cs+Coled.+Cgs (为三个电容值的和)充电。这些电容值是保持电容Cs的电容值 (由相同的附图标记Cs表示)、有机发光二极管OLED反向偏置时的等效电容的电容值(作 为寄生电容值由相同的附图标记Coled.表示)以及驱动晶体管Md的栅极和源极之间存在 的寄生电容的电容值(由Cgs表示)。这导致驱动晶体管Md的源极电位Vs升高。此时，驱 动晶体管Md的阈值电压校正操作已经完成。因此，流过该晶体管Md的漏极电流Ids反映 迁移率μ。在图6(E)和图6(F)中，如等式(l-g)Vin+Vth-AV所示，就保持电容Cs所保持的栅极至源极的电压Vgs而言，在阈值电压校正之后，从栅极至源极的电压Vgs ( = (1-g) Vin+Vth)中减去叠加到源极电位Vs的变化量Δ V0因此，变化量Δ V被保持电容Cs保持， 从而施加负反馈。因此，下面变化量Δ V也称为“负反馈量”。当有机发光二极管OLED反向偏置时，负反馈量AV可以由等式AV = t*Ids/ (Coled. +Cs+Cgs)表示。从该等式可以看出，变化量AV是与漏极电流Ids的变化成比例变 化的参数。
根据反馈量AV的等式，叠加到源极电位Vs的量Δ V取决于漏极电流Ids的幅度 (该幅度与数据电压Vin的幅度、即灰度级正相关)和漏极电流Ids流过的时间段(即图 6 (Bi)所示的迁移率校正所需的从时间T19至时间T20的时间段⑴)。S卩，灰度级越大、时 间(t)越长，负反馈量AV越大。因此，迁移率校正时间(t)不必总是恒定的。而更适合的是根据漏极电流Ids (灰 度级)调整迁移率校正时间(t)。例如，当漏极电流Ids大的情况下灰度级几乎为白色时， 迁移率校正时间(t)应当短。相反，当漏极电流Ids小的情况下灰度级几乎为黑色时，迁移 率校正时间(t)应当长。例如通过在写信号扫描电路42中事先设置上述调节功能，实现该 基于灰度级的迁移率校正时间的自动调节。发光周期(LMl)写入和迁移率校正周期(W&y )在时间T20结束，开始发光周期(LMl)。写脉冲(WP)在时间T20结束，采样晶体管Ms截止，使驱动晶体管Md的栅极电浮空。另外，在发光周期(LMl)之前的写入和迁移率校正周期(W&y )中，尽管驱动晶体 管Md试图使与数据电压Vin匹配的漏极电流Ids能够通过，但并不总是如此。原因如下， 艮口，因为采样晶体管Ms导通，所以如果流过有机发光二极管OLED的电流水平(Id)比流过 驱动晶体管Md的电流水平(Ids)小很多，则驱动晶体管Md的栅极电压Vg固定在Vo+Vin。 源极电位Vs试图收敛于电位(Vofs+Vin-Vth)，该电位比Vofs+Vin低阈值电压Vth。因此， 无论迁移率校正时间(t)延长多少，源极电位Vs都不会超过上述收敛点。应当通过监控收 敛所需的时间不同而不同的迁移率μ来校正迁移率。因此，即使供给接近于亮度最大的白 色的数据电压Vin，也可以在实现收敛之前确定迁移率校正时间(t)的终点。当驱动晶体管Md的栅极在发光周期(LMl)开始之后浮空时，使得该晶体管Md的 源极电位Vs进一步升高。因此，驱动晶体管Md起到使与所供给的数据电压Vin匹配的驱 动电流Id通过的作用。这使得源极电位Vs (有机发光二极管OLED的阳极电位)上升。过一会，有机发光 二极管OLED不再反向偏置。因此，如图Il(C)所示，漏极电流Ids随着驱动电流Id开始流 过该二极管0LED，使得该二极管OLED发光。开始发光后不久，驱动晶体管Md饱和，漏极电 流Ids与所供给的数据电压Vin匹配。当该电流Ids( = Id)达到恒定水平时，有机发光二 极管OLED将以与数据电压Vin匹配的亮度发光。从发光周期(LMl)开始到亮度达到恒定水平所发生的有机发光二极管OLED的阳 极电位增加正是驱动晶体管Md的源极电位Vs的增加。该源极电位Vs的增加由附图标记 AVoled.表示，表示有机发光二极管OLED的阳极电压Voled.的增量。驱动晶体管Md的源 极电位 Vs 变为等于 “Vo_Vth+g*Vin+AV+AVoled. ”(参照图 6 (F))。
另外，因为栅极浮空，所以如图6(E)所示，栅极电位Vg如源极电位Vs—样增大增量Δ Voled.。随着漏极电流Ids饱和，源极电位Vs也将饱和，使栅极电位Vg饱和。因此，栅极至源极的电压Vgs(保持电容Cs所保持的电压)在整个发光周期(LMl) 保持在迁移率校正期间的电平(“(l-g)Vin+Vth-AV”)。在发光周期(LMl)期间，驱动晶体管Md用作恒流源。因此，有机发光二极管OLED 的I-V特性随时间变化，使驱动晶体管Md的源极电位Vs变化。但是，不管有机发光二极管OLED的I_V特性是否随时间变化，保持电容Cs所保持 的电压都保持在“(l-g)Vin+Vth-AV”。保持电容Cs所保持的电压包含两个分量，用于校正 驱动晶体管Md的阈值电压Vth的分量(+Vth)和用于校正由于迁移率μ所致变化的分量 (-AV)。因此，即便是不同像素之间的阈值电压Vth或迁移率μ变化，驱动晶体管Md的漏 极电流Ids，即有机发光二极管OLED的驱动电流Id，也仍保持不变。具体地，阈值电压Vth越大，驱动晶体管Md利用保持电压中所含的阈值电压校 正分量(+Vth)使源极电位Vs降低的越多，于是使源极至漏极电压增大，从而漏极电流 Ids (驱动电流Id)以更大的量流动。因此，即便是在阈值电压Vth变化的情况下，漏极电流 Ids也保持不变。另外，如果因为迁移率μ小而变化量AV小，则保持电容Cs所保持的电压由于所 含的迁移率校正分量(-△￥)而只是小程度地减小。这提供了相对大的源极到漏极电压。因 此，驱动晶体管Md的运行方式为，使更大量的漏极电流Ids(驱动电流Id)通过。因此，即 便在迁移率μ变化的情况下，漏极电流Ids也保持不变。如上所述，即便在不同像素之间的阈值电压Vth或迁移率μ变化的情况下，而且 不论驱动晶体管Md的I-V特性随时间如何变化，只要数据电压Vin相同，则有机发光二极 管OLED的发光亮度保持不变。用于不同颜代的像素电路的差异设定像素电路的上述结构和操作，下面说明特点，即本实施例的显示装置的用于 不同颜色的像素电路结构的差异。发光颜色根据构成有机发光二极管OLED的有机膜的有机材料变化。因此，如上所 述，相邻像素的等效电路相同，但实际上它们包含的材料不同。因此，像素单元由同一行中的Ν(Ν彡3)个连续的像素构成。当像素单元作为整体 看时，两个像素单元结构相同。当RGB三原色用于显示颜色时，根据各三原色之间发光亮度 的比例显示任意颜色，N = 3。在以下说明中，我们设定RGB三原色用于显示颜色，并且N = 3。如上所述，像素单元是像素阵列中具有相同结构的最小单位，用来显示任意颜色。 本实施例的特征在于，像素单元的特定颜色像素比其他颜色像素具有更多组的像素电路元 件并且具有两组以上，该像素电路元件包括驱动晶体管、保持电容和发光元件。像素中“组” 的个数以下称为“组数”。应当指出，后文对“特定颜色”进行详细说明。这里，词语像素电路元件的“组”是指至少包括驱动晶体管Md、保持电容Cs和发光 元件(本实施例中为有机发光二极管0LED)作为如上所述“像素电路元件”的一组。只要 满足“组”的相关要求，像素电路不但可以是2T-1C电路，也可以是像素电路1、2和3中的 任一个或者4T-1C、4T-2C、5T-1C和3T-1C像素电路中的任一个。
但是，应当指出，像素电路3(即图5所示的像素电路结构)在各种优点方面是最 优选的，这些优点包括所有晶体管(TFT)都使用N沟道非晶硅TFT，TFT型易于进行大屏 幕的扩展；电路结构简单；以及在像素电路中先实现阈值电压Vth和迁移率μ的校正的机 制。下面设定使用图5所示的像素电路继续进行说明。在本实施例中，“特定颜色”或者是“对黑点敏感的特定颜色”，或者是“相对视亮度 因数最高的特定颜色”。对于“对黑点敏感的特定颜色”，关于各颜色和黑点出现率的统计调查表明某一颜 色比其它颜色更容易出现黑点。在此情况下，很容易出现黑点的颜色称为“特定颜色”。 本发明人的研究揭示出，由于几点原因会出现黑点缺陷或者出现没有黑点缺陷严 重但会导致低于期望水平亮度的缺陷(下文称为半黑点)。一个原因是由于有机发光二 极管OLED的形成工艺中的破损布线，流入阳极和阴极的电流中断。另一个原因是即便是 没有破损布线，但部分布线或接触部电阻增大。再一个原因是由于灰尘，在阳极和阴极之 间形成短路。因此，有机发光二极管OLED的驱动电流流过短路部分而被消耗，导致没有驱 动电流流过有机发光二极管OLED或者只有不足量的电流流过。就本发明人的研究而言，短路是出现黑点或半黑点的最常见的原因。图12示出了在有机发光二极管OLED的阳极和阴极之间形成短路的情况下像素电 路3(i，j)的等效电路图。如果在有机发光二极管OLED的有机多层膜的形成过程中灰尘粘到该膜上，则由 于导电灰尘或灰尘所致的图案缺陷，有机发光二极管OLED的阳极和阴极经电阻R通过短路 电连接。在此情况下，流过驱动晶体管Md的漏极电流Ids分为流过有机发光二极管OLED 的驱动电流Id和流过电阻R的电流Ir。如上所述，漏极电流Ids是与之前从视频信号线 SIG(j)供给的数据电压匹配的恒定的电流。但是，如果出现流过电阻R的电流Ir，则驱动 电流Id减小，于是导致有机发光二极管OLED的发光亮度降低(半黑点缺陷)。半黑点缺陷在电阻R大时是不明显的。但是，电阻R越小，则电流Ir越大，驱动电 流Id越小，于是使半黑点缺陷更明显。之后，当电阻降低到一定程度时，驱动电流Id不再 流过有机发光二极管0LED，于是出现黑点缺陷。如果由于一定尺寸的灰尘的粘附，有机发光二极管OLED的阳极和阴极经电阻R电 短路，则灰尘越大，阳极和阴极越容易短路，并且灰尘越大，短路电阻R越小。可能的原因 是因为在灰尘附近部分地未形成有有机多层膜，所以阳极和阴极金属直接接触，或者尽管 未直接接触，但电场在该区域集中，于是在该区域导致更多的漏电流。根据本发明人的研 究，存在以下明显的趋势有机多层膜相对薄的有机发光二极管OLED的颜色像素中容易出 现黑点缺陷或半黑点缺陷。这证实了上述的缺陷原因是正确的。在此情况下，在像素单元的颜色像素中，由多个有机薄膜构成的有机发光二极管 OLED的有机多层膜总厚度最小，这样的像素称为“对黑点敏感的特定颜色”。当使用RGB三原色显示颜色时，颜色像素中的有机多层膜的总厚度最小的颜色像 素随例如膜的材料和结构等因素变化。另外，总厚度根据是否使用光增强结构而变化。光 增强结构被设计为利用反射光元件增强所发出的光。因此，不能断言哪个颜色像素总厚度 最小。但是，当使用RGB三原色显示颜色时，通常蓝色(B)像素的总厚度比其它颜色像素的 总厚度小。
另外，“相对视亮度因数最高的特定颜色”表明了怎样根据像素受黑点缺陷或半黑 点缺陷影响的严重程度判断颜色像素具体地，肉眼对RGB三原色的敏感度是不同的。肉眼对不同颜色具有不同的敏感 度(视亮度因数)。相对视亮度因数是标准化参数，它表示各波长的视亮度因数(单位1m/ W)与视亮度因数最高的波长(在亮区域为555nm，在暗区域为507nm)的视亮度因数的比值。在RGB的情况下，肉眼对绿色(G)的相对视亮度因数最高。另外，欧洲人和美洲人 对蓝色(B)的相对视亮度因数比日本人高。因此，如果在用于显示颜色的屏幕上的像素单元的像素中出现黑点缺陷，则在像 素是绿色(G)时缺陷可能明显，在像素是红色(R)或蓝色(B)时，缺陷可能不明显。因此， 当使用RGB三原色显示颜色时，可以确定，绿色(G)是“相对视亮度因数最高的特定颜色”。图13(A)示出，作为“对黑点敏感的特定颜色像素”的示例，在有机多层膜的总厚 度最小的蓝色(B)像素的“组数”比其它颜色像素大的情况下像素单元的等效电路图。另 夕卜，图13(B)示出，作为“相对视亮度因数最高的特定颜色”的示例，在绿色(G)像素的“组 数”比其它颜色像素大的情况下像素单元的等效电路图。虽然较大的“组数”为2，但该“组数”仅需要大于较小的“组数”(为1)，该“组数” 可以是不小于2的任意数。应当指出，尽管该“组”不包括采样晶体管Ms，但也可以包括该晶体管Ms。作为图13㈧所示情况的示例，图14㈧示出了主要像素电路模块，图14⑶示出 了有机发光二极管OLED主要布置的主要像素电路模块的覆盖层的分块。如图所示，所有像 素电路元件(晶体管、电容和有机发光二极管)不必布置在同一模块中。在所示的示例中， 布置有有机发光二极管OLED的图14(B)所示的模块在RGB所有颜色的区域中大体相同。对 于布置有晶体管和电容的图14㈧所示的模块，“组数”为2的蓝色⑶像素模块比其它两 种颜色的像素模块都大。如上所述，将不同的像素电路元件布置在不同的模块中的优点在于，易于保证用 于布置较大“组数”的像素电路元件的空间。平面结构和剖面结构的示例这里，参照
像素电路的平面图案和剖面结构。应当指出，这里说明“组数” 为1的红色(R)像素。因此，为了便于看附图，像素电路元件在整个布局区域上展开。但是， 如果必须增加“组数”，则例如通过扩展布局区域确保布局空间。图15㈧和图15⑶示出了第i行第j列的像素电路3(i，j)的平面图案。图 15(B)是省略了最上层(形成于整个表面上)的阴极电极的平面图。图15(A)是制造过程 中间的平面图，其中省略了包括最上层(形成于整个表面上)的阴极电极的有机发光二极 管OLED的电极和有机多层膜。图16㈧是沿图15(A)的A-A线的示意性剖面图。图16⑶是沿图15㈧和图 15(B)的B-B线的示意性剖面图。在图16㈧和图16⑶中，下层10(绝缘层的类型)直接形成于未图示的例如由 玻璃制成的基板上或者间接地隔着其它膜形成于基板上。在图16⑶所示的剖面图中，栅极电极IlA形成于下层10上。栅极电极IlA包括给定的栅极金属层(GM)并含有例如钼(Mo)等高熔点金属。图16⑶的剖面图示出了形成 有例如图5所示的驱动晶体管Md的部分。如图15(A)所示，尺寸与栅极电极IlA略有不同 的栅极电极IlD类似地形成于形成有采样晶体管Ms处。另外，在图16㈧所示的剖面图中，两层即第一高熔点金属布线层IlB和第二高熔 点金属布线层IlC形成于下层10上，这两层包括设在同一层级水平处且由与栅极电极IlA 相同的材料制成的栅极金属层(GM)。如图15(A)所示，第一高熔点金属布线层IlB和第二 高熔点金属布线层IlC在一个像素中隔开，但在相邻像素之间连续。S卩，图15(A)所示的第 一高熔点金属布线层IlB与另一未示出的像素的第二高熔点金属布线层IlC(未图示)相 连，该未示出的像素的图案在列方向的一侧(从图15(A)向下)连续。类似地，图15(A)所 示的第二高熔点金属布线层IlC与又一未示出的像素的第一高熔点金属布线层IlB(未图 示)相连，该未示出的像素的图案在列方向的另一侧(从图15(A)向上)连续。栅极绝缘膜12形成于下层10的整个表面上以覆盖栅极电极IlA (图16(B))以及 第一高熔点布线层IlB和第二高熔点布线层IlC的表面(图16(A))。在图16⑶所示的剖面图中，驱动晶体管Md的TFT层13A形成于栅极绝缘膜12 上。TFT层13A例如由非晶硅制成(P沟道TFT为多晶硅)。如图15㈧所示，与TFT层13A 类似地形成采样晶体管Ms的TFT层13B，只是尺寸不同而已。图16(B)所示的TFT层13A 掺杂有相反类型的杂质，于是形成彼此隔开的源极(S)和漏极(D)区域。TFT层13B同样如 此。 在图16(A)所示的剖面图中，接触孔12A形成于栅极绝缘膜12中第一高熔点金属 布线层IlB的端部上。类似地，接触孔12C形成于栅极绝缘膜12中第二高熔点布线层IlC 的端部上。各布线连接部的两个接触孔12A和12C或者一个孔作为将高熔点金属布线层与其 上层连接在一起的第一接触孔(ICH)。具体地，第一高熔点金属布线层IlB的端部经接触孔12A与上布线层14B的一个 端部相连。上布线层14B设于栅极绝缘膜12上，例如由铝(AL)制成。而且，第二高熔点布 线层IlC的端部经接触孔12C与设于栅极绝缘膜12上的上布线层14B的另一端部相连。高电位Vcc_H供给线(以下称为电源电压供给线VDDL)设于第一高熔点金属布线 层IlB上方。电源电压供给线VDDL经栅极绝缘膜12与布线层IlB绝缘并且通过图形化与 上布线层14B隔开。该供给线VDDL连接到图5所示的水平像素线驱动电路41，并且被设 计为向驱动晶体管Md的漏极交替施加高电位Vcc_H和低电位Vcc_L。因此，如图15(A)所 示，电源电压供给线VDDL的支线(由相同的附图标记VDDL表示)与将作为TFT层13A的 漏极⑶的区域低电阻电接触。另外，保持电容Cs的上电极层14D与将用作驱动晶体管Md 的源极⑶的区域电接触。上电极层14D设于同一层级水平处，由与电源电压供给线VDDL 相同的材料(铝AL)制成。如图15㈧所示，该层14D叠盖与栅极电极IlA连续的保持电 容Cs的下电极层。该部分形成了具有MIS (金属绝缘体半导体)结构的保持电容Cs。在图16⑶中，采样晶体管Ms的控制线SAML设于第二高熔点布线层IlC上方。控 制线SAML经栅极绝缘膜12与布线层IlC绝缘并且通过图形化与上布线层14B隔开。该控 制线SAML连接到图5所示的写信号扫描电路42，被设计为向采样晶体管Ms的栅极施加写 驱动脉冲WS (i)。因此，如图15(A)所示，控制线SAML经作为第一接触孔(IHC)的接触孔12E连接到下层中采样晶体管Ms的栅极电极11D。控制线SAML设置为在与电 源电压供给线VDDL平行的行方向上长。视频信号线 SIG(j)的结构为，第二高熔点布线层IlC在与控制线SAML交点处作为下层桥(在本说明书 中称为下层桥结构)。类似地，在视频信号线SIG(j)的结构中，第一高熔点金属布线层IlB 在与电源电压供给线VDDL交点处作为下层桥(下层桥结构)。应当指出，上布线层14B在图案上连接到采样晶体管Ms的TFT层13B的漏极侧， 上布线层14B由铝(AL)制成且构成图5所示的驱动晶体管Md的控制节点NDc的一部分的 内嵌布线14E连接到TFT层13B的源极侧。内嵌布线14E经作为第一接触孔(IHC)的接触 孔12F电连接到下层中保持电容Cs的下电极层。平坦化膜15形成于整个表面上以掩埋如上所述形成的铝(AL)布线(即电源电压 供给线VDDL、控制线SAML、上布线层14B、上电极层14D、内嵌布线14E)，通过去除布线之间 的水平差使表面平坦化(参照图16(B))。如图16⑶的剖面图所示，通过用导电材料填充形成于平坦化膜15中的第二接触 孔(2HC)，阳极接触部15A形成于平坦化膜15的部分中上电极层14D之上。之后，依次沉积阳极电极(AE)、保护膜16、有机多层膜(OML)和阴极电极(CE)，于 是形成有机发光二极管0LED。阳极电极(AE)形成于平坦化膜15上并且与阳极接触部15A 的端面接触。保护膜16形成于阳极电极(AE)上，并且具有尺寸小于阳极电极(AE)的开口 部16A。有机多层膜(OML)覆盖保护膜16。阴极电极(CE)以覆盖层的形式形成于像素所 占区域的整个表面上。在上述实施例中，多组驱动晶体管、保持电容和有机发光二极管只设置用于各像 素单元中对黑点最敏感或者相对视亮度因数最高的颜色像素，于是防止对黑点敏感的子像 素中的黑点或确保黑点是不明显的。这提高了产率。另外，各组的所有像素电路元件(晶体管、电容和有机发光二极管)不布置在同一 模块中(同一层上)。并且，例如，“组数”不同的像素之间的面积比在形成有有机发光二极 管的层上比在形成有其它像素电路元件的层上小，以保证最佳布局效率。这有助于改善布 局效率，提供适当的布线和空间，于是防止布线之间的短路所致的产率降低。
权利要求
一种显示装置，其包括像素阵列，该像素阵列包括多个规则排列的像素单元，所述各像素单元包括N个连续的像素，所述N个像素中的每个像素被分配包括R(红色)、G(绿色)和B(蓝色)的N(N≥3)种颜色中的一种，其中，所述N个像素中的每个像素包括采样晶体管，驱动晶体管，保持电容，其经所述采样晶体管耦合到所述驱动晶体管的发光控制节点以保持所供给的数据电压，以及发光元件，其串联连接到驱动电流路径以及所述驱动晶体管，基于所述驱动晶体管所控制的驱动电流，所述发光元件根据所保持的数据电压自身发出对于各像素所确定的特定颜色的光，其中，在所述N个像素中，对黑点敏感或相对视亮度因数最高的特定颜色像素的像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，所述像素电路元件包括所述驱动晶体管、所述保持电容和所述发光元件。
2.如权利要求1所述的显示装置，其中，所述发光元件具有多层膜结构，在阳极和阴极中的一个上堆叠适于发出期望颜色光的 材料和厚度的多个有机薄膜以及所述阳极和所述阴极中的另一个，形成所述多层膜结构，形成于所述对黑点敏感的特定颜色像素中的所述多个有机薄膜的总厚度小于所述其 它颜色像素的总的膜厚度。
3.如权利要求2所述的显示装置，其中，只要所述其它颜色像素的像素电路元件的组 数小于所述特定颜色像素的像素电路元件的组数，则所述多个有机薄膜的总厚度越小，所 述其它颜色像素的像素电路元件的组数越多。
4.如权利要求1所述的显示装置，其中，所述相对视亮度因数最高的特定颜色像素为 绿色(G)像素，R(红色)和B (蓝色)像素的组数均小于绿色(G)像素的组数。
5.如权利要求1所述的显示装置，其中，在所述像素中的一个像素中有多组时，一个所 述采样晶体管设置为被所述多组共用。
6.如权利要求1所述的显示装置，其中，在设于所述N个像素中的所有组中，所述驱动晶体管分别被设计为具有相同的沟道导 电类型和尺寸，所述保持电容被设计为具有相同的电容值，在同一像素中设有多个所述发光元件时，所述多个发光元件的驱动电流路径并联连接 到驱动电压供给端以在所述多个发光元件之间隔开。
7.如权利要求1所述的显示装置，其中，所述特定颜色像素的面积大于所述其它颜色 像素的面积，于是与所述特定颜色像素的组数一样多的多个发光元件的开口的总面积接近 于所述其它颜色像素的每个像素的开口面积。
8.如权利要求7所述的显示装置，其中，在所述其它颜色像素的组数不同时，所述像素 的面积不同，使得所述各像素中每个像素的所述开口面积大致相同。
全文摘要
本发明的显示装置包括多个像素单元。所述各像素单元由N个连续的像素构成。所述N个像素中的每个像素被分配包括R(红色)、G(绿色)和B(蓝色)的N(N≥3)种颜色中的一种。所述N个像素中的每个像素包括采样晶体管Ms、驱动晶体管Md、保持电容Cs和发光元件(有机发光二极管OLED)。在所述N个像素中，对黑点敏感(例如B)或相对视亮度因数最高(例如G)的特定颜色像素的像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，所述像素电路元件包括驱动晶体管Md、保持电容Cs和有机发光二极管OLED。
文档编号G09F9/30GK101960504SQ200980107519
公开日2011年1月26日 申请日期2009年3月5日 优先权日2008年3月11日
发明者内野胜秀, 山本哲郎 申请人:索尼公司
技术领域：
本发明涉及显示装置，该显示装置具有规则排列多个像素单元所形成的像素阵 列，各像素单元适于显示一种颜色且由三种以上颜色的N个连续像素构成。本发明具体涉 及在各像素中具有像素电路的显示装置，该像素电路通过集成适于自身发出预定特定颜色 光的自发光型发光元件和一部分驱动电路形成。
背景技术：
一些显示装置使用亮度随着所施加的电压或流过的电流变化而变化的电光元件。 例如，液晶显示元件是亮度随着所施加的电压变化而变化的电光元件的典型示例。有机电 致发光元件是亮度随着流过的电流变化而变化的电光元件的典型示例。有机电致发光元件 通常称为OLED(有机发光二极管)。液晶显示元件是适于调节来自光源的光的光学调制元 件(即非自发光型)。OLED与液晶显示元件的不同之处在于OLED是能够自身发光的自发 光型元件。OLED包括在上电极和下电极之间一个堆叠在另一个之上的多个有机薄膜。这些 有机薄膜用作有机空穴输送层和有机发光层。这些膜的厚度根据发光波长而变化，还由于 提供光增强效应而变化，但这些膜通常较薄。因为这些膜由有机材料制成，所以难以形成。 OLED是通过向有机薄膜施加电场而发光的电光元件。通过控制流过OLED的电流值来获得 颜色灰度级。因此，在使用OLED作为电光元件的显示装置中，像素电路设置用于各像素，各 像素包括控制流过OLED的电流量的驱动晶体管。在先技术已提出各种像素电路，已知的电路类型主要包括四晶体管(4T) 一电容 (IC)电路、4T-2C电路、5T-1C电路和3T-1C电路。所有这些电路都可防止TFT(薄膜晶体管)构成的晶体管的特性变化所致的图像 变坏，这些电路用来在像素电路中保持驱动电流不变，于是改善在整个屏幕上的亮度不均 勻。具体地，当OLED连接到像素电路中的电源时，用于根据输入视频信号的数据电位控制 电流量的驱动晶体管的特性变化会直接影响OLED的发光亮度。因此，必须校正驱动晶体管 的特性，即阈值电压。而且，设定校正了阈值电压，则通过从驱动晶体管的电流驱动功率中减去使阈值 变化的分量来获得校正驱动功率分量(通常称为迁移率)，从而提供更高的均勻性。例如，专利文献1具体说明了驱动晶体管的阈值电压和迁移率的校正。专利文献1 日本特开2006-215213号公报但是，面板会受到例如不能正常发光的黑点等显示缺陷的影响，这些黑点是在制 造过程中粘附到OLED和其它电光元件上的灰尘所致。这些显示缺陷不利于提高显示装置 的产率，限制了成本降低。尤其是在OLED的情况下，在以多层的形式堆叠有机薄膜以形成多层膜结构时，经 常会产生灰尘。有机薄膜粘在沉积装置的内部，易于脱落，于是悬浮在沉积装置的腔中。如 果由于这种灰尘的粘附而使OLED的电极短路达到一定阻值，则容易出现一直都不亮的黑点缺陷。另外，在黑点缺陷的情况下，取决于黑点缺陷出现在用于显示颜色的像素单元的哪个颜色像素中，视觉上所感觉到缺陷的程度发生变化。即，在视觉上越容易被察觉的颜 色，显示质量会由于像素缺陷而变得越差。应当指出，本发明人对具有配置为防止黑点缺陷影响的像素的显示装置已经申请 了专利(日本专利申请No. 2OO7-3O786Ih
发明内容
本发明的目的是提供一种像素电路结构，该像素电路结构能够在出现黑点缺陷时 更有效地防止黑点缺陷对屏幕显示的影响，同时防止像素面积相比于上述所申请专利的显 示装置的像素面积增大。本发明实施例的显示装置(第一实施例)包括像素阵列。该像素阵列包括多个规 则排列的像素单元。各像素单元由N个连续的像素构成。包括R(红色)、G(绿色)和B (蓝 色)的N(N ^ 3)种颜色中的一种被分配给N个像素中的每一个。构成像素单元的N个像素中的每个都包括采样晶体管、驱动晶体管、保持电容和 发光元件。所述保持电容经所述采样晶体管耦合到所述驱动晶体管的发光控制节点以保持 所供给的数据电压。所述发光元件串联连接到驱动电流路径以及所述驱动晶体管。基于驱动晶体管所 控制的驱动电流，所述发光元件根据所保持的数据电压自身发出对于各像素所确定的特定 颜色的光。另外，在N个像素中，对黑点敏感或相对视亮度因数最高的特定颜色像素的像素 电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，该像素电路元 件包括驱动晶体管、保持电容和发光元件。除了第一实施例的特征之外，本发明另一实施例的显示装置(第二实施例)进一 步配置为，所述发光元件具有多层膜结构。通过在阳极和阴极中的一个上堆叠适于发出期 望颜色光的材料和厚度的多个有机薄膜以及阳极和阴极中的另一个，形成所述多层膜结 构。形成于对黑点敏感的特定颜色像素中的多个有机薄膜的总厚度小于其它颜色像素的总 的膜厚度。在本实施例中，优选地，只要其它颜色像素的像素电路元件的组数小于特定颜色 像素的像素电路元件的组数，则多个有机薄膜的总厚度越小，其它颜色像素的像素电路元 件的组数越多(第三实施例)。除了第一实施例的特征之外，本发明又一实施例的显示装置(第四实施例)进一 步配置为，所述相对视亮度因数最高的特定颜色像素为绿色(G)像素，R(红色)和B(蓝色) 像素的组数均小于绿色(G)像素的组数。除了第一实施例的特征之外，本发明再一实施例的显示装置(第五实施例)进一 步配置为，如果一个像素中有多组，则所述一个采样晶体管设置为被所述多组共用。除了第一实施例的特征之外，本发明又一实施例的显示装置(第六实施例)进一 步配置为，在N个像素的所有组中，驱动晶体管被设计为具有相同的沟道导电类型和尺寸，保持电容被设计为具有相同的电容值。而且，如果同一像素中设有多个发光元件，则多个发 光元件的驱动电流路径并联连接到驱动电压供给端，以在多个发光元件之间隔开。除了第一实施例的特征之外，本发明又一实施例的显示装置(第七实施例)进一 步配置为，所述特定颜色像素的面积大于其它颜色像素的面积。为此，与特定颜色像素的组 数一样多的多个发光元件的开口的总面积接近于其它颜色像素的每个像素的开口面积。
优选地，如果其它颜色像素的组数不同，则像素的面积不同，使得各像素中每个像 素的开口面积大致相同(第八实施例)。根据上述结构，在构成用于显示颜色的像素单元的N个像素中，特定颜色像素的 像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且具有两组以上，其中像 素电路元件包括驱动晶体管、保持电容和发光元件。这里，词语“特定颜色像素”是指对黑点敏感的像素，例如蓝色⑶像素，蓝色像素 中发光元件的多层有机薄膜是所有像素中最薄的。或者，词语“特定颜色像素”是指例如相 对视亮度因数最高的绿色(G)像素等像素。为了便于理解，举例说明本发明显示装置的操作。这里，我们设定，在包括三个像 素(R、G和B) (N = 3)的像素单元中，例如，蓝色(B)像素具有两组像素电路元件，其它颜色 像素各自具有一组像素电路元件。在该示例中，一个像素单元具有四组像素电路元件和四个发光元件。设定四个发 光元件的开口面积相同，在此情况下这些发光元件中的每个出现黑点缺陷的概率为1/4，即 对所有发光元件是相同的。但是，应当指出，在特定颜色像素(B)和其它颜色像素(R和G) 的开口面积相同的前提下，因为特定颜色像素(B)中有多于一个的开口，所以特定颜色像 素(B)出现黑点的概率是其它颜色像素的两倍。另外，对于颜色，如果特定颜色像素⑶之外的像素(R或G)出现黑点缺陷，则该 颜色像素(R或G)将完全不发光。但是，特定颜色像素(B)具有两个发光元件，因此，即便是 两个发光元件中的一个不再发光，由于有另外的发光元件，也会继续发蓝光，但亮度减半。另外，当红色、绿色和蓝色(R、G和B)像素的开口面积相同时，由于特定颜色像素 (B)设有两个开口，且特定颜色像素(B)的各开口的面积是其它颜色(R、G)像素的各开口 面积的一半，对所有颜色像素而言出现黑点的概率相同。而且，如上所述，即便是特定颜色 像素(B)的一个发光元件例如由于灰尘而出现黑点，另一个发光元件也会发光，于是能够 避免无蓝光发出的最坏情况。当特定颜色像素具有三组以上时，组数越多，特定颜色像素受由于灰尘等一个发 光元件不发光的影响越小。即，如果特定颜色像素具有三组，则亮度为2/3。因此，相比于亮 度为1/2的情况，特定颜色像素受黑点的影响更小。类似地，如果特定颜色像素具有四组以 上，则亮度为3/4、4/5、5/6，依此类推。因此，组数越多，特定颜色像素受黑点的影响越小。 但是，应当指出，想要在同一区域中设置发光元件的多个开口会导致各开口的面积变小，于 是降低了最初设置的亮度(没有黑点时的亮度)。因此，通常，组数越多，组数多的颜色像素 面积就越大。如上所述，通常考虑像素面积增大与抑制黑点缺陷的影响(亮度降低的程度)之 间的权衡而针对各颜色确定组数。在此情况下本发明申请在对黑点敏感或相对视亮度因数高的特定颜色像素中设置多组，而不是设置相同的组数，于是易于权衡。本发明提供一种像素电路结构，该像素电路结构通过折衷而能够更有效地抑制黑 点缺陷对屏幕显示的影响，同时防止像素面积增大。
图1是本发明实施例的有机EL显示装置的主要构件的图；图2是本发明实施例的像素电路1的基本结构图；图3是本发明实施例的像素电路2的基本结构图；图4是表示有机发光二极管的特性的曲线图和等式；图5是本发明实施例的像素电路3的基本结构图；图6是本发明实施例在显示控制过程中各种信号和电压的波形的时序图；图7是说明直到采样为止的操作的图；图8是说明直到第二阈值校正为止的操作的图；图9是说明直到第三阈值校正为止的操作的图；图10是表示本发明实施例的源极电位随时间变化的曲线图；图11是说明直到发光周期为止的操作的图；图12是在有机发光元件的电极之间短路的情况下本发明实施例的像素电路的等 效电路图；图13是本发明实施例的像素单元结构的图；图14是本发明实施例的像素电路元件的不同布局示例的平面图；图15是本发明实施例的像素电路的平面图；图16是本发明实施例的像素电路的剖面图。
具体实施例方式下面以本发明应用于有机EL显示装置的情况为示例，参照
本发明的各 实施例。总体结构图1是本发明实施例的有机EL显示装置的主要构件的图。图1所示的有机EL显示装置1包括像素阵列2和驱动电路。像素阵列2具有以 矩阵形式排列的多个像素电路3(i，j)。驱动电路驱动像素阵列2，包括垂直驱动电路(V扫 描器)4和水平驱动电路(H扫描器或H. Scan)。可根据像素电路3的结构设置多个V扫描器4。这里，V扫描器4包括水平像素线 驱动电路(DSCN) 41和写信号扫描电路(WSCN) 42。图1所示的像素电路的附图标记3(i，j)表示各像素电路的垂直地址为i(i = 1 或2)、水平地址为j (j = 1、2或3)。这些地址i和j均取大于等于1的整数。地址i和j 的最大值分别为“η”和“m”。这里，为了简化附图，示出了 η = 2、m = 3的情况。这种地址标记法类似地应用于以下说明和附图中像素电路的元件、信号、信号线、 电压等。像素电路3(1，1)和3(2，1)连接到公共垂直第一信号线SIG(1)。类似地，像素电路3(1，2) m 3(2,2)连接到公共垂直第二信号线SIG(2)。同样，像素电路3(1，3)和3(2，3)连接到公共垂直第三信号线SIG (3)。第一扫描信号VSCANl (1)经公共扫描信号线从水平像素线驱动电路41施加到第 一行中的像素电路3(1，1)、3(1，2)和3(1，3)。类似地，第一扫描信号VSCANl (2)经公共扫 描信号线从水平像素线驱动电路41施加到第二行中的像素电路3(2，1)、3(2，2)和3(2，3)。而且，第二扫描信号VSCAN2(1)经其他公共扫描信号线从写信号扫描电路42施 加到第一行中的像素电路3(1，1)、3(1，2)和3(1，3)。类似地，第二扫描信号VSCAN2 (2)经 其他公共扫描信号线从写信号扫描电路42施加到第二行中的像素电路3(2，1) ,3(2,2)和 3(2,3)。像素电路1图2示出了驱动晶体管包括PMOS晶体管时像素电路3 (i，j)的最基本的结构。图2中所示的像素电路3 (i，j)控制作为发光元件的有机发光二极管0LED。像素 电路除了包括有机发光二极管OLED之外，还包括驱动晶体管Md、采样晶体管Ms和保持电容 Cs。驱动晶体管Md包括PMOS TFT。采样晶体管Ms包括NMOS TFT。尽管未具体图示，但有机发光二极管OLED具有其上形成有第二电极(阴极)的分 层体。该分层体构成有机膜。该分层体通过在例如由透明玻璃等制成的基板上依次沉积第 一电极(阳极)、空穴输送层、发光层、电子输送层、电子注入层和其它层而形成。阳极连接 到正第一电源，阴极连接到负第二电源。应当指出，也可以是第二电源为正，第一电源为负。 在此情况下，阳极连接到第二电源，阴极连接到第一电源。应当指出，图2示出的情况为，有机发光二极管OLED的阳极被供有正第一电源的 高电位Vcc_H，有机发光二极管OLED的阴极连接到基准电压(例如接地电压GND)。当预定偏压施加在有机发光二极管OLED的阴极和阳极之间时，注入的电子和空 穴在发光层中重新结合，于是发光。因为通过适当选择构成有机膜的有机材料，有机发光二 极管OLED能够发出红(R)、绿(G)和蓝(B)光中的任一种，所以例如如果在各行中像素排列 为能够发出R、G和B光，则该二极管OLED能够显示彩色图像。或者，也可使用发白光的有 机材料，通过滤色器颜色来区分R、G和B。或者，也可以使用四种颜色，即，R、G、B*W(白 色)。驱动晶体管Md用作电流控制装置，控制流过发光元件(有机发光二极管0LED)的 电流量以确定显示灰度级。驱动晶体管Md的源极连接到高电位Vcc_H的供给线，漏极连接到有机发光二极管 OLED的阳极。采样晶体管Ms连接在数据电位Vsig的供给线(视频信号线SIG(j))和驱动晶体 管Md的栅极之间。数据电位Vsig确定像素灰度级。采样晶体管Ms的源极和漏极中的一 个连接到驱动晶体管Md的栅极，另一个连接到视频信号线SIG(j)。数据电位Vsig从H扫 描器5施加到视频信号线SIG(j)。采样晶体管Ms在数据电位施加期间的适当时间点对具 有像素电路显示的电平的数据进行采样。这是为了在被采样的具有期望数据电位Vsig的 数据脉冲的开始和结束时，消除不稳定电平在过渡时间段内对显示图像的不利影响。保持电容Cs连接在高电位Vcc_H的供给线和驱动晶体管Md的栅极之间。在后文 关于操作的部分说明保持电容Cs的作用。
应当指出，图2中省略了图1中通过水平像素线驱动电路41控制的构件。该构件 的示例例如是在图2中另一个连接在高电位Vcc_H的供给线和驱动晶体管Md之间的晶体 管。或者，该构件的另一示例是适合于以固定间隔反复施加高电位Vcc_H预定时间的构件。 设置这些构件用于驱动扫描。但是，因为可采用多种方案进行驱动扫描，所 以图2中省略了 这些构件。像素电路2图3示出了在驱动晶体管包括NMOS晶体管时像素电路3(i，j)的最基本的结构。图3中所示的像素电路3 (i，j)与图2中所示的像素电路3 (i，j)的区别仅在于驱 动晶体管Md的沟道导电类型不同。使用NMOS晶体管作为驱动晶体管Md有两个优点。第 一，每单位尺寸可使用大驱动电流。第二，对像素电路中的所有晶体管都可使用N沟道晶体 管，于是制造工艺更简单。应当指出，像素电路1和2中的所有晶体管由TFT构成。用于形成TFT的薄膜半 导体层由例如多晶硅或非晶硅等半导体材料构成。多晶硅TFT具有高迁移率，但性质变化 明显，这使得这些TFT不适合于实现较大屏幕尺寸的显示装置。因此，大屏幕显示装置通常 使用非晶硅TFT。但是，应当指出，难以用非晶硅TFT形成P沟道TFT。因此，优选使用像素 电路2或者以它为基础的像素电路。这里，上述像素电路1和2是适用于本实施例的像素电路的示例，即两个晶体管 (2T)、一个电容(IC)的结构的基本示例。因此，本实施例所使用的像素电路除了具有像素 电路1或2作为基本结构之外，还可具有另外的晶体管和/或电容器。具体地，适用于本实 施例的像素电路例如可具有4T-1C、4T-2C和5T-1C像素电路中的任一种，不再赘述。发光控制概述下面简述以上两个像素电路的示意性发光控制操作。保持电容Cs耦合到驱动晶体管Md的控制节点NDc。通过采样晶体管Ms对来自信 号线SIG(j)的信号电压Vsig采样。所得到的数据电位Vsig被施加到控制节点NDc。图4示出了有机发光二极管OLED的I-V特性曲线和驱动晶体管Md的漏极电流 Ids (对应于OLED的驱动电流Id)的一般表达式。当预定的数据电位Vsig施加到驱动晶体管Md的栅极时，图2所示的像素电路1的 情况下的P沟道驱动晶体管Md被设计为一直工作在饱和区域，其源极连接到电源。因此，P 沟道驱动晶体管Md用作具有图4所示等式表示的电流水平的恒流源。该恒流源供给的漏 极电流Ids由栅极至源极的电压Vgs确定，该电压Vgs的电平与施加到P沟道驱动晶体管 Md的栅极的数据电位匹配。因此，有机发光二极管OLED以与采样后的数据电位Vsig匹配 的亮度发光。众所周知，随时间变化，有机发光二极管OLED的I-V特性如图4所示变化。这时， 恒流源尽力供给相同水平的驱动电流Id。这使施加到有机发光二极管OLED的电压V增大， 上拉P沟道驱动晶体管Md的漏极电位。但是，P沟道驱动晶体管Md的栅极至源极的电压 Vgs保持不变。因此，恒定的驱动电流Id流过有机发光二极管0LED。因此，发光亮度保持 不变。在N沟道晶体管作为驱动晶体管Md的图3所示的像素电路2的情况下，驱动晶体 管Md的源极连接到有机发光二极管0LED。因此，栅极至源极的电压Vgs随有机发光二极管OLED经时间变化而变化这使流过有机发光二极管OLED的驱动电流Id变化，于是即使数据电位Vsig处于 预定电平，发光亮度也改变。而且，各像素电路的驱动晶体管Md的阈值电压Vth和迁移率μ彼此不同。根据 图4所示的等式，这导致漏极电流Ids变化，于是，即使所提供的数据电位Vsig相同，也会 改变不同像素之间的发光亮度。应当指出，在图4所示的等式中，附图标记Ids表示工作在饱和区域的驱动晶体管 Md的漏极和源极之间流动的电流。而且，在驱动晶体管Md中，附图标记Vth表示阈值电压， μ表示迁移率，w表示有效沟道宽度(有效栅极宽度)，L表示有效沟道长度(有效栅极长 度)。而且，附图标记Cox表示驱动晶体管Md的单位栅极电容，即，每单元面积栅极氧化膜 电容与源极(或漏极)和栅极之间的边缘电容的和。具有N沟道驱动晶体管Md的像素电路的优点在于，提供了高驱动性，使制造工艺 简便。但是，为了防止阈值电压Vth和迁移率μ变化，需要在上述发光控制操作之前进行 以下校正操作。校ιΗ概述通过在采样之前保持电容Cs使驱动晶体管Md的栅极至源极的电压Vgs保持在阈 值电压Vth的电平，后文将给出详细的控制说明。该预备操作称为“阈值校正”。在阈值校正之后，采样后的数据电压Vin被加到驱动晶体管Md的栅极上。因此， 栅极至源极的电压Vgs变为“Vth+Vin”并保持在该电平。驱动晶体管Md根据数据电压Vin 的幅度导通。如果驱动晶体管Md因为其大阈值电压Vth而不容易导通，则“Vth+Vin”也 大。相比之下，如果驱动晶体管Md因为其小阈值电压Vth而容易导通，则“Vth+Vin”也小。 这消除了阈值电压Vth随驱动电流变化的影响，于是对于恒定的数据电压Vin，使漏极电流 Ids(驱动电流Id)保持恒定。而且，例如，在数据采样之前和阈值电压校正之后，进行“迁移率校正”(更准确地 说是驱动性能校正)。在电压“Vth+Vin”保持不变的情况下，迁移率校正还根据驱动晶体管Md的电流驱 动性使栅极电位变化。图2和图3中未示出，但在驱动晶体管Md的栅极和源极或栅极和漏 极之间有路径。该路径通过经驱动晶体管Md的电流沟道所供给的电流使保持电容充电或 放电。通过控制是否有电流经过该路径来进行迁移率校正。之后，有机发光二极管OLED被该恒定电流驱动而发光。像素电路3图5示出了在迁移率校正过程中考虑上述充放电路径的像素电路2的变化例。在图5所示的像素电路中，保持电容Cs连接在驱动晶体管Md的栅极和源极之间， 而不是如图3所示连接在驱动晶体管Md的栅极和漏极之间。图5中像素电路的其它结构 与图3中的像素电路相同。但是，应当指出，这里，通过利用电源驱动脉冲DS (i)(图1中所 示的第一扫描信号VSCANl (i)作为脉冲的标记)在高电平(例如高电位Vcc_H)和低电平 (例如负电位等低电位Vcc_L)之间驱动驱动晶体管Md的漏极电压，进行电源驱动。从水平 像素线驱动电路41供给该脉冲DS(i)。而且，利用写驱动脉冲WS(i)(图1和图3所示的第 二扫描信号VSCAN2(i)作为脉冲的标记)通过采样晶体管Ms对视频信号Ssig(数据电位Vsig)进行采样。从写信号扫描电路42供给该脉冲WS(i)。应当指出，像素电路3的电源驱动不限于图5所示的形式，为了便于后文的具体说 明，我们设定使用图5所示的电源驱动方法。
显示控制的具体示例下面对在数据写入操作以及阈值电压和迁移率校正操作过程中图5所示电路的 操作进行说明。这一系列操作称为“显示控制”。图6(A) 图6(F)是在显示控制过程中各种信号和电压的波形的时序图。这里， 我们设定，在显示控制过程中逐行依次写数据。因此，具有像素电路3(1，j)的第一行是写 入目标行(显示行)。因此，具有像素电路3 (2，j)和3(3，j)的第二行和第三行在图6所 示的时间点不是目标行(非显示行)。通过下文所述的图6所示的显示控制将数据写入显 示行。之后，显示行变为第二行，第二行经过同样的显示控制。对第三行、第四行和接下来 的各行重复进行该相同的显示控制，于是显示出画面。显示出画面之后，重复需要次数的显 示控制以按相同的方式显示其它画面。图6(A)是视频信号Ssig的波形图。图6(B1)和图6(B2)是供给到数据被写入的第一行的写驱动脉冲WS (1)和电源驱 动脉冲DS(I)的波形图。类似地，图6(C1)和图6(C2)是供给到数据未被写入的第二行的 写驱动脉冲WS(2)和电源驱动脉冲DS(2)的波形图。图6(D1)和图6(D2)是供给到数据未 被写入的第三行的写驱动脉冲WS(3)和电源驱动脉冲DS(3)的波形图。图6 (E)是数据被写入的第一行的像素电路3(1，j)的驱动晶体管Md的栅极电位 (控制节点NDc的电位)的波形图。图6 (F)是数据被写入的第一行的像素电路3(1，j)的驱动晶体管Md的源极电位 (有机发光二极管OLED的阳极电位)的波形图。周期的定义如图6(F)的底部所示，图6示出了在略大于NTSC视频信号标准的一个水平周期 (IH)的四倍的时间间隔上的波形图。在最后一个水平周期(IH)中，连续进行最后或第三阈 值校正(VTC3)、迁移率校正和实际数据写入(W&y )(主操作)。利用在最后一个水平周期 (IH)中进行的主操作之前的三个水平周期((IH) X3)事先进行两次阈值校正，使得校正达 到一定程度。这是考虑到初始化以及最后的阈值校正太短而不能适当地校正阈值(预备操 作)。在现今显示图像处理的高分辨率以及显示面板驱动频率极高的情况下，图6所示 的显示控制不能在短的一个水平周期(IH)内完成从阈值电压校正到数据写入的所有操 作。因此，因为缺少可以用来阈值校正的时间，所以在几个步骤中进行阈值校正。但是，应 当指出，如果在中小尺寸显示面板中一个水平周期(IH)足够用于主操作，则一个水平周期 (IH)足够实现用于预备操作的初始化。当然，预备操作也可持续两个水平周期(2H)或者多 于四个水平周期(4H)。在对某一行进行主操作时，可并行地对下一行(和接下来的行)进行预备操作。因 此，预备操作时间的长度总体上几乎不影响显示周期。然而，优选应该充分进行预备操作以 确保阈值电压校正的实际完成。以上划分是基于固定尺度，即一个水平周期(IH)。然而，也可以按功能理解成图6(F)所示的大体四个水平周期。具体地，如图6(A)的上方所示，前一个场(或帧)的画面的发光周期(LMO)之后 是“预备操作”。预备操作包括放电周期(D-CHG)、初始化周期(INT)、第一阈值校正周期 (VTCl)、第一待机周期(WATl)、第二阈值校正周期(VTC2)和第二待机周期(WAT2)。预备 操作之后是“主操作”。主操作按时间顺序包括第三阈值校正周期(VTC3)、第三待机周期 (WAT3)以及写入和迁移率校正周期(W&y)。主操作之后是第一行的像素电路3(1，j)的发 光周期(LMl)。
驱动脉冲概述而且，图6的波形图中适当地用附图标记TO T21表示不同的时间点。下面，参 照这些时间点概述视频信号和驱动脉冲。在供给到第一行的写驱动脉冲WS(I)的情况下，周期性出现低电平为非激活、高 电平为激活的四个采样脉冲(SP0 SP3)。这时，这些脉冲(SP0 SP3)在预备操作(时间 TO 时间T15)和主操作(时间T15之后)期间以固定间隔出现。但是，应当指出，写驱动 脉冲WS(I)在主操作中的波形为，在第四采样脉冲(SP3)之后加入写脉冲(WP)。另外，视频信号Ssig被供给到m(几百 一千几百)个视频信号线SIG (j)(参见 图1和图5)。该信号Ssig在线序显示中被同时供给到m个视频信号线SIG(j)。如图6(A) 所示，反映视频信号Ssig采样之后所得数据电压的信号幅度Vin对应于视频信号脉冲(PP) 的峰值，该信号幅度Vin在一个水平周期(IH)的后半段中重复出现。该信号幅度Vin是相 对于出现在一个水平周期(IH)的前半段的偏移电位(Vo)而言。下面信号幅度Vin称为数 据电压Vin。在图6(A)所示的几个视频信号脉冲(PP)中，出现在主操作期间的写脉冲WP和视 频信号脉冲(PPx)对第一行是重要的。该脉冲在时间上与写脉冲(WP)重叠。主操作中相 对于偏移电位(Vo)的视频信号脉冲(PPx)的峰值对应于图6所示的将要显示(写入)的 灰度级，即数据电压Vin。该灰度级( = Vin)可以是对第一行中的所有像素相同(对于单 色显示)。但是，通常，该电平根据显示像素行的灰度级变化。图6旨在主要说明第一行中 一个像素的操作。但是，同一行的各像素之间除了显示灰度级不同之外，其它像素的驱动本 身与图6所示的单个像素的驱动并行地被控制。如图6(B2)所示，从时间TO到第一阈值校正周期(VTCl)开始(时间T6)之前，施 加到驱动晶体管Md的漏极的电源驱动脉冲DS(I)(参见图5)保持在非激活的低电平。非 激活的低电平例如是基准电压Vcc_L(例如负电压)。之后，电源驱动脉冲DS(I)几乎与第 一阈值校正周期(VTCl)的开始(时间T6)同步地变为激活的高电平(例如高电位Vcc_H)。 该脉冲DS(I)直到发光周期(LMl)结束都保持在高电位VccJL如图6(C1)、图6(C2)、图6(D1)和图6(D2)所示，脉冲在延迟一个水平周期(IH) 的情况下分别被施加到第二行和第三行的像素电路3 (2，j)和3(3，j)。具体地，用于初始 化周期(INT)的第一采样脉冲(SPO)从时间T5 T7被施加到第二行，在时间T5 T7期 间用于第一阈值校正周期(VTCl)的第二采样脉冲(SPl)被施加到第一行。当施加该脉冲时，即在时间T6，用于第一行的电源驱动脉冲DS(I)变为激活脉冲 的高电平(高电位Vcc_H)。之后，第二采样脉冲(SPl)从施加到第一行起延迟一个水平周期(IH)(从时间TlO T12)被施加到第二行，在时间TlO T12期间用于第二阈值校正周期(VTC2)的第三 采样脉冲(SP2)被施加到第一行。在该时间段内，第一采样脉冲(SPO)从施加到第一行起 延迟两个水平周期((IH) X2)被施加到第三行。当施加该脉冲时，即在时间T11，用于第二行的电源驱动脉冲DS(2)变为激活脉冲 的高电平(高电位Vcc_H)。之后，第三采样脉冲(SP2)从施加 到第一行起延迟一个水平周期(IH)(从时间 T15 T17)被施加到第二行，在时间T15 T17期间用于第三阈值校正周期(VTC3)的第四 采样脉冲(SP3)被施加到第一行。在该时间段内，第二采样脉冲(SPl)从施加到第一行起 延迟两个水平周期((IH) X2)被施加到第三行。当施加该脉冲时，即在时间T16，用于第三行的电源驱动脉冲DS(3)变为激活脉冲 的高电平(高电位Vcc_H)。按如上所述方式设定脉冲施加时序能够与给定行的主操作并行地实施其它行的 预备操作，该其它行的主操作将在一个或多个水平周期后实施。就主操作来说，以无缝方式 逐行进行。因此，除了开始的几个水平周期之外，不会浪费时间。因为显示画面通常包括几百行至一千几百行，在一个画面显示期间的一个至几个 水平周期小到可以忽略不计。因此，即便在几个步骤中进行阈值校正，也基本不会有时间损
^^ ο下面说明当按上述方式控制脉冲时图6(E)和图6(F)所示的驱动晶体管Md的源 极和栅极的电位变化以及与这些变化相关的操作。该说明针对图6(A)所示的各时段。应当指出，这里，将适当参照以下附图图7㈧ 图9(B)所示的第一行的像素电 路3(l，j)的预备操作的说明图、图10所示的源极电位Vs随时间变化的曲线图、图Il(A) 图Il(C)所示的第一行的像素电路3(1，j)的主操作的说明图以及图5等其它附图。前一画面的发光周期(LMO)对应第一行的像素电路3(1，j)，在早于时间TO—个场或一帧的画面(以下称为前 一画面)的发光周期(LMO)期间，写驱动脉冲WS(I)如图6(B1)所示处于低电平。因此，采 样晶体管Ms截止。另外，这时，电源驱动脉冲DS(I)如图6(B2)所示处于高电位Vcc_H电平。这时，如图7 (A)所示，有机发光二极管OLED根据数据电压VinO发光。在通过前一 画面的数据写入操作被供给到驱动晶体管Md的栅极之后，该电压VinO被保持。驱动晶体 管Md被设计为工作在饱和区域。因此，流过有机发光二极管OLED的驱动电流Id (= Ids) 呈按图4的等式根据保持电容Cs所保持的驱动晶体管Md的栅极至源极的电压Vgs所算出 的值。放电周期(D-CHG)通过线序扫描用于显示新画面的处理从图6的时间TO开始。在时间T0，水平像素线驱动电路41 (参照图5)使电源驱动脉冲DS(I)如图6(B2) 所示从高电位Vcc_H变为基准电位Vcc_L。在驱动晶体管Md中，用作漏极的节点的电位直 到这时突然下拉到基准电位Vcc_L。因此，源极和漏极之间的电位关系反转。因此，用作漏 极的节点作为源极，用作源极的节点作为漏极从漏极放电(但是，附图标记Vs作为源极电 位保持不变)。
因此，如图7(B)所示，漏极电流Ids到现在为止反向流过驱动晶体管Md。电流反向流过该晶体管Md的时段被记为图6中的放电周期(D-CHG)。当放电周期(D-CHG)开始时，如图6(F)所示，驱动晶体管Md的源极电位Vs (实际 操作中为漏极电位)从时间TO起迅速放电，使该电位Vs降为接近于低电位Vcc_L。这时，如果低电位Vcc_L小于有机发光二极管OLED的阈值电压Vth_oled.和阴极 电位Vcath的和，即，Vcc_L < Vth_oled. +Vcath,则该二极管OLED将停止发光。应当指出，如图6(A)所示，视频信号Ssig的电位在放电周期(D-CHG)结束(时间 Tl)之前从数据电位Vsig下拉到数据基准电位Vo。
如图7 (B)所示，在时间T0，采样晶体管Ms截止，使控制节点NDc浮空。因此，如图 6(E)所示，驱动晶体管Md的栅极电压Vg从时间TO起下降。初始化周期(INT)然后，如图6(B1)所示，写信号扫描电路42(参照图5)在时间Tl使写驱动脉冲 WS(I)从低电平变为高电平，于是将第一采样脉冲(SPO)供给到采样晶体管Ms的栅极。在时间Tl，放电周期(D-CHG)结束，开始初始化周期(INT)。如图7(C)所示，在时间Tl，响应于采样脉冲(SPO)的施加，采样晶体管Ms导通。 如前文所述，视频信号Ssig的电位在Tl前变为数据基准电位Vo。因此，采样晶体管Ms对 视频信号Ssig的数据基准电位Vo进行采样，将数据基准电位Vo传输到驱动晶体管Md的 栅极。如图6(E)所示，该采样操作使从时间TO起下降的驱动晶体管Md的栅极电压Vg 收敛于数据基准电位Vo。图6(B1)所示的采样脉冲(SPO)开始于时间Tl、结束于时间T2，此时对于电位收 敛已经过去了足够的时间，于是采样晶体管Ms截止。因此，驱动晶体管Md的栅极直到采样 晶体管Ms下一次导通的时间T5为止一直浮空。采样晶体管Ms被控制为在几乎与第一水平周期(IH)结束同时的时间T5再次导 通。而且，该晶体管Ms再次导通，使得第一水平周期(IH)中的视频信号脉冲(PP)适合于 T2 T5的时间段(参照图6㈧和图6 (Bi))。如果从采样脉冲(SPO)的角度看，能使写驱动脉冲WS(I)升至高电平的脉冲(SPO) 的持续时间(时间Tl T2)为水平周期(IH)的前半段并且落在视频信号Ssig处于数据 基准电位Vo的时间段(时间TO T3)内。之后，在时间T2，采样晶体管Ms截止。在采样晶体管Ms截止的情况下，直到时间 T4为等待，在T4，通过视频信号脉冲(PP)的视频信号线SIG(j)的电位变化结束。然后，在 时间T5，第二采样脉冲(SPl)被激活以再次对数据基准电位Vo进行采样。该控制防止视频信号Ssig的数据电位Vsig在第二采样脉冲(SPl)被激活的时间 T5被错误采样。应当指出，如图6(E)所示，当第二次采样在时间T5开始时，栅极电压Vg已经处于 数据基准电位Vo。因此，通常，尽管第二次采样补偿例如漏电流等所致的极小的损耗，但栅 极电压Vg几乎不变化。回到对时间轴的说明，由于第一采样脉冲(SPO)的施加，采样晶体管Ms在时间Tl 导通。如图6(E)所示，当驱动晶体管Md的栅极电压Vg收敛于数据基准电位Vo时，保持电容Cs所保持的电压下降至“Vo-VCC_L”(图6(F))。该下降是以下原因所致图7(B)所示的 放电已使源极电位Vs下拉到低电位Vcc_L，保持电容Cs所保持的电压相对于低电位Vcc_ L被栅极电压Vg限制。S卩，如图7(C)所示，随着栅极电压Vg降至数据基准电位Vo，保持电 容Cs所保持的电压也下降并收敛于“V0-Vcc_L”。应当指出，该保持电压“V0-Vcc_L”正是 栅极至源极的电压Vgs。如果该电压Vgs不大于驱动晶体管Md的阈值电压Vth，则后面不 能进行阈值电压校正操作。因此，建立电位关系，使得“V0-Vcc_L > Vth”。如上所述，通过初始化驱动晶体管Md的栅极电压Vg和源极电位Vs，完成了阈值校 正操作的准备。第一阈倌校ιΗ周期(VTCl) 采样晶体管Ms在时间T5开始对Vo进行第二次采样。之后，如图6(B2)所示，当 电源驱动脉冲DS(I)在时间T6从VSS电平升至VDD电平时，初始化周期(INT)结束，开始 第一阈值校正周期(VTCl)。导通的采样晶体管Ms在时间T6(第一阈值校正周期(VTCl)开始)之前对数据基 准电位Vo进行采样。因此，驱动晶体管Md的栅极电压Vg电固定在恒定的数据基准电位 Vo0在此条件下，如图6 (Β2)所示，水平像素线驱动电路41 (参照图5)在时间Τ6使电 源驱动脉冲DS(I)从低电平(=VSS)升至高电平(=VDD)。从时间Τ6起之后，水平像素 线驱动电路41使供给到驱动晶体管Md的电源线的电位保持在高电位Vcc_H，直到下一帧 (或场)的处理开始为止。随着电源驱动脉冲DS (1)升高，"VDD-VSS"电压施加在驱动晶体管Md的源极和漏 极之间。这使得漏极电流Ids从电源流过驱动晶体管Md。漏极电流Ids使驱动晶体管Md的源极充电，于是如图6(F)所示，上拉源极电位 Vs0因此，呈值“V0-Vcc_L”的驱动晶体管Md的栅极至源极的电压Vgs (保持电容Cs所保 持的电压)直到这时才逐渐降低(图6(E)和图6(F))。这时，驱动晶体管Md的源极不会被漏极电流Ids迅速充电。下面参照图8(A)说 明该原因。如图8 (A)所示，因为施加在驱动晶体管Md的栅极电压Vg的栅极偏压被数据基准 电位Vo限制，所以该电压不是很大。因此，驱动晶体管Md只是刚刚导通，S卩，仅具有有限的 驱动能力(第一原因)。而且，尽管漏极电流Ids流入保持电容Cs，但该漏极电流Ids也被消耗以使有机发 光二极管OLED的电容Coled.充电。因此，源极电位Vs不容易增大(第二原因)。而且，采样脉冲(SPl)必须在时间T8之前的时间T7结束，在时间T8视频信号Ssig 再次变为数据电位Vsig(参照图6(B1))。因此，源极电位Vs的充电时间不充分(第三原 因)。设定图6 (Bi)所示的第二采样脉冲(SPl)到时间T7以后能够持续足够长的时间， 则驱动晶体管Md的源极电位Vs (有机发光二极管OLED的阳极电位)从时间T6起开始增 大，一直增大，最后收敛于“Vo-Vth”(图10中虚线所示的曲线CV)。即，在栅极至源极的电 压Vgs (保持电容Cs所保持的电压)恰好与驱动晶体管Md的阈值电压Vth匹配时，源极电 位Vs应该停止增大。
第一待机周期(WATl)但是，实际上，时间T7在达到收敛点之前到来。这使采样脉冲(SPl)的持续时间结束，于是结束第一阈值校正周期(VTCl)并开始第一待机周期(WATl)。具体地，如图10所示，当驱动晶体管Md的栅极至源极的电压Vgs变为等于Vxl (> Vth)时，即，当该晶体管Md的源极电位Vs从低电位Vcc_L升至“Vo-Vxl”时(在时间T7)， 第一阈值校正周期(VTCl)结束。这时(时间T7)，电压Vxl被保持电容Cs保持。当第一阈值校正周期(VTCl)结束时，采样晶体管Ms截止。这使电固定在数据基 准电位Vo的驱动晶体管Md的栅极处于电浮空状态。因此，从时间T7起之后，随着源极电位Vs升高，电容性耦合到源极的处于浮空状 态的栅极的电位(Vg)也将升高(图6(E)和图6(F))。因此，在本示例中，源极电位Vs在 第一待机周期(WATl)结束(时间T10)时变为大于目标收敛点“Vo-Vth”(参照图10)。另 夕卜，如图6(E)和图6(F)所示，栅极至源极的电压Vgs保持不变。如前文初始化周期(INT)中所述，在第一待机周期(WATl)中需要等待视频信号脉 冲(PP)过去。因此，在这方面，该周期称为“待机周期”。但是，从时间T7持续到TlO的相 对长的待机周期使栅极电压Vg增大。而且，如上所述，栅极至源极的电压Vgs不收敛于阈 值电压Vth。在图6(E)中，在第一待机周期(WATl)期间的栅极电压Vg的增量由附图标记Val 表示。令源极电位Vs的增量也由附图标记Val表示，该增量经耦合电容(保持电容Cs)通 过自举作用有助于栅极电压Vg增大，源极电位Vs在第一待机周期(WATl)结束(时间T10) 时变为等于“Vo-Vxl+Val” (参照图8(B))。因此，需要使栅极电位回到数据基准电位Vo，S卩，初始化电平，然后再次进行阈值 电压校正。第二阈倌校ιΗ周期(VTC2)因此，在本实施例的操作示例中，在下一水平周期(IH)(时间TlO T15)期间，进 行与在前一水平周期(IH)的第一阈值校正周期(VTCl)和第一待机周期(WATl)(时间T5 T10)期间相同的处理。即，在下一水平周期(IH)进行第二阈值校正周期(VTC2)和第二待 机周期(WAT2)。但是，栅极至源极的电压Vgs (保持电容Cs所保持的保持电压)在第二阈值校正 周期(VTC2)开始的时间TlO降到“Vxl”。该111”小于10-￥(^_1/，，10-￥(^_1/，是在第一 阈值校正周期(VTCl)开始的时间T5栅极至源极的电压Vgs (保持电容Cs所保持的电压) 所呈现的相对大的值。如图6 (Bi)所示，随着采样脉冲(SP2)上升，当采样晶体管Ms在时间TlO导通时， 驱动晶体管Md的栅极电压Vg( = Vo+Val)以较低电位(Vo)连接到视频信号线SIG(j)。如 图8 (C)所示，这使得对应于该差值(Val)的电流从驱动晶体管Md的栅极流到视频信号线 SIG (j)，使栅极电压Vg下降到数据基准电位Vo。驱动晶体管Md的栅极的电位变化(Val)经保持电容Cs和该晶体管Md的栅极至 源极的寄生电容Cgs反馈到该晶体管Md的源极，于是下拉源极电位Vs。这时源极电位Vs的减量由“g*Val”表示。这里，电容耦合率g表示为g = (Cgs+Cs)/(Cgs+Cs+Coled.)，其中Cgs表示栅极至源极的寄生电容值，与保持电容Cs相同的标记(Cs)表示其电容值，Coled.表示有机发光二极管OLED的电容值。因此，源极电位 Vs 降低 “g*Val ”，从之前的 “Vo-Vxl+Val ” 变为 “Vo-Vxl+ (l_g) Val ”从定义等式可看出，电容耦合率g取小于1的值。因此，源极电位Vs的变化 “g*Val”小于栅极电压Vg的变化(Val)。这里，如果驱动晶体管Md的栅极至源极的电压Vgs( =“VXl-(l-g)Val”)大于该 晶体管Md的阈值电压Vth，则漏极电流Ids如图8 (C)所示流动。漏极电流Ids流动，直到 由于驱动晶体管Md的源极电位Vs变为等于“Vo-Vth”而驱动晶体管Md进入截止状态为止。 但是，在本实施例的操作示例中，如图6(E)和图6(F)所示，采样脉冲(SP2)在时间T12结 束，在时间T12栅极至源极的电压Vgs变为等于“Vx2”(其中Vx2足够大以满足条件Vxl > Vx2>Vth)。因此，采样晶体管Ms截止。保持电容Cs所保持的电压在时间T12为“Vx2”。第二待机周期(WAT2)第二待机周期(WAT2)从时间T12开始。如同在前一第一待机周期(WATl)期间，在第二待机周期(WAT2)期间，采样晶体管 Ms截止，使得栅极电压Vg电浮空。因此，随着源极电位Vs上升，栅极电压Vg也上升(参照 图9㈧)。但是，因为栅极至源极的电压Vgs在待机周期开始时接近于控制目标“Vth”，所 以栅极电压Vg的电位增大的作用(自举效应)不是很大。从图6(E)和图6(F)中的时间 T12 T15可以看出，源极电位Vs和栅极电压Vg都只是略微增大。具体地，在图9(A)中，令在第二待机周期(WAT2)期间漏极电流Ids流动所致的 源极电位Vs的增量由附图标记Va2表示，源极电位Vs在待机周期结束时(图6中的时间 T15)变为等于“V0-Vx2+Va2”。该源极电位的增量“Va2”经栅极至源极寄生电容Cgs和保 持电容Cs被传输到处于浮空状态的栅极。因此，栅极电压Vg也会增大相同的增量或电位 Va2。但是，应当指出，如图6(E)所示，栅极电压Vg的电位的增量“Va2”远远小于其在第一 待机周期(WATl)期间的电位的增量“Val”。第三阈倌校ιΗ周期(VTC3)“主操作”从时间T15开始，开始第三阈值校正周期(VTC3)。在第三阈值校正周期(VTC3)的时间T15至T17期间进行与第二阈值校正周期 (VTC2)期间相同的处理。但是，栅极至源极的电压Vgs (保持电容Cs所保持的电压)在第三阈值校正周期 (VTC3)开始的时间T15降至“Vx2”。该112”甚至小于111”，111”是在第二阈值校正周 期(VTC2)开始的TlO时栅极至源极的电压Vgs(保持电容Cs所保持的电压)所呈现的相 对较大的值。省略了基本操作的说明，以免赘述。通过用“Va2”代替“Val”、用“Vx2”代替“Vxl”， 第二阈值校正周期(VTC2)的说明适用于第三阈值校正周期作几3)。这也可以从图8(0和 图9(B)之间的比较中看出。应当指出，如图6(E)和图6(F)所示，第三阈值校正周期(VTC3)与第二阈值校正 周期(VTC2)的不同之处在于，栅极至源极的电压Vgs (保持电容Cs所保持的电压)到第三 阈值校正周期(VTC3)结束的时间T17变为等于阈值电压Vth。因此，驱动晶体管Md在栅 极至源极的电压Vgs变为等于阈值电压Vth时进入截止状态。从该时刻起之后，漏极电流Ids不会流动。这时，驱动晶体管Md的源极电位Vs为“Vo-Vth”。如上所述，多次(在本实施例中为三次)进行的之间设有待机周期的阈值电压校 正使保持电容Cs所保持的电压阶梯式收敛。在收敛的过程中，所保持的电压在待机周期期 间保持不变，最终收敛于阈值电压Vth。这里，设定驱动晶体管的栅极至源极的电压增大“Vi n”，则该电压等于 “Vin+Vth”。我们认为，两个驱动晶体管，一个阈值电压Vth大，另一个阈值电压Vth小。阈值电压Vth大的前一晶体管具有与大阈值电压Vth相匹配的大栅极至源极的电 压。相比之下，阈值电压Vth小的后一晶体管具有与小阈值电压Vth相匹配的小栅极至源 极的电压。因此，就阈值电压Vth而言，通过利用阈值电压校正操作抵消阈值电压Vth的变 化，对于相同的数据电位Vin，能够使相同量的漏极电流Ids经过驱动晶体管。在三个阈值校正周期期间，即在第一阈值校正周期(VTCl)、第二阈值校正周期 (VTC2)和第三阈值校正周期(VTC3)期间，需要确保流入保持电容Cs的一个电极(即有机 发光二极管OLED的电容Coled.的一个电极)的漏极电流Ids被完全耗尽，于是该二极管 OLED不导通。如果该二极管OLED的阳极电压由附图标记Voled.表示，其阈值电压由附图 标记Vth_oled.表示，其阴极电压由附图标记Vcath表示，则为了该二极管OLED保持截止， 必须保持表达式“Voled. ( Vcath+Vth_oled. ”。这里设定有机发光二极管OLED的阴极电位Vcath处于低电位Vcc_L (例如接地电 压GND)不变，则如果阈值电压Vth_oled.极大就可以一直保持上述表达式。但是，阈值电 压Vth_oled.由有机发光二极管OLED的制造条件确定。而且，为了以低电压实现有效发光， 该电压Vth_oled.不能过度增加。因此，优选通过设置阴极电位Vcath大于低电位Vcc_L， 而使有机发光二极管OLED被反向偏置，直到三个阈值校正周期和后文所述的迁移率校正 周期结束为止。第三待机周期(WAT3)上文已对阈值电压校正进行说明。在本操作示例中，紧随阈值电压校正之后的是 用于写入和迁移率校正的待机周期(第三待机周期(WAT3))。与第一待机周期(WATl)和第 二待机周期(WAT2)不同，第三待机周期(WAT3)是短时间的待机，该时间只是设计用于防止 在其后进行的写入和迁移率校正期间在不稳定的电位处对视频信号Ssig的错误采样。如图6(B1)所示，第三待机周期(WAT3)在采样脉冲(SP3)从高电平变为低电平的 时间T17开始。在第三待机周期(WAT3)中，如图6(A)所示，具有将被像素电路3 (1，j)显示的数 据电位Vsig的视频信号脉冲(PPx)在该周期期间的时间T18被供给到视频信号线SIG(j) 作为视频信号Ssig(参照图11(A))。在视频信号Ssig中，数据电位Vsig和数据基准电 位Vo之间的差值对应于用于将通过像素电路显示的灰度级的数据电压Vin。S卩，数据电位 Vsig 等于 “Vo+Vin”。第三待机周期(WAT3)在时间T19结束，在时间T18电位变化之后，在时间T19视 频信号Ssig处于数据电位Vsig不变。写入和迁移率校|H周期Ον&μ)写入和迁移率校正周期(W&y )从时间T19开始。如图6 (Bi)所示，在施加用于主操作的视频信号脉冲(PPx)期间，写脉冲(WP)在时间T19被供给到采样晶体管Ms的栅极。如图11⑶所示，这使采样晶体管Ms导通，使得 视频信号线SIG(j)的数据电位Vsig( = V0+Vin)和栅极电压Vg( = Vo)之间的差值，即数 据电压Vin，被供给到驱动晶体管Md的栅极。因此，栅极电压Vg等于“Vo+Vin”。随着栅极电压Vg升高了数据电压Vin，源极电压Vs也升高。这时，数据电压 Vin并不是以其本身的大小被传输到源极电位Vs，而是源极电位Vs仅升高与电容耦合率 g成比例的数据电压Vin的变化值(即“g*Vin”)。因此，变化之后的源极电位Vs等于 “Vo-Vth+g*Vin”。因此，驱动晶体管Md的栅极至源极的电压Vgs等于“(l-g)Vin+Vth”。这 里，对由于迁移率μ所致的变化进行说明。
在直到这时所进行的三次阈值电压校正中，漏极电流Ids实际上含有由每次漏极 电流Ids流动的迁移率μ所引起的误差。但是，因为阈值电压Vth变化大，所以不严格意 义地作为问题(确切地)讨论迁移率μ所致的误差。这时，通过简记为“Val”和“Va2”的 写入电压以表示结果，而不是利用电容耦合率g进行说明。这样是为了避免与迁移率变化 相关的复杂说明。另外，如上所述，在严格意义上所进行阈值电压校正之后，阈值电压Vth被保持电 容Cs保持。如果驱动晶体管Md之后导通，则不管阈值电压Vth的大小如何，漏极电流Ids 将保持不变。因此，设定在阈值电压校正之后由于驱动晶体管Md传导时的驱动电流Id，保 持电容Cs(栅极至源极的电压Vgs)所保持的电压变化，该变化量AV(正或负)不但反映 驱动晶体管Md的迁移率μ的变化，更准确地说，在严格意义上迁移率是半导体材料的物理 参数，而且反映了在晶体管结构或制造工艺方面影响电流驱动能力因素的综合变化。考虑到上述内容，回到对操作的说明，在图Il(B)中，在采样晶体管Ms导通之后， 当数据电压Vin叠加到栅极电位Vg时，驱动晶体管Md使大小与数据电压Vin (灰度级)匹 配的漏极电流Ids在漏极和源极之间流过。这时，漏极电流Ids根据迁移率μ变化。因此， 源极电位Vs由“Vo-Vth+g*Vin+AV”给出，这是“Vo-Vth+g*Vin”与迁移率μ所引起的变 化量Δ V的和。这时，为了使有机发光二极管OLED不发光，只需要事先例如根据数据电压Vin和 电容耦合率g设置阴极电位Vcath，使得满足表达式Vs ( = Vo-Vth+g*Vin+AV) < Vth_ oled. +Vcath0如上所述事先设置阴极电位Vcath使有机发光二极管OLED反向偏置，该二极管 OLED进入高阻抗状态。因此，有机发光二极管OLED不发光，呈普通电容特性而不是二极管 特性。这时，只要满足上述表达式，源极电位Vs就不会超过有机发光二极管OLED的阈值 电压Vth_oled.和阴极电位Vcath的和。因此，漏极电流Ids (驱动电流Id)用于对组合电 容C = Cs+Coled.+Cgs (为三个电容值的和)充电。这些电容值是保持电容Cs的电容值 (由相同的附图标记Cs表示)、有机发光二极管OLED反向偏置时的等效电容的电容值(作 为寄生电容值由相同的附图标记Coled.表示)以及驱动晶体管Md的栅极和源极之间存在 的寄生电容的电容值(由Cgs表示)。这导致驱动晶体管Md的源极电位Vs升高。此时，驱 动晶体管Md的阈值电压校正操作已经完成。因此，流过该晶体管Md的漏极电流Ids反映 迁移率μ。在图6(E)和图6(F)中，如等式(l-g)Vin+Vth-AV所示，就保持电容Cs所保持的栅极至源极的电压Vgs而言，在阈值电压校正之后，从栅极至源极的电压Vgs ( = (1-g) Vin+Vth)中减去叠加到源极电位Vs的变化量Δ V0因此，变化量Δ V被保持电容Cs保持， 从而施加负反馈。因此，下面变化量Δ V也称为“负反馈量”。当有机发光二极管OLED反向偏置时，负反馈量AV可以由等式AV = t*Ids/ (Coled. +Cs+Cgs)表示。从该等式可以看出，变化量AV是与漏极电流Ids的变化成比例变 化的参数。
根据反馈量AV的等式，叠加到源极电位Vs的量Δ V取决于漏极电流Ids的幅度 (该幅度与数据电压Vin的幅度、即灰度级正相关)和漏极电流Ids流过的时间段(即图 6 (Bi)所示的迁移率校正所需的从时间T19至时间T20的时间段⑴)。S卩，灰度级越大、时 间(t)越长，负反馈量AV越大。因此，迁移率校正时间(t)不必总是恒定的。而更适合的是根据漏极电流Ids (灰 度级)调整迁移率校正时间(t)。例如，当漏极电流Ids大的情况下灰度级几乎为白色时， 迁移率校正时间(t)应当短。相反，当漏极电流Ids小的情况下灰度级几乎为黑色时，迁移 率校正时间(t)应当长。例如通过在写信号扫描电路42中事先设置上述调节功能，实现该 基于灰度级的迁移率校正时间的自动调节。发光周期(LMl)写入和迁移率校正周期(W&y )在时间T20结束，开始发光周期(LMl)。写脉冲(WP)在时间T20结束，采样晶体管Ms截止，使驱动晶体管Md的栅极电浮空。另外，在发光周期(LMl)之前的写入和迁移率校正周期(W&y )中，尽管驱动晶体 管Md试图使与数据电压Vin匹配的漏极电流Ids能够通过，但并不总是如此。原因如下， 艮口，因为采样晶体管Ms导通，所以如果流过有机发光二极管OLED的电流水平(Id)比流过 驱动晶体管Md的电流水平(Ids)小很多，则驱动晶体管Md的栅极电压Vg固定在Vo+Vin。 源极电位Vs试图收敛于电位(Vofs+Vin-Vth)，该电位比Vofs+Vin低阈值电压Vth。因此， 无论迁移率校正时间(t)延长多少，源极电位Vs都不会超过上述收敛点。应当通过监控收 敛所需的时间不同而不同的迁移率μ来校正迁移率。因此，即使供给接近于亮度最大的白 色的数据电压Vin，也可以在实现收敛之前确定迁移率校正时间(t)的终点。当驱动晶体管Md的栅极在发光周期(LMl)开始之后浮空时，使得该晶体管Md的 源极电位Vs进一步升高。因此，驱动晶体管Md起到使与所供给的数据电压Vin匹配的驱 动电流Id通过的作用。这使得源极电位Vs (有机发光二极管OLED的阳极电位)上升。过一会，有机发光 二极管OLED不再反向偏置。因此，如图Il(C)所示，漏极电流Ids随着驱动电流Id开始流 过该二极管0LED，使得该二极管OLED发光。开始发光后不久，驱动晶体管Md饱和，漏极电 流Ids与所供给的数据电压Vin匹配。当该电流Ids( = Id)达到恒定水平时，有机发光二 极管OLED将以与数据电压Vin匹配的亮度发光。从发光周期(LMl)开始到亮度达到恒定水平所发生的有机发光二极管OLED的阳 极电位增加正是驱动晶体管Md的源极电位Vs的增加。该源极电位Vs的增加由附图标记 AVoled.表示，表示有机发光二极管OLED的阳极电压Voled.的增量。驱动晶体管Md的源 极电位 Vs 变为等于 “Vo_Vth+g*Vin+AV+AVoled. ”(参照图 6 (F))。
另外，因为栅极浮空，所以如图6(E)所示，栅极电位Vg如源极电位Vs—样增大增量Δ Voled.。随着漏极电流Ids饱和，源极电位Vs也将饱和，使栅极电位Vg饱和。因此，栅极至源极的电压Vgs(保持电容Cs所保持的电压)在整个发光周期(LMl) 保持在迁移率校正期间的电平(“(l-g)Vin+Vth-AV”)。在发光周期(LMl)期间，驱动晶体管Md用作恒流源。因此，有机发光二极管OLED 的I-V特性随时间变化，使驱动晶体管Md的源极电位Vs变化。但是，不管有机发光二极管OLED的I_V特性是否随时间变化，保持电容Cs所保持 的电压都保持在“(l-g)Vin+Vth-AV”。保持电容Cs所保持的电压包含两个分量，用于校正 驱动晶体管Md的阈值电压Vth的分量(+Vth)和用于校正由于迁移率μ所致变化的分量 (-AV)。因此，即便是不同像素之间的阈值电压Vth或迁移率μ变化，驱动晶体管Md的漏 极电流Ids，即有机发光二极管OLED的驱动电流Id，也仍保持不变。具体地，阈值电压Vth越大，驱动晶体管Md利用保持电压中所含的阈值电压校 正分量(+Vth)使源极电位Vs降低的越多，于是使源极至漏极电压增大，从而漏极电流 Ids (驱动电流Id)以更大的量流动。因此，即便是在阈值电压Vth变化的情况下，漏极电流 Ids也保持不变。另外，如果因为迁移率μ小而变化量AV小，则保持电容Cs所保持的电压由于所 含的迁移率校正分量(-△￥)而只是小程度地减小。这提供了相对大的源极到漏极电压。因 此，驱动晶体管Md的运行方式为，使更大量的漏极电流Ids(驱动电流Id)通过。因此，即 便在迁移率μ变化的情况下，漏极电流Ids也保持不变。如上所述，即便在不同像素之间的阈值电压Vth或迁移率μ变化的情况下，而且 不论驱动晶体管Md的I-V特性随时间如何变化，只要数据电压Vin相同，则有机发光二极 管OLED的发光亮度保持不变。用于不同颜代的像素电路的差异设定像素电路的上述结构和操作，下面说明特点，即本实施例的显示装置的用于 不同颜色的像素电路结构的差异。发光颜色根据构成有机发光二极管OLED的有机膜的有机材料变化。因此，如上所 述，相邻像素的等效电路相同，但实际上它们包含的材料不同。因此，像素单元由同一行中的Ν(Ν彡3)个连续的像素构成。当像素单元作为整体 看时，两个像素单元结构相同。当RGB三原色用于显示颜色时，根据各三原色之间发光亮度 的比例显示任意颜色，N = 3。在以下说明中，我们设定RGB三原色用于显示颜色，并且N = 3。如上所述，像素单元是像素阵列中具有相同结构的最小单位，用来显示任意颜色。 本实施例的特征在于，像素单元的特定颜色像素比其他颜色像素具有更多组的像素电路元 件并且具有两组以上，该像素电路元件包括驱动晶体管、保持电容和发光元件。像素中“组” 的个数以下称为“组数”。应当指出，后文对“特定颜色”进行详细说明。这里，词语像素电路元件的“组”是指至少包括驱动晶体管Md、保持电容Cs和发光 元件(本实施例中为有机发光二极管0LED)作为如上所述“像素电路元件”的一组。只要 满足“组”的相关要求，像素电路不但可以是2T-1C电路，也可以是像素电路1、2和3中的 任一个或者4T-1C、4T-2C、5T-1C和3T-1C像素电路中的任一个。
但是，应当指出，像素电路3(即图5所示的像素电路结构)在各种优点方面是最 优选的，这些优点包括所有晶体管(TFT)都使用N沟道非晶硅TFT，TFT型易于进行大屏 幕的扩展；电路结构简单；以及在像素电路中先实现阈值电压Vth和迁移率μ的校正的机 制。下面设定使用图5所示的像素电路继续进行说明。在本实施例中，“特定颜色”或者是“对黑点敏感的特定颜色”，或者是“相对视亮度 因数最高的特定颜色”。对于“对黑点敏感的特定颜色”，关于各颜色和黑点出现率的统计调查表明某一颜 色比其它颜色更容易出现黑点。在此情况下，很容易出现黑点的颜色称为“特定颜色”。 本发明人的研究揭示出，由于几点原因会出现黑点缺陷或者出现没有黑点缺陷严 重但会导致低于期望水平亮度的缺陷(下文称为半黑点)。一个原因是由于有机发光二 极管OLED的形成工艺中的破损布线，流入阳极和阴极的电流中断。另一个原因是即便是 没有破损布线，但部分布线或接触部电阻增大。再一个原因是由于灰尘，在阳极和阴极之 间形成短路。因此，有机发光二极管OLED的驱动电流流过短路部分而被消耗，导致没有驱 动电流流过有机发光二极管OLED或者只有不足量的电流流过。就本发明人的研究而言，短路是出现黑点或半黑点的最常见的原因。图12示出了在有机发光二极管OLED的阳极和阴极之间形成短路的情况下像素电 路3(i，j)的等效电路图。如果在有机发光二极管OLED的有机多层膜的形成过程中灰尘粘到该膜上，则由 于导电灰尘或灰尘所致的图案缺陷，有机发光二极管OLED的阳极和阴极经电阻R通过短路 电连接。在此情况下，流过驱动晶体管Md的漏极电流Ids分为流过有机发光二极管OLED 的驱动电流Id和流过电阻R的电流Ir。如上所述，漏极电流Ids是与之前从视频信号线 SIG(j)供给的数据电压匹配的恒定的电流。但是，如果出现流过电阻R的电流Ir，则驱动 电流Id减小，于是导致有机发光二极管OLED的发光亮度降低(半黑点缺陷)。半黑点缺陷在电阻R大时是不明显的。但是，电阻R越小，则电流Ir越大，驱动电 流Id越小，于是使半黑点缺陷更明显。之后，当电阻降低到一定程度时，驱动电流Id不再 流过有机发光二极管0LED，于是出现黑点缺陷。如果由于一定尺寸的灰尘的粘附，有机发光二极管OLED的阳极和阴极经电阻R电 短路，则灰尘越大，阳极和阴极越容易短路，并且灰尘越大，短路电阻R越小。可能的原因 是因为在灰尘附近部分地未形成有有机多层膜，所以阳极和阴极金属直接接触，或者尽管 未直接接触，但电场在该区域集中，于是在该区域导致更多的漏电流。根据本发明人的研 究，存在以下明显的趋势有机多层膜相对薄的有机发光二极管OLED的颜色像素中容易出 现黑点缺陷或半黑点缺陷。这证实了上述的缺陷原因是正确的。在此情况下，在像素单元的颜色像素中，由多个有机薄膜构成的有机发光二极管 OLED的有机多层膜总厚度最小，这样的像素称为“对黑点敏感的特定颜色”。当使用RGB三原色显示颜色时，颜色像素中的有机多层膜的总厚度最小的颜色像 素随例如膜的材料和结构等因素变化。另外，总厚度根据是否使用光增强结构而变化。光 增强结构被设计为利用反射光元件增强所发出的光。因此，不能断言哪个颜色像素总厚度 最小。但是，当使用RGB三原色显示颜色时，通常蓝色(B)像素的总厚度比其它颜色像素的 总厚度小。
另外，“相对视亮度因数最高的特定颜色”表明了怎样根据像素受黑点缺陷或半黑 点缺陷影响的严重程度判断颜色像素具体地，肉眼对RGB三原色的敏感度是不同的。肉眼对不同颜色具有不同的敏感 度(视亮度因数)。相对视亮度因数是标准化参数，它表示各波长的视亮度因数(单位1m/ W)与视亮度因数最高的波长(在亮区域为555nm，在暗区域为507nm)的视亮度因数的比值。在RGB的情况下，肉眼对绿色(G)的相对视亮度因数最高。另外，欧洲人和美洲人 对蓝色(B)的相对视亮度因数比日本人高。因此，如果在用于显示颜色的屏幕上的像素单元的像素中出现黑点缺陷，则在像 素是绿色(G)时缺陷可能明显，在像素是红色(R)或蓝色(B)时，缺陷可能不明显。因此， 当使用RGB三原色显示颜色时，可以确定，绿色(G)是“相对视亮度因数最高的特定颜色”。图13(A)示出，作为“对黑点敏感的特定颜色像素”的示例，在有机多层膜的总厚 度最小的蓝色(B)像素的“组数”比其它颜色像素大的情况下像素单元的等效电路图。另 夕卜，图13(B)示出，作为“相对视亮度因数最高的特定颜色”的示例，在绿色(G)像素的“组 数”比其它颜色像素大的情况下像素单元的等效电路图。虽然较大的“组数”为2，但该“组数”仅需要大于较小的“组数”(为1)，该“组数” 可以是不小于2的任意数。应当指出，尽管该“组”不包括采样晶体管Ms，但也可以包括该晶体管Ms。作为图13㈧所示情况的示例，图14㈧示出了主要像素电路模块，图14⑶示出 了有机发光二极管OLED主要布置的主要像素电路模块的覆盖层的分块。如图所示，所有像 素电路元件(晶体管、电容和有机发光二极管)不必布置在同一模块中。在所示的示例中， 布置有有机发光二极管OLED的图14(B)所示的模块在RGB所有颜色的区域中大体相同。对 于布置有晶体管和电容的图14㈧所示的模块，“组数”为2的蓝色⑶像素模块比其它两 种颜色的像素模块都大。如上所述，将不同的像素电路元件布置在不同的模块中的优点在于，易于保证用 于布置较大“组数”的像素电路元件的空间。平面结构和剖面结构的示例这里，参照
像素电路的平面图案和剖面结构。应当指出，这里说明“组数” 为1的红色(R)像素。因此，为了便于看附图，像素电路元件在整个布局区域上展开。但是， 如果必须增加“组数”，则例如通过扩展布局区域确保布局空间。图15㈧和图15⑶示出了第i行第j列的像素电路3(i，j)的平面图案。图 15(B)是省略了最上层(形成于整个表面上)的阴极电极的平面图。图15(A)是制造过程 中间的平面图，其中省略了包括最上层(形成于整个表面上)的阴极电极的有机发光二极 管OLED的电极和有机多层膜。图16㈧是沿图15(A)的A-A线的示意性剖面图。图16⑶是沿图15㈧和图 15(B)的B-B线的示意性剖面图。在图16㈧和图16⑶中，下层10(绝缘层的类型)直接形成于未图示的例如由 玻璃制成的基板上或者间接地隔着其它膜形成于基板上。在图16⑶所示的剖面图中，栅极电极IlA形成于下层10上。栅极电极IlA包括给定的栅极金属层(GM)并含有例如钼(Mo)等高熔点金属。图16⑶的剖面图示出了形成 有例如图5所示的驱动晶体管Md的部分。如图15(A)所示，尺寸与栅极电极IlA略有不同 的栅极电极IlD类似地形成于形成有采样晶体管Ms处。另外，在图16㈧所示的剖面图中，两层即第一高熔点金属布线层IlB和第二高熔 点金属布线层IlC形成于下层10上，这两层包括设在同一层级水平处且由与栅极电极IlA 相同的材料制成的栅极金属层(GM)。如图15(A)所示，第一高熔点金属布线层IlB和第二 高熔点金属布线层IlC在一个像素中隔开，但在相邻像素之间连续。S卩，图15(A)所示的第 一高熔点金属布线层IlB与另一未示出的像素的第二高熔点金属布线层IlC(未图示)相 连，该未示出的像素的图案在列方向的一侧(从图15(A)向下)连续。类似地，图15(A)所 示的第二高熔点金属布线层IlC与又一未示出的像素的第一高熔点金属布线层IlB(未图 示)相连，该未示出的像素的图案在列方向的另一侧(从图15(A)向上)连续。栅极绝缘膜12形成于下层10的整个表面上以覆盖栅极电极IlA (图16(B))以及 第一高熔点布线层IlB和第二高熔点布线层IlC的表面(图16(A))。在图16⑶所示的剖面图中，驱动晶体管Md的TFT层13A形成于栅极绝缘膜12 上。TFT层13A例如由非晶硅制成(P沟道TFT为多晶硅)。如图15㈧所示，与TFT层13A 类似地形成采样晶体管Ms的TFT层13B，只是尺寸不同而已。图16(B)所示的TFT层13A 掺杂有相反类型的杂质，于是形成彼此隔开的源极(S)和漏极(D)区域。TFT层13B同样如 此。 在图16(A)所示的剖面图中，接触孔12A形成于栅极绝缘膜12中第一高熔点金属 布线层IlB的端部上。类似地，接触孔12C形成于栅极绝缘膜12中第二高熔点布线层IlC 的端部上。各布线连接部的两个接触孔12A和12C或者一个孔作为将高熔点金属布线层与其 上层连接在一起的第一接触孔(ICH)。具体地，第一高熔点金属布线层IlB的端部经接触孔12A与上布线层14B的一个 端部相连。上布线层14B设于栅极绝缘膜12上，例如由铝(AL)制成。而且，第二高熔点布 线层IlC的端部经接触孔12C与设于栅极绝缘膜12上的上布线层14B的另一端部相连。高电位Vcc_H供给线(以下称为电源电压供给线VDDL)设于第一高熔点金属布线 层IlB上方。电源电压供给线VDDL经栅极绝缘膜12与布线层IlB绝缘并且通过图形化与 上布线层14B隔开。该供给线VDDL连接到图5所示的水平像素线驱动电路41，并且被设 计为向驱动晶体管Md的漏极交替施加高电位Vcc_H和低电位Vcc_L。因此，如图15(A)所 示，电源电压供给线VDDL的支线(由相同的附图标记VDDL表示)与将作为TFT层13A的 漏极⑶的区域低电阻电接触。另外，保持电容Cs的上电极层14D与将用作驱动晶体管Md 的源极⑶的区域电接触。上电极层14D设于同一层级水平处，由与电源电压供给线VDDL 相同的材料(铝AL)制成。如图15㈧所示，该层14D叠盖与栅极电极IlA连续的保持电 容Cs的下电极层。该部分形成了具有MIS (金属绝缘体半导体)结构的保持电容Cs。在图16⑶中，采样晶体管Ms的控制线SAML设于第二高熔点布线层IlC上方。控 制线SAML经栅极绝缘膜12与布线层IlC绝缘并且通过图形化与上布线层14B隔开。该控 制线SAML连接到图5所示的写信号扫描电路42，被设计为向采样晶体管Ms的栅极施加写 驱动脉冲WS (i)。因此，如图15(A)所示，控制线SAML经作为第一接触孔(IHC)的接触孔12E连接到下层中采样晶体管Ms的栅极电极11D。控制线SAML设置为在与电 源电压供给线VDDL平行的行方向上长。视频信号线 SIG(j)的结构为，第二高熔点布线层IlC在与控制线SAML交点处作为下层桥(在本说明书 中称为下层桥结构)。类似地，在视频信号线SIG(j)的结构中，第一高熔点金属布线层IlB 在与电源电压供给线VDDL交点处作为下层桥(下层桥结构)。应当指出，上布线层14B在图案上连接到采样晶体管Ms的TFT层13B的漏极侧， 上布线层14B由铝(AL)制成且构成图5所示的驱动晶体管Md的控制节点NDc的一部分的 内嵌布线14E连接到TFT层13B的源极侧。内嵌布线14E经作为第一接触孔(IHC)的接触 孔12F电连接到下层中保持电容Cs的下电极层。平坦化膜15形成于整个表面上以掩埋如上所述形成的铝(AL)布线(即电源电压 供给线VDDL、控制线SAML、上布线层14B、上电极层14D、内嵌布线14E)，通过去除布线之间 的水平差使表面平坦化(参照图16(B))。如图16⑶的剖面图所示，通过用导电材料填充形成于平坦化膜15中的第二接触 孔(2HC)，阳极接触部15A形成于平坦化膜15的部分中上电极层14D之上。之后，依次沉积阳极电极(AE)、保护膜16、有机多层膜(OML)和阴极电极(CE)，于 是形成有机发光二极管0LED。阳极电极(AE)形成于平坦化膜15上并且与阳极接触部15A 的端面接触。保护膜16形成于阳极电极(AE)上，并且具有尺寸小于阳极电极(AE)的开口 部16A。有机多层膜(OML)覆盖保护膜16。阴极电极(CE)以覆盖层的形式形成于像素所 占区域的整个表面上。在上述实施例中，多组驱动晶体管、保持电容和有机发光二极管只设置用于各像 素单元中对黑点最敏感或者相对视亮度因数最高的颜色像素，于是防止对黑点敏感的子像 素中的黑点或确保黑点是不明显的。这提高了产率。另外，各组的所有像素电路元件(晶体管、电容和有机发光二极管)不布置在同一 模块中(同一层上)。并且，例如，“组数”不同的像素之间的面积比在形成有有机发光二极 管的层上比在形成有其它像素电路元件的层上小，以保证最佳布局效率。这有助于改善布 局效率，提供适当的布线和空间，于是防止布线之间的短路所致的产率降低。
权利要求
一种显示装置，其包括像素阵列，该像素阵列包括多个规则排列的像素单元，所述各像素单元包括N个连续的像素，所述N个像素中的每个像素被分配包括R(红色)、G(绿色)和B(蓝色)的N(N≥3)种颜色中的一种，其中，所述N个像素中的每个像素包括采样晶体管，驱动晶体管，保持电容，其经所述采样晶体管耦合到所述驱动晶体管的发光控制节点以保持所供给的数据电压，以及发光元件，其串联连接到驱动电流路径以及所述驱动晶体管，基于所述驱动晶体管所控制的驱动电流，所述发光元件根据所保持的数据电压自身发出对于各像素所确定的特定颜色的光，其中，在所述N个像素中，对黑点敏感或相对视亮度因数最高的特定颜色像素的像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，所述像素电路元件包括所述驱动晶体管、所述保持电容和所述发光元件。
2.如权利要求1所述的显示装置，其中，所述发光元件具有多层膜结构，在阳极和阴极中的一个上堆叠适于发出期望颜色光的 材料和厚度的多个有机薄膜以及所述阳极和所述阴极中的另一个，形成所述多层膜结构，形成于所述对黑点敏感的特定颜色像素中的所述多个有机薄膜的总厚度小于所述其 它颜色像素的总的膜厚度。
3.如权利要求2所述的显示装置，其中，只要所述其它颜色像素的像素电路元件的组 数小于所述特定颜色像素的像素电路元件的组数，则所述多个有机薄膜的总厚度越小，所 述其它颜色像素的像素电路元件的组数越多。
4.如权利要求1所述的显示装置，其中，所述相对视亮度因数最高的特定颜色像素为 绿色(G)像素，R(红色)和B (蓝色)像素的组数均小于绿色(G)像素的组数。
5.如权利要求1所述的显示装置，其中，在所述像素中的一个像素中有多组时，一个所 述采样晶体管设置为被所述多组共用。
6.如权利要求1所述的显示装置，其中，在设于所述N个像素中的所有组中，所述驱动晶体管分别被设计为具有相同的沟道导 电类型和尺寸，所述保持电容被设计为具有相同的电容值，在同一像素中设有多个所述发光元件时，所述多个发光元件的驱动电流路径并联连接 到驱动电压供给端以在所述多个发光元件之间隔开。
7.如权利要求1所述的显示装置，其中，所述特定颜色像素的面积大于所述其它颜色 像素的面积，于是与所述特定颜色像素的组数一样多的多个发光元件的开口的总面积接近 于所述其它颜色像素的每个像素的开口面积。
8.如权利要求7所述的显示装置，其中，在所述其它颜色像素的组数不同时，所述像素 的面积不同，使得所述各像素中每个像素的所述开口面积大致相同。
全文摘要
本发明的显示装置包括多个像素单元。所述各像素单元由N个连续的像素构成。所述N个像素中的每个像素被分配包括R(红色)、G(绿色)和B(蓝色)的N(N≥3)种颜色中的一种。所述N个像素中的每个像素包括采样晶体管Ms、驱动晶体管Md、保持电容Cs和发光元件(有机发光二极管OLED)。在所述N个像素中，对黑点敏感(例如B)或相对视亮度因数最高(例如G)的特定颜色像素的像素电路元件的组数比其它颜色像素的像素电路元件的组数多并且为两组以上，所述像素电路元件包括驱动晶体管Md、保持电容Cs和有机发光二极管OLED。
文档编号G09F9/30GK101960504SQ200980107519
公开日2011年1月26日 申请日期2009年3月5日 优先权日2008年3月11日
发明者内野胜秀, 山本哲郎 申请人:索尼公司
最新回复(0)