Tft、移位寄存器、扫描信号线驱动电路以及显示装置的制作方法
专利名称：Tft、移位寄存器、扫描信号线驱动电路以及显示装置的制作方法
技术领域：
本发明涉及具备附加在栅极、源极之间的电容的TFT。
背景技术：
近几年，在液晶面板上以非晶硅形成栅极驱动器来实现成本削减的栅极单片化正 在发展。栅极单片也称为无栅极驱动器、面板内置栅极驱动器以及面板内栅极等。例如在 专利文献1中，公开了利用栅极单片来构成移位寄存器的例子。图7表示专利文献1所记载的移位寄存器的各级的电路结构。说明该电路的主要结构和动作，在同一附图中表示级联连接的各级中的第n级的 结构，对输入端子12输入前级的栅极输出。该输入通过晶体管18的漏极将输出晶体管16 置为导通状态。在输出晶体管16的栅极、源极之间连接有自举电容30。当输出晶体管16 为导通状态时从漏极侧输入时钟信号C1的高电平，此时由于隔着自举电容30的栅极、源极 之间的电容耦合，输出晶体管16的栅极电位急剧上升到电源电压以上。由此，输出晶体管 16的源极、漏极之间的电阻变得非常小，时钟信号C1的高电平被输出到栅极总线118，并且 其栅极输出被供给后级输入。图8表示在显示面板中制成这种自举电容时的元件平面图。图8所示的自举电容101b作为TFT101的一部分连接到TFT主体部101a。在显 示面板是由非晶硅等迁移率小的材料制成的情况下，一般的是通过使在显示面板上制作成 单片的TFT101的沟道宽度变得非常地大来降低TFT主体部101a的源极、漏极之间的电阻。 因此，图11的TFT主体部101a是使梳齿状的源极电极102和漏极电极103彼此咬合地对 置配置，来确保大的沟道宽度。在该源极电极102和漏极电极103进行咬合的区域下方设 有栅极电极104。自举电容101b是通过从TFT主体部101a的源极电极102引出的第1电 容电极102a和从TFT主体部101a的栅极电极104引出的第2电容电极104a隔着栅极绝 缘膜对置而形成的。并且，第1电容电极102a连接到移位寄存器级的输出OUT，输出OUT通过接触孔 105连接到栅极总线GL。图9表示图8的X-X’线截面图。如该截面图所示，图8的结构是采用在玻璃基板100上按照顺序层叠栅极金属GM、 栅极绝缘膜106、Si的i层107、Si的n+层108、源极金属SM以及钝化膜109的结构而形 成的。栅极电极104、第2电容电极104a以及栅极总线GL均是由在工艺中同时成膜的栅极 金属GM形成的。源极电极102、漏极电极103以及第1电容电极102a均是由在工艺中同时 成膜的源极金属SM形成的。i层107是在TFT主体部101a中成为沟道形成区域的层。n+ 层108是在i层107与源极电极102和漏极电极103之间作为源极、漏极的接触层而设置 的层。具备如上所说明的自举电容的晶体管在专利文献2等中也有记载。专利文献1 日本特许第3863215号公报(2006年10月6日授权)2 日本国公开特许公报“特开平8-87897号公报(
公开日1996年4月 2 曰)，，
发明内容
如上所述，在具备现有的自举电容的TFT中，TFT主体部为了确保大的沟道宽度而 需要采用大的尺寸。因此，如果成品率不高地制造TFT，则得到优质面板的比例有可能会大 幅度地降低。但是，如果具备自举电容的TFT的输出所连接的负载变大，则为了得到充分的 自举效应，自举电容需要具有大的电容值，因此自举电容相应地会在面板上占有较大的面 积。该电容值的大小也依赖于显示面板的电路结构、规格，例如在7时的面板中电容 值的大小在3pF以上，如果屏幕尺寸变大则该电容值就变得更大。因此，图8所示的自举电 容101b的大小是非常大的值。例如，对于在7时WVGA中进行RGB三种颜色的栅极扫描的 栅极单片显示装置所具备的TFT，在自举电容101b的电容值为3pF的情况下，如果将栅极驱 动器配置成与显示区域仅单侧相邻并将栅极扫描方向的点距设为63 u m,另外将栅极绝缘 膜(SiNx)的相对介电常数设为6.9，将膜厚设为4100 ±矣，则自举电容101b的栅极扫描方向 的一条边H为50 y m，另一条边W为400 y m。其结果，显示装置的边框尺寸变得非常大。这样，具备现有的自举电容的TFT存在自举电容的占有面积非常大的问题。本发明是鉴于上述现有的问题点而完成的，其目的在于实现能够抑制连接到TFT 主体部的电容的占有面积的TFT和具备上述TFT的移位寄存器、扫描信号线驱动电路以及 显示装置。为了解决上述问题，本发明的TFT的特征在于具备电容，上述电容是使连接到源 极电极的第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着第1 绝缘膜而对置的区域，并且是使上述第1电容电极和连接到上述栅极电极的第3电容电极 具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着 第2绝缘膜而对置的区域而形成的。根据上述发明，TFT所具备的电容是并联连接形成在第1电容电极与第2电容电 极之间的电容和形成在第1电容电极与第3电容电极之间的电容的结构。因此，TFT所具 备的上述电容与对应于第1绝缘膜和第2绝缘膜各自的厚度不并联连接的结构的现有情况 相比，能够减小面板上的占有面积。由此，还能够与现有的相比缩小显示装置的边框区域的 宽度。即，能够减小边框的尺寸。其结果，不会增加TFT的电容元件所使用的面板上的占有 面积。由此，发挥这样的效果能够实现能够抑制连接到TFT主体部的电容的占有面积 的 TFT。为了解决上述课题，本发明的TFT的特征在于上述第1电容电极由源极金属形 成，上述第2电容电极由栅极金属形成，上述第3电容电极由透明电极或者反射电极形成。根据上述发明，发挥这样的效果能够由TFT本来所具备的金属材料容易地构成 TFT所具备的上述电容。为了解决上述问题，本发明的TFT的特征在于上述第1绝缘膜是栅极绝缘膜，上 述第2绝缘膜是钝化膜。
4
根据上述发明，发挥这样的效果能够由TFT本来所具备的绝缘材料容易地构成 TFT所具备的上述电容。为了解决上述问题，本发明的TFT的特征在于上述第3电容电极通过在层叠上述 第1绝缘膜和上述第2绝缘膜的部位形成的接触孔与上述栅极电极接触，由此连接到上述 栅极电极。根据上述发明，发挥这样的效果将第3电容电极利用其与第1电容电极之间所具 备的第1绝缘膜和第2绝缘膜容易地连接到栅极电极。为了解决上述问题，本发明的TFT的特征在于其是使用非晶硅制造而成的。根据上述发明，采用了非晶硅的TFT普遍的沟道宽度较大而TFT主体占有面积变 大，因此发挥这样的效果通过使由该材料制造而成的TFT的电容的占有面积变小，能够不 大幅度地增加TFT整体的占有面积。为了解决上述问题，本发明的TFT的特征在于其是使用微晶硅制造而成的。根据上述发明，发挥这样的效果采用了微晶硅的TFT与非晶硅TFT相比具有高迁 移率，因此，与非晶硅TFT相比能够使晶体管的尺寸小型化。另外，发挥这样的效果若TFT 采用微晶硅，则能够小空间化，因此对边框变窄是有利的。另外，发挥这样的效果能够抑制 由于施加直流偏压而导致的阈值电压的变动。为了解决上述问题，本发明的移位寄存器的特征在于具备上述TFT作为构成各 级的晶体管中的至少1个。根据上述发明，发挥这样的效果能够在抑制了占有面积的状态下制造移位寄存
o为了解决上述问题，本发明的扫描信号线驱动电路的特征在于具备上述移位寄 存器，利用上述移位寄存器生成显示装置的扫描信号。根据上述发明，发挥这样的效果能够在抑制了占有面积的状态下制造扫描信号 线驱动电路。为了解决上述问题，本发明的扫描信号线驱动电路的特征在于上述TFT是上述 扫描信号的输出晶体管。另外，上述扫描信号线驱动电路也可以从上述第1电容电极引出 通过接触孔连接到扫描信号线的引出配线。根据上述发明，发挥这样的效果通过将上述TFT用于扫描信号的输出晶体管，能 够在抑制了占有面积的状态下制造要求较大驱动能力的TFT。为了解决上述问题，本发明的显示装置的特征在于具备上述扫描信号线驱动电路。根据上述发明，发挥这样的效果能够在抑制了边框区域的占有面积的状态下制
造显示装置。为了解决上述问题，本发明的显示装置的特征在于上述扫描信号线驱动电路在 显示面板上与显示区域形成单片。根据上述发明，发挥这样的效果能够弥补除了需要大电容之外TFT的沟道宽度 也不得不变大的不利因素，在抑制了扫描信号驱动电路的占有面积的状态下制造扫描信号 线驱动电路在显示面板上与显示区域形成单片的显示装置。为了解决上述问题，本发明的显示装置的特征在于具备形成有上述TFT的显示面板。根据上述发明，发挥这样的效果能够实现抑制了 TFT的占有面积的状态的显示
直o本发明其它的目的、特征以及优点通过如下所示的记载而变得十分清楚。另外本 发明的优点由参考附图的以下说明而变得明了。
图1是表示本发明的实施方式的图，是表示TFT的结构的平面图。图2表示图1的TFT的截面图，(a)是A-A，线截面图，(b)是B_B’线截面图。图3是表示本发明的实施方式的图，是表示显示装置的结构的框图。图4是表示图3的显示装置所具备的移位寄存器的结构的电路框图。图5是表示说明图4的移位寄存器所具备的移位寄存器级的图，(a)是表示移位 寄存器级的结构的电路图，(b)是表示(a)的电路的动作的时序图。图6是表示图4的移位寄存器的动作的时序图。图7是表示现有技术的图，是表示移位寄存器级的结构的电路图。图8是表示现有技术的图，是表示TFT的结构的平面图。图9是图8的X-X’线截面图。附图标记说明1 液晶显示装置(显示装置)；61 :TFT ；61b 电容；62 源极电极；64 栅极电极； 62a:第1电容电极；64a:第2电容电极；80a:第3电容电极；66 栅极绝缘膜(第1绝缘 膜)；69 钝化膜(第2绝缘膜)；Tr4 晶体管(TFT) ；CAP 自举电容(电容)。
具体实施例方式根据图1至图6说明本发明的一个实施方式，内容如下。图3表示作为本实施方式的显示装置的液晶显示装置1的结构。液晶显示装置1具备显示面板2、柔性印刷基板3以及控制基板4。显示面板2是在玻璃基板上利用非晶硅、多晶硅、CG硅、微晶硅等来制造出显示区 域2a、多个栅极总线GL…、多个源极总线SL…、以及栅极驱动器5a、5b的有源矩阵型显示面 板。显示区域2a是多个像素PIX…矩阵状地配置的区域。像素PIX具备作为像素的选择元 件的TFT21、液晶电容CL以及辅助电容Cs。TFT21的栅极连接到栅极总线GL，TFT21的源 极连接到源极总线SL。液晶电容CL和辅助电容Cs连接到TFT21的漏极。多个栅极总线GL…包括栅极总线GLl、GL2、GL3"'GLn，其中，包括隔1个而配置的 栅极总线GL1、GL3、GL5…的第1组栅极总线GL…连接到栅极驱动器5a的输出，包括隔1个 而配置的剩下的栅极总线GL2、GL4、GL6…的第2组栅极总线GL…连接到栅极驱动器5b的 输出。多个源极总线SL…包括源极总线SL1、SL2、SL3*"SLm，分别连接到后述的源极驱动 器6的输出。另外，虽未图示，但是形成有对像素PIX…的各辅助电容Cs施加辅助电容电压 的辅助电容配线。栅极驱动器5a设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的 一方侧相邻的区域，按照顺序分别对第1组栅极总线GL1、GL3、GL5…供给栅极脉冲。栅极驱动器5b设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的另一方侧相邻 的区域，按照顺序分别对第2组栅极总线GL2、GL4、GL6…供给栅极脉冲。这些栅极驱动器 5a、5b在显示面板2上与显示区域2a制作成单片，被称为栅极单片、无栅极驱动器、面板内 置栅极驱动器以及面板内栅极等的栅极驱动器可以全部包含在栅极驱动器5a、5b中。柔性印刷基板3具备源极驱动器6。源极驱动器6分别为源极总线SL…供给数据 信号。控制基板4连接到柔性印刷基板3，为栅极驱动器5a、5b以及源极驱动器6供给必要 的信号、电源。从控制基板4输出的供给栅极驱动器5a、5b的信号和电源通过柔性印刷基 板3从显示面板2上供给栅极驱动器5a、5b。图4表示栅极驱动器5a、5b的结构。栅极驱动器5a具备级联连接有多个移位寄存器级SR(SR1、SR3、SR5、…)的第1 移位寄存器51a。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子 Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟信号CK1、 时钟信号CK2、栅极起始脉冲GSP1以及低电源VSS(为方便起见，用与低电源输入端子VSS 相同的附图标记来替代)。低电源VSS也可以是负电位、GND电位或者正电位，为了将TFT 置为可靠的截止状态，在此采用负电位。在第1移位寄存器51a内，来自位于第j(j = 1、2、3、…、i = 1、3、5、 、」= (i+1) /2)个的移位寄存器级S Ri的输出端子GOUT的输出成为输出到第i个栅极总线GLi 的栅极输出Gi。位于扫描方向的一端侧的初级移位寄存器级SR1的置位输入端子Qn-1被输入栅 极起始脉冲GSP1，而在j中为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器 级SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅 极输出Gi+2。从初级的移位寄存器级SR1开始在j为每隔1级的移位寄存器级SR中，对时钟输 入端子CKA输入时钟信号CK1，并且对时钟输入端子CKB输入时钟信号CK2。从在j为第2 级的移位寄存器级SR3开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟 信号CK2，并且对时钟输入端子CKB输入时钟信号CK1。这样，在第1移位寄存器51a内，第 1级和第2级交替排列。时钟信号CK1、CK2具有图5的(b)所示的波形(CK1和CK2分别参照CKA和CKB)。 时钟信号CK1、CK2具有如下时序各自的时钟脉冲不重叠，并且时钟信号CK1的时钟脉冲在 时钟信号CK2的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK2的时钟脉冲在时 钟信号CK1的时钟脉冲之后隔一个时钟脉冲的量而出现。栅极驱动器5b具备级联连接了多个移位寄存器级SR(SR2、SR4、SR6、…)的第2 移位寄存器51b。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子 Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟信号CK3、 时钟信号CK4、栅极起始脉冲GSP2以及上述低电源VSS。在第2移位寄存器51b内，来自位于第k(k = 1、2、3、…、i = 2、4、6、…、k = i/2)个的移位寄存器级SRi的输出端子GOUT的输出成为输出到第i个栅极总线GLi的栅 极输出Gi。位于扫描方向的一端侧的初级移位寄存器级SR2的置位输入端子Qn-1被输入栅极起始脉冲GSP2，在k中为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器级 SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅极 输出Gi+2。在从初级的移位寄存器级SR2开始k为每隔1级的移位寄存器级SR中，对时钟输 入端子CKA输入时钟信号CK3，并且对时钟输入端子CKB输入时钟信号CK4。在k为第2级 的移位寄存器级SR4开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信 号CK4，并且对时钟输入端子CKB输入时钟信号CK3。这样，在第2移位寄存器51b内，第3 级和第4级交替排列。时钟信号CK3、CK4具有图5的(b)所示的波形(CK3和CK4分别参照CKA和CKB)。 时钟信号CK3、CK4具有如下时序各自的时钟脉冲不重叠，并且时钟信号CK3的时钟脉冲在 时钟信号CK4的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK4的时钟脉冲在时 钟信号CK3的时钟脉冲之后隔一个时钟脉冲的量而出现。另外，如图6所示，时钟信号CK1、CK2和时钟信号CK3、CK4的时序相互错开，时钟 信号CK1、CK2、CK3、CK4具有如下时序时钟信号CK1的时钟脉冲在时钟信号CK4的时钟脉 冲之后出现，时钟信号CK3的时钟脉冲在时钟信号CK1的时钟脉冲之后出现，时钟信号CK2 的时钟脉冲在时钟信号CK3的时钟脉冲之后出现，时钟信号CK4的时钟脉冲在时钟信号CK2 的时钟脉冲之后出现。如图6所示，栅极起始脉冲GSP1、GSP2是使栅极起始脉冲GSP1先行的、彼此相邻 的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2 的脉冲与时钟信号CK4的时钟脉冲同步。接着在图5的(a)中表示移位寄存器51a、51b的各移位寄存器级SRi的结构。移位寄存器级SRi具备晶体管Trl、Tr2、Tr3、Tr4。特别地，晶体管Tr4具备自举 电容CAP。上述晶体管均为n沟道型的TFT。在晶体管Tr 1中，栅极和漏极连接到置位输入端子Qn-1，源极连接到晶体管Tr4的 栅极。在晶体管Tr4中，漏极连接到时钟输入端子CKA，源极连接到输出端子GOUT。S卩，晶 体管Tr4作为传导栅极，进行输入到时钟输入端子CKA的时钟信号的导通和截止。电容CAP 连接到晶体管Tr4的栅极与源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。在晶体管Tr2中，栅极连接到时钟输入端子CKB，漏极连接到输出端子G0UT，源极 连接到低电源输入端子VSS。在晶体管Tr3中，栅极连接到复位输入端子Qn+1，漏极连接到 节点netA，源极连接到低电源输入端子VSS。接着，使用图5的(b)说明图5的(a)的结构的移位寄存器级SRi的动作。当对置位输入端子Qn-1输入移位脉冲时，晶体管Trl变成导通状态，对电容CPA 进行充电。该移位脉冲对于移位寄存器级SRI、SR2分别是栅极起始脉冲GSP1、GSP2，对于 除此之外的移位寄存器级SRi是前级的栅极输出Gj-1、Gk-1。由于电容CAP被充电，节点 netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶 体管Tr4的源极，但是接着，在对时钟输入端子CKA输入了时钟脉冲的瞬间，由于电容CAP 的自举效应，节点netA的电位急剧上升，输入了的时钟脉冲被传导到移位寄存器级SRi的 输出端子GOUT而输出，成为栅极脉冲。当栅极脉冲向置位输入端子Qn-1的输入结束时，晶体管Tr4变成截止状态。并且，
8为了解除由于节点netA和移位寄存器级SRi的输出端子GOUT的悬浮而导致的电荷保持， 通过输入到复位输入端子Qn+1的复位脉冲，将晶体管Tr3置为导通状态，将节点netA和输 出端子GOUT置为低电源VSS的电位。其后，到再次对置位输入端子Qn-1输入移位脉冲为止，利用输入时钟输入端子 CKB的时钟脉冲，将晶体管Tr2周期地变成导通状态，由此将节点netA和移位寄存器级SRi 的输出端子GOUT刷新成低电源电位，即将栅极总线GLi调成低电位。这样，如图6所示，对栅极总线G1、G2、G3…按顺序输出栅极脉冲。下面，说明应用于图5的(a)的晶体管Tr4的元件构造。图1表示可以应用于晶体管Tr4的TFT61的结构在显示面板2中的平面图。TFT61具备TFT主体部61a和电容61b。电容61b是能够发挥自举电容的功能的 电容，可以应用于上述电容CAP。TFT主体部61a的结构如下在栅极电极64的面板厚度方向上方，梳齿状的源极 电极62和漏极电极63按照相互咬合的方式在面板面内对置配置，来确保大的沟道宽度。但 这仅是一个例子，源极电极62、漏极电极63以及栅极电极64的形状和配置可以是任意的。电容61b是使第1电容电极62a与第2电容电极64a具有隔着栅极绝缘膜(第1 绝缘膜，参照图2)66在面板厚度方向上对置的区域，并且是使第1电容电极62a和第3电 容电极80a具有相对于第1电容电极62a在与第2电容电极64a侧相反的一侧隔着钝化膜 (第2绝缘膜，参照图2)69在面板厚度方向上对置的区域而形成的。第1电容电极62a是 利用来自TFT主体部61a的源极电极62的引出配线62b向面板面内方向引出而形成的。第 2电容电极64a是利用来自TFT主体部61a的栅极电极64的引出配线64b向面板面内方 向引出而形成的。第3电容电极80a是利用透明电极(参照图2)TM或者反射电极而形成 的。从第3电容电极80a向面板面内方向引出引出配线80b，引出配线80b通过接触孔85a 连接到从栅极电极64向面板面内方向引出的引出配线64c。并且，第1电容电极62a通过向面板面内方向的引出配线62c连接到移位寄存器 级SR的输出OUT，输出OUT通过接触孔65连接到面板厚度方向下方的栅极总线GL。另外，在图1中，电容61b的尺寸是例如栅极扫描方向的一条边H为50 iim，与边H 正交的方向的另一边W为134iim 200iim。图2的(a)表示图1的A-A’线截面图，另外，图2的(b)表示图1的B_B’线截面图。如该截面图所示，图1的结构是使用在玻璃基板60上按照顺序层叠栅极金属GM、 栅极绝缘膜66、Si的i层67、Si的n+层68、源极金属SM、钝化膜69以及透明电极TM或 者反射电极的结构而形成的。栅极电极64、第2电容电极64a以及栅极总线GL均是由在 工艺中同时成膜的栅极金属GM形成的。作为栅极金属GM，可以采用由例如Ta(或者TaN)、 Ti (或者TiN)、A1 (或者以A1为主要成分的合金)、Mo (或者MoN)以及Cr各自的单层或者 它们中的几个组合而成的层叠构造。源极电极62、漏极电极63、第1电容电极62a以及引 出配线62c均是由在工艺中同时成膜的源极金属SM形成的。作为源极金属SM，可以采用 例如与栅极金属GM相同的材料，可以采用由例如Ta (或者TaN)、Ti (或者TiN)、A1 (或者 以A1为主要成分的合金)、Mo (或者MoN)以及Cr各自的单层或者它们中的几个组合而成 的层叠构造。另外，第3电容电极80a是利用在工艺中与像素电极用的材料同时成膜的透
9明电极TM或者反射电极形成的。作为透明电极TM可以采用例如IT0(Indium Tin Oxide 铟锡氧化物)、IZO(Indium Zinc Oxide 铟锌氧化物)等。作为反射电极，可以采用A1或 者以A1为主要成分的合金、Mo、Ag各自的单层或者它们中的几个组合而成的层叠构造。作为栅极绝缘膜66，可以采用例如SiN、Si02等。作为钝化膜69，可以采用例如 SiN、Si02、有机树脂膜等。i层67是在TFT主体部61a中成为沟道形成区域的层。n+层68是作为在i层67 与源极电极62和漏极电极63之间的源极、漏极的接触层而设置的层。此外，图1的引出配线64b是由上述栅极金属GM形成的，引出配线62b是由上述 源极金属SM形成的。电容61b是并联连接形成在第1电容电极62a与第2电容电极64a之间的电容 和形成在第1电容电极62a与第3电容电极80a之间的电容的结构。因此，电容61b在栅 极绝缘膜66与钝化膜69的厚度相等时，与不并联连接的结构的现有情况相比，能够将由 上述HXW决定的面板上的占有面积减小到二分之一的程度。另外，若钝化膜69的膜厚是 栅极绝缘膜66的二分之一，则电容61b的占有面积与不并联连接的结构的现有情况相比， 能够减小到三分之一的程度。由此，能够将显示装置的边框区域的宽度与现有的相比缩小 200 y m 256 u m,即能够减小边框的尺寸。其结果，能够不增加TFT61的电容元件所使用 的面板上的占有面积。上面说明了本实施方式。在上述例子中，举出透明电极TM或者反射电极夹着源极 金属SM位于比栅极金属GM靠近面板厚度方向上方的结构，但是不限于此，在之间夹着源极 金属SM即可，栅极金属GM与透明电极TM或者反射电极的上下关系也可以反过来。另外，除了栅极驱动器与显示区域2a的两侧相邻地设置以外，也可以是与显示区 域2a的单侧相邻地设置等，其配置方法是任意的。另外，TFT可以用于显示装置的任意部位，也可以用于显示装置以外的场所。另外，本发明除了液晶显示装置以外，还能够普遍地用于EL显示装置等其它显示装置。本发明不限于上述实施方式，在权利要求所示出的范围之内能够做出各种变更。 即，组合在权利要求所示出的范围内进行了适当变更的技术手段而得到的实施方式也包含 在本发明的技术范围之内。工业上的可利用性本发明能够适用于具备TFT的显示装置。
权利要求
一种TFT，其特征在于具备电容，上述电容是使连接到源极电极的第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和连接到上述栅极电极的第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的。
2.根据权利要求1所述的TFT，其特征在于 上述第1电容电极由源极金属形成， 上述第2电容电极由栅极金属形成，上述第3电容电极由透明电极或者反射电极形成。
3.根据权利要求1或者2所述的TFT，其特征在于 上述第1绝缘膜是栅极绝缘膜，上述第2绝缘膜是钝化膜。
4.根据权利要求1 3中的任一项所述的TFT，其特征在于上述第3电容电极通过在层叠上述第1绝缘膜和上述第2绝缘膜的部位形成的接触孔 与上述栅极电极接触，由此连接到上述栅极电极。
5.根据权利要求1 4中的任一项所述的TFT，其特征在于 其是使用非晶硅制造而成的。
6.根据权利要求1 4中的任一项所述的TFT，其特征在于 其是使用微晶硅制造而成的。
7.—种移位寄存器，其特征在于具备权利要求1 6中的任一项所述的TFT作为构成各级的晶体管的至少一个。
8.一种扫描信号线驱动电路，其特征在于具备权利要求7所述的移位寄存器，使用上述移位寄存器生成显示装置的扫描信号。
9.根据权利要求8所述的扫描信号线驱动电路，其特征在于 上述TFT是上述扫描信号的输出晶体管。
10.根据权利要求9所述的扫描信号线驱动电路，其特征在于从上述第1电容电极引出通过接触孔连接到扫描信号线的引出配线。
11.一种显示装置，其特征在于具备权利要求8 10中任一项所述的扫描信号线驱动电路。
12.根据权利要求11所述的显示装置，其特征在于 上述扫描信号线驱动电路在显示面板上与显示区域形成单片。
13.—种显示装置，其特征在于具备形成有权利要求1 6中的任一项所述的TFT的显示面板。
全文摘要
具备电容(61b)，其是使连接到源极电极(62)的第1电容电极(62a)和连接到栅极电极(64)的第2电容电极(64a)具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极(62a)和连接到上述栅极电极(64)的第3电容电极(80a)具有相对于上述第1电容电极(62a)在与上述第2电容电极(64a)侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的。由此，实现能够抑制连接到TFT主体部的电容的占有面积的TFT。
文档编号G09F9/30GK101978504SQ20098010955
公开日2011年2月16日 申请日期2009年1月30日 优先权日2008年6月12日
发明者今井元, 北川英树, 山崎周郎, 片冈义晴, 田中信也, 菊池哲郎 申请人:夏普株式会社
技术领域：
本发明涉及具备附加在栅极、源极之间的电容的TFT。
背景技术：
近几年，在液晶面板上以非晶硅形成栅极驱动器来实现成本削减的栅极单片化正 在发展。栅极单片也称为无栅极驱动器、面板内置栅极驱动器以及面板内栅极等。例如在 专利文献1中，公开了利用栅极单片来构成移位寄存器的例子。图7表示专利文献1所记载的移位寄存器的各级的电路结构。说明该电路的主要结构和动作，在同一附图中表示级联连接的各级中的第n级的 结构，对输入端子12输入前级的栅极输出。该输入通过晶体管18的漏极将输出晶体管16 置为导通状态。在输出晶体管16的栅极、源极之间连接有自举电容30。当输出晶体管16 为导通状态时从漏极侧输入时钟信号C1的高电平，此时由于隔着自举电容30的栅极、源极 之间的电容耦合，输出晶体管16的栅极电位急剧上升到电源电压以上。由此，输出晶体管 16的源极、漏极之间的电阻变得非常小，时钟信号C1的高电平被输出到栅极总线118，并且 其栅极输出被供给后级输入。图8表示在显示面板中制成这种自举电容时的元件平面图。图8所示的自举电容101b作为TFT101的一部分连接到TFT主体部101a。在显 示面板是由非晶硅等迁移率小的材料制成的情况下，一般的是通过使在显示面板上制作成 单片的TFT101的沟道宽度变得非常地大来降低TFT主体部101a的源极、漏极之间的电阻。 因此，图11的TFT主体部101a是使梳齿状的源极电极102和漏极电极103彼此咬合地对 置配置，来确保大的沟道宽度。在该源极电极102和漏极电极103进行咬合的区域下方设 有栅极电极104。自举电容101b是通过从TFT主体部101a的源极电极102引出的第1电 容电极102a和从TFT主体部101a的栅极电极104引出的第2电容电极104a隔着栅极绝 缘膜对置而形成的。并且，第1电容电极102a连接到移位寄存器级的输出OUT，输出OUT通过接触孔 105连接到栅极总线GL。图9表示图8的X-X’线截面图。如该截面图所示，图8的结构是采用在玻璃基板100上按照顺序层叠栅极金属GM、 栅极绝缘膜106、Si的i层107、Si的n+层108、源极金属SM以及钝化膜109的结构而形 成的。栅极电极104、第2电容电极104a以及栅极总线GL均是由在工艺中同时成膜的栅极 金属GM形成的。源极电极102、漏极电极103以及第1电容电极102a均是由在工艺中同时 成膜的源极金属SM形成的。i层107是在TFT主体部101a中成为沟道形成区域的层。n+ 层108是在i层107与源极电极102和漏极电极103之间作为源极、漏极的接触层而设置 的层。具备如上所说明的自举电容的晶体管在专利文献2等中也有记载。专利文献1 日本特许第3863215号公报(2006年10月6日授权)2 日本国公开特许公报“特开平8-87897号公报(
公开日1996年4月 2 曰)，，
发明内容
如上所述，在具备现有的自举电容的TFT中，TFT主体部为了确保大的沟道宽度而 需要采用大的尺寸。因此，如果成品率不高地制造TFT，则得到优质面板的比例有可能会大 幅度地降低。但是，如果具备自举电容的TFT的输出所连接的负载变大，则为了得到充分的 自举效应，自举电容需要具有大的电容值，因此自举电容相应地会在面板上占有较大的面 积。该电容值的大小也依赖于显示面板的电路结构、规格，例如在7时的面板中电容 值的大小在3pF以上，如果屏幕尺寸变大则该电容值就变得更大。因此，图8所示的自举电 容101b的大小是非常大的值。例如，对于在7时WVGA中进行RGB三种颜色的栅极扫描的 栅极单片显示装置所具备的TFT，在自举电容101b的电容值为3pF的情况下，如果将栅极驱 动器配置成与显示区域仅单侧相邻并将栅极扫描方向的点距设为63 u m,另外将栅极绝缘 膜(SiNx)的相对介电常数设为6.9，将膜厚设为4100 ±矣，则自举电容101b的栅极扫描方向 的一条边H为50 y m，另一条边W为400 y m。其结果，显示装置的边框尺寸变得非常大。这样，具备现有的自举电容的TFT存在自举电容的占有面积非常大的问题。本发明是鉴于上述现有的问题点而完成的，其目的在于实现能够抑制连接到TFT 主体部的电容的占有面积的TFT和具备上述TFT的移位寄存器、扫描信号线驱动电路以及 显示装置。为了解决上述问题，本发明的TFT的特征在于具备电容，上述电容是使连接到源 极电极的第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着第1 绝缘膜而对置的区域，并且是使上述第1电容电极和连接到上述栅极电极的第3电容电极 具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着 第2绝缘膜而对置的区域而形成的。根据上述发明，TFT所具备的电容是并联连接形成在第1电容电极与第2电容电 极之间的电容和形成在第1电容电极与第3电容电极之间的电容的结构。因此，TFT所具 备的上述电容与对应于第1绝缘膜和第2绝缘膜各自的厚度不并联连接的结构的现有情况 相比，能够减小面板上的占有面积。由此，还能够与现有的相比缩小显示装置的边框区域的 宽度。即，能够减小边框的尺寸。其结果，不会增加TFT的电容元件所使用的面板上的占有 面积。由此，发挥这样的效果能够实现能够抑制连接到TFT主体部的电容的占有面积 的 TFT。为了解决上述课题，本发明的TFT的特征在于上述第1电容电极由源极金属形 成，上述第2电容电极由栅极金属形成，上述第3电容电极由透明电极或者反射电极形成。根据上述发明，发挥这样的效果能够由TFT本来所具备的金属材料容易地构成 TFT所具备的上述电容。为了解决上述问题，本发明的TFT的特征在于上述第1绝缘膜是栅极绝缘膜，上 述第2绝缘膜是钝化膜。
4
根据上述发明，发挥这样的效果能够由TFT本来所具备的绝缘材料容易地构成 TFT所具备的上述电容。为了解决上述问题，本发明的TFT的特征在于上述第3电容电极通过在层叠上述 第1绝缘膜和上述第2绝缘膜的部位形成的接触孔与上述栅极电极接触，由此连接到上述 栅极电极。根据上述发明，发挥这样的效果将第3电容电极利用其与第1电容电极之间所具 备的第1绝缘膜和第2绝缘膜容易地连接到栅极电极。为了解决上述问题，本发明的TFT的特征在于其是使用非晶硅制造而成的。根据上述发明，采用了非晶硅的TFT普遍的沟道宽度较大而TFT主体占有面积变 大，因此发挥这样的效果通过使由该材料制造而成的TFT的电容的占有面积变小，能够不 大幅度地增加TFT整体的占有面积。为了解决上述问题，本发明的TFT的特征在于其是使用微晶硅制造而成的。根据上述发明，发挥这样的效果采用了微晶硅的TFT与非晶硅TFT相比具有高迁 移率，因此，与非晶硅TFT相比能够使晶体管的尺寸小型化。另外，发挥这样的效果若TFT 采用微晶硅，则能够小空间化，因此对边框变窄是有利的。另外，发挥这样的效果能够抑制 由于施加直流偏压而导致的阈值电压的变动。为了解决上述问题，本发明的移位寄存器的特征在于具备上述TFT作为构成各 级的晶体管中的至少1个。根据上述发明，发挥这样的效果能够在抑制了占有面积的状态下制造移位寄存
o为了解决上述问题，本发明的扫描信号线驱动电路的特征在于具备上述移位寄 存器，利用上述移位寄存器生成显示装置的扫描信号。根据上述发明，发挥这样的效果能够在抑制了占有面积的状态下制造扫描信号 线驱动电路。为了解决上述问题，本发明的扫描信号线驱动电路的特征在于上述TFT是上述 扫描信号的输出晶体管。另外，上述扫描信号线驱动电路也可以从上述第1电容电极引出 通过接触孔连接到扫描信号线的引出配线。根据上述发明，发挥这样的效果通过将上述TFT用于扫描信号的输出晶体管，能 够在抑制了占有面积的状态下制造要求较大驱动能力的TFT。为了解决上述问题，本发明的显示装置的特征在于具备上述扫描信号线驱动电路。根据上述发明，发挥这样的效果能够在抑制了边框区域的占有面积的状态下制
造显示装置。为了解决上述问题，本发明的显示装置的特征在于上述扫描信号线驱动电路在 显示面板上与显示区域形成单片。根据上述发明，发挥这样的效果能够弥补除了需要大电容之外TFT的沟道宽度 也不得不变大的不利因素，在抑制了扫描信号驱动电路的占有面积的状态下制造扫描信号 线驱动电路在显示面板上与显示区域形成单片的显示装置。为了解决上述问题，本发明的显示装置的特征在于具备形成有上述TFT的显示面板。根据上述发明，发挥这样的效果能够实现抑制了 TFT的占有面积的状态的显示
直o本发明其它的目的、特征以及优点通过如下所示的记载而变得十分清楚。另外本 发明的优点由参考附图的以下说明而变得明了。
图1是表示本发明的实施方式的图，是表示TFT的结构的平面图。图2表示图1的TFT的截面图，(a)是A-A，线截面图，(b)是B_B’线截面图。图3是表示本发明的实施方式的图，是表示显示装置的结构的框图。图4是表示图3的显示装置所具备的移位寄存器的结构的电路框图。图5是表示说明图4的移位寄存器所具备的移位寄存器级的图，(a)是表示移位 寄存器级的结构的电路图，(b)是表示(a)的电路的动作的时序图。图6是表示图4的移位寄存器的动作的时序图。图7是表示现有技术的图，是表示移位寄存器级的结构的电路图。图8是表示现有技术的图，是表示TFT的结构的平面图。图9是图8的X-X’线截面图。附图标记说明1 液晶显示装置(显示装置)；61 :TFT ；61b 电容；62 源极电极；64 栅极电极； 62a:第1电容电极；64a:第2电容电极；80a:第3电容电极；66 栅极绝缘膜(第1绝缘 膜)；69 钝化膜(第2绝缘膜)；Tr4 晶体管(TFT) ；CAP 自举电容(电容)。
具体实施例方式根据图1至图6说明本发明的一个实施方式，内容如下。图3表示作为本实施方式的显示装置的液晶显示装置1的结构。液晶显示装置1具备显示面板2、柔性印刷基板3以及控制基板4。显示面板2是在玻璃基板上利用非晶硅、多晶硅、CG硅、微晶硅等来制造出显示区 域2a、多个栅极总线GL…、多个源极总线SL…、以及栅极驱动器5a、5b的有源矩阵型显示面 板。显示区域2a是多个像素PIX…矩阵状地配置的区域。像素PIX具备作为像素的选择元 件的TFT21、液晶电容CL以及辅助电容Cs。TFT21的栅极连接到栅极总线GL，TFT21的源 极连接到源极总线SL。液晶电容CL和辅助电容Cs连接到TFT21的漏极。多个栅极总线GL…包括栅极总线GLl、GL2、GL3"'GLn，其中，包括隔1个而配置的 栅极总线GL1、GL3、GL5…的第1组栅极总线GL…连接到栅极驱动器5a的输出，包括隔1个 而配置的剩下的栅极总线GL2、GL4、GL6…的第2组栅极总线GL…连接到栅极驱动器5b的 输出。多个源极总线SL…包括源极总线SL1、SL2、SL3*"SLm，分别连接到后述的源极驱动 器6的输出。另外，虽未图示，但是形成有对像素PIX…的各辅助电容Cs施加辅助电容电压 的辅助电容配线。栅极驱动器5a设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的 一方侧相邻的区域，按照顺序分别对第1组栅极总线GL1、GL3、GL5…供给栅极脉冲。栅极驱动器5b设置在显示面板2上与显示区域2a在栅极总线GL…的延伸方向的另一方侧相邻 的区域，按照顺序分别对第2组栅极总线GL2、GL4、GL6…供给栅极脉冲。这些栅极驱动器 5a、5b在显示面板2上与显示区域2a制作成单片，被称为栅极单片、无栅极驱动器、面板内 置栅极驱动器以及面板内栅极等的栅极驱动器可以全部包含在栅极驱动器5a、5b中。柔性印刷基板3具备源极驱动器6。源极驱动器6分别为源极总线SL…供给数据 信号。控制基板4连接到柔性印刷基板3，为栅极驱动器5a、5b以及源极驱动器6供给必要 的信号、电源。从控制基板4输出的供给栅极驱动器5a、5b的信号和电源通过柔性印刷基 板3从显示面板2上供给栅极驱动器5a、5b。图4表示栅极驱动器5a、5b的结构。栅极驱动器5a具备级联连接有多个移位寄存器级SR(SR1、SR3、SR5、…)的第1 移位寄存器51a。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子 Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟信号CK1、 时钟信号CK2、栅极起始脉冲GSP1以及低电源VSS(为方便起见，用与低电源输入端子VSS 相同的附图标记来替代)。低电源VSS也可以是负电位、GND电位或者正电位，为了将TFT 置为可靠的截止状态，在此采用负电位。在第1移位寄存器51a内，来自位于第j(j = 1、2、3、…、i = 1、3、5、 、」= (i+1) /2)个的移位寄存器级S Ri的输出端子GOUT的输出成为输出到第i个栅极总线GLi 的栅极输出Gi。位于扫描方向的一端侧的初级移位寄存器级SR1的置位输入端子Qn-1被输入栅 极起始脉冲GSP1，而在j中为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器 级SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅 极输出Gi+2。从初级的移位寄存器级SR1开始在j为每隔1级的移位寄存器级SR中，对时钟输 入端子CKA输入时钟信号CK1，并且对时钟输入端子CKB输入时钟信号CK2。从在j为第2 级的移位寄存器级SR3开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟 信号CK2，并且对时钟输入端子CKB输入时钟信号CK1。这样，在第1移位寄存器51a内，第 1级和第2级交替排列。时钟信号CK1、CK2具有图5的(b)所示的波形(CK1和CK2分别参照CKA和CKB)。 时钟信号CK1、CK2具有如下时序各自的时钟脉冲不重叠，并且时钟信号CK1的时钟脉冲在 时钟信号CK2的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK2的时钟脉冲在时 钟信号CK1的时钟脉冲之后隔一个时钟脉冲的量而出现。栅极驱动器5b具备级联连接了多个移位寄存器级SR(SR2、SR4、SR6、…)的第2 移位寄存器51b。各移位寄存器级SR具备置位输入端子Qn-1、输出端子GOUT、复位输入端子 Qn+1、时钟输入端子CKA、CKB以及低电源输入端子VSS。从控制基板4供给时钟信号CK3、 时钟信号CK4、栅极起始脉冲GSP2以及上述低电源VSS。在第2移位寄存器51b内，来自位于第k(k = 1、2、3、…、i = 2、4、6、…、k = i/2)个的移位寄存器级SRi的输出端子GOUT的输出成为输出到第i个栅极总线GLi的栅 极输出Gi。位于扫描方向的一端侧的初级移位寄存器级SR2的置位输入端子Qn-1被输入栅极起始脉冲GSP2，在k中为第2级以后的移位寄存器级SRi分别被输入前级移位寄存器级 SRi-2的栅极输出Gi-2。另外，复位输入端子Qn+1被输入后级移位寄存器级SRi+2的栅极 输出Gi+2。在从初级的移位寄存器级SR2开始k为每隔1级的移位寄存器级SR中，对时钟输 入端子CKA输入时钟信号CK3，并且对时钟输入端子CKB输入时钟信号CK4。在k为第2级 的移位寄存器级SR4开始每隔1级的移位寄存器级SR中，对时钟输入端子CKA输入时钟信 号CK4，并且对时钟输入端子CKB输入时钟信号CK3。这样，在第2移位寄存器51b内，第3 级和第4级交替排列。时钟信号CK3、CK4具有图5的(b)所示的波形(CK3和CK4分别参照CKA和CKB)。 时钟信号CK3、CK4具有如下时序各自的时钟脉冲不重叠，并且时钟信号CK3的时钟脉冲在 时钟信号CK4的时钟脉冲之后隔一个时钟脉冲的量而出现，时钟信号CK4的时钟脉冲在时 钟信号CK3的时钟脉冲之后隔一个时钟脉冲的量而出现。另外，如图6所示，时钟信号CK1、CK2和时钟信号CK3、CK4的时序相互错开，时钟 信号CK1、CK2、CK3、CK4具有如下时序时钟信号CK1的时钟脉冲在时钟信号CK4的时钟脉 冲之后出现，时钟信号CK3的时钟脉冲在时钟信号CK1的时钟脉冲之后出现，时钟信号CK2 的时钟脉冲在时钟信号CK3的时钟脉冲之后出现，时钟信号CK4的时钟脉冲在时钟信号CK2 的时钟脉冲之后出现。如图6所示，栅极起始脉冲GSP1、GSP2是使栅极起始脉冲GSP1先行的、彼此相邻 的脉冲。栅极起始脉冲GSP1的脉冲与时钟信号CK2的时钟脉冲同步，栅极起始脉冲GSP2 的脉冲与时钟信号CK4的时钟脉冲同步。接着在图5的(a)中表示移位寄存器51a、51b的各移位寄存器级SRi的结构。移位寄存器级SRi具备晶体管Trl、Tr2、Tr3、Tr4。特别地，晶体管Tr4具备自举 电容CAP。上述晶体管均为n沟道型的TFT。在晶体管Tr 1中，栅极和漏极连接到置位输入端子Qn-1，源极连接到晶体管Tr4的 栅极。在晶体管Tr4中，漏极连接到时钟输入端子CKA，源极连接到输出端子GOUT。S卩，晶 体管Tr4作为传导栅极，进行输入到时钟输入端子CKA的时钟信号的导通和截止。电容CAP 连接到晶体管Tr4的栅极与源极之间。将与晶体管Tr4的栅极相同电位的节点称为netA。在晶体管Tr2中，栅极连接到时钟输入端子CKB，漏极连接到输出端子G0UT，源极 连接到低电源输入端子VSS。在晶体管Tr3中，栅极连接到复位输入端子Qn+1，漏极连接到 节点netA，源极连接到低电源输入端子VSS。接着，使用图5的(b)说明图5的(a)的结构的移位寄存器级SRi的动作。当对置位输入端子Qn-1输入移位脉冲时，晶体管Trl变成导通状态，对电容CPA 进行充电。该移位脉冲对于移位寄存器级SRI、SR2分别是栅极起始脉冲GSP1、GSP2，对于 除此之外的移位寄存器级SRi是前级的栅极输出Gj-1、Gk-1。由于电容CAP被充电，节点 netA的电位上升，晶体管Tr4变成导通状态，从时钟输入端子CKA输入的时钟信号出现在晶 体管Tr4的源极，但是接着，在对时钟输入端子CKA输入了时钟脉冲的瞬间，由于电容CAP 的自举效应，节点netA的电位急剧上升，输入了的时钟脉冲被传导到移位寄存器级SRi的 输出端子GOUT而输出，成为栅极脉冲。当栅极脉冲向置位输入端子Qn-1的输入结束时，晶体管Tr4变成截止状态。并且，
8为了解除由于节点netA和移位寄存器级SRi的输出端子GOUT的悬浮而导致的电荷保持， 通过输入到复位输入端子Qn+1的复位脉冲，将晶体管Tr3置为导通状态，将节点netA和输 出端子GOUT置为低电源VSS的电位。其后，到再次对置位输入端子Qn-1输入移位脉冲为止，利用输入时钟输入端子 CKB的时钟脉冲，将晶体管Tr2周期地变成导通状态，由此将节点netA和移位寄存器级SRi 的输出端子GOUT刷新成低电源电位，即将栅极总线GLi调成低电位。这样，如图6所示，对栅极总线G1、G2、G3…按顺序输出栅极脉冲。下面，说明应用于图5的(a)的晶体管Tr4的元件构造。图1表示可以应用于晶体管Tr4的TFT61的结构在显示面板2中的平面图。TFT61具备TFT主体部61a和电容61b。电容61b是能够发挥自举电容的功能的 电容，可以应用于上述电容CAP。TFT主体部61a的结构如下在栅极电极64的面板厚度方向上方，梳齿状的源极 电极62和漏极电极63按照相互咬合的方式在面板面内对置配置，来确保大的沟道宽度。但 这仅是一个例子，源极电极62、漏极电极63以及栅极电极64的形状和配置可以是任意的。电容61b是使第1电容电极62a与第2电容电极64a具有隔着栅极绝缘膜(第1 绝缘膜，参照图2)66在面板厚度方向上对置的区域，并且是使第1电容电极62a和第3电 容电极80a具有相对于第1电容电极62a在与第2电容电极64a侧相反的一侧隔着钝化膜 (第2绝缘膜，参照图2)69在面板厚度方向上对置的区域而形成的。第1电容电极62a是 利用来自TFT主体部61a的源极电极62的引出配线62b向面板面内方向引出而形成的。第 2电容电极64a是利用来自TFT主体部61a的栅极电极64的引出配线64b向面板面内方 向引出而形成的。第3电容电极80a是利用透明电极(参照图2)TM或者反射电极而形成 的。从第3电容电极80a向面板面内方向引出引出配线80b，引出配线80b通过接触孔85a 连接到从栅极电极64向面板面内方向引出的引出配线64c。并且，第1电容电极62a通过向面板面内方向的引出配线62c连接到移位寄存器 级SR的输出OUT，输出OUT通过接触孔65连接到面板厚度方向下方的栅极总线GL。另外，在图1中，电容61b的尺寸是例如栅极扫描方向的一条边H为50 iim，与边H 正交的方向的另一边W为134iim 200iim。图2的(a)表示图1的A-A’线截面图，另外，图2的(b)表示图1的B_B’线截面图。如该截面图所示，图1的结构是使用在玻璃基板60上按照顺序层叠栅极金属GM、 栅极绝缘膜66、Si的i层67、Si的n+层68、源极金属SM、钝化膜69以及透明电极TM或 者反射电极的结构而形成的。栅极电极64、第2电容电极64a以及栅极总线GL均是由在 工艺中同时成膜的栅极金属GM形成的。作为栅极金属GM，可以采用由例如Ta(或者TaN)、 Ti (或者TiN)、A1 (或者以A1为主要成分的合金)、Mo (或者MoN)以及Cr各自的单层或者 它们中的几个组合而成的层叠构造。源极电极62、漏极电极63、第1电容电极62a以及引 出配线62c均是由在工艺中同时成膜的源极金属SM形成的。作为源极金属SM，可以采用 例如与栅极金属GM相同的材料，可以采用由例如Ta (或者TaN)、Ti (或者TiN)、A1 (或者 以A1为主要成分的合金)、Mo (或者MoN)以及Cr各自的单层或者它们中的几个组合而成 的层叠构造。另外，第3电容电极80a是利用在工艺中与像素电极用的材料同时成膜的透
9明电极TM或者反射电极形成的。作为透明电极TM可以采用例如IT0(Indium Tin Oxide 铟锡氧化物)、IZO(Indium Zinc Oxide 铟锌氧化物)等。作为反射电极，可以采用A1或 者以A1为主要成分的合金、Mo、Ag各自的单层或者它们中的几个组合而成的层叠构造。作为栅极绝缘膜66，可以采用例如SiN、Si02等。作为钝化膜69，可以采用例如 SiN、Si02、有机树脂膜等。i层67是在TFT主体部61a中成为沟道形成区域的层。n+层68是作为在i层67 与源极电极62和漏极电极63之间的源极、漏极的接触层而设置的层。此外，图1的引出配线64b是由上述栅极金属GM形成的，引出配线62b是由上述 源极金属SM形成的。电容61b是并联连接形成在第1电容电极62a与第2电容电极64a之间的电容 和形成在第1电容电极62a与第3电容电极80a之间的电容的结构。因此，电容61b在栅 极绝缘膜66与钝化膜69的厚度相等时，与不并联连接的结构的现有情况相比，能够将由 上述HXW决定的面板上的占有面积减小到二分之一的程度。另外，若钝化膜69的膜厚是 栅极绝缘膜66的二分之一，则电容61b的占有面积与不并联连接的结构的现有情况相比， 能够减小到三分之一的程度。由此，能够将显示装置的边框区域的宽度与现有的相比缩小 200 y m 256 u m,即能够减小边框的尺寸。其结果，能够不增加TFT61的电容元件所使用 的面板上的占有面积。上面说明了本实施方式。在上述例子中，举出透明电极TM或者反射电极夹着源极 金属SM位于比栅极金属GM靠近面板厚度方向上方的结构，但是不限于此，在之间夹着源极 金属SM即可，栅极金属GM与透明电极TM或者反射电极的上下关系也可以反过来。另外，除了栅极驱动器与显示区域2a的两侧相邻地设置以外，也可以是与显示区 域2a的单侧相邻地设置等，其配置方法是任意的。另外，TFT可以用于显示装置的任意部位，也可以用于显示装置以外的场所。另外，本发明除了液晶显示装置以外，还能够普遍地用于EL显示装置等其它显示装置。本发明不限于上述实施方式，在权利要求所示出的范围之内能够做出各种变更。 即，组合在权利要求所示出的范围内进行了适当变更的技术手段而得到的实施方式也包含 在本发明的技术范围之内。工业上的可利用性本发明能够适用于具备TFT的显示装置。
权利要求
一种TFT，其特征在于具备电容，上述电容是使连接到源极电极的第1电容电极和连接到栅极电极的第2电容电极具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极和连接到上述栅极电极的第3电容电极具有相对于上述第1电容电极在与上述第2电容电极侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的。
2.根据权利要求1所述的TFT，其特征在于 上述第1电容电极由源极金属形成， 上述第2电容电极由栅极金属形成，上述第3电容电极由透明电极或者反射电极形成。
3.根据权利要求1或者2所述的TFT，其特征在于 上述第1绝缘膜是栅极绝缘膜，上述第2绝缘膜是钝化膜。
4.根据权利要求1 3中的任一项所述的TFT，其特征在于上述第3电容电极通过在层叠上述第1绝缘膜和上述第2绝缘膜的部位形成的接触孔 与上述栅极电极接触，由此连接到上述栅极电极。
5.根据权利要求1 4中的任一项所述的TFT，其特征在于 其是使用非晶硅制造而成的。
6.根据权利要求1 4中的任一项所述的TFT，其特征在于 其是使用微晶硅制造而成的。
7.—种移位寄存器，其特征在于具备权利要求1 6中的任一项所述的TFT作为构成各级的晶体管的至少一个。
8.一种扫描信号线驱动电路，其特征在于具备权利要求7所述的移位寄存器，使用上述移位寄存器生成显示装置的扫描信号。
9.根据权利要求8所述的扫描信号线驱动电路，其特征在于 上述TFT是上述扫描信号的输出晶体管。
10.根据权利要求9所述的扫描信号线驱动电路，其特征在于从上述第1电容电极引出通过接触孔连接到扫描信号线的引出配线。
11.一种显示装置，其特征在于具备权利要求8 10中任一项所述的扫描信号线驱动电路。
12.根据权利要求11所述的显示装置，其特征在于 上述扫描信号线驱动电路在显示面板上与显示区域形成单片。
13.—种显示装置，其特征在于具备形成有权利要求1 6中的任一项所述的TFT的显示面板。
全文摘要
具备电容(61b)，其是使连接到源极电极(62)的第1电容电极(62a)和连接到栅极电极(64)的第2电容电极(64a)具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极(62a)和连接到上述栅极电极(64)的第3电容电极(80a)具有相对于上述第1电容电极(62a)在与上述第2电容电极(64a)侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的。由此，实现能够抑制连接到TFT主体部的电容的占有面积的TFT。
文档编号G09F9/30GK101978504SQ20098010955
公开日2011年2月16日 申请日期2009年1月30日 优先权日2008年6月12日
发明者今井元, 北川英树, 山崎周郎, 片冈义晴, 田中信也, 菊池哲郎 申请人:夏普株式会社
最新回复(0)