用于驱动发光显示器的方法和系统的制作方法
专利名称：用于驱动发光显示器的方法和系统的制作方法
技术领域：
本发明涉及显示器系统，更具体地涉及用于驱动发光显示器的方法和系统。
背景技术：
具有以矩阵方式排列的多个像素(或子像素)的显示设备已被广泛用于各种应用中。这样的显示设备包括具有像素的面板和用于控制面板的外围电路。典型地，像素由扫描线和数据线的交点来限定，并且外围电路包括用于扫描扫描线的栅极驱动器和用于向数据线提供图像数据的源极驱动器。源极驱动器可以包括用于控制每个像素的灰度级的伽马校正。为了显示一帧，源极驱动器和栅极驱动器分别向相应的数据线和相应的扫描线提供数据信号和扫描信号。结果，每个像素将显示预定的亮度和颜色。近年来，矩阵显示器已被广泛地用于小的电子设备(例如手持设备、蜂窝电话、个人数字助理(PDA)和照相机)中。但是，源极驱动器和栅极驱动器的传统方案和结构要求大量的元件(例如，电阻器、切换器和运算放大器)，结果外围电路的布局面积仍然较大且
曰虫印贝。因此需要提供一种可以在不降低驱动器性能的情况下减小驱动器管芯(die)面积从而降低成本的显示器驱动器。
发明内容
本发明的目的是提供一种消除或减轻现有系统的缺点中的至少一个的方法和系统。按照本公开的实施例，提供一种显示器系统，其包括驱动器，该驱动器用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器具有驱动器输出单元，用于向面板提供用于激活该多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。按照本公开的实施例，提供一种显示器系统，其包括驱动器，该驱动器用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器具有移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；以及解码器单元，包括至少一个与该锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在该锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。按照本公开的实施例，提供一种显示器系统，其包括驱动器，用于操作具有多个像素的面板，该驱动器具有多个多路复用器(multiplexer)，用于多个偏移伽马曲线部分 (section)，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压； 用于该多个多路复用器的多个解码器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压来提供驱动器输出。
通过以下参考附图的描述，本发明的这些和其它特征将变得更清楚，在附图中图IA示出了用于显示器系统的栅极驱动器和面板；图IB示出了图IA的栅极驱动器和面板的示例；图2示出了用于操作图1A-1B的显示器系统的时序图；图3A示出了用于显示器系统的栅极驱动器和面板的另一个示例；图;3B示出了图3A的栅极驱动器和面板的示例；图4示出了用于操作图3A-3B的显示器系统的时序图；图5示出了用于显示器系统的源极驱动器和面板的示例；图6示出了用于具有RGB像素结构的显示器系统的操作的示例；图7示出了用于显示器系统的源极驱动器和面板的另一个示例；图8示出了用于具有RGBW像素结构的显示器系统的源极驱动器和面板的另一个示例；图9示出了用于RGBW像素结构的子像素配置的示例；图10示出了用于显示器系统的源极驱动器、外部伽马和面板的另一个示例；图11示出了用于显示器系统的源极驱动器和面板的另一个示例；图12示出了用于显示器系统的源极驱动器和面板的另一个示例；图13示出了用于传统显示器系统的源极驱动器；图14示出了用于显示器系统的源极驱动器的另一个示例；图15示出了用于显示器系统的源极驱动器的另一个示例；图16A示出了伽马曲线的示例，图16B示出了分段的偏移伽马曲线的示例；图17示出了具有图IA或图3A的栅极驱动器的显示器系统的示例；图18示出了具有图5-12的源极驱动器的显示器系统的示例；和图19示出了具有图14-15的源极驱动器的显示器系统的示例。
具体实施例方式一个或多个当前优选实施例已被通过示例方式而描述。本领域技术人员将明白， 在不脱离如权利要求所限定的本发明的范围的情况下，可以做出许多变化和修改。利用具有与至少第一线和至少一个第二线(例如，扫描线和数据线)耦接的像素并且由驱动器操作的面板来描述本公开中的实施例。驱动器可以是具有多个管脚的驱动器 IC，例如源极驱动器IC、栅极驱动器IC。面板可以是例如但不限于，IXD或LED面板。面板可以是彩色面板或单色面板。在以下的描述中，术语“源极驱动器”和“数据驱动器”被可互换地使用，并且术语 “栅极驱动器”和“地址驱动器”被可互换地使用。在以下描述中，术语“行”、“扫描线”和 “地址线”可以可互换地使用。在以下描述中，术语“列”、“数据线”和“源极线”可以可互换地使用。在以下描述中，术语“像素”和“子像素”可以可互换地使用。参考图1A-1B，示出了具有栅极驱动器102和面板110的系统100，该面板110具有以行和列方式布置的像素。系统100包括用于基于频率降低而多路复用(多路转换(mux)) 栅极驱动器输出的机制。在图IA中，“fv”表示显示器的垂直频率(或行频率)，并且“M”是多路转换模块的数目。在图IB中，“单元#i”表示地址单元106，并且“SEL k”(k= (i-1) * M+l，(i-1) * M+2，. . .，(i-1) * M+M+l，i * M)表示与面板110的行耦接的扫描线或行。 行中的像素由扫描线选择。地址单元106可以是用于输出栅极输出的移位寄存器链中的逻辑或触发器。栅极驱动器102包括具有至少一个地址单元106(单元#i)的驱动器输出单元 104。地址单元106提供由M行共用的单个栅极驱动器输出108。来自栅极驱动器102的单独的栅极驱动器输出108对M行有效(active)。在面板侧110，对M行采用多路分解器 (demultiplexer) 112(图IA中的“1 M多路分解器”)。多路分解器112的输入与栅极驱动器输出108耦接，并且多路分解器112的输出与M行耦接。在此示例中，多路分解器112
与扫描线SEL(i-1) * M+l、SEL(i-1) * M+2、......、和SEL i * M耦接。来自地址单元
106(单元#i)的激活的栅极驱动器输出108经由多路分解器112而被依次分配给每个单独的行。利用例如面板110上的薄膜晶体管实现多路分解器112。多路分解器112包括用于激活M行的多个开关模块。在图IB中，作为多路分解器112的组件的示例而示出了开关 116(SET#1、SET#2、. · ·、SET#M)。对于扫描线 SEL (i_l) * M+k 采用开关模块 116(SET#k k = 1，2，. . .，Μ)。每个开关模块116包括一对开关，其中一个开关能够将栅极驱动器输出 108与相应的扫描线连接，另一个开关能够将VGL与相应的扫描线连接。VGL可以是地电平电压。每个扫描线SEL(i-l) * M+k经由相应的开关模块116(SET#k)而变为在VGL电平上或激活的栅极驱动器输出108上。每个开关模块116(SET#k)由相应的控制信号CTRL(k) 控制。在图:3B中，扫描线SEL(i-l) * M+k由控制信号CTRL(k)选择(变为有效)。通过利用控制信号CTRL(I) CTRL(M)操作多路分解器112，栅极驱动器输出和地址单元的数目减少到1/M。在图IB中，一个地址单元116被示出作为驱动器输出单元104的元件；但是，地址单元的数目可以变化。在图IB中，示出了 M个行(扫描线)；但是，面板110可以包括多组的行，其中第i组具有M个行并且由第i个地址单元(单元#i)操作。本领域技术人员将理解，栅极驱动器102和面板110可以包括图1A-1B中没有示出的组件。参考图1A、图IB和图2，描述具有栅极驱动器102和面板110的显示器的操作。用于控制面板110上的多路分解的控制信号CTRL(I) CTRL(M)中的每一个以正常的栅极频率工作。当显示器编程到达行SEL(i-l) * M+l时，用于该行的控制信号CTRL(I)为高，结果使得用于行的第i个模块(单元#i)的地址单元106与SEL (i-1)连接。因而，该行SEL(i-l)女M+1被选中，并且可以将图像数据写入到该行的像素中。在行SEL(i-l)女M+1的编程之后，下一控制信号CTRU2)为高，结果使得下一行 SEL(i-1) * M+2变为有效。这继续直到整个显示器被编程(帧的结束)。如果行不是有效的，则与该行相关的控制信号为低或与该行相关的地址单元不是有效的。因而，该行连接到VGL，其将该行中的像素与栅极驱动器102断开连接。参考图3A-3B，示出了具有栅极驱动器132和面板140的系统130，该面板140具有以行和列方式布置的像素。系统130具有用于减少栅极驱动器输出的数目以及降低在面板侧多路分解控制信号的操作频率的机制。在图3A中，“fv”表示显示器的垂直频率(或行频率)。在图3B中，“单元#j" (j = i，i+1，i+2，i+3)表示地址单元，以及“SEL k” (k = i，i+1, i+2, i+3)表示与面板140的行耦接的扫描线或行。行中的像素由扫描线选择。地址单元可以是用于输出栅极输出的移位寄存器链中的逻辑或触发器。在系统130中，在栅极驱动器132侧多路复用栅极驱动器输出信号，并且在面板 140侧多路分解来自栅极驱动器132的输出。栅极驱动器132包括驱动器输出单元133，其具有用于多个地址单元的多个多路复用器。每个地址单元提供栅极驱动器信号，并且每个多路复用器多路复用栅极驱动器信号并且输出单个栅极驱动器输出。在图:3B中，示出四个地址单元138a-138d (单元#i，单元 #i+l，单元#i+2和单元#i+3)作为栅极驱动器132中的地址单元的示例。在图:3B中，示出两个多路复用器13 和134b作为多路复用栅极驱动器信号的示例。多路复用器13 和 134b由控制信号iCTRL控制。多路复用器13 与地址单元138a和138c (单元#i和单元 #i+2)耦接并且输出与地址单元138a或138c (单元#i或单元#1+ 对应的栅极输出信号 136a。多路复用器134b与地址单元138b和138d (单元#i+l和单元#i+3)耦接并且输出与地址单元138b或138d (单元#i+l或单元#i+3)对应的栅极输出信号136b。面板140包括与栅极驱动器输出和多个行耦接的多路分解器142(图3A中的 “1 M多路分解器”)。利用例如面板140上的薄膜晶体管实现多路分解器142。多路分解器142包括多个开关组模块，每个开关组模块与栅极驱动器多路复用器耦接。在图:3B中，示出两个开关组模块146a和146b(SET#l和SET#2)作为多路分解器142的组件的示例。在面板侧140，为激活的栅极驱动器输出136a和136b分配开关组模块146a和146b。面板140中的每个开关组模块包括多个开关模块148。在图中，开关组模块 146a和146b中的每一个开关组模块包括两个开关模块148，其中一个开关模块能够将一个栅极驱动器输出136a与一个扫描线耦接，而另一个开关模块能够将另一个栅极驱动器输出136b与另一个扫描线耦接。开关模块148包括一对开关，其中一个开关能够将栅极驱动器输出与相应的扫描线耦接，另一个开关能够将VGL与相应的扫描线耦接。VGL可以是地电平电压。开关组模块(SET#k :k= 1,2,...)中的开关模块148由相应的控制信号CTRL(k) 控制。每个扫描线经由相应的开关模块148而变为在VGL电平上或在相应的激活的栅极驱动器输出136a或136b上。在图中，扫描线SEL⑴和SEL (i+Ι)由控制信号CTRL(I)选中(变为有效)，并且扫描线SEL (i+2)和SEL (i+3)由控制信号CTRL (2)选中(变为有效)。在图;3B中，对两行执行多路复用(多路转换)和多路分解(解多路转换)操作， 但是可以对多于两个的行执行多路复用和多路分解操作。在图:3B中，示出四个地址单元作为驱动器输出单元133的元件；但是，地址单元的数目不限于四个并且可以变化。在图:3B 中，行(扫描线)被分成两组，每个组具有两行；但是，组的数目和每个组中行的数目不限于两个并且可以变化。本领域技术人员将理解，栅极驱动器132和面板140可以包括图3A-;3B 中没有示出的组件。在此结构中，在栅极驱动器侧132使用物理的多路复用。结果，地址单元的数目保持相同，而栅极驱动器输出的数目以多路复用模块为系数地减少。可以增加每个集(SET#k) 中的行的数目，以进一步减少栅极驱动器的输出并降低控制信号的频率。由于多个栅极驱动器输出可以有效，因此多路分解控制信号的操作频率降低。
参考图3A、图;3B和图4，描述具有栅极驱动器132和面板140的显示器的操作。当显示器编程到达行SEL (i)和SEL(i+l)时，那些行的控制信号CTRL(I)为高(150)，结果使得栅极驱动器输出136a与行SEL(i)耦接并且栅极驱动器输出136b与行SEL(i+Ι)耦接。 在此时期(150)中，控制信号iCTRL处于一个状态(例如，低)。栅极驱动器输出136a对应于来自地址单元138a (单元#i)的输出，并且栅极驱动器输出136b对应于来自地址单元 138b(单元#i+l)的输出。可以将图像数据写入被选中的行SEL(i)和SEL(i+l)的像素中。在行SEL (i)和SEL (i+Ι)的编程之后，下一控制信号CTRU2)为高(152)，结果使得接下来的行SEL (i+幻和SEL(i+!3)变为有效。在此时期(15 中，控制信号iCTRL处于另一个状态(例如，高)。栅极驱动器输出136a对应于来自地址单元138c (单元#1+ 的输出，并且栅极驱动器输出13 对应于来自地址单元138d(单元#i+3)的输出。可以将图像数据写入被选中的行SEL(i+幻和SEL(i+!3)的像素中。这继续直到整个显示器被编程(帧的结束)。如果行不是有效的，则与该行相关的控制信号为低或与该行相关的地址单元不是有效的。因而，该行连接到VGL，其将该行中的像素与栅极驱动器132断开连接。参考图5，示出了具有源极驱动器162和具有用于RGB的子像素的面板180的系统 160。大多数发光显示器对于不同的子像素采用不同的伽马(或伽马校正)，其对于不同的输出使用不同的解码器。在系统160中，在源极驱动器162侧多路复用伽马(伽马校正、伽马电压)。在本说明书中，术语“伽马”、“伽马校正”和“伽马电压”可以可互换地使用。本领域技术人员将理解，源极驱动器162和面板180可以包括图5中没有示出的组件。源极驱动器162包括驱动器输出单元164，其具有CMOS多路复用器166和CMOS数模转换器(DAC) 170。多路复用器166将红色伽马校正168a、绿色伽马校正168b、和蓝色伽马校正168c多路复用。DAC170包括解码器。在本说明书中，术语“DAC”和“DAC解码器” 可以可互换地使用。伽马校正168a、168b和168c中的每一个将参考电压提供给DAC170。基于DAC解码器170的动态范围而选择参考电压。可以使用例如电阻器产生伽马校正模块处的参考电压或者使用例如寄存器存储该伽马校正模块处的参考电压。将来自多路复用器166的输出提供给DAC 170。多个伽马共用DAC 170中的一个解码器。DAC解码器170对来自多路复用器172的输出进行操作。多路复用器172将用于存储用于红色的图像数据的红色寄存器(reg) 174a、用于存储用于绿色的图像数据的绿色寄存器(reg) 174b、和用于存储用于蓝色的图像数据的蓝色寄存器(reg) 17 多路复用。CMOS DAC 170提供单个源极驱动器输出174。在面板180侧采用多路分解器182以将来自源极驱动器162的驱动器输出174多路分解。利用例如面板180上的薄膜晶体管来实现多路分解器182。来自多路分解器182 的输出与三个数据线耦接。在面板180侧多路分解182驱动器输出174，并且驱动器输出 174进入不同的子像素(即，红色子像素、蓝色子像素和绿色子像素)。在系统160中，将源极驱动器162的输出多路复用以减少驱动器管脚的数目并且在面板180处多路分解。为了进一步改善驱动器面积的大小，在伽马选择和DAC输入的几个较早阶段中执行多路复用。例如，当在面板180处正对红色像素进行编程时，将红色数据 (红色寄存器174a)和红色伽马168a分配给DAC 170。
多路复用器166和172可以由颜色选择控制信号ColorSel控制。多路分解器182 可以由控制信号ColorSel或与多路复用控制信号ColorSel有关联的控制信号控制。如图6所示，可以顺序地对红色像素、绿色像素和蓝色像素进行编程。本领域技术人员将理解，编程顺序不限于图6的编程顺序，并且可通过使用颜色选择控制信号来改变。通常，发光显示器所需的电压的输出范围高，因而源极驱动器对电源将是轨对轨 (rail-to-rail)设计。当前，这导致使用多个CMOS解码器，导致了较大面积的源极驱动器。 参考图7，示出了具有源极驱动器192和具有用于RGB的子像素的面板220的系统190。在此系统190中，多路复用多个伽马(伽马校正、伽马电压)并且将DAC分成分开的NMOS和 PMOS组件，使得源极驱动器192的面积减小。本领域技术人员将理解，源极驱动器192和面板220可以包括图7未示出的组件。源极驱动器192包括用于红色、蓝色和绿色的伽马校正，每个伽马校正将参考电压提供给DAC解码器。基于解码器的动态范围来选择参考电压。可以使用例如电阻器产生参考电压或使用例如寄存器存储参考电压。每个伽马校正具有高电压电平伽马校正(伽马校正的高电压电平)和低电压电平伽马校正(伽马校正的低电压电平)。伽马校正的高电压电平是从预定义的参考电压到驱动器输出的高点的电平，而伽马校正的低电压电平是从预定的参考电压到伽马电压的开始的电平。预定的参考电压可以处于驱动器输出范围的中间。例如，如果驱动器范围是10V，则该预定的参考电压是5V ；该伽马校正的高电压电平是 5到10V ；并且伽马校正的低电压电平是0到5V。源极驱动器192包括驱动器输出单元194，其具有用于伽马校正的高电压电平的 PMOS多路复用器196和用于伽马校正的低电压电平的NMOS多路复用器200。在图7中， 多路复用器196将高的红色伽马校正198a、高的绿色伽马校正198b和高的蓝色伽马校正 198c多路复用，并且多路复用器200将低的红色伽马校正20 、低的绿色伽马校正202b和低的蓝色伽马校正202c多路复用。驱动器输出单元194包括DAC，其被分成分开的组件PM0S组件204(图7中的 "PM0S DAC” )和NMOS组件206 (图7中的“匪OSDAC”)。PMOS组件202包括PMOS解码器并且接收来自多路复用器196的输出。NMOS组件206包括NMOS解码器并且接收来自多路复用器200的输出。基于组件204和206中的NMOS和PMOS解码器的动态范围来选择来自伽马校正的参考电压。组件204和206中的PMOS和NMOS解码器对来自用于将红色寄存器 210a、绿色寄存器210b和蓝色寄存器210c多路复用的多路复用器208的输出进行操作。 寄存器210a、210b和210c分别对应于图5的寄存器174a、174b和174c0多路复用器196、 200和208由颜色选择控制信号ColorSel控制。驱动器输出单元194包括用于将来自PMOS和匪OS组件204和206的输出多路复用的CMOS多路复用器212。多路复用器212由来自多路复用器214的输出操作。多路复用器214基于颜色选择控制信号ColorSel来多路复用比特信号R[j]、G[i]和BR]。R[j] (G[i],B[k])是定义什么时候使用用于红色(绿色、蓝色)的伽马的哪一部分的比特。基于红色寄存器210a(210b、210c)和预定义的关于用于红色(绿色、蓝色)的伽马曲线的数据(例如，伽马值)来产生比特R[j](G[i]、BR])。多路复用器212输出单个源极驱动器输出216。当比特信号R[j]有效并且其它信号不有效时，源极驱动器192基于高的红色伽马校正或低的红色伽马校正而输出驱动器输出216。在面板220侧采用多路分解器222以多路分解源极驱动器输出216。多路分解器 222对应于图5的多路分解器182。利用例如面板220上的薄膜晶体管实现多路分解器222。 来自多路分解器222的输出与三个数据线耦接。多路分解器222可以由控制信号ColorSel 或与多路复用控制信号ColorSel有关的控制信号控制。基于来自多路分解器222的输出， 三个数据线之一有效。在面板220侧多路分解222驱动器输出216，并且驱动器输出216进入不同的子像素(即，红色子像素、蓝色子像素和绿色子像素)。基于图像数据，选择低伽马校正和高伽马校正之一。例如，如果伽马校正的高电压电平是5到10V，伽马校正的低电压电平是O到5V，并且图像数据需要6V，则将选择伽马校正的高端。基于颜色选择控制信号ColorSel，可以顺序对红色像素、绿色像素和蓝色像素进行编程，与图6类似。本领域技术人员将理解，编程顺序不限于图6的编程顺序，并且可通过使用颜色选择控制信号来改变。作为使用具有为PMOS或NMOS解码器两倍那么多的晶体管的CMOS解码器以用于输出电压的整个范围的替代，PMOS解码器204被用于较高的范围并且NMOS解码器206被用于电压的较低的范围。因而，通过使用两倍少的晶体管，将减小面积。参考图8，示出了具有源极驱动器232和具有子像素的面板270的系统230。系统 230应用于四方形(quad) RGBW像素结构。在源极驱动器232中多路复用用于白色、绿色、蓝色和红色的多个伽马校正。在源极驱动器232中，对于高电压电平和低电压电平中的每一个产生四个不同的伽马校正(白色、绿色、蓝色和低)。本领域技术人员将理解，源极驱动器 232和面板270可以包括图8未示出的组件。源极驱动器232包括用于白色、绿色、蓝色和红色的伽马校正，每个伽马校正将参考电压提供给DAC解码器。伽马校正可以使用例如电阻器产生或使用例如寄存器存储。每个伽马校正具有高电压电平伽马校正(伽马校正的高电压电平)和低电压电平伽马校正 (伽马校正的低电压电平)。如上所述，伽马校正的高电压电平是从参考电压到驱动器输出的高点的电平，而伽马校正的低电压电平是从该参考电压到该伽马电压的开始的电平。源极驱动器232包括驱动器输出单元270，其具有用于伽马校正的高电压电平的 PMOS多路复用器MOa和MOb以及用于伽马校正的低电压电平的NMOS多路复用器和 M4b。多路复用器MOa多路复用高的白色伽马校正对加和高的绿色伽马校正M2b，并且多路复用器MOb多路复用高的蓝色伽马校正M2c和高的红色伽马校正242d。多路复用器 244a多路复用低的白色伽马校正和低的绿色伽马校正246b，并且多路复用器M4b多路复用低的蓝色伽马校正和低的红色伽马校正M6d。驱动器输出单元270包括用于多路复用来自PMOS多路复用器MOa和MOb的输出的PMOS多路复用器M8、以及用于多路复用来自NMOS多路复用器和M4b的输出的 NMOS多路复用器250。基于图像数据和颜色选择，选择用于被选中的颜色的低伽马校正和高伽马校正之一。驱动器输出单元270包括DAC，其被分成如下的分开的组件用于伽马校正的高电压电平的PMOS组件252 (图8中的“PMOS DAC")和用于伽马校正的低电压电平的匪OS组件254 (图8中的“NM0SDAC”)。PMOS组件252包括PMOS解码器并且接收来自多路复用器248的输出。NMOS组件2M包括NMOS解码器并且接收来自多路复用器250的输出。基于组件252和2M中的NMOS和PMOS解码器的动态范围来选择来自伽马校正的参考电压。组件252和254中的PMOS和NMOS解码器对来自用于多路复用白色/蓝色寄存器258a和绿色/红色寄存器258b的多路复用器256的输出进行操作。白色/蓝色寄存器 258a存储用于白色/蓝色的图像数据。绿色/红色寄存器258b存储用于绿色/红色的图像数据。在RGBW结构中，每个数据线携带用于两个不同的颜色的数据。在此示例中，一个数据线携带用于白色和蓝色的数据，并且另一个数据线携带用于绿色和红色的数据。在一行中，数据线例如连接到白色像素(绿色像素)，而在下一行期间，它连接到蓝色像素(红色像素)。结果，用于白色和蓝色数据的寄存器258a被共用，并且用于绿色和红色的寄存器 258b被共用。驱动器输出单元270包括用于将来自组件252和254中的PMOS和NMOS解码器的输出多路复用的CMOS多路复用器沈0。多路复用器沈0由用于多路复用比特信号G/R[i] 和W/B[k]的多路复用器262操作。W/B[k] (G/R[j])是定义什么时候使用用于白色或蓝色 (绿色或红色)的伽马的哪一部分的比特。基于白色/蓝色寄存器258a (绿色/红色寄存器 258b)和预定义的用于白色和蓝色(绿色和红色)的伽马值而产生比特W/B[k] (G/R[j])。 多路复用器260提供源极驱动器输出沈4。当比特信号W/B[k]有效时，源极驱动器192基于高的白色伽马校正、低的白色伽马校正、高的蓝色伽马校正、低的白色伽马校正或低的蓝色伽马校正来输出源极驱动器输出 264。在面板270侧中采用多路分解器272以多路分解来自源极驱动器232的驱动器输出沈4。利用例如面板270上的薄膜晶体管实现多路分解器272。来自多路分解器272的输出与两个数据线274和276耦接。多路分解器272由与颜色选择有关的控制信号控制。 基于来自多路分解器272的输出，两个数据线274和276中的一个有效。在面板270侧多路分解272驱动器输出沈4，并且驱动器输出264进入不同的子像素(S卩，白色子像素、蓝色子像素、绿色子像素、红色子像素)。在源极驱动器232中，一个PMOS解码器2M用于较高的范围，并且一个NMOS解码器邪4用于电压的较低的范围。因而，通过使用与CMOS解码器相比两倍少的晶体管，将减小面积。在面板270中，作为具有并排的四个子像素(即红色子像素、绿色子像素、蓝色子像素和白色子像素)的代替，以四方形排列地配置它们，其中用于两种颜色的两个子像素位于一行，而其它两种颜色位于另一行。在此示例中，一个数据线274携带用于白色和蓝色子像素278a和278b的数据，并且另一个数据线276携带用于绿色和红色子像素278c和 278d的数据，如图9所示。子像素被分成两行和两列。因而，源极驱动器每次提供用于两个子像素的数据。参考图10，示出了具有源极驱动器观2、具有像素的面板320、和外部伽马缓冲区 290的系统观0。系统280应用于RGB像素结构。在外部缓冲区四0中多路复用用于红色、 绿色和蓝色的多个伽马校正。外部伽马缓冲区290位于源极驱动器区域282之外(例如， 源极驱动器IC之外)。伽马电压在外部产生并且通过外部伽马缓冲区290中的缓冲器而施加到源极驱动器观2。在显示器侧320，多路分解用来为每一个颜色提供数据。本领域技术人员将理解，源极驱动器观2、外部伽马缓冲区290和面板320可以包括图10未示出的组件。在外部伽马缓冲区四0中采用PMOS多路复用器292用于伽马校正的高电压电平， 并且在外部伽马缓冲区四0中采用NMOS多路复用器294用于伽马校正的低电压电平。多路复用器292多路复用高的红色伽马校正296a、高的绿色伽马校正和高的蓝色伽马校正^6c，并且多路复用器294多路复用低的红色伽马校正298a、低的绿色伽马校正^Sb和低的蓝色伽马校正^8c。伽马校正296a、四乩和分别对应于图7的伽马校正198a、 198b和198c，并且位于源极驱动器282之外。伽马校正298aJ98b和分别对应于图7 的伽马校正20加、20沘和202c，并且位于源极驱动器282之外。PMOS和NMOS多路复用器 292和294分别对应于图7的多路复用器196和200，并且位于源极驱动器282之外。将来自PMOS和NMOS多路复用器292和四4的输出提供给源极驱动器282。源极驱动器282包括驱动器输出单元观4。驱动器输出单元284包括DAC，其被分成如下的分开的组件=PMOS组件300 (图10中的“PMOS DAC")和匪OS组件302 (图10中的“NMOS DAC")。PMOS和匪OS组件300和302分别对应于图7的PMOS和匪OS组件204 和206。PMOS组件300包括PMOS解码器并且接收来自多路复用器四2的输出。NMOS组件 302包括NMOS解码器并且接收来自多路复用器四4的输出。组件300和302中的PMOS和 NMOS解码器对来自用于将红色寄存器306a、绿色寄存器306b和蓝色寄存器306c多路复用的多路复用器304的输出进行操作。寄存器306a、306b和306b分别对应于图7的寄存器 210a,210b 和 210c。驱动器输出单元284包括用于将来自PMOS和匪OS组件300和302的输出多路复用的CMOS多路复用器308。多路复用器308由用于多路复用比特信号R[j]、G[i]和B[k] 的多路复用器310操作。多路复用器308和310分别对应于图7的多路复用器212和214。 多路复用器308输出单个源极驱动器输出316。在面板320侧采用多路分解器322以将来自源极驱动器282的驱动器输出264多路分解。多路分解器322对应于图5的多路分解器182。利用例如面板320上的薄膜晶体管实现多路分解器322。来自多路分解器322的输出与三个数据线耦接。多路分解器322 由与颜色选择有关的控制信号控制。基于来自多路分解器322的输出，三个数据线之一有效。在面板320侧多路分解322驱动器输出316，并且驱动器输出316进入不同的子像素 (即，红色子像素、蓝色子像素、绿色子像素)。在此示例中，PMOS解码器组件300用于较高的范围，并且NMOS解码器组件302用于电压的较低的范围。因而，通过使用与CMOS解码器相比两倍少的晶体管，将减小源极面积。另外，伽马被多路复用并且从源极驱动器282区域的外部提供，因而伽马校正所需的输入的数目也减少了。对于小的显示器，伽马校正是内部可编程的。用于伽马校正的数据被存储在内部寄存器中。为了减少伽马寄存器、DAC电阻梯(resistive ladder)和DAC解码器的数目， 多路复用伽马寄存器，如图11所示。为了对每个颜色进行编程，将相应的伽马颜色分配给伽马模块。参考图11，示出了具有源极驱动器332和具有像素的面板360的系统330。该系统应用于四方形RGB像素结构。在源极驱动器332中多路复用用于红色、绿色和蓝色的多个伽马校正。本领域技术人员将理解，源极驱动器332和面板360可以包括图11未示出的组件。源极驱动器332包括驱动器输出单元334，其具有用于多路复用红色伽马寄存器 342a、绿色伽马寄存器342b和蓝色伽马寄存器342c的多路复用器340，每个寄存器用于存储相应的伽马校正数据。在内部编程(可配置)伽马校正，并且将用于伽马校正的数据存储在寄存器中。驱动器输出单元334包括伽马电路344，其用于基于来自多路复用器340的它的输入信号(即，来自伽马寄存器34h、342b、342c的数据)来产生伽马电压。伽马电路 344可以是例如但不限于，数字式分压器(potentiometer)或DAC。驱动器输出单元334包括CMOS DAC 346，其具有解码器并且接收来自伽马校正 ；344的输出。DAC 346中的DAC解码器对来自用于多路复用红色寄存器350a、绿色寄存器 350b和蓝色寄存器350c的多路复用器348的输出进行操作。寄存器350a、350b和350c分别对应于图5的寄存器174a、174b和17如。在面板360中的多路分解器362处多路分解来自DAC解码器；346的驱动器输出；348，并且该驱动器输出348进入不同的子像素(例如，红色子像素、绿色子像素和蓝色子像素)。利用例如面板360上的薄膜晶体管实现多路分解器 362。为了进一步改善源极驱动器区域，DAC被分成NMOS和PMOS解码器，如图12所示。 参考图12，示出了具有源极驱动器372和具有像素的面板420的系统370。系统370应用于RGB像素结构。在源极驱动器372中多路复用用于红色、绿色和蓝色的多个伽马校正。本领域技术人员将理解，源极驱动器372和面板420可以包括图12未示出的组件。源极驱动器372包括驱动器输出单元374，其具有用于多路复用红色伽马寄存器 38 、绿色伽马寄存器38 和蓝色伽马寄存器382c的多路复用器380。伽马寄存器38加、 382b和382c分别对应于图11的伽马寄存器；34加、34213和:342c。驱动器输出单元374包括高伽马电路384和低伽马电路386。高伽马电路384基于来自多路复用器380的它的输入信号(即，来自伽马寄存器38h、382b、382c的数据)而产生高伽马电压。低伽马电路386 基于来自多路复用器380的它的输入信号(即，来自伽马寄存器38h、382b、382c的数据) 而产生低伽马电压。伽马电路384和386中的每一个可以是例如但不限于，数字式分压器或 DAC。驱动器输出单元374包括PMOS和NMOS组件390和392。PMOS组件390包括PMOS 解码器并且是为高伽马384设置的。NMOS组件392包括NMOS解码器并且是为低伽马386 设置的。PMOS和NMOS组件390和392对应于图7的PMOS和NMOS组件204和206。组件 390和392中的PMOS和NMOS解码器对来自用于将红色寄存器396a、绿色寄存器396b和蓝色寄存器396c多路复用的多路复用器394的输出进行操作。寄存器396a、396b和396c分别对应于图5的寄存器174a、174b和174c (图7的210a,210b和210c)。驱动器输出单元374包括用于将来自组件390和392中的PMOS和NMOS解码器的输出多路复用的CMOS多路复用器400。多路复用器400由用于多路复用比特信号R[j]、 G[i]和B[k]的多路复用器402操作。比特信号R[j]、G[i]和B[k]对应于图8的比特信号R[j]、G[i]和BR]。多路复用器400输出源极驱动器输出404。在面板420侧采用多路分解器422以将来自源极驱动器372的驱动器输出404多路分解。多路分解器422对应于图5的多路分解器182。利用例如面板420上的薄膜晶体管实现多路分解器422。来自多路分解器422的输出与三个数据线耦接。多路分解器422由与颜色选择有关的控制信号控制。基于来自多路分解器422的输出，三个数据线之一有效。在面板420侧多路分解422驱动器输出404，并且驱动器输出404进入不同的子像素 (即，红色子像素、蓝色子像素、绿色子像素)。为了发展(develop)源极驱动器中的多路转换，多路复用用于每一个颜色的数据，如图13所示。图13示出了用于扫描用于传统显示器系统的面板的源极驱动器450。 源极驱动器450包括移位寄存器单元452和锁存器单元456。移位寄存器单元452包括多个移位寄存器45^-4Md，并且接收锁存器信号。锁存器单元456包括多个锁存器电路 458a-458d，它们分别用于移位寄存器45^_4Mb。每个锁存器电路458a、458b、458c、458d 响应于来自相应的移位寄存器的锁存器信号来锁存数字图像信号。由多路复用器460多路复用来自三个锁存器电路458a、458b和458c的输出以输出R、G、B图像信号。多路复用460 用于每一个颜色的数据。DAC 462包括用于对来自多路复用器460的输出进行解码以输出模拟图像信号的解码器。为了进一步减小源极区，锁存器单元456被替换为移位寄存器，如图14所示。参考图14，示出了用于显示器系统的源极驱动器480。源极驱动器480包括第一级移位寄存器单元482、第二级锁存和移位单元486、和DAC单元。图13的多路复用器460没有实现在源极驱动器480侧中。移位寄存器单元482包括多个移位寄存器，并且每个移位寄存器接收锁存器信号。锁存和移位单元486包括多个锁存和移位寄存器，其分别用于移位寄存器单元482中的移位寄存器。在图14中，示出四个移位寄存器48^-484d作为移位寄存器单元482的组件的示例。在图14中，示出四个锁存和移位寄存器488a-488d作为锁存和移位单元486的组件的示例。在图14中，示出一个DAC 490作为DAC单元的元件。DAC 490具有解码器。DAC 490与锁存和移位寄存器488c耦接，其对它的输入进行解码并输出源极驱动器输出492。本领域技术人员将理解，移位寄存器的数目以及锁存和移位寄存器的数目不限于四个并且可以变化。本领域技术人员将理解，源极驱动器480可以包括图14中未示出的组件。本领域技术人员将理解，源极驱动器480的DAC单元可以包括多于一个DAC。在一个示例中，DAC单元包括以M个为间隔而连接的多个DAC。第二级锁存和移位单元486中的每个锁存和移位寄存器能够复制它的输入信号并且在下一激活信号以前保持它原封不动。到锁存和移位寄存器的输入信号可以来自相应的第一级移位寄存器或该链中的前一锁存和移位寄存器。结果，锁存和移位寄存器能够存储来自第一级移位寄存器的用于行的数据或者它可以将它自己的数据移位到后续的单元。 例如，锁存和移位寄存器488a响应于来自相应的移位寄存器48 的激活信号来锁存数字图像信号。将锁存的信号移位到下一锁存和移位寄存器488b。在将用于行的输入信号存储在移位寄存器单元482中之后，第二级锁存器单元 486被激活并且复制来自移位寄存器单元482的信号。在那之后，第二级锁存器单元486将数据一个接一个地移位到与锁存器单元以M个为间隔连接而连接的DAC，其中M定义多路转换的阶次(order)。在对第一颜色数据进行编程之后，将锁存器数据移位所需的位数，以使得将第二数据存储在与DAC 490连接的锁存器488c中。对于其它颜色也执行此操作，直到全部颜色都被编程。此实施方式结果得到了更简单的布线(routing)和更小的管芯面积。本领域技术人员将理解，面板侧可以具有用于多路分解与M多路复用操作有关的源极驱动器480输出的多路分解器。本领域技术人员将理解，源极驱动器480可应用于单色显示器。参考图15，示出了用于显示器系统的源极驱动器500。为了发展DAC解码器，使用高电压制造工艺，其导致大的管芯面积。作为具有覆盖整个输出电压范围(例如，0到15) 的一个伽马曲线的代替，源极驱动器500使用在较低电压范围中的多个较小的偏移伽马曲线段(部分)，这些偏移伽马曲线段是从整个伽马曲线的不同的部分提取出的。源极驱动器500包括用于改变显示器的颜色(灰度级)映射的伽马模块502、用于产生参考电压的电阻梯504、和用于偏移伽马曲线部分的交迭的(overlap)多路复用器模块 506。交迭的多路复用器模块506包括多个多路复用器，每个多路复用器用于多路复用用于不同颜色的参考电压。在图15中，示出三个多路复用器508a、508b和508c作为交迭的多路复用器模块506的组件的示例。相邻的多路复用器覆盖输出电压的不同的范围，具有该范围的开始和结尾。但是，一个多路复用器中的一个范围的结尾和相邻的多路复用器中的另一个范围的开始彼此交迭。该交迭提供了实现不同的伽马曲线的灵活性。相同的输入正在用于两个多路复用器。源极驱动器500包括被分段成用于偏移伽马曲线部分的多个低电压解码器的DAC 解码器部分。在图15中，示出三个低电压解码器510a、510b和510c作为DAC解码器的元件，每个低电压解码器都在低电压处操作。两个相邻的解码器共用它们的动态范围的一小部分。可编程的解码器512根据伽马曲线来定义每个解码器510a-510c的边界。这使得能够针对不同的应用而具有不同的伽马曲线。在图16A中，示出了主伽马曲线的示例。图16A的主伽马曲线530具有从0到IOV 的范围。在图16B中，图16A的主伽马曲线530被分段成多个偏移伽马曲线部分M0542 和M4。每个偏移伽马曲线部分具有与主伽马曲线530的同一部分对应的形状，并且具有0 到5V的电压范围。伽马曲线部分542偏移了-5V。伽马曲线部分542偏移了-10V。使用偏移伽马曲线部分，与伽马校正有关的内部电路被偏移到较低的电压。伽马曲线部分可以被内部编程或者从外部区域或设备输入。显示器系统可以包括用于编程/定义偏移伽马曲线部分的模块。此模块可以被集成或与可编程的解码器512结合工作。参考图15和图16B，为一个偏移伽马曲线部分(例如，图16B的M0)分配多路复用器508a，并且低电压解码器510a使用该偏移伽马曲线部分。为另一个偏移伽马曲线部分 (例如，图分配多路复用器508b，并且低电压解码器510b使用该偏移伽马曲线部分。为另一个偏移伽马曲线部分(例如，图分配多路复用器508c，并且低电压解码器510c使用该偏移伽马曲线部分。低电压解码器510a、510b和510c是可编程的。源极驱动器500包括输出缓冲器516。输出缓冲器516基于来自解码器的输出和偏移电压来输出源极驱动器输出520。基于像素电路数据，选择具有它的相应的解码器的一个偏移伽马曲线部分。然后将数据传递到输出缓冲器516。为了产生需要的电压，在输出缓冲器516处将产生的电压上移。如果从图16B的第二伽马曲线部分542选择电压，则在输出缓冲器516处将它偏移5V 以代替(coverfor)原始的偏移。每个段处于它自己的阱(well)中，以使得体偏置可以被相应地调节。可以以低电压工艺实现解码器，得到较小的管芯面积(节省了超过三倍)。参考图17，示出了显示器系统600的示例。系统600包括控制器602、源极驱动器 IC 604、栅极驱动器IC 606、和面板608。栅极驱动器606可以包括图1A-1B的栅极驱动器 102或图3A-;3B的栅极驱动器132。面板608包括具有多个像素(或子像素)610的像素阵列和多路分解器612。多路分解器612可以包括图1A-1B的多路分解器112或图3A-3B的多路分解器142。控制器602控制源极驱动器604和栅极驱动器606。控制器602还产生控制信号614以操作多路分解器612，该控制信号614可以对应于图IA或图3A的控制信号 CTRL(k)。利用例如面板608上的薄膜晶体管实现多路分解器612。参考图18，示出了显示器系统630的示例。系统530包括控制器632、源极驱动器 IC 634、栅极驱动器IC 636、和面板638。源极驱动器632可以包括图5的源极驱动器162、 图7的192、图8的232、图10的观2、图11的332或图12的372。面板638包括具有多个像素(或子像素)610的像素阵列和多路分解器642。多路分解器642可以包括图5的多路分解器182、图7的222、图8的272、图10的322、图11的362或图12的422。控制器632 控制源极驱动器634和栅极驱动器636。控制器632还产生控制信号644以操作多路分解器632。利用例如面板638上的薄膜晶体管实现多路分解器642。系统630可以包括图10 的外部伽马四0。参考图19，示出了具有图14或图15的源极驱动器元件的显示器系统660的示例。 系统660包括控制器662、源极驱动器IC 664、栅极驱动器IC 666、和面板668。面板668 包括具有多个像素(或子像素)610的像素阵列。控制器662控制源极驱动器664和栅极驱动器666。控制器662控制例如图14的移位寄存器单元482以及锁存和移位单元486或图15的交迭的多路复用器模块506和低电压解码器510a-510b。在上述示例中，分开描述栅极驱动器和源极驱动器。但是，本领域技术人员将理解，图IA和图;3B的栅极驱动器中的任何一个可以与图6-15的源极驱动器一起使用。
权利要求
1.一种显示器系统，包括驱动器，用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器包括驱动器输出单元，用于向面板提供用于激活多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。
2.根据权利要求1所述的显示器系统，其中该驱动器是栅极驱动器。
3.根据权利要求2所述的显示器系统，其中该驱动器输出单元包括至少一个多路复用器，该多路复用器用于多路复用驱动器信号以提供该单个驱动器输出ο
4.根据权利要求3所述的显示器系统，其中该面板包括多路分解器，该多路分解器具有用于激活第一线的多个开关模块，每个开关模块接收来自该至少一个多路复用器的输出。
5.根据权利要求1所述的显示器系统，其中该驱动器是源极驱动器。
6.根据权利要求5所述的显示器系统，其中该驱动器输出单元包括解码器，该解码器基于来自用于多路复用多个颜色的伽马校正的多路复用器的输出， 来对图像数据进行解码以输出该信号驱动器输出。
7.根据权利要求6所述的显示器系统，其中该解码器包括 PMOS解码器，用于高电压电平伽马校正；和NMOS解码器，用于低电压电平伽马校正。
8.根据权利要求7所述的显示器系统，其中该多路复用器包括 PMOS多路复用器，用于多路复用多个颜色的高电压电平伽马校正；和 NMOS多路复用器，用于多路复用多个颜色的低电压电平伽马校正。
9.根据权利要求7所述的显示器系统，其中该多路复用器与用于存储多个颜色的伽马校正数据的多个寄存器耦接，并且其中该驱动器输出单元包括伽马电路，用于基于来自该多路复用器的输出而产生伽马电压。
10.根据权利要求9所述的显示器系统，其中该伽马电路包括用于高电压电平伽马校正的第一伽马电路和用于低电压电平伽马校正的第二伽马电路。
11.一种操作权利要求1的显示器系统的方法，该方法包括 从驱动器向面板提供单个驱动器输出；和多路分解该单个驱动器输出以激活多个第一线。
12.—种显示器系统，包括驱动器，用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器包括移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；和解码器单元，包括至少一个与多个锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在多个锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。
13.根据权利要求12所述的显示器系统，其中该解码器单元包括以M个为间隔地(M: 整数)与该锁存和移位电路中的一个连接的多个解码器。
14.一种用于权利要求12的显示器系统的方法，包括在移位寄存器单元中的每个移位寄存器中存储用于一行的图像信号； 将来自该移位寄存器单元的图像信号锁存到锁存和移位寄存器单元中； 将锁存和移位寄存器中的每个图像信号移位到解码器单元。
15.一种显示器系统，包括驱动器，用于操作具有多个像素的面板，该驱动器包括多个多路复用器，用于多个偏移伽马曲线部分，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压； 多个解码器，用于该多个多路复用器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压而提供驱动器输出。
16.根据权利要求15所述的显示器系统，其中该多路复用器彼此交迭。
17.一种操作权利要求15的显示器系统的方法，包括 基于图像数据来选择偏移伽马曲线部分中的一个；在相应的解码器中解码之后移动该图像数据，以补偿偏移电压。
全文摘要
提供了显示器系统及其驱动方法。该系统包括驱动器，该驱动器用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器包括驱动器输出单元，用于向面板提供用于激活多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。该系统包括驱动器，用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器包括移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；和解码器单元，包括至少一个与该锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在该锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。该系统包括驱动器，该驱动器用于操作具有多个像素的面板，该驱动器包括多个多路复用器，用于多个偏移伽马曲线部分，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压；用于该多个多路复用器的多个解码器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压而提供驱动器输出。
文档编号G09G3/20GK102165511SQ200980137143
公开日2011年8月24日 申请日期2009年7月28日 优先权日2008年7月29日
发明者A·内森, G·R·查基, V·古普塔, 李孔宁 申请人:伊格尼斯创新公司
技术领域：
本发明涉及显示器系统，更具体地涉及用于驱动发光显示器的方法和系统。
背景技术：
具有以矩阵方式排列的多个像素(或子像素)的显示设备已被广泛用于各种应用中。这样的显示设备包括具有像素的面板和用于控制面板的外围电路。典型地，像素由扫描线和数据线的交点来限定，并且外围电路包括用于扫描扫描线的栅极驱动器和用于向数据线提供图像数据的源极驱动器。源极驱动器可以包括用于控制每个像素的灰度级的伽马校正。为了显示一帧，源极驱动器和栅极驱动器分别向相应的数据线和相应的扫描线提供数据信号和扫描信号。结果，每个像素将显示预定的亮度和颜色。近年来，矩阵显示器已被广泛地用于小的电子设备(例如手持设备、蜂窝电话、个人数字助理(PDA)和照相机)中。但是，源极驱动器和栅极驱动器的传统方案和结构要求大量的元件(例如，电阻器、切换器和运算放大器)，结果外围电路的布局面积仍然较大且
曰虫印贝。因此需要提供一种可以在不降低驱动器性能的情况下减小驱动器管芯(die)面积从而降低成本的显示器驱动器。
发明内容
本发明的目的是提供一种消除或减轻现有系统的缺点中的至少一个的方法和系统。按照本公开的实施例，提供一种显示器系统，其包括驱动器，该驱动器用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器具有驱动器输出单元，用于向面板提供用于激活该多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。按照本公开的实施例，提供一种显示器系统，其包括驱动器，该驱动器用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器具有移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；以及解码器单元，包括至少一个与该锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在该锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。按照本公开的实施例，提供一种显示器系统，其包括驱动器，用于操作具有多个像素的面板，该驱动器具有多个多路复用器(multiplexer)，用于多个偏移伽马曲线部分 (section)，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压； 用于该多个多路复用器的多个解码器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压来提供驱动器输出。
通过以下参考附图的描述，本发明的这些和其它特征将变得更清楚，在附图中图IA示出了用于显示器系统的栅极驱动器和面板；图IB示出了图IA的栅极驱动器和面板的示例；图2示出了用于操作图1A-1B的显示器系统的时序图；图3A示出了用于显示器系统的栅极驱动器和面板的另一个示例；图;3B示出了图3A的栅极驱动器和面板的示例；图4示出了用于操作图3A-3B的显示器系统的时序图；图5示出了用于显示器系统的源极驱动器和面板的示例；图6示出了用于具有RGB像素结构的显示器系统的操作的示例；图7示出了用于显示器系统的源极驱动器和面板的另一个示例；图8示出了用于具有RGBW像素结构的显示器系统的源极驱动器和面板的另一个示例；图9示出了用于RGBW像素结构的子像素配置的示例；图10示出了用于显示器系统的源极驱动器、外部伽马和面板的另一个示例；图11示出了用于显示器系统的源极驱动器和面板的另一个示例；图12示出了用于显示器系统的源极驱动器和面板的另一个示例；图13示出了用于传统显示器系统的源极驱动器；图14示出了用于显示器系统的源极驱动器的另一个示例；图15示出了用于显示器系统的源极驱动器的另一个示例；图16A示出了伽马曲线的示例，图16B示出了分段的偏移伽马曲线的示例；图17示出了具有图IA或图3A的栅极驱动器的显示器系统的示例；图18示出了具有图5-12的源极驱动器的显示器系统的示例；和图19示出了具有图14-15的源极驱动器的显示器系统的示例。
具体实施例方式一个或多个当前优选实施例已被通过示例方式而描述。本领域技术人员将明白， 在不脱离如权利要求所限定的本发明的范围的情况下，可以做出许多变化和修改。利用具有与至少第一线和至少一个第二线(例如，扫描线和数据线)耦接的像素并且由驱动器操作的面板来描述本公开中的实施例。驱动器可以是具有多个管脚的驱动器 IC，例如源极驱动器IC、栅极驱动器IC。面板可以是例如但不限于，IXD或LED面板。面板可以是彩色面板或单色面板。在以下的描述中，术语“源极驱动器”和“数据驱动器”被可互换地使用，并且术语 “栅极驱动器”和“地址驱动器”被可互换地使用。在以下描述中，术语“行”、“扫描线”和 “地址线”可以可互换地使用。在以下描述中，术语“列”、“数据线”和“源极线”可以可互换地使用。在以下描述中，术语“像素”和“子像素”可以可互换地使用。参考图1A-1B，示出了具有栅极驱动器102和面板110的系统100，该面板110具有以行和列方式布置的像素。系统100包括用于基于频率降低而多路复用(多路转换(mux)) 栅极驱动器输出的机制。在图IA中，“fv”表示显示器的垂直频率(或行频率)，并且“M”是多路转换模块的数目。在图IB中，“单元#i”表示地址单元106，并且“SEL k”(k= (i-1) * M+l，(i-1) * M+2，. . .，(i-1) * M+M+l，i * M)表示与面板110的行耦接的扫描线或行。 行中的像素由扫描线选择。地址单元106可以是用于输出栅极输出的移位寄存器链中的逻辑或触发器。栅极驱动器102包括具有至少一个地址单元106(单元#i)的驱动器输出单元 104。地址单元106提供由M行共用的单个栅极驱动器输出108。来自栅极驱动器102的单独的栅极驱动器输出108对M行有效(active)。在面板侧110，对M行采用多路分解器 (demultiplexer) 112(图IA中的“1 M多路分解器”)。多路分解器112的输入与栅极驱动器输出108耦接，并且多路分解器112的输出与M行耦接。在此示例中，多路分解器112
与扫描线SEL(i-1) * M+l、SEL(i-1) * M+2、......、和SEL i * M耦接。来自地址单元
106(单元#i)的激活的栅极驱动器输出108经由多路分解器112而被依次分配给每个单独的行。利用例如面板110上的薄膜晶体管实现多路分解器112。多路分解器112包括用于激活M行的多个开关模块。在图IB中，作为多路分解器112的组件的示例而示出了开关 116(SET#1、SET#2、. · ·、SET#M)。对于扫描线 SEL (i_l) * M+k 采用开关模块 116(SET#k k = 1，2，. . .，Μ)。每个开关模块116包括一对开关，其中一个开关能够将栅极驱动器输出 108与相应的扫描线连接，另一个开关能够将VGL与相应的扫描线连接。VGL可以是地电平电压。每个扫描线SEL(i-l) * M+k经由相应的开关模块116(SET#k)而变为在VGL电平上或激活的栅极驱动器输出108上。每个开关模块116(SET#k)由相应的控制信号CTRL(k) 控制。在图:3B中，扫描线SEL(i-l) * M+k由控制信号CTRL(k)选择(变为有效)。通过利用控制信号CTRL(I) CTRL(M)操作多路分解器112，栅极驱动器输出和地址单元的数目减少到1/M。在图IB中，一个地址单元116被示出作为驱动器输出单元104的元件；但是，地址单元的数目可以变化。在图IB中，示出了 M个行(扫描线)；但是，面板110可以包括多组的行，其中第i组具有M个行并且由第i个地址单元(单元#i)操作。本领域技术人员将理解，栅极驱动器102和面板110可以包括图1A-1B中没有示出的组件。参考图1A、图IB和图2，描述具有栅极驱动器102和面板110的显示器的操作。用于控制面板110上的多路分解的控制信号CTRL(I) CTRL(M)中的每一个以正常的栅极频率工作。当显示器编程到达行SEL(i-l) * M+l时，用于该行的控制信号CTRL(I)为高，结果使得用于行的第i个模块(单元#i)的地址单元106与SEL (i-1)连接。因而，该行SEL(i-l)女M+1被选中，并且可以将图像数据写入到该行的像素中。在行SEL(i-l)女M+1的编程之后，下一控制信号CTRU2)为高，结果使得下一行 SEL(i-1) * M+2变为有效。这继续直到整个显示器被编程(帧的结束)。如果行不是有效的，则与该行相关的控制信号为低或与该行相关的地址单元不是有效的。因而，该行连接到VGL，其将该行中的像素与栅极驱动器102断开连接。参考图3A-3B，示出了具有栅极驱动器132和面板140的系统130，该面板140具有以行和列方式布置的像素。系统130具有用于减少栅极驱动器输出的数目以及降低在面板侧多路分解控制信号的操作频率的机制。在图3A中，“fv”表示显示器的垂直频率(或行频率)。在图3B中，“单元#j" (j = i，i+1，i+2，i+3)表示地址单元，以及“SEL k” (k = i，i+1, i+2, i+3)表示与面板140的行耦接的扫描线或行。行中的像素由扫描线选择。地址单元可以是用于输出栅极输出的移位寄存器链中的逻辑或触发器。在系统130中，在栅极驱动器132侧多路复用栅极驱动器输出信号，并且在面板 140侧多路分解来自栅极驱动器132的输出。栅极驱动器132包括驱动器输出单元133，其具有用于多个地址单元的多个多路复用器。每个地址单元提供栅极驱动器信号，并且每个多路复用器多路复用栅极驱动器信号并且输出单个栅极驱动器输出。在图:3B中，示出四个地址单元138a-138d (单元#i，单元 #i+l，单元#i+2和单元#i+3)作为栅极驱动器132中的地址单元的示例。在图:3B中，示出两个多路复用器13 和134b作为多路复用栅极驱动器信号的示例。多路复用器13 和 134b由控制信号iCTRL控制。多路复用器13 与地址单元138a和138c (单元#i和单元 #i+2)耦接并且输出与地址单元138a或138c (单元#i或单元#1+ 对应的栅极输出信号 136a。多路复用器134b与地址单元138b和138d (单元#i+l和单元#i+3)耦接并且输出与地址单元138b或138d (单元#i+l或单元#i+3)对应的栅极输出信号136b。面板140包括与栅极驱动器输出和多个行耦接的多路分解器142(图3A中的 “1 M多路分解器”)。利用例如面板140上的薄膜晶体管实现多路分解器142。多路分解器142包括多个开关组模块，每个开关组模块与栅极驱动器多路复用器耦接。在图:3B中，示出两个开关组模块146a和146b(SET#l和SET#2)作为多路分解器142的组件的示例。在面板侧140，为激活的栅极驱动器输出136a和136b分配开关组模块146a和146b。面板140中的每个开关组模块包括多个开关模块148。在图中，开关组模块 146a和146b中的每一个开关组模块包括两个开关模块148，其中一个开关模块能够将一个栅极驱动器输出136a与一个扫描线耦接，而另一个开关模块能够将另一个栅极驱动器输出136b与另一个扫描线耦接。开关模块148包括一对开关，其中一个开关能够将栅极驱动器输出与相应的扫描线耦接，另一个开关能够将VGL与相应的扫描线耦接。VGL可以是地电平电压。开关组模块(SET#k :k= 1,2,...)中的开关模块148由相应的控制信号CTRL(k) 控制。每个扫描线经由相应的开关模块148而变为在VGL电平上或在相应的激活的栅极驱动器输出136a或136b上。在图中，扫描线SEL⑴和SEL (i+Ι)由控制信号CTRL(I)选中(变为有效)，并且扫描线SEL (i+2)和SEL (i+3)由控制信号CTRL (2)选中(变为有效)。在图;3B中，对两行执行多路复用(多路转换)和多路分解(解多路转换)操作， 但是可以对多于两个的行执行多路复用和多路分解操作。在图:3B中，示出四个地址单元作为驱动器输出单元133的元件；但是，地址单元的数目不限于四个并且可以变化。在图:3B 中，行(扫描线)被分成两组，每个组具有两行；但是，组的数目和每个组中行的数目不限于两个并且可以变化。本领域技术人员将理解，栅极驱动器132和面板140可以包括图3A-;3B 中没有示出的组件。在此结构中，在栅极驱动器侧132使用物理的多路复用。结果，地址单元的数目保持相同，而栅极驱动器输出的数目以多路复用模块为系数地减少。可以增加每个集(SET#k) 中的行的数目，以进一步减少栅极驱动器的输出并降低控制信号的频率。由于多个栅极驱动器输出可以有效，因此多路分解控制信号的操作频率降低。
参考图3A、图;3B和图4，描述具有栅极驱动器132和面板140的显示器的操作。当显示器编程到达行SEL (i)和SEL(i+l)时，那些行的控制信号CTRL(I)为高(150)，结果使得栅极驱动器输出136a与行SEL(i)耦接并且栅极驱动器输出136b与行SEL(i+Ι)耦接。 在此时期(150)中，控制信号iCTRL处于一个状态(例如，低)。栅极驱动器输出136a对应于来自地址单元138a (单元#i)的输出，并且栅极驱动器输出136b对应于来自地址单元 138b(单元#i+l)的输出。可以将图像数据写入被选中的行SEL(i)和SEL(i+l)的像素中。在行SEL (i)和SEL (i+Ι)的编程之后，下一控制信号CTRU2)为高(152)，结果使得接下来的行SEL (i+幻和SEL(i+!3)变为有效。在此时期(15 中，控制信号iCTRL处于另一个状态(例如，高)。栅极驱动器输出136a对应于来自地址单元138c (单元#1+ 的输出，并且栅极驱动器输出13 对应于来自地址单元138d(单元#i+3)的输出。可以将图像数据写入被选中的行SEL(i+幻和SEL(i+!3)的像素中。这继续直到整个显示器被编程(帧的结束)。如果行不是有效的，则与该行相关的控制信号为低或与该行相关的地址单元不是有效的。因而，该行连接到VGL，其将该行中的像素与栅极驱动器132断开连接。参考图5，示出了具有源极驱动器162和具有用于RGB的子像素的面板180的系统 160。大多数发光显示器对于不同的子像素采用不同的伽马(或伽马校正)，其对于不同的输出使用不同的解码器。在系统160中，在源极驱动器162侧多路复用伽马(伽马校正、伽马电压)。在本说明书中，术语“伽马”、“伽马校正”和“伽马电压”可以可互换地使用。本领域技术人员将理解，源极驱动器162和面板180可以包括图5中没有示出的组件。源极驱动器162包括驱动器输出单元164，其具有CMOS多路复用器166和CMOS数模转换器(DAC) 170。多路复用器166将红色伽马校正168a、绿色伽马校正168b、和蓝色伽马校正168c多路复用。DAC170包括解码器。在本说明书中，术语“DAC”和“DAC解码器” 可以可互换地使用。伽马校正168a、168b和168c中的每一个将参考电压提供给DAC170。基于DAC解码器170的动态范围而选择参考电压。可以使用例如电阻器产生伽马校正模块处的参考电压或者使用例如寄存器存储该伽马校正模块处的参考电压。将来自多路复用器166的输出提供给DAC 170。多个伽马共用DAC 170中的一个解码器。DAC解码器170对来自多路复用器172的输出进行操作。多路复用器172将用于存储用于红色的图像数据的红色寄存器(reg) 174a、用于存储用于绿色的图像数据的绿色寄存器(reg) 174b、和用于存储用于蓝色的图像数据的蓝色寄存器(reg) 17 多路复用。CMOS DAC 170提供单个源极驱动器输出174。在面板180侧采用多路分解器182以将来自源极驱动器162的驱动器输出174多路分解。利用例如面板180上的薄膜晶体管来实现多路分解器182。来自多路分解器182 的输出与三个数据线耦接。在面板180侧多路分解182驱动器输出174，并且驱动器输出 174进入不同的子像素(即，红色子像素、蓝色子像素和绿色子像素)。在系统160中，将源极驱动器162的输出多路复用以减少驱动器管脚的数目并且在面板180处多路分解。为了进一步改善驱动器面积的大小，在伽马选择和DAC输入的几个较早阶段中执行多路复用。例如，当在面板180处正对红色像素进行编程时，将红色数据 (红色寄存器174a)和红色伽马168a分配给DAC 170。
多路复用器166和172可以由颜色选择控制信号ColorSel控制。多路分解器182 可以由控制信号ColorSel或与多路复用控制信号ColorSel有关联的控制信号控制。如图6所示，可以顺序地对红色像素、绿色像素和蓝色像素进行编程。本领域技术人员将理解，编程顺序不限于图6的编程顺序，并且可通过使用颜色选择控制信号来改变。通常，发光显示器所需的电压的输出范围高，因而源极驱动器对电源将是轨对轨 (rail-to-rail)设计。当前，这导致使用多个CMOS解码器，导致了较大面积的源极驱动器。 参考图7，示出了具有源极驱动器192和具有用于RGB的子像素的面板220的系统190。在此系统190中，多路复用多个伽马(伽马校正、伽马电压)并且将DAC分成分开的NMOS和 PMOS组件，使得源极驱动器192的面积减小。本领域技术人员将理解，源极驱动器192和面板220可以包括图7未示出的组件。源极驱动器192包括用于红色、蓝色和绿色的伽马校正，每个伽马校正将参考电压提供给DAC解码器。基于解码器的动态范围来选择参考电压。可以使用例如电阻器产生参考电压或使用例如寄存器存储参考电压。每个伽马校正具有高电压电平伽马校正(伽马校正的高电压电平)和低电压电平伽马校正(伽马校正的低电压电平)。伽马校正的高电压电平是从预定义的参考电压到驱动器输出的高点的电平，而伽马校正的低电压电平是从预定的参考电压到伽马电压的开始的电平。预定的参考电压可以处于驱动器输出范围的中间。例如，如果驱动器范围是10V，则该预定的参考电压是5V ；该伽马校正的高电压电平是 5到10V ；并且伽马校正的低电压电平是0到5V。源极驱动器192包括驱动器输出单元194，其具有用于伽马校正的高电压电平的 PMOS多路复用器196和用于伽马校正的低电压电平的NMOS多路复用器200。在图7中， 多路复用器196将高的红色伽马校正198a、高的绿色伽马校正198b和高的蓝色伽马校正 198c多路复用，并且多路复用器200将低的红色伽马校正20 、低的绿色伽马校正202b和低的蓝色伽马校正202c多路复用。驱动器输出单元194包括DAC，其被分成分开的组件PM0S组件204(图7中的 "PM0S DAC” )和NMOS组件206 (图7中的“匪OSDAC”)。PMOS组件202包括PMOS解码器并且接收来自多路复用器196的输出。NMOS组件206包括NMOS解码器并且接收来自多路复用器200的输出。基于组件204和206中的NMOS和PMOS解码器的动态范围来选择来自伽马校正的参考电压。组件204和206中的PMOS和NMOS解码器对来自用于将红色寄存器 210a、绿色寄存器210b和蓝色寄存器210c多路复用的多路复用器208的输出进行操作。 寄存器210a、210b和210c分别对应于图5的寄存器174a、174b和174c0多路复用器196、 200和208由颜色选择控制信号ColorSel控制。驱动器输出单元194包括用于将来自PMOS和匪OS组件204和206的输出多路复用的CMOS多路复用器212。多路复用器212由来自多路复用器214的输出操作。多路复用器214基于颜色选择控制信号ColorSel来多路复用比特信号R[j]、G[i]和BR]。R[j] (G[i],B[k])是定义什么时候使用用于红色(绿色、蓝色)的伽马的哪一部分的比特。基于红色寄存器210a(210b、210c)和预定义的关于用于红色(绿色、蓝色)的伽马曲线的数据(例如，伽马值)来产生比特R[j](G[i]、BR])。多路复用器212输出单个源极驱动器输出216。当比特信号R[j]有效并且其它信号不有效时，源极驱动器192基于高的红色伽马校正或低的红色伽马校正而输出驱动器输出216。在面板220侧采用多路分解器222以多路分解源极驱动器输出216。多路分解器 222对应于图5的多路分解器182。利用例如面板220上的薄膜晶体管实现多路分解器222。 来自多路分解器222的输出与三个数据线耦接。多路分解器222可以由控制信号ColorSel 或与多路复用控制信号ColorSel有关的控制信号控制。基于来自多路分解器222的输出， 三个数据线之一有效。在面板220侧多路分解222驱动器输出216，并且驱动器输出216进入不同的子像素(即，红色子像素、蓝色子像素和绿色子像素)。基于图像数据，选择低伽马校正和高伽马校正之一。例如，如果伽马校正的高电压电平是5到10V，伽马校正的低电压电平是O到5V，并且图像数据需要6V，则将选择伽马校正的高端。基于颜色选择控制信号ColorSel，可以顺序对红色像素、绿色像素和蓝色像素进行编程，与图6类似。本领域技术人员将理解，编程顺序不限于图6的编程顺序，并且可通过使用颜色选择控制信号来改变。作为使用具有为PMOS或NMOS解码器两倍那么多的晶体管的CMOS解码器以用于输出电压的整个范围的替代，PMOS解码器204被用于较高的范围并且NMOS解码器206被用于电压的较低的范围。因而，通过使用两倍少的晶体管，将减小面积。参考图8，示出了具有源极驱动器232和具有子像素的面板270的系统230。系统 230应用于四方形(quad) RGBW像素结构。在源极驱动器232中多路复用用于白色、绿色、蓝色和红色的多个伽马校正。在源极驱动器232中，对于高电压电平和低电压电平中的每一个产生四个不同的伽马校正(白色、绿色、蓝色和低)。本领域技术人员将理解，源极驱动器 232和面板270可以包括图8未示出的组件。源极驱动器232包括用于白色、绿色、蓝色和红色的伽马校正，每个伽马校正将参考电压提供给DAC解码器。伽马校正可以使用例如电阻器产生或使用例如寄存器存储。每个伽马校正具有高电压电平伽马校正(伽马校正的高电压电平)和低电压电平伽马校正 (伽马校正的低电压电平)。如上所述，伽马校正的高电压电平是从参考电压到驱动器输出的高点的电平，而伽马校正的低电压电平是从该参考电压到该伽马电压的开始的电平。源极驱动器232包括驱动器输出单元270，其具有用于伽马校正的高电压电平的 PMOS多路复用器MOa和MOb以及用于伽马校正的低电压电平的NMOS多路复用器和 M4b。多路复用器MOa多路复用高的白色伽马校正对加和高的绿色伽马校正M2b，并且多路复用器MOb多路复用高的蓝色伽马校正M2c和高的红色伽马校正242d。多路复用器 244a多路复用低的白色伽马校正和低的绿色伽马校正246b，并且多路复用器M4b多路复用低的蓝色伽马校正和低的红色伽马校正M6d。驱动器输出单元270包括用于多路复用来自PMOS多路复用器MOa和MOb的输出的PMOS多路复用器M8、以及用于多路复用来自NMOS多路复用器和M4b的输出的 NMOS多路复用器250。基于图像数据和颜色选择，选择用于被选中的颜色的低伽马校正和高伽马校正之一。驱动器输出单元270包括DAC，其被分成如下的分开的组件用于伽马校正的高电压电平的PMOS组件252 (图8中的“PMOS DAC")和用于伽马校正的低电压电平的匪OS组件254 (图8中的“NM0SDAC”)。PMOS组件252包括PMOS解码器并且接收来自多路复用器248的输出。NMOS组件2M包括NMOS解码器并且接收来自多路复用器250的输出。基于组件252和2M中的NMOS和PMOS解码器的动态范围来选择来自伽马校正的参考电压。组件252和254中的PMOS和NMOS解码器对来自用于多路复用白色/蓝色寄存器258a和绿色/红色寄存器258b的多路复用器256的输出进行操作。白色/蓝色寄存器 258a存储用于白色/蓝色的图像数据。绿色/红色寄存器258b存储用于绿色/红色的图像数据。在RGBW结构中，每个数据线携带用于两个不同的颜色的数据。在此示例中，一个数据线携带用于白色和蓝色的数据，并且另一个数据线携带用于绿色和红色的数据。在一行中，数据线例如连接到白色像素(绿色像素)，而在下一行期间，它连接到蓝色像素(红色像素)。结果，用于白色和蓝色数据的寄存器258a被共用，并且用于绿色和红色的寄存器 258b被共用。驱动器输出单元270包括用于将来自组件252和254中的PMOS和NMOS解码器的输出多路复用的CMOS多路复用器沈0。多路复用器沈0由用于多路复用比特信号G/R[i] 和W/B[k]的多路复用器262操作。W/B[k] (G/R[j])是定义什么时候使用用于白色或蓝色 (绿色或红色)的伽马的哪一部分的比特。基于白色/蓝色寄存器258a (绿色/红色寄存器 258b)和预定义的用于白色和蓝色(绿色和红色)的伽马值而产生比特W/B[k] (G/R[j])。 多路复用器260提供源极驱动器输出沈4。当比特信号W/B[k]有效时，源极驱动器192基于高的白色伽马校正、低的白色伽马校正、高的蓝色伽马校正、低的白色伽马校正或低的蓝色伽马校正来输出源极驱动器输出 264。在面板270侧中采用多路分解器272以多路分解来自源极驱动器232的驱动器输出沈4。利用例如面板270上的薄膜晶体管实现多路分解器272。来自多路分解器272的输出与两个数据线274和276耦接。多路分解器272由与颜色选择有关的控制信号控制。 基于来自多路分解器272的输出，两个数据线274和276中的一个有效。在面板270侧多路分解272驱动器输出沈4，并且驱动器输出264进入不同的子像素(S卩，白色子像素、蓝色子像素、绿色子像素、红色子像素)。在源极驱动器232中，一个PMOS解码器2M用于较高的范围，并且一个NMOS解码器邪4用于电压的较低的范围。因而，通过使用与CMOS解码器相比两倍少的晶体管，将减小面积。在面板270中，作为具有并排的四个子像素(即红色子像素、绿色子像素、蓝色子像素和白色子像素)的代替，以四方形排列地配置它们，其中用于两种颜色的两个子像素位于一行，而其它两种颜色位于另一行。在此示例中，一个数据线274携带用于白色和蓝色子像素278a和278b的数据，并且另一个数据线276携带用于绿色和红色子像素278c和 278d的数据，如图9所示。子像素被分成两行和两列。因而，源极驱动器每次提供用于两个子像素的数据。参考图10，示出了具有源极驱动器观2、具有像素的面板320、和外部伽马缓冲区 290的系统观0。系统280应用于RGB像素结构。在外部缓冲区四0中多路复用用于红色、 绿色和蓝色的多个伽马校正。外部伽马缓冲区290位于源极驱动器区域282之外(例如， 源极驱动器IC之外)。伽马电压在外部产生并且通过外部伽马缓冲区290中的缓冲器而施加到源极驱动器观2。在显示器侧320，多路分解用来为每一个颜色提供数据。本领域技术人员将理解，源极驱动器观2、外部伽马缓冲区290和面板320可以包括图10未示出的组件。在外部伽马缓冲区四0中采用PMOS多路复用器292用于伽马校正的高电压电平， 并且在外部伽马缓冲区四0中采用NMOS多路复用器294用于伽马校正的低电压电平。多路复用器292多路复用高的红色伽马校正296a、高的绿色伽马校正和高的蓝色伽马校正^6c，并且多路复用器294多路复用低的红色伽马校正298a、低的绿色伽马校正^Sb和低的蓝色伽马校正^8c。伽马校正296a、四乩和分别对应于图7的伽马校正198a、 198b和198c，并且位于源极驱动器282之外。伽马校正298aJ98b和分别对应于图7 的伽马校正20加、20沘和202c，并且位于源极驱动器282之外。PMOS和NMOS多路复用器 292和294分别对应于图7的多路复用器196和200，并且位于源极驱动器282之外。将来自PMOS和NMOS多路复用器292和四4的输出提供给源极驱动器282。源极驱动器282包括驱动器输出单元观4。驱动器输出单元284包括DAC，其被分成如下的分开的组件=PMOS组件300 (图10中的“PMOS DAC")和匪OS组件302 (图10中的“NMOS DAC")。PMOS和匪OS组件300和302分别对应于图7的PMOS和匪OS组件204 和206。PMOS组件300包括PMOS解码器并且接收来自多路复用器四2的输出。NMOS组件 302包括NMOS解码器并且接收来自多路复用器四4的输出。组件300和302中的PMOS和 NMOS解码器对来自用于将红色寄存器306a、绿色寄存器306b和蓝色寄存器306c多路复用的多路复用器304的输出进行操作。寄存器306a、306b和306b分别对应于图7的寄存器 210a,210b 和 210c。驱动器输出单元284包括用于将来自PMOS和匪OS组件300和302的输出多路复用的CMOS多路复用器308。多路复用器308由用于多路复用比特信号R[j]、G[i]和B[k] 的多路复用器310操作。多路复用器308和310分别对应于图7的多路复用器212和214。 多路复用器308输出单个源极驱动器输出316。在面板320侧采用多路分解器322以将来自源极驱动器282的驱动器输出264多路分解。多路分解器322对应于图5的多路分解器182。利用例如面板320上的薄膜晶体管实现多路分解器322。来自多路分解器322的输出与三个数据线耦接。多路分解器322 由与颜色选择有关的控制信号控制。基于来自多路分解器322的输出，三个数据线之一有效。在面板320侧多路分解322驱动器输出316，并且驱动器输出316进入不同的子像素 (即，红色子像素、蓝色子像素、绿色子像素)。在此示例中，PMOS解码器组件300用于较高的范围，并且NMOS解码器组件302用于电压的较低的范围。因而，通过使用与CMOS解码器相比两倍少的晶体管，将减小源极面积。另外，伽马被多路复用并且从源极驱动器282区域的外部提供，因而伽马校正所需的输入的数目也减少了。对于小的显示器，伽马校正是内部可编程的。用于伽马校正的数据被存储在内部寄存器中。为了减少伽马寄存器、DAC电阻梯(resistive ladder)和DAC解码器的数目， 多路复用伽马寄存器，如图11所示。为了对每个颜色进行编程，将相应的伽马颜色分配给伽马模块。参考图11，示出了具有源极驱动器332和具有像素的面板360的系统330。该系统应用于四方形RGB像素结构。在源极驱动器332中多路复用用于红色、绿色和蓝色的多个伽马校正。本领域技术人员将理解，源极驱动器332和面板360可以包括图11未示出的组件。源极驱动器332包括驱动器输出单元334，其具有用于多路复用红色伽马寄存器 342a、绿色伽马寄存器342b和蓝色伽马寄存器342c的多路复用器340，每个寄存器用于存储相应的伽马校正数据。在内部编程(可配置)伽马校正，并且将用于伽马校正的数据存储在寄存器中。驱动器输出单元334包括伽马电路344，其用于基于来自多路复用器340的它的输入信号(即，来自伽马寄存器34h、342b、342c的数据)来产生伽马电压。伽马电路 344可以是例如但不限于，数字式分压器(potentiometer)或DAC。驱动器输出单元334包括CMOS DAC 346，其具有解码器并且接收来自伽马校正 ；344的输出。DAC 346中的DAC解码器对来自用于多路复用红色寄存器350a、绿色寄存器 350b和蓝色寄存器350c的多路复用器348的输出进行操作。寄存器350a、350b和350c分别对应于图5的寄存器174a、174b和17如。在面板360中的多路分解器362处多路分解来自DAC解码器；346的驱动器输出；348，并且该驱动器输出348进入不同的子像素(例如，红色子像素、绿色子像素和蓝色子像素)。利用例如面板360上的薄膜晶体管实现多路分解器 362。为了进一步改善源极驱动器区域，DAC被分成NMOS和PMOS解码器，如图12所示。 参考图12，示出了具有源极驱动器372和具有像素的面板420的系统370。系统370应用于RGB像素结构。在源极驱动器372中多路复用用于红色、绿色和蓝色的多个伽马校正。本领域技术人员将理解，源极驱动器372和面板420可以包括图12未示出的组件。源极驱动器372包括驱动器输出单元374，其具有用于多路复用红色伽马寄存器 38 、绿色伽马寄存器38 和蓝色伽马寄存器382c的多路复用器380。伽马寄存器38加、 382b和382c分别对应于图11的伽马寄存器；34加、34213和:342c。驱动器输出单元374包括高伽马电路384和低伽马电路386。高伽马电路384基于来自多路复用器380的它的输入信号(即，来自伽马寄存器38h、382b、382c的数据)而产生高伽马电压。低伽马电路386 基于来自多路复用器380的它的输入信号(即，来自伽马寄存器38h、382b、382c的数据) 而产生低伽马电压。伽马电路384和386中的每一个可以是例如但不限于，数字式分压器或 DAC。驱动器输出单元374包括PMOS和NMOS组件390和392。PMOS组件390包括PMOS 解码器并且是为高伽马384设置的。NMOS组件392包括NMOS解码器并且是为低伽马386 设置的。PMOS和NMOS组件390和392对应于图7的PMOS和NMOS组件204和206。组件 390和392中的PMOS和NMOS解码器对来自用于将红色寄存器396a、绿色寄存器396b和蓝色寄存器396c多路复用的多路复用器394的输出进行操作。寄存器396a、396b和396c分别对应于图5的寄存器174a、174b和174c (图7的210a,210b和210c)。驱动器输出单元374包括用于将来自组件390和392中的PMOS和NMOS解码器的输出多路复用的CMOS多路复用器400。多路复用器400由用于多路复用比特信号R[j]、 G[i]和B[k]的多路复用器402操作。比特信号R[j]、G[i]和B[k]对应于图8的比特信号R[j]、G[i]和BR]。多路复用器400输出源极驱动器输出404。在面板420侧采用多路分解器422以将来自源极驱动器372的驱动器输出404多路分解。多路分解器422对应于图5的多路分解器182。利用例如面板420上的薄膜晶体管实现多路分解器422。来自多路分解器422的输出与三个数据线耦接。多路分解器422由与颜色选择有关的控制信号控制。基于来自多路分解器422的输出，三个数据线之一有效。在面板420侧多路分解422驱动器输出404，并且驱动器输出404进入不同的子像素 (即，红色子像素、蓝色子像素、绿色子像素)。为了发展(develop)源极驱动器中的多路转换，多路复用用于每一个颜色的数据，如图13所示。图13示出了用于扫描用于传统显示器系统的面板的源极驱动器450。 源极驱动器450包括移位寄存器单元452和锁存器单元456。移位寄存器单元452包括多个移位寄存器45^-4Md，并且接收锁存器信号。锁存器单元456包括多个锁存器电路 458a-458d，它们分别用于移位寄存器45^_4Mb。每个锁存器电路458a、458b、458c、458d 响应于来自相应的移位寄存器的锁存器信号来锁存数字图像信号。由多路复用器460多路复用来自三个锁存器电路458a、458b和458c的输出以输出R、G、B图像信号。多路复用460 用于每一个颜色的数据。DAC 462包括用于对来自多路复用器460的输出进行解码以输出模拟图像信号的解码器。为了进一步减小源极区，锁存器单元456被替换为移位寄存器，如图14所示。参考图14，示出了用于显示器系统的源极驱动器480。源极驱动器480包括第一级移位寄存器单元482、第二级锁存和移位单元486、和DAC单元。图13的多路复用器460没有实现在源极驱动器480侧中。移位寄存器单元482包括多个移位寄存器，并且每个移位寄存器接收锁存器信号。锁存和移位单元486包括多个锁存和移位寄存器，其分别用于移位寄存器单元482中的移位寄存器。在图14中，示出四个移位寄存器48^-484d作为移位寄存器单元482的组件的示例。在图14中，示出四个锁存和移位寄存器488a-488d作为锁存和移位单元486的组件的示例。在图14中，示出一个DAC 490作为DAC单元的元件。DAC 490具有解码器。DAC 490与锁存和移位寄存器488c耦接，其对它的输入进行解码并输出源极驱动器输出492。本领域技术人员将理解，移位寄存器的数目以及锁存和移位寄存器的数目不限于四个并且可以变化。本领域技术人员将理解，源极驱动器480可以包括图14中未示出的组件。本领域技术人员将理解，源极驱动器480的DAC单元可以包括多于一个DAC。在一个示例中，DAC单元包括以M个为间隔而连接的多个DAC。第二级锁存和移位单元486中的每个锁存和移位寄存器能够复制它的输入信号并且在下一激活信号以前保持它原封不动。到锁存和移位寄存器的输入信号可以来自相应的第一级移位寄存器或该链中的前一锁存和移位寄存器。结果，锁存和移位寄存器能够存储来自第一级移位寄存器的用于行的数据或者它可以将它自己的数据移位到后续的单元。 例如，锁存和移位寄存器488a响应于来自相应的移位寄存器48 的激活信号来锁存数字图像信号。将锁存的信号移位到下一锁存和移位寄存器488b。在将用于行的输入信号存储在移位寄存器单元482中之后，第二级锁存器单元 486被激活并且复制来自移位寄存器单元482的信号。在那之后，第二级锁存器单元486将数据一个接一个地移位到与锁存器单元以M个为间隔连接而连接的DAC，其中M定义多路转换的阶次(order)。在对第一颜色数据进行编程之后，将锁存器数据移位所需的位数，以使得将第二数据存储在与DAC 490连接的锁存器488c中。对于其它颜色也执行此操作，直到全部颜色都被编程。此实施方式结果得到了更简单的布线(routing)和更小的管芯面积。本领域技术人员将理解，面板侧可以具有用于多路分解与M多路复用操作有关的源极驱动器480输出的多路分解器。本领域技术人员将理解，源极驱动器480可应用于单色显示器。参考图15，示出了用于显示器系统的源极驱动器500。为了发展DAC解码器，使用高电压制造工艺，其导致大的管芯面积。作为具有覆盖整个输出电压范围(例如，0到15) 的一个伽马曲线的代替，源极驱动器500使用在较低电压范围中的多个较小的偏移伽马曲线段(部分)，这些偏移伽马曲线段是从整个伽马曲线的不同的部分提取出的。源极驱动器500包括用于改变显示器的颜色(灰度级)映射的伽马模块502、用于产生参考电压的电阻梯504、和用于偏移伽马曲线部分的交迭的(overlap)多路复用器模块 506。交迭的多路复用器模块506包括多个多路复用器，每个多路复用器用于多路复用用于不同颜色的参考电压。在图15中，示出三个多路复用器508a、508b和508c作为交迭的多路复用器模块506的组件的示例。相邻的多路复用器覆盖输出电压的不同的范围，具有该范围的开始和结尾。但是，一个多路复用器中的一个范围的结尾和相邻的多路复用器中的另一个范围的开始彼此交迭。该交迭提供了实现不同的伽马曲线的灵活性。相同的输入正在用于两个多路复用器。源极驱动器500包括被分段成用于偏移伽马曲线部分的多个低电压解码器的DAC 解码器部分。在图15中，示出三个低电压解码器510a、510b和510c作为DAC解码器的元件，每个低电压解码器都在低电压处操作。两个相邻的解码器共用它们的动态范围的一小部分。可编程的解码器512根据伽马曲线来定义每个解码器510a-510c的边界。这使得能够针对不同的应用而具有不同的伽马曲线。在图16A中，示出了主伽马曲线的示例。图16A的主伽马曲线530具有从0到IOV 的范围。在图16B中，图16A的主伽马曲线530被分段成多个偏移伽马曲线部分M0542 和M4。每个偏移伽马曲线部分具有与主伽马曲线530的同一部分对应的形状，并且具有0 到5V的电压范围。伽马曲线部分542偏移了-5V。伽马曲线部分542偏移了-10V。使用偏移伽马曲线部分，与伽马校正有关的内部电路被偏移到较低的电压。伽马曲线部分可以被内部编程或者从外部区域或设备输入。显示器系统可以包括用于编程/定义偏移伽马曲线部分的模块。此模块可以被集成或与可编程的解码器512结合工作。参考图15和图16B，为一个偏移伽马曲线部分(例如，图16B的M0)分配多路复用器508a，并且低电压解码器510a使用该偏移伽马曲线部分。为另一个偏移伽马曲线部分 (例如，图分配多路复用器508b，并且低电压解码器510b使用该偏移伽马曲线部分。为另一个偏移伽马曲线部分(例如，图分配多路复用器508c，并且低电压解码器510c使用该偏移伽马曲线部分。低电压解码器510a、510b和510c是可编程的。源极驱动器500包括输出缓冲器516。输出缓冲器516基于来自解码器的输出和偏移电压来输出源极驱动器输出520。基于像素电路数据，选择具有它的相应的解码器的一个偏移伽马曲线部分。然后将数据传递到输出缓冲器516。为了产生需要的电压，在输出缓冲器516处将产生的电压上移。如果从图16B的第二伽马曲线部分542选择电压，则在输出缓冲器516处将它偏移5V 以代替(coverfor)原始的偏移。每个段处于它自己的阱(well)中，以使得体偏置可以被相应地调节。可以以低电压工艺实现解码器，得到较小的管芯面积(节省了超过三倍)。参考图17，示出了显示器系统600的示例。系统600包括控制器602、源极驱动器 IC 604、栅极驱动器IC 606、和面板608。栅极驱动器606可以包括图1A-1B的栅极驱动器 102或图3A-;3B的栅极驱动器132。面板608包括具有多个像素(或子像素)610的像素阵列和多路分解器612。多路分解器612可以包括图1A-1B的多路分解器112或图3A-3B的多路分解器142。控制器602控制源极驱动器604和栅极驱动器606。控制器602还产生控制信号614以操作多路分解器612，该控制信号614可以对应于图IA或图3A的控制信号 CTRL(k)。利用例如面板608上的薄膜晶体管实现多路分解器612。参考图18，示出了显示器系统630的示例。系统530包括控制器632、源极驱动器 IC 634、栅极驱动器IC 636、和面板638。源极驱动器632可以包括图5的源极驱动器162、 图7的192、图8的232、图10的观2、图11的332或图12的372。面板638包括具有多个像素(或子像素)610的像素阵列和多路分解器642。多路分解器642可以包括图5的多路分解器182、图7的222、图8的272、图10的322、图11的362或图12的422。控制器632 控制源极驱动器634和栅极驱动器636。控制器632还产生控制信号644以操作多路分解器632。利用例如面板638上的薄膜晶体管实现多路分解器642。系统630可以包括图10 的外部伽马四0。参考图19，示出了具有图14或图15的源极驱动器元件的显示器系统660的示例。 系统660包括控制器662、源极驱动器IC 664、栅极驱动器IC 666、和面板668。面板668 包括具有多个像素(或子像素)610的像素阵列。控制器662控制源极驱动器664和栅极驱动器666。控制器662控制例如图14的移位寄存器单元482以及锁存和移位单元486或图15的交迭的多路复用器模块506和低电压解码器510a-510b。在上述示例中，分开描述栅极驱动器和源极驱动器。但是，本领域技术人员将理解，图IA和图;3B的栅极驱动器中的任何一个可以与图6-15的源极驱动器一起使用。
权利要求
1.一种显示器系统，包括驱动器，用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器包括驱动器输出单元，用于向面板提供用于激活多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。
2.根据权利要求1所述的显示器系统，其中该驱动器是栅极驱动器。
3.根据权利要求2所述的显示器系统，其中该驱动器输出单元包括至少一个多路复用器，该多路复用器用于多路复用驱动器信号以提供该单个驱动器输出ο
4.根据权利要求3所述的显示器系统，其中该面板包括多路分解器，该多路分解器具有用于激活第一线的多个开关模块，每个开关模块接收来自该至少一个多路复用器的输出。
5.根据权利要求1所述的显示器系统，其中该驱动器是源极驱动器。
6.根据权利要求5所述的显示器系统，其中该驱动器输出单元包括解码器，该解码器基于来自用于多路复用多个颜色的伽马校正的多路复用器的输出， 来对图像数据进行解码以输出该信号驱动器输出。
7.根据权利要求6所述的显示器系统，其中该解码器包括 PMOS解码器，用于高电压电平伽马校正；和NMOS解码器，用于低电压电平伽马校正。
8.根据权利要求7所述的显示器系统，其中该多路复用器包括 PMOS多路复用器，用于多路复用多个颜色的高电压电平伽马校正；和 NMOS多路复用器，用于多路复用多个颜色的低电压电平伽马校正。
9.根据权利要求7所述的显示器系统，其中该多路复用器与用于存储多个颜色的伽马校正数据的多个寄存器耦接，并且其中该驱动器输出单元包括伽马电路，用于基于来自该多路复用器的输出而产生伽马电压。
10.根据权利要求9所述的显示器系统，其中该伽马电路包括用于高电压电平伽马校正的第一伽马电路和用于低电压电平伽马校正的第二伽马电路。
11.一种操作权利要求1的显示器系统的方法，该方法包括 从驱动器向面板提供单个驱动器输出；和多路分解该单个驱动器输出以激活多个第一线。
12.—种显示器系统，包括驱动器，用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器包括移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；和解码器单元，包括至少一个与多个锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在多个锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。
13.根据权利要求12所述的显示器系统，其中该解码器单元包括以M个为间隔地(M: 整数)与该锁存和移位电路中的一个连接的多个解码器。
14.一种用于权利要求12的显示器系统的方法，包括在移位寄存器单元中的每个移位寄存器中存储用于一行的图像信号； 将来自该移位寄存器单元的图像信号锁存到锁存和移位寄存器单元中； 将锁存和移位寄存器中的每个图像信号移位到解码器单元。
15.一种显示器系统，包括驱动器，用于操作具有多个像素的面板，该驱动器包括多个多路复用器，用于多个偏移伽马曲线部分，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压； 多个解码器，用于该多个多路复用器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压而提供驱动器输出。
16.根据权利要求15所述的显示器系统，其中该多路复用器彼此交迭。
17.一种操作权利要求15的显示器系统的方法，包括 基于图像数据来选择偏移伽马曲线部分中的一个；在相应的解码器中解码之后移动该图像数据，以补偿偏移电压。
全文摘要
提供了显示器系统及其驱动方法。该系统包括驱动器，该驱动器用于操作具有通过多个第一线和至少一个第二线布置的多个像素的面板，该驱动器包括驱动器输出单元，用于向面板提供用于激活多个第一线的单个驱动器输出，该单个驱动器输出在面板上被多路分解以激活每个第一线。该系统包括驱动器，用于操作具有通过多个数据线和至少一个扫描线布置的多个像素的面板，该驱动器包括移位寄存器单元，包括多个移位寄存器；锁存和移位寄存器单元，包括用于该多个移位寄存器的多个锁存和移位电路，每个锁存和移位电路存储来自相应的移位寄存器的图像信号或将该图像信号移位到下一锁存和移位电路；和解码器单元，包括至少一个与该锁存和移位电路中的一个锁存和移位电路耦接的解码器，用于对锁存在该锁存和移位电路中的该个锁存和移位电路中的图像信号进行解码以提供驱动器输出。该系统包括驱动器，该驱动器用于操作具有多个像素的面板，该驱动器包括多个多路复用器，用于多个偏移伽马曲线部分，每个偏移伽马曲线部分具有比主伽马曲线的第二范围小的第一范围，偏移伽马曲线部分中的至少一个偏移伽马曲线部分偏移离开该主伽马曲线的相应部分预定的电压；用于该多个多路复用器的多个解码器；和输出缓冲器，用于基于来自该解码器的输出和该预定的电压而提供驱动器输出。
文档编号G09G3/20GK102165511SQ200980137143
公开日2011年8月24日 申请日期2009年7月28日 优先权日2008年7月29日
发明者A·内森, G·R·查基, V·古普塔, 李孔宁 申请人:伊格尼斯创新公司
最新回复(0)