2位数码管模块的制作方法
专利名称：2位数码管模块的制作方法
技术领域：
2位数码管模块技术领域：
本实用新型涉及电子领域，特别是涉及一种2位数码管模块。背景技术：
数码管是一类显示屏，通过对其不同的管脚输入相对的电流，会使其发亮，从而显 示出数字，一般能够显示时间、日期和温度等所有可用于数字表示的参数。由于其价格便 宜、使用简单，在电器中，特别是家电领域应用极为广泛，如空调、热水器、冰箱等，可见其普 及程度。一般的，现有技术中通常采用2根控制线和8根数据线来控制2位数码管，这样便 导致在整个电路板设计时占用电路板的空间比较大。且目前越来越多的DIY用户也想将数码管或其他电路板应用到各种电子玩具或 自制的电器中，以实现电子玩具或自制电器的可读性和可测试性。但由于现在市场上普遍 的电子玩具中的电路板都是一个不可拆分的整体，这样使得电子玩具产品的功能固定尤其 是在电路中某一个单元发生故障时，整个产品将无法正常工作；对于某些喜欢动手拆卸或 拼装玩具的用户来讲，无法了解该玩具中的电子构建的各个功能单元的结构及功能，失去 了应有的趣味性。针对于市场这些电路板的缺陷，需提出一种新的可拆卸的电路板以便使用者更好 地利用。
实用新型内容本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳 实施例。在本部分以及本申请的说明书摘要和实用新型名称中可能会做些简化或省略以避 免使本部分、说明书摘要和实用新型名称的目的模糊，而这种简化或省略不能用于限制本 实用新型的范围。本实用新型的目的在于提供一种2位数码管模块，其与其他同类型接口的单一功 能性的模块通过导线连接，在获取信号后显示对应的数字。根据本实用新型的目的，本实用新型提供一种2位数码管模块，其包括一块电路 板和安装在所述电路板上的一输入插座和一 2位数码管，其中所述电路板中包含有一移位 寄存器电路和一控制驱动电路，其中输入信号通过所述输入插座输送给所述移位寄存器电 路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述2位数码管 点亮；所述电路板上设置有便于将该2位数码管模块固定于其他物件上的穿孔。进一步的，所述输入插座包括四个导电端子，分别为第一导电端子VCC、第二导电 端子DATA、第三导电端子CLK、第四导电端子GND，其中所述第二导电端子DATA用于输入串 行信号，第三导电端子CLK用于输入时钟信号。进一步的，所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻 和第二排阻。更进一步的，所述输入插座的第二导电端子DATA与第一移位寄存器的引脚DSA和 引脚DSB电性连接，所述输入插座的第三导电端子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器的引脚Q0-Q3分别与第一排阻的左排引脚 电性相连，所述第一移位寄存器的引脚Q4-Q7分别与第二排阻的左排引脚电性相连；第一 移位寄存器的引脚Q7与第二移位寄存器的引脚DSA和引脚DSB电性相连。更进一步的，所述2位数码管为10脚数码管或18脚数码管。进一步的，所述控制驱动电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一 晶体管和第二晶体管。更进一步的，所述移位寄存器电路中的第二移位寄存器的引脚QO与所述控制驱 动电路中的第一电阻的一端电性连接，所述第一电阻的另一端与第一晶体管的基极相连; 第一晶体管的发射极与电源VCC相连，第一晶体管的集电极与所述2位数码管的引脚COMl 相连；所述第二移位寄存器的引脚Ql与所述控制驱动电路中的所述第二电阻的一端电性 连接，所述第二电阻的另一端与第二晶体管的基极相连；第二晶体管的发射极与电源VCC 相连，第二晶体管的集电极与所述2位数码管的引脚COM2相连；所述第三电阻的一端与电 源VCC相连，其另一端连接在所述第一电阻和第一晶体管之间的一点上；所述第四电阻的 一端与电源VCC相连，其另一端连接在所述第二电阻和第二晶体管之间的一点上。进一步的，所述电路板为一矩形，其中所述输入插座位于电路板的一个边上。与现有技术相比，本实用新型中的移位寄存器电路根据输入信号以点亮数码管， 其输出信号可以控制驱动电路以选择是左边的数字还是右边的数字。这样根据动态扫描 法，可以点亮所有的数码管，另外，所述2位数码管模块上还设有穿孔可以方便地将所述2 位数码管安装固定于其他物件上，便于拆卸。
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图 获得其它的附图。其中图1为本实用新型中的2位数码管模块的结构图；图2为本实用新型中输入插座的立体图；图3为10脚数码管和18脚数码管的示意图；图4为本实用新型中移位寄存器电路在一个实施例中的电路图；图5为数据移入及对应的数码管排列和引脚分布示意图；图6为8脚数码管的字型代码示意图；图7为本实用新型中控制驱动电路在一个实施例中的电路图；和图8为移入不同信号的示意图。
具体实施方式
本实用新型的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来 直接或间接地模拟本实用新型技术方案的运作。为透彻的理解本实用新型，在接下来的描 述中陈述了很多特定细节。而在没有这些特定细节时，本实用新型则可能仍可实现。所属 领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍 他们的工作本质。换句话说，为避免混淆本实用新型的目的，由于熟知的方法和程序已经容 易理解，因此它们并未被详细描述。[0032]此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方 式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指 同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个 或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也 不构成对本实用新型的限制。本实用新型提供一种2位数码管模块，其中的移位寄存器电路根据输入的信号来 驱动数码管的各个分段，移位寄存器电路的输出驱动控制驱动电路以选中左边的数字或右 边的数字，这样便实现了数码管的数字显示。图1为本实用新型中的2位数码管模块100的结构图，所述2位数码管模块100 包括电路板110以及安装在所述电路板110上的输入插座120和一 2位数码管130，其中所 述电路板110包括移位寄存器电路(未示出)和控制驱动电路(未示出)，输入信号通过 所述输入插座120输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述 控制驱动电路中以控制驱动所述2位数码管130点亮；所述电路板110上设置有便于将该 2位数码管模块固定于其他物件上的穿孔140。所述输入插座120包括四个导电端子，分别为第一导电端子VCC、第二导电端子 DATA、第三导电端子CLK和第四导电端子GND，其中，所述第二导电端子DATA用于输入串 行信号，第三导电端子CLK用于输入时钟信号。其具体结构可参见图2，图2为本实用新型 中输入插座的立体图，其所述输入插座120包含有第一导电端子VCC (1201)，第二导电端子 DATA (1202)，第三导电端子CLK (1203)和第四导电端子GND (1204)。在一个优选的实施例 中，从上看图2中示出的输入插座120，则可以使得所述导电端子按照如下顺序排列第一 导电端子VCC (1201)、第二导电端子DATA (1202)、第三导电端子CLK (1203)和第四导电端子 GND (1204)。所述输入插座120的外壳为绝缘材料。所述2位数码管130可以选用10脚数码管或18脚数码管，其具体可参见图3所 示，其中所述10脚数码管从引脚1到引脚10分别为引脚E、引脚D、引脚C、引脚G、引脚DP、 引脚COM2、引脚A、引脚B、引脚COMl以及引脚F ；所述18脚数码管从引脚1到引脚18分 别为引脚E、引脚D、引脚C、引脚DP、引脚E、引脚D、引脚G、引脚C、引脚DP、引脚B、引脚A、 引脚F、引脚COM2、引脚C0M1、引脚B、引脚A、引脚G以及引脚F。一般的，市场上的10脚数 码管和18脚数码管分别具有不同的封装，在实际应用中只要连接一个即可实现2位数码管 130的显示，可以根据实际购买的数码管是10脚数码管还是18脚数码管来决定焊哪一个。 这两种数码管的显示数字的原理是一样的，通常18脚数码管需要在外部把两个数码管的 A-G, DP对应的脚连起来，而10脚数码管在内部已经连起来了。所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻和第二排 阻，其中所述第一移位寄存器和第二移位寄存器可以采用74HC164移位寄存器，所述第一 排阻和第二排阻可以采用RPACK4排阻。具体电路连接可参见图4所示。图4为本实用新型中移位寄存器电路在一个实施例中的电路图。其中第一移位寄 存器Ul的引脚DSA、引脚DSB作为输入端；引脚Q0-Q3为输出端，引脚GND接地，引脚CP接 时钟，引脚MR接电源VCC，引脚Q4-Q7为输出端。第二移位寄存器U2与第一移位寄存器Ul 相同。排阻RPl和排阻RP2中均含有四个并联的电阻，其可以用于对数码管中的发光二极 管进行限流，以保证二极管的安全。[0039]其移位寄存器电路具体结构如下所述输入插座120的第二导电端子DATA与第一 移位寄存器Ul的引脚DSA和引脚DSB电性连接，所述输入插座120的第三导电端子CLK分 别与第一移位寄存器Ul和第二移位寄存器U2的引脚CP相连；所述第一移位寄存器的引脚 Q0-Q3分别与第一排阻RPl的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分别 与第二排阻RP2的左排引脚电性相连；第一移位寄存器Ul的引脚Q7与第二移位寄存器U2 的引脚DSA和引脚DSB电性连接；第一排阻RPl和第二排阻RP2的右排引脚分派与数码管 的引脚A-G、DP连接。这里为了方便理解数码管排列及引脚分布，可参见图5所示，其中图(A)则表明每 当CLK处于上升沿的时候，则将其对应的DATA输入到所述移位寄存器电路中。通常每次通 过输入插座120的导电端子DATA给移位寄存器电路发送2个字节16位的数据，发送位顺 序(由低位开始)可见图(B)，其中“-”表示无效位，任意电平均可。可知，前8位输入给所 述第一移位寄存器Ul，而后8位则输入给所述第二移位寄存器U2。 由此可知，通过上述连接第一移位寄存器Ul可以根据前8位数据的输入来驱动数 码管不同的引脚所连接的分段LED。市场上的八段数码管的字型代码可参见图6，可知一个 八段数码管包括A段-G段的LED，DP则表示小数点。根据几个点亮的分段的组合则可以组 成从0到9的数字。所述控制驱动电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一晶体管和 第二晶体管，其中第一晶体管和第二晶体管可以采用PNP 9012晶体管。其具体结构可参见 图7所示。图7为本实用新型中控制驱动电路在一个实施例中的电路图。其中所述移位寄存 器电路中的第二移位寄存器U2的引脚QO与所述控制驱动电路中的第一电阻的一端电 性连接，所述第一电阻Rl的另一端与第一晶体管Ql的基极相连；第一晶体管Ql的发射极 与电源VCC相连，第一晶体管Ql的集电极与所述2位数码管的引脚COMl相连；所述第二移 位寄存器U2的引脚Ql与所述控制驱动电路中的所述第二电阻R2的一端电性连接，所述第 二电阻R2的另一端与第二晶体管Q2的基极相连；第二晶体管Q2的发射极与电源VCC相 连，第二晶体管Q2的集电极与所述2位数码管的引脚COM2相连；所述第三电阻R3的一端 与电源VCC相连，其另一端连接在所述第一电阻Rl和第一晶体管Ql之间的一点上；所述第 四电阻R4的一端与电源VCC相连，其另一端连接在所述第二电阻R2和第二晶体管Q2之间 的一点上。在具体实施例中，所述第一电阻Rl、第二电阻R2、第三电阻R3和第四电阻R4的阻 值均为lk。结合图4可知，所述第二移位寄存器U2的引脚QO和引脚Ql输出的信号LEDl和 LED2可以分别控制所述控制驱动电路以对所述2位数码管130中的数字做出选择，如当信 号LEDl为低电平时则选中与引脚COMl连接的数字，即左边数字，而当信号LED2为低电平 时则选中与引脚COM2连接的数字，右边数字。根据动态扫描法，则可以点亮所有的数码管。这里，图1中示意的2位数码管模块100上显示了两个穿孔140，当然，在实际应用 中，也可以根据需要选择不同个数的穿孔140，且其形状及穿孔的位置也可以根据需要来进 行合理地设定。在一个实施例中，通过2根控制线每次向所述2位数码管100中移入2个字节(即
616位)的数据，每一位数据均为低电平有效，即只要数码管的对应分段的电平为0则点亮该 分段的LED灯。这里可参见图8所示，图8中列出移入的不同信号。其中，当移入的DATA 信号为图8中的(A)中列出的信号时，其中LEDl对应的电平为0，则点亮第一个数码管；当 移入为⑶中的信号时，其中LED2对应的电平为0，则电路第二个数码管；当移入为(C)中 的信号时，其中LEDl对应的电平为0，且B段和C段的电平为0，则表示第一个数码管显示 为1。综上所述，本实用新型通过两个移位寄存器来分别控制数字的选择以及数字上各 分段的选择，从而根据动态扫描法，实现2位数码管对数字的显示，且所述2位数码管模块 上的输入插座可以将本实用新型的数码管模块与同类型的接口进行连接，以形成各种各样 可显示数字的系统。上述说明已经充分揭露了本实用新型的具体实施方式
。需要指出的是，熟悉该领 域的技术人员对本实用新型的具体实施方式
所做的任何改动均不脱离本实用新型的权利 要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方 式。
权利要求1.一种2位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座和一 2位数码管，其特征在于所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号通过所述输入 插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路 中以控制驱动所述2位数码管点亮；所述电路板上设置有穿孔。
2.根据权利要求1所述的2位数码管模块，其特征在于所述输入插座包括四个导电 端子，分别为第一导电端子VCC、第二导电端子DATA、第三导电端子CLK、第四导电端子GND， 其中所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。
3.根据权利要求1所述的2位数码管模块，其特征在于所述移位寄存器电路包括第 一移位寄存器、第二移位寄存器、第一排阻和第二排阻。
4.根据权利要求2或3所述的2位数码管模块，其特征在于所述输入插座的第二导电 端子DATA与第一移位寄存器的引脚DSA和引脚DSB电性连接，所述输入插座的第三导电端 子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器 的引脚Q0-Q3分别与第一排阻的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分 别与第二排阻的左排引脚电性相连；第一移位寄存器的引脚Q7与第二移位寄存器的引脚 DSA和引脚DSB电性相连。
5.根据权利要求4所述的2位数码管模块，其特征在于所述2位数码管为10脚数码 管或18脚数码管。
6.根据权利要求1所述2位数码管模块，其特征在于所述控制驱动电路包括第一电 阻、第二电阻、第三电阻、第四电阻、第一晶体管和第二晶体管。
7.根据权利要求3或6所述的2位数码管模块，其特征在于所述移位寄存器电路中 的第二移位寄存器的引脚QO与所述控制驱动电路中的第一电阻的一端电性连接，所述第 一电阻的另一端与第一晶体管的基极相连；第一晶体管的发射极与电源VCC相连，第一晶 体管的集电极与所述2位数码管的引脚COMl相连；所述第二移位寄存器的引脚Ql与所述 控制驱动电路中的所述第二电阻的一端电性连接，所述第二电阻的另一端与第二晶体管的 基极相连；第二晶体管的发射极与电源VCC相连，第二晶体管的集电极与所述2位数码管的 引脚COM2相连；所述第三电阻的一端与电源VCC相连，其另一端连接在所述第一电阻和第 一晶体管之间的一点上；所述第四电阻的一端与电源VCC相连，其另一端连接在所述第二 电阻和第二晶体管之间的一点上。
8.根据权利要求1所述的2位数码管模块，其特征在于所述电路板为一矩形，其中所 述输入插座位于电路板的一个边上。
专利摘要本实用新型提供一种2位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座和一2位数码管，其中所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述2位数码管点亮；所述电路板上设置有便于将该2位数码管模块固定于其他物件上的穿孔。
文档编号G09G3/14GK201886737SQ201020585550
公开日2011年6月29日 申请日期2010年10月29日 优先权日2010年10月29日
发明者徐志强, 曹伟勋 申请人:无锡爱睿芯电子有限公司
技术领域：
2位数码管模块技术领域：
本实用新型涉及电子领域，特别是涉及一种2位数码管模块。背景技术：
数码管是一类显示屏，通过对其不同的管脚输入相对的电流，会使其发亮，从而显 示出数字，一般能够显示时间、日期和温度等所有可用于数字表示的参数。由于其价格便 宜、使用简单，在电器中，特别是家电领域应用极为广泛，如空调、热水器、冰箱等，可见其普 及程度。一般的，现有技术中通常采用2根控制线和8根数据线来控制2位数码管，这样便 导致在整个电路板设计时占用电路板的空间比较大。且目前越来越多的DIY用户也想将数码管或其他电路板应用到各种电子玩具或 自制的电器中，以实现电子玩具或自制电器的可读性和可测试性。但由于现在市场上普遍 的电子玩具中的电路板都是一个不可拆分的整体，这样使得电子玩具产品的功能固定尤其 是在电路中某一个单元发生故障时，整个产品将无法正常工作；对于某些喜欢动手拆卸或 拼装玩具的用户来讲，无法了解该玩具中的电子构建的各个功能单元的结构及功能，失去 了应有的趣味性。针对于市场这些电路板的缺陷，需提出一种新的可拆卸的电路板以便使用者更好 地利用。
实用新型内容本部分的目的在于概述本实用新型的实施例的一些方面以及简要介绍一些较佳 实施例。在本部分以及本申请的说明书摘要和实用新型名称中可能会做些简化或省略以避 免使本部分、说明书摘要和实用新型名称的目的模糊，而这种简化或省略不能用于限制本 实用新型的范围。本实用新型的目的在于提供一种2位数码管模块，其与其他同类型接口的单一功 能性的模块通过导线连接，在获取信号后显示对应的数字。根据本实用新型的目的，本实用新型提供一种2位数码管模块，其包括一块电路 板和安装在所述电路板上的一输入插座和一 2位数码管，其中所述电路板中包含有一移位 寄存器电路和一控制驱动电路，其中输入信号通过所述输入插座输送给所述移位寄存器电 路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述2位数码管 点亮；所述电路板上设置有便于将该2位数码管模块固定于其他物件上的穿孔。进一步的，所述输入插座包括四个导电端子，分别为第一导电端子VCC、第二导电 端子DATA、第三导电端子CLK、第四导电端子GND，其中所述第二导电端子DATA用于输入串 行信号，第三导电端子CLK用于输入时钟信号。进一步的，所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻 和第二排阻。更进一步的，所述输入插座的第二导电端子DATA与第一移位寄存器的引脚DSA和 引脚DSB电性连接，所述输入插座的第三导电端子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器的引脚Q0-Q3分别与第一排阻的左排引脚 电性相连，所述第一移位寄存器的引脚Q4-Q7分别与第二排阻的左排引脚电性相连；第一 移位寄存器的引脚Q7与第二移位寄存器的引脚DSA和引脚DSB电性相连。更进一步的，所述2位数码管为10脚数码管或18脚数码管。进一步的，所述控制驱动电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一 晶体管和第二晶体管。更进一步的，所述移位寄存器电路中的第二移位寄存器的引脚QO与所述控制驱 动电路中的第一电阻的一端电性连接，所述第一电阻的另一端与第一晶体管的基极相连; 第一晶体管的发射极与电源VCC相连，第一晶体管的集电极与所述2位数码管的引脚COMl 相连；所述第二移位寄存器的引脚Ql与所述控制驱动电路中的所述第二电阻的一端电性 连接，所述第二电阻的另一端与第二晶体管的基极相连；第二晶体管的发射极与电源VCC 相连，第二晶体管的集电极与所述2位数码管的引脚COM2相连；所述第三电阻的一端与电 源VCC相连，其另一端连接在所述第一电阻和第一晶体管之间的一点上；所述第四电阻的 一端与电源VCC相连，其另一端连接在所述第二电阻和第二晶体管之间的一点上。进一步的，所述电路板为一矩形，其中所述输入插座位于电路板的一个边上。与现有技术相比，本实用新型中的移位寄存器电路根据输入信号以点亮数码管， 其输出信号可以控制驱动电路以选择是左边的数字还是右边的数字。这样根据动态扫描 法，可以点亮所有的数码管，另外，所述2位数码管模块上还设有穿孔可以方便地将所述2 位数码管安装固定于其他物件上，便于拆卸。
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图 获得其它的附图。其中图1为本实用新型中的2位数码管模块的结构图；图2为本实用新型中输入插座的立体图；图3为10脚数码管和18脚数码管的示意图；图4为本实用新型中移位寄存器电路在一个实施例中的电路图；图5为数据移入及对应的数码管排列和引脚分布示意图；图6为8脚数码管的字型代码示意图；图7为本实用新型中控制驱动电路在一个实施例中的电路图；和图8为移入不同信号的示意图。
具体实施方式
本实用新型的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来 直接或间接地模拟本实用新型技术方案的运作。为透彻的理解本实用新型，在接下来的描 述中陈述了很多特定细节。而在没有这些特定细节时，本实用新型则可能仍可实现。所属 领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍 他们的工作本质。换句话说，为避免混淆本实用新型的目的，由于熟知的方法和程序已经容 易理解，因此它们并未被详细描述。[0032]此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方 式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指 同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个 或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也 不构成对本实用新型的限制。本实用新型提供一种2位数码管模块，其中的移位寄存器电路根据输入的信号来 驱动数码管的各个分段，移位寄存器电路的输出驱动控制驱动电路以选中左边的数字或右 边的数字，这样便实现了数码管的数字显示。图1为本实用新型中的2位数码管模块100的结构图，所述2位数码管模块100 包括电路板110以及安装在所述电路板110上的输入插座120和一 2位数码管130，其中所 述电路板110包括移位寄存器电路(未示出)和控制驱动电路(未示出)，输入信号通过 所述输入插座120输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述 控制驱动电路中以控制驱动所述2位数码管130点亮；所述电路板110上设置有便于将该 2位数码管模块固定于其他物件上的穿孔140。所述输入插座120包括四个导电端子，分别为第一导电端子VCC、第二导电端子 DATA、第三导电端子CLK和第四导电端子GND，其中，所述第二导电端子DATA用于输入串 行信号，第三导电端子CLK用于输入时钟信号。其具体结构可参见图2，图2为本实用新型 中输入插座的立体图，其所述输入插座120包含有第一导电端子VCC (1201)，第二导电端子 DATA (1202)，第三导电端子CLK (1203)和第四导电端子GND (1204)。在一个优选的实施例 中，从上看图2中示出的输入插座120，则可以使得所述导电端子按照如下顺序排列第一 导电端子VCC (1201)、第二导电端子DATA (1202)、第三导电端子CLK (1203)和第四导电端子 GND (1204)。所述输入插座120的外壳为绝缘材料。所述2位数码管130可以选用10脚数码管或18脚数码管，其具体可参见图3所 示，其中所述10脚数码管从引脚1到引脚10分别为引脚E、引脚D、引脚C、引脚G、引脚DP、 引脚COM2、引脚A、引脚B、引脚COMl以及引脚F ；所述18脚数码管从引脚1到引脚18分 别为引脚E、引脚D、引脚C、引脚DP、引脚E、引脚D、引脚G、引脚C、引脚DP、引脚B、引脚A、 引脚F、引脚COM2、引脚C0M1、引脚B、引脚A、引脚G以及引脚F。一般的，市场上的10脚数 码管和18脚数码管分别具有不同的封装，在实际应用中只要连接一个即可实现2位数码管 130的显示，可以根据实际购买的数码管是10脚数码管还是18脚数码管来决定焊哪一个。 这两种数码管的显示数字的原理是一样的，通常18脚数码管需要在外部把两个数码管的 A-G, DP对应的脚连起来，而10脚数码管在内部已经连起来了。所述移位寄存器电路包括第一移位寄存器、第二移位寄存器、第一排阻和第二排 阻，其中所述第一移位寄存器和第二移位寄存器可以采用74HC164移位寄存器，所述第一 排阻和第二排阻可以采用RPACK4排阻。具体电路连接可参见图4所示。图4为本实用新型中移位寄存器电路在一个实施例中的电路图。其中第一移位寄 存器Ul的引脚DSA、引脚DSB作为输入端；引脚Q0-Q3为输出端，引脚GND接地，引脚CP接 时钟，引脚MR接电源VCC，引脚Q4-Q7为输出端。第二移位寄存器U2与第一移位寄存器Ul 相同。排阻RPl和排阻RP2中均含有四个并联的电阻，其可以用于对数码管中的发光二极 管进行限流，以保证二极管的安全。[0039]其移位寄存器电路具体结构如下所述输入插座120的第二导电端子DATA与第一 移位寄存器Ul的引脚DSA和引脚DSB电性连接，所述输入插座120的第三导电端子CLK分 别与第一移位寄存器Ul和第二移位寄存器U2的引脚CP相连；所述第一移位寄存器的引脚 Q0-Q3分别与第一排阻RPl的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分别 与第二排阻RP2的左排引脚电性相连；第一移位寄存器Ul的引脚Q7与第二移位寄存器U2 的引脚DSA和引脚DSB电性连接；第一排阻RPl和第二排阻RP2的右排引脚分派与数码管 的引脚A-G、DP连接。这里为了方便理解数码管排列及引脚分布，可参见图5所示，其中图(A)则表明每 当CLK处于上升沿的时候，则将其对应的DATA输入到所述移位寄存器电路中。通常每次通 过输入插座120的导电端子DATA给移位寄存器电路发送2个字节16位的数据，发送位顺 序(由低位开始)可见图(B)，其中“-”表示无效位，任意电平均可。可知，前8位输入给所 述第一移位寄存器Ul，而后8位则输入给所述第二移位寄存器U2。 由此可知，通过上述连接第一移位寄存器Ul可以根据前8位数据的输入来驱动数 码管不同的引脚所连接的分段LED。市场上的八段数码管的字型代码可参见图6，可知一个 八段数码管包括A段-G段的LED，DP则表示小数点。根据几个点亮的分段的组合则可以组 成从0到9的数字。所述控制驱动电路包括第一电阻、第二电阻、第三电阻、第四电阻、第一晶体管和 第二晶体管，其中第一晶体管和第二晶体管可以采用PNP 9012晶体管。其具体结构可参见 图7所示。图7为本实用新型中控制驱动电路在一个实施例中的电路图。其中所述移位寄存 器电路中的第二移位寄存器U2的引脚QO与所述控制驱动电路中的第一电阻的一端电 性连接，所述第一电阻Rl的另一端与第一晶体管Ql的基极相连；第一晶体管Ql的发射极 与电源VCC相连，第一晶体管Ql的集电极与所述2位数码管的引脚COMl相连；所述第二移 位寄存器U2的引脚Ql与所述控制驱动电路中的所述第二电阻R2的一端电性连接，所述第 二电阻R2的另一端与第二晶体管Q2的基极相连；第二晶体管Q2的发射极与电源VCC相 连，第二晶体管Q2的集电极与所述2位数码管的引脚COM2相连；所述第三电阻R3的一端 与电源VCC相连，其另一端连接在所述第一电阻Rl和第一晶体管Ql之间的一点上；所述第 四电阻R4的一端与电源VCC相连，其另一端连接在所述第二电阻R2和第二晶体管Q2之间 的一点上。在具体实施例中，所述第一电阻Rl、第二电阻R2、第三电阻R3和第四电阻R4的阻 值均为lk。结合图4可知，所述第二移位寄存器U2的引脚QO和引脚Ql输出的信号LEDl和 LED2可以分别控制所述控制驱动电路以对所述2位数码管130中的数字做出选择，如当信 号LEDl为低电平时则选中与引脚COMl连接的数字，即左边数字，而当信号LED2为低电平 时则选中与引脚COM2连接的数字，右边数字。根据动态扫描法，则可以点亮所有的数码管。这里，图1中示意的2位数码管模块100上显示了两个穿孔140，当然，在实际应用 中，也可以根据需要选择不同个数的穿孔140，且其形状及穿孔的位置也可以根据需要来进 行合理地设定。在一个实施例中，通过2根控制线每次向所述2位数码管100中移入2个字节(即
616位)的数据，每一位数据均为低电平有效，即只要数码管的对应分段的电平为0则点亮该 分段的LED灯。这里可参见图8所示，图8中列出移入的不同信号。其中，当移入的DATA 信号为图8中的(A)中列出的信号时，其中LEDl对应的电平为0，则点亮第一个数码管；当 移入为⑶中的信号时，其中LED2对应的电平为0，则电路第二个数码管；当移入为(C)中 的信号时，其中LEDl对应的电平为0，且B段和C段的电平为0，则表示第一个数码管显示 为1。综上所述，本实用新型通过两个移位寄存器来分别控制数字的选择以及数字上各 分段的选择，从而根据动态扫描法，实现2位数码管对数字的显示，且所述2位数码管模块 上的输入插座可以将本实用新型的数码管模块与同类型的接口进行连接，以形成各种各样 可显示数字的系统。上述说明已经充分揭露了本实用新型的具体实施方式
。需要指出的是，熟悉该领 域的技术人员对本实用新型的具体实施方式
所做的任何改动均不脱离本实用新型的权利 要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于前述具体实施方 式。
权利要求1.一种2位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座和一 2位数码管，其特征在于所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号通过所述输入 插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路 中以控制驱动所述2位数码管点亮；所述电路板上设置有穿孔。
2.根据权利要求1所述的2位数码管模块，其特征在于所述输入插座包括四个导电 端子，分别为第一导电端子VCC、第二导电端子DATA、第三导电端子CLK、第四导电端子GND， 其中所述第二导电端子DATA用于输入串行信号，第三导电端子CLK用于输入时钟信号。
3.根据权利要求1所述的2位数码管模块，其特征在于所述移位寄存器电路包括第 一移位寄存器、第二移位寄存器、第一排阻和第二排阻。
4.根据权利要求2或3所述的2位数码管模块，其特征在于所述输入插座的第二导电 端子DATA与第一移位寄存器的引脚DSA和引脚DSB电性连接，所述输入插座的第三导电端 子CLK分别与第一移位寄存器和第二移位寄存器的引脚CP电性连接；所述第一移位寄存器 的引脚Q0-Q3分别与第一排阻的左排引脚电性相连，所述第一移位寄存器的引脚Q4-Q7分 别与第二排阻的左排引脚电性相连；第一移位寄存器的引脚Q7与第二移位寄存器的引脚 DSA和引脚DSB电性相连。
5.根据权利要求4所述的2位数码管模块，其特征在于所述2位数码管为10脚数码 管或18脚数码管。
6.根据权利要求1所述2位数码管模块，其特征在于所述控制驱动电路包括第一电 阻、第二电阻、第三电阻、第四电阻、第一晶体管和第二晶体管。
7.根据权利要求3或6所述的2位数码管模块，其特征在于所述移位寄存器电路中 的第二移位寄存器的引脚QO与所述控制驱动电路中的第一电阻的一端电性连接，所述第 一电阻的另一端与第一晶体管的基极相连；第一晶体管的发射极与电源VCC相连，第一晶 体管的集电极与所述2位数码管的引脚COMl相连；所述第二移位寄存器的引脚Ql与所述 控制驱动电路中的所述第二电阻的一端电性连接，所述第二电阻的另一端与第二晶体管的 基极相连；第二晶体管的发射极与电源VCC相连，第二晶体管的集电极与所述2位数码管的 引脚COM2相连；所述第三电阻的一端与电源VCC相连，其另一端连接在所述第一电阻和第 一晶体管之间的一点上；所述第四电阻的一端与电源VCC相连，其另一端连接在所述第二 电阻和第二晶体管之间的一点上。
8.根据权利要求1所述的2位数码管模块，其特征在于所述电路板为一矩形，其中所 述输入插座位于电路板的一个边上。
专利摘要本实用新型提供一种2位数码管模块，其包括一块电路板和安装在所述电路板上的一输入插座和一2位数码管，其中所述电路板中包含一移位寄存器电路和一控制驱动电路，其中输入信号通过所述输入插座输送给所述移位寄存器电路，所述移位寄存器电路输出的信号接到所述控制驱动电路中以控制驱动所述2位数码管点亮；所述电路板上设置有便于将该2位数码管模块固定于其他物件上的穿孔。
文档编号G09G3/14GK201886737SQ201020585550
公开日2011年6月29日 申请日期2010年10月29日 优先权日2010年10月29日
发明者徐志强, 曹伟勋 申请人:无锡爱睿芯电子有限公司
最新回复(0)