在显示装置中的显示器控制器以及传送显示数据的方法
专利名称：在显示装置中的显示器控制器以及传送显示数据的方法
技术领域：
本发明涉及显示装置。尤其，本发明涉及一种用于控制显示装置 中的显示数据传送的技术。
背景技术：
具有其中存储显示数据的VRAM (视频RAM)的液晶显示装置是 已知的(例如，参看日本特开专利申请JP特开平10-97226)。在这种 液晶显示装置中，需要将显示数据从VRAM传送到段驱动器。
图1示意性示出了典型的具有VRAM的液晶显示装置的结构。该 液晶显示装置具有LCD (液晶显示器)面板110、共用驱动器120和 段驱动器130。 LCD面板130具有以矩阵形式布置的LXP个像素(L 和P是自然数)。这些像素被形成于在行方向延伸的L条扫描线XI 至XL和在列方向上延伸的P条数据线Yl至YP的交叉处。
共用驱动器120依次驱动扫描线XI至XL。段驱动器130响应于 与所驱动扫描线对应的显示数据DATA,来驱动数据线Yl至YL。通 过驱动所有扫描线X1至XL，在LCD面板110上显示一个图像。显示 一个图像的操作被称为"帧"。另一方面，相对于一条扫描线的操作 被称为"线"。
图1中示出的液晶显示装置还具有传送控制器140、 VRAM 150 和振荡器160。存储在VRAM 150中的是与在LCD面板110上显示的 图像对应的显示数据DATA。根据CPU的指令，传送控制器140从 VRAM 150读出与一条线对应的一个显示数据DATA。同时，传送控 制器140基于从振荡器160提供的高频时钟，产生用于传送显示数据
DATA的传送时'钟XSCL。然后，传送控制器140与所产生的传送时钟 XSCL同步地，将该一条线的显示数据DATA传送到段驱动器130。
木申请的发明人意识到以下要点。关于显示数据DATA的上述传 送，有必要将以下条件施加到传送时钟XSCL上。以下将参考图2解 释这些条件。
帧频率由ffRM表示，帧周期由T ( = l/fFRM)表示。由于一帧 包括如上所述的L条线，所以一个线周期由T/L ( = 1/ (fFRMXL)) 表示。 一条线的显示数据DATA含有与一条线对应的P个像素的数据。 在一个线周期T/L期间，与传送时钟XSCL同步地传送该P个像素的 数据。传送时钟XSCL的频率(时钟频率)由fTRANS表示，且其周 期(时钟周期)由tTRANS ( = l/fTRANS)表示。
随着时钟频率fTRANS增加，时钟周期tTRANS变短。然而，在 一个时钟周期tTRANS内，需要从VRAM中平均读出一个像素的数据， 然后传送该数据。在此，读出一个像素数据所需的最小时间和传送一 个像素数据所需的最小时间之和由tDATA ( = l/fDATA)表示。这种 情况下， 一个时钟周期tTRANS应该等于或多于最小时间tDATA,除 非在一个时钟周期tTRANS内不能完成处理所需的最小量。由此，可 获得以下的关系表达式(1)。
tDATA《tTRANS
fDATA》fTRANS ...... (1)
同时，随着时钟频率fTRANS降低，时钟周期tTRANS变大。这 种情况下，在一个线周期T/L内包括的时钟脉冲的数目降低了。然而， 在 -个线周期T/L内，需要完成与一条线(P个像素)相关的数据传送。 换句话说， 一个线周期T/L应当等于或大于一个时钟周期tTRANS的 P倍。否则，在一个线周期T/L内的时钟脉冲数目将不足，无法完成必
说明书第3/18页
要数目的数据传送。由此，可以获得以下关系表达式(2)。
<formula>formula see original document page 8</formula> (2)
通过组合关系表达式(1)和(2)，能获得以下关系表达式(3)。 关系表达式(3)表示在传送时钟XSCL上施加的"理论"条件。
<formula>formula see original document page 8</formula>(3)
在实际设计阶段，除了上述理论条件之外，还要将其他条件施加 到传送时钟XSCL上。原因在于，传送时钟XSCL的时钟频率fTRANS 由于制造变化性而发生变化，并随着操作期间的电压和温度的变化而 改变。需要考虑到该变化性来设计时钟频率fTRANS。换句话说，需要 设计时钟频率fTRANS,以使得即使时钟频率fTRANS由于制造变化性 或者在制造期间发生变化，仍然满足上述关系表达式(3)。
在设计阶段设计的时钟频率fTRANS被称为"设计频率fTRANS (set)"。另一方面，实际时钟频率fTRANS根据制造变化性、工作 电压、工作温度等，在从fTRANS (min)至lj fTRANS (max)的范围内 变化。例如，假设变化范围从设计频率fTRANS (set)的50%到200 %。这种情况下，我们必须考虑到，实际时钟频率fTRANS能够在以 下范围内变化。
<formula>formula see original document page 8</formula>(4)
通过组合上述表达式(3)和(4)，关于设计频率fTRANS (set) 能获得以下关系表达式(5)。
<formula>formula see original document page 9</formula> ...... (5)
如根据关系表达式(3)和(5)之间的比较可明显得出的，设计 频率fTRANS (set)的容许范围比理论范围窄。
在近些年，LCD面板的像素总数增加得越来越多。在上述关系表 达式(5)中，LCD面板的像素总数由"LXP"表示，"LXP"的增 加意味着设计频率fTRANS (set)下限的升高。随着像素"LXP"的 总数增加，有必要将设计频率fTRANS (set)设置到甚至更高的值， 以便以更高的速度传送显示数据DATA。换句话说，随着像素"LXP" 的总数增加，设计频率fTRANS (set)的容许范围变得更窄。
如上所述，越来越难以从技术上解决LCD面板像素总数的增加。 可以从另一角度来证实这一点。通过变换上述关系表达式(5)，相对 于像素"LXP"的总数能获得以下关系表达式(6)。
<formula>formula see original document page 9</formula>...... (6)
该关系表达式(6)表示对像素总数的限制，即，LCD面板的尺寸。 例如，让我们考虑这样一种情况帧频率fFRM为60Hz，且最小时间 tDATA (二l/fDATA)为60ns。这种情况下，根据表达式(6)计算得 出像素总数LXP的最大值是69444像素。进一步增加像素总数在技术 上是不可能的。在这种情况下，不可能显示QVGA尺寸(240X320 = 76800像素)的图像。
发明内容
在本发明的一个实施例中，提供了显示装置中的显示控制器。该 显示控制器具有存储器，其中存储显示数据；驱动器，其被构成为 响应于显示数据驱动显示面板；和时钟产生电路，其被构成为产生用 于自存储器将显示数据传送到驱动器的传送时钟。
根据实施例，由时钟产生电路产生的传送时钟XSCL被反馈以调
整传送时钟XSCL的时钟频率fTRANS。例如，时钟产生电路监控由其 自身产生的传送时钟XSCL，并调整传送时钟XSCL以使所监控的时钟 频率fTRANS被校正为预定频率。结果，即使传送时钟XSCL的时钟 频率fTRANS由于电压、温度等的变化而改变，时钟频率fTRANS仍 会被立即设置回预定频率。也就是说，传送时钟XSCL的时钟频率 fTRANS被控制为维持在最佳值。
因此，无需在考虑电压变化、温度变化、制造变化性等的情况下 来设置设计频率fTRANS (set)。设计频率fTRANS (set)可允许的范 围与上述表达式(3)中的相似，并由以下关系表达式(7)给出。
fPRMXLXP《fTRANS (set)《fDATA ...... (7)
如根据前述表达式(5)和表达式(7)之间的比较可明显得出的， 设计频率fTRANS (set)的容许范围比前述技术的宽。即，缓和了对 设计频率fTRANS (set)的限制。由此，可以更容易地解决LCD面板 像素总数的增加。而且，通过将上述表达式(7)变形，关于像素"L XP"总数能获得以下关系表达式(8)。
LXP《fDATA/fFRM ...... (8)
如根据前述表达式(6)和表达式(8)之间的比较可明显得出的； 像素"LXP"总数的上限与前述技术相比增加了。原因在于其不必将 电压、温度等变化的容限纳入考虑。例如，我们考虑帧频率ffRM为 60Hz且最小时间tDATA ( = 1 / fDATA)为60ns的情况。这种情况下， 像素LXP总数的最大值根据表达式(8)计算为277777像素。这种情 况下，可以显示QVGA尺寸(240X320 = 76800像素)的图像。
在本发明的另一个实施例中，提供了一种在显示装置中传送显示 数据的方法。该方法包括(A)产生用于传送显示数据的传送时钟； (B)通过使用所产生的传送时钟传送显示数据；(C)计算在预定周 期内所产生传送时钟的脉冲数；和(D)调整传送时钟的时钟频率以使 在预定周期内的脉冲数被校正为预定值。
根据本发明，缓和了对传送时钟XSCL的限制。因此可以在技术
上解决显示面板像素数目的增加。换句话说，可以容易地实现需要高 速传送大量数据的大屏幕尺寸(百万像素)。
根据某些实施例的以下描述结合附图，本发明的上述和其他目的、
优点和特征将更明显，附图中
图1是概略示出典型液晶显示装置的结构的框图2是用于说明用于显示数据传送的条件的图3是概略示出根据本发明实施例的液晶显示装置结构的框图4是示出根据本发明实施例LCD控制器结构的框图5是示出根据本发明实施例的传送时钟产生电路结构的框图6是示出根据本发明实施例的传送显示数据方法的流程图7是示出根据本发明实施例的传送时钟产生电路操作实例的时
序图8是示出根据本发明实施例的传送时钟产生电路改进实例的框图。
具体实施例方式
现在，在此将参考示意性实施例描述本发明。本领域技术人员将 意识到，使用本发明的教导可实现很多替换实施例，且本发明不限于 用于说明目的示出的实施例。
以下将参考附图描述根据本发明实施例的显示装置、显示控制器
和传送显示数据的方法。在本实施例中，以点矩阵型液晶显示装置来 作为显示装置的例子。
1.概述
图3概略示出了根据本实施例的点矩阵型液晶显示装置的结构。
图3中，液晶显示装置具有LCD面板1、LCD控制器2和CPU 3。 LCD 控制器2控制在LCD面板1上的图像显示。CPU 3将各种数据和命令 传送到LCD控制器2。
LCD面板1具有以矩阵形式布置的LXP个像素(L和P是自然 数)。而且，LCD面板1具有在行方向上延伸的L条扫描线X1至XL 和在列方向上延伸的P条数据线Yl至YP。 L条扫描线X1至XL和P 条数据线Yl至YP在LXP个交叉处交叉，且在各交叉处形成像素。L 条扫描线XI至XL被连接到共用驱动器20，同时P条数据线Yl至 YP被连接到段驱动器30。
共用驱动器(行驱动器，线驱动器)20从扫描线XI至XL中依 次选择所要驱动的扫描线。然后，共用驱动器20驱动所选择的扫描线 (line)。同时，段驱动器(列驱动器，数据驱动器)30响应于与被驱 动线对应的显示数据DATA,来驱动数据线Yl至YP。段驱动器30将 与被驱动线的显示数据DATA对应的像素电压输出到数据线Yl至YP。 段驱动器30经由总线40连接到VRAM 50，并且按照每一条线来从 VRAM 50传送显示数据DATA。
VRAM 50是用于存储与LCD面板1上显示的图像对应的显示数 据DATA的存储器。图像的显示数据DATA是从CPU3传送来的，并 被一次性存储于VRAM50中。然后，根据CPU3的命令，按照每一条 线来从VRAM 50中读出一条线的显示数据DATA,并且该显示数据 DATA输出到总线40。与传送时钟XSCL同步地， 一条线的显示数据 DATA被从VRAM 50经由总线40传送到段驱动器30。段驱动器30具有用于存储传送来的一条线的显示数据DATA的锁存电路和线存储
腿 益。
对总线40上的显示数据DATA的传送进行控制的是图3中示出的 传送时钟产生电路10。传送时钟产生电路10产生用于传送显示数据 DATA的传送时钟XSCL。而且，传送时钟产生电路10具有调整传送 时钟XSCL的时钟频率fTRANS的功能。
更具体地，传送时钟产生电路10监控由其自身产生的传送时钟 XSCL。之后，传送时钟产生电路IO调整传送时钟XSCL，使得被监控 的传送时钟XSCL的时钟频率fTRANS被校正为预定频率。关于预定 频率的信息(REF)被存储在与传送时钟产生电路10连接的寄存器60 中。传送时钟产生电路IO通过参考寄存器60中存储的信息REF，来 调整时钟频率fTRANS 。
例如，存储在寄存器60中的信息REF是表示用于传送显示数据 DATA的最佳频率的数据(参考表达式(7))。传送时钟产生电路IO 能通过对被监控的频率和由寄存器60表示的最佳频率进行比较，将时 钟频率fTRANS维持在最佳值。替换地，存储在寄存器60中的信息 REF可以是应当在预定周期中产生的时钟脉冲的最佳数目。传送时钟 产生电路10能通过对在预定周期中检测到的传送时钟XSCL的脉冲数 和由寄存器60表示的最佳数目进行比较，将时钟频率fTRANS维持在 最佳值。
以这种方式，由传送时钟产生电路IO产生的传送时钟XSCL被反 馈，以调整传送时钟XSCL的时钟频率汀RANS。结果，即使传送始终 XSCL的时钟频率fTRANS由于电压、温度等的变化而改变，时钟频率 fTRANS仍将立即被设置回到预定频率。也就是说，传送时钟XSCL的 时钟频率fTRANS被控制为维持在最佳值。
根据本实施例，通过传送时钟产生电路IO的控制，由电压变化、
温度变化、制造变化性等引起的时钟频率fTRANS的变化被吸收。因
此，不必在考虑电压变化、温度变化、制造变化性等的情况下来设置
设计频率fTRANS (set)。因此，缓和了对设计频率fTRANS (set)施 加的限制(参考前面的表达式(7))。由此，更容易解决LCD面板1 的像素总数的增加。换句话说，可以容易地实现需要高速传送大量数 据的大屏幕尺寸(百万像素)(参考前面的表达式(8))。
以下，将详细描述根据本实施例的LCD控制器2的结构实例和操 作实例。根据本实施例的LCD控制器2是作为"液晶显示控制IC"来 提供的，其中内建了如图3中所示的传送时钟产生电路10、共用驱动 器20、段驱动器30和VRAM50。
2.结构实例
图4示出了根据本实施例的LCD控制器2的结构实例。LCD控制 器2具有传送时钟产生电路10、共用驱动器20、段驱动器30、总线 40、 VRAM 50、 X地址电路51、 Y地址电路52、寄存器60、振荡器 70、显示定时产生电路80、 I/F电路90和电源电路100。
LCD控制器2经由I/F电路90连接到CPU 3。从CPU 3传送来的 数据经由I/F电路90写入到寄存器60中。寄存器60被连接到传送时 钟产生电路10、 X地址电路51、 Y地址电路52、振荡器70、显示定时 产生电路80和电源电路100，并且被用于在LCD控制器2内的各种设
从CPU 3传送来的显示数据DATA也经由I/F电路90写入到寄存 器60中。而且，显示数据DATA被从寄存器60写入到VRAM 50中。 此时，X地址电路51和地址电路52产生将被写入显示数据DATA的 VRAM 50上的目标地址。
振荡器70产生源振荡时钟SCL，并将源振荡时钟SCL提供到显 示定时产生电路80。
显示定时产生电路80对源振荡时钟SCL进行分频，以产生用于 显示的定时信号。之后，显示定时产生电路80将定时信号输出到共用 驱动器20和段驱动器30，并由此控制驱动器的操作。而且，基于定时 信号，显示定时产生电路80将开始信号ST和NODISP信号SND输出 到传送时钟产生电路10，该开始信号ST和NODISP信号SND将在下 文中描述。
电源电路100产生与LCD面板相关的驱动电压。电源电路100被 连接到共用驱动器20和段驱动器30，且将用于驱动扫描线和数据线 (LCD面板)的驱动电压分别提供到共用驱动器20和段驱动器30。
图5示出了根据本实施例的传送时钟产生电路IO的结构实例。图 5中示出的传送时钟产生电路IO包括传送时钟振荡器11、控制电路12、 计数器13和比较器14。
传送时钟振荡器11是用于振荡传送时钟XSCL的振荡器。传送时 钟振荡器11从显示定时产生电路80接收开始信号ST。开始信号ST 是用于指示开始显示数据DATA传送的信号。响应于该开始信号ST， 传送时钟振荡器11以某一振荡频率fTRANS产生(振荡)传送时钟 XSCL。应当注意，振荡频率fTRANS是通过控制电路12来可变地设 置的。
计数器13监控由传送时钟振荡器11产生的传送时钟XSCL，并 对预定周期内的传送时钟XSCL的脉冲数目进行计数。预定周期内的 计数值CNT被输出到控制电路12和比较器14。预定周期是用于传送 一条线的显示数据DATA的一个线周期。
在寄存器60中设置的是应当在一个线周期内产生的时钟脉冲的最
佳数目REF (以下，称作"参考脉冲数目REF")。参考脉冲数目REF 是与设计频率fTRANS (set)对应的参数。参考脉冲数目REF被从寄 存器60提供到控制电路12和比较器14。
控制电路12基于由计数器13计数的计数值CNT和在寄存器60 中设置的参考脉冲数REF之间的比率，来校正振荡频率fTRANS。更 具体地，通过使用计数值CNT和参考脉冲数目REF，控制电路12计 算通过以下等式给出的"校正因数Y":
校正因数Y二 (参考脉冲数目REF) / (计数值CNT)……(9)
然后，控制电路12将当前振荡频率fTRANS与所计算的校正因数 Y相乘，以设置新的振荡频率fTRANS。例如，控制电路12将表示校 正因数Y的控制信号输出到传送时钟振荡器11，并且传送时钟振荡器 11根据该控制信号来调整振荡频率fTRANS。以这种方式，通过控制 电路12，振荡频率fTRANS被校正为预定频率(REF)。换句话说， 控制电路12能通过计算校正因数Y ，将振荡频率fTRANS维持在与参 考脉冲数目REF对应的预定最佳频率。
而且，控制电路12从显示定时产生电路80接收NODISP信号 SND。 NODISP信号SND在"非显示周期"中被激活，在该"非显示 周期"期间，不在LCD面板1上显示与显示数据DATA对应的图像。 仅当NODISP信号SND被激活时，根据本实施例的控制电路12才调 整(最优化)振荡频率fTRANS。换句话说，控制电路12在非显示周 期中最优化振荡频率fTRANS。也可以说，NODISP信号SND是指示 将振荡频率fTRANS最优化的信号。
上述非显示周期是以与一帧的最初线(第一线)对应的"最初线 周期(第一线周期)"作为例子的。在最初线周期中，最初线的显示
数据DATA被传送到段驱动器30。在下一线周期中，最初线的显示数 据DATA被显示在LCD面板1上，同时下一线的显示数据DATA被 传送到段驱动器30。在这种最初线周期中，进行振荡频率fTRANS的 最优化。
在除了非显示周期外的显示周期中，比较器14在由计数器13计 数的计数值CNT和在寄存器60中设置的参考脉冲数目REF之间做比 较。作为比较器14的输出的使能信号EN表示比较结果，并控制传送 时钟振荡器ll。例如，当计数值CNT少于参考脉冲数目REF时，使 能信号EN被设置成"高"。在这种情况下，传送时钟振荡器11被激 活。另一方面，当计数值CNT等于或大于参考脉冲数目REF时，使能 信号EN变成"低(无效)"。在这种情况下，传送时钟振荡器ll被 去激活。
3.操作流程
以下将参考前面的图4描述LCD控制器2的整个操作。首先，将 显示数据DATA写入到VRAM 50中的操作如下。根据由CPU 3发出 的指令，X地址电路51和Y地址电路52指定了将被写入数据的VRAM 50上的地址。接下来，从CPU 3传送来的显示数据DATA经由I/F电 路90和寄存器60被写入到VRAM 50上的该指定地址。
显示与显示数据DATA对应的图像的操作如下。显示定时产生电 路80基于由振荡器70产生的源振荡时钟SCL，产生进行显示所需要 的定时信号。之后，显示定时产生电路80将定时信号输出到共用驱动 器20和段驱动器30。根据所接收的定时信号，共用驱动器20和段驱 动器30分别驱动扫描线和数据线。
同时，显示数据DATA被从VRAM50传送到段驱动器30。更具 体地，根据由CPU 3发出的命令，X地址电路51和Y地址电路52指 定了从中读出数据的VRAM50上的地址。然后，从VRAM50上的该
指定地址读出一条线的显示数据DATA。与一条线对应的读出显示数 据DATA被输出到总线40。与传送时钟XSCL同步地，该输出显示数 据DATA被传送到段驱动器30。
传送时钟XSCL是由传送时钟产生电路IO产生的。传送时钟产生 电路10的操作受到显示定时产生电路80控制。更具体地，显示定时 操作电路80基于定时信号产生开始信号ST和NODISP信号SND，并 将开始信号ST和NODISP信号SND输出到传送时钟产生电路10。开 始信号ST是指示开始显示数据DATA的传送的信号。NODISP信号 SND是指示将振荡频率fTRANS最优化的信号。响应于开始信号ST 禾口 NODISP信号SND,传送时钟产生电路IO进行以下处理。
图6是示出根据本实施例的传送时钟产生电路10的操作的流程 图。以下将参考前面的图5和图6描述传送时钟产生电路10的操作流程。
传送时钟振荡器11处于待命状态，直到开始信号ST被激活(步 骤S1)。当开始信号ST被激活时(步骤S1;是)，计数器13被复位
(初始化)，并因此计数值CNT被设置成"0"(步骤S2)。而且， 传送时钟振荡器ll以某一振荡频率fTRANS来产生传送时钟XSCL(步 骤S3)。与传送时钟XSCL同步地传送一条线的显示数据DATA。
参考NODISP信号SND，控制电路12判断当前线是"显示线" 还是"非显示线"(步骤S4)。在非显示线的情况下(步骤S4:是)， 除了传送显示数据DATA之外还进行传送时钟XSCL的最优化(步骤 S10至S16)。另一方面，在显示线的情况下(步骤S4:否)，进行通 常的传送步骤(步骤S20至S23)。本实施例中，非显示线是一帧的最 初显示线。
在最初线周期中，计数器13对传送时钟XSCL的脉冲数进行计数
(步骤SIO、 Sll)。当最初线结束时(步骤Slh是)，传送时钟振
荡器11停止产生传送时钟XSCL (步骤S12)。
接下来，由计数器13计数的计数值CNT被传送到控制电路12(步 骤S13)。计数值CNT表示在一个线周期内的传送时钟XSCL的脉冲 数目。之后，控制电路12通过使用计数值CNT和寄存器60中设置的 参考脉冲数目REF，来计算校正因数Y (步骤S14)。校正因数Y是通 过上述的等式(9)给出的。
接下来，通过使用所计算的校正因数Y，控制电路12进行频率校 正，以使振荡频率fTRANS变成最佳频率(步骤S15)。更具体地，控 制电路12将当前的振荡频率fTRANS与计算的校正因数Y相乘，由此 设置新的振荡频率fTRANS。以这种方式，控制电路12将振荡频率 fTRANS控制为最佳频率。
控制电路12维持对于传送时钟振荡器11的控制状态，直到进行 下一个最优化处理(步骤S16)。也就是说，在最初线周期之后振荡频 率fTRANS被保持在最佳值，直到这一帧被完成。在下一帧的最初线 周期中，振荡频率fTRANS可被再次校正(步骤S10至S15)。因此， 即使传送时钟XSCL的频率fTRANS由于电压和温度的变化而改变， 频率fTRANS仍会立即被校正到预定的最佳值。
当开始下一条线时，NODISP信号SND被去激活，同时开始信号 ST被再次激活(步骤Sh是)。响应于开始信号ST的激活，计数器 13被复位(步骤S2)。而且，传送时钟振荡器11在校正之后产生具 有振荡频率fTRANS的传送时钟XSCL (步骤S3)。与传送时钟XSCL 同步地传送一条线的显示数据DATA。
而且，控制电路12参考被去激活的NODISP信号SND，并且意 识到当前线是"显示线"(步骤S4:否)。在这种情况下，控制电路12激活比较器14。之后，进行在显示周期中的传送处理(步骤S20至 S23)。
在显示线周期中，计数器13对传送时钟XSCL的脉冲数目进行计 数(步骤S20)。在比较器14中，计数值CNT总是与寄存器60中设 置的参考脉冲数目REF进行比较(步骤S21)。当计数值CNT小于参 考脉冲数目REF时(步骤S21:否)，使能信号EN被设置成"高"。 在这种情况下，传送时钟振荡器11继续产生传送时钟XSCL，且计数 器13继续计数(步骤S20)。
另一方面，如果计数值CNT等于或大于参考脉冲数目REF(步骤 S21:是)，则使能信号EN被从"高"变成"低"。艮P，使能信号EN 被设置成"失效"(步骤S22)。在这种情况下，传送时钟振荡器11 被去激活，并停止产生传送时钟XSCL (步骤S23)。由这种处理导致 的效果如下。
即使在振荡频率汀RANS被最优化之后并直到下一个帧结束的周 期中，都可能由于温度的快速增加等等导致振荡频率fTRANS快速增 加。产生比传送一条线显示数据DATA所需要数目更多的时钟脉冲将 浪费电功耗。因此，当计数值CNT达到参考脉冲数目REF时，使能信 号EN被设置成"失效"。因此能减少不必要的电功耗。
在使能信号EN被保持在"使能"的情况下，传送时钟振荡器11 在当前线结束时停止产生传送时钟XSCL (步骤S23)。在下一条线中 进行与上述的相似的处理。
图7是示出根据本实施例的传送时钟产生电路10的操作的一个实 例的时序图。图7中示出的是源振荡时钟SCL、 NODISP信号SND、 开始信号ST、使能信号EN、传送时钟XSCL和计数值CNT。在本操 作实例中，LCD面板1的尺寸是QVGA (240X320像素)，且在寄存器60中设置的参考脉冲数目REF是240。
当开始一条线时，显示定时产生电路80基于源振荡时钟SCL产 生开始信号ST和NODISP信号SND。该帧的初始线对应于非显示周 期，并由此激活了 NODISP信号SND。响应于开始信号ST的下降， 传送时钟振荡器11在校正之前开始产生传送时钟XSCL。首先，计数 器13被复位，并随后开始对所产生的传送时钟XSCL的脉冲数目进行 计数。
让我们考虑如下情况例如，当初始线结束时的计数值CNT是 264。基于参考脉冲数目REF (=240)和计数值CNT (=264)，控制 电路12计算校正因数Y。根据上述等式(9)，校正因数Y被计算为 240 / 260。因此，控制电路12将振荡频率fTRANS与240 / 260相乘。 结果，振荡频率fTRANS降低，且被校正为与参考脉冲数目REF对应 的频率。
下一条线对应于显示周期，并由此NODISP信号SND被去激活。 因此，不进行振荡频率fTRANS的最优化。响应于开始信号ST的下降， 传送时钟振荡器11在校正之后开始产生传送时钟XSCL。首先，计数 器13被复位，并随后开始对所产生传送时钟XSCL的脉冲数目进行计 数。
在显示线的周期期间，比较器14在计数值CNT和参考脉冲数目 REF (=240)之间做比较。当计数值CNT小于240时，使能信号EN 处于"高"。当计数值CNT变成240时，使能信号EN变为"低(无 效)"。由此，传送时钟振荡器11被去激活，并停止产生传送时钟 XSCL。
4.改进实例
图8示出了根据本实施例的传送时钟产生电路IO的改进实例。图
8中，对于与上述的那些相同的部件给出相同的参考数字，且将适当省 略重复的描述。
图8中示出的传送时钟产生电路10还包括与电路15。从比较器 14输出的使能信号EN被输入到与电路15。而且，从显示定时产生电 路80输出的NOCLK信号SNC经由反相器16被输入到与电路15。与 电路15在使能信号EN和NOCLK信号SNC的反相信号之间进行与运 算，并将运算结果输出到传送时钟振荡器11。
NOCLK信号SNC是用于在一个线周期中的任一时刻中断产生传 送时钟XSCL的信号。在传送时钟XSCL的产生被中断的周期中，显 示定时产生电路80将NOCLK信号SNC设置成"高"，同时在产生传 送时钟XSCL的周期内，将NOCLK信号SNC设置为"低"。当NOCLK 信号SNC是"高"时，即使使能信号EN是"高"，与电路15的输出 仍为"低"。在这种情况下，传送时钟振荡器11被去激活。
以这种方式，在NOCLK信号SNC被设置成"高"期间，传送时 钟XSCL的产生被中断。反过来说，可以通过使用NOCLK信号SNC， 按照一个线周期期间的指定时刻，来中断传送时钟XSCL的产生。也 就是说，可以自由地控制在一个线周期中的传送时钟XSCL的产生周 期。结果，可获得以下效果。
当显示数据DATA被传送时，总线40以高速操作，这导致发生电 流噪声。该噪声经由大地传播到图4中示出的电源电路100、段驱动器 30和共用驱动器20。因此依据噪声发生的定时，图像质量会变劣。但 是，根据改进实例，可以自由地控制在一个线周期中的传送时钟XSCL 的产生周期。即，可以从与当前显示的显示数据DATA相关的显示稳 定周期中去掉传送时钟XSCL的产生周期。因此，能防止由噪声导致 的图像质量变劣。
很明显，本发明不限于上述实施例，且可对其进行改进和变化而 不超出本发明的范围和精神。
权利要求
1.一种显示控制器，包括存储器，其中存储了显示数据；驱动器，被配置为响应于所述显示数据来驱动显示面板；和时钟产生电路，被配置为产生用于将所述显示数据从所述存储器传送至所述驱动器的时钟，其中反馈所述产生的时钟，以调整所述时钟的时钟频率。
2. 如权利要求1的显示控制器，其中所述时钟产生电路监控所述产生的时钟，并调整所述时钟频 率，以使所述被监控的时钟的频率被校正为预定频率。
3. 如权利要求2的显示控制器，其中所述时钟产生电路产生处于第一频率的所述时钟， 其中所述时钟产生电路计算在所述被监控时钟的所述频率和所述预定频率之间的比率，并通过使用所述计算出的比率校正所述第一频率。
4. 如权利要求1的显示控制器，其中所述时钟产生电路监控所述产生的时钟，并调整所述时钟频 率，以使在预定周期内的所述被监控时钟的脉冲数目被校正为预定值。
5. 如权利要求4的显示控制器，其中所述时钟产生电路产生处于第一频率的所述时钟， 其中所述时钟产生电路计算在所述预定周期内的所述脉冲数目和所述预定值之间的比率，并通过使用所述计算出的比率来校正所述第一频率。
6. 如权利要求5的显示控制器， 其中所述时钟产生电路包括振荡器，其被配置为产生处于所述第一频率的所述时钟； 计数器，其被配置为对所述预定周期内的所述产生的时钟的脉冲数目进行计数；和控制电路，其被配置为基于所述在预定周期内的所述脉冲数目和在寄存器中设置的所述预定值之间的比率，来改变所述第一频率。.
7. 如权利要求4的显示控制器，其中所述预定周期对应于用于传送所述显示数据的一个线周期。
8. 如权利要求1的显示控制器，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，进行所述时钟频率的所述调整。
9. 如权利要求4的显示控制器，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，所述时钟产生电路调整所述时钟频率。
10. 如权利要求9的显示控制器，其中，在除了所述非显示周期之外的周期内，当在所述预定周期 内的所述脉冲数目等于所述预定值时，所述时钟产生电路停止产生所 述时钟。
11. 如权利要求9的显示控制器，其中，所述时钟产生电路在所述预定周期期间的指定时刻中断所 述时钟的产生。
12. 如权利要求8的显示控制器，其中，所述非显示周期对应于帧的最初线。
13. 如权利要求9的显示控制器，其中，所述非显示周期对应于帧的最初线。
14. 一种在显示装置中传送显示数据的方法，该显示装置包括存 储显示数据的存储器和响应于所述显示数据来驱动显示面板的驱动 器，该方法包括(A) 产生用于将所述显示数据从所述存储器传送到所述驱动器的时钟；(B) 使用所述产生的时钟来传送所述显示数据；(C) 对在预定周期内的所述产生的时钟的脉冲数目进行计数；(D) 调整所述时钟的时钟频率，以使所述预定周期内的所述脉冲 数目被校正到预定值。
15. 如权利要求14的方法，其中，所述预定周期对应于所述(B)步骤的周期。
16. 如权利要求14的方法，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，进行所述(D)步骤。
17. 如权利要求16的方法，其中，所述非显示周期对应于帧的最初线。
18. 如权利要求16的方法，还包括(E) 在所述(D)步骤之后，通过使用所述调整后的时钟频率来 重复所述(A)至(C)步骤。
19. 如权利要求18的方法，还包括(F) 在所述(E)步骤中，当所述预定周期内的所述脉冲数目等 于所述预定值时，停止产生所述时钟。
20.如权利要求H的方法，还包括 (G)在所述预定周期中的指定时刻，中断产生所述时钟。
全文摘要
一种显示控制器(2)，包括存储器(50)，其中存储了显示数据(DATA)；驱动器(30)，其被构成为响应于显示数据(DATA)驱动显示面板(1)；和时钟产生电路(10)，其被构成为产生用于从存储器(50)将显示数据(DATA)传送到驱动器(30)的时钟(XSCL)。反馈所产生的时钟(XSCL)，以调整时钟的时钟频率(fTRANS)。
文档编号G09G3/36GK101101738SQ20071012712
公开日2008年1月9日 申请日期2007年6月28日 优先权日2006年7月3日
发明者冈村哲 申请人:恩益禧电子股份有限公司
技术领域：
本发明涉及显示装置。尤其，本发明涉及一种用于控制显示装置 中的显示数据传送的技术。
背景技术：
具有其中存储显示数据的VRAM (视频RAM)的液晶显示装置是 已知的(例如，参看日本特开专利申请JP特开平10-97226)。在这种 液晶显示装置中，需要将显示数据从VRAM传送到段驱动器。
图1示意性示出了典型的具有VRAM的液晶显示装置的结构。该 液晶显示装置具有LCD (液晶显示器)面板110、共用驱动器120和 段驱动器130。 LCD面板130具有以矩阵形式布置的LXP个像素(L 和P是自然数)。这些像素被形成于在行方向延伸的L条扫描线XI 至XL和在列方向上延伸的P条数据线Yl至YP的交叉处。
共用驱动器120依次驱动扫描线XI至XL。段驱动器130响应于 与所驱动扫描线对应的显示数据DATA,来驱动数据线Yl至YL。通 过驱动所有扫描线X1至XL，在LCD面板110上显示一个图像。显示 一个图像的操作被称为"帧"。另一方面，相对于一条扫描线的操作 被称为"线"。
图1中示出的液晶显示装置还具有传送控制器140、 VRAM 150 和振荡器160。存储在VRAM 150中的是与在LCD面板110上显示的 图像对应的显示数据DATA。根据CPU的指令，传送控制器140从 VRAM 150读出与一条线对应的一个显示数据DATA。同时，传送控 制器140基于从振荡器160提供的高频时钟，产生用于传送显示数据
DATA的传送时'钟XSCL。然后，传送控制器140与所产生的传送时钟 XSCL同步地，将该一条线的显示数据DATA传送到段驱动器130。
木申请的发明人意识到以下要点。关于显示数据DATA的上述传 送，有必要将以下条件施加到传送时钟XSCL上。以下将参考图2解 释这些条件。
帧频率由ffRM表示，帧周期由T ( = l/fFRM)表示。由于一帧 包括如上所述的L条线，所以一个线周期由T/L ( = 1/ (fFRMXL)) 表示。 一条线的显示数据DATA含有与一条线对应的P个像素的数据。 在一个线周期T/L期间，与传送时钟XSCL同步地传送该P个像素的 数据。传送时钟XSCL的频率(时钟频率)由fTRANS表示，且其周 期(时钟周期)由tTRANS ( = l/fTRANS)表示。
随着时钟频率fTRANS增加，时钟周期tTRANS变短。然而，在 一个时钟周期tTRANS内，需要从VRAM中平均读出一个像素的数据， 然后传送该数据。在此，读出一个像素数据所需的最小时间和传送一 个像素数据所需的最小时间之和由tDATA ( = l/fDATA)表示。这种 情况下， 一个时钟周期tTRANS应该等于或多于最小时间tDATA,除 非在一个时钟周期tTRANS内不能完成处理所需的最小量。由此，可 获得以下的关系表达式(1)。
tDATA《tTRANS
fDATA》fTRANS ...... (1)
同时，随着时钟频率fTRANS降低，时钟周期tTRANS变大。这 种情况下，在一个线周期T/L内包括的时钟脉冲的数目降低了。然而， 在 -个线周期T/L内，需要完成与一条线(P个像素)相关的数据传送。 换句话说， 一个线周期T/L应当等于或大于一个时钟周期tTRANS的 P倍。否则，在一个线周期T/L内的时钟脉冲数目将不足，无法完成必
说明书第3/18页
要数目的数据传送。由此，可以获得以下关系表达式(2)。
<formula>formula see original document page 8</formula> (2)
通过组合关系表达式(1)和(2)，能获得以下关系表达式(3)。 关系表达式(3)表示在传送时钟XSCL上施加的"理论"条件。
<formula>formula see original document page 8</formula>(3)
在实际设计阶段，除了上述理论条件之外，还要将其他条件施加 到传送时钟XSCL上。原因在于，传送时钟XSCL的时钟频率fTRANS 由于制造变化性而发生变化，并随着操作期间的电压和温度的变化而 改变。需要考虑到该变化性来设计时钟频率fTRANS。换句话说，需要 设计时钟频率fTRANS,以使得即使时钟频率fTRANS由于制造变化性 或者在制造期间发生变化，仍然满足上述关系表达式(3)。
在设计阶段设计的时钟频率fTRANS被称为"设计频率fTRANS (set)"。另一方面，实际时钟频率fTRANS根据制造变化性、工作 电压、工作温度等，在从fTRANS (min)至lj fTRANS (max)的范围内 变化。例如，假设变化范围从设计频率fTRANS (set)的50%到200 %。这种情况下，我们必须考虑到，实际时钟频率fTRANS能够在以 下范围内变化。
<formula>formula see original document page 8</formula>(4)
通过组合上述表达式(3)和(4)，关于设计频率fTRANS (set) 能获得以下关系表达式(5)。
<formula>formula see original document page 9</formula> ...... (5)
如根据关系表达式(3)和(5)之间的比较可明显得出的，设计 频率fTRANS (set)的容许范围比理论范围窄。
在近些年，LCD面板的像素总数增加得越来越多。在上述关系表 达式(5)中，LCD面板的像素总数由"LXP"表示，"LXP"的增 加意味着设计频率fTRANS (set)下限的升高。随着像素"LXP"的 总数增加，有必要将设计频率fTRANS (set)设置到甚至更高的值， 以便以更高的速度传送显示数据DATA。换句话说，随着像素"LXP" 的总数增加，设计频率fTRANS (set)的容许范围变得更窄。
如上所述，越来越难以从技术上解决LCD面板像素总数的增加。 可以从另一角度来证实这一点。通过变换上述关系表达式(5)，相对 于像素"LXP"的总数能获得以下关系表达式(6)。
<formula>formula see original document page 9</formula>...... (6)
该关系表达式(6)表示对像素总数的限制，即，LCD面板的尺寸。 例如，让我们考虑这样一种情况帧频率fFRM为60Hz，且最小时间 tDATA (二l/fDATA)为60ns。这种情况下，根据表达式(6)计算得 出像素总数LXP的最大值是69444像素。进一步增加像素总数在技术 上是不可能的。在这种情况下，不可能显示QVGA尺寸(240X320 = 76800像素)的图像。
发明内容
在本发明的一个实施例中，提供了显示装置中的显示控制器。该 显示控制器具有存储器，其中存储显示数据；驱动器，其被构成为 响应于显示数据驱动显示面板；和时钟产生电路，其被构成为产生用 于自存储器将显示数据传送到驱动器的传送时钟。
根据实施例，由时钟产生电路产生的传送时钟XSCL被反馈以调
整传送时钟XSCL的时钟频率fTRANS。例如，时钟产生电路监控由其 自身产生的传送时钟XSCL，并调整传送时钟XSCL以使所监控的时钟 频率fTRANS被校正为预定频率。结果，即使传送时钟XSCL的时钟 频率fTRANS由于电压、温度等的变化而改变，时钟频率fTRANS仍 会被立即设置回预定频率。也就是说，传送时钟XSCL的时钟频率 fTRANS被控制为维持在最佳值。
因此，无需在考虑电压变化、温度变化、制造变化性等的情况下 来设置设计频率fTRANS (set)。设计频率fTRANS (set)可允许的范 围与上述表达式(3)中的相似，并由以下关系表达式(7)给出。
fPRMXLXP《fTRANS (set)《fDATA ...... (7)
如根据前述表达式(5)和表达式(7)之间的比较可明显得出的， 设计频率fTRANS (set)的容许范围比前述技术的宽。即，缓和了对 设计频率fTRANS (set)的限制。由此，可以更容易地解决LCD面板 像素总数的增加。而且，通过将上述表达式(7)变形，关于像素"L XP"总数能获得以下关系表达式(8)。
LXP《fDATA/fFRM ...... (8)
如根据前述表达式(6)和表达式(8)之间的比较可明显得出的； 像素"LXP"总数的上限与前述技术相比增加了。原因在于其不必将 电压、温度等变化的容限纳入考虑。例如，我们考虑帧频率ffRM为 60Hz且最小时间tDATA ( = 1 / fDATA)为60ns的情况。这种情况下， 像素LXP总数的最大值根据表达式(8)计算为277777像素。这种情 况下，可以显示QVGA尺寸(240X320 = 76800像素)的图像。
在本发明的另一个实施例中，提供了一种在显示装置中传送显示 数据的方法。该方法包括(A)产生用于传送显示数据的传送时钟； (B)通过使用所产生的传送时钟传送显示数据；(C)计算在预定周 期内所产生传送时钟的脉冲数；和(D)调整传送时钟的时钟频率以使 在预定周期内的脉冲数被校正为预定值。
根据本发明，缓和了对传送时钟XSCL的限制。因此可以在技术
上解决显示面板像素数目的增加。换句话说，可以容易地实现需要高 速传送大量数据的大屏幕尺寸(百万像素)。
根据某些实施例的以下描述结合附图，本发明的上述和其他目的、
优点和特征将更明显，附图中
图1是概略示出典型液晶显示装置的结构的框图2是用于说明用于显示数据传送的条件的图3是概略示出根据本发明实施例的液晶显示装置结构的框图4是示出根据本发明实施例LCD控制器结构的框图5是示出根据本发明实施例的传送时钟产生电路结构的框图6是示出根据本发明实施例的传送显示数据方法的流程图7是示出根据本发明实施例的传送时钟产生电路操作实例的时
序图8是示出根据本发明实施例的传送时钟产生电路改进实例的框图。
具体实施例方式
现在，在此将参考示意性实施例描述本发明。本领域技术人员将 意识到，使用本发明的教导可实现很多替换实施例，且本发明不限于 用于说明目的示出的实施例。
以下将参考附图描述根据本发明实施例的显示装置、显示控制器
和传送显示数据的方法。在本实施例中，以点矩阵型液晶显示装置来 作为显示装置的例子。
1.概述
图3概略示出了根据本实施例的点矩阵型液晶显示装置的结构。
图3中，液晶显示装置具有LCD面板1、LCD控制器2和CPU 3。 LCD 控制器2控制在LCD面板1上的图像显示。CPU 3将各种数据和命令 传送到LCD控制器2。
LCD面板1具有以矩阵形式布置的LXP个像素(L和P是自然 数)。而且，LCD面板1具有在行方向上延伸的L条扫描线X1至XL 和在列方向上延伸的P条数据线Yl至YP。 L条扫描线X1至XL和P 条数据线Yl至YP在LXP个交叉处交叉，且在各交叉处形成像素。L 条扫描线XI至XL被连接到共用驱动器20，同时P条数据线Yl至 YP被连接到段驱动器30。
共用驱动器(行驱动器，线驱动器)20从扫描线XI至XL中依 次选择所要驱动的扫描线。然后，共用驱动器20驱动所选择的扫描线 (line)。同时，段驱动器(列驱动器，数据驱动器)30响应于与被驱 动线对应的显示数据DATA,来驱动数据线Yl至YP。段驱动器30将 与被驱动线的显示数据DATA对应的像素电压输出到数据线Yl至YP。 段驱动器30经由总线40连接到VRAM 50，并且按照每一条线来从 VRAM 50传送显示数据DATA。
VRAM 50是用于存储与LCD面板1上显示的图像对应的显示数 据DATA的存储器。图像的显示数据DATA是从CPU3传送来的，并 被一次性存储于VRAM50中。然后，根据CPU3的命令，按照每一条 线来从VRAM 50中读出一条线的显示数据DATA,并且该显示数据 DATA输出到总线40。与传送时钟XSCL同步地， 一条线的显示数据 DATA被从VRAM 50经由总线40传送到段驱动器30。段驱动器30具有用于存储传送来的一条线的显示数据DATA的锁存电路和线存储
腿 益。
对总线40上的显示数据DATA的传送进行控制的是图3中示出的 传送时钟产生电路10。传送时钟产生电路10产生用于传送显示数据 DATA的传送时钟XSCL。而且，传送时钟产生电路10具有调整传送 时钟XSCL的时钟频率fTRANS的功能。
更具体地，传送时钟产生电路10监控由其自身产生的传送时钟 XSCL。之后，传送时钟产生电路IO调整传送时钟XSCL，使得被监控 的传送时钟XSCL的时钟频率fTRANS被校正为预定频率。关于预定 频率的信息(REF)被存储在与传送时钟产生电路10连接的寄存器60 中。传送时钟产生电路IO通过参考寄存器60中存储的信息REF，来 调整时钟频率fTRANS 。
例如，存储在寄存器60中的信息REF是表示用于传送显示数据 DATA的最佳频率的数据(参考表达式(7))。传送时钟产生电路IO 能通过对被监控的频率和由寄存器60表示的最佳频率进行比较，将时 钟频率fTRANS维持在最佳值。替换地，存储在寄存器60中的信息 REF可以是应当在预定周期中产生的时钟脉冲的最佳数目。传送时钟 产生电路10能通过对在预定周期中检测到的传送时钟XSCL的脉冲数 和由寄存器60表示的最佳数目进行比较，将时钟频率fTRANS维持在 最佳值。
以这种方式，由传送时钟产生电路IO产生的传送时钟XSCL被反 馈，以调整传送时钟XSCL的时钟频率汀RANS。结果，即使传送始终 XSCL的时钟频率fTRANS由于电压、温度等的变化而改变，时钟频率 fTRANS仍将立即被设置回到预定频率。也就是说，传送时钟XSCL的 时钟频率fTRANS被控制为维持在最佳值。
根据本实施例，通过传送时钟产生电路IO的控制，由电压变化、
温度变化、制造变化性等引起的时钟频率fTRANS的变化被吸收。因
此，不必在考虑电压变化、温度变化、制造变化性等的情况下来设置
设计频率fTRANS (set)。因此，缓和了对设计频率fTRANS (set)施 加的限制(参考前面的表达式(7))。由此，更容易解决LCD面板1 的像素总数的增加。换句话说，可以容易地实现需要高速传送大量数 据的大屏幕尺寸(百万像素)(参考前面的表达式(8))。
以下，将详细描述根据本实施例的LCD控制器2的结构实例和操 作实例。根据本实施例的LCD控制器2是作为"液晶显示控制IC"来 提供的，其中内建了如图3中所示的传送时钟产生电路10、共用驱动 器20、段驱动器30和VRAM50。
2.结构实例
图4示出了根据本实施例的LCD控制器2的结构实例。LCD控制 器2具有传送时钟产生电路10、共用驱动器20、段驱动器30、总线 40、 VRAM 50、 X地址电路51、 Y地址电路52、寄存器60、振荡器 70、显示定时产生电路80、 I/F电路90和电源电路100。
LCD控制器2经由I/F电路90连接到CPU 3。从CPU 3传送来的 数据经由I/F电路90写入到寄存器60中。寄存器60被连接到传送时 钟产生电路10、 X地址电路51、 Y地址电路52、振荡器70、显示定时 产生电路80和电源电路100，并且被用于在LCD控制器2内的各种设
从CPU 3传送来的显示数据DATA也经由I/F电路90写入到寄存 器60中。而且，显示数据DATA被从寄存器60写入到VRAM 50中。 此时，X地址电路51和地址电路52产生将被写入显示数据DATA的 VRAM 50上的目标地址。
振荡器70产生源振荡时钟SCL，并将源振荡时钟SCL提供到显 示定时产生电路80。
显示定时产生电路80对源振荡时钟SCL进行分频，以产生用于 显示的定时信号。之后，显示定时产生电路80将定时信号输出到共用 驱动器20和段驱动器30，并由此控制驱动器的操作。而且，基于定时 信号，显示定时产生电路80将开始信号ST和NODISP信号SND输出 到传送时钟产生电路10，该开始信号ST和NODISP信号SND将在下 文中描述。
电源电路100产生与LCD面板相关的驱动电压。电源电路100被 连接到共用驱动器20和段驱动器30，且将用于驱动扫描线和数据线 (LCD面板)的驱动电压分别提供到共用驱动器20和段驱动器30。
图5示出了根据本实施例的传送时钟产生电路IO的结构实例。图 5中示出的传送时钟产生电路IO包括传送时钟振荡器11、控制电路12、 计数器13和比较器14。
传送时钟振荡器11是用于振荡传送时钟XSCL的振荡器。传送时 钟振荡器11从显示定时产生电路80接收开始信号ST。开始信号ST 是用于指示开始显示数据DATA传送的信号。响应于该开始信号ST， 传送时钟振荡器11以某一振荡频率fTRANS产生(振荡)传送时钟 XSCL。应当注意，振荡频率fTRANS是通过控制电路12来可变地设 置的。
计数器13监控由传送时钟振荡器11产生的传送时钟XSCL，并 对预定周期内的传送时钟XSCL的脉冲数目进行计数。预定周期内的 计数值CNT被输出到控制电路12和比较器14。预定周期是用于传送 一条线的显示数据DATA的一个线周期。
在寄存器60中设置的是应当在一个线周期内产生的时钟脉冲的最
佳数目REF (以下，称作"参考脉冲数目REF")。参考脉冲数目REF 是与设计频率fTRANS (set)对应的参数。参考脉冲数目REF被从寄 存器60提供到控制电路12和比较器14。
控制电路12基于由计数器13计数的计数值CNT和在寄存器60 中设置的参考脉冲数REF之间的比率，来校正振荡频率fTRANS。更 具体地，通过使用计数值CNT和参考脉冲数目REF，控制电路12计 算通过以下等式给出的"校正因数Y":
校正因数Y二 (参考脉冲数目REF) / (计数值CNT)……(9)
然后，控制电路12将当前振荡频率fTRANS与所计算的校正因数 Y相乘，以设置新的振荡频率fTRANS。例如，控制电路12将表示校 正因数Y的控制信号输出到传送时钟振荡器11，并且传送时钟振荡器 11根据该控制信号来调整振荡频率fTRANS。以这种方式，通过控制 电路12，振荡频率fTRANS被校正为预定频率(REF)。换句话说， 控制电路12能通过计算校正因数Y ，将振荡频率fTRANS维持在与参 考脉冲数目REF对应的预定最佳频率。
而且，控制电路12从显示定时产生电路80接收NODISP信号 SND。 NODISP信号SND在"非显示周期"中被激活，在该"非显示 周期"期间，不在LCD面板1上显示与显示数据DATA对应的图像。 仅当NODISP信号SND被激活时，根据本实施例的控制电路12才调 整(最优化)振荡频率fTRANS。换句话说，控制电路12在非显示周 期中最优化振荡频率fTRANS。也可以说，NODISP信号SND是指示 将振荡频率fTRANS最优化的信号。
上述非显示周期是以与一帧的最初线(第一线)对应的"最初线 周期(第一线周期)"作为例子的。在最初线周期中，最初线的显示
数据DATA被传送到段驱动器30。在下一线周期中，最初线的显示数 据DATA被显示在LCD面板1上，同时下一线的显示数据DATA被 传送到段驱动器30。在这种最初线周期中，进行振荡频率fTRANS的 最优化。
在除了非显示周期外的显示周期中，比较器14在由计数器13计 数的计数值CNT和在寄存器60中设置的参考脉冲数目REF之间做比 较。作为比较器14的输出的使能信号EN表示比较结果，并控制传送 时钟振荡器ll。例如，当计数值CNT少于参考脉冲数目REF时，使 能信号EN被设置成"高"。在这种情况下，传送时钟振荡器11被激 活。另一方面，当计数值CNT等于或大于参考脉冲数目REF时，使能 信号EN变成"低(无效)"。在这种情况下，传送时钟振荡器ll被 去激活。
3.操作流程
以下将参考前面的图4描述LCD控制器2的整个操作。首先，将 显示数据DATA写入到VRAM 50中的操作如下。根据由CPU 3发出 的指令，X地址电路51和Y地址电路52指定了将被写入数据的VRAM 50上的地址。接下来，从CPU 3传送来的显示数据DATA经由I/F电 路90和寄存器60被写入到VRAM 50上的该指定地址。
显示与显示数据DATA对应的图像的操作如下。显示定时产生电 路80基于由振荡器70产生的源振荡时钟SCL，产生进行显示所需要 的定时信号。之后，显示定时产生电路80将定时信号输出到共用驱动 器20和段驱动器30。根据所接收的定时信号，共用驱动器20和段驱 动器30分别驱动扫描线和数据线。
同时，显示数据DATA被从VRAM50传送到段驱动器30。更具 体地，根据由CPU 3发出的命令，X地址电路51和Y地址电路52指 定了从中读出数据的VRAM50上的地址。然后，从VRAM50上的该
指定地址读出一条线的显示数据DATA。与一条线对应的读出显示数 据DATA被输出到总线40。与传送时钟XSCL同步地，该输出显示数 据DATA被传送到段驱动器30。
传送时钟XSCL是由传送时钟产生电路IO产生的。传送时钟产生 电路10的操作受到显示定时产生电路80控制。更具体地，显示定时 操作电路80基于定时信号产生开始信号ST和NODISP信号SND，并 将开始信号ST和NODISP信号SND输出到传送时钟产生电路10。开 始信号ST是指示开始显示数据DATA的传送的信号。NODISP信号 SND是指示将振荡频率fTRANS最优化的信号。响应于开始信号ST 禾口 NODISP信号SND,传送时钟产生电路IO进行以下处理。
图6是示出根据本实施例的传送时钟产生电路10的操作的流程 图。以下将参考前面的图5和图6描述传送时钟产生电路10的操作流程。
传送时钟振荡器11处于待命状态，直到开始信号ST被激活(步 骤S1)。当开始信号ST被激活时(步骤S1;是)，计数器13被复位
(初始化)，并因此计数值CNT被设置成"0"(步骤S2)。而且， 传送时钟振荡器ll以某一振荡频率fTRANS来产生传送时钟XSCL(步 骤S3)。与传送时钟XSCL同步地传送一条线的显示数据DATA。
参考NODISP信号SND，控制电路12判断当前线是"显示线" 还是"非显示线"(步骤S4)。在非显示线的情况下(步骤S4:是)， 除了传送显示数据DATA之外还进行传送时钟XSCL的最优化(步骤 S10至S16)。另一方面，在显示线的情况下(步骤S4:否)，进行通 常的传送步骤(步骤S20至S23)。本实施例中，非显示线是一帧的最 初显示线。
在最初线周期中，计数器13对传送时钟XSCL的脉冲数进行计数
(步骤SIO、 Sll)。当最初线结束时(步骤Slh是)，传送时钟振
荡器11停止产生传送时钟XSCL (步骤S12)。
接下来，由计数器13计数的计数值CNT被传送到控制电路12(步 骤S13)。计数值CNT表示在一个线周期内的传送时钟XSCL的脉冲 数目。之后，控制电路12通过使用计数值CNT和寄存器60中设置的 参考脉冲数目REF，来计算校正因数Y (步骤S14)。校正因数Y是通 过上述的等式(9)给出的。
接下来，通过使用所计算的校正因数Y，控制电路12进行频率校 正，以使振荡频率fTRANS变成最佳频率(步骤S15)。更具体地，控 制电路12将当前的振荡频率fTRANS与计算的校正因数Y相乘，由此 设置新的振荡频率fTRANS。以这种方式，控制电路12将振荡频率 fTRANS控制为最佳频率。
控制电路12维持对于传送时钟振荡器11的控制状态，直到进行 下一个最优化处理(步骤S16)。也就是说，在最初线周期之后振荡频 率fTRANS被保持在最佳值，直到这一帧被完成。在下一帧的最初线 周期中，振荡频率fTRANS可被再次校正(步骤S10至S15)。因此， 即使传送时钟XSCL的频率fTRANS由于电压和温度的变化而改变， 频率fTRANS仍会立即被校正到预定的最佳值。
当开始下一条线时，NODISP信号SND被去激活，同时开始信号 ST被再次激活(步骤Sh是)。响应于开始信号ST的激活，计数器 13被复位(步骤S2)。而且，传送时钟振荡器11在校正之后产生具 有振荡频率fTRANS的传送时钟XSCL (步骤S3)。与传送时钟XSCL 同步地传送一条线的显示数据DATA。
而且，控制电路12参考被去激活的NODISP信号SND，并且意 识到当前线是"显示线"(步骤S4:否)。在这种情况下，控制电路12激活比较器14。之后，进行在显示周期中的传送处理(步骤S20至 S23)。
在显示线周期中，计数器13对传送时钟XSCL的脉冲数目进行计 数(步骤S20)。在比较器14中，计数值CNT总是与寄存器60中设 置的参考脉冲数目REF进行比较(步骤S21)。当计数值CNT小于参 考脉冲数目REF时(步骤S21:否)，使能信号EN被设置成"高"。 在这种情况下，传送时钟振荡器11继续产生传送时钟XSCL，且计数 器13继续计数(步骤S20)。
另一方面，如果计数值CNT等于或大于参考脉冲数目REF(步骤 S21:是)，则使能信号EN被从"高"变成"低"。艮P，使能信号EN 被设置成"失效"(步骤S22)。在这种情况下，传送时钟振荡器11 被去激活，并停止产生传送时钟XSCL (步骤S23)。由这种处理导致 的效果如下。
即使在振荡频率汀RANS被最优化之后并直到下一个帧结束的周 期中，都可能由于温度的快速增加等等导致振荡频率fTRANS快速增 加。产生比传送一条线显示数据DATA所需要数目更多的时钟脉冲将 浪费电功耗。因此，当计数值CNT达到参考脉冲数目REF时，使能信 号EN被设置成"失效"。因此能减少不必要的电功耗。
在使能信号EN被保持在"使能"的情况下，传送时钟振荡器11 在当前线结束时停止产生传送时钟XSCL (步骤S23)。在下一条线中 进行与上述的相似的处理。
图7是示出根据本实施例的传送时钟产生电路10的操作的一个实 例的时序图。图7中示出的是源振荡时钟SCL、 NODISP信号SND、 开始信号ST、使能信号EN、传送时钟XSCL和计数值CNT。在本操 作实例中，LCD面板1的尺寸是QVGA (240X320像素)，且在寄存器60中设置的参考脉冲数目REF是240。
当开始一条线时，显示定时产生电路80基于源振荡时钟SCL产 生开始信号ST和NODISP信号SND。该帧的初始线对应于非显示周 期，并由此激活了 NODISP信号SND。响应于开始信号ST的下降， 传送时钟振荡器11在校正之前开始产生传送时钟XSCL。首先，计数 器13被复位，并随后开始对所产生的传送时钟XSCL的脉冲数目进行 计数。
让我们考虑如下情况例如，当初始线结束时的计数值CNT是 264。基于参考脉冲数目REF (=240)和计数值CNT (=264)，控制 电路12计算校正因数Y。根据上述等式(9)，校正因数Y被计算为 240 / 260。因此，控制电路12将振荡频率fTRANS与240 / 260相乘。 结果，振荡频率fTRANS降低，且被校正为与参考脉冲数目REF对应 的频率。
下一条线对应于显示周期，并由此NODISP信号SND被去激活。 因此，不进行振荡频率fTRANS的最优化。响应于开始信号ST的下降， 传送时钟振荡器11在校正之后开始产生传送时钟XSCL。首先，计数 器13被复位，并随后开始对所产生传送时钟XSCL的脉冲数目进行计 数。
在显示线的周期期间，比较器14在计数值CNT和参考脉冲数目 REF (=240)之间做比较。当计数值CNT小于240时，使能信号EN 处于"高"。当计数值CNT变成240时，使能信号EN变为"低(无 效)"。由此，传送时钟振荡器11被去激活，并停止产生传送时钟 XSCL。
4.改进实例
图8示出了根据本实施例的传送时钟产生电路IO的改进实例。图
8中，对于与上述的那些相同的部件给出相同的参考数字，且将适当省 略重复的描述。
图8中示出的传送时钟产生电路10还包括与电路15。从比较器 14输出的使能信号EN被输入到与电路15。而且，从显示定时产生电 路80输出的NOCLK信号SNC经由反相器16被输入到与电路15。与 电路15在使能信号EN和NOCLK信号SNC的反相信号之间进行与运 算，并将运算结果输出到传送时钟振荡器11。
NOCLK信号SNC是用于在一个线周期中的任一时刻中断产生传 送时钟XSCL的信号。在传送时钟XSCL的产生被中断的周期中，显 示定时产生电路80将NOCLK信号SNC设置成"高"，同时在产生传 送时钟XSCL的周期内，将NOCLK信号SNC设置为"低"。当NOCLK 信号SNC是"高"时，即使使能信号EN是"高"，与电路15的输出 仍为"低"。在这种情况下，传送时钟振荡器11被去激活。
以这种方式，在NOCLK信号SNC被设置成"高"期间，传送时 钟XSCL的产生被中断。反过来说，可以通过使用NOCLK信号SNC， 按照一个线周期期间的指定时刻，来中断传送时钟XSCL的产生。也 就是说，可以自由地控制在一个线周期中的传送时钟XSCL的产生周 期。结果，可获得以下效果。
当显示数据DATA被传送时，总线40以高速操作，这导致发生电 流噪声。该噪声经由大地传播到图4中示出的电源电路100、段驱动器 30和共用驱动器20。因此依据噪声发生的定时，图像质量会变劣。但 是，根据改进实例，可以自由地控制在一个线周期中的传送时钟XSCL 的产生周期。即，可以从与当前显示的显示数据DATA相关的显示稳 定周期中去掉传送时钟XSCL的产生周期。因此，能防止由噪声导致 的图像质量变劣。
很明显，本发明不限于上述实施例，且可对其进行改进和变化而 不超出本发明的范围和精神。
权利要求
1.一种显示控制器，包括存储器，其中存储了显示数据；驱动器，被配置为响应于所述显示数据来驱动显示面板；和时钟产生电路，被配置为产生用于将所述显示数据从所述存储器传送至所述驱动器的时钟，其中反馈所述产生的时钟，以调整所述时钟的时钟频率。
2. 如权利要求1的显示控制器，其中所述时钟产生电路监控所述产生的时钟，并调整所述时钟频 率，以使所述被监控的时钟的频率被校正为预定频率。
3. 如权利要求2的显示控制器，其中所述时钟产生电路产生处于第一频率的所述时钟， 其中所述时钟产生电路计算在所述被监控时钟的所述频率和所述预定频率之间的比率，并通过使用所述计算出的比率校正所述第一频率。
4. 如权利要求1的显示控制器，其中所述时钟产生电路监控所述产生的时钟，并调整所述时钟频 率，以使在预定周期内的所述被监控时钟的脉冲数目被校正为预定值。
5. 如权利要求4的显示控制器，其中所述时钟产生电路产生处于第一频率的所述时钟， 其中所述时钟产生电路计算在所述预定周期内的所述脉冲数目和所述预定值之间的比率，并通过使用所述计算出的比率来校正所述第一频率。
6. 如权利要求5的显示控制器， 其中所述时钟产生电路包括振荡器，其被配置为产生处于所述第一频率的所述时钟； 计数器，其被配置为对所述预定周期内的所述产生的时钟的脉冲数目进行计数；和控制电路，其被配置为基于所述在预定周期内的所述脉冲数目和在寄存器中设置的所述预定值之间的比率，来改变所述第一频率。.
7. 如权利要求4的显示控制器，其中所述预定周期对应于用于传送所述显示数据的一个线周期。
8. 如权利要求1的显示控制器，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，进行所述时钟频率的所述调整。
9. 如权利要求4的显示控制器，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，所述时钟产生电路调整所述时钟频率。
10. 如权利要求9的显示控制器，其中，在除了所述非显示周期之外的周期内，当在所述预定周期 内的所述脉冲数目等于所述预定值时，所述时钟产生电路停止产生所 述时钟。
11. 如权利要求9的显示控制器，其中，所述时钟产生电路在所述预定周期期间的指定时刻中断所 述时钟的产生。
12. 如权利要求8的显示控制器，其中，所述非显示周期对应于帧的最初线。
13. 如权利要求9的显示控制器，其中，所述非显示周期对应于帧的最初线。
14. 一种在显示装置中传送显示数据的方法，该显示装置包括存 储显示数据的存储器和响应于所述显示数据来驱动显示面板的驱动 器，该方法包括(A) 产生用于将所述显示数据从所述存储器传送到所述驱动器的时钟；(B) 使用所述产生的时钟来传送所述显示数据；(C) 对在预定周期内的所述产生的时钟的脉冲数目进行计数；(D) 调整所述时钟的时钟频率，以使所述预定周期内的所述脉冲 数目被校正到预定值。
15. 如权利要求14的方法，其中，所述预定周期对应于所述(B)步骤的周期。
16. 如权利要求14的方法，其中，在其中对应于所述显示数据的图像未在所述显示面板上显 示的非显示周期中，进行所述(D)步骤。
17. 如权利要求16的方法，其中，所述非显示周期对应于帧的最初线。
18. 如权利要求16的方法，还包括(E) 在所述(D)步骤之后，通过使用所述调整后的时钟频率来 重复所述(A)至(C)步骤。
19. 如权利要求18的方法，还包括(F) 在所述(E)步骤中，当所述预定周期内的所述脉冲数目等 于所述预定值时，停止产生所述时钟。
20.如权利要求H的方法，还包括 (G)在所述预定周期中的指定时刻，中断产生所述时钟。
全文摘要
一种显示控制器(2)，包括存储器(50)，其中存储了显示数据(DATA)；驱动器(30)，其被构成为响应于显示数据(DATA)驱动显示面板(1)；和时钟产生电路(10)，其被构成为产生用于从存储器(50)将显示数据(DATA)传送到驱动器(30)的时钟(XSCL)。反馈所产生的时钟(XSCL)，以调整时钟的时钟频率(fTRANS)。
文档编号G09G3/36GK101101738SQ20071012712
公开日2008年1月9日 申请日期2007年6月28日 优先权日2006年7月3日
发明者冈村哲 申请人:恩益禧电子股份有限公司
最新回复(0)