栅极驱动电路与电源控制电路的制作方法
专利名称：栅极驱动电路与电源控制电路的制作方法
技术领域：
本发明是有关于一种栅极驱动电路，且特别是有关于一种可以保护栅极驱 动电路的电源控制电路。
背景技术：
众所周知，栅极驱动电路(Gate driving circuit)是薄膜晶体管液晶显示器 (TFT-LCD)的重要元件之一，其是用以负责开启及关闭薄膜晶体管液晶显示面 板内每一列像素的薄膜晶体管(TFT)。而为了要避免栅极驱动电路瞬间被烧毁， 现有的作法会将部分输入至栅极驱动电路的电源进行一定的输入时序延迟后， 以达到保护栅极驱动电路的目的。图I绘示为现有保护栅极驱动电路的系统方块图。请参照图1，电源供应 器11用以输出第一电源VDDG与第二电源VEEG。其中，第一电源VDDG是 用以提供栅极驱动电路13控制薄膜晶体管液晶显示面板内每一列像素的薄膜 晶体管导通时所需的电压准位，而第二电源VEEG则是用以提供栅极驱动电路 13控制薄膜晶体管液晶显示面板内每一列像素的薄膜晶体管截止时所需的电 压准位。延迟电路12耦接于电源供应器11与栅极驱动电路13之间，而其是 由电阻Ri R4、晶体管Qi与Q2，以及电容C所组成的。此延迟电路12主要 是用以将第一电源VDDG延迟一定的输入时序后，再提供给栅极驱动电路13 使用。图2绘示为图1的栅极驱动电路13所接收到的电源时序图。请合并参照 图1及图2，当电源供应器11同时输出第一电源VDDG与第二电源VEEG时， 延迟电路12此时会直接提供第二电源VEEG给栅极驱动电路13使用(亦即第二 电源VEEG不做延迟)，且此第二电源VEEG会经由电阻R,与R2的分压后，以 对电容C进行充电直到晶体管Q,导通为止。接着，当晶体管(^导通时，其会 致使晶体管Q2也随之导通，如此第一电源VDDG才会提供给栅极驱动电路13使用。故依据上述可知，栅极驱动电路13所接收到的电源顺序就会先接收第二电源VEEG，接着再接收第一电源VDDG，而现有就是采用延迟电路12来避 免第一电源VDDG供应至栅极驱动电路13的时间比第二电源VEEG早，故而 可以防止栅极驱动电路13瞬间被烧毁。然而，图1所揭示的延迟电路12虽然可以成功的延迟第一电源VDDG， 以避免栅极驱动电路13不会瞬间被烧毁，但是额外所增设的延迟电路12不但 会使得制作成本增加，且若将延迟电路12整合于栅极驱动电路13中时，便会 严重地削弱产品的竞争力。除此之外，该技术领域的研发人员还研发出许多有别于上述延迟电路12 的延迟电路。举例来说，在美国公告案号第6,373,479号专利案中提出一种 "Power supply apparatus of an LCD and voltage sequence control method，，的技术， 此专利案是在栅极驱动电路与电源供应装置间设置晶体管及电阻，如此来达到 栅极驱动电路13不会瞬间被烧毁。另外，在美国公告案号第7,015,904号专利 案中提出 一 禾中"Power sequence apparatus for device driving circuit and its method"的技术。此外，在美国专利申请公开案号第20060092883号提出一种 "Power sequence apparatus and driving method thereof，的技术。然而，在这些专利案中所揭示的技术内容都是致力于如何保护栅极驱动电 路，但是其并无法使得电路体积达到极小化，且有些还需提供额外的电源供应 器或电源，以使得制作成本会更加地提升。再者，最重要的一点是，上述所揭 示的技术内容皆不适合与栅极驱动器(gate driver)整合成栅极驱动电路或者与 栅极驱动器进行芯片化设计。发明内容本发明的目的就是提供一种电源控制电路，用以保护栅极驱动电路，而同 时可以縮小电路体积，且不需要提供额外的电源供应器或电源。本发明的另一目的就是提供一种栅极驱动电路，其借由将上述本发明的电 源控制电路与栅极驱动器整合于其内或进行芯片化设计，故而可以达到上述本 发明的电源控制电路的所有优点。基于上述目的，本发明提出一种电源控制电路，其用以控制栅极驱动电路， 此栅极驱动电路用以接收启动信号后，据以依序输出多个扫描信号，而电源控 制电路包括延迟电路、电位转换器，以及幵关元件。其中，延迟电路接收启动 信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器耦接延迟电 路，用以接收并调整延迟启动信号的电压准位而输出启动电压。开关元件的控 制端耦接电位转换器，开关元件的输入端用以接收第一电源，而开关元件的输 出端则耦接至栅极驱动电路，此开关元件根据启动电压而决定其输入端与其输 出端为导通或截止状态。从另一观点来看，本发明提出一种栅极驱动电路，包括栅极驱动器与电源 控制电路。其中，栅极驱动器接收启动信号，并据以依序输出多个扫描信号。 电源控制电路包括延迟电路、电位转换器，以及开关元件。延迟电路用以接收 启动信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器耦接延 迟电路，用以接收并调整延迟启动信号的电压准位而输出启动电压。开关元件 的控制端耦接电位转换器，开关元件的输入端用以接收第一电源，而开关元件 的输出端则耦接至栅极驱动器，此开关元件根据启动电压而决定其输入端与其 输出端为导通或截止状态。在本发明所述的电源控制电路中，延迟电路可包括反相器与D型触发器。 其中，反相器用以将所接收的启动信号反相并延迟上述的预设时间后输出启动 信号。D型触发器的数据输入端用以接收启动信号，而其时钟输入端耦接反相 器，此D型触发器根据延迟预设时间过后的启动信号而输出延迟启动信号。在本发明所述的电源控制电路中，延迟电路也可包括D型触发器，其输入 端用以接收工作电源，而其时钟输入端用以接收启动信号，此D型触发器根据启动信号，而延迟一段预设时间后输出延迟启动信号。在本发明所述的电源控制电路中，开关元件可包括P型晶体管、N型晶体 管，以及反相器。其中，N型晶体管的控制端与反相器的输入端耦接电位转换 器、P型晶体管的控制端耦接反相器的输出端、P型晶体管与N型晶体管的一 端用以接收第一电源，而P型晶体管与N型晶体管的另一端则耦接至栅极驱动 电路。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管、N型晶体管，以及反相器。其中，N型晶体管的控制端与反相器的输入端耦接电位转 换器、P型晶体管的控制端耦接反相器的输出端、P型晶体管与N型晶体管的 一端用以接收第一电源，而P型晶体管与N型晶体管的另一端则耦接至栅极驱动器。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管或N型晶 体管，其控制端耦接电位转换器，其一端用以接收第一电源，而其另一端则耦 接栅极驱动电路。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管或N型晶 体管，其控制端耦接电位转换器，其一端用以接收第一电源，而其另一端则耦 接栅极驱动器。本发明所提供的电源控制电路因为利用延迟电路接收启动信号，并利用电 位转换器调整延迟电路所输出的延迟启动信号的电压准位，接着再利用开关元 件根据电位转换器所输出的启动电压而决定其的导通状态，如此再供应第一电 源给栅极驱动电路或栅极驱动器使用。因此，本发明所提供的电源控制电路不 但可以保护栅极驱动电路或栅极驱动器，且同时可以縮小电路体积，而不需要 提供额外的电源供应器或电源，所以易于与栅极驱动器整合成栅极驱动电路或 者与栅极驱动器进行芯片化设计。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中图1绘示为现有保护栅极驱动电路的系统方块图。图2绘示为图1的栅极驱动电路所接收到的电源时序图。图3绘示为本发明一实施例的栅极驱动电路的方块图。图4绘示为图3的电源控制电路的内部电路方块图。图5绘示为图4的电源控制电路的电路图。图6绘示为图5的电源控制电路的电源时序图。图7绘示为本发明另一实施例的电源控制电路的电路图。图8绘示为图7的电源控制电路的电源信号时序图。
具体实施方式
图3绘示为本发明一实施例的栅极驱动电路的方块图。请参照图3，栅极驱动电路30包括电源控制电路301与栅极驱动器302。在本实施例中，栅极驱 动电路30用以接收外部电源供应器(未绘示)所输出的第一电源VDDG、第二电 源VEEG、工作电源VDDD，以及启动信号STV。其中，工作电源VDDD是用 以提供栅极驱动电路30工作所需的工作电压，而启动信号STV是用以作为栅 极驱动器302的第一条扫描线所输出的扫描信号的触发信号，以使得栅极驱动 器302依序输出扫描信号(scan signal),且电源控制电路301可独立于栅极驱动 电路30外。另外，第一电源VDDG与第二电源VEEG的功能已说明于现有技术中， 且上述的外部电源供应器所输出的第一电源VDDG、第二电源VEEG、工作电 源VDDD，以及启动信号STV,本领域技术人员应当熟知，故而在此并不再加 以赘述。图4绘示为图3的电源控制电路301的内部电路方块图。请合并参照图3 及图4，电源控制电路301包括延迟电路41、电位转换器42，以及开关元件 43。其中，延迟电路41用以将所接收的启动信号STV延迟一段预设时间后输 出一个延迟启动信号DS。电位转换器42用以接收并调整延迟电路41所输出 的延迟启动信号DS的电压准位，并将其输出以作为启动电压A，其中此启动 电压A的电压准位可以接近第一电源VDDG的电压准位，而其详细原因容后 再详述。开关元件43具有输入端、输出端及控制端，其中开关元件43的控制端耦 接电位转换器42的输出端，开关元件43的输入端用以接收上述外部电源供应 器所输出的第一电源VDDG，而开关元件43的输出端则耦接至栅极驱动器302。 在本实施例中，开关元件43会依据启动电压A，而决定其输入端与其输出端间 为导通或截止。如此一来，电源控制电路301即可根据启动信号STV来延迟第 一电源VDDG提供至栅极驱动器302的时间，以达到保护栅极驱动电路30的 目的。而为了要更加详细地阐述本发明的精神，以下将进一步地提出一种能达到上述电源控制电路301的技术功效的实际电路图给本发明领域的技术人员参 考，但并不局限于此。图5绘示为图4的电源控制电路301的电路图。请合并参照图4及图5， 在本实施例中，延迟电路41是以反相器511与负缘触发型的D型触发器512 所组成，而开关元件43则是以N型晶体管531、 P型晶体管532，以及反相器 533所组成。其中，这些元件间的耦接关系如图5所绘示般，故在此并不再加 以赘述。图6绘示为图5的电源控制电路301的电源时序图。请合并参照图3~图6， 在本实施例中，当D型触发器512的数据输入端(D)与反相器511的输入端接 收到启动信号STV时，反相器511会将启动信号STV反相并延迟输出至D型 触发器512的时钟输入端(CLK)。在图6中，D型触发器512的数据输入端所 接收到的启动信号STV表示为STV(D)，而D型触发器512的时钟输入端所接 收到的反相启动信号STV表示为^(CLK)。如上所述，D型触发器512因为采用负缘触发的机制，故当反相启动信号 ^(CLK)由高电位垂降至低电位时，D型触发器512的数据输出端(Q)就会输 出高电位的启动信号STV(D)，亦即为延迟电路41所输出的延迟启动信号DS。 接着，电位转换器42会接收此延迟启动信号DS，并将其电压准位调整至接近 第一电源VDDG的电压准位，亦即电位转换器42所输出的启动电压A，借此 来縮减开关元件43的输入端与输出端间的电压差。举例来说，假设第一电源VDDG为18V，且开关元件43的热电压极小， 故启动电压A则可设定为18V，以使得启动电压A在开启开关元件43后，致 使开关元件43的输出端可输出接近18V的电压。之后，当反相器533的输入端接收到启动电压A时，在反相器533的输出 端会得到一个反相启动电压B，而若启动电压A为高电位时，N型晶体管531 此时会被开启(亦即在图6的时间t2所标示的531 ON)。另外，此时反相启动电 压B必然为低电位，故P型晶体管532此时也会被开启(亦即在图6的时间t2 所标示的532 0N)。此外，当N型晶体管531与P型晶体管532同时开启时， 其代表着开关元件43为导通的状态(亦即在图6中所标示的43 ON)。在本实施例中，开关元件43的电路结构为一种互补式开关，而如此设计的原因是为了要减少开关元件43的输入端与输出端间的电压差。故当开关元件43导通后(亦即在图6的时间t2)，电源控制电路301才会将第一电源VDDG 提供给栅极驱动器302使用，如此即达到将第一电源VDDG延迟输出的目的， 而其延迟时间如图6中所标示的时间Td)。借此，栅极驱动器302所接收到的 电源顺序就会先接收第二电源VEEG，接着再接收第一电源VDDG，所以即可 预防栅极驱动电路30瞬间被烧毁。除此之外，更值得一提的是，本领域技术人员应当可知，开关元件43也 只可单用一个P型晶体管或一个N型晶体管来实现。举例来说，若开关元件 43仅选用一个N型晶体管来实现时，使用者只要将N型晶体管531的控制端 耦接电位转换器42的输出端，并利用N型晶体管531的一端接收第一电源 VDDG，且将N型晶体管531的另一端耦接至栅极驱动器302。如此一来，当 启动电压A为高电位时，此时N型晶体管531会被开启，并将第一电源VDDG 提供给栅极驱动器302使用。另外，若开关元件43仅选用一个P型晶体管来实现时，使用者只要将P 型晶体管532的控制端耦接电位转换器42的输出端，并利用P型晶体管532 的一端接收第一电源VDDG，且将P型晶体管532的另一端耦接至栅极驱动器 302。如此一来，当启动电压A为低电位时，此时P型晶体管532会被开启， 并将第一电源VDDG提供给栅极驱动器302使用。此外，延迟电路41还有很多设计上的选择，例如可以将反相器511以延 迟器来取代，如此再搭配正缘触发型的D型触发器512后，即可实现与上述实 施例的延迟电路41相同的功效。再者，还更可利用计数器来控制延迟第一电 源VDDG的预设时间。由于各家厂商对于延迟电路41与开关元件43的设计方 式都不一样，因此本发明的应用应当不限制于此种可能的型态。换言之，只要 是利用延迟电路41将所接收的启动信号STV延迟以输出延迟启动信号DS后， 再控制开关元件43的导通或截止状态以供应第一电源VDDG给栅极驱动器302 使用的运作流程，就已经是符合了本发明的精神所在。接下来，以下将再举出本发明的另一实施例，以便本发明领域的技术人员 能轻易施行本发明。图7绘示为本发明另一实施例的电源控制电路701的电路 图。请同时参照图5及图7，图7所揭示的电源控制电路701与图5所揭示的电源控制电路301的最大不同处在于电源控制电路701仅使用一个正缘触发 型的D型触发器71即可实现图5的延迟电路41的功效。其中，D型触发器71 的数据输入端(D)是用以接收上述的工作电源VDDD，亦即图8所标示的 VDDD(D)，而D型触发器71的时钟输入端(CLK端)用以接收启动信号STV。图8绘示为图7的电源控制电路701的电源信号时序图。请合并参照图3、 图7及图8，在时间tl，上述的外部电源供应器会同时输出第一电源VDDG、 第二电源VEEG、启动信号STV，以及工作电源VDDD。其中，第二电源VEEG 会直接输入至栅极驱动器302。接着，在时间t2， D型触发器71的数据输入端 与时钟输入端所分别接收的工作电源VDDD与启动信号STV的电压准位同为 高电位时，开关元件73才会导通其输入端及输出端，并且将第一电源VDDG 延迟后以提供给栅极驱动器302使用，而此段延迟时间即为图8的时间Td。再 者，本实施例其余工作细节皆与图5所述的实施例方式类似，故在此并不再加 以赘述。综上所述，本发明所提供的电源控制电路因为采用延迟电路将所接收的启 动信号延迟以输出延迟启动信号后，再利用电位转换器接收并调整延迟启动信 号的电压准位以作为启动电压，并据以控制开关元件为导通或截止状态，如此 以供应第一电源给栅极驱动器使用。因此，本发明所提供的电源控制电路不但 可以保护栅极驱动电路，且同时可以縮小电路体积，而不需要提供额外的电源 供应器或电源，所以易于与栅极驱动器整合成栅极驱动电路或者与栅极驱动器 进行芯片化设计。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种电源控制电路，用以控制一栅极驱动电路，该栅极驱动电路接收一启动信号后而据以依序输出多个扫描信号，其特征在于，该电源控制电路包括一延迟电路，接收该启动信号，并将其延迟一预设时间后输出一延迟启动信号；一电位转换器，耦接该延迟电路，用以接收并调整该延迟启动信号的电压准位而输出一启动电压；以及一开关元件，其控制端耦接该电位转换器，其输入端用以接收一第一电源，而其输出端则耦接至该栅极驱动电路，该开关元件根据该启动电压，而决定其输入端与其输出端为导通或截止状态。
2. 如权利要求1所述的电源控制电路，其特征在于，该延迟电路包括 一反相器，用以接收该启动信号，并将其反相与延迟该预设时间后输出该启动信号；以及一D型触发器，其数据输入端接收该启动信号，其时钟输入端耦接该反相 器，该D型触发器根据延迟该预设时间后的该启动信号而输出该延迟启动信号。
3. 如权利要求1所述的电源控制电路，其特征在于，该延迟电路包括 一D型触发器，其数据输入端用以接收一工作电源，其时钟输入端用以接收该启动信号，该D型触发器根据该启动信号，而延迟该预设时间后输出该延 迟启动信号。
4. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括 一P型晶体管；一N型晶体管；以及 一反相器，其中，该N型晶体管的控制端与该反相器的输入端耦接该电位转换器，该 P型晶体管的控制端耦接该反相器的输出端，该P型晶体管与该N型晶体管的 一端用以接收该第一电源，而该P型晶体管与该N型晶体管的另一端则耦接该 栅极驱动电路。
5. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括一P型晶体管，其控制端耦接该电位转换器，其一端用以接收该第一电源，而其另 一端则耦接该栅极驱动电路。
6. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括一N 型晶体管，其控制端耦接该电位转换器，其一端用以接收该第一电源，而其另 一端则耦接该栅极驱动电路。
7. —种栅极驱动电路，其特征在于，包括一栅极驱动器，用以接收一启动信号后，并据以依序输出多个扫描信号；以及一电源控制电路，包括一延迟电路，用以接收该启动信号，并将其延迟一预设时间后输出一 延迟启动信号；一电位转换器，耦接该延迟电路，用以接收并调整该延迟启动信号的电压准位而输出一启动电压；以及一开关元件，其控制端耦接该电位转换器，其输入端用以接收一第一 电源，而其输出端则耦接至该栅极驱动器，该开关元件根据该启动电压，而决 定其输入端与其输出端为导通或截止状态。
8. 如权利要求7所述的栅极驱动电路，其特征在于，该延迟电路包括 一反相器，用以接收该启动信号，并将其反相与延迟该预设时间后输出该启动信号；以及一D型触发器，其数据输入端用以接收该启动信号，而其时钟输入端耦接 该反相器，该D型触发器根据延迟该预设时间后的该启动信号而输出该延迟启 动信号。
9. 如权利要求7所述的栅极驱动电路，其特征在于，该延迟电路包括 一D型触发器，其数据输入端用以接收一工作电源，而其时钟输入端用以接收该启动信号，该D型触发器根据该启动信号，而延迟该预设时间后输出该 延迟启动信号。
10. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括 一P型晶体管；一N型晶体管；以及一反相器，其中，该N型晶体管的控制端与该反相器的输入端耦接该电位转换器，该 P型晶体管的控制端耦接该反相器的输出端，该P型晶体管与该N型晶体管的一端用以接收该第一电源，而该P型晶体管与该N型晶体管的另一端则耦接该栅极驱动器。
11. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括一 P型晶体管，其控制端耦接该电位转换器，其一端接收该第一电源，而其另一 端则耦接该栅极驱动器。
12. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括一 N型晶体管，其控制端耦接该电位转换器，其一端接收该第一电源，而其另一 端则耦接该栅极驱动器。
全文摘要
本发明公开了一种栅极驱动电路与电源控制电路。栅极驱动电路包括栅极驱动器与电源控制电路。栅极驱动器用以接收启动信号，并据以依序输出多个扫描信号。电源控制电路包括延迟电路、电位转换器，以及开关元件。延迟电路用以接收启动信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器用以接收并调整延迟启动信号的电压准位而据以输出启动电压。开关元件根据启动电压而将原先供应至栅极驱动器的第一电源延迟上述预设时间后再供应给栅极驱动器。本发明所提供的电源控制电路易于与栅极驱动器整合成栅极驱动电路或者与栅极驱动器进行芯片化设计。
文档编号G09G3/36GK101334969SQ20071012748
公开日2008年12月31日 申请日期2007年6月28日 优先权日2007年6月28日
发明者尤志民, 李洺贤 申请人:中华映管股份有限公司
技术领域：
本发明是有关于一种栅极驱动电路，且特别是有关于一种可以保护栅极驱 动电路的电源控制电路。
背景技术：
众所周知，栅极驱动电路(Gate driving circuit)是薄膜晶体管液晶显示器 (TFT-LCD)的重要元件之一，其是用以负责开启及关闭薄膜晶体管液晶显示面 板内每一列像素的薄膜晶体管(TFT)。而为了要避免栅极驱动电路瞬间被烧毁， 现有的作法会将部分输入至栅极驱动电路的电源进行一定的输入时序延迟后， 以达到保护栅极驱动电路的目的。图I绘示为现有保护栅极驱动电路的系统方块图。请参照图1，电源供应 器11用以输出第一电源VDDG与第二电源VEEG。其中，第一电源VDDG是 用以提供栅极驱动电路13控制薄膜晶体管液晶显示面板内每一列像素的薄膜 晶体管导通时所需的电压准位，而第二电源VEEG则是用以提供栅极驱动电路 13控制薄膜晶体管液晶显示面板内每一列像素的薄膜晶体管截止时所需的电 压准位。延迟电路12耦接于电源供应器11与栅极驱动电路13之间，而其是 由电阻Ri R4、晶体管Qi与Q2，以及电容C所组成的。此延迟电路12主要 是用以将第一电源VDDG延迟一定的输入时序后，再提供给栅极驱动电路13 使用。图2绘示为图1的栅极驱动电路13所接收到的电源时序图。请合并参照 图1及图2，当电源供应器11同时输出第一电源VDDG与第二电源VEEG时， 延迟电路12此时会直接提供第二电源VEEG给栅极驱动电路13使用(亦即第二 电源VEEG不做延迟)，且此第二电源VEEG会经由电阻R,与R2的分压后，以 对电容C进行充电直到晶体管Q,导通为止。接着，当晶体管(^导通时，其会 致使晶体管Q2也随之导通，如此第一电源VDDG才会提供给栅极驱动电路13使用。故依据上述可知，栅极驱动电路13所接收到的电源顺序就会先接收第二电源VEEG，接着再接收第一电源VDDG，而现有就是采用延迟电路12来避 免第一电源VDDG供应至栅极驱动电路13的时间比第二电源VEEG早，故而 可以防止栅极驱动电路13瞬间被烧毁。然而，图1所揭示的延迟电路12虽然可以成功的延迟第一电源VDDG， 以避免栅极驱动电路13不会瞬间被烧毁，但是额外所增设的延迟电路12不但 会使得制作成本增加，且若将延迟电路12整合于栅极驱动电路13中时，便会 严重地削弱产品的竞争力。除此之外，该技术领域的研发人员还研发出许多有别于上述延迟电路12 的延迟电路。举例来说，在美国公告案号第6,373,479号专利案中提出一种 "Power supply apparatus of an LCD and voltage sequence control method，，的技术， 此专利案是在栅极驱动电路与电源供应装置间设置晶体管及电阻，如此来达到 栅极驱动电路13不会瞬间被烧毁。另外，在美国公告案号第7,015,904号专利 案中提出 一 禾中"Power sequence apparatus for device driving circuit and its method"的技术。此外，在美国专利申请公开案号第20060092883号提出一种 "Power sequence apparatus and driving method thereof，的技术。然而，在这些专利案中所揭示的技术内容都是致力于如何保护栅极驱动电 路，但是其并无法使得电路体积达到极小化，且有些还需提供额外的电源供应 器或电源，以使得制作成本会更加地提升。再者，最重要的一点是，上述所揭 示的技术内容皆不适合与栅极驱动器(gate driver)整合成栅极驱动电路或者与 栅极驱动器进行芯片化设计。发明内容本发明的目的就是提供一种电源控制电路，用以保护栅极驱动电路，而同 时可以縮小电路体积，且不需要提供额外的电源供应器或电源。本发明的另一目的就是提供一种栅极驱动电路，其借由将上述本发明的电 源控制电路与栅极驱动器整合于其内或进行芯片化设计，故而可以达到上述本 发明的电源控制电路的所有优点。基于上述目的，本发明提出一种电源控制电路，其用以控制栅极驱动电路， 此栅极驱动电路用以接收启动信号后，据以依序输出多个扫描信号，而电源控 制电路包括延迟电路、电位转换器，以及幵关元件。其中，延迟电路接收启动 信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器耦接延迟电 路，用以接收并调整延迟启动信号的电压准位而输出启动电压。开关元件的控 制端耦接电位转换器，开关元件的输入端用以接收第一电源，而开关元件的输 出端则耦接至栅极驱动电路，此开关元件根据启动电压而决定其输入端与其输 出端为导通或截止状态。从另一观点来看，本发明提出一种栅极驱动电路，包括栅极驱动器与电源 控制电路。其中，栅极驱动器接收启动信号，并据以依序输出多个扫描信号。 电源控制电路包括延迟电路、电位转换器，以及开关元件。延迟电路用以接收 启动信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器耦接延 迟电路，用以接收并调整延迟启动信号的电压准位而输出启动电压。开关元件 的控制端耦接电位转换器，开关元件的输入端用以接收第一电源，而开关元件 的输出端则耦接至栅极驱动器，此开关元件根据启动电压而决定其输入端与其 输出端为导通或截止状态。在本发明所述的电源控制电路中，延迟电路可包括反相器与D型触发器。 其中，反相器用以将所接收的启动信号反相并延迟上述的预设时间后输出启动 信号。D型触发器的数据输入端用以接收启动信号，而其时钟输入端耦接反相 器，此D型触发器根据延迟预设时间过后的启动信号而输出延迟启动信号。在本发明所述的电源控制电路中，延迟电路也可包括D型触发器，其输入 端用以接收工作电源，而其时钟输入端用以接收启动信号，此D型触发器根据启动信号，而延迟一段预设时间后输出延迟启动信号。在本发明所述的电源控制电路中，开关元件可包括P型晶体管、N型晶体 管，以及反相器。其中，N型晶体管的控制端与反相器的输入端耦接电位转换 器、P型晶体管的控制端耦接反相器的输出端、P型晶体管与N型晶体管的一 端用以接收第一电源，而P型晶体管与N型晶体管的另一端则耦接至栅极驱动 电路。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管、N型晶体管，以及反相器。其中，N型晶体管的控制端与反相器的输入端耦接电位转 换器、P型晶体管的控制端耦接反相器的输出端、P型晶体管与N型晶体管的 一端用以接收第一电源，而P型晶体管与N型晶体管的另一端则耦接至栅极驱动器。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管或N型晶 体管，其控制端耦接电位转换器，其一端用以接收第一电源，而其另一端则耦 接栅极驱动电路。在本发明所述的电源控制电路中，开关元件也可包括P型晶体管或N型晶 体管，其控制端耦接电位转换器，其一端用以接收第一电源，而其另一端则耦 接栅极驱动器。本发明所提供的电源控制电路因为利用延迟电路接收启动信号，并利用电 位转换器调整延迟电路所输出的延迟启动信号的电压准位，接着再利用开关元 件根据电位转换器所输出的启动电压而决定其的导通状态，如此再供应第一电 源给栅极驱动电路或栅极驱动器使用。因此，本发明所提供的电源控制电路不 但可以保护栅极驱动电路或栅极驱动器，且同时可以縮小电路体积，而不需要 提供额外的电源供应器或电源，所以易于与栅极驱动器整合成栅极驱动电路或 者与栅极驱动器进行芯片化设计。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发 明的具体实施方式
作详细说明，其中图1绘示为现有保护栅极驱动电路的系统方块图。图2绘示为图1的栅极驱动电路所接收到的电源时序图。图3绘示为本发明一实施例的栅极驱动电路的方块图。图4绘示为图3的电源控制电路的内部电路方块图。图5绘示为图4的电源控制电路的电路图。图6绘示为图5的电源控制电路的电源时序图。图7绘示为本发明另一实施例的电源控制电路的电路图。图8绘示为图7的电源控制电路的电源信号时序图。
具体实施方式
图3绘示为本发明一实施例的栅极驱动电路的方块图。请参照图3，栅极驱动电路30包括电源控制电路301与栅极驱动器302。在本实施例中，栅极驱 动电路30用以接收外部电源供应器(未绘示)所输出的第一电源VDDG、第二电 源VEEG、工作电源VDDD，以及启动信号STV。其中，工作电源VDDD是用 以提供栅极驱动电路30工作所需的工作电压，而启动信号STV是用以作为栅 极驱动器302的第一条扫描线所输出的扫描信号的触发信号，以使得栅极驱动 器302依序输出扫描信号(scan signal),且电源控制电路301可独立于栅极驱动 电路30外。另外，第一电源VDDG与第二电源VEEG的功能已说明于现有技术中， 且上述的外部电源供应器所输出的第一电源VDDG、第二电源VEEG、工作电 源VDDD，以及启动信号STV,本领域技术人员应当熟知，故而在此并不再加 以赘述。图4绘示为图3的电源控制电路301的内部电路方块图。请合并参照图3 及图4，电源控制电路301包括延迟电路41、电位转换器42，以及开关元件 43。其中，延迟电路41用以将所接收的启动信号STV延迟一段预设时间后输 出一个延迟启动信号DS。电位转换器42用以接收并调整延迟电路41所输出 的延迟启动信号DS的电压准位，并将其输出以作为启动电压A，其中此启动 电压A的电压准位可以接近第一电源VDDG的电压准位，而其详细原因容后 再详述。开关元件43具有输入端、输出端及控制端，其中开关元件43的控制端耦 接电位转换器42的输出端，开关元件43的输入端用以接收上述外部电源供应 器所输出的第一电源VDDG，而开关元件43的输出端则耦接至栅极驱动器302。 在本实施例中，开关元件43会依据启动电压A，而决定其输入端与其输出端间 为导通或截止。如此一来，电源控制电路301即可根据启动信号STV来延迟第 一电源VDDG提供至栅极驱动器302的时间，以达到保护栅极驱动电路30的 目的。而为了要更加详细地阐述本发明的精神，以下将进一步地提出一种能达到上述电源控制电路301的技术功效的实际电路图给本发明领域的技术人员参 考，但并不局限于此。图5绘示为图4的电源控制电路301的电路图。请合并参照图4及图5， 在本实施例中，延迟电路41是以反相器511与负缘触发型的D型触发器512 所组成，而开关元件43则是以N型晶体管531、 P型晶体管532，以及反相器 533所组成。其中，这些元件间的耦接关系如图5所绘示般，故在此并不再加 以赘述。图6绘示为图5的电源控制电路301的电源时序图。请合并参照图3~图6， 在本实施例中，当D型触发器512的数据输入端(D)与反相器511的输入端接 收到启动信号STV时，反相器511会将启动信号STV反相并延迟输出至D型 触发器512的时钟输入端(CLK)。在图6中，D型触发器512的数据输入端所 接收到的启动信号STV表示为STV(D)，而D型触发器512的时钟输入端所接 收到的反相启动信号STV表示为^(CLK)。如上所述，D型触发器512因为采用负缘触发的机制，故当反相启动信号 ^(CLK)由高电位垂降至低电位时，D型触发器512的数据输出端(Q)就会输 出高电位的启动信号STV(D)，亦即为延迟电路41所输出的延迟启动信号DS。 接着，电位转换器42会接收此延迟启动信号DS，并将其电压准位调整至接近 第一电源VDDG的电压准位，亦即电位转换器42所输出的启动电压A，借此 来縮减开关元件43的输入端与输出端间的电压差。举例来说，假设第一电源VDDG为18V，且开关元件43的热电压极小， 故启动电压A则可设定为18V，以使得启动电压A在开启开关元件43后，致 使开关元件43的输出端可输出接近18V的电压。之后，当反相器533的输入端接收到启动电压A时，在反相器533的输出 端会得到一个反相启动电压B，而若启动电压A为高电位时，N型晶体管531 此时会被开启(亦即在图6的时间t2所标示的531 ON)。另外，此时反相启动电 压B必然为低电位，故P型晶体管532此时也会被开启(亦即在图6的时间t2 所标示的532 0N)。此外，当N型晶体管531与P型晶体管532同时开启时， 其代表着开关元件43为导通的状态(亦即在图6中所标示的43 ON)。在本实施例中，开关元件43的电路结构为一种互补式开关，而如此设计的原因是为了要减少开关元件43的输入端与输出端间的电压差。故当开关元件43导通后(亦即在图6的时间t2)，电源控制电路301才会将第一电源VDDG 提供给栅极驱动器302使用，如此即达到将第一电源VDDG延迟输出的目的， 而其延迟时间如图6中所标示的时间Td)。借此，栅极驱动器302所接收到的 电源顺序就会先接收第二电源VEEG，接着再接收第一电源VDDG，所以即可 预防栅极驱动电路30瞬间被烧毁。除此之外，更值得一提的是，本领域技术人员应当可知，开关元件43也 只可单用一个P型晶体管或一个N型晶体管来实现。举例来说，若开关元件 43仅选用一个N型晶体管来实现时，使用者只要将N型晶体管531的控制端 耦接电位转换器42的输出端，并利用N型晶体管531的一端接收第一电源 VDDG，且将N型晶体管531的另一端耦接至栅极驱动器302。如此一来，当 启动电压A为高电位时，此时N型晶体管531会被开启，并将第一电源VDDG 提供给栅极驱动器302使用。另外，若开关元件43仅选用一个P型晶体管来实现时，使用者只要将P 型晶体管532的控制端耦接电位转换器42的输出端，并利用P型晶体管532 的一端接收第一电源VDDG，且将P型晶体管532的另一端耦接至栅极驱动器 302。如此一来，当启动电压A为低电位时，此时P型晶体管532会被开启， 并将第一电源VDDG提供给栅极驱动器302使用。此外，延迟电路41还有很多设计上的选择，例如可以将反相器511以延 迟器来取代，如此再搭配正缘触发型的D型触发器512后，即可实现与上述实 施例的延迟电路41相同的功效。再者，还更可利用计数器来控制延迟第一电 源VDDG的预设时间。由于各家厂商对于延迟电路41与开关元件43的设计方 式都不一样，因此本发明的应用应当不限制于此种可能的型态。换言之，只要 是利用延迟电路41将所接收的启动信号STV延迟以输出延迟启动信号DS后， 再控制开关元件43的导通或截止状态以供应第一电源VDDG给栅极驱动器302 使用的运作流程，就已经是符合了本发明的精神所在。接下来，以下将再举出本发明的另一实施例，以便本发明领域的技术人员 能轻易施行本发明。图7绘示为本发明另一实施例的电源控制电路701的电路 图。请同时参照图5及图7，图7所揭示的电源控制电路701与图5所揭示的电源控制电路301的最大不同处在于电源控制电路701仅使用一个正缘触发 型的D型触发器71即可实现图5的延迟电路41的功效。其中，D型触发器71 的数据输入端(D)是用以接收上述的工作电源VDDD，亦即图8所标示的 VDDD(D)，而D型触发器71的时钟输入端(CLK端)用以接收启动信号STV。图8绘示为图7的电源控制电路701的电源信号时序图。请合并参照图3、 图7及图8，在时间tl，上述的外部电源供应器会同时输出第一电源VDDG、 第二电源VEEG、启动信号STV，以及工作电源VDDD。其中，第二电源VEEG 会直接输入至栅极驱动器302。接着，在时间t2， D型触发器71的数据输入端 与时钟输入端所分别接收的工作电源VDDD与启动信号STV的电压准位同为 高电位时，开关元件73才会导通其输入端及输出端，并且将第一电源VDDG 延迟后以提供给栅极驱动器302使用，而此段延迟时间即为图8的时间Td。再 者，本实施例其余工作细节皆与图5所述的实施例方式类似，故在此并不再加 以赘述。综上所述，本发明所提供的电源控制电路因为采用延迟电路将所接收的启 动信号延迟以输出延迟启动信号后，再利用电位转换器接收并调整延迟启动信 号的电压准位以作为启动电压，并据以控制开关元件为导通或截止状态，如此 以供应第一电源给栅极驱动器使用。因此，本发明所提供的电源控制电路不但 可以保护栅极驱动电路，且同时可以縮小电路体积，而不需要提供额外的电源 供应器或电源，所以易于与栅极驱动器整合成栅极驱动电路或者与栅极驱动器 进行芯片化设计。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本 领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善， 因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种电源控制电路，用以控制一栅极驱动电路，该栅极驱动电路接收一启动信号后而据以依序输出多个扫描信号，其特征在于，该电源控制电路包括一延迟电路，接收该启动信号，并将其延迟一预设时间后输出一延迟启动信号；一电位转换器，耦接该延迟电路，用以接收并调整该延迟启动信号的电压准位而输出一启动电压；以及一开关元件，其控制端耦接该电位转换器，其输入端用以接收一第一电源，而其输出端则耦接至该栅极驱动电路，该开关元件根据该启动电压，而决定其输入端与其输出端为导通或截止状态。
2. 如权利要求1所述的电源控制电路，其特征在于，该延迟电路包括 一反相器，用以接收该启动信号，并将其反相与延迟该预设时间后输出该启动信号；以及一D型触发器，其数据输入端接收该启动信号，其时钟输入端耦接该反相 器，该D型触发器根据延迟该预设时间后的该启动信号而输出该延迟启动信号。
3. 如权利要求1所述的电源控制电路，其特征在于，该延迟电路包括 一D型触发器，其数据输入端用以接收一工作电源，其时钟输入端用以接收该启动信号，该D型触发器根据该启动信号，而延迟该预设时间后输出该延 迟启动信号。
4. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括 一P型晶体管；一N型晶体管；以及 一反相器，其中，该N型晶体管的控制端与该反相器的输入端耦接该电位转换器，该 P型晶体管的控制端耦接该反相器的输出端，该P型晶体管与该N型晶体管的 一端用以接收该第一电源，而该P型晶体管与该N型晶体管的另一端则耦接该 栅极驱动电路。
5. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括一P型晶体管，其控制端耦接该电位转换器，其一端用以接收该第一电源，而其另 一端则耦接该栅极驱动电路。
6. 如权利要求1所述的电源控制电路，其特征在于，该开关元件包括一N 型晶体管，其控制端耦接该电位转换器，其一端用以接收该第一电源，而其另 一端则耦接该栅极驱动电路。
7. —种栅极驱动电路，其特征在于，包括一栅极驱动器，用以接收一启动信号后，并据以依序输出多个扫描信号；以及一电源控制电路，包括一延迟电路，用以接收该启动信号，并将其延迟一预设时间后输出一 延迟启动信号；一电位转换器，耦接该延迟电路，用以接收并调整该延迟启动信号的电压准位而输出一启动电压；以及一开关元件，其控制端耦接该电位转换器，其输入端用以接收一第一 电源，而其输出端则耦接至该栅极驱动器，该开关元件根据该启动电压，而决 定其输入端与其输出端为导通或截止状态。
8. 如权利要求7所述的栅极驱动电路，其特征在于，该延迟电路包括 一反相器，用以接收该启动信号，并将其反相与延迟该预设时间后输出该启动信号；以及一D型触发器，其数据输入端用以接收该启动信号，而其时钟输入端耦接 该反相器，该D型触发器根据延迟该预设时间后的该启动信号而输出该延迟启 动信号。
9. 如权利要求7所述的栅极驱动电路，其特征在于，该延迟电路包括 一D型触发器，其数据输入端用以接收一工作电源，而其时钟输入端用以接收该启动信号，该D型触发器根据该启动信号，而延迟该预设时间后输出该 延迟启动信号。
10. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括 一P型晶体管；一N型晶体管；以及一反相器，其中，该N型晶体管的控制端与该反相器的输入端耦接该电位转换器，该 P型晶体管的控制端耦接该反相器的输出端，该P型晶体管与该N型晶体管的一端用以接收该第一电源，而该P型晶体管与该N型晶体管的另一端则耦接该栅极驱动器。
11. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括一 P型晶体管，其控制端耦接该电位转换器，其一端接收该第一电源，而其另一 端则耦接该栅极驱动器。
12. 如权利要求7所述的栅极驱动电路，其特征在于，该开关元件包括一 N型晶体管，其控制端耦接该电位转换器，其一端接收该第一电源，而其另一 端则耦接该栅极驱动器。
全文摘要
本发明公开了一种栅极驱动电路与电源控制电路。栅极驱动电路包括栅极驱动器与电源控制电路。栅极驱动器用以接收启动信号，并据以依序输出多个扫描信号。电源控制电路包括延迟电路、电位转换器，以及开关元件。延迟电路用以接收启动信号，并将其延迟一段预设时间后输出延迟启动信号。电位转换器用以接收并调整延迟启动信号的电压准位而据以输出启动电压。开关元件根据启动电压而将原先供应至栅极驱动器的第一电源延迟上述预设时间后再供应给栅极驱动器。本发明所提供的电源控制电路易于与栅极驱动器整合成栅极驱动电路或者与栅极驱动器进行芯片化设计。
文档编号G09G3/36GK101334969SQ20071012748
公开日2008年12月31日 申请日期2007年6月28日 优先权日2007年6月28日
发明者尤志民, 李洺贤 申请人:中华映管股份有限公司
最新回复(0)