显示驱动装置及显示面板模块的制作方法
专利名称：显示驱动装置及显示面板模块的制作方法
技术领域：
本发明涉及用来驱动显示面板的显示驱动装置。
背景技术：
近年来，PDP (等离子体显示面板)作为薄型、大画面、高清晰的显示面 板受到关注。PDP包括设置成矩阵状的多个放电单元作为像素，利用放电单元 放电时的发光来显示图像。
一般的AC型PDP具有平行设置的多个显示电极和设置为与这些显示电 极垂直的多个数据电极。因为显示驱动装置驱动这些数据电极，所以可以认为 以电容性负载为驱动对象。
PDP正不断朝着大画面化、高清晰化、高亮度化发展，与此相伴，也需要 输出到驱动PDP的显示驱动装置中的输出信号数增加和输出信号的高电压化。 因此，抑制驱动数据电极时的电力消耗和伴随其的发热变得重要起来。
在两个数据电极间施加不同的电位时，这两个电极作为一个电容起所用。 即，由于在电极间产生了电容性负载，所以驱动该电容性负载时消耗很多的电 力。作为减少电力消耗的技术，已知下面的例子。
在相对电极间的电压一定、进行点反转驱动的液晶驱动装置中，在输出端 子间预先设置开关，使输出端子间短路。据此，被短路的输出端子的电位成为 相互接近的值，能够降低以后显示驱动时的电力消耗(例如参照专利文献1)。
另外，还有在进行线反转驱动的液晶驱动装置中，在位于作为驱动输出电 压的大致平均值电压的中间电压的共用信号线上连接全部输出端子的技术(例 如参照专利文献2)。
另外，分别预先设置了形成为不是保持中间电压，而是保持与输出电压更 近的电压，即比中间电压更高的电压及更低的电压的共用电位线。根据显示行 转换时输出端子中信号的电位变化方向，在驱动前将输出端子连接到任何一个 共用电位线上。于是，因为减小了负载，所以能够降低电力消耗(例如参照专利文献3)。日本特开平9一212137号公报(图1) [专利文献2]日本特开2001—255857号公报(图1) [专利文献3]日本特开2003—271105号公报(图1)
发明内容
在专利文献1的液晶驱动装置中，以进行点反转驱动为前提。在该情形下， 因为是交流驱动，所以在邻接的端子上必须施加极性相反的电位。另外，已知 在以后的线显示时，输出端子必须变化为极性相反的电位。因此端子间开关的 控制不受待显示的像素数据的影响。
然而，如PDP用的数据显示驱动装置，在按其原样输出像素数据的情形 下，邻接的像素是否存在反转关系、同一个像素列的像素是否在线间存在反转 关系由像素数据决定。因为各种各样的图像的像素数据间没有规则性，所以不 能进行与专利文献1相同的控制。
在专利文献2的液晶驱动装置中，需要施加给像素的信号的极性在邻接的 像素之间必须存在反转的关系。否则，相反在驱动时就会发生电力损失。另外， 需要包括能够提供中间电位的额外大容量电容器等。
在专利文献3的液晶驱动装置中，以交替施加预定的高电压和低电压的驱 动方法为前提。另外，需要包括产生比中间电压更高的电压及更低的电压的额 外电源电路和额外大容量电容器等。在将它们内装在芯片内的情形下，芯片的 面积增大了，在作成为在芯片外部包括它们的情形下，构件数量增多了。
在PDP用的显示驱动装置中，虽然不限于施加到邻接像素上的电位的极 性相反，但是如专利文献3的液晶驱动装置，只是按其原样将像素数据施加给 数据电极，驱动前将数据电极连接到共用电位线的情况很多。
本发明的目的是降低显示面板驱动时的电力消耗。
根据本发明的显示驱动装置不仅根据属于构成图像的像素的一列的像素 值的变化，还根据属于另一列的像素的值，在根据像素值将电压输出到所述两 个输出端子上之前，在分别与所述两列相对应的两个输出端子间暂时短路。
更具体地说，根据本发明的显示驱动装置包括第1存储电路，用于存储 构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素之前的1行像素；输出端子间开关电路，用于将均与存储在所述 第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输 出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每
2列，根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2 列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个输出 端子中分别与所述第1及第2列相对应的2个输出端子间建立短路。在端子间 负载判断电路判断建立短路的情形下，在将与存储在所述第1存储电路中的、 属于所述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之 前，所述输出端子间开关电路在所述2个输出端子间暂时建立短路。
据此，因为在输出端子间建立短路，所以在将与像素的值相对应的电压输 出到这些输出端子上之前，能够使输出端子间的电位变得大致相等。因为能使 诸如驱动显示面板等所需的输出端子电位的变化变小，所以能够抑制电力消耗 及发热。
根据本发明，因为使驱动前输出端子间的电位变为大致相等，所以能够使 驱动吋输出端子的电位变化变小，由此能够抑制显示驱动装置的电力消耗及发 热。另外，因为使输出端子间的电位变为相等时，没有必要在输出电子间施加 电流，因此不需要为此提供额外的布线和电源电路等。从而，能够抑制消耗的 电力、电路面积及外部电路的构件数量。
图1是示出根据本发明实施例的显示驱动装置的结构的框图。
图2是更具体地示出图1的显示驱动装置的结构的框图。
图3 (a)是示出图1的端子间负载判断电路在判断中所采用的像素组合
的第l个例子的示意图，图3 (b)是示出图3 (a)的变形例的示意图。
图4 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的
第2个例子的示意图，图4 (b)是示出图4 (a)的变形例的示意图。
图5 (a)是示出图1的端子间负载判断电路在判断中所采用的像素组合
的第3个例子的示意图，图5 (b)是示出图5 (a)的变形例的示意图。
图6 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的
第4个例子的示意图，图6 (b)是示出图6 (a)的变形例的示意图。图7 (a)是示出图]的端子间负载判断电路在判断中采用的像素组合的第5个例子的示意图，图7 (b)是示出图7 (a)的变形例的示意图。图8 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的第6个例子的示意图，图8 (b)是示出图8 (a)的变形例的示意图。图9 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的第7个例子的示意图，图9 (b)是示出图9 (a)的变形例的示意图。 图10是示出图2的短路开关工作的具体例子的模式图。 图11是示出图1的显示驱动装置变形例的结构的框图。 图12是从图11的2个定时调整电路中输出的控制信号的时序波形图。 图13是示出图11的短路开关及共用线连接开关的工作的第1具体例的模式图。图14是示出图11的短路开关及共用线连接开关的工作的第2具体例的模 式图。图15是示出图11的短路开关及共用线连接开关的工作的第3具体例的模 式图。图16是示出图11的短路开关及共用线连接开关的工作的第4具体例的模 式图。图17是示出图11的显示驱动装置变形例的结构的框图。图18是示出图1的显示驱动装置的其它变形例的结构的框图。图19 (a)是采用了图1的显示驱动装置的模块组件的结构图，图19 (b)是采用了图19 (a)的模块组件的显示面板模块的结构图。图20是示出采用了图19 (b)的显示面板模块的电视接收机结构的实例框图。附图文字说明8共用线 20第1存储电路30第2存储电路 40、 240端子间负载判断电路60、 260输出端子间开关电路71A、 71B、 72A、 72B、 73A输出开关81~89、 180 184 短路开关81C 89C、 180C 184C共用线连接开关9100显示驱动装置 U2PDP202数据定时调整电路 204控制定时调整电路具体实施方式
下面参照
本发明的实施例。图1是示出根据本发明实施例的显示驱动装置的结构的框图。图1的显示 驱动装置100包括显示数据获取电路10、第1存储电路20、第2存储电路30、 端子间负载判断电路40、输出端子间开关电路60和输出端子部90。下面作为 例子，显示驱动装置100是对AC型PDP显示面板进行驱动的装置。在显示数据获取电路10上施加像素数据DO，像素数据DO代表构成待显 示图像的像素值。显示数据获取电路10在像素时钟CK的每个脉冲内取得串 行传送的像素数据DO，使取得的像素数据DO在发生转移时存储1行部分。 显示数据获取电路10将存储的像素数据DO作为像素数据DS逐行地输出给第 1存储电路20。第1存储电路20在显示面板的扫描脉冲信号P1的定时内逐行地取得并存 储像素数据DS，然后作为像素数据Dl逐行地输出给第2存储电路30、端子 间负载判断电路40及输出端子间开关电路60。扫描脉冲信号P1的一个周期 相当于像素时钟CK的一个周期乘以1条扫描线的像素数的长度。第2存储电路30在扫描脉冲信号Pl的定时内逐行地取得并存储像素数据 Dl，然后作为前一行显示的像素数据D2逐行地输出给端子间负载判断电路 40。以上的结果是，在第1存储电路20中存储了以后要显示的新的1行部分 的像素(显示像素)的像素数据D1，在第2存储电路30中存储了紧接在像素 数据D1的1行前已经显示了的前一行显示像素的像素数据D2的1行部分。端子间负载判断电路40以每2列处理构成图像的像素的列。具体地说， 端子间负载判断电路40集中在第1存储电路20中存储的像素数据Dl中属于 作为对象的2列的2个像素、和第2存储电路30中存储的像素数据D2中属 于该2列的2个像素。端子间负载判断电路40根据这4个像素间的关系进行 判断，根据其结果形成开关控制信号SD进行输出。在输出端子部90上连接着显示面板。输出端子部90包括与多个显示面板电极分别电连接的多个输出端子，并将负载驱动信号so输出到显示面板电极上。这些显示面板电极分别与多个数据电极连接。输出端子间开关电路60根据开关控制信号SD逐行地输出像素数据Dl ，或者停止像素数据D1的输出，而在输出端子部90的端子间产生短路。在这 里，根据扫描脉冲信号P1转换显示行之后，用来产生短路的开关控制信号SD 立即生效，从确定端子间负载判断电路40的判断开始，到开始显示之间有效。图2是更具体地示出图1的显示驱动装置100的结构的框图。显示数据获 取电路10包括存储元件11、 12、 13、…。存储元件11在每个像素时钟CK 的脉冲内，逐个像素地获取从外部串行输入的像素数据DO，并将己经获取的 像素数据DO输出在存储元件12中。存储元件12、 13、…将像素数据DO顺 序转移给存储元件13、。存储元件ll、 12、 13、…反复进行数据的获取及 转移，直到完全获取了 1行像素数据DO。第1存储电路20包括存储元件21、 22、 23、…。存储元件21、 22、 23、… 分别与扫描脉冲信号P1同步地读出并存储存储元件ll、 12、 13、…所存储的 像素数据DO。第2存储电路30包括存储元件31、 32、 33、…。存储元件31、 32、 33、…分别与扫描脉冲信号P1同步地读出并存储存储元件21、 22、 23、… 所存储的像素数据。通过扫描脉冲信号P1存储在存储元件21、 22、 23、…中的像素数据接着 通过下一扫描脉冲信号P1存储在存储元件31、 32、 33、…中。因此，在存储 元件31、 32、 33、…中存储了存储元件21、 22、 23、…中存储的1行像素数 据的前一行显示的像素数据。存储元件21、 31中存储了构成图像的像素中属 于同一列的两个像素。存储元件22、 32中存储了属于与其相邻列的像素。端子间负载判断电路40包括逻辑电路41、 42、 43、…和定时调整电路51 、 52、 53、…。逻辑电路41根据第1存储电路20的存储元件21、 22及第2存 储电路30的存储元件31、 32中存储的4个像素中至少3个像素的值，判断是 否在与逻辑电路41相对应的2个输出端子间产生短路，然后将其结果作为判 断信号输出。逻辑电路42根据存储元件22、 32及存储元件32、 33中存储的 4个像素中至少3个像素的值，判断是否在与逻辑电路42相对应的2个输出 端子间产生短路，然后将其结果作为判断信号输出。逻辑电路43也进行同样 的工作。定时调整电路51将逻辑电路41输出的判断信号调整为最合适的定时，作为控制信号SD12、 SE12 (开关控制信号SD)输出。定时调整电路52将逻辑 电路42的判断信号调整为最合适的定时，作为控制信号SD23、 SE23 (开关 控制信号SD)输出。定时调整电路53也进行同样的工作。输出端子间开关电路60包括输出缓冲器61、 62、 63、…和输出开关71A、 71B、 72A、 72B、 73A、…和短路开关81、 82、 83、。输出端子部90包括 输出端子91、 92、 93、…。例如可以用晶体管作为输出开关71A、 71B、 72A、 72B、 73A、…及短路开关81、 82、 83、…。输出缓冲器61、 62、 63、…将根据存储元件21、 22、 23、…所存储的像 素数据的输出电压调整为合适的电压，并将其结果分别输出到输出端子91、 92、 93、。输出缓冲器61、 62、 63、…被调整为具有合适的负载驱动能力。输出开关71A、 71B根据控制信号SD12分别控制输出缓冲器61、 62的 输出。输出开关72A、 72B根据控制信号SD23分别控制输出缓冲器62、 63 的输出。短路开关81根据控制信号SE12在输出端子91和92间建立短路。 短路开关82根据控制信号SE23在输出端子92和93间建立短路。输出端子91、 92、 93、…分别连接到PDP对应的显示面板电极上，并将 对应于像素数据的电压输出到显示面板。输出端子91、 92、 93、…分别与存 储元件21、 22、 23、…相对应，输出与1行中所包括的连续的像素值相对应 的电压。此外，也可以由三态缓冲器构成输出缓冲器61、 62、 63、…。该情形下， 因为输出缓冲器61、 62、 63、…也可以兼具开关的功能，所以没有必要包括 输出开关71A、 71B、 72A、 72B、 73A…。参照图3 (a) ~图5 (b)，说明根据包括前一行显示像素中的2个像素及 与这2个像素分别属于同一列的下一行的2个像素的2个像素的这4个像素中 的3个像素，图1的端子间负载判断电路40所进行的判断。逻辑电路41等都 包括第1及第2比较电路和逻辑与电路。图3 (a)是示出图1的端子间负载判断电路40在判断中所采用的像素组 合的第l个例子的示意图。图3 (b)是示出图3 (a)的变形例的示意图。为 了简单，这里说明关于图2的输出端子91、 92的控制。图3 (a)、图3 (b)的像素Dll、 D12属于同一个显示行，并且存储在第1存储电路20中。像素D21、 D22是均属于与像素D11、 D12的显示行相 邻的前一行显示像素，并且存储在第2存储电路30中。另外，像素DU、 D21 属于列CA，像素D12、 D22属于与列CA相邻的列CB。逻辑电路41等的第1及第2比较电路例如是逻辑或电路。首先，第1比 较电路比较属于同一个显示行的像素D21和像素D22的值(分别存储在存储 元件31及存储元件32中)。这两个像素(图3 (a)的组合Gll)分别与输 出端子91、 92相对应。在这两个像素的值不同的情形下，在显示前一行显示像素时，在2个输出 端子91、 92间存在电位差，可以认为在这两个端子间存在电容性负载LT1。 该情形下，第1比较电路输出表示这2个像素的值不一致的比较结果。相反， 在这两个像素的值相同的情形下，可以认为在这2个输出端子间不存在电容性 负载，因为即使在端子间短路，电荷也不在这2个输出端子间移动，所以可以 判断短路不会产生效果。该情形下，第1比较电路输出表示这2个像素的值一 致的比较结果。第2比较电路比较属于同一列的像素D21和像素Dll的值(分别存储在 存储元件31及存储元件21中)。这2个像素(组合G21)都与输出端子91 相对应。这2个像素的值不同意味着转换显示行时，输出端子91的电位发生 变化。第2比较电路输出表示这2个像素的值是否一致的比较结果。逻辑与电路求出第1及第2比较电路的比较结果的逻辑与。即，在第i 比较电路的比较结果显示不一致，并且第2比较电路的比较结果显示不一致的 情形下(即检测出像素D21和像素D22的值不同，并且像素D21和像素D11 的值不同的情形下)，逻辑与电路判断为在输出端子91和输出端子92间建立 短路，并且输出判断信号，以便使控制信号SD12、 SE12有效而进行短路控制。 于是，进行短路控制，即进行打开输出开关71A、 71B，而关闭短路开关81 的控制。该情形下，在输出端子91和输出端子92之间将电位平均化。在第2比较电路没有检出差别的情形下，因为显示行的转换前后，同一列 CA的像素值没有变化，所以即使第1比较电路检出差别，也没有必要在端子 间进行短路控制，由此在没有进行短路控制时电力消耗较小。即使第2比较电 路检出差别，在第1比较电路没有检出差别的情形下，因为2个输出端子间没 有电位差，所以即使在端子间进行短路控制也没有效果，由此在没有进行短路控制时电力消耗较小。这样，在第1或第2比较电路没有检出差别的情形下，逻辑与电路输出判断信号，以便使控制信号SD12、 SE12无效。即，原样关闭输出开关71A、 71B、 原样打开短路开关81。定时调整电路51将逻辑电路41生成的判断信号作为调整定时的控制信号 SD12、 SE12输出。在端子间进行短路控制的情形下，定时调整电路51首先 输入扫描脉冲信号Pl确定逻辑电路41的判断，然后使控制信号SD12有效而 打开输出开关71A、 71B，然后使控制信号SE12有效而关闭短路开关81。经过规定的时间之后达到平衡状态，目卩，输出端子91、 92的电位成为大 致相同的电位。因此，紧接在显示面板上开始显示之前，定时调整电路51使 控制信号SE12无效而打开短路开关81 ，然后使控制信号SD12无效而关闭输 出开关71A、 71B。输出开关71A、 71B及短路开关81变成通常的状态，从而输出端子91、 92分别输出与存储元件21、 22的像素值相对应的电压。如上所述通过使控制 信号SD12、 SE12的控制定时不同，而输出不会进入任何异常状态，从而安全 地在输出端子间进行短路控制。短路控制时额外消耗的电力约为用于开关控制的控制电力大小。在输出端 子间短路后，显示下一行时，输出端子91、 92的电位朝着与输出端子间短路 时变化的相同方向进一步变化。因此，通过这样使输出端子的电位平均化，可 以取得与预先充电或预先放电相同的效果。因为实现与像素Dll的值相对应 的电位而需要的电位变化约为通常情形下所需的1/2，所以能够将驱动显示面 板所需要的电力和产生的热量抑制到约1/2。接下来对输出端子92、 93进行同样的控制。以后对于其它相邻的2个输 出端子也进行同样的控制。另外，在每个扫描脉冲中反复进行同样的操作。通 过如上所述能够降低驱动显示面板所消耗的电力。这样，通过图1的显示驱动装置100，根据3个像素，即前一行显示像素 中的2个像素和与这2个像素中的任何一个属于同一列的1个像素，能够有效 地判断在输出端子间的短路是否有效。不需要在像素间值有规则性。在图3 (b)的情形下，逻辑电路41的第2比较电路比较属于同一列的像 素D22和像素D12的值(分别存储在存储元件32及存储元件22中)，并输出其比较结果。这2个像素(组合G22)都与输出端子92相对应。其它方面 与图3 (a)的情形相同。此外，也可以不等待端子间负载判断电路40的逻辑电路41、 42、…进行 判断，在输入扫描信号P1后，立刻打开所有输出开关71A、 71B、 72A、…。 该情形下，如果逻辑电路41等判断在一对相应的输出端子间应进行短路，则 关闭对应的短路开关81等，以在端子间建立短路，而对于判断为无需建立短 路的一对输出端子，则关闭对应的输出开关71A等。据此，因为在端子间负载判断电路40中进行判断期间，输出开关并行工 作，所以可以确保在输出端子间短路而将电位平均化的期间更长。另外，例如也可以由根据求出控制信号SD12和控制信号SD23的逻辑和 而进行工作的输出开关来代替连接到同一个输出端子92上的输出开关71B、 72 A 。另外，在图3 (a)、图3 (b)的情形中，逻辑电路41的第l比较电路也 可以不比较像素D21的值和像素D22的值，而比较像素Dll的值和像素D12 的值。图4 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第2个例子的示意图。图4 (b)是示出图4 (a)的变形例的示意图。为了 简单，在此仅说明关于图2的输出端子91、 92的控制。逻辑电路41的第1比较电路比较属于同一显示行的像素D21和像素D22 的值(图4 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否 一致的比较结果。第2比较电路比较属于不同显示行以及不同显示列的像素 D21和像素D12的值(组合G31)。第2比较电路输出表示这2个像素的值 是否一致的比较结果。在第1比较电路的比较结果表示不一致、并且第2比较 电路的比较结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出 端子92间建立短路，并且输出判断信号以进行短路控制。在图4 (b)的情形下，逻辑电路41的第2比较电路比较属于不同显示行 以及不同列的像素Dll和像素D22的值，以输出其比较结果(组合G32)。 其它方面与图4 (a)的情形相同。此外，在图4 (a)和图4 (b)的情形中，逻辑电路41的第1比较电路也 可以不比较像素D21的值和像素D22的值，而比较像素Dll的值和像素D12的值。图5 (a)是示出图1的端子间负载判断电路40在判断中所采用的像素组 合的第3个例子的示意图。图5 (b)是示出图5 (a)的变形例的示意图。为 了简单，在此仅说明关于图2的输出端子91、 92的控制。逻辑电路41的第1比较电路比较属于不同显示行以及不同显示列的像素 D21和像素D12的值(图5 (a)的组合G31)。第1比较电路输出表示这2 个像素的值是否一致的比较结果。第2比较电路比较属于同一个显示列的像素 D22和像素D12的值(组合G22)。第2比较电路输出表示这2个像素的值 是否一致的比较结果。在第1比较电路的比较结果表示一致并且第2比较电路 的比较结果表示不一致的情形下，逻辑与电路判断为在输出端子91和输出端 子92间建立短路，并且输出判断信号以进行短路控制。在图5 (b)的情形下，逻辑电路41的第1比较电路比较属于不同显示行 以及不同列的像素Dll和像素D22的值，输出其比较结果(组合D32)。逻 辑电路41的第2比较电路比较属于同一列的像素D21和像素Dll的值，输出 其比较结果(组合G21)。其它方面与图5 (a)的情形相同。参照图6 (a) 图9 (b)，说明根据包括前一行显示像素中的2个像素及 与这2个像素分别属于同一列的下一行的2个像素的4个像素，图1的端子间 负载判断电路40所进行的判断。为了简单，仅说明关于图2的输出端子91、 92的控制。对于其它输出端子也相同。逻辑电路41等都包括第1、第2及第 3比较电路和逻辑与电路。图6 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第4个例子的示意图。图6 (b)是示出图6 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一显示行的像素D21和像素D22的值(图 6 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否一致的比较 结果。第2比较电路比较属于同一列的像素D21和像素D11的值(组合G21)。 第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于同一列的像素D22和像素D12的值(组合G22)。 第3比较电路输出表示这2个像素的值是否一致的比较结果。在第1 第3比 较电路的比较结果全部表示不一致的情形下，逻辑与电路判断为在输出端子 91和输出端子92间建立短路，并且输出判断信号以进行短路控制。在图6 (b)的情形下，逻辑电路41的第1比较电路比较属于同一显示行的像素Dll和像素D12的值，输出其比较结果(组合D12)。其它方面与图 6 (a)的情形相同。图7 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第5个例子的示意图。图7 (b)是示出图7 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一列的像素D21和像素Dll的值(图7(a) 的组合G21)。第1比较电路输出表示这2个像素的值是否一致的比较结果。 第2比较电路比较属于同一显示行的像素D21和像素D22的值(组合Gll)。 第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于同一显示行的像素Dll和像素D12的值(组合 G12)。第3比较电路输出表示这2个像素的值是否一致的比较结果。在第l 第3比较电路的比较结果全部表示不一致的情形下，逻辑与电路判断为在输出 端子91和输出端子92间建立短路，并且输出判断信号以进行短路控制。在图7 (b)的情形下，逻辑电路41的第1比较电路比较属于同一列的像 素D22和像素D12的值，输出其比较结果(组合G22)。其它方面与图7 (a) 的情形相同。图8 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第6个例子的示意图。图8 (b)是示出图8 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一列的像素D21和像素Dll的值(图8(a) 的组合G21)。第1比较电路输出表示这2个像素的值是否一致的比较结果。 第2比较电路比较属于不同显示行以及不同列的像素D21和像素D12的值(组 合G31)。第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于不同显示行以及不同列的显示像素D11和像素D22 的值(组合G32)。第3比较电路输出表示这2个像素的值是否一致的比较结 果。在第1比较电路的比较结果表示不一致，并且第2及第3比较电路的比较 结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出端子92间建 立短路，并且输出判断信号以进行短路控制。在图8 (b)的情形下，逻辑电路41的第1比较电路比较属于同一列的像 素D22和像素D12的值，输出其比较结果(组合G22)。其它方面与图8 (a) 的情形相同。端子间负载判断电路40在判断中采用的像素组合的第7个例子的示意图。图9 (b)是示出图9 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一显示行的像素D21和像素D22的值(图 9 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否一致的比较 结果。对于第2及第3比较电路，因为与图8 (a)的情形相同，所以省略了 说明。在第1比较电路的比较结果表示不一致，并且第2及第3比较电路的比 较结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出端子92 间建立短路，并且输出判断信号以进行短路控制。在图9 (b)的情形下，逻辑电路41的第1比较电路比较属于同一显示行 的像素D11和像素D12的值，输出其比较结果(组合G12)。其它方面与图 9 (a)的情形相同。在图4 (a) ~图9 (b)的情形下，逻辑电路42等对其它输出端子也进行 与逻辑电路41相同的判断，根据其结果输出判断信号以进行短路控制。此外，以前一行显示像素中的2个像素和与这2个像素分别属于同一列的 下一行的2个像素中的4个像素或3个像素为对象，也可以采用图3 (a) 图 9 (b)中没有图示的组合。另外，鉴于简单的电路结构和有效的电路面积，在图3 (a) 图9 (b)中 进行说明的列CA、 CB为相邻的列。但是，列CA、 CB也可以是不相邻的列。 即，2列CA、 CB只要是不同的列，无论是怎样选择的列都可以。该情形下， 在与选择的2列相对应的2个输出端子间具有短路开关，根据判断结果控制该 短路开关和连接到这两个输出端子上的输出开关。另外，在进行1行像素数据处理时，端子间负载判断电路40可以每次不 重复地选择2列为判断用列，也可以每次重复地选择2列为判断用列。在不重 复选择的情形下，对于每2个输出端子，在输出端子间进行短路控制。在重复 选择的情形下，端子间负载判断电路40不仅采用列CA、 CB的像素进行判断， 还采用其它列(假如为列CC)及列CB的像素进行判断。该情形下，例如如 果列CA、 CB、 CC分别与图2的输出端子91、 92、 93相对应，那么就不仅在 输出端子91和输出端子92间，而在3个输出端子91、 92及93间进行短路控 制。或者，端子间负载判断电路40也可以在更多的输出端子间进行短路控制。图10是示出图2的短路开关工作的具体例子的模式图。在图10中示出了18第N及第N-1行像素和短路开关81 89、 180 184。第N行像素是以后要进行 显示的像素，第N-1行像素是己经显示了的前一行显示像素。白圈表示照明(对 应的输出端子输出高电平"H"信号)，黑圈表示该像素没有照明(对应的输 出端子输出低电平"L"信号)。在图2中重复包括同样的电路。短路开关84 89、 180 184包含在输出端 子间开关电路60中，并且存在于图2的短路开关81 83的下方。在这里，端 子间负载判断电路40在判断中采用图3 (a)中示出的像素组合。例如，对于图IO的左边第1列及第2列的4个像素，因为第N-1行的2 个像素的值不同，且第1列的2个像素的值不同，所以逻辑电路41输出控制 信号，以便进行短路控制。从而，短路开关81接通。对于图10的第2列及第 3列的4个像素，因为第N-1行的2个像素的值不同，且第2列的2个像素的 值不同，所以逻辑电路42输出控制信号，以便进行短路控制。同样，因为短 路开关83也接通，所以在与第1 第4列像素相对应的输出端子间将电位平均 化。图11是示出图1的显示驱动装置变形例的结构的框图。图11的显示驱动 装置代替端子间负载判断电路40及输出端子间开关电路60，具有端子间负载 判断电路240及输出端子间开关电路260，这一点与图1及图2的显示驱动装 置不同。端子间负载判断电路240包括逻辑电路241、 242、 243、…和定时调整电 路251、 252、 253、。输出端子间开关电路260除了具有输出端子间开关电 路60中的元件之外，还具有共用线8和共用线连接开关81C、 82C、 83C、…。共用线连接开关81C、 82C、 83C、…分别与输出端子91、 92、 93、…相 对应，在对应的输出端子和共用线8之间连接。例如可以采用晶体管作为共用 线连接开关81C、 82C、 83C、…。电源电路在共用线8上施加将"H"和"L" 大致平均了的电压(电源电源VDD的约二分之一的电压)。逻辑电路241与逻辑电路41大致相同地结构，但是在下面这一点上不同。 如果逻辑电路241检测出控制信号SE12无效(即，不关闭短路开关81)并且 与像素的输出端子91相对应的列中像素的值发生变化(即在图3 (a)等中列 CA的像素D21和像素Dll的值不同)，逻辑电路241输出判断信号，以便使 控制信号SF12变为有效。在控制信号SF12有效的情形下，共用线连接开关81C建立输出端子91和共用线8之间的短路。逻辑电路242、 243、…及定时 调整电路252、 253、…也是除了相关的控制信号不同之外，相同地工作。此外，电源电路也可以不给共用线8施加电压。该情形下，在连接到共用 线8上的输出端子间使电位平均化。另外，也可以在维持电源电压VDD约二 分之一的电压的大容量电容器上连接共用线8。图12是从图11的2个定时调整电路251、 252中输出的控制信号的时序 波形图。定时调整电路251将逻辑电路241生成的判断信号作为调整定时的控 制信号SD12、 SE12、 SF12 (开关控制信号SD)输出。在逻辑电路241判断 为在输出端子91、 92间进行短路控制的情形下，定时调整电路251首先输入 扫描脉冲信号Pl确定逻辑电路241的判断，然后使控制信号SD12有效("L") 而打开输出开关71A、71B。然后定时调整电路251使控制信号SE12有效("H") 而关闭短路开关81。因为控制信号SF12按原样无效("L")，所以共用线 连接开关81C原样打开。经过规定的时间后，定时调整电路251使控制信号SE12无效("L") 而打开短路开关81 ，然后使控制信号SD12无效("H")而关闭输出开关71A、 71B。定时调整电路252将逻辑电路242生成的判断信号作为调整定时的控制信 号SD23、 SE23、 SF23 (开关控制信号SD)输出。在逻辑电路242判断为不 在输出端子92、 93间进行短路控制(不使控制信号SE23有效)并且在检出 与像素的输出端子92相对应的列中像素的值发生变化的情形下，定时调整电 路252在控制信号SE12、 SE23等控制短路开关的信号的电平发生变化的定时 后，使控制信号SF23有效("H")。于是，关闭共用线连接开关82C。因 为控制信号SE23原样无效("L")，所以短路开关82原样关闭。然后，输出端子92的电位变为大致等于共用线8的电位。控制信号SE12、 SE23等控制短路开关的信号的电平发生变化的定时前，定时调整电路252使 控制信号SF23无效("L")而打开共用线连接开关82C。这样就使共用线 连接开关81C、 82C等的控制定时与短路开关81、 82等不同。图13是示出图11的短路开关及共用线连接开关的工作的第1具体例的模 式图。在图13中示出了第N及第N-1行的像素、短路开关81 89、 180 184、 和共用线连接开关81C 89C、 180C 184C。在图11中重复包含同样的电路。共用线连接开关84C 89C、 180C 184C包含在输出端子间开关电路260中， 并且存在于图11的共用线连接开关81C 83C的下方。在图13 图15中，端 子间负载判断电路240在判断中采用图6 (a)中示出的像素组合。在图13的情形下，虽然对于任意2列相邻像素，均不在对应的端子间短 路，但是对于第N—1行像素和第N行像素的值不同的列，关闭对应的共用线 连接开关。艮卩，共用线连接开关84C、 85C、 86C、 180C、 181C、 182C接通。 从而，在如图13那样的像素配置中，虽然图2的显示驱动装置不能使输出端 子的电位平均化，但是通过图11的显示驱动装置，可以使下一行显示时电位 发生变化的输出端子的电位大致为VDD/2。图14是示出图11的短路开关及共用线连接开关的工作的第2具体例的模 式图。在图14中像素模式与图13不同。该情形下，因为不仅关闭短路开关 83、 86、 89、 182，而且还关闭共用线连接开关81C、 82C等，所以可以使更 多的输出端子的电位大致为VDD/2。图15是示出图11的短路开关及共用线连接开关的工作的第3具体例的模 式图。该情形下，不仅关闭短路开关81、 82等，还关闭共用线连接开关84C、 180C。图16是示出图11的短路开关及共用线连接开关的工作的第4具体例的模 式图。在这里，短路间负载判断电路240在判断时采用图3 (a)中示出的像 素组合。该情形下，不仅关闭短路开关86、 182，还关闭共用线连接开关84C、 85C等。这样，通过图11的显示驱动装置，在1行中连续像素具有相同值的 情形下，尤其有效果。在图11的显示驱动装置中，因为根据像素的2列控制对应的短路开关及 共用线连接开关，所以能够通过比较简单的电路进行开关控制。但是，应该也 可以不关闭例如图14的共用线连接开关84C，因为如果仅关闭短路开关83， 端子间的电位就被平均化了。同样，也没有必要关闭共用线连接开关87C、 180C、 183C和图15的共用线连接开关84C、 180C。现在对不关闭无需关闭 的共用线连接开关的装置进行说明。图17是示出图11的显示驱动装置变形例的结构的框图。图17的显示驱 动装置除了包括在图11的显示驱动装置的元件之外还包括"与"门52D、 53D、…，各共用线连接开关由对应的"与"门的输出进行控制。在图17中，省略了与图11相同的元件。仅在控制信号SE12为"L"、并且控制信号SF23为"H"的情形下，"与" 门52D使控制信号SG23为"H"进行输出。共用线连接开关82C仅在控制信 号SG23为"H"时关闭。g[l，可以只在不关闭短路开关81的情形下关闭共用 线连接开关82C。"与"门53D、…也根据对应的控制信号同样地控制共用线 连接开关82C、…。于是，没有关闭图14的共用线连接开关84C和图15的共 用线连接开关84C等，能够进行更理想的控制。图18是示出图1的显示驱动装置的其它变形例的结构的框图。图18的显 示驱动装置除了包括图1的显示驱动装置100的元件之外还包括数据定时调整 电路202和控制定时调整电路204。数据定时调整电路202调整从第1存储电路20输出的像素数据Dl的定 时以将调整后的像素数据输出到输出端子间开关电路60。控制定时调整电路 204调整从端子间负载判断电路40输出的开关控制信号SD的定时以将调整后 的信号输出到输出端子间开关电路60。在这里，为了在开关控制信号SD被施加到输出端子间开关电路60上之 后，将像素数据Dl施加到端子间开关电路60上，数据定时调整电路202及 控制定时调整电路204调整定时。据此，确实能够就在显示行转换之前在输出 端子间进行短路控制。此外，显示驱动装置也可以仅包括数据定时调整电路202及控制定时调整 电路204的其中之一。图19 (a)示出采用了图1的显示驱动装置的模块组件的结构。图19 (b) 示出采用了图19 (a)的模块组件的显示面板模块的结构。图19 (a)的模块组件120包括显示驱动装置100、挠性布线板122、输 入信号端子部124和输出信号端子部126。挠性布线板122将施加到输入信号 端子部124上的信号传送到显示驱动装置100，并将显示驱动装置100的输出 传送到输出信号端子部126。图19(b)的显示面板模块包括作为显示面板的PDP 112、共用布线板114、 面板LSI U6和多个模块组件i20。 PDP 112包括多个像素以及与各像素相对 应的数据电极。另外，PDP112具有多个像素块，各模块组件120与各像素块 相对应。面板LSI 116具有进行信号处理控制的电路，为了控制PDP 112的显示，面板LSI116将图像信号、显示控制信号、表示待驱动的模块组件的控制信号 等输出到共用布线板114上。共用布线板114包括传送从面板LSI 116中输出 的信号的信号线。各模块组件120的输入信号端子部124与共用布线板114 电连接，输出信号端子部126与PDP 112电连接。在显示驱动装置100上施加 从面板LSI 116中输出的图像信号作为像素数据D0。显示驱动装置100的输 出施加到PDP 112的数据电极上。这样，因为在图19 (b)的显示面板模块中采用了多个模块组件120，所 以能够驱动大画面的PDP。另外，因为各模块组件120采用显示驱动装置100， 所以能够消减电力消耗。此外，图19 (a)、图19 (b)中，代替图1的显示驱动装置100，也可 以采用图ll、图17或图18的显示驱动装置。图20是示出采用了图19 (b)的显示面板模块的电视接收机结构实例的 框图。图20的电视接收机包括用于取得并处理图像信号VS的信号处理LSI 602、画质LSI 604、 LVDS发送部606和面板块610。面板块610包括LVDS 接收部612、放电控制部614、扫描驱动器616、副CPU 608、显示面板模块 620、功率MOSFET632和维持驱动器634。显示面板模块620是图19 (b)的显示面板模块，包括PDP 112、面板LSI 116和数据驱动器624。数据驱动器624相当于图19 (b)中示出的多个显示 驱动装置100。这样，本发明的显示驱动装置能容易地组装在采用了 PDP等显示面板的 电视接收机等图像显示系统组装中。图20的电视接收机能大大降低显示驱动 时的电力消耗，同时也能够降低显示驱动时产生的热量。此外，在上面的实施例中，说明了采用PDP作为显示面板的情形，但是 只要是具有电容性负载的显示面板，也可以采用诸如EL (电致发光)面板等 其它显示面板。如上所说明，因为本发明能抑制电力消耗，还能抑制发热，所以对于驱动 具有诸如PDP和EL面板等电容性负载的显示面板是有用的。
权利要求
1. 一种显示驱动装置，包括第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素之前的1行像素；输出端子间开关电路，用于将均与存储在所述第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每2列，根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个输出端子中分别与所述第1及第2列相对应的2个输出端子间建立短路，在判断建立短路的情形下，在将与存储在所述第1存储电路中的、属于所述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之前，所述输出端子间开关电路在所述2个输出端子间暂时建立短路。
2. 根据权利要求1所述的显示驱动装置，其特征在于，对于所述选择的 每2歹(j，所述输出端子间开关电路具有用于在所述2个输出端子间建立短路的 可以独立控制的短路开关。
3. 根据权利要求2所述的显示驱动装置，其特征在于，所述输出端子间 开关电路还具有多个输出开关，每个所述输出开关控制是否在与所述短路开关 连接的输出端子与所述第1存储电路之间输出与所述像素的值相对应的电压。
4. 根据权利要求3所述的显示驱动装置，其特征在于，所述端子间负载 判断电路将控制各个所述短路开关的信号和控制各个所述输出开关的信号作 为开关控制信号输出。
5. 根据权利要求4所述的显示驱动装置，其特征在于，所述端子间负载 判断电路在判断建立短路的情形下，输出所述开关控制信号，从而从接收连接 到所述多个输出端子上的显示面板的扫描脉冲信号开始，到在所述显示面板上 开始显示为止的期间内，使所述2个输出端子间的所述短路开关关闭，并且使 连接到所述2个输出端子中的每一个上的所述输出开关在所述短路开关关闭 之前打开。
6. 根据权利要求4所述的显示驱动装置，其特征在于，所述端子间负载 判断电路输出所述开关控制信号，从而在判断是否建立短路之前，使连接到所 述2个输出端子中的每一个上的所述输出开关打开。
7. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2列是相邻的列。
8. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2 列是从构成所述图像的像素的列中允许重复地选择的2列。
9. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2 列是从构成所述图像的像素的列中不重复地选择的2列。
10. 根据权利要求1所述的显示驱动装置，其特征在于，还包括 共用线；以及多个共用线连接开关，连接在连接所述短路开关的所述输出端子的每一个 与所述共用线之间，在所述输出端子间开关电路判断不建立短路，并且属于所述第1列且存储 在所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电 路中的像素的值不同的情形下，进行控制与所述第1列相对应的输出端子和所 述共用线之间的共用线连接开关以使其关闭。
11. 根据权利要求10所述的显示驱动装置，其特征在于，在所述共用线上施加所述多个输出端子上施加的高电平电压和低电平电压的平均电压。
12. 根据权利要求10所述的显示驱动装置，其特征在于，在与所述第1 列相对应的输出端子和与所述第2列相对应的输出端子之外的输出端子间建 立短路的情形下，所述输出端子间开关电路进行控制与所述第1列相对应的输 出端子和所述共用线间的共用线连接开关以使其不关闭。
13. 根据权利要求1所述的显示驱动装置，其特征在于，^f述第l存储电 路和所述输出端子间开关电路之间，以及所述端子间负载判断电路和所述输出 端子间开关电路之间的至少一个，还包括调整并输出信号的定时的定时调整电 路。
14. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第2存储电路中的2个像素的值，求出第1比较结果，比较所述4个像素中属于所述第1列的2个像素的值，求出第2比较结果，在所述第1及第2比较结果均表示比较的值不一致的情形下，判断为在所述2个输出端子间不建立短路。
15. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第2存储电路中的2个像素的值，求出第1比较结果，比较属于所述第1列且存储在所述第2 存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素 的值，求出第2比较结果，在所述第l比较结果表示比较的值不一致、并且所 述第2比较结果表示比较的值一致的情形下，判断为在所述2个输出端子间建 立短路。
16. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较属于所述第1列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素的值，求 出第1比较结果，比较所述4个像素中属于所述第2列的2个像素的值，求出 第2比较结果，在所述第1比较结果表示比较的值一致、并且所述第2比较结 果表示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
17. 根据权利要求l所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第1及第2存储电路中任何一个中的2个像素的值，求出第1比较结果，比较所述4个像素中 属于所述第1列的2个像素的值，求出第2比较结果，比较所述4个像素中属 于所述第2列的2个像素的值，求出第3比较结果，在所述第1 第3比较结 果均表示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
18. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中属于所述第1列的2个像素的值，求出第1比较结果，比较所述4个像素中存储在所述第1存储电路中的 2个像素的值，求出第2比较结果，比较所述4个像素中存储在所述第2存储 电路中的2个像素的值，求出第3比较结果，在所述第1~第3比较结果均表 示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
19. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中属于所述第1列的2个像素的值，求出第1比较结果，比较属于所述第1列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素的值，求出 第2比较结果，比较属于所述第2列且存储在所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电路中的像素的值，求出第3比较结 果，在所述第1比较结果表示比较的值不一致，并且所述第2及第3比较结果 表示比较的值一致的情形下，判断为在所述2个输出端子间建立短路。
20. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第1及第2存储电路中任何一个中的2个像素的值，求出第1比较结果，比较属于所述第1 列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第 1存储电路中的像素的值，求出第2比较结果，比较属于所述第2列且存储在 所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电路 中的像素的值，求出第3比较结果，在所述第1比较结果表示比较的值不一致， 并且所述第2及第3比较结果表示比较的值一致的情形下，判断为在所述2 个输出端子间建立短路。
21. —种显示面板模块，包括 具有多个像素块的显示面板；以及分别驱动所述显示面板的各像素块的多个显示驱动装置；， 其中所述显示驱动装置分别具有第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素 之前的1行像素-，输出端子间开关电路，用于将均与存储在所述第1存储电路中的像素 的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每2列， 根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2 列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个 输出端子中分别与所述第1及第2列相对应的2个输出端子间建立短路， 在判断建立短路的情形下，在将与存储在所述第1存储电路中的、属于所 述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之前，所述 输出端子间开关电路在所述2个输出端子间暂时建立短路。
全文摘要
一种降低驱动显示面板时的电力消耗的显示驱动装置，包括第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储前1行像素；输出端子间开关电路，用于将均与存储在第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成图像的像素中选择的每2列，根据第1或第2存储电路中存储的像素的、属于作为所选择的2列的4个像素中至少3个像素的值，判断是否在多个输出端子中分别与所选择的2列相对应的2个输出端子间建立短路。在判断建立短路的情形下，在将与像素的值相对应的电压输出到所述2个输出端子之前，输出端子间开关电路在所述2个输出端子间暂时建立短路。
文档编号G09G3/22GK101241671SQ20071012849
公开日2008年8月13日 申请日期2007年7月26日 优先权日2007年2月8日
发明者末永纯一, 森山诚一, 清家守 申请人:松下电器产业株式会社
技术领域：
本发明涉及用来驱动显示面板的显示驱动装置。
背景技术：
近年来，PDP (等离子体显示面板)作为薄型、大画面、高清晰的显示面 板受到关注。PDP包括设置成矩阵状的多个放电单元作为像素，利用放电单元 放电时的发光来显示图像。
一般的AC型PDP具有平行设置的多个显示电极和设置为与这些显示电 极垂直的多个数据电极。因为显示驱动装置驱动这些数据电极，所以可以认为 以电容性负载为驱动对象。
PDP正不断朝着大画面化、高清晰化、高亮度化发展，与此相伴，也需要 输出到驱动PDP的显示驱动装置中的输出信号数增加和输出信号的高电压化。 因此，抑制驱动数据电极时的电力消耗和伴随其的发热变得重要起来。
在两个数据电极间施加不同的电位时，这两个电极作为一个电容起所用。 即，由于在电极间产生了电容性负载，所以驱动该电容性负载时消耗很多的电 力。作为减少电力消耗的技术，已知下面的例子。
在相对电极间的电压一定、进行点反转驱动的液晶驱动装置中，在输出端 子间预先设置开关，使输出端子间短路。据此，被短路的输出端子的电位成为 相互接近的值，能够降低以后显示驱动时的电力消耗(例如参照专利文献1)。
另外，还有在进行线反转驱动的液晶驱动装置中，在位于作为驱动输出电 压的大致平均值电压的中间电压的共用信号线上连接全部输出端子的技术(例 如参照专利文献2)。
另外，分别预先设置了形成为不是保持中间电压，而是保持与输出电压更 近的电压，即比中间电压更高的电压及更低的电压的共用电位线。根据显示行 转换时输出端子中信号的电位变化方向，在驱动前将输出端子连接到任何一个 共用电位线上。于是，因为减小了负载，所以能够降低电力消耗(例如参照专利文献3)。日本特开平9一212137号公报(图1) [专利文献2]日本特开2001—255857号公报(图1) [专利文献3]日本特开2003—271105号公报(图1)
发明内容
在专利文献1的液晶驱动装置中，以进行点反转驱动为前提。在该情形下， 因为是交流驱动，所以在邻接的端子上必须施加极性相反的电位。另外，已知 在以后的线显示时，输出端子必须变化为极性相反的电位。因此端子间开关的 控制不受待显示的像素数据的影响。
然而，如PDP用的数据显示驱动装置，在按其原样输出像素数据的情形 下，邻接的像素是否存在反转关系、同一个像素列的像素是否在线间存在反转 关系由像素数据决定。因为各种各样的图像的像素数据间没有规则性，所以不 能进行与专利文献1相同的控制。
在专利文献2的液晶驱动装置中，需要施加给像素的信号的极性在邻接的 像素之间必须存在反转的关系。否则，相反在驱动时就会发生电力损失。另外， 需要包括能够提供中间电位的额外大容量电容器等。
在专利文献3的液晶驱动装置中，以交替施加预定的高电压和低电压的驱 动方法为前提。另外，需要包括产生比中间电压更高的电压及更低的电压的额 外电源电路和额外大容量电容器等。在将它们内装在芯片内的情形下，芯片的 面积增大了，在作成为在芯片外部包括它们的情形下，构件数量增多了。
在PDP用的显示驱动装置中，虽然不限于施加到邻接像素上的电位的极 性相反，但是如专利文献3的液晶驱动装置，只是按其原样将像素数据施加给 数据电极，驱动前将数据电极连接到共用电位线的情况很多。
本发明的目的是降低显示面板驱动时的电力消耗。
根据本发明的显示驱动装置不仅根据属于构成图像的像素的一列的像素 值的变化，还根据属于另一列的像素的值，在根据像素值将电压输出到所述两 个输出端子上之前，在分别与所述两列相对应的两个输出端子间暂时短路。
更具体地说，根据本发明的显示驱动装置包括第1存储电路，用于存储 构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素之前的1行像素；输出端子间开关电路，用于将均与存储在所述 第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输 出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每
2列，根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2 列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个输出 端子中分别与所述第1及第2列相对应的2个输出端子间建立短路。在端子间 负载判断电路判断建立短路的情形下，在将与存储在所述第1存储电路中的、 属于所述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之 前，所述输出端子间开关电路在所述2个输出端子间暂时建立短路。
据此，因为在输出端子间建立短路，所以在将与像素的值相对应的电压输 出到这些输出端子上之前，能够使输出端子间的电位变得大致相等。因为能使 诸如驱动显示面板等所需的输出端子电位的变化变小，所以能够抑制电力消耗 及发热。
根据本发明，因为使驱动前输出端子间的电位变为大致相等，所以能够使 驱动吋输出端子的电位变化变小，由此能够抑制显示驱动装置的电力消耗及发 热。另外，因为使输出端子间的电位变为相等时，没有必要在输出电子间施加 电流，因此不需要为此提供额外的布线和电源电路等。从而，能够抑制消耗的 电力、电路面积及外部电路的构件数量。
图1是示出根据本发明实施例的显示驱动装置的结构的框图。
图2是更具体地示出图1的显示驱动装置的结构的框图。
图3 (a)是示出图1的端子间负载判断电路在判断中所采用的像素组合
的第l个例子的示意图，图3 (b)是示出图3 (a)的变形例的示意图。
图4 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的
第2个例子的示意图，图4 (b)是示出图4 (a)的变形例的示意图。
图5 (a)是示出图1的端子间负载判断电路在判断中所采用的像素组合
的第3个例子的示意图，图5 (b)是示出图5 (a)的变形例的示意图。
图6 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的
第4个例子的示意图，图6 (b)是示出图6 (a)的变形例的示意图。图7 (a)是示出图]的端子间负载判断电路在判断中采用的像素组合的第5个例子的示意图，图7 (b)是示出图7 (a)的变形例的示意图。图8 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的第6个例子的示意图，图8 (b)是示出图8 (a)的变形例的示意图。图9 (a)是示出图1的端子间负载判断电路在判断中采用的像素组合的第7个例子的示意图，图9 (b)是示出图9 (a)的变形例的示意图。 图10是示出图2的短路开关工作的具体例子的模式图。 图11是示出图1的显示驱动装置变形例的结构的框图。 图12是从图11的2个定时调整电路中输出的控制信号的时序波形图。 图13是示出图11的短路开关及共用线连接开关的工作的第1具体例的模式图。图14是示出图11的短路开关及共用线连接开关的工作的第2具体例的模 式图。图15是示出图11的短路开关及共用线连接开关的工作的第3具体例的模 式图。图16是示出图11的短路开关及共用线连接开关的工作的第4具体例的模 式图。图17是示出图11的显示驱动装置变形例的结构的框图。图18是示出图1的显示驱动装置的其它变形例的结构的框图。图19 (a)是采用了图1的显示驱动装置的模块组件的结构图，图19 (b)是采用了图19 (a)的模块组件的显示面板模块的结构图。图20是示出采用了图19 (b)的显示面板模块的电视接收机结构的实例框图。附图文字说明8共用线 20第1存储电路30第2存储电路 40、 240端子间负载判断电路60、 260输出端子间开关电路71A、 71B、 72A、 72B、 73A输出开关81~89、 180 184 短路开关81C 89C、 180C 184C共用线连接开关9100显示驱动装置 U2PDP202数据定时调整电路 204控制定时调整电路具体实施方式
下面参照
本发明的实施例。图1是示出根据本发明实施例的显示驱动装置的结构的框图。图1的显示 驱动装置100包括显示数据获取电路10、第1存储电路20、第2存储电路30、 端子间负载判断电路40、输出端子间开关电路60和输出端子部90。下面作为 例子，显示驱动装置100是对AC型PDP显示面板进行驱动的装置。在显示数据获取电路10上施加像素数据DO，像素数据DO代表构成待显 示图像的像素值。显示数据获取电路10在像素时钟CK的每个脉冲内取得串 行传送的像素数据DO，使取得的像素数据DO在发生转移时存储1行部分。 显示数据获取电路10将存储的像素数据DO作为像素数据DS逐行地输出给第 1存储电路20。第1存储电路20在显示面板的扫描脉冲信号P1的定时内逐行地取得并存 储像素数据DS，然后作为像素数据Dl逐行地输出给第2存储电路30、端子 间负载判断电路40及输出端子间开关电路60。扫描脉冲信号P1的一个周期 相当于像素时钟CK的一个周期乘以1条扫描线的像素数的长度。第2存储电路30在扫描脉冲信号Pl的定时内逐行地取得并存储像素数据 Dl，然后作为前一行显示的像素数据D2逐行地输出给端子间负载判断电路 40。以上的结果是，在第1存储电路20中存储了以后要显示的新的1行部分 的像素(显示像素)的像素数据D1，在第2存储电路30中存储了紧接在像素 数据D1的1行前已经显示了的前一行显示像素的像素数据D2的1行部分。端子间负载判断电路40以每2列处理构成图像的像素的列。具体地说， 端子间负载判断电路40集中在第1存储电路20中存储的像素数据Dl中属于 作为对象的2列的2个像素、和第2存储电路30中存储的像素数据D2中属 于该2列的2个像素。端子间负载判断电路40根据这4个像素间的关系进行 判断，根据其结果形成开关控制信号SD进行输出。在输出端子部90上连接着显示面板。输出端子部90包括与多个显示面板电极分别电连接的多个输出端子，并将负载驱动信号so输出到显示面板电极上。这些显示面板电极分别与多个数据电极连接。输出端子间开关电路60根据开关控制信号SD逐行地输出像素数据Dl ，或者停止像素数据D1的输出，而在输出端子部90的端子间产生短路。在这 里，根据扫描脉冲信号P1转换显示行之后，用来产生短路的开关控制信号SD 立即生效，从确定端子间负载判断电路40的判断开始，到开始显示之间有效。图2是更具体地示出图1的显示驱动装置100的结构的框图。显示数据获 取电路10包括存储元件11、 12、 13、…。存储元件11在每个像素时钟CK 的脉冲内，逐个像素地获取从外部串行输入的像素数据DO，并将己经获取的 像素数据DO输出在存储元件12中。存储元件12、 13、…将像素数据DO顺 序转移给存储元件13、。存储元件ll、 12、 13、…反复进行数据的获取及 转移，直到完全获取了 1行像素数据DO。第1存储电路20包括存储元件21、 22、 23、…。存储元件21、 22、 23、… 分别与扫描脉冲信号P1同步地读出并存储存储元件ll、 12、 13、…所存储的 像素数据DO。第2存储电路30包括存储元件31、 32、 33、…。存储元件31、 32、 33、…分别与扫描脉冲信号P1同步地读出并存储存储元件21、 22、 23、… 所存储的像素数据。通过扫描脉冲信号P1存储在存储元件21、 22、 23、…中的像素数据接着 通过下一扫描脉冲信号P1存储在存储元件31、 32、 33、…中。因此，在存储 元件31、 32、 33、…中存储了存储元件21、 22、 23、…中存储的1行像素数 据的前一行显示的像素数据。存储元件21、 31中存储了构成图像的像素中属 于同一列的两个像素。存储元件22、 32中存储了属于与其相邻列的像素。端子间负载判断电路40包括逻辑电路41、 42、 43、…和定时调整电路51 、 52、 53、…。逻辑电路41根据第1存储电路20的存储元件21、 22及第2存 储电路30的存储元件31、 32中存储的4个像素中至少3个像素的值，判断是 否在与逻辑电路41相对应的2个输出端子间产生短路，然后将其结果作为判 断信号输出。逻辑电路42根据存储元件22、 32及存储元件32、 33中存储的 4个像素中至少3个像素的值，判断是否在与逻辑电路42相对应的2个输出 端子间产生短路，然后将其结果作为判断信号输出。逻辑电路43也进行同样 的工作。定时调整电路51将逻辑电路41输出的判断信号调整为最合适的定时，作为控制信号SD12、 SE12 (开关控制信号SD)输出。定时调整电路52将逻辑 电路42的判断信号调整为最合适的定时，作为控制信号SD23、 SE23 (开关 控制信号SD)输出。定时调整电路53也进行同样的工作。输出端子间开关电路60包括输出缓冲器61、 62、 63、…和输出开关71A、 71B、 72A、 72B、 73A、…和短路开关81、 82、 83、。输出端子部90包括 输出端子91、 92、 93、…。例如可以用晶体管作为输出开关71A、 71B、 72A、 72B、 73A、…及短路开关81、 82、 83、…。输出缓冲器61、 62、 63、…将根据存储元件21、 22、 23、…所存储的像 素数据的输出电压调整为合适的电压，并将其结果分别输出到输出端子91、 92、 93、。输出缓冲器61、 62、 63、…被调整为具有合适的负载驱动能力。输出开关71A、 71B根据控制信号SD12分别控制输出缓冲器61、 62的 输出。输出开关72A、 72B根据控制信号SD23分别控制输出缓冲器62、 63 的输出。短路开关81根据控制信号SE12在输出端子91和92间建立短路。 短路开关82根据控制信号SE23在输出端子92和93间建立短路。输出端子91、 92、 93、…分别连接到PDP对应的显示面板电极上，并将 对应于像素数据的电压输出到显示面板。输出端子91、 92、 93、…分别与存 储元件21、 22、 23、…相对应，输出与1行中所包括的连续的像素值相对应 的电压。此外，也可以由三态缓冲器构成输出缓冲器61、 62、 63、…。该情形下， 因为输出缓冲器61、 62、 63、…也可以兼具开关的功能，所以没有必要包括 输出开关71A、 71B、 72A、 72B、 73A…。参照图3 (a) ~图5 (b)，说明根据包括前一行显示像素中的2个像素及 与这2个像素分别属于同一列的下一行的2个像素的2个像素的这4个像素中 的3个像素，图1的端子间负载判断电路40所进行的判断。逻辑电路41等都 包括第1及第2比较电路和逻辑与电路。图3 (a)是示出图1的端子间负载判断电路40在判断中所采用的像素组 合的第l个例子的示意图。图3 (b)是示出图3 (a)的变形例的示意图。为 了简单，这里说明关于图2的输出端子91、 92的控制。图3 (a)、图3 (b)的像素Dll、 D12属于同一个显示行，并且存储在第1存储电路20中。像素D21、 D22是均属于与像素D11、 D12的显示行相 邻的前一行显示像素，并且存储在第2存储电路30中。另外，像素DU、 D21 属于列CA，像素D12、 D22属于与列CA相邻的列CB。逻辑电路41等的第1及第2比较电路例如是逻辑或电路。首先，第1比 较电路比较属于同一个显示行的像素D21和像素D22的值(分别存储在存储 元件31及存储元件32中)。这两个像素(图3 (a)的组合Gll)分别与输 出端子91、 92相对应。在这两个像素的值不同的情形下，在显示前一行显示像素时，在2个输出 端子91、 92间存在电位差，可以认为在这两个端子间存在电容性负载LT1。 该情形下，第1比较电路输出表示这2个像素的值不一致的比较结果。相反， 在这两个像素的值相同的情形下，可以认为在这2个输出端子间不存在电容性 负载，因为即使在端子间短路，电荷也不在这2个输出端子间移动，所以可以 判断短路不会产生效果。该情形下，第1比较电路输出表示这2个像素的值一 致的比较结果。第2比较电路比较属于同一列的像素D21和像素Dll的值(分别存储在 存储元件31及存储元件21中)。这2个像素(组合G21)都与输出端子91 相对应。这2个像素的值不同意味着转换显示行时，输出端子91的电位发生 变化。第2比较电路输出表示这2个像素的值是否一致的比较结果。逻辑与电路求出第1及第2比较电路的比较结果的逻辑与。即，在第i 比较电路的比较结果显示不一致，并且第2比较电路的比较结果显示不一致的 情形下(即检测出像素D21和像素D22的值不同，并且像素D21和像素D11 的值不同的情形下)，逻辑与电路判断为在输出端子91和输出端子92间建立 短路，并且输出判断信号，以便使控制信号SD12、 SE12有效而进行短路控制。 于是，进行短路控制，即进行打开输出开关71A、 71B，而关闭短路开关81 的控制。该情形下，在输出端子91和输出端子92之间将电位平均化。在第2比较电路没有检出差别的情形下，因为显示行的转换前后，同一列 CA的像素值没有变化，所以即使第1比较电路检出差别，也没有必要在端子 间进行短路控制，由此在没有进行短路控制时电力消耗较小。即使第2比较电 路检出差别，在第1比较电路没有检出差别的情形下，因为2个输出端子间没 有电位差，所以即使在端子间进行短路控制也没有效果，由此在没有进行短路控制时电力消耗较小。这样，在第1或第2比较电路没有检出差别的情形下，逻辑与电路输出判断信号，以便使控制信号SD12、 SE12无效。即，原样关闭输出开关71A、 71B、 原样打开短路开关81。定时调整电路51将逻辑电路41生成的判断信号作为调整定时的控制信号 SD12、 SE12输出。在端子间进行短路控制的情形下，定时调整电路51首先 输入扫描脉冲信号Pl确定逻辑电路41的判断，然后使控制信号SD12有效而 打开输出开关71A、 71B，然后使控制信号SE12有效而关闭短路开关81。经过规定的时间之后达到平衡状态，目卩，输出端子91、 92的电位成为大 致相同的电位。因此，紧接在显示面板上开始显示之前，定时调整电路51使 控制信号SE12无效而打开短路开关81 ，然后使控制信号SD12无效而关闭输 出开关71A、 71B。输出开关71A、 71B及短路开关81变成通常的状态，从而输出端子91、 92分别输出与存储元件21、 22的像素值相对应的电压。如上所述通过使控制 信号SD12、 SE12的控制定时不同，而输出不会进入任何异常状态，从而安全 地在输出端子间进行短路控制。短路控制时额外消耗的电力约为用于开关控制的控制电力大小。在输出端 子间短路后，显示下一行时，输出端子91、 92的电位朝着与输出端子间短路 时变化的相同方向进一步变化。因此，通过这样使输出端子的电位平均化，可 以取得与预先充电或预先放电相同的效果。因为实现与像素Dll的值相对应 的电位而需要的电位变化约为通常情形下所需的1/2，所以能够将驱动显示面 板所需要的电力和产生的热量抑制到约1/2。接下来对输出端子92、 93进行同样的控制。以后对于其它相邻的2个输 出端子也进行同样的控制。另外，在每个扫描脉冲中反复进行同样的操作。通 过如上所述能够降低驱动显示面板所消耗的电力。这样，通过图1的显示驱动装置100，根据3个像素，即前一行显示像素 中的2个像素和与这2个像素中的任何一个属于同一列的1个像素，能够有效 地判断在输出端子间的短路是否有效。不需要在像素间值有规则性。在图3 (b)的情形下，逻辑电路41的第2比较电路比较属于同一列的像 素D22和像素D12的值(分别存储在存储元件32及存储元件22中)，并输出其比较结果。这2个像素(组合G22)都与输出端子92相对应。其它方面 与图3 (a)的情形相同。此外，也可以不等待端子间负载判断电路40的逻辑电路41、 42、…进行 判断，在输入扫描信号P1后，立刻打开所有输出开关71A、 71B、 72A、…。 该情形下，如果逻辑电路41等判断在一对相应的输出端子间应进行短路，则 关闭对应的短路开关81等，以在端子间建立短路，而对于判断为无需建立短 路的一对输出端子，则关闭对应的输出开关71A等。据此，因为在端子间负载判断电路40中进行判断期间，输出开关并行工 作，所以可以确保在输出端子间短路而将电位平均化的期间更长。另外，例如也可以由根据求出控制信号SD12和控制信号SD23的逻辑和 而进行工作的输出开关来代替连接到同一个输出端子92上的输出开关71B、 72 A 。另外，在图3 (a)、图3 (b)的情形中，逻辑电路41的第l比较电路也 可以不比较像素D21的值和像素D22的值，而比较像素Dll的值和像素D12 的值。图4 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第2个例子的示意图。图4 (b)是示出图4 (a)的变形例的示意图。为了 简单，在此仅说明关于图2的输出端子91、 92的控制。逻辑电路41的第1比较电路比较属于同一显示行的像素D21和像素D22 的值(图4 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否 一致的比较结果。第2比较电路比较属于不同显示行以及不同显示列的像素 D21和像素D12的值(组合G31)。第2比较电路输出表示这2个像素的值 是否一致的比较结果。在第1比较电路的比较结果表示不一致、并且第2比较 电路的比较结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出 端子92间建立短路，并且输出判断信号以进行短路控制。在图4 (b)的情形下，逻辑电路41的第2比较电路比较属于不同显示行 以及不同列的像素Dll和像素D22的值，以输出其比较结果(组合G32)。 其它方面与图4 (a)的情形相同。此外，在图4 (a)和图4 (b)的情形中，逻辑电路41的第1比较电路也 可以不比较像素D21的值和像素D22的值，而比较像素Dll的值和像素D12的值。图5 (a)是示出图1的端子间负载判断电路40在判断中所采用的像素组 合的第3个例子的示意图。图5 (b)是示出图5 (a)的变形例的示意图。为 了简单，在此仅说明关于图2的输出端子91、 92的控制。逻辑电路41的第1比较电路比较属于不同显示行以及不同显示列的像素 D21和像素D12的值(图5 (a)的组合G31)。第1比较电路输出表示这2 个像素的值是否一致的比较结果。第2比较电路比较属于同一个显示列的像素 D22和像素D12的值(组合G22)。第2比较电路输出表示这2个像素的值 是否一致的比较结果。在第1比较电路的比较结果表示一致并且第2比较电路 的比较结果表示不一致的情形下，逻辑与电路判断为在输出端子91和输出端 子92间建立短路，并且输出判断信号以进行短路控制。在图5 (b)的情形下，逻辑电路41的第1比较电路比较属于不同显示行 以及不同列的像素Dll和像素D22的值，输出其比较结果(组合D32)。逻 辑电路41的第2比较电路比较属于同一列的像素D21和像素Dll的值，输出 其比较结果(组合G21)。其它方面与图5 (a)的情形相同。参照图6 (a) 图9 (b)，说明根据包括前一行显示像素中的2个像素及 与这2个像素分别属于同一列的下一行的2个像素的4个像素，图1的端子间 负载判断电路40所进行的判断。为了简单，仅说明关于图2的输出端子91、 92的控制。对于其它输出端子也相同。逻辑电路41等都包括第1、第2及第 3比较电路和逻辑与电路。图6 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第4个例子的示意图。图6 (b)是示出图6 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一显示行的像素D21和像素D22的值(图 6 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否一致的比较 结果。第2比较电路比较属于同一列的像素D21和像素D11的值(组合G21)。 第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于同一列的像素D22和像素D12的值(组合G22)。 第3比较电路输出表示这2个像素的值是否一致的比较结果。在第1 第3比 较电路的比较结果全部表示不一致的情形下，逻辑与电路判断为在输出端子 91和输出端子92间建立短路，并且输出判断信号以进行短路控制。在图6 (b)的情形下，逻辑电路41的第1比较电路比较属于同一显示行的像素Dll和像素D12的值，输出其比较结果(组合D12)。其它方面与图 6 (a)的情形相同。图7 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第5个例子的示意图。图7 (b)是示出图7 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一列的像素D21和像素Dll的值(图7(a) 的组合G21)。第1比较电路输出表示这2个像素的值是否一致的比较结果。 第2比较电路比较属于同一显示行的像素D21和像素D22的值(组合Gll)。 第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于同一显示行的像素Dll和像素D12的值(组合 G12)。第3比较电路输出表示这2个像素的值是否一致的比较结果。在第l 第3比较电路的比较结果全部表示不一致的情形下，逻辑与电路判断为在输出 端子91和输出端子92间建立短路，并且输出判断信号以进行短路控制。在图7 (b)的情形下，逻辑电路41的第1比较电路比较属于同一列的像 素D22和像素D12的值，输出其比较结果(组合G22)。其它方面与图7 (a) 的情形相同。图8 (a)是示出图1的端子间负载判断电路40在判断中采用的像素组合 的第6个例子的示意图。图8 (b)是示出图8 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一列的像素D21和像素Dll的值(图8(a) 的组合G21)。第1比较电路输出表示这2个像素的值是否一致的比较结果。 第2比较电路比较属于不同显示行以及不同列的像素D21和像素D12的值(组 合G31)。第2比较电路输出表示这2个像素的值是否一致的比较结果。第3比较电路比较属于不同显示行以及不同列的显示像素D11和像素D22 的值(组合G32)。第3比较电路输出表示这2个像素的值是否一致的比较结 果。在第1比较电路的比较结果表示不一致，并且第2及第3比较电路的比较 结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出端子92间建 立短路，并且输出判断信号以进行短路控制。在图8 (b)的情形下，逻辑电路41的第1比较电路比较属于同一列的像 素D22和像素D12的值，输出其比较结果(组合G22)。其它方面与图8 (a) 的情形相同。端子间负载判断电路40在判断中采用的像素组合的第7个例子的示意图。图9 (b)是示出图9 (a)的变形例的示意图。逻辑 电路41的第1比较电路比较属于同一显示行的像素D21和像素D22的值(图 9 (a)的组合Gll)。第1比较电路输出表示这2个像素的值是否一致的比较 结果。对于第2及第3比较电路，因为与图8 (a)的情形相同，所以省略了 说明。在第1比较电路的比较结果表示不一致，并且第2及第3比较电路的比 较结果表示一致的情形下，逻辑与电路判断为在输出端子91和输出端子92 间建立短路，并且输出判断信号以进行短路控制。在图9 (b)的情形下，逻辑电路41的第1比较电路比较属于同一显示行 的像素D11和像素D12的值，输出其比较结果(组合G12)。其它方面与图 9 (a)的情形相同。在图4 (a) ~图9 (b)的情形下，逻辑电路42等对其它输出端子也进行 与逻辑电路41相同的判断，根据其结果输出判断信号以进行短路控制。此外，以前一行显示像素中的2个像素和与这2个像素分别属于同一列的 下一行的2个像素中的4个像素或3个像素为对象，也可以采用图3 (a) 图 9 (b)中没有图示的组合。另外，鉴于简单的电路结构和有效的电路面积，在图3 (a) 图9 (b)中 进行说明的列CA、 CB为相邻的列。但是，列CA、 CB也可以是不相邻的列。 即，2列CA、 CB只要是不同的列，无论是怎样选择的列都可以。该情形下， 在与选择的2列相对应的2个输出端子间具有短路开关，根据判断结果控制该 短路开关和连接到这两个输出端子上的输出开关。另外，在进行1行像素数据处理时，端子间负载判断电路40可以每次不 重复地选择2列为判断用列，也可以每次重复地选择2列为判断用列。在不重 复选择的情形下，对于每2个输出端子，在输出端子间进行短路控制。在重复 选择的情形下，端子间负载判断电路40不仅采用列CA、 CB的像素进行判断， 还采用其它列(假如为列CC)及列CB的像素进行判断。该情形下，例如如 果列CA、 CB、 CC分别与图2的输出端子91、 92、 93相对应，那么就不仅在 输出端子91和输出端子92间，而在3个输出端子91、 92及93间进行短路控 制。或者，端子间负载判断电路40也可以在更多的输出端子间进行短路控制。图10是示出图2的短路开关工作的具体例子的模式图。在图10中示出了18第N及第N-1行像素和短路开关81 89、 180 184。第N行像素是以后要进行 显示的像素，第N-1行像素是己经显示了的前一行显示像素。白圈表示照明(对 应的输出端子输出高电平"H"信号)，黑圈表示该像素没有照明(对应的输 出端子输出低电平"L"信号)。在图2中重复包括同样的电路。短路开关84 89、 180 184包含在输出端 子间开关电路60中，并且存在于图2的短路开关81 83的下方。在这里，端 子间负载判断电路40在判断中采用图3 (a)中示出的像素组合。例如，对于图IO的左边第1列及第2列的4个像素，因为第N-1行的2 个像素的值不同，且第1列的2个像素的值不同，所以逻辑电路41输出控制 信号，以便进行短路控制。从而，短路开关81接通。对于图10的第2列及第 3列的4个像素，因为第N-1行的2个像素的值不同，且第2列的2个像素的 值不同，所以逻辑电路42输出控制信号，以便进行短路控制。同样，因为短 路开关83也接通，所以在与第1 第4列像素相对应的输出端子间将电位平均 化。图11是示出图1的显示驱动装置变形例的结构的框图。图11的显示驱动 装置代替端子间负载判断电路40及输出端子间开关电路60，具有端子间负载 判断电路240及输出端子间开关电路260，这一点与图1及图2的显示驱动装 置不同。端子间负载判断电路240包括逻辑电路241、 242、 243、…和定时调整电 路251、 252、 253、。输出端子间开关电路260除了具有输出端子间开关电 路60中的元件之外，还具有共用线8和共用线连接开关81C、 82C、 83C、…。共用线连接开关81C、 82C、 83C、…分别与输出端子91、 92、 93、…相 对应，在对应的输出端子和共用线8之间连接。例如可以采用晶体管作为共用 线连接开关81C、 82C、 83C、…。电源电路在共用线8上施加将"H"和"L" 大致平均了的电压(电源电源VDD的约二分之一的电压)。逻辑电路241与逻辑电路41大致相同地结构，但是在下面这一点上不同。 如果逻辑电路241检测出控制信号SE12无效(即，不关闭短路开关81)并且 与像素的输出端子91相对应的列中像素的值发生变化(即在图3 (a)等中列 CA的像素D21和像素Dll的值不同)，逻辑电路241输出判断信号，以便使 控制信号SF12变为有效。在控制信号SF12有效的情形下，共用线连接开关81C建立输出端子91和共用线8之间的短路。逻辑电路242、 243、…及定时 调整电路252、 253、…也是除了相关的控制信号不同之外，相同地工作。此外，电源电路也可以不给共用线8施加电压。该情形下，在连接到共用 线8上的输出端子间使电位平均化。另外，也可以在维持电源电压VDD约二 分之一的电压的大容量电容器上连接共用线8。图12是从图11的2个定时调整电路251、 252中输出的控制信号的时序 波形图。定时调整电路251将逻辑电路241生成的判断信号作为调整定时的控 制信号SD12、 SE12、 SF12 (开关控制信号SD)输出。在逻辑电路241判断 为在输出端子91、 92间进行短路控制的情形下，定时调整电路251首先输入 扫描脉冲信号Pl确定逻辑电路241的判断，然后使控制信号SD12有效("L") 而打开输出开关71A、71B。然后定时调整电路251使控制信号SE12有效("H") 而关闭短路开关81。因为控制信号SF12按原样无效("L")，所以共用线 连接开关81C原样打开。经过规定的时间后，定时调整电路251使控制信号SE12无效("L") 而打开短路开关81 ，然后使控制信号SD12无效("H")而关闭输出开关71A、 71B。定时调整电路252将逻辑电路242生成的判断信号作为调整定时的控制信 号SD23、 SE23、 SF23 (开关控制信号SD)输出。在逻辑电路242判断为不 在输出端子92、 93间进行短路控制(不使控制信号SE23有效)并且在检出 与像素的输出端子92相对应的列中像素的值发生变化的情形下，定时调整电 路252在控制信号SE12、 SE23等控制短路开关的信号的电平发生变化的定时 后，使控制信号SF23有效("H")。于是，关闭共用线连接开关82C。因 为控制信号SE23原样无效("L")，所以短路开关82原样关闭。然后，输出端子92的电位变为大致等于共用线8的电位。控制信号SE12、 SE23等控制短路开关的信号的电平发生变化的定时前，定时调整电路252使 控制信号SF23无效("L")而打开共用线连接开关82C。这样就使共用线 连接开关81C、 82C等的控制定时与短路开关81、 82等不同。图13是示出图11的短路开关及共用线连接开关的工作的第1具体例的模 式图。在图13中示出了第N及第N-1行的像素、短路开关81 89、 180 184、 和共用线连接开关81C 89C、 180C 184C。在图11中重复包含同样的电路。共用线连接开关84C 89C、 180C 184C包含在输出端子间开关电路260中， 并且存在于图11的共用线连接开关81C 83C的下方。在图13 图15中，端 子间负载判断电路240在判断中采用图6 (a)中示出的像素组合。在图13的情形下，虽然对于任意2列相邻像素，均不在对应的端子间短 路，但是对于第N—1行像素和第N行像素的值不同的列，关闭对应的共用线 连接开关。艮卩，共用线连接开关84C、 85C、 86C、 180C、 181C、 182C接通。 从而，在如图13那样的像素配置中，虽然图2的显示驱动装置不能使输出端 子的电位平均化，但是通过图11的显示驱动装置，可以使下一行显示时电位 发生变化的输出端子的电位大致为VDD/2。图14是示出图11的短路开关及共用线连接开关的工作的第2具体例的模 式图。在图14中像素模式与图13不同。该情形下，因为不仅关闭短路开关 83、 86、 89、 182，而且还关闭共用线连接开关81C、 82C等，所以可以使更 多的输出端子的电位大致为VDD/2。图15是示出图11的短路开关及共用线连接开关的工作的第3具体例的模 式图。该情形下，不仅关闭短路开关81、 82等，还关闭共用线连接开关84C、 180C。图16是示出图11的短路开关及共用线连接开关的工作的第4具体例的模 式图。在这里，短路间负载判断电路240在判断时采用图3 (a)中示出的像 素组合。该情形下，不仅关闭短路开关86、 182，还关闭共用线连接开关84C、 85C等。这样，通过图11的显示驱动装置，在1行中连续像素具有相同值的 情形下，尤其有效果。在图11的显示驱动装置中，因为根据像素的2列控制对应的短路开关及 共用线连接开关，所以能够通过比较简单的电路进行开关控制。但是，应该也 可以不关闭例如图14的共用线连接开关84C，因为如果仅关闭短路开关83， 端子间的电位就被平均化了。同样，也没有必要关闭共用线连接开关87C、 180C、 183C和图15的共用线连接开关84C、 180C。现在对不关闭无需关闭 的共用线连接开关的装置进行说明。图17是示出图11的显示驱动装置变形例的结构的框图。图17的显示驱 动装置除了包括在图11的显示驱动装置的元件之外还包括"与"门52D、 53D、…，各共用线连接开关由对应的"与"门的输出进行控制。在图17中，省略了与图11相同的元件。仅在控制信号SE12为"L"、并且控制信号SF23为"H"的情形下，"与" 门52D使控制信号SG23为"H"进行输出。共用线连接开关82C仅在控制信 号SG23为"H"时关闭。g[l，可以只在不关闭短路开关81的情形下关闭共用 线连接开关82C。"与"门53D、…也根据对应的控制信号同样地控制共用线 连接开关82C、…。于是，没有关闭图14的共用线连接开关84C和图15的共 用线连接开关84C等，能够进行更理想的控制。图18是示出图1的显示驱动装置的其它变形例的结构的框图。图18的显 示驱动装置除了包括图1的显示驱动装置100的元件之外还包括数据定时调整 电路202和控制定时调整电路204。数据定时调整电路202调整从第1存储电路20输出的像素数据Dl的定 时以将调整后的像素数据输出到输出端子间开关电路60。控制定时调整电路 204调整从端子间负载判断电路40输出的开关控制信号SD的定时以将调整后 的信号输出到输出端子间开关电路60。在这里，为了在开关控制信号SD被施加到输出端子间开关电路60上之 后，将像素数据Dl施加到端子间开关电路60上，数据定时调整电路202及 控制定时调整电路204调整定时。据此，确实能够就在显示行转换之前在输出 端子间进行短路控制。此外，显示驱动装置也可以仅包括数据定时调整电路202及控制定时调整 电路204的其中之一。图19 (a)示出采用了图1的显示驱动装置的模块组件的结构。图19 (b) 示出采用了图19 (a)的模块组件的显示面板模块的结构。图19 (a)的模块组件120包括显示驱动装置100、挠性布线板122、输 入信号端子部124和输出信号端子部126。挠性布线板122将施加到输入信号 端子部124上的信号传送到显示驱动装置100，并将显示驱动装置100的输出 传送到输出信号端子部126。图19(b)的显示面板模块包括作为显示面板的PDP 112、共用布线板114、 面板LSI U6和多个模块组件i20。 PDP 112包括多个像素以及与各像素相对 应的数据电极。另外，PDP112具有多个像素块，各模块组件120与各像素块 相对应。面板LSI 116具有进行信号处理控制的电路，为了控制PDP 112的显示，面板LSI116将图像信号、显示控制信号、表示待驱动的模块组件的控制信号 等输出到共用布线板114上。共用布线板114包括传送从面板LSI 116中输出 的信号的信号线。各模块组件120的输入信号端子部124与共用布线板114 电连接，输出信号端子部126与PDP 112电连接。在显示驱动装置100上施加 从面板LSI 116中输出的图像信号作为像素数据D0。显示驱动装置100的输 出施加到PDP 112的数据电极上。这样，因为在图19 (b)的显示面板模块中采用了多个模块组件120，所 以能够驱动大画面的PDP。另外，因为各模块组件120采用显示驱动装置100， 所以能够消减电力消耗。此外，图19 (a)、图19 (b)中，代替图1的显示驱动装置100，也可 以采用图ll、图17或图18的显示驱动装置。图20是示出采用了图19 (b)的显示面板模块的电视接收机结构实例的 框图。图20的电视接收机包括用于取得并处理图像信号VS的信号处理LSI 602、画质LSI 604、 LVDS发送部606和面板块610。面板块610包括LVDS 接收部612、放电控制部614、扫描驱动器616、副CPU 608、显示面板模块 620、功率MOSFET632和维持驱动器634。显示面板模块620是图19 (b)的显示面板模块，包括PDP 112、面板LSI 116和数据驱动器624。数据驱动器624相当于图19 (b)中示出的多个显示 驱动装置100。这样，本发明的显示驱动装置能容易地组装在采用了 PDP等显示面板的 电视接收机等图像显示系统组装中。图20的电视接收机能大大降低显示驱动 时的电力消耗，同时也能够降低显示驱动时产生的热量。此外，在上面的实施例中，说明了采用PDP作为显示面板的情形，但是 只要是具有电容性负载的显示面板，也可以采用诸如EL (电致发光)面板等 其它显示面板。如上所说明，因为本发明能抑制电力消耗，还能抑制发热，所以对于驱动 具有诸如PDP和EL面板等电容性负载的显示面板是有用的。
权利要求
1. 一种显示驱动装置，包括第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素之前的1行像素；输出端子间开关电路，用于将均与存储在所述第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每2列，根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个输出端子中分别与所述第1及第2列相对应的2个输出端子间建立短路，在判断建立短路的情形下，在将与存储在所述第1存储电路中的、属于所述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之前，所述输出端子间开关电路在所述2个输出端子间暂时建立短路。
2. 根据权利要求1所述的显示驱动装置，其特征在于，对于所述选择的 每2歹(j，所述输出端子间开关电路具有用于在所述2个输出端子间建立短路的 可以独立控制的短路开关。
3. 根据权利要求2所述的显示驱动装置，其特征在于，所述输出端子间 开关电路还具有多个输出开关，每个所述输出开关控制是否在与所述短路开关 连接的输出端子与所述第1存储电路之间输出与所述像素的值相对应的电压。
4. 根据权利要求3所述的显示驱动装置，其特征在于，所述端子间负载 判断电路将控制各个所述短路开关的信号和控制各个所述输出开关的信号作 为开关控制信号输出。
5. 根据权利要求4所述的显示驱动装置，其特征在于，所述端子间负载 判断电路在判断建立短路的情形下，输出所述开关控制信号，从而从接收连接 到所述多个输出端子上的显示面板的扫描脉冲信号开始，到在所述显示面板上 开始显示为止的期间内，使所述2个输出端子间的所述短路开关关闭，并且使 连接到所述2个输出端子中的每一个上的所述输出开关在所述短路开关关闭 之前打开。
6. 根据权利要求4所述的显示驱动装置，其特征在于，所述端子间负载 判断电路输出所述开关控制信号，从而在判断是否建立短路之前，使连接到所 述2个输出端子中的每一个上的所述输出开关打开。
7. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2列是相邻的列。
8. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2 列是从构成所述图像的像素的列中允许重复地选择的2列。
9. 根据权利要求1所述的显示驱动装置，其特征在于，所述第1及第2 列是从构成所述图像的像素的列中不重复地选择的2列。
10. 根据权利要求1所述的显示驱动装置，其特征在于，还包括 共用线；以及多个共用线连接开关，连接在连接所述短路开关的所述输出端子的每一个 与所述共用线之间，在所述输出端子间开关电路判断不建立短路，并且属于所述第1列且存储 在所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电 路中的像素的值不同的情形下，进行控制与所述第1列相对应的输出端子和所 述共用线之间的共用线连接开关以使其关闭。
11. 根据权利要求10所述的显示驱动装置，其特征在于，在所述共用线上施加所述多个输出端子上施加的高电平电压和低电平电压的平均电压。
12. 根据权利要求10所述的显示驱动装置，其特征在于，在与所述第1 列相对应的输出端子和与所述第2列相对应的输出端子之外的输出端子间建 立短路的情形下，所述输出端子间开关电路进行控制与所述第1列相对应的输 出端子和所述共用线间的共用线连接开关以使其不关闭。
13. 根据权利要求1所述的显示驱动装置，其特征在于，^f述第l存储电 路和所述输出端子间开关电路之间，以及所述端子间负载判断电路和所述输出 端子间开关电路之间的至少一个，还包括调整并输出信号的定时的定时调整电 路。
14. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第2存储电路中的2个像素的值，求出第1比较结果，比较所述4个像素中属于所述第1列的2个像素的值，求出第2比较结果，在所述第1及第2比较结果均表示比较的值不一致的情形下，判断为在所述2个输出端子间不建立短路。
15. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第2存储电路中的2个像素的值，求出第1比较结果，比较属于所述第1列且存储在所述第2 存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素 的值，求出第2比较结果，在所述第l比较结果表示比较的值不一致、并且所 述第2比较结果表示比较的值一致的情形下，判断为在所述2个输出端子间建 立短路。
16. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较属于所述第1列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素的值，求 出第1比较结果，比较所述4个像素中属于所述第2列的2个像素的值，求出 第2比较结果，在所述第1比较结果表示比较的值一致、并且所述第2比较结 果表示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
17. 根据权利要求l所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第1及第2存储电路中任何一个中的2个像素的值，求出第1比较结果，比较所述4个像素中 属于所述第1列的2个像素的值，求出第2比较结果，比较所述4个像素中属 于所述第2列的2个像素的值，求出第3比较结果，在所述第1 第3比较结 果均表示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
18. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中属于所述第1列的2个像素的值，求出第1比较结果，比较所述4个像素中存储在所述第1存储电路中的 2个像素的值，求出第2比较结果，比较所述4个像素中存储在所述第2存储 电路中的2个像素的值，求出第3比较结果，在所述第1~第3比较结果均表 示比较的值不一致的情形下，判断为在所述2个输出端子间建立短路。
19. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中属于所述第1列的2个像素的值，求出第1比较结果，比较属于所述第1列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第1存储电路中的像素的值，求出 第2比较结果，比较属于所述第2列且存储在所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电路中的像素的值，求出第3比较结 果，在所述第1比较结果表示比较的值不一致，并且所述第2及第3比较结果 表示比较的值一致的情形下，判断为在所述2个输出端子间建立短路。
20. 根据权利要求1所述的显示驱动装置，其特征在于， 所述端子间负载判断电路比较所述4个像素中存储在所述第1及第2存储电路中任何一个中的2个像素的值，求出第1比较结果，比较属于所述第1 列且存储在所述第2存储电路中的像素的值和属于所述第2列且存储在所述第 1存储电路中的像素的值，求出第2比较结果，比较属于所述第2列且存储在 所述第2存储电路中的像素的值和属于所述第1列且存储在所述第1存储电路 中的像素的值，求出第3比较结果，在所述第1比较结果表示比较的值不一致， 并且所述第2及第3比较结果表示比较的值一致的情形下，判断为在所述2 个输出端子间建立短路。
21. —种显示面板模块，包括 具有多个像素块的显示面板；以及分别驱动所述显示面板的各像素块的多个显示驱动装置；， 其中所述显示驱动装置分别具有第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储紧接在所述第1存储电路中存储的1行像素 之前的1行像素-，输出端子间开关电路，用于将均与存储在所述第1存储电路中的像素 的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成所述图像的像素中选择的每2列， 根据所述第1或第2存储电路中存储的像素的、属于作为所述选择的2 列的第1及第2列的4个像素中至少3个像素的值，判断是否在所述多个 输出端子中分别与所述第1及第2列相对应的2个输出端子间建立短路， 在判断建立短路的情形下，在将与存储在所述第1存储电路中的、属于所 述第1及第2列的像素的值相对应的电压输出到所述2个输出端子之前，所述 输出端子间开关电路在所述2个输出端子间暂时建立短路。
全文摘要
一种降低驱动显示面板时的电力消耗的显示驱动装置，包括第1存储电路，用于存储构成图像的1行像素；第2存储电路，用于存储前1行像素；输出端子间开关电路，用于将均与存储在第1存储电路中的像素的值相对应的电压输出到分别与像素相对应的多个输出端子；以及端子间负载判断电路，用于对从构成图像的像素中选择的每2列，根据第1或第2存储电路中存储的像素的、属于作为所选择的2列的4个像素中至少3个像素的值，判断是否在多个输出端子中分别与所选择的2列相对应的2个输出端子间建立短路。在判断建立短路的情形下，在将与像素的值相对应的电压输出到所述2个输出端子之前，输出端子间开关电路在所述2个输出端子间暂时建立短路。
文档编号G09G3/22GK101241671SQ20071012849
公开日2008年8月13日 申请日期2007年7月26日 优先权日2007年2月8日
发明者末永纯一, 森山诚一, 清家守 申请人:松下电器产业株式会社
最新回复(0)