等离子显示器及其控制电路的制作方法
专利名称：等离子显示器及其控制电路的制作方法
技术领域：
本实用新型涉及电器领域，具体而言，涉及一种等离子显示器及其控制电路。
背景技术：
图1是根据相关技术的等离子显示器的控制电路的结构示意图。如图1所示，现有的等离子显示器的控制电路采用主控芯片(FPGA/ASIC)，DDR芯片(或SDRAM)和并行 FLASHR0M(或控制器)来实现逻辑控制、数据存储和帧存储器读写等操作，其中，采用并行 FLASHR0M作为配置芯片和/或帧存储器以及存放APL、gamma曲线和波形文件等占用了很多I/O资源，占用至少40个1/0，增加了主控芯片的I/O开销，而且控制电路结构复杂，控制电路成本较高。目前针对相关技术的等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，目前尚未提出有效的解决方案。
实用新型内容针对相关技术的等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，目前尚未提出有效的问题而提出本实用新型，为此，本实用新型的主要目的在于提供一种等离子显示器及其控制电路，以解决上述问题。为了实现上述目的，根据本实用新型的一个方面，提供了一种等离子显示器的控制电路，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。进一步地，主控芯片是FPGA或ASIC。进一步地，串行存储器是串行FLASH ROM,读写操作的数据包括APL、Gamma曲线和波形文件。进一步地，内存是DDR芯片。为了实现上述目的，根据本实用新型的另一方面，提供了一种等离子显示器，该等离子显示器包括上述任意一种等离子显示器的控制电路。通过本实用新型，采用主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据，能够解决等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，进而实现降低主控芯片的I/O开销， 简化控制板结构，降低控制板成本的效果。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分， 本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中图1是根据相关技术的等离子显示器的控制电路的结构示意图；[0013]图2是根据本实用新型实施例的等离子显示器的控制电路的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。图2是根据本实用新型实施例的等离子显示器的控制电路的结构示意图。如图2 所示，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。本实用新型上述实施例采用串行FLASH ROM作为配置芯片以及帧存储器并存放 APL、gamma曲线和波形文件等，取代目前广泛使用的并行FLASH ROM，大大降低了 FPGA的I/ 0开销，大大简化了控制板的结构，降低了控制板的成本。优选的，本实用新型上述实施例中的主控芯片是FPGA和ASIC;串行存储器是串行 FLASH ROM,读写操作的数据可以包括APL、Gamma曲线和波形文件。且内存是DDR芯片。具体的，本实用新型实施例通过一个串行FLASH ROM来取代现有控制电路中的并行FLASH ROM，其中，主控芯片为FPGA或ASIC，FPGA可以选用Xilinx，Altera或其他厂家的 FPGA芯片，本实施例采用Xi 1 inx芯片，而串行FLASH ROM可以选用ATMEL，Intel,Spansion 或其他厂家的芯片，本实施例采用ATMEL的芯片作为配置芯片以及帧存储器并存放APL、 gamma曲线和波形文件等，占用至多4个1/0，电路结构简单，减少1/0开销，成本低。通过本实用新型解决现有的等离子显示器的控制板1/0开销大、结构复杂、成本高等问题，在实施过程中主要采用FPGA(ASIC)、DDR和串行FLASH ROM来实现等离子显示器的逻辑控制、数据存储和帧存储器读写等操作，由FPGA(ASIC)来实现逻辑控制、DDR数据存储以及每场帧存读写，创新的使用串行FLASHR0M作为配置芯片以及帧存储器并存放APL、 gamma曲线和波形文件等，取代目前广泛使用的并行FLASH ROM，大大降低了 FPGA(ASIC)的 1/0开销，大大简化了控制板的结构，降低了控制板的成本。为了实现上述目的，根据本实用新型的另一方面，提供了一种等离子显示器，该等离子显示器包括上述任意一种等离子显示器的控制电路。从以上的描述中，可以看出，本实用新型实现了如下技术效果本实用新型等离子显示器的控制电路，采用新技术进行改进设计，可以降低现有等离子显示器的主控芯片的 1/0开销，简化了现有等离子显示器的控制板的结构设计，降低了控制板的成本。主要解决现有的用于等离子显示器的控制板1/0开销大、结构复杂、成本高等问题。显然，本领域的技术人员应该明白，上述的本实用新型的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型不限制于任何特定的硬件和软件结合。以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种等离子显示器的控制电路，其特征在于，包括 主控芯片；串行存储器，通过I/O接口与所述主控芯片连接，用于接收所述主控芯片的读写操作命令；内存，与所述主控芯片连接，用于存储数据。
2.根据权利要求1所述的控制电路，其特征在于，所述串行存储器通过4个I/O接口与所述主控芯片连接。
3.根据权利要求2所述的控制电路，其特征在于，所述主控芯片是FPGA或ASIC。
4.根据权利要求2所述的控制电路，其特征在于，所述串行存储器是串行FLASHROM。
5.根据权利要求2所述的控制电路，其特征在于，所述内存是DDR芯片或SDRAM。
6.一种等离子显示器，其特征在于，包括权利要求1-5中任一项所述的等离子显示器的控制电路。
专利摘要本实用新型公开了一种等离子显示器及其控制电路。其中，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。通过本实用新型，能够实现降低主控芯片的I/O开销，简化控制板结构，降低控制板成本。
文档编号G09G3/28GK201984780SQ201020696498
公开日2011年9月21日 申请日期2010年12月31日 优先权日2009年12月31日
发明者霍伟 申请人:四川虹欧显示器件有限公司
技术领域：
本实用新型涉及电器领域，具体而言，涉及一种等离子显示器及其控制电路。
背景技术：
图1是根据相关技术的等离子显示器的控制电路的结构示意图。如图1所示，现有的等离子显示器的控制电路采用主控芯片(FPGA/ASIC)，DDR芯片(或SDRAM)和并行 FLASHR0M(或控制器)来实现逻辑控制、数据存储和帧存储器读写等操作，其中，采用并行 FLASHR0M作为配置芯片和/或帧存储器以及存放APL、gamma曲线和波形文件等占用了很多I/O资源，占用至少40个1/0，增加了主控芯片的I/O开销，而且控制电路结构复杂，控制电路成本较高。目前针对相关技术的等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，目前尚未提出有效的解决方案。
实用新型内容针对相关技术的等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，目前尚未提出有效的问题而提出本实用新型，为此，本实用新型的主要目的在于提供一种等离子显示器及其控制电路，以解决上述问题。为了实现上述目的，根据本实用新型的一个方面，提供了一种等离子显示器的控制电路，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。进一步地，主控芯片是FPGA或ASIC。进一步地，串行存储器是串行FLASH ROM,读写操作的数据包括APL、Gamma曲线和波形文件。进一步地，内存是DDR芯片。为了实现上述目的，根据本实用新型的另一方面，提供了一种等离子显示器，该等离子显示器包括上述任意一种等离子显示器的控制电路。通过本实用新型，采用主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据，能够解决等离子显示器的控制板I/O开销大、结构复杂、成本高的问题，进而实现降低主控芯片的I/O开销， 简化控制板结构，降低控制板成本的效果。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分， 本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中图1是根据相关技术的等离子显示器的控制电路的结构示意图；[0013]图2是根据本实用新型实施例的等离子显示器的控制电路的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。图2是根据本实用新型实施例的等离子显示器的控制电路的结构示意图。如图2 所示，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。本实用新型上述实施例采用串行FLASH ROM作为配置芯片以及帧存储器并存放 APL、gamma曲线和波形文件等，取代目前广泛使用的并行FLASH ROM，大大降低了 FPGA的I/ 0开销，大大简化了控制板的结构，降低了控制板的成本。优选的，本实用新型上述实施例中的主控芯片是FPGA和ASIC;串行存储器是串行 FLASH ROM,读写操作的数据可以包括APL、Gamma曲线和波形文件。且内存是DDR芯片。具体的，本实用新型实施例通过一个串行FLASH ROM来取代现有控制电路中的并行FLASH ROM，其中，主控芯片为FPGA或ASIC，FPGA可以选用Xilinx，Altera或其他厂家的 FPGA芯片，本实施例采用Xi 1 inx芯片，而串行FLASH ROM可以选用ATMEL，Intel,Spansion 或其他厂家的芯片，本实施例采用ATMEL的芯片作为配置芯片以及帧存储器并存放APL、 gamma曲线和波形文件等，占用至多4个1/0，电路结构简单，减少1/0开销，成本低。通过本实用新型解决现有的等离子显示器的控制板1/0开销大、结构复杂、成本高等问题，在实施过程中主要采用FPGA(ASIC)、DDR和串行FLASH ROM来实现等离子显示器的逻辑控制、数据存储和帧存储器读写等操作，由FPGA(ASIC)来实现逻辑控制、DDR数据存储以及每场帧存读写，创新的使用串行FLASHR0M作为配置芯片以及帧存储器并存放APL、 gamma曲线和波形文件等，取代目前广泛使用的并行FLASH ROM，大大降低了 FPGA(ASIC)的 1/0开销，大大简化了控制板的结构，降低了控制板的成本。为了实现上述目的，根据本实用新型的另一方面，提供了一种等离子显示器，该等离子显示器包括上述任意一种等离子显示器的控制电路。从以上的描述中，可以看出，本实用新型实现了如下技术效果本实用新型等离子显示器的控制电路，采用新技术进行改进设计，可以降低现有等离子显示器的主控芯片的 1/0开销，简化了现有等离子显示器的控制板的结构设计，降低了控制板的成本。主要解决现有的用于等离子显示器的控制板1/0开销大、结构复杂、成本高等问题。显然，本领域的技术人员应该明白，上述的本实用新型的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型不限制于任何特定的硬件和软件结合。以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种等离子显示器的控制电路，其特征在于，包括 主控芯片；串行存储器，通过I/O接口与所述主控芯片连接，用于接收所述主控芯片的读写操作命令；内存，与所述主控芯片连接，用于存储数据。
2.根据权利要求1所述的控制电路，其特征在于，所述串行存储器通过4个I/O接口与所述主控芯片连接。
3.根据权利要求2所述的控制电路，其特征在于，所述主控芯片是FPGA或ASIC。
4.根据权利要求2所述的控制电路，其特征在于，所述串行存储器是串行FLASHROM。
5.根据权利要求2所述的控制电路，其特征在于，所述内存是DDR芯片或SDRAM。
6.一种等离子显示器，其特征在于，包括权利要求1-5中任一项所述的等离子显示器的控制电路。
专利摘要本实用新型公开了一种等离子显示器及其控制电路。其中，该等离子显示器的控制电路包括主控芯片；串行存储器，通过I/O接口与主控芯片连接，用于接收主控芯片的读写操作命令；内存，与主控芯片连接，用于存储数据。通过本实用新型，能够实现降低主控芯片的I/O开销，简化控制板结构，降低控制板成本。
文档编号G09G3/28GK201984780SQ201020696498
公开日2011年9月21日 申请日期2010年12月31日 优先权日2009年12月31日
发明者霍伟 申请人:四川虹欧显示器件有限公司
最新回复(0)