具有小芯片驱动器的显示装置的制作方法
专利名称：具有小芯片驱动器的显示装置的制作方法
技术领域：
本发明涉及具有基板的显示装置该基板具有用于控制像素阵列的分布式的独立小芯片。
背景技术：
平板显示装置与计算装置一起广泛使用在便携式装置中，并且用于诸如电视机的娱乐装置。这种显示器通常利用分布在基板上的多个像素来显示图像。各个像素均包含若干个不同颜色的发光元件(通称为子像素)，这些发光元件通常发射红光、绿光和蓝光，以表现各图像元素。如在本文中所使用的那样，像素可以是指单个发光元件或一组不同颜色的发光元件。已知多种平板显示器技术，例如，等离子体显示器、液晶显示器和发光二极管 (LED)显示器。包含形成发光元件的发光材料薄膜的发光二极管(LED)在平板显示装置中具有许多优点，并可以用于光学系统。授予Tang等人的美国专利No. 6，384，5292示出了一种包括有机LED发光元件的阵列的有机LED(OLED)彩色显示器。另选地，可以采用无机材料，无机材料可以包括多晶半导体基体中的磷光晶体或量子点。还可以采用其他的有机或无机材料薄膜来控制对发光薄膜材料的电荷注入、电荷传输或电荷阻断，这在本领域中均是已知的。这些材料被布置在电极之间的基板上并且具有封装覆盖层或封装覆盖片。当电流通过发光材料时，像素发光。所发射的光的频率取决于使用的材料的性质。在这种显示器中，光可以透过基板(底部发射体)或透过封装覆盖物(顶部发射体)或透过这二者发出。LED装置可包括被构图的发光层，其中，在图案中采用了不同材料，以在电流流过这些材料时发射不同颜色的光。另选地，如在Cok的美国专利6，987，355中教导的那样，LED 装置可采用单一发光层(例如，白光发射体)和滤色器以形成全彩显示器。而且，例如，如 Cok等人的美国专利6，919，681中教导的那样，已知采用不包括滤色器的白色子像素。该公开和其他公开教授了一种设计，该设计采用未构图的白色发射体与包括红色、绿色和蓝色滤色器和子像素的四色像素和以及不滤波的白色子像素来提高装置的效率(例如，参见授予Miller等人的美国专利7，230，594)。通常已知用于控制平板显示装置中的像素的两种不同方法有源矩阵控制和无源矩阵控制。在无源矩阵装置中，基板不包括任何有源电子元件(例如晶体管)。行电极阵列和另一层中的正交的列电极矩阵形成在基板上；行电极与列电极之间交叠的交叉部形成发光二极管的电极。接着，外部驱动器芯片顺序地向每一行(或列)提供电流，同时正交列 (或行)提供合适的电压，从而照亮该行(或列)中的各发光二极管。因此，无源矩阵设计利用2η个连接以产生η2个单独可控的发光元件。但是，由于行(或列)驱动的顺序特性而产生闪烁，所以无源矩阵驱动装置在装置中可以包括的行(或列)的数量存在着限制。如果包括太多行，则闪烁能变得可察觉。此外，随着PM显示器的面积增加，驱动显示器中的整行(或列)所需要的电流可能会成为问题，并且PM驱动中非成像预充电和放电步骤所需要的能量变得非常显著。这两个问题限制了无源矩阵显示器的物理尺寸。
在有源矩阵装置中，有源控制元件由半导体材料薄膜(例如，分布在平板基板上的非晶硅或多晶硅)制成。通常而言，各子像素均由一个控制元件控制，并且各控制元件均包括至少一个晶体管。例如，在简单的有源矩阵有机发光(OLED)显示器中，各控制元件均包括两个晶体管(选择晶体管和驱动晶体管)以及一个用于存储规定子像素亮度的电荷的电容器。各发光元件通常利用独立的控制电极和公共电极。对发光元件的控制通常通过数据信号线、选择信号线、电源连接和接地连接来完成。有源矩阵部件不一定限于显示器，而是可以分布在基板上并且在需要空间分布式控制的其它应用中使用。可以在有源矩阵装置中使用与无源矩阵装置相同数量的外部控制线(除了电源和接地以外)。但是，在有源矩阵装置中，各发光元件均具有来自控制电路的单独驱动连接，并且即使在没有被选择用于数据存放的情况下也是有源的，因此消除了闪烁。—种形成有源矩阵控制元件的常见的现有技术方法通常在玻璃基板上淀积诸如硅的半导体材料薄膜，接着通过光刻工艺将半导体材料形成为晶体管和电容器。薄膜硅可以是非晶的或多晶的。与以晶体硅晶片制成的传统晶体管相比，由非晶硅或多晶硅制成的薄膜晶体管(TFT)相对较大并且性能较低。此外，这种薄膜器件通常在整个玻璃基板上局部地或大面积地出现不均勻，这种不均勻导致利用这种材料的显示器的电性能和视觉表现不均勻。利用另选的控制技术，Matsumura等人的美国专利申请公开No. 2006/0055864中描述了用于驱动LCD显示器的晶体硅基板。该申请描述了一种用于选择性地将从第一个半导体基板制成的像素控制装置转移并固定到第二个平坦的显示基板上的方法。示出了像素控制装置内的布线互连以及从总线和控制电极到像素控制器件的连接。由于传统的无源矩阵显示器设计在尺寸和发光元件数量上受到限制，而使用TFT 的有源矩阵设计具有较低的电性能，所以存在针对克服这些问题的利用LED的显示装置的改善的控制方法的需求。
发明内容
根据本发明，提供了一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向以列的形式形成的列电极阵列的第二层，其中所述行电极与所述列电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置处；以及(d)位于所述基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片都专有地控制行电极子集和列电极子集，藉此控制所述像素以显示图像。本发明具有如下优点通过提供具有小芯片驱动器的显示装置，该小芯片驱动器具有行电极连接与列电极连接，减小了连接焊盘的数量小芯片的尺寸与数量。在本发明的实施方式中，多个阵列提供了降低的闪烁和电源要求。本发明的其他优点在于通过在显示器基板上提供大空间用于布线，可以在更低成本和更高电性能的前提下采用更大的线路。 另一优点还在于单晶硅小芯片具有高迁移率和均勻性。
图IA是沿图2中的直线1A-1A截取的根据本发明实施方式的具有到发光二极管的底部电极的两个连接的小芯片的横截面图；图IB是沿图2中的直线1B-1B截取的根据本发明实施方式的具有到发光二极管的顶部电极的两个连接的小芯片的横截面图；图2是根据本发明实施方式的具有连接焊盘的对角线定向的小芯片的平面示意图；图3A和图;3B是根据本发明实施方式的具有行电极与列电极以及对角线定向的小芯片的显示装置的示意图；图4是根据本发明实施方式的具有行电极与列电极以及三个对角线定向的小芯片的显示装置的示意图；图5是根据本发明实施方式的具有被划分为互斥子阵列的像素阵列和两个对角线定向的小芯片的显示装置的示意图；图6是根据本发明实施方式的具有另选分布的像素阵列和三个对角线定向的小芯片的显示装置的示意图；图7是根据本发明另一实施方式的具有通过导通孔连接至小芯片连接焊盘的行电极和列电极的显示装置的示意图；图8是根据本发明另一实施方式的具有多个小芯片和被规定路线以避开小芯片装置的总线的显示装置的示意图；图9是根据本发明另一实施方式的具有多个由总线连接的多个小芯片的显示装置的示意图；图IOA是根据本发明另一实施方式的具有不同连接焊盘的小芯片的横截面图；图IOB是在本发明实施方式中的图IOA的顶部视图；图11是根据本发明实施方式的多个二维像素阵列的示意图；图12A是根据本发明实施方式的多个小芯片和以蛇形方式设置在基板上的总线的示意图；图12B是具有有助于理解图12A的图示的具有连接的小芯片的顶部视图；图13是根据本发明实施方式的多个小芯片和以蛇形方式设置在基板上的总线的更大尺寸的图示。由于附图中的各个层和元件具有显著不同的尺寸，因此附图并不按比例绘制。
具体实施例方式参照图3A，在一个实施方式中，本发明包含显示装置，该显示装置包括基板10、具有沿第一方向在基板10上以行的形式形成的行电极16的阵列的第一层以及具有沿不同于第一方向的第二方向在基板10上以列的形式形成的列电极12的阵列的第二层，并且其中第一电极和第二电极交叠以形成像素位置30。参照图1A，在行电极16与列电极12之间形成有一个或更多个发光材料层14。发光二极管15就是像素30，像素30在像素位置中形成二维像素阵列32并在电流从行电极16与列电极12流经发光材料层14时发光。多个小芯片20位于基板10上，并且小芯片20的数量小于像素30的数量。每个小芯片20专门地对行电极16的子集和列电极12的子集进行控制以便控制像素来显示图像。每个小芯片都具有独立并与显示装置基板10分立的基板观。在本公开中，像素、子像素和发光元件全部指代发光二极管15。每个小芯片20都可以包括用于控制小芯片20通过连接焊盘M连接到的像素30 的电路22。电路22可以包括存储元件沈，存储元件沈存储表示小芯片20按行或列的子集连接到的各个像素30的期望亮度的值，小芯片20利用这样的值来控制连接至像素30的行电极16或列电极12以激活像素30发光。例如，如果小芯片20连接至8行和8列的子集，则可以使用8个存储元件沈来存储8行或列的亮度信息。每当新的行或列被激活，可以将新的亮度信息的子集提供至小芯片20。在本发明的一个实施方式中，针对行或列的各个子集，可以采用两个存储元件26，使得可以在一个存储元件沈中存储亮度信息而另外一个存储元件26则用来显示亮度信息。在本发明又一个实施方式中，针对小芯片20所连接到的各个发光元件30，可以采用一个或两个存储元件26。平坦化层18可以用来形成平滑表面，行电极16和列电极12以及发光层14可以形成在该平滑表面上。如图IA所示，小芯片20的连接焊盘M可以连接至发光二极管15的底部电极，连接焊盘M在这里显示为底部电极12并在图2中用剖面线1A-1A’标示。另选地，如图IB所示，小芯片20的连接焊盘M可以连接至发光二极管15的顶部电极，该连接焊盘M在这里显示为底部电极16并在图2中用剖面线1B-1B’标示。通过这种方式，小芯片20的连接焊盘可以连接至行电极16或列电极12。在图2中，小芯片20的连接焊盘M 被区分为连接至列电极16的列连接焊盘24A和连接至行电极16的行连接焊盘MB。因此， 在本发明的一个实施方式中，小芯片20具有两行(图IOB中的25A和25B)连接焊盘M，一行连接焊盘24A连接至对应的行电极16，而另一行连接焊盘24B连接至对应的列电极12。 但是，如图3所示，通过在列连接焊盘24A与行电极16之间提供足够空间并在行连接焊盘 24B与列电极12之间提供足够空间，行电极焊盘24A和列电极焊盘24B布置在基板10上以避免行电极16和列电极12之间的电短路。图3A是为例示目的而绘制的简化图。在图;3B 中所示的示例性实施方式中，可以使用行电极16来覆盖列连接焊盘24A(未示出)以增大限定像素30的交叠区域，从而提高显示装置的孔径比和显示器的使用寿命。根据构造本发明的显示装置所采用的制造工艺的公差，可以增大列电极12的尺寸，只要列电极12与行连接焊盘24A之间以及行电极16与行连接焊盘24B之间不存在电短路即可。参照图4，本发明的显示装置的实施方式可以包含分布在由行电极16和列电极12 交叉形成的二维像素阵列32上的多个小芯片(20A、20B、20C)。(应当注意的是，小芯片位于电极的后面以使得电极可以如图IA和IB所示连接至连接焊盘，但是为了例示的清楚起见，在图4、图6和图11中将小芯片显示在电极的前面。)每个小芯片20连接至行电极16 和列电极12的互斥的子集。如图4所示，小芯片20A连接至二维像素阵列32中位于顶部的6个行电极16和最左端的6个列电极12。小芯片20B连接至二维像素阵列32中位于中间的6个行电极16和中间的6个列电极12。小芯片20C连接至像素阵列32中位于底部的 6个行电极16和最右端的6个列电极12。因此，像素阵列32具有受三个小芯片20控制的 18乘18个(3 个)元件，每个小芯片20具有12个连接焊盘。仔细检查图4可以发现，每个小芯片20控制分立的行电极16的组或列电极12的组。
图5是仅具有两个小芯片20A和20B的更加详细的例示。小芯片20A连接至行电极16A和列电极12A。小芯片20B连接至行电极16B和列电极12B。因此，小芯片20A控制第一像素子集32A，并且小芯片20B控制第一像素子集32D。针对像素阵列32中的像素30 的第二像素子集32C，小芯片20A仅控制列电极12A，并且针对像素阵列32中的像素30的第三像素子集32B，小芯片20A仅控制行电极16A。类似地，针对像素阵列32中的像素30的第二像素子集32B，小芯片20B仅控制列电极12B，并且针对像素阵列32中的像素30的第三像素子集32C，小芯片20A仅控制行电极16B。像素子集32A、32B、32C、32D是互斥的。因此，由于小芯片20A控制了对于控制像素子集32A中的像素30而言是必需的行电极16A和列电极12A 二者，因此小芯片20A具有对像素子集32A中的像素30的完全控制。类似地， 由于小芯片20B控制了对于控制像素子集32D中的像素30而言必需的行电极16B和列电极12B 二者，因此小芯片20B具有对像素子集32D中的像素30的完全控制。因此，行电极 16A和16B是电气独立的，并且列电极12A和12B是电气独立的。但是，小芯片20A和小芯片20B共同对像素子集32B和32C中的像素进行控制。这一控制由小芯片20中的电路22 提供。由于像素子集32A和32D被完全控制，所以他们被称为直接驱动的像素阵列，而像素子集32B和32C被称为间接驱动的像素阵列。与现有技术相比，本发明提供了降低的成本。例如，如果使用传统的有源矩阵背板来驱动图4中的3M个像素30，则需要性能相对较低并且昂贵的薄膜半导体背板。相反，本发明使用少数高性能、低廉的小芯片来驱动像素30。 在本发明的各种实施方式中，可以使用许多种小芯片布置。如图3A、图;3B、图4和图5所示，小芯片20位于像素阵列的对角线13上。邻近的小芯片20控制邻近的第二列电极子集，并且邻近的小芯片控制邻近的第三行电极子集。如这里所指的，对角线是相对于行电极或列电极或两者倾斜或偏斜的直线。但是，不一定将小芯片20布置在单个对角线上。 参照图6并与图4相比，小芯片20位于多条间隔开的对角线上。小芯片20A控制最高处的 6个行电极16和最左端6个列电极12 (如图4所示)。而小芯片20B控制最右端的6个列电极和中央的6个行电极。小芯片20C控制中央的6个列电极以及底部的6个行电极。因为这种另选布置将小芯片20分开并为它们提供更大空间，因此是很有用的。尤其是，如果小芯片中的电路占用了小芯片中的很大的空间以致小芯片20在小芯片20的一端具有显示连接部分21A并在小芯片20的另一端具有控制电路连接部分21B，则将小芯片更远地隔开的小芯片20布置是很有用的。在另选设计(参见图12A、图12B和图13)中，显示连接部分 21A可以位于小芯片20的每一端，并且控制电路连接部分21B可以位于小芯片20的中央。在本发明的另一个实施方式中，小芯片没有布置在像素阵列32的对角线上。虽然对角线布置对于使互连长度减到最小来说是很有用的，但是对角线布置需要关于连接焊盘 24以及行电极16和列电极12的仔细对准。另外，例如，如图3A、图3B、图4、图5和图6中所示，将行电极16和列电极12隔开可能会使得小芯片20大于所需要的尺寸。参照图7，在本发明的另一个实施方式中，小芯片20可以在任意方向上与像素阵列32和基板10对准， 包括将小芯片20的边与行电极16或列电极12对准。小芯片可以具有长方向Dl和短方向 D2，并且长方向Dl可以分别与行电极或列电极的第一方向或第二方向(图10B)平行。实际上，不同的小芯片20可能对准方式也不同。如图7所示，小芯片20的长方向与行电极16对准。连接焊盘M通过线路连接至列电极12和行电极16。可以采用导通孔
850以从一个布线层连接至另一个布线层并形成在例如行电极16之间的导通孔50以避免产生与列电极12的电短路。由于可能需要相当大的线路52以将连接焊盘M电连接至行电极16和列电极12，因此优选顶部发射结构，在顶部发射结构中，顶部电极(例如，图IA与图 IB中的16)是透明的并且底部电极(例如，图IA与图IB中的12)可以是反射的。基板10 也可以是不透明的。参照图8，在本发明的另外一个实施方式中，小芯片20可以经由总线42连接至外部控制器40。总线42可以是串行总线、并行总线或点对点总线，并且可以是数字总线或模拟总线。如图9所示，串行总线是数据在电气隔离的电连接上从一个小芯片转发到下一个小芯片的总线。如图8所示，并行总线是数据同时广播到电气共用的电连接上的所有小芯片的总线。总线42连接至小芯片以提供诸如电源、接地、数据或选择信号的信号。可以采用超过一条总线42。小芯片20可以在小芯片20的一端具有像素连接部分21A并在另一端具有与总线42相连接的电路部分21B。参照图IOA和图10B，每个小芯片都可以具有与行电极或列电极相连接的第一连接焊盘组M和与控制总线相连接的第二连接焊盘组25，其中第一连接焊盘组和第二连接焊盘组在空间上分隔开。如图IOA和图IOB所示，每个小芯片还可以具有小芯片的中央处的第三连接焊盘组25，该第三连接焊盘组25与控制总线相连接；第一连接焊盘组、第二连接焊盘组和第三连接焊盘组在空间上分隔开。另选地，可以不采用分立的小芯片部分。参照图10A、图10B，还可以在小芯片20 中提供用于连接至总线42的其他连接焊盘25，并可以将其设置在小芯片20的电路部分或者设置在小芯片20的长方向Dl的任一端或设置小芯片20的中央。可以使用内部小芯片连接44以使总线连接从小芯片20的一端至另一端。再次参照图8，例示了与图5所示相对应的小芯片布置。这种布置具有在装置基板 10上提供不被小芯片10占用并可以接着被用来使总线42通过的区域的优点。例如，如图 8所示，像素子集32A、32D、32E和32H形成像素连接区域，这些区域分别至少部分地被小芯片20A、20B、20C和20D占用。相比而言，总线连接区域32B、32C、32F和32G形成总线连接区域，这些区域可以用来使总线42线路通过。因此，在本发明的一些实施方式中，总线可以具有蛇形路径。图8例示了总线42并行地共同连接至小芯片20A、20B、20C和20D的实施方式。在图9所示的另选实施方式中，串行总线42连接可以穿过小芯片20A、20B、20C和20D。参照图11，在本发明的另一个实施方式中，像素的多个二维像素阵列32可以位于公共基板10上，每个二维像素阵列32都具有单独的行电极16、列电极12和小芯片20的集合。因此，上面所描述的结构可以复制在更大的基板10上。每个二维像素阵列结构都可以独立工作以减少电极阻抗、预充电和放电功耗以及闪烁。该结构可以连接至公共总线42 系统。因此，在本发明的一个实施方式中，显示装置可以包括基板；具有沿第一方向在基板10上以行的形式形成的多个行电极阵列的第一层和具有沿不同于第一方向的第二方向在基板10上以列的形式形成的相应多个列电极阵列的第二层，第一电极和第二电极交叠以形成像素位置；在行电极与列电极之间形成的一个或多个发光材料层，一个或多个发光材料层用于形成二维像素阵列，像素位于像素位置中；以及位于基板上的用于各个阵列的多个小芯片，各个阵列中的小芯片的数量小于相对应的阵列中的像素的数量，并且各个阵列小芯片专门地控制相应阵列的行电极子集和列电极子集。
图12A例示了一实施方式，其中小芯片20位于间接驱动的像素阵列中，小芯片20 的控制电路连接部分21B位于总线布线正下方。小芯片20具有两个显示连接部分21A，在小芯片20的每一端都有一个。每个显示连接部分21A都被线路连接至在相邻直接驱动的像素阵列中的垂直电极和水平电极。图12A中以阴影显示的直接驱动的像素块在显示器上形成棋盘图案，并且线路总线由于跨着位于间接驱动像素阵列中的小芯片20的控制电路连接部分21B形成而形成了蛇形图案。图12B详细地例示了小芯片20的显示连接部分21A到垂直电极和水平电极的线路连接。图12B例示了直接驱动的像素阵列中的6个水平电极和6个垂直电极的简单情况。 关于到垂直电极的线路的连接采用具有阴影的正方形来显示，而关于到水平电极的线路的连接采用空白的正方形来显示。相似的设计对于任意数量个水平电极和垂直电极都是有效的。图12A和图12B表明可以对电极连接线路构图，为控制和电源总线线路42留下较宽的区域，因此可以在同一金属层中构成两种类型的线路，从而和需要2个或更多个布线层地设计相比可以减少显示器的生产成本。因此，控制总线可以位于与用于行电极和列电
极的第一层和第二层隔开的第三层中。这些设计的附加优点在于，由于存在适用于布线的充足区域，故而可以采用低成本方法使线路形成图案。例如，针对印刷电路板制造而研发的系统使用低成本的光掩模和能够制作25 μ m线路和25 μ m空间的接近式曝光工具。相比TFT光掩模和TFT步进式曝光工具，这些具有低得多的成本。这导致在本版制造工艺中需要更少的资本支出、更少的操作支出和缩短的TAC时间。参照图10B，连接焊盘具有在小芯片上将连接焊盘隔开的中心到中心间距23。导通孔(图1B)形成露出连接焊盘的开口，控制总线可以在穿过开口而延伸到连接焊盘的第一部分中连接至露出的连接焊盘。控制总线可以具有分立的第二部分，该第二部分的宽度大于连接焊盘的节距，从而使得总线线路能够具有更宽的宽度和改善的导电性。在一些情况下，小芯片的物理长度可能受到诸如小芯片转移系统的限制或由于可能形成在小芯片内部的电导体的数量的约束。在这样的情况下，可以将小芯片的显示连接部分的长度缩短为一半并增加第二蛇形线路。这显示在图13中。在这个实施方式中，增大了间接控制的区域(显示为非阴影区域)，为控制和电源总线布线提供了更多的空间，使得能够利用甚至更不精确并更低成本的方法来处理。参照图11，在操作中，控制器40根据显示装置的需求接收并处理信息信号，并通过一条或更多条总线42将处理后的信号发送到该装置中的各个小芯片20。处理后的信号包括与小芯片20相对应的各发光像素30的亮度信息。亮度信息可以存储在与各发光像素 30相对应的存储元件沈中。小芯片接着依次将与其相连的行电极和列电极激活。当像素的行电极和列电极都被激活时，电流可以流经由该行电极和列电极限定的像素以发光。典型地，通过一次激活所有列电极和一个行电极，同时激活了像素组内的整行或整列的电极。 控制列电极以提供期望该行中的各个像素具有的单独亮度。接着，选择第二行并重复该过程直至激活了所有行并且所有像素都发光为止。该过程可以接着重复。应注意的是，某些像素由一个小芯片控制，而某些像素由两个小芯片共同控制。注意，对于“行”和“列”的指定是任意的，并且行电极和列电极的功能可以颠倒。
虽然顺序激活显示装置中的单独行(或列)可以引起闪烁，但是采用多个、独立控制的像素组32减少了各个单独控制的像素组32中的行或列的数量。由于像素组32被同时激活，所以可以极大地减少闪烁。此外，由于组行电极16与组列电极12仅在像素组32 内连接，因此组行电极16与组列电极12很短，减小了电极电容和电阻以及对小芯片20中的大功率驱动电路的需求，并且还减小了显示器的功耗。因此，增加了各个像素行(或列) 发光的时间部分，减少了闪烁，并且按照期望的亮度减小了电流密度。总线42可以提供包括定时(例如时钟)信号、数据信号、选择信号、电源连接或接地连接的多种信号。信号可以是模拟的或数字的，例如数字地址或数据值。模拟数据值可以作为电荷被提供。存储元件26可以是数字的(例如，包括触发器)或模拟的(例如，包括用于存储电荷的电容器)。在本发明的各种实施方式中，分布在基板10上的行驱动器小芯片或列驱动器小芯片20可以是相同的。但是，每个小芯片20可以关联有唯一的标识值(即，ID)。可以在将小芯片20设置在基板10上之前或者优选地在设置之后分配ID，ID可以反映小芯片20 在基板10上的相对位置，也就是说，ID可以是地址。例如，ID可以通过从一行或一列中的一个小芯片20向下一个小芯片传递计数信号来分配。可以使用单独的行或列ID值。控制器40可以作为小芯片来实现并固定在基板10上。控制器40可以位于基板 10外周，或者可以在基板10的外部并包含传统的集成电路。根据本发明的各种实施方式，小芯片20可以以多种方式构造，例如，沿着小芯片 20的长方向具有一行或两行连接焊盘对。互连总线42和线路52可以由各种材料形成，并使用各种方法淀积在装置基板上。例如，互连总线42和线路52可以是金属；蒸镀的或溅射的，例如铝或铝合金。另选地，互连总线42和线路52可以由固化导电油墨或金属氧化物制成。在一种成本优势实施方式中，互连总线42和线路52形成在单层中。对于使用大装置基板(例如玻璃、塑料或金属薄片)并且多个芯20片以规则布置设置在装置基板10上的多像素装置的实施方式而言，本发明特别有用。每个小芯片20都可以根据小芯片20中的电路并且响应于控制信号来控制形成在装置基板10上的多个像素 30。单个像素组或多个像素组可以设置在平铺的元件上并可以组装以形成整个显示器。根据本发明，小芯片20在基板10上提供分布式像素控制元件。相比于装置基板 10，小芯片20是相对较小的集成电路，并且小芯片20包括电路22，电路22包括形成在独立基板观上的线路、连接焊盘、诸如电阻器或电容器的无源组件、或者诸如晶体管或二极管的有源组件。小芯片20与显示器基板10分开制造，接着应用于显示器基板10。优选地，利用用于制造半导体器件的已知工艺使用硅或绝缘体上硅(SOI)晶片来制造小芯片20。然后，每个小芯片20在附接到装置基板20之前被分离。因此，每个小芯片20的结晶基底可以被视为与装置基板10相分离的基板观，并且在基板观上布置有小芯片电路22。因此多个小芯片20具有与装置基板10相分离并且彼此分离的相应的多个基板观。特别地，独立基板观与其上形成有像素30的基板10分离，并且独立小芯片基板观的合计面积比装置基板10小。为了提供与例如在薄膜非晶硅或多晶硅装置中发现的相比具有更高性能的有源组件，小芯片20可以具有结晶基板观。小芯片20可以具有优选为100 μ m或更小的厚度， 更优选地，20 μ m或更小。这便于在小芯片20上形成粘合剂和平坦化层18，接着可以使用传统的旋涂技术来涂敷粘合剂和平坦化层18。根据本发明的一个实施方式，形成在晶体硅基板上的小芯片20按照几何阵列排列，并且利用粘合剂或平坦化材料粘接至装置基板(例如，10)。利用小芯片20表面上的连接焊盘M将每个小芯片20连接至信号线、电源总线以及行或列电极(16，12)以驱动像素30。小芯片20可以控制至少四个像素30。由于小芯片20形成在半导体基板中，所以可以使用现代光刻工具形成小芯片电路。利用这样的工具，很容易得到0.5微米或更小的特征尺寸。例如，现代半导体生产线可以实现90nm或45nm的线宽，并且可以用来制造本发明的小芯片。但是，一旦组装到显示器基板10上，小芯片20还需要用于与设置在小芯片上方的布线层实现电连接的连接焊盘M。 连接焊盘M必须基于在显示器基板10上使用的光刻工具的特征尺寸(例如5μπι)和小芯片20对于布线层的对准(例如，+/-5ym)而确定尺寸。因此，连接焊盘M例如可以是 15 μ m宽，焊盘之间的间距为5 μ m。这意味着焊盘通常将显著大于小芯片20中形成的晶体管电路。焊盘通常形成在晶体管上方的小芯片上的金属化层中。期望使小芯片的表面积制造得尽可能小，以实现低制造成本。因此，连接焊盘的尺寸和数量而不是晶体管的尺寸和数量将总体上限制小芯片的尺寸。通过使用具有独立基板(例如，包括晶体硅)、并且独立基板具有比直接形成在基板(例如，非晶硅或多晶硅)上的电路的性能高的电路的小芯片，提供了更高性能的装置。 由于晶体硅不仅具有更高性能，而且具有小得多的有源元件(例如晶体管)，所以大大减小了电路尺寸，使得小芯片的尺寸由连接焊盘的数量和间距决定，连接焊盘对于控制装置并向装置提供电力来说是必要的。也可以使用微机电(MEMS)结构形成有用的小芯片，例如， 如YooruLee、Yang禾口 Jang在“A novel use of MEMs switches in driving AMOLED"(Digest of Technical Papers of the Society for Information Display，2008，3. 4，第 13 页) 中所描述的。装置基板10可以包括玻璃和由形成在利用现有技术中已知的光刻技术构图的平坦化层(例如，树脂)上的由蒸镀或溅射金属(例如铝或银)制成的布线层。可以使用集成电路产业中完善的常规技术来形成小芯片20。本发明可以在具有多像素架构的装置中采用。具体地，本发明可以利用有机或者无机的LED装置实现，并且在信息显示装置中特别有用。优选实施方式中，本发明在在由小分子或者聚合物OLED(如授予Tang等人的美国专利No. 4，769，292和授予VanSlyke等人的美国专利No. 5，061，569中公开的，但不限于此)构成的平板OLED装置中采用。可以采用无机装置，该无机装置例如采用形成在多晶半导体基体中的量子点(例如，如在Kahen的美国公开No. 2007/0057263中所教导的)并采用有机电荷控制层或无机电荷控制层，或者可以采用混合的有机/无机装置。有机发光显示器或无机发光显示器的许多组合和变型可以用来制造这种装置，包括具有顶部发射体构造或底部发射体构造的有源矩阵显示器。部件列表Dl长方向D2短方向10 基板12列电极12AU2B 列电极组
13对角线14发光层15发光二极管16行电极16AU6B 行电极组18平坦化层20小芯片20A、20B、20C、20D 小芯片2IA显示连接部分2IB控制电路连接部分22 电路23连接焊盘节距24连接焊盘24A列连接焊盘24B行连接焊盘25总线连接焊盘25A、25B 连接焊盘行26存储元件28小芯片基板3O 像素32 二维像素阵列32A、32B、32C、32D、32E、32F、32G、32H 像素子集40控制器42 总线44内部小芯片连接50导通孔52 线路
权利要求
1.一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向在所述基板上以列的形式形成的列电极阵列的第二层，其中所述行电极与所述列电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置处；以及(d)位于所述基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片都专有地控制行电极子集和列电极子集，所述像素藉此受到控制以显示图像。
2.根据权利要求1所述的显示装置，其中，各个小芯片都具有存储元件，所述存储元件用于所述小芯片以行的子集或列的子集的形式连接到的至少各个像素，所述存储元件存储表示各个像素的期望亮度的值，并且所述小芯片使用这样的值来控制连接至所述像素的所述行电极或所述列电极。
3.根据权利要求1所述的显示装置，其中，第一小芯片控制用于第一像素子集的所述列电极，第二小芯片控制用于所述第一像素子集的所述行电极。
4.根据权利要求3所述的显示装置，其中，小芯片控制用于与所述第一子集不同的第二像素子集的所述列电极和用于所述第二像素子集的所述行电极。
5.根据权利要求3所述的显示装置，其中，所述小芯片位于所述基板上的所述像素阵列的对角线上。
6.根据权利要求5所述的显示装置，其中，所述小芯片位于所述像素阵列的多个间隔开的对角线上。
7.根据权利要求1所述的显示装置，该显示装置还包括控制器，所述控制器用于控制通过一条或更多条总线发送至所述小芯片的信号。
8.根据权利要求1所述的显示装置，该显示装置包括电连接至各个小芯片的一个或更多个串行总线连接或并行总线连接。
9.根据权利要求8所述的显示装置，其中，总线提供电源连接或接地电连接，或者总线发送数据信号或控制信号。
10.根据权利要求1所述的显示装置，该显示装置还包括控制总线，并且其中，各个小芯片都具有连接至所述行电极和所述列电极的第一连接焊盘组和连接至所述控制总线的第二连接焊盘组，其中所述第一连接焊盘组和所述第二连接焊盘组在空间上分隔开。
11.根据权利要求10所述的显示装置，其中，各个小芯片都具有连接至所述控制总线的第三连接焊盘组，其中所述第一连接焊盘组、所述第二连接焊盘组和所述第三连接焊盘组在空间上分隔开。
12.根据权利要求10所述的显示装置，其中，各个小芯片还包括连接至所述行电极和所述列电极的第三连接焊盘组，其中所述第一连接焊盘组、所述第二连接焊盘组和所述第三连接焊盘组在空间上分隔开。
13.根据权利要求1所述的显示装置，其中，各个小芯片都具有长方向和短方向，并且其中，所述长方向与所述第一方向或所述第二方向平行。
14.根据权利要求1所述的显示装置，其中，各个小芯片都具有两行连接焊盘，并且其中，一行连接焊盘连接至对应的行电极，一行连接焊盘连接至对应的列电极。
15.根据权利要求1所述的显示装置，该显示装置还包括与所述第一层和所述第二层隔开的第三层以及位于所述第三层中的控制总线。
16.根据权利要求15所述的显示装置，该显示装置包括间隔开的连接焊盘，所述连接焊盘形成在所述小芯片上并且具有节距；以及开口，所述开口被形成以露出所述连接焊盘， 并且其中，所述控制总线具有穿过所述开口延伸到所述连接焊盘的第一部分以及分开的第二部分，所述第二部分的宽度大于所述连接焊盘的所述节距。
17.一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的多个电气独立的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向在所述基板上以列的形式形成的相应多个电气独立的列电极阵列的第二层，其中所述第一电极和所述第二电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置；以及(d)位于所述基板上的用于各个二维像素阵列的多个小芯片，用于各个二维像素阵列的小芯片的数量小于对应的二维像素阵列中的像素的数量，各个阵列小芯片都专有地控制用于对应的二维像素阵列的行电极子集和列电极子集。
全文摘要
一种显示装置，其包括基板；具有沿第一方向在基板上以行的形式形成的行电极阵列的第一层和具有沿与第一方向不同的第二方向在基板上以列的形式形成的列电极阵列的第二层，其中行电极与列电极交叠以形成像素位置；在行电极与列电极之间形成的一个或多个发光材料层，所述一个或多个发光材料层用于形成二维像素阵列，像素位于像素位置处；以及位于基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片专有地控制行电极子集和列电极子集，像素藉此受到控制以显示图像。
文档编号G09G3/32GK102396019SQ201080016992
公开日2012年3月28日 申请日期2010年2月12日 优先权日2009年2月18日
发明者R·S·库克, 约翰·W·哈默 申请人:全球Oled科技有限责任公司
技术领域：
本发明涉及具有基板的显示装置该基板具有用于控制像素阵列的分布式的独立小芯片。
背景技术：
平板显示装置与计算装置一起广泛使用在便携式装置中，并且用于诸如电视机的娱乐装置。这种显示器通常利用分布在基板上的多个像素来显示图像。各个像素均包含若干个不同颜色的发光元件(通称为子像素)，这些发光元件通常发射红光、绿光和蓝光，以表现各图像元素。如在本文中所使用的那样，像素可以是指单个发光元件或一组不同颜色的发光元件。已知多种平板显示器技术，例如，等离子体显示器、液晶显示器和发光二极管 (LED)显示器。包含形成发光元件的发光材料薄膜的发光二极管(LED)在平板显示装置中具有许多优点，并可以用于光学系统。授予Tang等人的美国专利No. 6，384，5292示出了一种包括有机LED发光元件的阵列的有机LED(OLED)彩色显示器。另选地，可以采用无机材料，无机材料可以包括多晶半导体基体中的磷光晶体或量子点。还可以采用其他的有机或无机材料薄膜来控制对发光薄膜材料的电荷注入、电荷传输或电荷阻断，这在本领域中均是已知的。这些材料被布置在电极之间的基板上并且具有封装覆盖层或封装覆盖片。当电流通过发光材料时，像素发光。所发射的光的频率取决于使用的材料的性质。在这种显示器中，光可以透过基板(底部发射体)或透过封装覆盖物(顶部发射体)或透过这二者发出。LED装置可包括被构图的发光层，其中，在图案中采用了不同材料，以在电流流过这些材料时发射不同颜色的光。另选地，如在Cok的美国专利6，987，355中教导的那样，LED 装置可采用单一发光层(例如，白光发射体)和滤色器以形成全彩显示器。而且，例如，如 Cok等人的美国专利6，919，681中教导的那样，已知采用不包括滤色器的白色子像素。该公开和其他公开教授了一种设计，该设计采用未构图的白色发射体与包括红色、绿色和蓝色滤色器和子像素的四色像素和以及不滤波的白色子像素来提高装置的效率(例如，参见授予Miller等人的美国专利7，230，594)。通常已知用于控制平板显示装置中的像素的两种不同方法有源矩阵控制和无源矩阵控制。在无源矩阵装置中，基板不包括任何有源电子元件(例如晶体管)。行电极阵列和另一层中的正交的列电极矩阵形成在基板上；行电极与列电极之间交叠的交叉部形成发光二极管的电极。接着，外部驱动器芯片顺序地向每一行(或列)提供电流，同时正交列 (或行)提供合适的电压，从而照亮该行(或列)中的各发光二极管。因此，无源矩阵设计利用2η个连接以产生η2个单独可控的发光元件。但是，由于行(或列)驱动的顺序特性而产生闪烁，所以无源矩阵驱动装置在装置中可以包括的行(或列)的数量存在着限制。如果包括太多行，则闪烁能变得可察觉。此外，随着PM显示器的面积增加，驱动显示器中的整行(或列)所需要的电流可能会成为问题，并且PM驱动中非成像预充电和放电步骤所需要的能量变得非常显著。这两个问题限制了无源矩阵显示器的物理尺寸。
在有源矩阵装置中，有源控制元件由半导体材料薄膜(例如，分布在平板基板上的非晶硅或多晶硅)制成。通常而言，各子像素均由一个控制元件控制，并且各控制元件均包括至少一个晶体管。例如，在简单的有源矩阵有机发光(OLED)显示器中，各控制元件均包括两个晶体管(选择晶体管和驱动晶体管)以及一个用于存储规定子像素亮度的电荷的电容器。各发光元件通常利用独立的控制电极和公共电极。对发光元件的控制通常通过数据信号线、选择信号线、电源连接和接地连接来完成。有源矩阵部件不一定限于显示器，而是可以分布在基板上并且在需要空间分布式控制的其它应用中使用。可以在有源矩阵装置中使用与无源矩阵装置相同数量的外部控制线(除了电源和接地以外)。但是，在有源矩阵装置中，各发光元件均具有来自控制电路的单独驱动连接，并且即使在没有被选择用于数据存放的情况下也是有源的，因此消除了闪烁。—种形成有源矩阵控制元件的常见的现有技术方法通常在玻璃基板上淀积诸如硅的半导体材料薄膜，接着通过光刻工艺将半导体材料形成为晶体管和电容器。薄膜硅可以是非晶的或多晶的。与以晶体硅晶片制成的传统晶体管相比，由非晶硅或多晶硅制成的薄膜晶体管(TFT)相对较大并且性能较低。此外，这种薄膜器件通常在整个玻璃基板上局部地或大面积地出现不均勻，这种不均勻导致利用这种材料的显示器的电性能和视觉表现不均勻。利用另选的控制技术，Matsumura等人的美国专利申请公开No. 2006/0055864中描述了用于驱动LCD显示器的晶体硅基板。该申请描述了一种用于选择性地将从第一个半导体基板制成的像素控制装置转移并固定到第二个平坦的显示基板上的方法。示出了像素控制装置内的布线互连以及从总线和控制电极到像素控制器件的连接。由于传统的无源矩阵显示器设计在尺寸和发光元件数量上受到限制，而使用TFT 的有源矩阵设计具有较低的电性能，所以存在针对克服这些问题的利用LED的显示装置的改善的控制方法的需求。
发明内容
根据本发明，提供了一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向以列的形式形成的列电极阵列的第二层，其中所述行电极与所述列电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置处；以及(d)位于所述基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片都专有地控制行电极子集和列电极子集，藉此控制所述像素以显示图像。本发明具有如下优点通过提供具有小芯片驱动器的显示装置，该小芯片驱动器具有行电极连接与列电极连接，减小了连接焊盘的数量小芯片的尺寸与数量。在本发明的实施方式中，多个阵列提供了降低的闪烁和电源要求。本发明的其他优点在于通过在显示器基板上提供大空间用于布线，可以在更低成本和更高电性能的前提下采用更大的线路。 另一优点还在于单晶硅小芯片具有高迁移率和均勻性。
图IA是沿图2中的直线1A-1A截取的根据本发明实施方式的具有到发光二极管的底部电极的两个连接的小芯片的横截面图；图IB是沿图2中的直线1B-1B截取的根据本发明实施方式的具有到发光二极管的顶部电极的两个连接的小芯片的横截面图；图2是根据本发明实施方式的具有连接焊盘的对角线定向的小芯片的平面示意图；图3A和图;3B是根据本发明实施方式的具有行电极与列电极以及对角线定向的小芯片的显示装置的示意图；图4是根据本发明实施方式的具有行电极与列电极以及三个对角线定向的小芯片的显示装置的示意图；图5是根据本发明实施方式的具有被划分为互斥子阵列的像素阵列和两个对角线定向的小芯片的显示装置的示意图；图6是根据本发明实施方式的具有另选分布的像素阵列和三个对角线定向的小芯片的显示装置的示意图；图7是根据本发明另一实施方式的具有通过导通孔连接至小芯片连接焊盘的行电极和列电极的显示装置的示意图；图8是根据本发明另一实施方式的具有多个小芯片和被规定路线以避开小芯片装置的总线的显示装置的示意图；图9是根据本发明另一实施方式的具有多个由总线连接的多个小芯片的显示装置的示意图；图IOA是根据本发明另一实施方式的具有不同连接焊盘的小芯片的横截面图；图IOB是在本发明实施方式中的图IOA的顶部视图；图11是根据本发明实施方式的多个二维像素阵列的示意图；图12A是根据本发明实施方式的多个小芯片和以蛇形方式设置在基板上的总线的示意图；图12B是具有有助于理解图12A的图示的具有连接的小芯片的顶部视图；图13是根据本发明实施方式的多个小芯片和以蛇形方式设置在基板上的总线的更大尺寸的图示。由于附图中的各个层和元件具有显著不同的尺寸，因此附图并不按比例绘制。
具体实施例方式参照图3A，在一个实施方式中，本发明包含显示装置，该显示装置包括基板10、具有沿第一方向在基板10上以行的形式形成的行电极16的阵列的第一层以及具有沿不同于第一方向的第二方向在基板10上以列的形式形成的列电极12的阵列的第二层，并且其中第一电极和第二电极交叠以形成像素位置30。参照图1A，在行电极16与列电极12之间形成有一个或更多个发光材料层14。发光二极管15就是像素30，像素30在像素位置中形成二维像素阵列32并在电流从行电极16与列电极12流经发光材料层14时发光。多个小芯片20位于基板10上，并且小芯片20的数量小于像素30的数量。每个小芯片20专门地对行电极16的子集和列电极12的子集进行控制以便控制像素来显示图像。每个小芯片都具有独立并与显示装置基板10分立的基板观。在本公开中，像素、子像素和发光元件全部指代发光二极管15。每个小芯片20都可以包括用于控制小芯片20通过连接焊盘M连接到的像素30 的电路22。电路22可以包括存储元件沈，存储元件沈存储表示小芯片20按行或列的子集连接到的各个像素30的期望亮度的值，小芯片20利用这样的值来控制连接至像素30的行电极16或列电极12以激活像素30发光。例如，如果小芯片20连接至8行和8列的子集，则可以使用8个存储元件沈来存储8行或列的亮度信息。每当新的行或列被激活，可以将新的亮度信息的子集提供至小芯片20。在本发明的一个实施方式中，针对行或列的各个子集，可以采用两个存储元件26，使得可以在一个存储元件沈中存储亮度信息而另外一个存储元件26则用来显示亮度信息。在本发明又一个实施方式中，针对小芯片20所连接到的各个发光元件30，可以采用一个或两个存储元件26。平坦化层18可以用来形成平滑表面，行电极16和列电极12以及发光层14可以形成在该平滑表面上。如图IA所示，小芯片20的连接焊盘M可以连接至发光二极管15的底部电极，连接焊盘M在这里显示为底部电极12并在图2中用剖面线1A-1A’标示。另选地，如图IB所示，小芯片20的连接焊盘M可以连接至发光二极管15的顶部电极，该连接焊盘M在这里显示为底部电极16并在图2中用剖面线1B-1B’标示。通过这种方式，小芯片20的连接焊盘可以连接至行电极16或列电极12。在图2中，小芯片20的连接焊盘M 被区分为连接至列电极16的列连接焊盘24A和连接至行电极16的行连接焊盘MB。因此， 在本发明的一个实施方式中，小芯片20具有两行(图IOB中的25A和25B)连接焊盘M，一行连接焊盘24A连接至对应的行电极16，而另一行连接焊盘24B连接至对应的列电极12。 但是，如图3所示，通过在列连接焊盘24A与行电极16之间提供足够空间并在行连接焊盘 24B与列电极12之间提供足够空间，行电极焊盘24A和列电极焊盘24B布置在基板10上以避免行电极16和列电极12之间的电短路。图3A是为例示目的而绘制的简化图。在图;3B 中所示的示例性实施方式中，可以使用行电极16来覆盖列连接焊盘24A(未示出)以增大限定像素30的交叠区域，从而提高显示装置的孔径比和显示器的使用寿命。根据构造本发明的显示装置所采用的制造工艺的公差，可以增大列电极12的尺寸，只要列电极12与行连接焊盘24A之间以及行电极16与行连接焊盘24B之间不存在电短路即可。参照图4，本发明的显示装置的实施方式可以包含分布在由行电极16和列电极12 交叉形成的二维像素阵列32上的多个小芯片(20A、20B、20C)。(应当注意的是，小芯片位于电极的后面以使得电极可以如图IA和IB所示连接至连接焊盘，但是为了例示的清楚起见，在图4、图6和图11中将小芯片显示在电极的前面。)每个小芯片20连接至行电极16 和列电极12的互斥的子集。如图4所示，小芯片20A连接至二维像素阵列32中位于顶部的6个行电极16和最左端的6个列电极12。小芯片20B连接至二维像素阵列32中位于中间的6个行电极16和中间的6个列电极12。小芯片20C连接至像素阵列32中位于底部的 6个行电极16和最右端的6个列电极12。因此，像素阵列32具有受三个小芯片20控制的 18乘18个(3 个)元件，每个小芯片20具有12个连接焊盘。仔细检查图4可以发现，每个小芯片20控制分立的行电极16的组或列电极12的组。
图5是仅具有两个小芯片20A和20B的更加详细的例示。小芯片20A连接至行电极16A和列电极12A。小芯片20B连接至行电极16B和列电极12B。因此，小芯片20A控制第一像素子集32A，并且小芯片20B控制第一像素子集32D。针对像素阵列32中的像素30 的第二像素子集32C，小芯片20A仅控制列电极12A，并且针对像素阵列32中的像素30的第三像素子集32B，小芯片20A仅控制行电极16A。类似地，针对像素阵列32中的像素30的第二像素子集32B，小芯片20B仅控制列电极12B，并且针对像素阵列32中的像素30的第三像素子集32C，小芯片20A仅控制行电极16B。像素子集32A、32B、32C、32D是互斥的。因此，由于小芯片20A控制了对于控制像素子集32A中的像素30而言是必需的行电极16A和列电极12A 二者，因此小芯片20A具有对像素子集32A中的像素30的完全控制。类似地， 由于小芯片20B控制了对于控制像素子集32D中的像素30而言必需的行电极16B和列电极12B 二者，因此小芯片20B具有对像素子集32D中的像素30的完全控制。因此，行电极 16A和16B是电气独立的，并且列电极12A和12B是电气独立的。但是，小芯片20A和小芯片20B共同对像素子集32B和32C中的像素进行控制。这一控制由小芯片20中的电路22 提供。由于像素子集32A和32D被完全控制，所以他们被称为直接驱动的像素阵列，而像素子集32B和32C被称为间接驱动的像素阵列。与现有技术相比，本发明提供了降低的成本。例如，如果使用传统的有源矩阵背板来驱动图4中的3M个像素30，则需要性能相对较低并且昂贵的薄膜半导体背板。相反，本发明使用少数高性能、低廉的小芯片来驱动像素30。 在本发明的各种实施方式中，可以使用许多种小芯片布置。如图3A、图;3B、图4和图5所示，小芯片20位于像素阵列的对角线13上。邻近的小芯片20控制邻近的第二列电极子集，并且邻近的小芯片控制邻近的第三行电极子集。如这里所指的，对角线是相对于行电极或列电极或两者倾斜或偏斜的直线。但是，不一定将小芯片20布置在单个对角线上。 参照图6并与图4相比，小芯片20位于多条间隔开的对角线上。小芯片20A控制最高处的 6个行电极16和最左端6个列电极12 (如图4所示)。而小芯片20B控制最右端的6个列电极和中央的6个行电极。小芯片20C控制中央的6个列电极以及底部的6个行电极。因为这种另选布置将小芯片20分开并为它们提供更大空间，因此是很有用的。尤其是，如果小芯片中的电路占用了小芯片中的很大的空间以致小芯片20在小芯片20的一端具有显示连接部分21A并在小芯片20的另一端具有控制电路连接部分21B，则将小芯片更远地隔开的小芯片20布置是很有用的。在另选设计(参见图12A、图12B和图13)中，显示连接部分 21A可以位于小芯片20的每一端，并且控制电路连接部分21B可以位于小芯片20的中央。在本发明的另一个实施方式中，小芯片没有布置在像素阵列32的对角线上。虽然对角线布置对于使互连长度减到最小来说是很有用的，但是对角线布置需要关于连接焊盘 24以及行电极16和列电极12的仔细对准。另外，例如，如图3A、图3B、图4、图5和图6中所示，将行电极16和列电极12隔开可能会使得小芯片20大于所需要的尺寸。参照图7，在本发明的另一个实施方式中，小芯片20可以在任意方向上与像素阵列32和基板10对准， 包括将小芯片20的边与行电极16或列电极12对准。小芯片可以具有长方向Dl和短方向 D2，并且长方向Dl可以分别与行电极或列电极的第一方向或第二方向(图10B)平行。实际上，不同的小芯片20可能对准方式也不同。如图7所示，小芯片20的长方向与行电极16对准。连接焊盘M通过线路连接至列电极12和行电极16。可以采用导通孔
850以从一个布线层连接至另一个布线层并形成在例如行电极16之间的导通孔50以避免产生与列电极12的电短路。由于可能需要相当大的线路52以将连接焊盘M电连接至行电极16和列电极12，因此优选顶部发射结构，在顶部发射结构中，顶部电极(例如，图IA与图 IB中的16)是透明的并且底部电极(例如，图IA与图IB中的12)可以是反射的。基板10 也可以是不透明的。参照图8，在本发明的另外一个实施方式中，小芯片20可以经由总线42连接至外部控制器40。总线42可以是串行总线、并行总线或点对点总线，并且可以是数字总线或模拟总线。如图9所示，串行总线是数据在电气隔离的电连接上从一个小芯片转发到下一个小芯片的总线。如图8所示，并行总线是数据同时广播到电气共用的电连接上的所有小芯片的总线。总线42连接至小芯片以提供诸如电源、接地、数据或选择信号的信号。可以采用超过一条总线42。小芯片20可以在小芯片20的一端具有像素连接部分21A并在另一端具有与总线42相连接的电路部分21B。参照图IOA和图10B，每个小芯片都可以具有与行电极或列电极相连接的第一连接焊盘组M和与控制总线相连接的第二连接焊盘组25，其中第一连接焊盘组和第二连接焊盘组在空间上分隔开。如图IOA和图IOB所示，每个小芯片还可以具有小芯片的中央处的第三连接焊盘组25，该第三连接焊盘组25与控制总线相连接；第一连接焊盘组、第二连接焊盘组和第三连接焊盘组在空间上分隔开。另选地，可以不采用分立的小芯片部分。参照图10A、图10B，还可以在小芯片20 中提供用于连接至总线42的其他连接焊盘25，并可以将其设置在小芯片20的电路部分或者设置在小芯片20的长方向Dl的任一端或设置小芯片20的中央。可以使用内部小芯片连接44以使总线连接从小芯片20的一端至另一端。再次参照图8，例示了与图5所示相对应的小芯片布置。这种布置具有在装置基板 10上提供不被小芯片10占用并可以接着被用来使总线42通过的区域的优点。例如，如图 8所示，像素子集32A、32D、32E和32H形成像素连接区域，这些区域分别至少部分地被小芯片20A、20B、20C和20D占用。相比而言，总线连接区域32B、32C、32F和32G形成总线连接区域，这些区域可以用来使总线42线路通过。因此，在本发明的一些实施方式中，总线可以具有蛇形路径。图8例示了总线42并行地共同连接至小芯片20A、20B、20C和20D的实施方式。在图9所示的另选实施方式中，串行总线42连接可以穿过小芯片20A、20B、20C和20D。参照图11，在本发明的另一个实施方式中，像素的多个二维像素阵列32可以位于公共基板10上，每个二维像素阵列32都具有单独的行电极16、列电极12和小芯片20的集合。因此，上面所描述的结构可以复制在更大的基板10上。每个二维像素阵列结构都可以独立工作以减少电极阻抗、预充电和放电功耗以及闪烁。该结构可以连接至公共总线42 系统。因此，在本发明的一个实施方式中，显示装置可以包括基板；具有沿第一方向在基板10上以行的形式形成的多个行电极阵列的第一层和具有沿不同于第一方向的第二方向在基板10上以列的形式形成的相应多个列电极阵列的第二层，第一电极和第二电极交叠以形成像素位置；在行电极与列电极之间形成的一个或多个发光材料层，一个或多个发光材料层用于形成二维像素阵列，像素位于像素位置中；以及位于基板上的用于各个阵列的多个小芯片，各个阵列中的小芯片的数量小于相对应的阵列中的像素的数量，并且各个阵列小芯片专门地控制相应阵列的行电极子集和列电极子集。
图12A例示了一实施方式，其中小芯片20位于间接驱动的像素阵列中，小芯片20 的控制电路连接部分21B位于总线布线正下方。小芯片20具有两个显示连接部分21A，在小芯片20的每一端都有一个。每个显示连接部分21A都被线路连接至在相邻直接驱动的像素阵列中的垂直电极和水平电极。图12A中以阴影显示的直接驱动的像素块在显示器上形成棋盘图案，并且线路总线由于跨着位于间接驱动像素阵列中的小芯片20的控制电路连接部分21B形成而形成了蛇形图案。图12B详细地例示了小芯片20的显示连接部分21A到垂直电极和水平电极的线路连接。图12B例示了直接驱动的像素阵列中的6个水平电极和6个垂直电极的简单情况。 关于到垂直电极的线路的连接采用具有阴影的正方形来显示，而关于到水平电极的线路的连接采用空白的正方形来显示。相似的设计对于任意数量个水平电极和垂直电极都是有效的。图12A和图12B表明可以对电极连接线路构图，为控制和电源总线线路42留下较宽的区域，因此可以在同一金属层中构成两种类型的线路，从而和需要2个或更多个布线层地设计相比可以减少显示器的生产成本。因此，控制总线可以位于与用于行电极和列电
极的第一层和第二层隔开的第三层中。这些设计的附加优点在于，由于存在适用于布线的充足区域，故而可以采用低成本方法使线路形成图案。例如，针对印刷电路板制造而研发的系统使用低成本的光掩模和能够制作25 μ m线路和25 μ m空间的接近式曝光工具。相比TFT光掩模和TFT步进式曝光工具，这些具有低得多的成本。这导致在本版制造工艺中需要更少的资本支出、更少的操作支出和缩短的TAC时间。参照图10B，连接焊盘具有在小芯片上将连接焊盘隔开的中心到中心间距23。导通孔(图1B)形成露出连接焊盘的开口，控制总线可以在穿过开口而延伸到连接焊盘的第一部分中连接至露出的连接焊盘。控制总线可以具有分立的第二部分，该第二部分的宽度大于连接焊盘的节距，从而使得总线线路能够具有更宽的宽度和改善的导电性。在一些情况下，小芯片的物理长度可能受到诸如小芯片转移系统的限制或由于可能形成在小芯片内部的电导体的数量的约束。在这样的情况下，可以将小芯片的显示连接部分的长度缩短为一半并增加第二蛇形线路。这显示在图13中。在这个实施方式中，增大了间接控制的区域(显示为非阴影区域)，为控制和电源总线布线提供了更多的空间，使得能够利用甚至更不精确并更低成本的方法来处理。参照图11，在操作中，控制器40根据显示装置的需求接收并处理信息信号，并通过一条或更多条总线42将处理后的信号发送到该装置中的各个小芯片20。处理后的信号包括与小芯片20相对应的各发光像素30的亮度信息。亮度信息可以存储在与各发光像素 30相对应的存储元件沈中。小芯片接着依次将与其相连的行电极和列电极激活。当像素的行电极和列电极都被激活时，电流可以流经由该行电极和列电极限定的像素以发光。典型地，通过一次激活所有列电极和一个行电极，同时激活了像素组内的整行或整列的电极。 控制列电极以提供期望该行中的各个像素具有的单独亮度。接着，选择第二行并重复该过程直至激活了所有行并且所有像素都发光为止。该过程可以接着重复。应注意的是，某些像素由一个小芯片控制，而某些像素由两个小芯片共同控制。注意，对于“行”和“列”的指定是任意的，并且行电极和列电极的功能可以颠倒。
虽然顺序激活显示装置中的单独行(或列)可以引起闪烁，但是采用多个、独立控制的像素组32减少了各个单独控制的像素组32中的行或列的数量。由于像素组32被同时激活，所以可以极大地减少闪烁。此外，由于组行电极16与组列电极12仅在像素组32 内连接，因此组行电极16与组列电极12很短，减小了电极电容和电阻以及对小芯片20中的大功率驱动电路的需求，并且还减小了显示器的功耗。因此，增加了各个像素行(或列) 发光的时间部分，减少了闪烁，并且按照期望的亮度减小了电流密度。总线42可以提供包括定时(例如时钟)信号、数据信号、选择信号、电源连接或接地连接的多种信号。信号可以是模拟的或数字的，例如数字地址或数据值。模拟数据值可以作为电荷被提供。存储元件26可以是数字的(例如，包括触发器)或模拟的(例如，包括用于存储电荷的电容器)。在本发明的各种实施方式中，分布在基板10上的行驱动器小芯片或列驱动器小芯片20可以是相同的。但是，每个小芯片20可以关联有唯一的标识值(即，ID)。可以在将小芯片20设置在基板10上之前或者优选地在设置之后分配ID，ID可以反映小芯片20 在基板10上的相对位置，也就是说，ID可以是地址。例如，ID可以通过从一行或一列中的一个小芯片20向下一个小芯片传递计数信号来分配。可以使用单独的行或列ID值。控制器40可以作为小芯片来实现并固定在基板10上。控制器40可以位于基板 10外周，或者可以在基板10的外部并包含传统的集成电路。根据本发明的各种实施方式，小芯片20可以以多种方式构造，例如，沿着小芯片 20的长方向具有一行或两行连接焊盘对。互连总线42和线路52可以由各种材料形成，并使用各种方法淀积在装置基板上。例如，互连总线42和线路52可以是金属；蒸镀的或溅射的，例如铝或铝合金。另选地，互连总线42和线路52可以由固化导电油墨或金属氧化物制成。在一种成本优势实施方式中，互连总线42和线路52形成在单层中。对于使用大装置基板(例如玻璃、塑料或金属薄片)并且多个芯20片以规则布置设置在装置基板10上的多像素装置的实施方式而言，本发明特别有用。每个小芯片20都可以根据小芯片20中的电路并且响应于控制信号来控制形成在装置基板10上的多个像素 30。单个像素组或多个像素组可以设置在平铺的元件上并可以组装以形成整个显示器。根据本发明，小芯片20在基板10上提供分布式像素控制元件。相比于装置基板 10，小芯片20是相对较小的集成电路，并且小芯片20包括电路22，电路22包括形成在独立基板观上的线路、连接焊盘、诸如电阻器或电容器的无源组件、或者诸如晶体管或二极管的有源组件。小芯片20与显示器基板10分开制造，接着应用于显示器基板10。优选地，利用用于制造半导体器件的已知工艺使用硅或绝缘体上硅(SOI)晶片来制造小芯片20。然后，每个小芯片20在附接到装置基板20之前被分离。因此，每个小芯片20的结晶基底可以被视为与装置基板10相分离的基板观，并且在基板观上布置有小芯片电路22。因此多个小芯片20具有与装置基板10相分离并且彼此分离的相应的多个基板观。特别地，独立基板观与其上形成有像素30的基板10分离，并且独立小芯片基板观的合计面积比装置基板10小。为了提供与例如在薄膜非晶硅或多晶硅装置中发现的相比具有更高性能的有源组件，小芯片20可以具有结晶基板观。小芯片20可以具有优选为100 μ m或更小的厚度， 更优选地，20 μ m或更小。这便于在小芯片20上形成粘合剂和平坦化层18，接着可以使用传统的旋涂技术来涂敷粘合剂和平坦化层18。根据本发明的一个实施方式，形成在晶体硅基板上的小芯片20按照几何阵列排列，并且利用粘合剂或平坦化材料粘接至装置基板(例如，10)。利用小芯片20表面上的连接焊盘M将每个小芯片20连接至信号线、电源总线以及行或列电极(16，12)以驱动像素30。小芯片20可以控制至少四个像素30。由于小芯片20形成在半导体基板中，所以可以使用现代光刻工具形成小芯片电路。利用这样的工具，很容易得到0.5微米或更小的特征尺寸。例如，现代半导体生产线可以实现90nm或45nm的线宽，并且可以用来制造本发明的小芯片。但是，一旦组装到显示器基板10上，小芯片20还需要用于与设置在小芯片上方的布线层实现电连接的连接焊盘M。 连接焊盘M必须基于在显示器基板10上使用的光刻工具的特征尺寸(例如5μπι)和小芯片20对于布线层的对准(例如，+/-5ym)而确定尺寸。因此，连接焊盘M例如可以是 15 μ m宽，焊盘之间的间距为5 μ m。这意味着焊盘通常将显著大于小芯片20中形成的晶体管电路。焊盘通常形成在晶体管上方的小芯片上的金属化层中。期望使小芯片的表面积制造得尽可能小，以实现低制造成本。因此，连接焊盘的尺寸和数量而不是晶体管的尺寸和数量将总体上限制小芯片的尺寸。通过使用具有独立基板(例如，包括晶体硅)、并且独立基板具有比直接形成在基板(例如，非晶硅或多晶硅)上的电路的性能高的电路的小芯片，提供了更高性能的装置。 由于晶体硅不仅具有更高性能，而且具有小得多的有源元件(例如晶体管)，所以大大减小了电路尺寸，使得小芯片的尺寸由连接焊盘的数量和间距决定，连接焊盘对于控制装置并向装置提供电力来说是必要的。也可以使用微机电(MEMS)结构形成有用的小芯片，例如， 如YooruLee、Yang禾口 Jang在“A novel use of MEMs switches in driving AMOLED"(Digest of Technical Papers of the Society for Information Display，2008，3. 4，第 13 页) 中所描述的。装置基板10可以包括玻璃和由形成在利用现有技术中已知的光刻技术构图的平坦化层(例如，树脂)上的由蒸镀或溅射金属(例如铝或银)制成的布线层。可以使用集成电路产业中完善的常规技术来形成小芯片20。本发明可以在具有多像素架构的装置中采用。具体地，本发明可以利用有机或者无机的LED装置实现，并且在信息显示装置中特别有用。优选实施方式中，本发明在在由小分子或者聚合物OLED(如授予Tang等人的美国专利No. 4，769，292和授予VanSlyke等人的美国专利No. 5，061，569中公开的，但不限于此)构成的平板OLED装置中采用。可以采用无机装置，该无机装置例如采用形成在多晶半导体基体中的量子点(例如，如在Kahen的美国公开No. 2007/0057263中所教导的)并采用有机电荷控制层或无机电荷控制层，或者可以采用混合的有机/无机装置。有机发光显示器或无机发光显示器的许多组合和变型可以用来制造这种装置，包括具有顶部发射体构造或底部发射体构造的有源矩阵显示器。部件列表Dl长方向D2短方向10 基板12列电极12AU2B 列电极组
13对角线14发光层15发光二极管16行电极16AU6B 行电极组18平坦化层20小芯片20A、20B、20C、20D 小芯片2IA显示连接部分2IB控制电路连接部分22 电路23连接焊盘节距24连接焊盘24A列连接焊盘24B行连接焊盘25总线连接焊盘25A、25B 连接焊盘行26存储元件28小芯片基板3O 像素32 二维像素阵列32A、32B、32C、32D、32E、32F、32G、32H 像素子集40控制器42 总线44内部小芯片连接50导通孔52 线路
权利要求
1.一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向在所述基板上以列的形式形成的列电极阵列的第二层，其中所述行电极与所述列电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置处；以及(d)位于所述基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片都专有地控制行电极子集和列电极子集，所述像素藉此受到控制以显示图像。
2.根据权利要求1所述的显示装置，其中，各个小芯片都具有存储元件，所述存储元件用于所述小芯片以行的子集或列的子集的形式连接到的至少各个像素，所述存储元件存储表示各个像素的期望亮度的值，并且所述小芯片使用这样的值来控制连接至所述像素的所述行电极或所述列电极。
3.根据权利要求1所述的显示装置，其中，第一小芯片控制用于第一像素子集的所述列电极，第二小芯片控制用于所述第一像素子集的所述行电极。
4.根据权利要求3所述的显示装置，其中，小芯片控制用于与所述第一子集不同的第二像素子集的所述列电极和用于所述第二像素子集的所述行电极。
5.根据权利要求3所述的显示装置，其中，所述小芯片位于所述基板上的所述像素阵列的对角线上。
6.根据权利要求5所述的显示装置，其中，所述小芯片位于所述像素阵列的多个间隔开的对角线上。
7.根据权利要求1所述的显示装置，该显示装置还包括控制器，所述控制器用于控制通过一条或更多条总线发送至所述小芯片的信号。
8.根据权利要求1所述的显示装置，该显示装置包括电连接至各个小芯片的一个或更多个串行总线连接或并行总线连接。
9.根据权利要求8所述的显示装置，其中，总线提供电源连接或接地电连接，或者总线发送数据信号或控制信号。
10.根据权利要求1所述的显示装置，该显示装置还包括控制总线，并且其中，各个小芯片都具有连接至所述行电极和所述列电极的第一连接焊盘组和连接至所述控制总线的第二连接焊盘组，其中所述第一连接焊盘组和所述第二连接焊盘组在空间上分隔开。
11.根据权利要求10所述的显示装置，其中，各个小芯片都具有连接至所述控制总线的第三连接焊盘组，其中所述第一连接焊盘组、所述第二连接焊盘组和所述第三连接焊盘组在空间上分隔开。
12.根据权利要求10所述的显示装置，其中，各个小芯片还包括连接至所述行电极和所述列电极的第三连接焊盘组，其中所述第一连接焊盘组、所述第二连接焊盘组和所述第三连接焊盘组在空间上分隔开。
13.根据权利要求1所述的显示装置，其中，各个小芯片都具有长方向和短方向，并且其中，所述长方向与所述第一方向或所述第二方向平行。
14.根据权利要求1所述的显示装置，其中，各个小芯片都具有两行连接焊盘，并且其中，一行连接焊盘连接至对应的行电极，一行连接焊盘连接至对应的列电极。
15.根据权利要求1所述的显示装置，该显示装置还包括与所述第一层和所述第二层隔开的第三层以及位于所述第三层中的控制总线。
16.根据权利要求15所述的显示装置，该显示装置包括间隔开的连接焊盘，所述连接焊盘形成在所述小芯片上并且具有节距；以及开口，所述开口被形成以露出所述连接焊盘， 并且其中，所述控制总线具有穿过所述开口延伸到所述连接焊盘的第一部分以及分开的第二部分，所述第二部分的宽度大于所述连接焊盘的所述节距。
17.一种显示装置，该显示装置包括(a)基板；(b)具有沿第一方向在所述基板上以行的形式形成的多个电气独立的行电极阵列的第一层和具有沿与所述第一方向不同的第二方向在所述基板上以列的形式形成的相应多个电气独立的列电极阵列的第二层，其中所述第一电极和所述第二电极交叠以形成像素位置；(c)在所述行电极与所述列电极之间形成的一个或更多个发光材料层，所述一个或更多个发光材料层用于形成二维像素阵列，所述像素位于所述像素位置；以及(d)位于所述基板上的用于各个二维像素阵列的多个小芯片，用于各个二维像素阵列的小芯片的数量小于对应的二维像素阵列中的像素的数量，各个阵列小芯片都专有地控制用于对应的二维像素阵列的行电极子集和列电极子集。
全文摘要
一种显示装置，其包括基板；具有沿第一方向在基板上以行的形式形成的行电极阵列的第一层和具有沿与第一方向不同的第二方向在基板上以列的形式形成的列电极阵列的第二层，其中行电极与列电极交叠以形成像素位置；在行电极与列电极之间形成的一个或多个发光材料层，所述一个或多个发光材料层用于形成二维像素阵列，像素位于像素位置处；以及位于基板上的多个小芯片，小芯片的数量小于像素的数量，各个小芯片专有地控制行电极子集和列电极子集，像素藉此受到控制以显示图像。
文档编号G09G3/32GK102396019SQ201080016992
公开日2012年3月28日 申请日期2010年2月12日 优先权日2009年2月18日
发明者R·S·库克, 约翰·W·哈默 申请人:全球Oled科技有限责任公司
最新回复(0)