显示设备和电子设备的制作方法
专利名称：显示设备和电子设备的制作方法
技术领域：
本发明的实施例涉及通过有源矩阵模式驱动的显示设备和包括该显示设备的电子设备。
背景技术：
通过有源矩阵模式驱动的显示设备包括用作像素中的开关的元件(诸如晶体管)、当开关导通时电连接到像素并将图像信号输出到像素的驱动电路(源极驱动器)、以及控制开关的开关切换的驱动电路(栅极驱动器)。此外，晶体管不仅用作像素中的开关，而且可构成栅极驱动器。因此，开发了一种包括像素中的开关和栅极驱动器的显示设备，开关和栅极驱动器使用晶体管来形成，这些晶体管使用设置在绝缘衬底上的非单晶半导体来形成。以上栅极驱动器被设置成接近显示设备的像素部。然而，设置成接近像素部一侧的栅极驱动器导致显示部分离一侧比另一侧近。由此，开发了一种具有置于像素部的左右两侧中的多个栅极驱动器的显示设备，这些栅极驱动器通过划分一个栅极驱动器来形成 (例如，参见专利文献1)。
图10示出专利文献1所公开的显示设备的结构。在图10所示的显示设备中，第一栅极驱动器1002A和第二栅极驱动器1002B被设置成彼此相对，其中像素部1001夹在中间。第一栅极驱动器1002A的输出端子电连接到奇数栅极线。第一栅极驱动器1002B的输出端子电连接到偶数栅极线。即，第一栅极驱动器1002A控制源极驱动器和置于像素部 1001的奇数线中的像素之间的电连接，而第二栅极驱动器1002B控制源极驱动器和置于像素部1001的偶数线中的像素之间的电连接。此外，第一栅极驱动器1002A和第二栅极驱动器1002B各自包括多个移位寄存器。 第一移位寄存器(SRC1)的输出端子经由第一栅极线IOOS1电连接到第二移位寄存器(SRC2) 的输入端子之一。第二移位寄存器(SRC2)的输出端子经由第二栅极线100 电连接到第三移位寄存器(SRC3)的输入端子之一。以类似方式，第k个移位寄存器(SRCk)的输出端子经由第k条栅极线100 电连接到第k+Ι个移位寄存器(SRCk+1)的输入端子之一。即，源极驱动器和设置在一条线中的像素之间的电连接信号被用作移位寄存器的起动脉冲信号，该移位寄存器的输出端子连接到设置在下一条线中的像素。[参考文献][专利文献1]日本专利No. 4163416发明的公开内容在像素部中延伸的栅极线具有不同的寄生电容和寄生电阻。具体而言，当像素部变成高质量时，栅极线保持的寄生电容和寄生电阻的影响变大。如上所述，在图10所示的显示设备中，经由栅极线输入移位寄存器的起动脉冲信号。因此，可以说在图10所示的显示设备中，由于清晰度和尺寸增大信号极有可能成为延迟或失真信号。鉴于上述问题，本发明的实施例的目的在于，提供一种能够有利地显示图像的显示设备。此外，本发明的实施例的目的在于，提供一种其栅极驱动器使用单极晶体管来构成的显示设备。此外，本发明的实施例的目的在于，提供一种包括其电路面积减少的栅极驱动器的显示设备。本发明的实施例是一种显示设备。显示设备包括被设置成彼此平行或大致平行的多条栅极线、电连接到奇数行中的每条栅极线的第一栅极驱动器、以及电连接到偶数行中的每条栅极线的第二栅极驱动器。第一栅极驱动器包括第k个触发器电路和第k个传输信号生成电路(k是大于或等于3的奇数)。在第k个触发器电路中，输出端子电连接到第 k条栅极线，第一输入端子电连接到第k-2个传输信号生成电路的输出端子，第二输入端子电连接到时钟信号线，并且第三输入端子电连接到第k个触发器电路的停止脉冲信号线。 在第k个传输信号生成电路中，输出端子电连接到第k+2个触发器电路的第一输入端子，第一输入端子电连接到第k个触发器电路的输出端子，第二输入端子电连接到反相时钟信号线，并且第三输入端子电连接到第k个传输信号生成电路的停止脉冲信号线。第二栅极驱动器包括第k+Ι个触发器电路和第k+Ι个传输信号生成电路，在第k+Ι个触发器电路中，输出端子电连接到第k+Ι条栅极线，第一输入端子电连接到第k-Ι个传输信号生成电路的输出端子，第二输入端子电连接到反相时钟信号线，并且第三输入端子电连接到第k+Ι个触发器电路的停止脉冲信号线。在第k+Ι个传输信号生成电路中，输出端子电连接到第k+3 个触发器电路的第一输入端子，第一输入端子电连接到第k+1个触发器电路的输出端子， 第二输入端子电连接到时钟信号线，并且第三输入端子电连接到第k个传输信号生成电路的停止脉冲信号线。此外，其中第k个触发器电路的结构与第k个传输信号生成电路的结构相同的显示设备也是本发明的一个实施例。注意，以上停止脉冲信号线是将停止脉冲信号输入到每个电路的布线。具体而言，第k个传输信号生成电路的输出信号可被用作第k个触发器电路的停止脉冲信号。替换地，第k+Ι个触发器电路的输出信号可被用作第k个触发器电路的停止脉冲信号。类似地，第k+2个触发器电路的输出信号可被用作第k个传输信号生成电路的停止脉冲信号。替换地，第k+Ι个传输信号生成电路的输出信号可被用作第k个传输信号生成电路的停止脉冲信号。另外，包括具有以上结构的显示设备的电子设备也是本发明的一个实施例。设置在本发明实施例的显示设备中的第一栅极驱动器和第二栅极驱动器包括传输信号生成电路，该传输信号生成电路使输入信号以半个时钟周期延迟输出。因此，可设置一种可有利地显示图像而没有延迟或失真信号的显示设备。附图简述在附图中图1示出实施例1中所述的显示设备；
图2示出实施例1中所述的栅极驱动器的结构；图3示出实施例1中所述的栅极驱动器的时序图；图4示出实施例2中所述的电路结构的具体示例；图5示出实施例2中所述的电路的时序图；图6示出实施例3中所述的电路结构的具体示例；图7A和7B各自示出实施例3中所述的逆变器电路的具体示例；图8示出实施例4中所述的电路结构的具体示例；图9A和9B各自示出实施例4中所述的控制电路的具体示例；图10示出专利文献1中所述的栅极驱动器的结构；图IlA至IlF各自示出实施例6中所述的电子设备的具体示例；图12A至12D各自示出实施例6中所述的电子设备的具体示例；图13A至13D各自示出实施例6中所述的电子设备的具体示例；图14A示出常规电路结构而图14B示出示例1中所述的本说明书的电路结构；以及图15示出常规栅极驱动器的触发器电路的输出信号和示例1中描述的本说明书中所公开的栅极驱动器的触发器电路的输出信号。实现本发明的最佳模式在下文中，将参考附图详细描述本发明的实施例和示例。注意，本发明不限于以下描述，并且本领域技术人员将容易理解，可在不背离本发明精神与范围的情况下进行各种改变和修改。因此，本发明不应被解释为受限于以下实施例和示例的描述。(实施例1)实施例1描述了作为本发明的实施例的显示设备的示例。具体而言，将参考图1、 图2和图3描述包括第一栅极驱动器和第二栅极驱动器的有源矩阵显示设备。[显示设备的结构的示例]图1示出有源矩阵显示设备100。显示设备100包括像素部101、源极驱动器102、 第一栅极驱动器103A、第二栅极驱动器103B、被设置成彼此平行或大致平行的m(m是正整数)条源极线KM1到104m、以及被设置成彼此平行或大致平行的η (η是正整数)条栅极线 105!到10\。注意，像素部101被设置在显示设备100的中央部。源极驱动器102被设置成接近像素部101的一侧。第一栅极驱动器103Α和第二栅极驱动器10 被设置成接近像素部101的其他侧，并且被设置成彼此相对、其中像素部101夹在中间。此外，源极驱动器 102经由m条源极线KM1到104m电连接到像素部101。第一栅极驱动器103A经由η条栅极线IOS1到10 中的奇数源极线电连接到像素部101。第二栅极驱动器10 经由η条栅极线IOS1到10 中的偶数源极线电连接到像素部101。另外，信号(时钟信号、起动脉冲信号等)经由柔性印刷电路106A和106B从外部输入到源极驱动器102、第一栅极驱动器103A、以及第二栅极驱动器10;3B。此外，像素部101包括nXm个像素107n到107 。注意，像素107n到107 被排列成η行和m列。另外，m条源极线KM1到104m各自电连接到排列在同一行中的η个像素。 换言之，排列在i行和j列(i和j是正整数)(1彡i彡η并且1彡j彡m)中的像素IOSij 电连接到源极线104」和栅极线105”
S卩，源极驱动器102经由m条源极线KM1到104m电连接到像素部101中所包括的每个像素。第一栅极驱动器103A经由η条栅极线IOS1到10 中的奇数栅极线电连接到排列在像素部101的奇数行中的每个像素。第二栅极驱动器10 经由η条栅极线IOS1到 10 中的偶数栅极线电连接到排列在像素部101的偶数行中的每个像素。[显示设备的操作示例]在显示设备100中，源极驱动器102是将图像信号输出到像素部101中所包括的像素107n到107 的电路。第一栅极驱动器103A和第二栅极驱动器B是控制源极驱动器 102和像素107n到107 之间的电连续性的电路。显示设备100根据输入到ηXm个像素107η到107 的图像信号来显示像素部101 中的图像。在下文中描述显示设备100的具体操作。首先，第一栅极驱动器103Α选择排列在第一行中的m个像素(源极驱动器102和排列在第一行中的m个像素电连接)；随后，将图像信号经由源极线KM1到⑴乂输入到排列在第一行中的m个像素107n到107lm。接着，第二栅极驱动器10 选择排列在第二行中的m个像素；随后，将图像信号经由源极线KM1到104m输入到排列在第二行中的m个像素 10721到1072m。此后，第一栅极驱动器103A和第二栅极驱动器10 以类似方式交替地选择每一行中的m个像素。显示设备100通过随后所执行的以上操纵来显示图像。[栅极驱动器的结构示例]图2是示出有源矩阵显示设备100中所包括的第一栅极驱动器103A和第二栅极驱动器10 的详细结构示例的框图。第一栅极驱动器103A和第二栅极驱动器10 各自包括多个触发器电路和多个传输信号生成电路，这些触发器电路和传输信号生成电路具有至少三个输入端子和一个输出端子。在第一栅极驱动器103A中所包括的第一触发器电路(F1)中，输出端子电连接到第一栅极线1051;第一输入端子电连接到第一起动脉冲信号(SPl)线，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第一触发器电路的停止脉冲信号 (STP(F1))线。此外，在第一栅极驱动器103A中所包括的第一传输信号生成电路(T1)中，输出端子电连接到第三触发器电路(F3)的第一输入端子，第一输入端子电连接到第一触发器电路 (F1)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第一传输信号生成电路的停止脉冲信号(STP(T1))线。在第二栅极驱动器10 中所包括的第二触发器电路(F2)中，输出端子电连接到第二栅极线10 ，第一输入端子电连接到第二起动脉冲信号(SP》线，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第二触发器电路的停止脉冲信号 (STP(F2))线。此外，在第二栅极驱动器10 中所包括的第二传输信号生成电路(T2)中，输出端子电连接到第四触发器电路(未示出)的第一输入端子，第一输入端子电连接到第二触发器电路(F2)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第二传输信号生成电路的停止脉冲信号(STP(T2))线。在第一栅极驱动器103A中所包括的第k(k是大于或等于3的奇数)个触发器电路(Fk)中，输出端子电连接到第k条栅极线105k，第一输入端子电连接到第k-2个传输信号生成电路(Tk_2)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第k个触发器电路的停止脉冲信号(STP(Fk))线。此外，在第一栅极驱动器103A中所包括的第k个传输信号生成电路(Tk)中，输出端子电连接到第k+2个触发器电路(Fk+2)，第一输入端子电连接到第k个触发器电路(!\)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第k 个传输信号生成电路的停止脉冲信号(STP(Tk))线。在第二栅极驱动器10 中所包括的第k+Ι个触发器电路(Fk+1)中，输出端子电连接到第k+Ι个栅极线l(^k+1，第一输入端子电连接到第k-Ι个传输信号生成电路(Tlri)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第k+1 个触发器电路的停止脉冲信号(STP(Fk+1))线。此外，在第二栅极驱动器10 中所包括的第k+Ι个传输信号生成电路(Tk)中，输出端子电连接到第k+3个触发器电路(Fk+3)，第一输入端子电连接到第k+Ι个触发器电路 (Fk+1)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第k+Ι个传输信号生成电路的停止脉冲信号(STP(Tk+1))线。第一栅极驱动器103A中所包括的以上多个触发器电路和多个传输信号生成电路以及第二栅极驱动器10 中所包括的以上多个触发器电路和多个传输信号生成电路在电连接关系中有相似点和不同点。在下文中描述具体差异。首先，在下文中描述第一栅极驱动器中所包括的触发器电路和传输信号生成电路与第二栅极驱动器中所包括的触发器电路和传输信号生成电路之间的电连接关系的差异。在第一栅极驱动器103A中，触发器电路的第二输入端子电连接到时钟信号(CK) 线，并且传输信号生成电路的第二输入端子电连接到反相时钟信号(CKB)线。另一方面，在第二栅极驱动器1(X3B中，触发器电路的第二输入端子电连接到反相时钟信号(CKB)线，并且传输信号生成电路的第二输入端子电连接到时钟信号(CKB)线。接着，在下文中描述触发器电路和传输信号生成电路的电连接关系的差异。当第一触发器电路(F1)的输出端子连接到第一栅极线IOS1时，触发器电路的输出端子电连接到设置在同一行中的栅极线。另一方面，当第一传输信号生成电路(T1)的输出端子电连接到第三触发器电路(F3)的第一输入端子时，传输信号生成电路的输出端子电连接到设置在下一级中的触发器电路的第一输入端子。注意，没有上一级中的传输信号电路的第一触发器电路(F1)和第二触发器电路(F2)的第一输入端子分别电连接到第一起动脉冲信号(SPl)线和第二起动脉冲信号(SP2)线。另外，所有触发器电路和所有传输信号生成电路的第三输入端子各自电连接到相应的停止脉冲信号(STP)线。[栅极驱动器的操作的示例]图3是时序图。注意，在图3中，示出时钟信号(CK)、反相时钟信号(CKB)、第一起动脉冲信号(SPl)、第二起动脉冲信号(SP2)、第一触发器电路的输出信号(F1OUT)到第四触发器电路的输出信号(F4OUT)、以及第一传输信号生成电路的输出信号(T1OUT)到第四传输信号生成电路的输出信号(T4OUT)。注意，时钟信号(CK)是以恒定频率在高(在下文中称为H)电平和低(在下文中称为L)电平之间振荡的信号。反相时钟信号(CKB)是其电平从时钟信号的电平反相的信号。在周期Tl中，第一起动脉冲信号(SPl)变成H电平，并且H电平信号被输入到第一触发器电路(F1)的第一输入端子。在周期T2中，第二起动脉冲信号(SP》变成H电平，并且H电平信号被输入到第二触发器电路(F2)的第一输入端子。另外，从第一触发器电路(F1)输出H电平信号。注意， 从第一触发器电路(F1)输出的H电平信号经由第一栅极线IOS1输入到排列在像素部101 中的第一行中的像素107n到107lm中的每一个因此，排列在第一行中的像素107n到107lm 各自和源极驱动器102电连接，以使图像信号从源极驱动器102输入到排列在第一行中的像素107n到107lm中的每一个。此外，从第一触发器电路(F1)输出的H电平信号被输入到第一传输信号生成电路(T1)的第一输入端子。在周期T3中，从第二触发器电路(F2)输出H电平信号。当第一触发器电路(F1) 的输出信号处于H电平时，从第二触发器电路(F2)输出的H电平信号经由第一栅极线10 输入到排列在像素部101的第二行中的像素10721到107%中的每一个。因此，排列在第二行中的像素10721到107&各自和源极驱动器102电连接，以使图像信号从源极驱动器102 输入到排列在第二行中的像素10721到107&中的每一个。另外，从第一传输信号生成电路 (T1)输出H电平信号并将其输入到第三触发器电路(F3)的第一输入端子。从周期T4，重复上述操作。即，从来自第三触发器电路(F3)的下一个触发器电路顺序输出H电平信号，以使图像信号输入到每一行中所排列的多个像素。本实施例中所描述的显示设备是包括第一栅极驱动器和第二栅极驱动器的有源矩阵显示设备。此外，第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路。触发器电路和传输信号生成电路两者都是以半个时钟周期延迟输出被输入到第一输入端子的信号的电路。另外，传输信号生成电路的输出端子直接连接到下一级中的触发器电路的第一输入端子。因此，从传输信号生成电路输入到触发器电路的信号的延迟和失真可降低。注意，在本实施例中，描述了包括一个源极驱动器和两个栅极驱动器的显示设备的示例。然而，本发明的实施例不限于该结构。例如，以下结构也是本发明的实施例之一 其中显示设备只包括两个栅极驱动器且从外部输入图像信号的结构，其中显示设备包括两个源极驱动器和两个栅极驱动器且从两个源极驱动器输入图像信号的结构，以及其中每个像素经由两条栅极线电连接到栅极驱动器的结构。(实施例2)在实施例2中，参考图4和图5描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例。具体而言，示出使用晶体管来形成触发器电路和传输信号生成电路的示例。注意，由于晶体管的源极端子和漏极端子取决于晶体管的结构、操作条件等而改变，因此难以定义哪一个是源极端子或漏极端子。因此，在下文中，源极端子和漏极端子中的一个被称为第一端子而另一个被称为第二端子，以作区分。[电路结构的示例]图4是示出可应用于实施例1中所述的第一栅极驱动器103A中所包括的第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的电路的示例的示图。注意，实施例2中所述的第k个触发器电路(Fk)包括第一晶体管401到第四晶体管104，并且第k个传输信号生成电路(Tk)包括第五晶体管405到第八晶体管408。另外，在实施例2中，第k个传输信号生成电路的输出信号(TkOUT)被用作第k个触发器电路的停止脉冲信号(STP(Fk))。 第k+2个触发器电路的输出信号(Fk+20UT)被用作第k个传输信号生成电路的停止脉冲信号(STP (Tk))。在第一晶体管401中，栅极端子和第一端子电连接到第k-2个传输信号生成电路的输出端子(未示出)。第二晶体管402的栅极端子电连接到第k个传输信号生成电路(Tk)的输出端子， 第二晶体管402的第一端子电连接到地电位(VSQ线，并且第二晶体管402的第二端子电连接到第一晶体管401的第二端子。第三晶体管403的栅极端子电连接到第一晶体管401的第二端子和第二晶体管 402的第二端子，第三晶体管403的第一端子电连接到时钟信号(CK)线，并且第三晶体管 403的第二端子电连接到第k个传输信号生成电路(Tk)的第一输入端子。第四晶体管404的栅极端子电连接到第k个传输信号生成电路(Tk)的输出端子， 第四晶体管404的第一端子电连接到地电位(VSS)线，并且第四晶体管404的第二端子电连接到第k个传输信号生成电路(Tk)的第一输入端子和第三晶体管403的第二端子。第五晶体管405的栅极端子和第一端子电连接到第k个触发器电路(Fk)的输出端子。第六晶体管406的栅极端子电连接到第k+2个触发器电路(未示出)的输出端子， 第六晶体管406的第一端子电连接到地电位(VSQ线，并且第六晶体管406的第二端子电连接到第五晶体管405的第二端子。第七晶体管407的栅极端子电连接到第五晶体管405的第二端子和第六晶体管 406的第二端子，第七晶体管407的第一端子电连接到反相时钟信号(CKB)线，第七晶体管 407的第二端子电连接到第k个触发器电路(Fk)的第三输入端子和第k+2个触发器电路的第一输入端子(未示出)。第八晶体管408的栅极端子电连接到第k+2触发器电路的输出端子(未示出)，第八晶体管408的第一端子电连接到地电位(VSQ线，并且第八晶体管408的第二端子电连接到第k个触发器电路(Fk)的第三输入端子、第k+2个触发器电路的第一输入端子(未示出)、以及第七晶体管407的第二端子。如图4所示，相同电路结构可应用于第k个触发器电路(!\)和第k个传输信号生成电路(Tk)。注意，在设计电路时优选考虑以下所述的点。第k个触发器电路(!\)是用于驱动第k条栅极线的电路。第k个传输信号生成电路(Tk)是用于驱动第k+2个触发器电路的电路。第k条栅极线具有不同寄生电容和寄生电阻，如上所述。因此，第k个触发器电路(Fk)的负载比第k个传输信号生成电路(Tk)的负载重。即，当设计以上电路时，第一晶体管401的电流驱动能力优选高于第五晶体管405的电流驱动能力。例如，第一晶体管401的沟道宽度可比第五晶体管405的沟道宽度大。出于相同原因，优选第二晶体管402的电流驱动能力比第六晶体管406的电流驱动能力高，第三晶体管403的电流驱动能力比第七晶体管407的电流驱动能力高，并且第四晶体管404 的电流驱动能力比第八晶体管408的电流驱动能力高。例如，通过使沟道宽度与沟道长度的比率(沟道宽度/沟道长度(W/L))更大，电流驱动能力可更高。
此外，在第k个触发器电路(Fk)中所包括的第一晶体管401到第四晶体管404中， 对驱动第k条栅极线直接作出贡献的第三晶体管403优选具有最高的电流驱动能力。类似的，在第k个传输信号生成电路(Tk)中所包括的第五晶体管405到第八晶体管408中，对驱动第k+2个触发器电路直接作出贡献的第七晶体管407优选具有最高的电流驱动能力。另外，图4所示的电路结构可应用于第一栅极驱动器103A中所包括的第一触发器电路(F1)和第一传输信号生成电路0\)。注意，在第一触发器电路(F1)中，与图4所示的结构的不同之处在于第一晶体管401的栅极端子和第一端子电连接到第一起动脉冲信号 (SPl)线。此外，图4所示的电路结构可应用于第二栅极驱动器10 中所包括的第k+Ι个触发器电路(Fk+1)和第k+Ι个传输信号生成电路(Tk+1)。注意，在第k+Ι个触发器电路(Fk+1) 和第k+1个传输信号生成电路(Tm)中，与图4所示的结构的不同之处在于第三晶体管403 的第一端子电连接到反相时钟信号(CKB)线、以及第七晶体管407的第一端子电连接到时钟信号(CK)线。另外，图4所述的电路结构可应用于第二栅极驱动器10 中所包括的第二触发器电路(F2)和第二传输信号生成电路(T2)。注意，在第二触发器电路(F2)和第二传输信号生成电路(T2)中，与图4的差异如下第一晶体管401的栅极端子和第一端子电连接到第二起动脉冲信号(SP2)线，晶体管403的第一端子电连接到反相时钟信号(CKB)线，以及第七晶体管407的第一端子电连接到时钟信号(CK)线。注意，在实施例2中，第k+2个触发器电路的输出信号(Fk+20UT)被用作第k个传输信号生成电路的停止脉冲(STP(Tk))。因此，对于排列在η个行中的多个像素，第n+1个触发器电路需要设置为第一栅极驱动器103A中的哑(dummy)电路，并且第n+2个触发器电路需要设置为第二栅极驱动器10 中的哑电路。注意，作为哑电路，可使用只为传输信号生成电路供应停止脉冲信号且不驱动栅极线的触发器电路。替换地，通过设置对与 电路一起显示不作贡献的布线(现栅极线)，为传输信号生成电路供应停止脉冲信号并驱动布线的触发器电路可被用作现电路。[电路操作的示例]图5是图4所示的第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的输入信号和输出信号的时序图。在下文中描述第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的操作。在周期tl中，第k-2个传输信号生成电路的输出信号(Tk_20UT)变成H电平。由此，二极管接法的第一晶体管401导通，并且第三晶体管403的栅极端子的电位增至H电平。因此，周期tl中处于L电平的时钟信号(CK)被输出为第k个触发器电路的输出信号 (FkOUT)。在周期t2中，第k-2个传输信号生成电路的输出信号(Tk_20UT)变成L电平，并且时钟信号(CK)变成H电平。由此，二极管接法的第一晶体管401截止，因此处于浮动状态的第三晶体管403的栅极端子的电位通过输入到第三晶体管403的第一端子的H电平信号 (引导操作)升高并且进一步增高。此外，第三晶体管403保持ON(导通)，并且H电平信号被输出为第k个触发器电路(Fk)的输出信号(FkOUT)。该H电平信号被输入到第五晶体管405的栅极端子和第一端子。由此，二极管接法的第五晶体管405导通，因此第七晶体管407的栅极端子的电位增至H电平。因此，在周期t2中处于L电平的反相时钟信号(CKB) 被输出为第k个传输信号生成电路(Tk)的输出信号(TkOUT)。在周期t3中，时钟信号变成L电平，并且反相时钟信号(CKB)变成H电平。由此， 二极管接法的第五晶体管405截止；因此处于浮动状态的第七晶体管407的栅极端子的电位通过输入到第七晶体管407的第一端子的H电平信号(引导操作)来升高并且进一步增高。此外，第七晶体管407保持导通，并且H电平信号被输出为第k个传输信号生成电路 (Tk)的输出信号(TkOUT)。该H电平信号被输入到第二晶体管402和第四晶体管404的栅极端子。由此，第二晶体管402导通，并且第三晶体管403的栅极端子的电位变成L电平。 因此，第三晶体管403截止。另外，由于第四晶体管404导通，因此L电平信号被输出为第 k个触发器电路(!\)的输出信号(FkOUT)。在周期t4中，第k+2个触发器电路的输出信号(Fk+20UT)变成H电平。由此，第六晶体管406导通，并且第七晶体管407的栅极端子的电位变成L电平。因此，第七晶体管 407截止。此外，由于第八晶体管408也导通，因此L电平信号被输出为第k个传输信号生成电路(Tk)的输出信号(TkOUT)。注意，以下电路的电路操作与上述第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的电路操作相同第一触发器电路和第一传输信号生成电路，第k+Ι个触发器电路和第k+Ι个传输信号生成电路，以及第二触发器电路和第二传输信号生成电路。[变体示例]在实施例2中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路 (Fk+2)的输出信号分别用作第k个触发器电路的停止脉冲信号(STP(Fk))和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例2的结构不限于此。例如，第k+Ι个触发器电路(Fk+1)的输出信号和第k+Ι个传输信号生成电路(Tk+1) 的输出信号分别用作第k个触发器电路的停止脉冲信号(STP(Fk))和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。在此情况下，第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))与以上结构中的停止脉冲信号相比为延迟或失真信号。然而，由于在该周期中第k个触发器电路(Fk)的输出信号和第k个传输信号生成电路(Tk)的输出信号变成L电平，因此延迟或失真信号不提供严重的问题。(实施例3)在实施例3中，参考图6、图7A和图7B描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例，该具体示例与实施例2中所述具体示例不同。[电路结构的示例]图6示出可应用于实施例1中所述的第一栅极驱动器103A中所包括的第k个触发器电路( \)和第k个传输信号生成电路(Tk)的电路的示例。在实施例3中，第k个触发器电路(Fk)包括第一晶体管601到第五晶体管605和逆变器电路600，并且第k个传输信号生成电路(Tk)包括第六晶体管606到第八晶体管608。注意，换言之，图6所示的电路如下逆变器电路600和第五晶体管605被添加到图4所示的第k个触发器电路的(Fk)，并且第八晶体管408从图4所示的第k个传输信号生成电路(Tk)中去除。第一晶体管601、第二晶体管602和第三晶体管603之间的电连接关系与图4所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。
逆变器电路600的输入端子电连接到第一晶体管601的第二端子、第二晶体管602 的第二端子、以及第三晶体管603的栅极端子。第四晶体管604的栅极端子电连接到逆变器电路600的输出端子，第四晶体管604 的第一端子电连接到地电位(VSS)线，并且第四晶体管604的第二端子电连接到第三晶体管603的第二端子和第k个传输信号生成电路(Tk)的第一输入端子。第五晶体管605的栅极端子电连接到逆变器电路600的输出端子，第五晶体管605 的第一端子电连接到地电位(VSQ线，并且第五晶体管605的第二端子电连接到第一晶体管601的第二端子、第二晶体管602的第二端子、第三晶体管603的栅极端子和逆变器电路 600的输入端子。图6所示的第k个传输信号生成电路(Tk)是第八晶体管408从图4所示的第k个传输信号生成电路(Tk)中去除的电路。其他晶体管之间的电连接关系与图4所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。注意，图6所示的电路需要以下所述地设计。图6所示的电路需要设计成当H电平信号输入至第k个触发器电路(Fk) ( 二极管接法的第一晶体管601)时，H电平信号确保被输入到逆变器电路600的输入端子。更具体地，第一晶体管601的电流驱动能力需要比第五晶体管605的电流驱动能力高。例如，第一晶体管601的沟道宽度需要比第五晶体管605的沟道宽度大。此外，在图5所示的周期t4中，第k个传输信号生成电路的输出信号(TkOUT)变成L电平。更具体地，第八晶体管608的电流驱动能力需要比第七晶体管607的电流驱动能力高。由此，在以下操作之前，第k个传输信号生成电路的输出信号(TkOUT)在周期t4中可降低到等于反相时钟信号(CKB)电平的L电平H电平信号被输入到第七晶体管607的栅极端子，第七晶体管607导通，地电位(VSQ被输入到第八晶体管608的栅极端子，并且随后第八晶体管608截止。此外，在设计图6所示的电路时优选考虑实施例2中的描述。S卩，优选第一晶体管601的电流驱动能力比第六晶体管606的电流驱动能力高，第二晶体管602的电流驱动能力比第七晶体管607的电流驱动能力高，并且第三晶体管603 的电流驱动能力比第八晶体管608的电流驱动能力高。此外，在第k个触发器电路(Fk)中所包括的第一晶体管601到第五晶体管605中， 优选第三晶体管603具有最高的电流驱动能力。另外，在第k个传输信号生成电路(Tk)中所包括的第六晶体管606到第八晶体管608中，优选第八晶体管608具有最高的电流驱动能力。注意，尽管图6只示出第k个触发器电路Og和第k个传输信号生成电路(Tk)， 但图6中的电路还可应用于第k+Ι个触发器电路、第k+Ι个传输信号生成电路等。注意，如实施例2中所述，端子的部分电连接关系是不同的。对实施例2的描述适用于电连接关系的具体差异。图7A和7B是示出可应用于图6所示的逆变器电路600的电路的具体示例的示图。 注意在图7A和7B中，“IN”所表示的布线是输入布线，而“OUT”所表示的布线是输出布线。图7A所示的逆变器电路600A包括二极管接法的晶体管701A和晶体管702A。晶体管701A的栅极端子和第一端子电连接到电源(VDD)线，并且晶体管701A的第二端子电连接到逆变器电路600A的输出端子。晶体管702A的栅极端子电连接到逆变器电路600A的输入端子，晶体管702A的第一端子电连接到地电位(VSQ线，并且晶体管702A的第二端子电连接到逆变器电路600A 的输出端子和晶体管701A的第二端子。由于使用两个晶体管701A和701B来形成图7A所示的逆变器电路600A，因此可使电路面积的增加最小化。注意，在图7A所示的逆变器电路600A应用于图6中的逆变器电路600的情况下， 电路需要被设计成使输出信号在晶体管702A导通时处于L电平。更具体地，晶体管702A 的电流驱动能力需要比晶体管701A的电流驱动能力高。例如，晶体管702A的沟道长度需要比晶体管701A的沟道长度小，或者晶体管702A的沟道宽度需要比晶体管701A的沟道宽度大。图7B所示的逆变器电路600B包括晶体管702B、晶体管70!3B、晶体管704B、以及二极管接法的晶体管701B。晶体管701B的栅极端子和第一端子电连接到电源(VDD)线。晶体管702B的栅极端子电连接到逆变器电路600B的输入端子，晶体管702B的第一端子电连接到地电位(VSQ线，并且晶体管702B的第二端子电连接到晶体管701B的第
二端子。晶体管70 的栅极端子电连接到晶体管701B的第二端子和晶体管702B的第二端子，晶体管7(X3B的第一端子电连接到电源电位(VDD)线，并且晶体管7(X3B的第二端子电连接到逆变器电路600B的输出端子。晶体管704B的栅极端子电连接到逆变器电路600B的输入端子，晶体管704B的第一端子电连接到地电位(VSQ线，并且晶体管704B的第二端子电连接到逆变器电路600B 的输出端子和晶体管70 的第二端子。在图7B所示的逆变器电路600B中，二极管接法的晶体管701B不直接连接到逆变器电路600B的输出端子。因此，可防止输出信号从电源电位(VDD)降低或从地电位(VSS) 增加。注意，在图7B所示的逆变器电路600B应用于图6中的逆变器电路600的情况下， 电路需要被设计成使晶体管70 在晶体管702B导通时截止。更具体地，晶体管702B的电流驱动能力需要比晶体管701B的电流驱动能力高。例如，晶体管702B的沟道长度需要比晶体管701B的沟道长度小，或者晶体管702B的沟道宽度需要比晶体管701B的沟道宽度大。[与实施例2中所述的电路的差异]图6所示的第k个触发器电路包括逆变器电路600和第五晶体管605，第五晶体管605的栅极端子电连接到逆变器电路600的输出端子，其第一端子电连接到地电位 (VSS)线，并且其第二端子电连接到逆变器电路600的输入端子。由此，一旦电连接到逆变器电路600的第五晶体管605导通，该第五晶体管605就总是导通。当第五晶体管605导通时，第三晶体管603的栅极端子的电位保持在地电位(VSS)。因此，即使当噪声进入第三晶体管603的栅极端子时，第三晶体管603也不导通。即，显示设备的图像或图片没有缺陷， 并且可实现显示设备的高性能。由于使用三个晶体管606到608来形成图6所示的第k个传输信号生成电路(Tk)，因此电路面积可减小。[变体示例]在实施例3中，描述了使用五个晶体管601到605和逆变器电路600所形成的触发器电路、以及使用三个晶体管606到608所形成的传输信号生成电路的示例。然而，实施例不限于这种结构。例如，第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)两者的结构可与图6所示的第k个触发器电路(Fk)或第k个传输信号生成电路(Tk)的结构相同。 此外，可通过组合实施例2中的电路(图4)和实施例3中的电路(图6)来形成触发器电路和传输信号生成电路。此外，在实施例3中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路(Fm)的输出信号分别应用于第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例3中的结构不限于这种结构。(实施例4)在实施例4中，参考图8、图9A和图9B描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例，该具体示例与实施例2和3中的具体示例不同。[电路结构的示例]图8示出可应用于实施例1中描述的第一栅极驱动器103A中所包括的第k个触发器电路Og和第k个传输信号生成电路(Tk)的电路的示例。在实施例4中，第k个触发器电路(Fk)包括第一晶体管801到第五晶体管805和控制电路800，并且第k个传输信号生成电路(Tk)包括第六晶体管806到第九晶体管809。注意，换言之，图8所示的电路如下控制电路800和第五晶体管805被添加到图4所示的电路，并且第六晶体管806 (对应于图4中的第五晶体管405)的第一端子电连接到电源电位(VDD)线而非晶体管806的栅极端子。第一晶体管801、第二晶体管802和第三晶体管803之间的电连接关系与图4和图 6所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。控制电路800的第一输入端子电连接到第一晶体管801的第二端子、第二晶体管 802的第二端子、以及第三晶体管803的栅极端子，并且控制电路800的第二输入端子电连接到时钟信号(CK)线。第四晶体管804的栅极端子电连接到控制电路800的输出端子，第四晶体管804 的第一端子电连接到地电位(VSS)线，并且第四晶体管804的第二端子电连接到第三晶体管803的第二端子和第k个传输信号生成电路(Tk)的第一输入端子。第五晶体管805的栅极端子电连接到控制电路800的输出端子，第五晶体管805 的第一端子电连接到地电位(VSQ线，并且第五晶体管805的第二端子电连接到第一晶体管801的第二端子、第二晶体管802的第二端子、第三晶体管803的栅极端子和控制电路 800的第一输入端子。第六晶体管806的栅极端子电连接到第k个触发器电路(Fk)的输出端子，并且第六晶体管806的第一端子电连接到电源电位(VDD)线。第七晶体管807、第八晶体管808和第九晶体管809之间的电连接关系与图6所示的第六晶体管606、第七晶体管607和第八晶体管608之间的电连接关系相同。因此，实施例2中的描述适用于此。
15
注意，图8所示的电路需要以下所述地设计。图8所示的电路需要设计成当H电平信号输入至第k个触发器电路(Fk) ( 二极管接法的第一晶体管801)时，H电平信号确保被输入到控制电路800的输入端子。更具体地，第一晶体管801的电流驱动能力需要比第五晶体管805的电流驱动能力高。例如，第一晶体管801的沟道宽度需要比第五晶体管805的沟道宽度大。此外，在设计图8所示的电路时优选考虑实施例2中的描述。即，优选第一晶体管801的电流驱动能力比第六晶体管806的电流驱动能力高，第二晶体管802的电流驱动能力比第七晶体管807的电流驱动能力高，第三晶体管803的电流驱动能力比第八晶体管808的电流驱动能力高，并且第四晶体管804的电流驱动能力比第九晶体管809的电流驱动能力高。此外，在第k个触发器电路(Fk)中所包括的第一晶体管801到第五晶体管805中， 优选第三晶体管803具有最高的电流驱动能力。另外，在第k个传输信号生成电路(Tk)中所包括的第六晶体管806到第九晶体管809中，优选第八晶体管808具有最高的电流驱动能力。尽管图8只示出第k个触发器电路和第k个传输信号生成电路(Tk)，但图8 中的电路还可应用于第k+Ι个触发器电路(Fk+1)、第k+Ι个传输信号生成电路(Tk+1)等。注意，如实施例2中所述，端子的部分电连接关系是不同的。对实施例2的描述适用于电连接关系的具体差异。图9A和9B是示出可应用于图8所示的控制电路800的电路的具体示例的示图。 在图9A和9B中，“IN”所表示的布线是第一输入布线，“CK”所表示的布线是电连接到时钟信号(CK)线的第二输入布线，并且“OUT”所表示的布线是输出布线。图9A所示的控制电路800A包括电容器元件90IA和晶体管902A。电容器元件901A的端子中的一个电连接到时钟信号(CK)线，而另一个端子电连接到控制电路800A的输出端子。晶体管902A的栅极端子电连接到控制电路800A的第一输入端子，晶体管902A的第一端子电连接到地电位(VSS)线，并且晶体管902A的第二端子电连接到控制电路800A 的输出端子和电容器元件901A的另一端子。在图5中的周期t3之后，L电平信号被输入到控制电路800A的第一输入端子，并且晶体管902A截止。因此，控制电路800A的输出信号变成处于浮动状态。因此，输出被调谐到时钟信号(CK)的信号，作为控制电路800A的输出信号。注意，在图9A所示的控制电路800A应用于图8中的控制电路800的情况下，控制电路800A需要设计成当从周期t2到周期t3的切换发生时，其输出端子在电容器元件 90IA的端子之一的电位变成L电平之后变成浮动状态。图9B所示的控制电路800B包括晶体管902B、晶体管90!3B、晶体管904B以及二极管接法的晶体管901B。晶体管901B的栅极端子和第一端子电连接到时钟信号(CK)线。晶体管902B的栅极端子电连接到控制电路800B的第一输入端子，晶体管902B的第一端子电连接到地电位(VSQ线，并且晶体管902B的第二端子电连接到晶体管901B的
Λ-Λ- ~·丄山
弟一兄而子。
晶体管90 的栅极端子电连接到晶体管901B的第二端子和晶体管902B的第二端子，晶体管9(X3B的第一端子电连接到时钟信号(CK)线，并且晶体管9(X3B的第二端子电连接到控制电路800B的输出端子。晶体管904B的栅极端子电连接到控制电路800B的输入端子，晶体管904B的第一端子电连接到地电位(VSQ线，并且晶体管904B的第二端子电连接到控制电路800B的输出端子和晶体管90 的第二端子。注意，在图9B所示的控制电路800B应用于图8所示的控制电路800的情况下，电路需要设计成使晶体管9(X3B在晶体管902B ON时截止。更具体地，晶体管902B的电流驱动能力需要比晶体管901B的电流驱动能力高。例如，晶体管902B的沟道长度需要比晶体管901B的沟道长度小，或者晶体管902B的沟道宽度需要比晶体管901B的沟道宽度大。[与实施例2和3中所述的电路的差异]图9A和9B所示的控制电路800A和800B输出时钟信号(CK)或被调谐成时钟信号(CK)的信号。因此，即使当噪声进入第三晶体管803的栅极端子时，噪声也可在第四晶体管804和第五晶体管805导通时去除。此外，第四晶体管804和第五晶体管805不总是导通，由此可抑制第四晶体管804和第五晶体管805的恶化。即，显示设备的图像没有缺陷， 以使显示设备的性能和可靠性可增加。[变体示例]在实施例4中，描述了使用五个晶体管801到805和控制电路800所形成的触发器电路、以及使用四个晶体管806到809所形成的传输信号生成电路的示例。然而，实施例不限于这种结构。例如，第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)两者的结构可与图8所示的第k个触发器电路(Fk)或第k个传输信号生成电路(Tk)的结构相同。此外，可通过组合实施例2中的电路(图4)或实施例3中的电路(图6)和实施例4中的电路(图8)来形成触发器电路和传输信号生成电路。此外，在实施例4中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路(Fm)的输出信号分别应用于第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例4中的结构不限于这种结构。(实施例5)在实施例5中，描述了实施例2到4中所述的触发器电路和传输信号生成电路中所包括的晶体管的具体示例。作为晶体管，可使用利用各种材料和结构来形成的晶体管。即，对所使用的晶体管的类型没有限制。例如，可使用包含非单晶半导体膜的薄膜晶体管(TFT)等，非单晶硅膜以由非晶硅、多晶硅、微晶硅(也称为微晶、纳米晶、或半非晶)制成的膜为代表。将薄膜晶体管用于制造显示设备具有各种优点。由于薄膜晶体管可在比使用单晶硅来形成晶体管低的温度下形成，因此可实现显示设备的制造成本的降低或制造设备的尺寸的增大。此外，由于薄膜晶体管可在低温下制造，因此薄膜晶体管可在具有低耐热性的衬底上形成。因此，可使用具有低耐热性的透光衬底来形成晶体管。另外，由于薄膜晶体管的厚度薄，因此形成晶体管的膜的一部分可透光。因此，可增加孔径比。另外，MOS晶体管、结晶体管、双极型晶体管等可被用作晶体管。注意，可通过使用 MOS晶体管作为晶体管来减小晶体管的尺寸。替换地，使用双极晶体管作为晶体管允许大量
17的电流流动。因此，高速操作是可能的。注意，MOS晶体管和双极型晶体管可在一个衬底上形成。由此，可实现功耗减少、尺寸减小、高速工作等。注意，通过使用催化剂(例如，镍)来形成多晶硅，可进一步改善结晶度，并且可形成具有良好电特性的薄膜晶体管。因此，栅极驱动器电路、源极驱动器电路和信号处理电路 (例如，信号生成电路、伽马校正电路、或DA转换器电路)可在同一衬底上形成。此外，通过使用催化剂(例如，镍)来形成微晶硅，可进一步改善结晶度，并且可形成具有良好电特性的晶体管。此时，可通过只进行热处理而不进行激光照射来改善结晶度。 因此，栅极驱动器电路和源极驱动器电路的一部分(例如，模拟开关)可在同一衬底上形成。注意，在不针对结晶度进行激光照射的情况下，可抑制硅的结晶度的不均勻。由此，可显示具有经改善图像质量的图像。注意，在不使用催化剂(例如，镍)的情况下，可形成多晶硅及微晶硅。此外，优选改善整个硅的结晶度，但是实施例5不限于此。可只改善部分硅的结晶度。通过选择性激光照射等，可实现结晶度的选择性增加。例如，可用激光照射栅极驱动器、 源极驱动器等的一个区域。结果，可只在电路需要高速操作的区域中改善硅的结晶度。由于像素部分不需要在高速下驱动，因此即使当结晶度未改善时也可驱动像素电路而没有严重的问题；由此，结晶度改善的区域减少并且制造工艺变短。因此，改善产量，以使显示设备的制造成本可降低。另外，晶体管不限于使用硅形成的晶体管。作为晶体管，可采用使用诸如硅锗和砷化镓之类的化合物半导体、或诸如氧化锌以及包含铟和镓的氧化锌之类的氧化物半导体所形成的晶体管。此外，可采用包含由这种化合物半导体或氧化物半导体形成的薄膜的薄膜晶体管。由于薄膜晶体管可在低温下制造，因此例如晶体管可在室温下形成。因此，晶体管可在诸如塑料衬底或膜衬底之类的具有低耐热性的衬底上直接形成。注意，这种化合物半导体或氧化物半导体不仅可用于晶体管的沟道部分，而且可用于其他应用。例如，这种化合物半导体或氧化物半导体可用于布线、电阻器、像素电极、透光电极等。由于这种元件可与晶体管同时沉积或形成，因此显示设备的制造成本可降低。此外，包含有机半导体或碳纳米管的晶体管可被用作晶体管。因此，晶体管可在可弯曲的衬底上形成。使用这种衬底的显示设备可抗冲击。另外，晶体管的制造方法不受限制。作为制造方法，可采用光刻法、喷墨法、印刷法等。注意，由于在喷墨法和印刷法的制造期间未使用掩模(中间掩模)，因此可容易地改变晶体管的布局。此外，由于可在不使用抗蚀剂的情况下形成晶体管，因此材料成本可降低且步骤的数量可减少。另外，由于可在需要之处形成膜，因此不浪费材料。因此，成本可降低。替换地，可使用具有两个或两个以上栅极端子的多栅晶体管作为晶体管。在多栅结构的情况下，因为沟道区串联连接，所以可获得多个晶体管串联连接的结构。因此，在多栅结构的情况下，晶体管的截止电流可减小并且晶体管的耐压可增大(可改善可靠性)。作为晶体管，还可使用具有栅极端子在沟道区上方和下方形成的结构的晶体管。 通过在沟道区上方和下方设置栅极端子，获得多个晶体管并联连接的结构。即，沟道区增大。由此，电流的量增大。此外，通过采用栅极端子在沟道区上方和下方形成的结构，容易形成耗尽层；由此，可改善S值。另外，具有以下结构的晶体管可被用作为晶体管其中栅极端子在沟道区上方形成的结构、其中栅极端子在沟道区下方形成的结构、前向交错结构、反向交错结构、其中沟道区分成多个区域的结构、沟道区并联连接或串联连接的结构等。进一步替换地，可使用源极端子或漏极端子与沟道区(或其一部分)交叠的结构的晶体管作为晶体管。当使用其中源极端子或漏极端子与沟道区(或其一部分)交叠的结构时，可防止电荷在沟道区的一部分中累积，这可导致不稳定的操作。此外，设置有LDD区的结构可应用于晶体管。通过设置LDD区，晶体管的截止电流可减小并且晶体管的耐压可增大(可改善可靠性)。另外，通过设置LDD区，在晶体管在饱和区工作时即使当漏源电压改变时漏源电流改变也不会太大，从而可获得电压-电流特性的平坦斜率。注意，可使用各种衬底来形成晶体管。即，衬底的类型不限于特定类型。作为衬底，例如，可使用半导体衬底(例如，单晶衬底或硅衬底)、soi衬底、玻璃衬底、石英衬底，塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、 附着膜、包含纤维材料的纸、基材料膜等。作为玻璃衬底的一个示例，可给出钡硼硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底、钠钙玻璃衬底等。对于柔性衬底，例如，可使用诸如塑料或丙烯酸之类的柔性合成树脂，塑料以聚对苯二甲酸乙二醇酯(PET)、聚乙烯萘甲醛(PEN)、及聚醚砜(PEQ为代表。附着膜的示例为使用聚丙烯、聚酯、乙烯、聚氟乙烯、聚氯乙烯等来形成的附着膜。基膜的示例为使用聚酯、聚酰胺、聚酰亚胺、无机气相沉积膜、纸等来形成的基膜。具体而言，当使用半导体衬底、单晶衬底、SOI衬底等来形成晶体管时，可形成特性、尺寸、形状等变化较少，高电流供应能力和小尺寸的晶体管。通过使用这些晶体管来形成电路，电路的功耗可减少或电路可高度集成。替换地，可使用一个衬底来形成晶体管，并且随后晶体管可被转移到另一衬底并设置在其上。除其上形成有晶体管的上述衬底之外，晶体管转移到的衬底的示例为纸衬底、 玻璃纸衬底、石衬底、木衬底、布衬底(包含自然纤维(例如，丝、棉、或麻)、合成纤维(例如，尼龙、聚亚安酯纤维、或聚酯纤维)、再生纤维(例如，醋酸纤维、铜氨丝、人造纤维、或再生聚酯纤维)等)、皮革衬底、橡胶衬底等。通过使用这种衬底，可形成特性良好的晶体管或功耗低的晶体管、以及耐用性高、耐热性高、重量轻、或厚度薄的设备。(实施例6)在实施例6中，参考图IlA到11F、图12A到12D、以及图13A到13D描述包括实施例1所述的显示设备的电子设备的示例。图IlA到IlF以及图12A到12D示出包括实施例1所述的显示设备的电子设备。 这些电子设备可包括外壳5000、显示部5001、扬声器5003、LED灯5004、操作键5005 (包括电源开关或操作开关)、连接端子5006、传感器5007 (具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、可见光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、 电流、电压、电功率、照射、流速、湿度、梯度、振荡、气味、或红外线的功能的传感器)、话筒 5008等。在这些电子设备中，实施例1中所述的显示设备被结合到显示部5001。图IlA示出移动计算机，除以上对象之外其可包括开关5009、红外线部5010等。 图IlB示出设置有存储介质的便携式图像再生设备(例如，DVD再生设备)，除以上对象之外其可包括第二显示部5002、存储介质读取部5011等。图IlC示出投影仪，除以上对象之外其可包括光源5033、投影透镜5034等。图IlD示出便携式游戏机，除以上对象之外其可包括存储介质读取部5011等。图IlE示出电视接收机，除以上对象之外其可包括调谐器、 图像处理部等。图IlF示出便携式电视接收机，除以上对象之外其可包括能够收发信号的充电器5017等。图12A示出显示器，除以上对象之外其可包括支承基底5018等。图12B 示出相机，除以上对象之外其可包括外部连接部5019、快门按钮5015、图像接收部5016等。 图12C示出计算机，除以上对象之外其可包括定点设备5020、外部连接部5019、读/写器 5021等。图12D示出移动电话，除以上对象之外其可包括天线、移动电话的一区段(1区段数字TV广播)部分接收服务的调谐器和移动终端等。图IlA到IlF以及图12A到12D所示的电子设备可具有各种功能，例如，在显示部上显示许多信息(例如，静止图像、移动图像、以及文字图像)的功能；触摸面板功能；显示日历、日期、时间等的功能；用许多软件(程序)控制处理的功能；无线通信功能；用无线通信功能连接到各种计算机网络的功能；用无线通信功能发射和接收许多数据的功能；以及读取存储在存储介质中的程序或数据并在显示部上显示程序或数据的功能。此外，包括多个显示部的电子设备可具有主要在一个显示部上显示图像信息而在另一显示部上显示文字信息的功能，通过在多个显示部上考虑视差显示图像来显示三维图像的功能等。此外，包括图像接收部的电子设备可具有拍摄静止图像的功能，拍摄移动图像的功能，自动或手动校正所拍摄图像的功能，将所拍摄图像存储在存储介质(外部存储介质、或集成在相机中的存储介质)中的功能，在显示部上显示所拍摄图像的功能等。注意，可针对图IlA到IlF 以及图12A到12D所示的电子设备设置的功能不限于此，并且电子设备可具有各种功能。参考图13A和13B描述结合到建筑物的电子设备的示例。图13A示出被结合到建筑物中的电子设备的示例。电子设备包括外壳5022、显示部5023、扬声器5025等。电子设备可用远程控制器50 操作。电子设备被结合到建筑物中作为壁挂型，并且可在不要求大空间的情况下设置。图1 示出被结合到建筑物中的电子设备的示例。电子设备包括显示部50 并在浴缸5027附近设置，以使浴缸中的人可观看显示部5(^6。注意，虽然在实施例6中将壁和浴缸作为建筑物的示例给出，但是实施例6不限于此。显示设备可设置在各种建筑物中。接着，参考图13C和13D描述电子设备被结合到移动对象中的示例。图13C示出电子设备被结合到汽车中的示例。电子设备包括显示部50 ，该显示部50 被结合到车体50 中。电子设备可显示与汽车的操作相关的信息或从汽车内部或外部输入的信息。注意，电子设备可具有导航功能。图13D示出设置在客机中的电子设备的示例。更具体地，图13D示出设置在客机的座位上方的天花板5030上的电子设备的应用。电子设备用铰链部5032结合到天花板 5030中，并且乘客可通过拉伸铰链部5032来观看显示部5031。电子设备具有通过乘客的操作来显示信息的功能。注意，虽然在实施例6中作为移动对象的示例描述了汽车和客机的主体，但是实施例6不限于此。可针对诸如两轮车辆、四轮车辆(包括汽车、公共汽车等)、火车(包括单轨铁路、铁路等)、船舶之类的各种对象设置电子设备。本实施例中所描述的电子设备表征为，具有用于显示一些信息的显示部且具有实施例1中所描述的、结合到显示部中的显示设备。
[示例 1]在示例1中，通过与常规示例的比较，用电路模拟来验证在包括传输信号生成电路的栅极驱动器中的对失真或延迟信号的抑制效果。图14A和14B分别示出本说明书中的常规栅极驱动器和栅极驱动器的电路模拟模型。图14A示出常规栅极驱动器的结构，其中每个触发器电路的输出信号用作下一个触发器电路的起动脉冲信号。图14B示出本说明书中的栅极驱动器的结构，其中传输信号生成电路设置在触发器电路之间。 在示例1中，在图4所示的电路用作触发器电路和传输信号生成电路的情况下，通过电路模拟来计算触发器电路的输出信号。注意，使用的计算软件是PSpice。此外，假定触发器电路和传输信号生成电路中所包括的晶体管的阈值电压是8V，并且其场效应迁移率是0.5cm7Vs。另外，假定IOOpF的寄生电容在每条栅极线中形成。此外，假定时钟信号的电压振幅是30V (H电平的电位是30V，而L电平的电位是0V)，接地电压是0V，并且时钟频率是 41. 7kHz (周期是 M μ S)。图15示出通过电路模拟所计算的触发器电路的输出信号。如图15所示，确认延迟和失真信号在本说明书中的栅极驱动器中减少。本申请基于2009年6月25日向日本专利局提交的日本专利申请S/ N. 2009-150617，该申请的全部内容通过引用结合于此。
权利要求
1.一种显示设备，包括设置成平行或基本平行的多条栅极线；电连接到所述多条栅极线的各奇数栅极线的第一栅极驱动器；以及电连接到所述多条栅极线的各偶数栅极线的第二栅极驱动器， 其中所述第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路，以及其中在所述第一栅极驱动器和第二栅极驱动器的每一个中，所述多个触发器电路中的一个经由所述多个传输信号生成电路中的一个电连接到所述多个触发器电路中的相邻触发器电路。
2.如权利要求1所述的显示设备，其特征在于，所述第一栅极驱动器中所包括的多个触发器电路和多个传输信号生成电路与所述第二栅极驱动器中所包括的多个触发器电路和多个传输信号生成电路具有相同的电路结构。
3.一种包括如权利要求1所述的显示设备的电子设备。
4.一种显示设备，包括设置成平行或基本平行的多条栅极线；电连接到所述多条栅极线的各奇数栅极线的第一栅极驱动器；以及电连接到所述多条栅极线的各偶数栅极线的第二栅极驱动器， 其中所述第一栅极驱动器包括第k个触发器电路和第k个传输信号生成电路， 其中k是大于或等于3的奇数，其中所述第k个触发器电路包括电连接到所述第k条栅极线的输出端子、电连接到第 k-2个传输信号生成电路的输出端子的第一输入端子、电连接到时钟信号线的第二输入端子、以及电连接到所述第k个触发器电路的停止脉冲信号线的第三输入端子，其中所述第k个传输信号生成电路包括电连接到第k+2个触发器电路的第一输入端子的输出端子、电连接到所述第k个触发器电路的输出端子的第一输入端子、电连接到反相时钟信号线的第二输入端子、以及电连接到所述第k个传输信号生成电路的停止脉冲信号线的第三输入端子，其中所述第二栅极驱动器包括第k+Ι个触发器电路和第k+Ι个传输信号生成电路， 其中所述第k+Ι个触发器电路包括电连接到第k+Ι条栅极线的输出端子、电连接到第 k_l个传输信号生成电路的输出端子的第一输入端子、电连接到所述反相时钟信号线的第二输入端子、以及电连接到所述第k+Ι个触发器电路的停止脉冲信号线的第三输入端子，其中所述第k+Ι个传输信号生成电路包括电连接到第k+3个触发器电路的第一输入端子的输出端子、电连接到所述第k+Ι个触发器电路的输出端子的第一输入端子、电连接到所述时钟信号线的第二输入端子、以及电连接到所述第k个传输信号生成电路的停止脉冲信号线的第三输入端子。
5.如权利要求4所述的显示设备，其特征在于，所述第一栅极驱动器中所包括的触发器电路和传输信号生成电路与所述第二栅极驱动器中所包括的触发器电路和传输信号生成电路具有相同的电路结构。
6.如权利要求4所述的显示设备，其特征在于，所述第k个触发器电路的第三输入端子经由所述第k个触发器电路的停止脉冲信号线电连接到所述第k个传输信号生成电路的输出端子，以及其中所述第k+Ι个触发器电路的第三输入端子经由所述第k+Ι个触发器电路的停止脉冲信号线电连接到所述第k+Ι个传输信号生成电路的输出端子。
7.如权利要求4所述的显示设备，其特征在于，所述第k个触发器电路的第三输入端子经由所述第k个触发器电路的停止脉冲信号线电连接到所述第k+Ι个触发器电路的输出端子，以及其中所述第k+Ι个触发器电路的第三输入端子经由所述第k+Ι个触发器电路的停止脉冲信号线电连接到所述第k+2个触发器电路的输出端子。
8.如权利要求4所述的显示设备，其特征在于，所述第k个传输信号生成电路的第三输入端子经由所述第k个传输信号生成电路的停止脉冲信号线电连接到所述第k+2个触发器电路的输出端子，以及其中所述第k+Ι个传输信号生成电路的第三输入端子经由所述第k+Ι个传输信号生成电路的停止脉冲信号线电连接到所述第k+3个触发器电路的输出端子。
9.如权利要求4所述的显示设备，其特征在于，所述第k个传输信号生成电路的第三输入端子经由所述第k个传输信号生成电路的停止脉冲信号线电连接到所述第k+Ι个传输信号生成电路的输出端子，以及其中所述第k+Ι个传输信号生成电路的第三输入端子经由所述第k+Ι个传输信号生成电路的停止脉冲信号线电连接到所述第k+2个传输信号生成电路的输出端子。
10.一种包括如权利要求4所述的显示设备的电子设备。
全文摘要
本发明的目的在于，提供一种可有利地显示图像而没有延迟信号或失真信号的显示设备。显示设备包括第一栅极驱动器和第二栅极驱动器。第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路。触发器电路和传输信号生成电路两者都是以半个时钟周期延迟输出被输入到第一输入端子的信号的电路。另外，传输信号生成电路的输出端子直接连接到下一级中的触发器电路的第一输入端子。因此，从传输信号生成电路输入到触发器电路的信号的延迟和失真可降低。
文档编号G09G3/20GK102414735SQ20108002002
公开日2012年4月11日 申请日期2010年5月17日 优先权日2009年6月25日
发明者梅崎敦司 申请人:株式会社半导体能源研究所
技术领域：
本发明的实施例涉及通过有源矩阵模式驱动的显示设备和包括该显示设备的电子设备。
背景技术：
通过有源矩阵模式驱动的显示设备包括用作像素中的开关的元件(诸如晶体管)、当开关导通时电连接到像素并将图像信号输出到像素的驱动电路(源极驱动器)、以及控制开关的开关切换的驱动电路(栅极驱动器)。此外，晶体管不仅用作像素中的开关，而且可构成栅极驱动器。因此，开发了一种包括像素中的开关和栅极驱动器的显示设备，开关和栅极驱动器使用晶体管来形成，这些晶体管使用设置在绝缘衬底上的非单晶半导体来形成。以上栅极驱动器被设置成接近显示设备的像素部。然而，设置成接近像素部一侧的栅极驱动器导致显示部分离一侧比另一侧近。由此，开发了一种具有置于像素部的左右两侧中的多个栅极驱动器的显示设备，这些栅极驱动器通过划分一个栅极驱动器来形成 (例如，参见专利文献1)。
图10示出专利文献1所公开的显示设备的结构。在图10所示的显示设备中，第一栅极驱动器1002A和第二栅极驱动器1002B被设置成彼此相对，其中像素部1001夹在中间。第一栅极驱动器1002A的输出端子电连接到奇数栅极线。第一栅极驱动器1002B的输出端子电连接到偶数栅极线。即，第一栅极驱动器1002A控制源极驱动器和置于像素部 1001的奇数线中的像素之间的电连接，而第二栅极驱动器1002B控制源极驱动器和置于像素部1001的偶数线中的像素之间的电连接。此外，第一栅极驱动器1002A和第二栅极驱动器1002B各自包括多个移位寄存器。 第一移位寄存器(SRC1)的输出端子经由第一栅极线IOOS1电连接到第二移位寄存器(SRC2) 的输入端子之一。第二移位寄存器(SRC2)的输出端子经由第二栅极线100 电连接到第三移位寄存器(SRC3)的输入端子之一。以类似方式，第k个移位寄存器(SRCk)的输出端子经由第k条栅极线100 电连接到第k+Ι个移位寄存器(SRCk+1)的输入端子之一。即，源极驱动器和设置在一条线中的像素之间的电连接信号被用作移位寄存器的起动脉冲信号，该移位寄存器的输出端子连接到设置在下一条线中的像素。[参考文献][专利文献1]日本专利No. 4163416发明的公开内容在像素部中延伸的栅极线具有不同的寄生电容和寄生电阻。具体而言，当像素部变成高质量时，栅极线保持的寄生电容和寄生电阻的影响变大。如上所述，在图10所示的显示设备中，经由栅极线输入移位寄存器的起动脉冲信号。因此，可以说在图10所示的显示设备中，由于清晰度和尺寸增大信号极有可能成为延迟或失真信号。鉴于上述问题，本发明的实施例的目的在于，提供一种能够有利地显示图像的显示设备。此外，本发明的实施例的目的在于，提供一种其栅极驱动器使用单极晶体管来构成的显示设备。此外，本发明的实施例的目的在于，提供一种包括其电路面积减少的栅极驱动器的显示设备。本发明的实施例是一种显示设备。显示设备包括被设置成彼此平行或大致平行的多条栅极线、电连接到奇数行中的每条栅极线的第一栅极驱动器、以及电连接到偶数行中的每条栅极线的第二栅极驱动器。第一栅极驱动器包括第k个触发器电路和第k个传输信号生成电路(k是大于或等于3的奇数)。在第k个触发器电路中，输出端子电连接到第 k条栅极线，第一输入端子电连接到第k-2个传输信号生成电路的输出端子，第二输入端子电连接到时钟信号线，并且第三输入端子电连接到第k个触发器电路的停止脉冲信号线。 在第k个传输信号生成电路中，输出端子电连接到第k+2个触发器电路的第一输入端子，第一输入端子电连接到第k个触发器电路的输出端子，第二输入端子电连接到反相时钟信号线，并且第三输入端子电连接到第k个传输信号生成电路的停止脉冲信号线。第二栅极驱动器包括第k+Ι个触发器电路和第k+Ι个传输信号生成电路，在第k+Ι个触发器电路中，输出端子电连接到第k+Ι条栅极线，第一输入端子电连接到第k-Ι个传输信号生成电路的输出端子，第二输入端子电连接到反相时钟信号线，并且第三输入端子电连接到第k+Ι个触发器电路的停止脉冲信号线。在第k+Ι个传输信号生成电路中，输出端子电连接到第k+3 个触发器电路的第一输入端子，第一输入端子电连接到第k+1个触发器电路的输出端子， 第二输入端子电连接到时钟信号线，并且第三输入端子电连接到第k个传输信号生成电路的停止脉冲信号线。此外，其中第k个触发器电路的结构与第k个传输信号生成电路的结构相同的显示设备也是本发明的一个实施例。注意，以上停止脉冲信号线是将停止脉冲信号输入到每个电路的布线。具体而言，第k个传输信号生成电路的输出信号可被用作第k个触发器电路的停止脉冲信号。替换地，第k+Ι个触发器电路的输出信号可被用作第k个触发器电路的停止脉冲信号。类似地，第k+2个触发器电路的输出信号可被用作第k个传输信号生成电路的停止脉冲信号。替换地，第k+Ι个传输信号生成电路的输出信号可被用作第k个传输信号生成电路的停止脉冲信号。另外，包括具有以上结构的显示设备的电子设备也是本发明的一个实施例。设置在本发明实施例的显示设备中的第一栅极驱动器和第二栅极驱动器包括传输信号生成电路，该传输信号生成电路使输入信号以半个时钟周期延迟输出。因此，可设置一种可有利地显示图像而没有延迟或失真信号的显示设备。附图简述在附图中图1示出实施例1中所述的显示设备；
图2示出实施例1中所述的栅极驱动器的结构；图3示出实施例1中所述的栅极驱动器的时序图；图4示出实施例2中所述的电路结构的具体示例；图5示出实施例2中所述的电路的时序图；图6示出实施例3中所述的电路结构的具体示例；图7A和7B各自示出实施例3中所述的逆变器电路的具体示例；图8示出实施例4中所述的电路结构的具体示例；图9A和9B各自示出实施例4中所述的控制电路的具体示例；图10示出专利文献1中所述的栅极驱动器的结构；图IlA至IlF各自示出实施例6中所述的电子设备的具体示例；图12A至12D各自示出实施例6中所述的电子设备的具体示例；图13A至13D各自示出实施例6中所述的电子设备的具体示例；图14A示出常规电路结构而图14B示出示例1中所述的本说明书的电路结构；以及图15示出常规栅极驱动器的触发器电路的输出信号和示例1中描述的本说明书中所公开的栅极驱动器的触发器电路的输出信号。实现本发明的最佳模式在下文中，将参考附图详细描述本发明的实施例和示例。注意，本发明不限于以下描述，并且本领域技术人员将容易理解，可在不背离本发明精神与范围的情况下进行各种改变和修改。因此，本发明不应被解释为受限于以下实施例和示例的描述。(实施例1)实施例1描述了作为本发明的实施例的显示设备的示例。具体而言，将参考图1、 图2和图3描述包括第一栅极驱动器和第二栅极驱动器的有源矩阵显示设备。[显示设备的结构的示例]图1示出有源矩阵显示设备100。显示设备100包括像素部101、源极驱动器102、 第一栅极驱动器103A、第二栅极驱动器103B、被设置成彼此平行或大致平行的m(m是正整数)条源极线KM1到104m、以及被设置成彼此平行或大致平行的η (η是正整数)条栅极线 105!到10\。注意，像素部101被设置在显示设备100的中央部。源极驱动器102被设置成接近像素部101的一侧。第一栅极驱动器103Α和第二栅极驱动器10 被设置成接近像素部101的其他侧，并且被设置成彼此相对、其中像素部101夹在中间。此外，源极驱动器 102经由m条源极线KM1到104m电连接到像素部101。第一栅极驱动器103A经由η条栅极线IOS1到10 中的奇数源极线电连接到像素部101。第二栅极驱动器10 经由η条栅极线IOS1到10 中的偶数源极线电连接到像素部101。另外，信号(时钟信号、起动脉冲信号等)经由柔性印刷电路106A和106B从外部输入到源极驱动器102、第一栅极驱动器103A、以及第二栅极驱动器10;3B。此外，像素部101包括nXm个像素107n到107 。注意，像素107n到107 被排列成η行和m列。另外，m条源极线KM1到104m各自电连接到排列在同一行中的η个像素。 换言之，排列在i行和j列(i和j是正整数)(1彡i彡η并且1彡j彡m)中的像素IOSij 电连接到源极线104」和栅极线105”
S卩，源极驱动器102经由m条源极线KM1到104m电连接到像素部101中所包括的每个像素。第一栅极驱动器103A经由η条栅极线IOS1到10 中的奇数栅极线电连接到排列在像素部101的奇数行中的每个像素。第二栅极驱动器10 经由η条栅极线IOS1到 10 中的偶数栅极线电连接到排列在像素部101的偶数行中的每个像素。[显示设备的操作示例]在显示设备100中，源极驱动器102是将图像信号输出到像素部101中所包括的像素107n到107 的电路。第一栅极驱动器103A和第二栅极驱动器B是控制源极驱动器 102和像素107n到107 之间的电连续性的电路。显示设备100根据输入到ηXm个像素107η到107 的图像信号来显示像素部101 中的图像。在下文中描述显示设备100的具体操作。首先，第一栅极驱动器103Α选择排列在第一行中的m个像素(源极驱动器102和排列在第一行中的m个像素电连接)；随后，将图像信号经由源极线KM1到⑴乂输入到排列在第一行中的m个像素107n到107lm。接着，第二栅极驱动器10 选择排列在第二行中的m个像素；随后，将图像信号经由源极线KM1到104m输入到排列在第二行中的m个像素 10721到1072m。此后，第一栅极驱动器103A和第二栅极驱动器10 以类似方式交替地选择每一行中的m个像素。显示设备100通过随后所执行的以上操纵来显示图像。[栅极驱动器的结构示例]图2是示出有源矩阵显示设备100中所包括的第一栅极驱动器103A和第二栅极驱动器10 的详细结构示例的框图。第一栅极驱动器103A和第二栅极驱动器10 各自包括多个触发器电路和多个传输信号生成电路，这些触发器电路和传输信号生成电路具有至少三个输入端子和一个输出端子。在第一栅极驱动器103A中所包括的第一触发器电路(F1)中，输出端子电连接到第一栅极线1051;第一输入端子电连接到第一起动脉冲信号(SPl)线，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第一触发器电路的停止脉冲信号 (STP(F1))线。此外，在第一栅极驱动器103A中所包括的第一传输信号生成电路(T1)中，输出端子电连接到第三触发器电路(F3)的第一输入端子，第一输入端子电连接到第一触发器电路 (F1)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第一传输信号生成电路的停止脉冲信号(STP(T1))线。在第二栅极驱动器10 中所包括的第二触发器电路(F2)中，输出端子电连接到第二栅极线10 ，第一输入端子电连接到第二起动脉冲信号(SP》线，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第二触发器电路的停止脉冲信号 (STP(F2))线。此外，在第二栅极驱动器10 中所包括的第二传输信号生成电路(T2)中，输出端子电连接到第四触发器电路(未示出)的第一输入端子，第一输入端子电连接到第二触发器电路(F2)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第二传输信号生成电路的停止脉冲信号(STP(T2))线。在第一栅极驱动器103A中所包括的第k(k是大于或等于3的奇数)个触发器电路(Fk)中，输出端子电连接到第k条栅极线105k，第一输入端子电连接到第k-2个传输信号生成电路(Tk_2)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第k个触发器电路的停止脉冲信号(STP(Fk))线。此外，在第一栅极驱动器103A中所包括的第k个传输信号生成电路(Tk)中，输出端子电连接到第k+2个触发器电路(Fk+2)，第一输入端子电连接到第k个触发器电路(!\)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第k 个传输信号生成电路的停止脉冲信号(STP(Tk))线。在第二栅极驱动器10 中所包括的第k+Ι个触发器电路(Fk+1)中，输出端子电连接到第k+Ι个栅极线l(^k+1，第一输入端子电连接到第k-Ι个传输信号生成电路(Tlri)的输出端子，第二输入端子电连接到反相时钟信号(CKB)线，并且第三输入端子电连接到第k+1 个触发器电路的停止脉冲信号(STP(Fk+1))线。此外，在第二栅极驱动器10 中所包括的第k+Ι个传输信号生成电路(Tk)中，输出端子电连接到第k+3个触发器电路(Fk+3)，第一输入端子电连接到第k+Ι个触发器电路 (Fk+1)的输出端子，第二输入端子电连接到时钟信号(CK)线，并且第三输入端子电连接到第k+Ι个传输信号生成电路的停止脉冲信号(STP(Tk+1))线。第一栅极驱动器103A中所包括的以上多个触发器电路和多个传输信号生成电路以及第二栅极驱动器10 中所包括的以上多个触发器电路和多个传输信号生成电路在电连接关系中有相似点和不同点。在下文中描述具体差异。首先，在下文中描述第一栅极驱动器中所包括的触发器电路和传输信号生成电路与第二栅极驱动器中所包括的触发器电路和传输信号生成电路之间的电连接关系的差异。在第一栅极驱动器103A中，触发器电路的第二输入端子电连接到时钟信号(CK) 线，并且传输信号生成电路的第二输入端子电连接到反相时钟信号(CKB)线。另一方面，在第二栅极驱动器1(X3B中，触发器电路的第二输入端子电连接到反相时钟信号(CKB)线，并且传输信号生成电路的第二输入端子电连接到时钟信号(CKB)线。接着，在下文中描述触发器电路和传输信号生成电路的电连接关系的差异。当第一触发器电路(F1)的输出端子连接到第一栅极线IOS1时，触发器电路的输出端子电连接到设置在同一行中的栅极线。另一方面，当第一传输信号生成电路(T1)的输出端子电连接到第三触发器电路(F3)的第一输入端子时，传输信号生成电路的输出端子电连接到设置在下一级中的触发器电路的第一输入端子。注意，没有上一级中的传输信号电路的第一触发器电路(F1)和第二触发器电路(F2)的第一输入端子分别电连接到第一起动脉冲信号(SPl)线和第二起动脉冲信号(SP2)线。另外，所有触发器电路和所有传输信号生成电路的第三输入端子各自电连接到相应的停止脉冲信号(STP)线。[栅极驱动器的操作的示例]图3是时序图。注意，在图3中，示出时钟信号(CK)、反相时钟信号(CKB)、第一起动脉冲信号(SPl)、第二起动脉冲信号(SP2)、第一触发器电路的输出信号(F1OUT)到第四触发器电路的输出信号(F4OUT)、以及第一传输信号生成电路的输出信号(T1OUT)到第四传输信号生成电路的输出信号(T4OUT)。注意，时钟信号(CK)是以恒定频率在高(在下文中称为H)电平和低(在下文中称为L)电平之间振荡的信号。反相时钟信号(CKB)是其电平从时钟信号的电平反相的信号。在周期Tl中，第一起动脉冲信号(SPl)变成H电平，并且H电平信号被输入到第一触发器电路(F1)的第一输入端子。在周期T2中，第二起动脉冲信号(SP》变成H电平，并且H电平信号被输入到第二触发器电路(F2)的第一输入端子。另外，从第一触发器电路(F1)输出H电平信号。注意， 从第一触发器电路(F1)输出的H电平信号经由第一栅极线IOS1输入到排列在像素部101 中的第一行中的像素107n到107lm中的每一个因此，排列在第一行中的像素107n到107lm 各自和源极驱动器102电连接，以使图像信号从源极驱动器102输入到排列在第一行中的像素107n到107lm中的每一个。此外，从第一触发器电路(F1)输出的H电平信号被输入到第一传输信号生成电路(T1)的第一输入端子。在周期T3中，从第二触发器电路(F2)输出H电平信号。当第一触发器电路(F1) 的输出信号处于H电平时，从第二触发器电路(F2)输出的H电平信号经由第一栅极线10 输入到排列在像素部101的第二行中的像素10721到107%中的每一个。因此，排列在第二行中的像素10721到107&各自和源极驱动器102电连接，以使图像信号从源极驱动器102 输入到排列在第二行中的像素10721到107&中的每一个。另外，从第一传输信号生成电路 (T1)输出H电平信号并将其输入到第三触发器电路(F3)的第一输入端子。从周期T4，重复上述操作。即，从来自第三触发器电路(F3)的下一个触发器电路顺序输出H电平信号，以使图像信号输入到每一行中所排列的多个像素。本实施例中所描述的显示设备是包括第一栅极驱动器和第二栅极驱动器的有源矩阵显示设备。此外，第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路。触发器电路和传输信号生成电路两者都是以半个时钟周期延迟输出被输入到第一输入端子的信号的电路。另外，传输信号生成电路的输出端子直接连接到下一级中的触发器电路的第一输入端子。因此，从传输信号生成电路输入到触发器电路的信号的延迟和失真可降低。注意，在本实施例中，描述了包括一个源极驱动器和两个栅极驱动器的显示设备的示例。然而，本发明的实施例不限于该结构。例如，以下结构也是本发明的实施例之一 其中显示设备只包括两个栅极驱动器且从外部输入图像信号的结构，其中显示设备包括两个源极驱动器和两个栅极驱动器且从两个源极驱动器输入图像信号的结构，以及其中每个像素经由两条栅极线电连接到栅极驱动器的结构。(实施例2)在实施例2中，参考图4和图5描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例。具体而言，示出使用晶体管来形成触发器电路和传输信号生成电路的示例。注意，由于晶体管的源极端子和漏极端子取决于晶体管的结构、操作条件等而改变，因此难以定义哪一个是源极端子或漏极端子。因此，在下文中，源极端子和漏极端子中的一个被称为第一端子而另一个被称为第二端子，以作区分。[电路结构的示例]图4是示出可应用于实施例1中所述的第一栅极驱动器103A中所包括的第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的电路的示例的示图。注意，实施例2中所述的第k个触发器电路(Fk)包括第一晶体管401到第四晶体管104，并且第k个传输信号生成电路(Tk)包括第五晶体管405到第八晶体管408。另外，在实施例2中，第k个传输信号生成电路的输出信号(TkOUT)被用作第k个触发器电路的停止脉冲信号(STP(Fk))。 第k+2个触发器电路的输出信号(Fk+20UT)被用作第k个传输信号生成电路的停止脉冲信号(STP (Tk))。在第一晶体管401中，栅极端子和第一端子电连接到第k-2个传输信号生成电路的输出端子(未示出)。第二晶体管402的栅极端子电连接到第k个传输信号生成电路(Tk)的输出端子， 第二晶体管402的第一端子电连接到地电位(VSQ线，并且第二晶体管402的第二端子电连接到第一晶体管401的第二端子。第三晶体管403的栅极端子电连接到第一晶体管401的第二端子和第二晶体管 402的第二端子，第三晶体管403的第一端子电连接到时钟信号(CK)线，并且第三晶体管 403的第二端子电连接到第k个传输信号生成电路(Tk)的第一输入端子。第四晶体管404的栅极端子电连接到第k个传输信号生成电路(Tk)的输出端子， 第四晶体管404的第一端子电连接到地电位(VSS)线，并且第四晶体管404的第二端子电连接到第k个传输信号生成电路(Tk)的第一输入端子和第三晶体管403的第二端子。第五晶体管405的栅极端子和第一端子电连接到第k个触发器电路(Fk)的输出端子。第六晶体管406的栅极端子电连接到第k+2个触发器电路(未示出)的输出端子， 第六晶体管406的第一端子电连接到地电位(VSQ线，并且第六晶体管406的第二端子电连接到第五晶体管405的第二端子。第七晶体管407的栅极端子电连接到第五晶体管405的第二端子和第六晶体管 406的第二端子，第七晶体管407的第一端子电连接到反相时钟信号(CKB)线，第七晶体管 407的第二端子电连接到第k个触发器电路(Fk)的第三输入端子和第k+2个触发器电路的第一输入端子(未示出)。第八晶体管408的栅极端子电连接到第k+2触发器电路的输出端子(未示出)，第八晶体管408的第一端子电连接到地电位(VSQ线，并且第八晶体管408的第二端子电连接到第k个触发器电路(Fk)的第三输入端子、第k+2个触发器电路的第一输入端子(未示出)、以及第七晶体管407的第二端子。如图4所示，相同电路结构可应用于第k个触发器电路(!\)和第k个传输信号生成电路(Tk)。注意，在设计电路时优选考虑以下所述的点。第k个触发器电路(!\)是用于驱动第k条栅极线的电路。第k个传输信号生成电路(Tk)是用于驱动第k+2个触发器电路的电路。第k条栅极线具有不同寄生电容和寄生电阻，如上所述。因此，第k个触发器电路(Fk)的负载比第k个传输信号生成电路(Tk)的负载重。即，当设计以上电路时，第一晶体管401的电流驱动能力优选高于第五晶体管405的电流驱动能力。例如，第一晶体管401的沟道宽度可比第五晶体管405的沟道宽度大。出于相同原因，优选第二晶体管402的电流驱动能力比第六晶体管406的电流驱动能力高，第三晶体管403的电流驱动能力比第七晶体管407的电流驱动能力高，并且第四晶体管404 的电流驱动能力比第八晶体管408的电流驱动能力高。例如，通过使沟道宽度与沟道长度的比率(沟道宽度/沟道长度(W/L))更大，电流驱动能力可更高。
此外，在第k个触发器电路(Fk)中所包括的第一晶体管401到第四晶体管404中， 对驱动第k条栅极线直接作出贡献的第三晶体管403优选具有最高的电流驱动能力。类似的，在第k个传输信号生成电路(Tk)中所包括的第五晶体管405到第八晶体管408中，对驱动第k+2个触发器电路直接作出贡献的第七晶体管407优选具有最高的电流驱动能力。另外，图4所示的电路结构可应用于第一栅极驱动器103A中所包括的第一触发器电路(F1)和第一传输信号生成电路0\)。注意，在第一触发器电路(F1)中，与图4所示的结构的不同之处在于第一晶体管401的栅极端子和第一端子电连接到第一起动脉冲信号 (SPl)线。此外，图4所示的电路结构可应用于第二栅极驱动器10 中所包括的第k+Ι个触发器电路(Fk+1)和第k+Ι个传输信号生成电路(Tk+1)。注意，在第k+Ι个触发器电路(Fk+1) 和第k+1个传输信号生成电路(Tm)中，与图4所示的结构的不同之处在于第三晶体管403 的第一端子电连接到反相时钟信号(CKB)线、以及第七晶体管407的第一端子电连接到时钟信号(CK)线。另外，图4所述的电路结构可应用于第二栅极驱动器10 中所包括的第二触发器电路(F2)和第二传输信号生成电路(T2)。注意，在第二触发器电路(F2)和第二传输信号生成电路(T2)中，与图4的差异如下第一晶体管401的栅极端子和第一端子电连接到第二起动脉冲信号(SP2)线，晶体管403的第一端子电连接到反相时钟信号(CKB)线，以及第七晶体管407的第一端子电连接到时钟信号(CK)线。注意，在实施例2中，第k+2个触发器电路的输出信号(Fk+20UT)被用作第k个传输信号生成电路的停止脉冲(STP(Tk))。因此，对于排列在η个行中的多个像素，第n+1个触发器电路需要设置为第一栅极驱动器103A中的哑(dummy)电路，并且第n+2个触发器电路需要设置为第二栅极驱动器10 中的哑电路。注意，作为哑电路，可使用只为传输信号生成电路供应停止脉冲信号且不驱动栅极线的触发器电路。替换地，通过设置对与 电路一起显示不作贡献的布线(现栅极线)，为传输信号生成电路供应停止脉冲信号并驱动布线的触发器电路可被用作现电路。[电路操作的示例]图5是图4所示的第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的输入信号和输出信号的时序图。在下文中描述第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的操作。在周期tl中，第k-2个传输信号生成电路的输出信号(Tk_20UT)变成H电平。由此，二极管接法的第一晶体管401导通，并且第三晶体管403的栅极端子的电位增至H电平。因此，周期tl中处于L电平的时钟信号(CK)被输出为第k个触发器电路的输出信号 (FkOUT)。在周期t2中，第k-2个传输信号生成电路的输出信号(Tk_20UT)变成L电平，并且时钟信号(CK)变成H电平。由此，二极管接法的第一晶体管401截止，因此处于浮动状态的第三晶体管403的栅极端子的电位通过输入到第三晶体管403的第一端子的H电平信号 (引导操作)升高并且进一步增高。此外，第三晶体管403保持ON(导通)，并且H电平信号被输出为第k个触发器电路(Fk)的输出信号(FkOUT)。该H电平信号被输入到第五晶体管405的栅极端子和第一端子。由此，二极管接法的第五晶体管405导通，因此第七晶体管407的栅极端子的电位增至H电平。因此，在周期t2中处于L电平的反相时钟信号(CKB) 被输出为第k个传输信号生成电路(Tk)的输出信号(TkOUT)。在周期t3中，时钟信号变成L电平，并且反相时钟信号(CKB)变成H电平。由此， 二极管接法的第五晶体管405截止；因此处于浮动状态的第七晶体管407的栅极端子的电位通过输入到第七晶体管407的第一端子的H电平信号(引导操作)来升高并且进一步增高。此外，第七晶体管407保持导通，并且H电平信号被输出为第k个传输信号生成电路 (Tk)的输出信号(TkOUT)。该H电平信号被输入到第二晶体管402和第四晶体管404的栅极端子。由此，第二晶体管402导通，并且第三晶体管403的栅极端子的电位变成L电平。 因此，第三晶体管403截止。另外，由于第四晶体管404导通，因此L电平信号被输出为第 k个触发器电路(!\)的输出信号(FkOUT)。在周期t4中，第k+2个触发器电路的输出信号(Fk+20UT)变成H电平。由此，第六晶体管406导通，并且第七晶体管407的栅极端子的电位变成L电平。因此，第七晶体管 407截止。此外，由于第八晶体管408也导通，因此L电平信号被输出为第k个传输信号生成电路(Tk)的输出信号(TkOUT)。注意，以下电路的电路操作与上述第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)的电路操作相同第一触发器电路和第一传输信号生成电路，第k+Ι个触发器电路和第k+Ι个传输信号生成电路，以及第二触发器电路和第二传输信号生成电路。[变体示例]在实施例2中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路 (Fk+2)的输出信号分别用作第k个触发器电路的停止脉冲信号(STP(Fk))和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例2的结构不限于此。例如，第k+Ι个触发器电路(Fk+1)的输出信号和第k+Ι个传输信号生成电路(Tk+1) 的输出信号分别用作第k个触发器电路的停止脉冲信号(STP(Fk))和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。在此情况下，第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))与以上结构中的停止脉冲信号相比为延迟或失真信号。然而，由于在该周期中第k个触发器电路(Fk)的输出信号和第k个传输信号生成电路(Tk)的输出信号变成L电平，因此延迟或失真信号不提供严重的问题。(实施例3)在实施例3中，参考图6、图7A和图7B描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例，该具体示例与实施例2中所述具体示例不同。[电路结构的示例]图6示出可应用于实施例1中所述的第一栅极驱动器103A中所包括的第k个触发器电路( \)和第k个传输信号生成电路(Tk)的电路的示例。在实施例3中，第k个触发器电路(Fk)包括第一晶体管601到第五晶体管605和逆变器电路600，并且第k个传输信号生成电路(Tk)包括第六晶体管606到第八晶体管608。注意，换言之，图6所示的电路如下逆变器电路600和第五晶体管605被添加到图4所示的第k个触发器电路的(Fk)，并且第八晶体管408从图4所示的第k个传输信号生成电路(Tk)中去除。第一晶体管601、第二晶体管602和第三晶体管603之间的电连接关系与图4所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。
逆变器电路600的输入端子电连接到第一晶体管601的第二端子、第二晶体管602 的第二端子、以及第三晶体管603的栅极端子。第四晶体管604的栅极端子电连接到逆变器电路600的输出端子，第四晶体管604 的第一端子电连接到地电位(VSS)线，并且第四晶体管604的第二端子电连接到第三晶体管603的第二端子和第k个传输信号生成电路(Tk)的第一输入端子。第五晶体管605的栅极端子电连接到逆变器电路600的输出端子，第五晶体管605 的第一端子电连接到地电位(VSQ线，并且第五晶体管605的第二端子电连接到第一晶体管601的第二端子、第二晶体管602的第二端子、第三晶体管603的栅极端子和逆变器电路 600的输入端子。图6所示的第k个传输信号生成电路(Tk)是第八晶体管408从图4所示的第k个传输信号生成电路(Tk)中去除的电路。其他晶体管之间的电连接关系与图4所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。注意，图6所示的电路需要以下所述地设计。图6所示的电路需要设计成当H电平信号输入至第k个触发器电路(Fk) ( 二极管接法的第一晶体管601)时，H电平信号确保被输入到逆变器电路600的输入端子。更具体地，第一晶体管601的电流驱动能力需要比第五晶体管605的电流驱动能力高。例如，第一晶体管601的沟道宽度需要比第五晶体管605的沟道宽度大。此外，在图5所示的周期t4中，第k个传输信号生成电路的输出信号(TkOUT)变成L电平。更具体地，第八晶体管608的电流驱动能力需要比第七晶体管607的电流驱动能力高。由此，在以下操作之前，第k个传输信号生成电路的输出信号(TkOUT)在周期t4中可降低到等于反相时钟信号(CKB)电平的L电平H电平信号被输入到第七晶体管607的栅极端子，第七晶体管607导通，地电位(VSQ被输入到第八晶体管608的栅极端子，并且随后第八晶体管608截止。此外，在设计图6所示的电路时优选考虑实施例2中的描述。S卩，优选第一晶体管601的电流驱动能力比第六晶体管606的电流驱动能力高，第二晶体管602的电流驱动能力比第七晶体管607的电流驱动能力高，并且第三晶体管603 的电流驱动能力比第八晶体管608的电流驱动能力高。此外，在第k个触发器电路(Fk)中所包括的第一晶体管601到第五晶体管605中， 优选第三晶体管603具有最高的电流驱动能力。另外，在第k个传输信号生成电路(Tk)中所包括的第六晶体管606到第八晶体管608中，优选第八晶体管608具有最高的电流驱动能力。注意，尽管图6只示出第k个触发器电路Og和第k个传输信号生成电路(Tk)， 但图6中的电路还可应用于第k+Ι个触发器电路、第k+Ι个传输信号生成电路等。注意，如实施例2中所述，端子的部分电连接关系是不同的。对实施例2的描述适用于电连接关系的具体差异。图7A和7B是示出可应用于图6所示的逆变器电路600的电路的具体示例的示图。 注意在图7A和7B中，“IN”所表示的布线是输入布线，而“OUT”所表示的布线是输出布线。图7A所示的逆变器电路600A包括二极管接法的晶体管701A和晶体管702A。晶体管701A的栅极端子和第一端子电连接到电源(VDD)线，并且晶体管701A的第二端子电连接到逆变器电路600A的输出端子。晶体管702A的栅极端子电连接到逆变器电路600A的输入端子，晶体管702A的第一端子电连接到地电位(VSQ线，并且晶体管702A的第二端子电连接到逆变器电路600A 的输出端子和晶体管701A的第二端子。由于使用两个晶体管701A和701B来形成图7A所示的逆变器电路600A，因此可使电路面积的增加最小化。注意，在图7A所示的逆变器电路600A应用于图6中的逆变器电路600的情况下， 电路需要被设计成使输出信号在晶体管702A导通时处于L电平。更具体地，晶体管702A 的电流驱动能力需要比晶体管701A的电流驱动能力高。例如，晶体管702A的沟道长度需要比晶体管701A的沟道长度小，或者晶体管702A的沟道宽度需要比晶体管701A的沟道宽度大。图7B所示的逆变器电路600B包括晶体管702B、晶体管70!3B、晶体管704B、以及二极管接法的晶体管701B。晶体管701B的栅极端子和第一端子电连接到电源(VDD)线。晶体管702B的栅极端子电连接到逆变器电路600B的输入端子，晶体管702B的第一端子电连接到地电位(VSQ线，并且晶体管702B的第二端子电连接到晶体管701B的第
二端子。晶体管70 的栅极端子电连接到晶体管701B的第二端子和晶体管702B的第二端子，晶体管7(X3B的第一端子电连接到电源电位(VDD)线，并且晶体管7(X3B的第二端子电连接到逆变器电路600B的输出端子。晶体管704B的栅极端子电连接到逆变器电路600B的输入端子，晶体管704B的第一端子电连接到地电位(VSQ线，并且晶体管704B的第二端子电连接到逆变器电路600B 的输出端子和晶体管70 的第二端子。在图7B所示的逆变器电路600B中，二极管接法的晶体管701B不直接连接到逆变器电路600B的输出端子。因此，可防止输出信号从电源电位(VDD)降低或从地电位(VSS) 增加。注意，在图7B所示的逆变器电路600B应用于图6中的逆变器电路600的情况下， 电路需要被设计成使晶体管70 在晶体管702B导通时截止。更具体地，晶体管702B的电流驱动能力需要比晶体管701B的电流驱动能力高。例如，晶体管702B的沟道长度需要比晶体管701B的沟道长度小，或者晶体管702B的沟道宽度需要比晶体管701B的沟道宽度大。[与实施例2中所述的电路的差异]图6所示的第k个触发器电路包括逆变器电路600和第五晶体管605，第五晶体管605的栅极端子电连接到逆变器电路600的输出端子，其第一端子电连接到地电位 (VSS)线，并且其第二端子电连接到逆变器电路600的输入端子。由此，一旦电连接到逆变器电路600的第五晶体管605导通，该第五晶体管605就总是导通。当第五晶体管605导通时，第三晶体管603的栅极端子的电位保持在地电位(VSS)。因此，即使当噪声进入第三晶体管603的栅极端子时，第三晶体管603也不导通。即，显示设备的图像或图片没有缺陷， 并且可实现显示设备的高性能。由于使用三个晶体管606到608来形成图6所示的第k个传输信号生成电路(Tk)，因此电路面积可减小。[变体示例]在实施例3中，描述了使用五个晶体管601到605和逆变器电路600所形成的触发器电路、以及使用三个晶体管606到608所形成的传输信号生成电路的示例。然而，实施例不限于这种结构。例如，第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)两者的结构可与图6所示的第k个触发器电路(Fk)或第k个传输信号生成电路(Tk)的结构相同。 此外，可通过组合实施例2中的电路(图4)和实施例3中的电路(图6)来形成触发器电路和传输信号生成电路。此外，在实施例3中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路(Fm)的输出信号分别应用于第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例3中的结构不限于这种结构。(实施例4)在实施例4中，参考图8、图9A和图9B描述可应用于实施例1中所述的触发器电路和传输信号生成电路的电路的具体示例，该具体示例与实施例2和3中的具体示例不同。[电路结构的示例]图8示出可应用于实施例1中描述的第一栅极驱动器103A中所包括的第k个触发器电路Og和第k个传输信号生成电路(Tk)的电路的示例。在实施例4中，第k个触发器电路(Fk)包括第一晶体管801到第五晶体管805和控制电路800，并且第k个传输信号生成电路(Tk)包括第六晶体管806到第九晶体管809。注意，换言之，图8所示的电路如下控制电路800和第五晶体管805被添加到图4所示的电路，并且第六晶体管806 (对应于图4中的第五晶体管405)的第一端子电连接到电源电位(VDD)线而非晶体管806的栅极端子。第一晶体管801、第二晶体管802和第三晶体管803之间的电连接关系与图4和图 6所示的电路中的电连接关系相同。因此，实施例2中的描述适用于此。控制电路800的第一输入端子电连接到第一晶体管801的第二端子、第二晶体管 802的第二端子、以及第三晶体管803的栅极端子，并且控制电路800的第二输入端子电连接到时钟信号(CK)线。第四晶体管804的栅极端子电连接到控制电路800的输出端子，第四晶体管804 的第一端子电连接到地电位(VSS)线，并且第四晶体管804的第二端子电连接到第三晶体管803的第二端子和第k个传输信号生成电路(Tk)的第一输入端子。第五晶体管805的栅极端子电连接到控制电路800的输出端子，第五晶体管805 的第一端子电连接到地电位(VSQ线，并且第五晶体管805的第二端子电连接到第一晶体管801的第二端子、第二晶体管802的第二端子、第三晶体管803的栅极端子和控制电路 800的第一输入端子。第六晶体管806的栅极端子电连接到第k个触发器电路(Fk)的输出端子，并且第六晶体管806的第一端子电连接到电源电位(VDD)线。第七晶体管807、第八晶体管808和第九晶体管809之间的电连接关系与图6所示的第六晶体管606、第七晶体管607和第八晶体管608之间的电连接关系相同。因此，实施例2中的描述适用于此。
15
注意，图8所示的电路需要以下所述地设计。图8所示的电路需要设计成当H电平信号输入至第k个触发器电路(Fk) ( 二极管接法的第一晶体管801)时，H电平信号确保被输入到控制电路800的输入端子。更具体地，第一晶体管801的电流驱动能力需要比第五晶体管805的电流驱动能力高。例如，第一晶体管801的沟道宽度需要比第五晶体管805的沟道宽度大。此外，在设计图8所示的电路时优选考虑实施例2中的描述。即，优选第一晶体管801的电流驱动能力比第六晶体管806的电流驱动能力高，第二晶体管802的电流驱动能力比第七晶体管807的电流驱动能力高，第三晶体管803的电流驱动能力比第八晶体管808的电流驱动能力高，并且第四晶体管804的电流驱动能力比第九晶体管809的电流驱动能力高。此外，在第k个触发器电路(Fk)中所包括的第一晶体管801到第五晶体管805中， 优选第三晶体管803具有最高的电流驱动能力。另外，在第k个传输信号生成电路(Tk)中所包括的第六晶体管806到第九晶体管809中，优选第八晶体管808具有最高的电流驱动能力。尽管图8只示出第k个触发器电路和第k个传输信号生成电路(Tk)，但图8 中的电路还可应用于第k+Ι个触发器电路(Fk+1)、第k+Ι个传输信号生成电路(Tk+1)等。注意，如实施例2中所述，端子的部分电连接关系是不同的。对实施例2的描述适用于电连接关系的具体差异。图9A和9B是示出可应用于图8所示的控制电路800的电路的具体示例的示图。 在图9A和9B中，“IN”所表示的布线是第一输入布线，“CK”所表示的布线是电连接到时钟信号(CK)线的第二输入布线，并且“OUT”所表示的布线是输出布线。图9A所示的控制电路800A包括电容器元件90IA和晶体管902A。电容器元件901A的端子中的一个电连接到时钟信号(CK)线，而另一个端子电连接到控制电路800A的输出端子。晶体管902A的栅极端子电连接到控制电路800A的第一输入端子，晶体管902A的第一端子电连接到地电位(VSS)线，并且晶体管902A的第二端子电连接到控制电路800A 的输出端子和电容器元件901A的另一端子。在图5中的周期t3之后，L电平信号被输入到控制电路800A的第一输入端子，并且晶体管902A截止。因此，控制电路800A的输出信号变成处于浮动状态。因此，输出被调谐到时钟信号(CK)的信号，作为控制电路800A的输出信号。注意，在图9A所示的控制电路800A应用于图8中的控制电路800的情况下，控制电路800A需要设计成当从周期t2到周期t3的切换发生时，其输出端子在电容器元件 90IA的端子之一的电位变成L电平之后变成浮动状态。图9B所示的控制电路800B包括晶体管902B、晶体管90!3B、晶体管904B以及二极管接法的晶体管901B。晶体管901B的栅极端子和第一端子电连接到时钟信号(CK)线。晶体管902B的栅极端子电连接到控制电路800B的第一输入端子，晶体管902B的第一端子电连接到地电位(VSQ线，并且晶体管902B的第二端子电连接到晶体管901B的
Λ-Λ- ~·丄山
弟一兄而子。
晶体管90 的栅极端子电连接到晶体管901B的第二端子和晶体管902B的第二端子，晶体管9(X3B的第一端子电连接到时钟信号(CK)线，并且晶体管9(X3B的第二端子电连接到控制电路800B的输出端子。晶体管904B的栅极端子电连接到控制电路800B的输入端子，晶体管904B的第一端子电连接到地电位(VSQ线，并且晶体管904B的第二端子电连接到控制电路800B的输出端子和晶体管90 的第二端子。注意，在图9B所示的控制电路800B应用于图8所示的控制电路800的情况下，电路需要设计成使晶体管9(X3B在晶体管902B ON时截止。更具体地，晶体管902B的电流驱动能力需要比晶体管901B的电流驱动能力高。例如，晶体管902B的沟道长度需要比晶体管901B的沟道长度小，或者晶体管902B的沟道宽度需要比晶体管901B的沟道宽度大。[与实施例2和3中所述的电路的差异]图9A和9B所示的控制电路800A和800B输出时钟信号(CK)或被调谐成时钟信号(CK)的信号。因此，即使当噪声进入第三晶体管803的栅极端子时，噪声也可在第四晶体管804和第五晶体管805导通时去除。此外，第四晶体管804和第五晶体管805不总是导通，由此可抑制第四晶体管804和第五晶体管805的恶化。即，显示设备的图像没有缺陷， 以使显示设备的性能和可靠性可增加。[变体示例]在实施例4中，描述了使用五个晶体管801到805和控制电路800所形成的触发器电路、以及使用四个晶体管806到809所形成的传输信号生成电路的示例。然而，实施例不限于这种结构。例如，第k个触发器电路(Fk)和第k个传输信号生成电路(Tk)两者的结构可与图8所示的第k个触发器电路(Fk)或第k个传输信号生成电路(Tk)的结构相同。此外，可通过组合实施例2中的电路(图4)或实施例3中的电路(图6)和实施例4中的电路(图8)来形成触发器电路和传输信号生成电路。此外，在实施例4中，第k个传输信号生成电路(Tk)的输出信号和第k+2个触发器电路(Fm)的输出信号分别应用于第k个触发器电路的停止脉冲信号(STP 和第k个传输信号生成电路的停止脉冲信号(STP(Tk))。然而，实施例4中的结构不限于这种结构。(实施例5)在实施例5中，描述了实施例2到4中所述的触发器电路和传输信号生成电路中所包括的晶体管的具体示例。作为晶体管，可使用利用各种材料和结构来形成的晶体管。即，对所使用的晶体管的类型没有限制。例如，可使用包含非单晶半导体膜的薄膜晶体管(TFT)等，非单晶硅膜以由非晶硅、多晶硅、微晶硅(也称为微晶、纳米晶、或半非晶)制成的膜为代表。将薄膜晶体管用于制造显示设备具有各种优点。由于薄膜晶体管可在比使用单晶硅来形成晶体管低的温度下形成，因此可实现显示设备的制造成本的降低或制造设备的尺寸的增大。此外，由于薄膜晶体管可在低温下制造，因此薄膜晶体管可在具有低耐热性的衬底上形成。因此，可使用具有低耐热性的透光衬底来形成晶体管。另外，由于薄膜晶体管的厚度薄，因此形成晶体管的膜的一部分可透光。因此，可增加孔径比。另外，MOS晶体管、结晶体管、双极型晶体管等可被用作晶体管。注意，可通过使用 MOS晶体管作为晶体管来减小晶体管的尺寸。替换地，使用双极晶体管作为晶体管允许大量
17的电流流动。因此，高速操作是可能的。注意，MOS晶体管和双极型晶体管可在一个衬底上形成。由此，可实现功耗减少、尺寸减小、高速工作等。注意，通过使用催化剂(例如，镍)来形成多晶硅，可进一步改善结晶度，并且可形成具有良好电特性的薄膜晶体管。因此，栅极驱动器电路、源极驱动器电路和信号处理电路 (例如，信号生成电路、伽马校正电路、或DA转换器电路)可在同一衬底上形成。此外，通过使用催化剂(例如，镍)来形成微晶硅，可进一步改善结晶度，并且可形成具有良好电特性的晶体管。此时，可通过只进行热处理而不进行激光照射来改善结晶度。 因此，栅极驱动器电路和源极驱动器电路的一部分(例如，模拟开关)可在同一衬底上形成。注意，在不针对结晶度进行激光照射的情况下，可抑制硅的结晶度的不均勻。由此，可显示具有经改善图像质量的图像。注意，在不使用催化剂(例如，镍)的情况下，可形成多晶硅及微晶硅。此外，优选改善整个硅的结晶度，但是实施例5不限于此。可只改善部分硅的结晶度。通过选择性激光照射等，可实现结晶度的选择性增加。例如，可用激光照射栅极驱动器、 源极驱动器等的一个区域。结果，可只在电路需要高速操作的区域中改善硅的结晶度。由于像素部分不需要在高速下驱动，因此即使当结晶度未改善时也可驱动像素电路而没有严重的问题；由此，结晶度改善的区域减少并且制造工艺变短。因此，改善产量，以使显示设备的制造成本可降低。另外，晶体管不限于使用硅形成的晶体管。作为晶体管，可采用使用诸如硅锗和砷化镓之类的化合物半导体、或诸如氧化锌以及包含铟和镓的氧化锌之类的氧化物半导体所形成的晶体管。此外，可采用包含由这种化合物半导体或氧化物半导体形成的薄膜的薄膜晶体管。由于薄膜晶体管可在低温下制造，因此例如晶体管可在室温下形成。因此，晶体管可在诸如塑料衬底或膜衬底之类的具有低耐热性的衬底上直接形成。注意，这种化合物半导体或氧化物半导体不仅可用于晶体管的沟道部分，而且可用于其他应用。例如，这种化合物半导体或氧化物半导体可用于布线、电阻器、像素电极、透光电极等。由于这种元件可与晶体管同时沉积或形成，因此显示设备的制造成本可降低。此外，包含有机半导体或碳纳米管的晶体管可被用作晶体管。因此，晶体管可在可弯曲的衬底上形成。使用这种衬底的显示设备可抗冲击。另外，晶体管的制造方法不受限制。作为制造方法，可采用光刻法、喷墨法、印刷法等。注意，由于在喷墨法和印刷法的制造期间未使用掩模(中间掩模)，因此可容易地改变晶体管的布局。此外，由于可在不使用抗蚀剂的情况下形成晶体管，因此材料成本可降低且步骤的数量可减少。另外，由于可在需要之处形成膜，因此不浪费材料。因此，成本可降低。替换地，可使用具有两个或两个以上栅极端子的多栅晶体管作为晶体管。在多栅结构的情况下，因为沟道区串联连接，所以可获得多个晶体管串联连接的结构。因此，在多栅结构的情况下，晶体管的截止电流可减小并且晶体管的耐压可增大(可改善可靠性)。作为晶体管，还可使用具有栅极端子在沟道区上方和下方形成的结构的晶体管。 通过在沟道区上方和下方设置栅极端子，获得多个晶体管并联连接的结构。即，沟道区增大。由此，电流的量增大。此外，通过采用栅极端子在沟道区上方和下方形成的结构，容易形成耗尽层；由此，可改善S值。另外，具有以下结构的晶体管可被用作为晶体管其中栅极端子在沟道区上方形成的结构、其中栅极端子在沟道区下方形成的结构、前向交错结构、反向交错结构、其中沟道区分成多个区域的结构、沟道区并联连接或串联连接的结构等。进一步替换地，可使用源极端子或漏极端子与沟道区(或其一部分)交叠的结构的晶体管作为晶体管。当使用其中源极端子或漏极端子与沟道区(或其一部分)交叠的结构时，可防止电荷在沟道区的一部分中累积，这可导致不稳定的操作。此外，设置有LDD区的结构可应用于晶体管。通过设置LDD区，晶体管的截止电流可减小并且晶体管的耐压可增大(可改善可靠性)。另外，通过设置LDD区，在晶体管在饱和区工作时即使当漏源电压改变时漏源电流改变也不会太大，从而可获得电压-电流特性的平坦斜率。注意，可使用各种衬底来形成晶体管。即，衬底的类型不限于特定类型。作为衬底，例如，可使用半导体衬底(例如，单晶衬底或硅衬底)、soi衬底、玻璃衬底、石英衬底，塑料衬底、金属衬底、不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、 附着膜、包含纤维材料的纸、基材料膜等。作为玻璃衬底的一个示例，可给出钡硼硅酸盐玻璃衬底、铝硼硅酸盐玻璃衬底、钠钙玻璃衬底等。对于柔性衬底，例如，可使用诸如塑料或丙烯酸之类的柔性合成树脂，塑料以聚对苯二甲酸乙二醇酯(PET)、聚乙烯萘甲醛(PEN)、及聚醚砜(PEQ为代表。附着膜的示例为使用聚丙烯、聚酯、乙烯、聚氟乙烯、聚氯乙烯等来形成的附着膜。基膜的示例为使用聚酯、聚酰胺、聚酰亚胺、无机气相沉积膜、纸等来形成的基膜。具体而言，当使用半导体衬底、单晶衬底、SOI衬底等来形成晶体管时，可形成特性、尺寸、形状等变化较少，高电流供应能力和小尺寸的晶体管。通过使用这些晶体管来形成电路，电路的功耗可减少或电路可高度集成。替换地，可使用一个衬底来形成晶体管，并且随后晶体管可被转移到另一衬底并设置在其上。除其上形成有晶体管的上述衬底之外，晶体管转移到的衬底的示例为纸衬底、 玻璃纸衬底、石衬底、木衬底、布衬底(包含自然纤维(例如，丝、棉、或麻)、合成纤维(例如，尼龙、聚亚安酯纤维、或聚酯纤维)、再生纤维(例如，醋酸纤维、铜氨丝、人造纤维、或再生聚酯纤维)等)、皮革衬底、橡胶衬底等。通过使用这种衬底，可形成特性良好的晶体管或功耗低的晶体管、以及耐用性高、耐热性高、重量轻、或厚度薄的设备。(实施例6)在实施例6中，参考图IlA到11F、图12A到12D、以及图13A到13D描述包括实施例1所述的显示设备的电子设备的示例。图IlA到IlF以及图12A到12D示出包括实施例1所述的显示设备的电子设备。 这些电子设备可包括外壳5000、显示部5001、扬声器5003、LED灯5004、操作键5005 (包括电源开关或操作开关)、连接端子5006、传感器5007 (具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、可见光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、 电流、电压、电功率、照射、流速、湿度、梯度、振荡、气味、或红外线的功能的传感器)、话筒 5008等。在这些电子设备中，实施例1中所述的显示设备被结合到显示部5001。图IlA示出移动计算机，除以上对象之外其可包括开关5009、红外线部5010等。 图IlB示出设置有存储介质的便携式图像再生设备(例如，DVD再生设备)，除以上对象之外其可包括第二显示部5002、存储介质读取部5011等。图IlC示出投影仪，除以上对象之外其可包括光源5033、投影透镜5034等。图IlD示出便携式游戏机，除以上对象之外其可包括存储介质读取部5011等。图IlE示出电视接收机，除以上对象之外其可包括调谐器、 图像处理部等。图IlF示出便携式电视接收机，除以上对象之外其可包括能够收发信号的充电器5017等。图12A示出显示器，除以上对象之外其可包括支承基底5018等。图12B 示出相机，除以上对象之外其可包括外部连接部5019、快门按钮5015、图像接收部5016等。 图12C示出计算机，除以上对象之外其可包括定点设备5020、外部连接部5019、读/写器 5021等。图12D示出移动电话，除以上对象之外其可包括天线、移动电话的一区段(1区段数字TV广播)部分接收服务的调谐器和移动终端等。图IlA到IlF以及图12A到12D所示的电子设备可具有各种功能，例如，在显示部上显示许多信息(例如，静止图像、移动图像、以及文字图像)的功能；触摸面板功能；显示日历、日期、时间等的功能；用许多软件(程序)控制处理的功能；无线通信功能；用无线通信功能连接到各种计算机网络的功能；用无线通信功能发射和接收许多数据的功能；以及读取存储在存储介质中的程序或数据并在显示部上显示程序或数据的功能。此外，包括多个显示部的电子设备可具有主要在一个显示部上显示图像信息而在另一显示部上显示文字信息的功能，通过在多个显示部上考虑视差显示图像来显示三维图像的功能等。此外，包括图像接收部的电子设备可具有拍摄静止图像的功能，拍摄移动图像的功能，自动或手动校正所拍摄图像的功能，将所拍摄图像存储在存储介质(外部存储介质、或集成在相机中的存储介质)中的功能，在显示部上显示所拍摄图像的功能等。注意，可针对图IlA到IlF 以及图12A到12D所示的电子设备设置的功能不限于此，并且电子设备可具有各种功能。参考图13A和13B描述结合到建筑物的电子设备的示例。图13A示出被结合到建筑物中的电子设备的示例。电子设备包括外壳5022、显示部5023、扬声器5025等。电子设备可用远程控制器50 操作。电子设备被结合到建筑物中作为壁挂型，并且可在不要求大空间的情况下设置。图1 示出被结合到建筑物中的电子设备的示例。电子设备包括显示部50 并在浴缸5027附近设置，以使浴缸中的人可观看显示部5(^6。注意，虽然在实施例6中将壁和浴缸作为建筑物的示例给出，但是实施例6不限于此。显示设备可设置在各种建筑物中。接着，参考图13C和13D描述电子设备被结合到移动对象中的示例。图13C示出电子设备被结合到汽车中的示例。电子设备包括显示部50 ，该显示部50 被结合到车体50 中。电子设备可显示与汽车的操作相关的信息或从汽车内部或外部输入的信息。注意，电子设备可具有导航功能。图13D示出设置在客机中的电子设备的示例。更具体地，图13D示出设置在客机的座位上方的天花板5030上的电子设备的应用。电子设备用铰链部5032结合到天花板 5030中，并且乘客可通过拉伸铰链部5032来观看显示部5031。电子设备具有通过乘客的操作来显示信息的功能。注意，虽然在实施例6中作为移动对象的示例描述了汽车和客机的主体，但是实施例6不限于此。可针对诸如两轮车辆、四轮车辆(包括汽车、公共汽车等)、火车(包括单轨铁路、铁路等)、船舶之类的各种对象设置电子设备。本实施例中所描述的电子设备表征为，具有用于显示一些信息的显示部且具有实施例1中所描述的、结合到显示部中的显示设备。
[示例 1]在示例1中，通过与常规示例的比较，用电路模拟来验证在包括传输信号生成电路的栅极驱动器中的对失真或延迟信号的抑制效果。图14A和14B分别示出本说明书中的常规栅极驱动器和栅极驱动器的电路模拟模型。图14A示出常规栅极驱动器的结构，其中每个触发器电路的输出信号用作下一个触发器电路的起动脉冲信号。图14B示出本说明书中的栅极驱动器的结构，其中传输信号生成电路设置在触发器电路之间。 在示例1中，在图4所示的电路用作触发器电路和传输信号生成电路的情况下，通过电路模拟来计算触发器电路的输出信号。注意，使用的计算软件是PSpice。此外，假定触发器电路和传输信号生成电路中所包括的晶体管的阈值电压是8V，并且其场效应迁移率是0.5cm7Vs。另外，假定IOOpF的寄生电容在每条栅极线中形成。此外，假定时钟信号的电压振幅是30V (H电平的电位是30V，而L电平的电位是0V)，接地电压是0V，并且时钟频率是 41. 7kHz (周期是 M μ S)。图15示出通过电路模拟所计算的触发器电路的输出信号。如图15所示，确认延迟和失真信号在本说明书中的栅极驱动器中减少。本申请基于2009年6月25日向日本专利局提交的日本专利申请S/ N. 2009-150617，该申请的全部内容通过引用结合于此。
权利要求
1.一种显示设备，包括设置成平行或基本平行的多条栅极线；电连接到所述多条栅极线的各奇数栅极线的第一栅极驱动器；以及电连接到所述多条栅极线的各偶数栅极线的第二栅极驱动器， 其中所述第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路，以及其中在所述第一栅极驱动器和第二栅极驱动器的每一个中，所述多个触发器电路中的一个经由所述多个传输信号生成电路中的一个电连接到所述多个触发器电路中的相邻触发器电路。
2.如权利要求1所述的显示设备，其特征在于，所述第一栅极驱动器中所包括的多个触发器电路和多个传输信号生成电路与所述第二栅极驱动器中所包括的多个触发器电路和多个传输信号生成电路具有相同的电路结构。
3.一种包括如权利要求1所述的显示设备的电子设备。
4.一种显示设备，包括设置成平行或基本平行的多条栅极线；电连接到所述多条栅极线的各奇数栅极线的第一栅极驱动器；以及电连接到所述多条栅极线的各偶数栅极线的第二栅极驱动器， 其中所述第一栅极驱动器包括第k个触发器电路和第k个传输信号生成电路， 其中k是大于或等于3的奇数，其中所述第k个触发器电路包括电连接到所述第k条栅极线的输出端子、电连接到第 k-2个传输信号生成电路的输出端子的第一输入端子、电连接到时钟信号线的第二输入端子、以及电连接到所述第k个触发器电路的停止脉冲信号线的第三输入端子，其中所述第k个传输信号生成电路包括电连接到第k+2个触发器电路的第一输入端子的输出端子、电连接到所述第k个触发器电路的输出端子的第一输入端子、电连接到反相时钟信号线的第二输入端子、以及电连接到所述第k个传输信号生成电路的停止脉冲信号线的第三输入端子，其中所述第二栅极驱动器包括第k+Ι个触发器电路和第k+Ι个传输信号生成电路， 其中所述第k+Ι个触发器电路包括电连接到第k+Ι条栅极线的输出端子、电连接到第 k_l个传输信号生成电路的输出端子的第一输入端子、电连接到所述反相时钟信号线的第二输入端子、以及电连接到所述第k+Ι个触发器电路的停止脉冲信号线的第三输入端子，其中所述第k+Ι个传输信号生成电路包括电连接到第k+3个触发器电路的第一输入端子的输出端子、电连接到所述第k+Ι个触发器电路的输出端子的第一输入端子、电连接到所述时钟信号线的第二输入端子、以及电连接到所述第k个传输信号生成电路的停止脉冲信号线的第三输入端子。
5.如权利要求4所述的显示设备，其特征在于，所述第一栅极驱动器中所包括的触发器电路和传输信号生成电路与所述第二栅极驱动器中所包括的触发器电路和传输信号生成电路具有相同的电路结构。
6.如权利要求4所述的显示设备，其特征在于，所述第k个触发器电路的第三输入端子经由所述第k个触发器电路的停止脉冲信号线电连接到所述第k个传输信号生成电路的输出端子，以及其中所述第k+Ι个触发器电路的第三输入端子经由所述第k+Ι个触发器电路的停止脉冲信号线电连接到所述第k+Ι个传输信号生成电路的输出端子。
7.如权利要求4所述的显示设备，其特征在于，所述第k个触发器电路的第三输入端子经由所述第k个触发器电路的停止脉冲信号线电连接到所述第k+Ι个触发器电路的输出端子，以及其中所述第k+Ι个触发器电路的第三输入端子经由所述第k+Ι个触发器电路的停止脉冲信号线电连接到所述第k+2个触发器电路的输出端子。
8.如权利要求4所述的显示设备，其特征在于，所述第k个传输信号生成电路的第三输入端子经由所述第k个传输信号生成电路的停止脉冲信号线电连接到所述第k+2个触发器电路的输出端子，以及其中所述第k+Ι个传输信号生成电路的第三输入端子经由所述第k+Ι个传输信号生成电路的停止脉冲信号线电连接到所述第k+3个触发器电路的输出端子。
9.如权利要求4所述的显示设备，其特征在于，所述第k个传输信号生成电路的第三输入端子经由所述第k个传输信号生成电路的停止脉冲信号线电连接到所述第k+Ι个传输信号生成电路的输出端子，以及其中所述第k+Ι个传输信号生成电路的第三输入端子经由所述第k+Ι个传输信号生成电路的停止脉冲信号线电连接到所述第k+2个传输信号生成电路的输出端子。
10.一种包括如权利要求4所述的显示设备的电子设备。
全文摘要
本发明的目的在于，提供一种可有利地显示图像而没有延迟信号或失真信号的显示设备。显示设备包括第一栅极驱动器和第二栅极驱动器。第一栅极驱动器和第二栅极驱动器各自包括多个触发器电路和多个传输信号生成电路。触发器电路和传输信号生成电路两者都是以半个时钟周期延迟输出被输入到第一输入端子的信号的电路。另外，传输信号生成电路的输出端子直接连接到下一级中的触发器电路的第一输入端子。因此，从传输信号生成电路输入到触发器电路的信号的延迟和失真可降低。
文档编号G09G3/20GK102414735SQ20108002002
公开日2012年4月11日 申请日期2010年5月17日 优先权日2009年6月25日
发明者梅崎敦司 申请人:株式会社半导体能源研究所
最新回复(0)