电子装置的制作方法
专利名称：电子装置的制作方法
技术领域：
本发明涉及具备电子电路的电子装置，特别涉及显示面板、显示面板等设备和作为用于驱动该设备的驱动电路的电子电路在同一基板上一体地形成的电子装置。
背景技术：
近年来，为了实现装置的小型化、安装成本的降低等，提出了显示面板与驱动显示面板的驱动电路(电子电路)在同一基板上一体地形成的电子装置、所谓的驱动器单片结构的液晶显示装置(例如，参照专利文献1)。现有技术文献专利文献专利文献1 日本公开专利公报[特开2000-187994号公报(2000年7月4日公开)]
发明内容
发明要解决的问题但是，在驱动器单片结构的液晶显示装置中，在贴合了相对基板的状态下，各驱动电路处在被玻璃包围的内部，另外，通常为了提高集成度，各驱动电路的配线宽度是数 μ m 数十μ m,非常细，另外，配线上面被绝缘膜保护，因此，将取样器的探针直接碰触配线，通过示波器等外部设备来确认输出波形是非常困难的。因此，对驱动器单片结构的液晶显示装置而言，在对已完成的装置进行检查的阶段发生了缺陷的情况下，无法确认驱动电路的输出波形，因此，无法确定发生缺陷的原因，其结果是出现导致液晶显示装置的成品率下降的问题。本发明是鉴于上述问题而完成的，其目的在于提供即使是驱动器单片结构的液晶显示装置，也可以确认驱动电路(电子电路)的输出波形的电子装置。用于解决问题的方案为了解决上述问题，本发明的电子装置的特征在于，具有电子电路，其在基板上一体地形成；第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子；第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通的状态切换预先设定的次数。在此，上述预先设定的切换次数是指将第1配线和第2配线从非导通状态切换为导通状态(或从导通状态切换为非导通状态)作为第1次，接着，将从导通状态切换为非导通状态(或从非导通状态切换为导通状态)作为第2次来进行计算。根据上述构成，具有切换部，其将第1配线和第2配线之间的导通/非导通状态切换预先设定的次数，所述第1配线具有能够和与电子电路分开地设置的外部设备电连接的连接端子，所述第2配线用于将上述电子电路的输出波形取出，由此通过上述切换部将第1 配线和第2配线之间的导通/非导通的状态切换预先设定的次数，与电子电路分开的外部设备可以按照预先设定的切换次数中成为导通状态的次数，取得在该电子电路中由第2配线取出的输出波形。这样，用于取入电子电路的输出波形的配线、连接端子与该电子电路分开地形成， 由此即使是在基板上一体地形成的电子电路、所谓的单片结构的电子电路，也可以可靠地确认电子电路的输出波形。因此，即使是单片结构的电子电路在检查阶段产生了缺陷的情况下，也可以确认电子电路的输出波形，因此，可以确定产生缺陷的原因，其结果是起到提高电子装置的合格率的效果。其特征在于，针对上述第1配线具有从主线分支的分支配线、上述第2配线在上述切换部具有与上述分支配线交叉的至少2根交叉配线的情况，或针对上述第1配线具有从主线分支的分支配线、上述分支配线在上述切换部具有与上述第2配线交叉的至少2根交叉配线的情况，在上述任一种情况下，上述交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态。根据上述构成，上述第2配线或上述分支配线所具有的至少2根交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态，由此可以对来自电子电路的相同部位的输出波形至少确认2次。其特征在于，在上述任一种情况下，上述交叉配线相对于上述分支配线或第2配线隔着绝缘膜形成。根据上述构成，交叉配线相对于分支配线或第2配线隔着绝缘膜形成，由此可以将交叉配线与分支配线或第2配线的交叉部通过激光等进行熔接，由此成为导通状态。其特征在于，上述第2配线按照电子电路的输出波形的每一种类设置，上述第1配线具有从主线分支了上述第2配线的根数以上的分支配线，上述第2配线形成为在上述切换部与上述分支配线成为导通状态。根据上述构成，上述第2配线形成为每次一根地与上述第1配线的分支配线成为导通状态，由此可以将电子电路的不同的输出波形取入1次以上。而且，即使作为从电子电路取入的对象的输出波形的数量有所增加，也仅是第2 配线的根数增加，第1配线的根数是1根即可，因此，不会降低配线的集成度。其特征在于，上述分支配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。根据上述构成，直到必要时才能使分支配线与第1配线的主线电连接，因此，来自与外部设备连接的连接端子的无用的信号难以经由主线进入分支配线以及第2配线，难以对其后面的电子电路带来不良影响。其特征在于，与上述连接端子连接的端子配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。根据上述构成，直到必要时才能使端子配线与第1配线的主线电连接，因此，来自与外部设备连接的连接端子的无用的信号不会经由主线进入，难以对其后面的电子电路带来不良影响。其特征在于，上述第2配线形成为与引出线隔着绝缘膜交叉，所述引出线与电子电路的成为取出对象的输出波形的配线电连接。根据上述构成，直到必要时才能使第2配线与电子电路的引出线电连接，因此，无用的信号不会经由第2配线进入电子电路，难以对该电子电路带来不良影响。其特征在于，上述引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度。根据上述构成，引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度，由此可以将在上述交叉部所产生的电容造成的影响抑制为最小限度。其特征在于，当上述电子电路串联地设置有多级时，对最终级的电子电路设置有上述第1配线和第2配线。其特征在于，当上述电子电路串联地设置有多级时，对初级的电子电路设置有上述第1配线和第2配线。通常在电子电路串联地设置有多级的情况下，确认初级的电子电路的输出波形等同于确认本来的电子电路的工作，确认最终级的电子电路的输出波形等同于确认在整个电子电路群中波形变化最大的输出波形。优选上述电子电路例如是移位寄存器。本发明的电子装置的特征在于，具有电子电路，与该电子电路所包括的晶体管的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，当将一方分支配线设为第1分支配线，将另一方分支配线设为第2分支配线时，上述第1分支配线连接着连接端子，所述连接端子能够与外部设备电连接，形成有切换部，所述切换部将上述第2分支配线与用于向上述各电极提供信号或输出信号的配线切换为导通/非导通状态。根据上述构成，可以将相对于晶体管的各电极提供的信号或输出的信号从上述连接端子取入，因此，易于确定在电子电路中发生缺陷时的原因。其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时，上述交叉配线形成为每次一根地与上述第2分支配线成为导通状态，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线形成为每次一根地与上述配线成为导通状态。根据上述构成，上述配线所具有的至少2根交叉配线形成为每次一根地与上述第 2分支配线成为导通状态，或每次一根地与上述配线成为导通状态，由此可以对来自晶体管的各电极的输出波形至少确认2次。其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时，上述交叉配线相对于上述第2分支配线隔着绝缘膜形成，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线相对于上述配线隔着绝缘膜形成。根据上述构成，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2 根交叉配线时，上述交叉配线相对于第2分支配线隔着绝缘膜形成，可以将交叉配线与第2 分支配线的交叉部通过激光等进行熔接，由此成为导通状态。另外，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线相对于上述配线隔着绝缘膜形成，可以将交叉配线与第配线的交叉部通过激光等进行熔接，由此成为导通状态。
优选上述电子电路是移位寄存器。其特征在于，上述第1配线在与上述第2配线的切换部以外的部位被切断。由此，可以防止从连接端子输入的噪声和静电向电子电路侵入，所述连接端子能够和与第1配线连接的外部设备连接，因此，可以防止噪声对电子电路带来的不良影响、电子电路的静电破坏。另外，在第1配线在上述部位被切断的状态下，无法从连接端子取出电子电路的输出波形，因此，第3者不能对电子装置内部的电子电路进行解析。可以进行所谓的信息泄露的防止、电子电路构成的保密。此外，为了可靠地防止从电子电路取出输出波形，且以最小限度的切断部位来实现，优选上述第1配线的切断部位在上述连接端子和设置在离该连接端子最近的切换部之间。发明效果本发明具有电子电路，其在基板上一体地形成 ’第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子；第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通状态切换预先设定的次数，由此起到如下效果即使是在基板上一体地形成的电子电路、所谓的单片结构的电子电路，也可以可靠地对电子电路的输出波形按照预先设定的切换次数中成为导通状态的次数进行确认。
图1是本发明的实施方式的电子装置的电路构成图。图2是图1所示电子装置的主要部分放大图。图3是图2所示电子装置的AA线向视截面图。图4是将图1所示电子装置搭载为驱动电路的液晶显示装置的概要构成框图。图5是图4所示液晶显示装置所具备的数据信号线驱动电路的电路构成图。图6是图4所示液晶显示装置所具备的扫描信号线驱动电路的电路构成图。图7是本发明的实施方式的其它的电子装置的电路构成图。图8是图4所示液晶显示装置所具备的数据信号线驱动电路的其它的电路构成图。图9是图4所示液晶显示装置所具备的扫描信号线驱动电路的其它的电路构成图。图10是图8或图9所示驱动电路所具备的电平移位器的电路构成图。图11是成为本发明的比较例的电子装置的电路构成图。图12是图11所示电子装置的主要部分放大图。图13是图12所示电子装置的BB线向视截面图。图14是成为本发明的比较例的其它的电子装置的电路构成图。
具体实施例方式[实施方式1]如下，说明本发明的一种实施方式。此外，在本实施方式中，说明在有源矩阵驱动方式的液晶显示装置的驱动电路中使用了本发明的电子装置的情况下的例子。图4是示出本实施方式的有源矩阵驱动方式的液晶显示装置10的概要框图。如图4所示，上述液晶显示装置10包括像素阵列ARY、扫描信号线驱动电路⑶以及数据信号线驱动电路SD。在上述像素阵列ARY中，在彼此交叉的多个扫描信号线GL与多个数据信号线SL的各交叉位置附近，像素PIX矩阵状地配置。各像素PIX与相邻的扫描信号线GL和数据信号线SL连接。上述液晶显示装置10呈现出上述像素阵列ARY、数据信号线驱动电路SD以及扫描信号线驱动电路GD在同一基板SUB上形成的、所谓的驱动器单片结构，并根据来自外部控制电路CTRL的视频信号dat、时钟信号cks、启动信号sps、时钟信号ckg、启动信号spg、脉冲宽度控制信号gps、以及来自外部电源电路VGEN的各种驱动电源被驱动。上述数据信号线驱动电路SD与时钟信号cks等定时信号同步，对所输入的视频信号dat进行采样，根据需要进行放大并写入各数据信号线SL。扫描信号线驱动电路GD与时钟信号ckg等定时信号同步，依次选择扫描信号线GL，对像素PIX内存在的开关元件的开闭进行控制，由此将写入各数据信号线SL的视频信号(数据)dat写入对应的像素PIX，并且保持写入各像素PIX的数据。上述像素PIX虽未图示但是一般包括场效应晶体管，其作为上述开关元件；和像素电容，其包括液晶电容和辅助电容(根据需要附加)。并且，上述数据信号线SL与上述像素电容的一方电极通过晶体管的漏极和源极连接，另一方面，晶体管的栅极与扫描信号线 GL连接。此外，上述像素电容的另一方电极与所有像素所共用的共用电极连接。图5是示出上述数据信号线驱动电路SD的概要框图。如图5所示，上述数据信号线驱动电路SD采用如下构成，包括移位寄存电路1， 其包括多个移位寄存器SR ；缓冲电路，其包括多个NAND电路和NOT电路；以及多个模拟开关电路AS，其与各移位寄存器SR对应。上述缓冲电路将构成上述移位寄存电路1的相邻的移位寄存器SR的输出信号η 的一排信号(nl，n2，n3，n4，· · · ·)通过NAND电路进行取入放大，并且通过NOT电路根据需要生成反相信号，将采样信号s(sl，s2，s3，s4，· · · ·)及其反相信号/s(/sl，/s2， /s3。/s4, · · · ·)向模拟开关电路(采样电路)AS输出。上述模拟开关电路AS根据采样信号s, /s进行开闭，将来自视频信号线DAT的视频数据提供给数据信号线SL。图6是示出上述扫描信号线驱动电路⑶的概要框图。如图6所示，上述扫描信号线驱动电路⑶采用如下构成，包括移位寄存电路2， 其包括多个移位寄存器SR ；和缓冲电路，其包括多个NAND电路、NOR电路以及NOT电路。上述缓冲电路将构成上述移位寄存电路2的相邻的移位寄存器SR的输出信号η 的一排信号(nl，n2，n3，n4，· · · ·)通过NAND电路进行取入，取与来自外部的脉冲宽度控制信号gps的重叠，通过NOT电路得到期望的脉冲宽度。在此，构成作为上述扫描信号线驱动电路GD的构成要素之一的移位寄存电路1的各移位寄存器SR，具有例如如图11所示的构成。此外，数据信号线驱动电路SD的移位寄存电路2也采用相同的构成。上述移位寄存器SR包括由薄膜晶体管构成的6个开关元件Ml M6和1个电容器Cl，将所生成的脉冲通过扫描信号线驱动电路⑶的NAND电路向像素阵列ARY的栅极线输出。上述开关元件Ml M6进行工作，使得从所输入的栅极时钟Sl S4，以及来自外部电源电路VGEN的作为驱动电压VGL的电压Vl、作为驱动电压VGH的电压V2生成用于驱动像素阵列ARY的栅极脉冲，所生成的栅极脉冲从输出端子OUT输出。但是，如图4所示，本实施方式的液晶显示装置是将负责显示的像素阵列ARY和数据信号线驱动电路SD以及扫描信号线驱动电路GD在同一基板SUB上一体地形成的、所谓的驱动器单片结构的液晶显示装置，因此，通常为了提高集成度，各驱动电路的配线宽度是数ym 数十ym，非常细，另外，配线上面被绝缘膜保护，因此，碰触取样器的探针，通过示波器等外部设备来确认输出波形是困难的。因此，在图11所示的移位寄存器SR中，除了构成该移位寄存器SR的开关元件 Ml M6等以外，还形成有检查用的多个配线(下面，称为检查用配线群)，其能够与示波器等外部设备电连接。上述检查用配线群具有第1配线SE，其具有用于与外部设备电连接的连接端子 201 ；和第2配线GE，其与移位寄存器SR的输出端子OUT电连接。上述第1配线SE的与形成有连接端子201的一侧相反的一侧的端部和上述第2配线GE的与和输出端子OUT连接的一侧相反的一侧的端部隔着绝缘膜(未图示)交叉。对图11的附图标记Z的部分进行了放大的图成为图12，图12的BB线向视截面图成为图13。在此，第1配线SE用与构成移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序形成。另外，第2配线GE用与构成上述移位寄存器SR的开关元件的栅极电极相同的材料且用相同的工序形成。因此，第1配线SE和第2配线GE形成为隔着上述绝缘膜部分地交叉。在图12所示的例子中，示出了第1配线SE的线宽是10 μ m，第2配线GE 的线宽是20 μ m的情况。在上述交叉部Z中，如图12和图13所示，将隔着绝缘膜的第1配线SE和第2配线GE之间的熔接区域a通过激光进行熔接、使其短路。由此，第1配线SE成为在SEc部分与第2配线GE电连接，因此，可以通过第2配线GE和第1配线SE从连接端子201取得移位寄存器SR的输出脉冲。例如，可以使与取样器探针取得连接的连接端子201和成为输出线的第1配线SE和第2配线GE成为导通状态。由此，可以对向栅极线输出的波形进行确认，可以确认移位寄存器SR的输出波形是否正常。另外，在移位寄存器SR工作不良的情况下，还可以通过连接端子201，从外部输入输出波形并对像素输入波形。但是，如上所述，对来自移位寄存器SR的输出端子OUT的输出脉冲进行检查是容易的，但在是驱动器单片型的驱动电路的情况下，移位寄存器SR的表面被绝缘膜覆盖，因此，对构成该移位寄存器SR的各开关元件的输出波形进行检查是困难的。因此，如图14所示，除了与移位寄存器SR的输出端子OUT连接的检查用配线群 (1)以外，设置与配线m连接的检查用配线群O)、与配线N2连接的检查用配线群(3)即可，成为检查对象的开关元件Ml的输出脉冲流过所述配线Ni，开关元件M2、M3的输出脉冲流过所述配线N2。上述检查用配线群(1) (3)是与图11所示检查用配线群相同的构成，分别设置有用于与外部设备连接的连接端子201a 201c。但是，如图14所示，在设置了检查用配线群⑴ (3)的情况下，可以对构成移位寄存器SR的各开关元件的输出波形进行检查，但是产生如下问题移位寄存器SR周围牵扯的配线数增加，集成度降低。另外，外部设备连接用连接端子的数量也增加。因此，在本实施方式中，提出了图1 图3示出的电子装置。图1是示出在电子装置所具备的作为电子电路的移位寄存器SR中形成了检查用配线图案的例子的图。图2是对作为图1所示移位寄存器SR的主要部分的Y区域进行了放大的图。图3是示出图2所示放大图的AA线向视截面的图。S卩，如图1所示，上述电子装置采用如下构成，至少具有第1配线11，其具有能够和与移位寄存器SR分开地设置的外部设备电连接的连接端子101 ；第2配线1 12c，其用于将上述移位寄存器SR的3处输出波形分别向该移位寄存器SR的外部取出；以及切换部13a 13c，其将上述第1配线11和上述第2配线1 12c之间的导通/非导通状态切换预先设定的次数。在图1示出的电子装置中，设置有第2配线12a 12c，以取出移位寄存器SR的输出端子OUT的输出波形、开关元件Ml的输出波形、开关元件M2、M3的输出波形这3种。此外，图1示出的电子装置内的移位寄存器SR的构成是一般的结构，因此，省略详细的说明。下面，说明第1配线11和第2配线12a 12c的连接关系。上述第1配线11作为用与构成移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序形成的主线，包括1根配线SE，形成为从该配线SE分支的3根分支配线GEa 隔着绝缘膜(未图示)交叉。在此，分支配线Gfe用与构成上述移位寄存器SR的开关元件的栅极电极相同的材料且用相同的工序形成，因此，在分支配线GEa和配线SE之间存在绝缘膜。因此，各个配线在不同的层中形成，通常是非导通状态。为了将该非导通状态切换为导通状态，需要使用激光等熔接配线SE与分支配线GEa交叉的区域。但是，如上所述，配线SE和分支配线GEa在初始状态下设为非导通状态的目的是为了防止从配线SE通过分支配线GEa向移位寄存器SR侧输入噪声信号，但是，如后所述， 分支配线GEa和来自移位寄存器SR的第2配线12在初始状态下是非导通状态，因此，可以考虑上述噪声信号造成的影响非常小。因此，配线SE和分支配线GEa的初始状态不一定必须是非导通状态，为了从初始状态设为导通状态，可以用同一配线一体地形成。即，可以将配线SE和分支配线Gfe例如用与上述移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序一体地形成。而且，上述分支配线GEa的根数是第2配线的根数以上即可，不特别限定。另外，上述第2配线12a 12c分别在上述切换部13a 13c形成与上述第1配线11的分支配线GE交叉的至少2根交叉配线SEa · ·。该交叉配线Sfe用与上述第2配线12a 12c相同的材料、用相同的工序与该第2配线1 12c —体地形成。该交叉配线Sfe存在如图示那样的梳齿状、枝状的交叉配线，但是不限于此，为了与分支配线GE在多个部位交叉，分支为多根配线即可。上述交叉配线Sfe形成为每次一根地与上述分支配线Gfe成为导通状态。具体地说，交叉配线Sfe形成为相对于上述分支配线GEa隔着绝缘膜(未图示)交叉。
10
在此，在切换部13a 13c中，按照各自预先设定的次数的量，将第1配线和第2 配线之间的导通/非导通状态进行切换即可，例如在图1中，交叉配线Sfe在各切换部分别设置5根，因此，可以将第1配线和第2配线之间的导通/非导通状态切换5次。因此，如果调整该交叉配线SEa的形成根数，则可以调整各切换部对第1配线和第2配线之间的导通/非导通状态进行切换的次数。在此，上述预先设定的切换次数是指将第1配线和第2配线从非导通状态切换为导通状态(或从导通状态切换为非导通状态)作为第1次，接着，将从导通状态切换为非导通状态(或从非导通状态切换为导通状态)作为第2次来进行计算。具体地说，在上述构成的情况下，最初是非导通状态，因此，对于1根交叉配线SEa 来说，第1次是从非导通状态切换为导通状态，第2次是相反从导通状态切换为非导通状态。可以以交叉配线SEa的根数、即5根的量进行该切换。因此，导通/非导通状态的切换次数成为2X5 = 10次。即，成为导通状态的次数是5次。如上，可以以预先设定的切换次数(在上述例子中是10次)中成为导通状态的次数(在上述例子中是5次)的量取得由第2配线取出的输出波形。此外，在最初状态是导通状态的情况下，导通状态和非导通状态的切换次数是 1+2X5=11次，因此，预先设定的切换次数是11次，成为导通状态的次数是6次，可以以该 6次的量取得由第2配线取出的输出波形。在此，在本实施方式中，可以将交叉配线Sfe和分支配线GEa的导通/非导通状态切换预先设定的次数，具体地说，如图2所示，对交叉配线Sfe和分支配线GEa交叉的一部分区域a、a，如图3所示，照射激光使该配线彼此熔接，由此使交叉配线Sfe和分支配线GEa 成为导通状态。相反地，如图2所示，对交叉配线SEa的、不与上述分支配线Gfe交叉的区域b，如图3所示，照射激光来切断该交叉配线SEa，由此使交叉配线Sfe和分支配线GEa成为非导通状态。这样，将第2配线12a 12c的交叉配线Sfe设置2根以上，由此可以将交叉配线 Sfe和分支配线GEa的导通/非导通状态进行反复切换。S卩，可以将第1配线11和第2配线12a 12c的导通/非导通状态切换预先设定的次数。此外，作为切换导通/非导通状态的次数，如果设想切换为导通状态的情况，则即使是1次(仅从非导通状态切换为导通状态)也不会特别有问题，但是优选成为导通状态的次数是2次以上的多次。其原因是如果将导通/非导通状态的切换次数设为多次，将导通状态设为2次以上，则可以重复取得来自相同的配线的输出波形。通过采用上述构成，即使成为来自移位寄存器SR(电子电路)的取入对象的输出波形的数量增加，也仅是第2配线的根数增加，第1配线11的根数是1根即可，因此，起到不会降低配线的集成度的效果。另外，上述连接端子101连接有端子配线GEb，所述端子配线GEb作为与上述分支配线GEa形成在相同的层中的配线。该端子配线GEb形成为相对于作为上述第1配线11 的主线的配线SE隔着绝缘膜(未图示)交叉。在该配线SE与端子配线GKd交叉的区域X， 与区域Y同样地，通过激光照射进行熔接，使配线SE与端子配线GEb成为导通状态。根据上述的构成，直到必要时才能使端子配线GEb与作为第1配线11的主线的配线SE电连接，因此，来自与外部设备连接的连接端子101的无用的信号不会通过配线SE进入，难以对其后面的移位寄存器SR带来不良影响。另外，上述第2配线12a 12c形成为与引出线GEc隔着绝缘膜(未图示)交叉， 所述引出线GEc与成为移位寄存器SR的取出对象的输出波形的配线(N1、N2等)电连接。 在该第2配线1 12c与引出线GEc交叉的区域W，与区域X同样地，通过激光照射进行熔接，使第2配线12a 12c与引出线GEc成为导通状态。在这种情况下，也和与连接端子101连接的端子配线GKD和配线SE之间的关系同样地，直到必要时才能使第2配线12a与移位寄存器SR的引出线GEc电连接，因此，起到如下效果无用的信号不会通过第2配线12a 12c进入移位寄存器SR，难以对该移位寄存器SR带来不良影响。优选上述引出线GEc的长度设定为在该引出线GEc与第2配线12a的交叉部所产生的电容成为规定值以下的长度。这样，引出线GEc的长度设定为在该引出线GEc与第2配线12a的交叉部所产生的电容成为规定值以下的长度，由此，可以将作为在上述交叉部产生的电容所造成的影响的波形圆钝等抑制为最小限度。在此，在液晶显示装置所具备的驱动电路中，如图5和图6所示，移位寄存器SR串联地设置有多级，因此，在确认使用了图1示出的第1配线11、第2配线12a 12c的输出波形的情况下，确认初级的移位寄存器SR的输出波形等同于确认本来的移位寄存器SR的工作，确认最终级的移位寄存器SR的输出波形等同于确认在整个驱动电路中波形变化最大的输出波形。因此，根据需要，当上述移位寄存器SR串联地设置有多级时，可以对最终级的移位寄存器SR设置上述第1配线11和第2配线12a 12c，可以对初级的移位寄存器SR设置上述第1配线11和第2配线12a 12c，而且，也可以对两级移位寄存器SR进行设置。此外，在图1中，示出上述交叉配线Sfe形成在第2配线12a 12c侧，与上述第 1配线11的分支配线GEa交叉的例子，但是不限于此，相反地，也可以在分支配线Gfe侧设置交叉配线SEa。在这种情况下，交叉配线Sfe用与分支配线Gfe相同的材料、用相同的工序形成，因此，成为第1配线11的构成要素之一。S卩，无论是在上述第1配线11具有从作为主线的配线SE分支的分支配线GEa，上述第2配线1 12c在上述切换部13a 13c具有与上述分支配线GEa交叉的至少2根交叉配线Sfe的情况(图1的情况)下，另外，虽未图示，还是在上述第1配线11的分支配线GEa在上述切换部13a 13c具有与上述第2配线1 12c交叉的至少2根交叉配线的情况下，上述交叉配线形成为每次一根地与上述分支配线成为导通状态即可。在上述构成的电子装置中，检查后，将图1示出的第1配线11的主线SE切断，由此可以阻断来自外部的噪声，防止静电破坏，而且可以防止其它公司从连接端子101确认输出波形(保密)。该切断部位只要是比第1配线11的主线SE上的分支配线GEa靠近连接端子101侧，则可以是任何部位。即，上述第1配线11如果在与上述第2配线1 12c的交叉部13a 13c以外的部位被切断，则可以在任何部位被切断。由此，可以防止能够与第1配线11所连接的外部设备连接的连接端子101输入的噪声和静电对电子电路的侵入，因此，可以防止噪声对电子电路的不良影响，静电对电子电路的破坏。另外，在第1配线11在上述部位被切断的状态下，无法从连接端子101取出电子电路的输出波形，因此，第3者不能对电子装置内部的电子电路进行解析。可以进行所谓的信息泄露的防止，电子电路构成的保密。此外，为了可靠地防止从电子电路取出输出波形，且以最小限度的切断部位来实现，优选上述第1配线11的切断部位在上述连接端子101和设置在离该连接端子101最近的切断部之间(图1示出的虚线X标识的部位)。图1 图3示出了用于确认移位寄存器SR内的输出波形的例子，但是，如果应用本发明的技术思想，则还能够确认构成移位寄存器SR的晶体管向各电极输入输出信号的情况。关于该点，边参照图7边在下面进行说明。此外，作为图7示出的移位寄存器SR的基本构成，与图1示出的移位寄存器SR是相同的，是一般的构成，因此，省略详细说明。如图7所示，与移位寄存器SR所包括的晶体管M3的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，在将一方分支配线设为第1分支配线GEaJfS 一方分支配线设为第2分支配线GEb时，上述第1分支配线GEa分别连接有能够与外部设备电连接的连接端子IOla 101c，形成有切换部21a 21c，切换部21a 21c将上述第2 分支配线GEb和用于向上述各电极提供信号或输出信号的配线SE切换为导通/非导通状态。根据上述构成，可以将相对于晶体管M3的各电极提供的信号或输出的信号从上述连接端子IOla IOlc取入，因此，易于确定在移位寄存器中发生了缺陷时的原因。另外，上述配线SE在上述切换部21a 21c具有与上述第2分支配线GEb交叉的至少2根交叉配线SEa，上述交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态。根据上述构成，上述配线SE具有的至少2根交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态，由此可以对来自晶体管的各电极的输出波形至少确认 2次。而且，上述交叉配线Sfe相对于上述第2分支配线隔着绝缘膜形成，因此，可以将交叉配线Sfe与第2分支配线的交叉部通过激光等进行熔接，由此成为导通状态。此外，可以是上述第2分支配线GEb和交叉配线Sfe在初始状态下，如图7所示， 通过接触孔20a 20c成为导通状态，确认包括移位寄存器SR的整个驱动电路的工作。在该工作确认结束后，如果进行交叉配线Sfe的与接触孔20a 20c连接的部位的切断，则可以对各电极进行个别确认(输出波形的确认等)。另外，在上面的例子中，举例并说明了晶体管M3，但是不限于此，其它的晶体管 Ml、M2、M4 M6的任一个可以通过设置与晶体管M3同样的配线图案来进行对晶体管的各电极输入输出信号的情况的确认工作。在图7示出的构成中，示出了如下的例子上述配线SE在上述切换部21a 21c 具有与上述第2分支配线GEb交叉的至少2根交叉配线SEa，上述交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态，但是不限于此，例如，上述第2分支配线GEb 也可以在上述切换部21a 21c具有与上述配线SE交叉的至少2根交叉配线(未图示)。 在这种情况下，第2分支配线GEb所具有的上述交叉配线形成为每次一根地与上述配线SE 成为导通状态即可。
另外，当上述第2分支配线GEb在上述切换部21a 21c具有与上述配线SE交叉的至少2根交叉配线(未图示)时，上述交叉配线相对于上述配线SE隔着绝缘膜形成。但是，当增大对图5示出的移位寄存电路1、图6示出的移位寄存电路2输入的时钟信号cks、Ckg等的振幅时，产生导致生成时钟信号的控制电路CTL(图4)等外部电路的功耗增大的问题。另外，存在信号线造成的无用辐射也较大的问题。因此，通过在液晶显示装置的各驱动电路SD、GD侧搭载电平转换电路(信号升压电路)可以解决增大上述时钟信号Cks、ckg等的振幅而带来的问题。在下面的实施方式2 中说明该例子。[实施方式2]如下，说明本发明的其它的实施方式。此外，在本实施方式中，对与上述实施方式 1所说明的部件具有同一功能的部件省略说明。因此，对配线、电极附注的附图标记SE、GE 分别与上述实施方式1同样地，SE作为示出用与源极电极相同的材料、相同的工序形成的配线和电极的附图标记使用，GE作为示出用与栅极电极相同的材料、相同的工序形成的配线和电极的附图标记使用。图8示出本实施方式的数据信号线驱动电路SD的电路构成图。图9示出本实施方式的扫描信号线驱动电路GD的电路构成图。图10示出图8、图9所示电平转换器LS的电路构成图。图8示出的数据信号线驱动电路SD具备与图5示出的数据信号线驱动电路SD的移位寄存电路1相同的构成的移位寄存电路5，在该移位寄存电路5上的输入时钟脉冲CLK 的一侧和输入启动脉冲SPS的一侧，分别设置有电平转换器LS。此外，图8示出的数据信号线驱动电路SD除了上述电平转换器LS的构成外，是与图5示出的数据信号线驱动电路SD相同的构成。另外，图9示出的扫描信号线驱动电路GD具备与图6示出的扫描信号线驱动电路 GD的移位寄存电路2相同的构成的移位寄存电路6，在该移位寄存电路6上的输入时钟脉冲CLK的一侧和输入启动脉冲SPS的一侧、以及NOR电路的输入侧，分别设置有电平转换器 LS0此外，图9示出的扫描信号线驱动电路GD除了上述电平转换器LS的构成外，是与图6示出的扫描信号线驱动电路GD相同的构成。图10是上述电平转换器LS的电路构成图。即，电平转换器LS具备作为ρ型晶体管的Μ1、Μ2，还具备作为η型晶体管的Μ3 Μ4。在此，在图8 图10示出的任一电路中，与上述实施方式1的图1同样地，设置有第1配线、第2配线。该第1配线、第2配线的关系与上述实施方式1是相同的。S卩，为了取出输出波形而形成第2配线，形成具备能够与外部设备电连接的连接端子的第1配线，在第1配线和第2配线之间具有切换导通/非导通状态的构成。S卩，在图8示出的具备数据信号线驱动电路SD的电子装置中，分别形成2个电平转换器LS ；初级的移位寄存器SR ；以及第2配线SE，其用于取出初级和下一级的模拟开关 AS的各自的输出波形。并且，该第2配线12分别形成有与第1配线11交叉的多个交叉配线SEa，所述第1配线11与能够与外部设备电连接的连接端子103连接。在该交叉配线SEa 和第1配线11之间形成有绝缘膜(未图示)。由此，如上述实施方式1所说明的，可以通过使用激光，根据需要将交叉配线Sfe和第1配线11的导通/非导通状态进行切换。S卩，在图8示出的电子装置中，通过将第2配线12和第1配线11的导通/非导通状态进行切换可以确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子103连接。即使在具备图9示出的扫描信号线驱动电路GD的电子装置中，与图8示出的电子装置同样地，也可以通过将第2配线12和第1配线11的导通/非导通状态进行切换来确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子104连接。在具备图10示出的电平转换器LS的电子装置中，为了取出2个输出波形而形成有2根第2配线12。并且，该第2配线12分别形成有与第1配线11交叉的多个交叉配线 SEa，所述第1配线11与能够与外部设备电连接的连接端子105连接。在该交叉配线SEa 和第1配线11之间形成有绝缘膜(未图示)。图10示出的情况也与图8示出的电子装置同样地，可以通过将第2配线12和第1 配线11的导通/非导通状态进行切换来确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子105连接。如上，根据本实施方式，可以将在将电子电路与基板一体地形成的单片结构的电子装置中难以取出的电子电路内部的输出波形取出并容易地进行确认。由此，例如在电子装置完成后，进行用于工作确认的检查的情况下，可以确认电子电路内部的输出波形，因此，在发现了缺陷的情况下，可以容易地确定缺陷的部位。用于确认输出波形的配线的导通 /非导通状态可以反复进行切换，因此，即使在电子装置完全完成前，也可以进行输出波形的确认。其结果是即使在制造过程中也易于确定缺陷部位，因此，可以在制造工序内适当地进行反馈，其结果是可以实现装置的合格率的提高。本发明不限于上述各实施方式，可以在权利要求示出的范围内进行各种变更，将在不同的实施方式中分别公开的技术方案进行适当组合后所得到的实施方式也包括在本发明的技术范围内。工业上的可利用性如果是在基板上一体地形成电子电路的、所谓的单片结构的电子装置，则无论是哪种电子装置均可以利用本发明。附图标记说明1移位寄存电路2移位寄存电路5移位寄存电路6移位寄存电路10液晶显示装置11第1配线12第2配线1 12c第2配线13a 13c切换部
20a 20c接触孔21a 21c切换部101连接端子IOla IOlc连接端子103连接端子104连接端子105连接端子201连接端子201a 201c连接端子
权利要求
1.一种电子装置，其特征在于，具有 电子电路，其在基板上一体地形成；第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子； 第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通的状态切换预先设定的次数。
2.根据权利要求1所述的电子装置，其特征在于， 针对上述第1配线具有从主线分支的分支配线、上述第2配线在上述切换部具有与上述分支配线交叉的至少2根交叉配线的情况，或针对上述第1配线具有从主线分支的分支配线、上述分支配线在上述切换部具有与上述第2配线交叉的至少2根交叉配线的情况， 在上述任一种情况下，上述交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态。
3.根据权利要求2所述的电子装置，其特征在于，在上述任一种情况下，上述交叉配线相对于上述分支配线或第2配线隔着绝缘膜形成。
4.根据权利要求1所述的电子装置，其特征在于， 上述第2配线按照电子电路的输出波形的每一种类设置，上述第1配线具有从主线分支了上述第2配线的根数以上的分支配线， 上述第2配线形成为在上述切换部与上述分支配线成为导通状态。
5.根据权利要求4所述的电子装置，其特征在于，上述分支配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。
6.根据权利要求1 5中的任一项所述的电子装置，其特征在于，与上述连接端子连接的端子配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。
7.根据权利要求1 6中的任一项所述的电子装置，其特征在于，上述第2配线形成为与引出线隔着绝缘膜交叉，所述引出线与电子电路的成为取出对象的输出波形的配线电连接。
8.根据权利要求7所述的电子装置，其特征在于，上述引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度。
9.根据权利要求1 8中的任一项所述的电子装置，其特征在于，当上述电子电路串联地设置有多级时，对最终级的电子电路设置有上述第1配线和第 2配线。
10.根据权利要求1 8中的任一项所述的电子装置，其特征在于，当上述电子电路串联地设置有多级时，对初级的电子电路设置有上述第1配线和第2 配线。
11.一种电子装置，其特征在于，具有在基板上一体地形成的电子电路，与该电子电路所包括的晶体管的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，当将一方分支配线设为第1分支配线，将另一方分支配线设为第2分支配线时，上述第1分支配线连接着连接端子，所述连接端子能够与外部设备电连接， 形成有切换部，所述切换部将上述第2分支配线和用于对上述各电极提供信号或输出信号的配线按照预先设定的次数切换为导通/非导通状态。
12.根据权利要求11所述的电子装置，其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时， 上述交叉配线形成为每次一根地与上述第2分支配线成为导通状态， 当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时， 上述交叉配线形成为每次一根地与上述配线成为导通状态。
13.根据权利要求12所述的电子装置，其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时， 上述交叉配线相对于上述第2分支配线隔着绝缘膜形成， 当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时， 上述交叉配线相对于上述配线隔着绝缘膜形成。
14.根据权利要求1 13中的任一项所述的电子装置，其特征在于， 上述电子电路是移位寄存器。
15.根据权利要求1 14中的任一项所述的电子装置，其特征在于， 上述第1配线在与上述第2配线的切换部以外的部位被切断。
全文摘要
本发明的电子装置具有移位寄存器(SR)，其在基板上一体地形成；第1配线(11)，其具有能够和与该移位寄存器(SR)分开地设置的外部设备电连接的连接端子(101)；第2配线(12a～12c)，其用于将上述移位寄存器(SR)的输出波形向该移位寄存器(SR)的外部取出；以及切换部(13a～13c)，其将上述第1配线(11)和上述第2配线(12a～12c)之间的导通/非导通状态进行切换。由此，即使是驱动器单片结构的液晶显示装置，也可以确认驱动电路(电子电路)的输出波形。
文档编号G09G3/36GK102460680SQ20108002533
公开日2012年5月16日 申请日期2010年2月24日 优先权日2009年6月9日
发明者森胁弘幸 申请人:夏普株式会社
技术领域：
本发明涉及具备电子电路的电子装置，特别涉及显示面板、显示面板等设备和作为用于驱动该设备的驱动电路的电子电路在同一基板上一体地形成的电子装置。
背景技术：
近年来，为了实现装置的小型化、安装成本的降低等，提出了显示面板与驱动显示面板的驱动电路(电子电路)在同一基板上一体地形成的电子装置、所谓的驱动器单片结构的液晶显示装置(例如，参照专利文献1)。现有技术文献专利文献专利文献1 日本公开专利公报[特开2000-187994号公报(2000年7月4日公开)]
发明内容
发明要解决的问题但是，在驱动器单片结构的液晶显示装置中，在贴合了相对基板的状态下，各驱动电路处在被玻璃包围的内部，另外，通常为了提高集成度，各驱动电路的配线宽度是数 μ m 数十μ m,非常细，另外，配线上面被绝缘膜保护，因此，将取样器的探针直接碰触配线，通过示波器等外部设备来确认输出波形是非常困难的。因此，对驱动器单片结构的液晶显示装置而言，在对已完成的装置进行检查的阶段发生了缺陷的情况下，无法确认驱动电路的输出波形，因此，无法确定发生缺陷的原因，其结果是出现导致液晶显示装置的成品率下降的问题。本发明是鉴于上述问题而完成的，其目的在于提供即使是驱动器单片结构的液晶显示装置，也可以确认驱动电路(电子电路)的输出波形的电子装置。用于解决问题的方案为了解决上述问题，本发明的电子装置的特征在于，具有电子电路，其在基板上一体地形成；第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子；第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通的状态切换预先设定的次数。在此，上述预先设定的切换次数是指将第1配线和第2配线从非导通状态切换为导通状态(或从导通状态切换为非导通状态)作为第1次，接着，将从导通状态切换为非导通状态(或从非导通状态切换为导通状态)作为第2次来进行计算。根据上述构成，具有切换部，其将第1配线和第2配线之间的导通/非导通状态切换预先设定的次数，所述第1配线具有能够和与电子电路分开地设置的外部设备电连接的连接端子，所述第2配线用于将上述电子电路的输出波形取出，由此通过上述切换部将第1 配线和第2配线之间的导通/非导通的状态切换预先设定的次数，与电子电路分开的外部设备可以按照预先设定的切换次数中成为导通状态的次数，取得在该电子电路中由第2配线取出的输出波形。这样，用于取入电子电路的输出波形的配线、连接端子与该电子电路分开地形成， 由此即使是在基板上一体地形成的电子电路、所谓的单片结构的电子电路，也可以可靠地确认电子电路的输出波形。因此，即使是单片结构的电子电路在检查阶段产生了缺陷的情况下，也可以确认电子电路的输出波形，因此，可以确定产生缺陷的原因，其结果是起到提高电子装置的合格率的效果。其特征在于，针对上述第1配线具有从主线分支的分支配线、上述第2配线在上述切换部具有与上述分支配线交叉的至少2根交叉配线的情况，或针对上述第1配线具有从主线分支的分支配线、上述分支配线在上述切换部具有与上述第2配线交叉的至少2根交叉配线的情况，在上述任一种情况下，上述交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态。根据上述构成，上述第2配线或上述分支配线所具有的至少2根交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态，由此可以对来自电子电路的相同部位的输出波形至少确认2次。其特征在于，在上述任一种情况下，上述交叉配线相对于上述分支配线或第2配线隔着绝缘膜形成。根据上述构成，交叉配线相对于分支配线或第2配线隔着绝缘膜形成，由此可以将交叉配线与分支配线或第2配线的交叉部通过激光等进行熔接，由此成为导通状态。其特征在于，上述第2配线按照电子电路的输出波形的每一种类设置，上述第1配线具有从主线分支了上述第2配线的根数以上的分支配线，上述第2配线形成为在上述切换部与上述分支配线成为导通状态。根据上述构成，上述第2配线形成为每次一根地与上述第1配线的分支配线成为导通状态，由此可以将电子电路的不同的输出波形取入1次以上。而且，即使作为从电子电路取入的对象的输出波形的数量有所增加，也仅是第2 配线的根数增加，第1配线的根数是1根即可，因此，不会降低配线的集成度。其特征在于，上述分支配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。根据上述构成，直到必要时才能使分支配线与第1配线的主线电连接，因此，来自与外部设备连接的连接端子的无用的信号难以经由主线进入分支配线以及第2配线，难以对其后面的电子电路带来不良影响。其特征在于，与上述连接端子连接的端子配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。根据上述构成，直到必要时才能使端子配线与第1配线的主线电连接，因此，来自与外部设备连接的连接端子的无用的信号不会经由主线进入，难以对其后面的电子电路带来不良影响。其特征在于，上述第2配线形成为与引出线隔着绝缘膜交叉，所述引出线与电子电路的成为取出对象的输出波形的配线电连接。根据上述构成，直到必要时才能使第2配线与电子电路的引出线电连接，因此，无用的信号不会经由第2配线进入电子电路，难以对该电子电路带来不良影响。其特征在于，上述引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度。根据上述构成，引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度，由此可以将在上述交叉部所产生的电容造成的影响抑制为最小限度。其特征在于，当上述电子电路串联地设置有多级时，对最终级的电子电路设置有上述第1配线和第2配线。其特征在于，当上述电子电路串联地设置有多级时，对初级的电子电路设置有上述第1配线和第2配线。通常在电子电路串联地设置有多级的情况下，确认初级的电子电路的输出波形等同于确认本来的电子电路的工作，确认最终级的电子电路的输出波形等同于确认在整个电子电路群中波形变化最大的输出波形。优选上述电子电路例如是移位寄存器。本发明的电子装置的特征在于，具有电子电路，与该电子电路所包括的晶体管的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，当将一方分支配线设为第1分支配线，将另一方分支配线设为第2分支配线时，上述第1分支配线连接着连接端子，所述连接端子能够与外部设备电连接，形成有切换部，所述切换部将上述第2分支配线与用于向上述各电极提供信号或输出信号的配线切换为导通/非导通状态。根据上述构成，可以将相对于晶体管的各电极提供的信号或输出的信号从上述连接端子取入，因此，易于确定在电子电路中发生缺陷时的原因。其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时，上述交叉配线形成为每次一根地与上述第2分支配线成为导通状态，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线形成为每次一根地与上述配线成为导通状态。根据上述构成，上述配线所具有的至少2根交叉配线形成为每次一根地与上述第 2分支配线成为导通状态，或每次一根地与上述配线成为导通状态，由此可以对来自晶体管的各电极的输出波形至少确认2次。其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时，上述交叉配线相对于上述第2分支配线隔着绝缘膜形成，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线相对于上述配线隔着绝缘膜形成。根据上述构成，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2 根交叉配线时，上述交叉配线相对于第2分支配线隔着绝缘膜形成，可以将交叉配线与第2 分支配线的交叉部通过激光等进行熔接，由此成为导通状态。另外，当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时，上述交叉配线相对于上述配线隔着绝缘膜形成，可以将交叉配线与第配线的交叉部通过激光等进行熔接，由此成为导通状态。
优选上述电子电路是移位寄存器。其特征在于，上述第1配线在与上述第2配线的切换部以外的部位被切断。由此，可以防止从连接端子输入的噪声和静电向电子电路侵入，所述连接端子能够和与第1配线连接的外部设备连接，因此，可以防止噪声对电子电路带来的不良影响、电子电路的静电破坏。另外，在第1配线在上述部位被切断的状态下，无法从连接端子取出电子电路的输出波形，因此，第3者不能对电子装置内部的电子电路进行解析。可以进行所谓的信息泄露的防止、电子电路构成的保密。此外，为了可靠地防止从电子电路取出输出波形，且以最小限度的切断部位来实现，优选上述第1配线的切断部位在上述连接端子和设置在离该连接端子最近的切换部之间。发明效果本发明具有电子电路，其在基板上一体地形成 ’第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子；第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通状态切换预先设定的次数，由此起到如下效果即使是在基板上一体地形成的电子电路、所谓的单片结构的电子电路，也可以可靠地对电子电路的输出波形按照预先设定的切换次数中成为导通状态的次数进行确认。
图1是本发明的实施方式的电子装置的电路构成图。图2是图1所示电子装置的主要部分放大图。图3是图2所示电子装置的AA线向视截面图。图4是将图1所示电子装置搭载为驱动电路的液晶显示装置的概要构成框图。图5是图4所示液晶显示装置所具备的数据信号线驱动电路的电路构成图。图6是图4所示液晶显示装置所具备的扫描信号线驱动电路的电路构成图。图7是本发明的实施方式的其它的电子装置的电路构成图。图8是图4所示液晶显示装置所具备的数据信号线驱动电路的其它的电路构成图。图9是图4所示液晶显示装置所具备的扫描信号线驱动电路的其它的电路构成图。图10是图8或图9所示驱动电路所具备的电平移位器的电路构成图。图11是成为本发明的比较例的电子装置的电路构成图。图12是图11所示电子装置的主要部分放大图。图13是图12所示电子装置的BB线向视截面图。图14是成为本发明的比较例的其它的电子装置的电路构成图。
具体实施例方式[实施方式1]如下，说明本发明的一种实施方式。此外，在本实施方式中，说明在有源矩阵驱动方式的液晶显示装置的驱动电路中使用了本发明的电子装置的情况下的例子。图4是示出本实施方式的有源矩阵驱动方式的液晶显示装置10的概要框图。如图4所示，上述液晶显示装置10包括像素阵列ARY、扫描信号线驱动电路⑶以及数据信号线驱动电路SD。在上述像素阵列ARY中，在彼此交叉的多个扫描信号线GL与多个数据信号线SL的各交叉位置附近，像素PIX矩阵状地配置。各像素PIX与相邻的扫描信号线GL和数据信号线SL连接。上述液晶显示装置10呈现出上述像素阵列ARY、数据信号线驱动电路SD以及扫描信号线驱动电路GD在同一基板SUB上形成的、所谓的驱动器单片结构，并根据来自外部控制电路CTRL的视频信号dat、时钟信号cks、启动信号sps、时钟信号ckg、启动信号spg、脉冲宽度控制信号gps、以及来自外部电源电路VGEN的各种驱动电源被驱动。上述数据信号线驱动电路SD与时钟信号cks等定时信号同步，对所输入的视频信号dat进行采样，根据需要进行放大并写入各数据信号线SL。扫描信号线驱动电路GD与时钟信号ckg等定时信号同步，依次选择扫描信号线GL，对像素PIX内存在的开关元件的开闭进行控制，由此将写入各数据信号线SL的视频信号(数据)dat写入对应的像素PIX，并且保持写入各像素PIX的数据。上述像素PIX虽未图示但是一般包括场效应晶体管，其作为上述开关元件；和像素电容，其包括液晶电容和辅助电容(根据需要附加)。并且，上述数据信号线SL与上述像素电容的一方电极通过晶体管的漏极和源极连接，另一方面，晶体管的栅极与扫描信号线 GL连接。此外，上述像素电容的另一方电极与所有像素所共用的共用电极连接。图5是示出上述数据信号线驱动电路SD的概要框图。如图5所示，上述数据信号线驱动电路SD采用如下构成，包括移位寄存电路1， 其包括多个移位寄存器SR ；缓冲电路，其包括多个NAND电路和NOT电路；以及多个模拟开关电路AS，其与各移位寄存器SR对应。上述缓冲电路将构成上述移位寄存电路1的相邻的移位寄存器SR的输出信号η 的一排信号(nl，n2，n3，n4，· · · ·)通过NAND电路进行取入放大，并且通过NOT电路根据需要生成反相信号，将采样信号s(sl，s2，s3，s4，· · · ·)及其反相信号/s(/sl，/s2， /s3。/s4, · · · ·)向模拟开关电路(采样电路)AS输出。上述模拟开关电路AS根据采样信号s, /s进行开闭，将来自视频信号线DAT的视频数据提供给数据信号线SL。图6是示出上述扫描信号线驱动电路⑶的概要框图。如图6所示，上述扫描信号线驱动电路⑶采用如下构成，包括移位寄存电路2， 其包括多个移位寄存器SR ；和缓冲电路，其包括多个NAND电路、NOR电路以及NOT电路。上述缓冲电路将构成上述移位寄存电路2的相邻的移位寄存器SR的输出信号η 的一排信号(nl，n2，n3，n4，· · · ·)通过NAND电路进行取入，取与来自外部的脉冲宽度控制信号gps的重叠，通过NOT电路得到期望的脉冲宽度。在此，构成作为上述扫描信号线驱动电路GD的构成要素之一的移位寄存电路1的各移位寄存器SR，具有例如如图11所示的构成。此外，数据信号线驱动电路SD的移位寄存电路2也采用相同的构成。上述移位寄存器SR包括由薄膜晶体管构成的6个开关元件Ml M6和1个电容器Cl，将所生成的脉冲通过扫描信号线驱动电路⑶的NAND电路向像素阵列ARY的栅极线输出。上述开关元件Ml M6进行工作，使得从所输入的栅极时钟Sl S4，以及来自外部电源电路VGEN的作为驱动电压VGL的电压Vl、作为驱动电压VGH的电压V2生成用于驱动像素阵列ARY的栅极脉冲，所生成的栅极脉冲从输出端子OUT输出。但是，如图4所示，本实施方式的液晶显示装置是将负责显示的像素阵列ARY和数据信号线驱动电路SD以及扫描信号线驱动电路GD在同一基板SUB上一体地形成的、所谓的驱动器单片结构的液晶显示装置，因此，通常为了提高集成度，各驱动电路的配线宽度是数ym 数十ym，非常细，另外，配线上面被绝缘膜保护，因此，碰触取样器的探针，通过示波器等外部设备来确认输出波形是困难的。因此，在图11所示的移位寄存器SR中，除了构成该移位寄存器SR的开关元件 Ml M6等以外，还形成有检查用的多个配线(下面，称为检查用配线群)，其能够与示波器等外部设备电连接。上述检查用配线群具有第1配线SE，其具有用于与外部设备电连接的连接端子 201 ；和第2配线GE，其与移位寄存器SR的输出端子OUT电连接。上述第1配线SE的与形成有连接端子201的一侧相反的一侧的端部和上述第2配线GE的与和输出端子OUT连接的一侧相反的一侧的端部隔着绝缘膜(未图示)交叉。对图11的附图标记Z的部分进行了放大的图成为图12，图12的BB线向视截面图成为图13。在此，第1配线SE用与构成移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序形成。另外，第2配线GE用与构成上述移位寄存器SR的开关元件的栅极电极相同的材料且用相同的工序形成。因此，第1配线SE和第2配线GE形成为隔着上述绝缘膜部分地交叉。在图12所示的例子中，示出了第1配线SE的线宽是10 μ m，第2配线GE 的线宽是20 μ m的情况。在上述交叉部Z中，如图12和图13所示，将隔着绝缘膜的第1配线SE和第2配线GE之间的熔接区域a通过激光进行熔接、使其短路。由此，第1配线SE成为在SEc部分与第2配线GE电连接，因此，可以通过第2配线GE和第1配线SE从连接端子201取得移位寄存器SR的输出脉冲。例如，可以使与取样器探针取得连接的连接端子201和成为输出线的第1配线SE和第2配线GE成为导通状态。由此，可以对向栅极线输出的波形进行确认，可以确认移位寄存器SR的输出波形是否正常。另外，在移位寄存器SR工作不良的情况下，还可以通过连接端子201，从外部输入输出波形并对像素输入波形。但是，如上所述，对来自移位寄存器SR的输出端子OUT的输出脉冲进行检查是容易的，但在是驱动器单片型的驱动电路的情况下，移位寄存器SR的表面被绝缘膜覆盖，因此，对构成该移位寄存器SR的各开关元件的输出波形进行检查是困难的。因此，如图14所示，除了与移位寄存器SR的输出端子OUT连接的检查用配线群 (1)以外，设置与配线m连接的检查用配线群O)、与配线N2连接的检查用配线群(3)即可，成为检查对象的开关元件Ml的输出脉冲流过所述配线Ni，开关元件M2、M3的输出脉冲流过所述配线N2。上述检查用配线群(1) (3)是与图11所示检查用配线群相同的构成，分别设置有用于与外部设备连接的连接端子201a 201c。但是，如图14所示，在设置了检查用配线群⑴ (3)的情况下，可以对构成移位寄存器SR的各开关元件的输出波形进行检查，但是产生如下问题移位寄存器SR周围牵扯的配线数增加，集成度降低。另外，外部设备连接用连接端子的数量也增加。因此，在本实施方式中，提出了图1 图3示出的电子装置。图1是示出在电子装置所具备的作为电子电路的移位寄存器SR中形成了检查用配线图案的例子的图。图2是对作为图1所示移位寄存器SR的主要部分的Y区域进行了放大的图。图3是示出图2所示放大图的AA线向视截面的图。S卩，如图1所示，上述电子装置采用如下构成，至少具有第1配线11，其具有能够和与移位寄存器SR分开地设置的外部设备电连接的连接端子101 ；第2配线1 12c，其用于将上述移位寄存器SR的3处输出波形分别向该移位寄存器SR的外部取出；以及切换部13a 13c，其将上述第1配线11和上述第2配线1 12c之间的导通/非导通状态切换预先设定的次数。在图1示出的电子装置中，设置有第2配线12a 12c，以取出移位寄存器SR的输出端子OUT的输出波形、开关元件Ml的输出波形、开关元件M2、M3的输出波形这3种。此外，图1示出的电子装置内的移位寄存器SR的构成是一般的结构，因此，省略详细的说明。下面，说明第1配线11和第2配线12a 12c的连接关系。上述第1配线11作为用与构成移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序形成的主线，包括1根配线SE，形成为从该配线SE分支的3根分支配线GEa 隔着绝缘膜(未图示)交叉。在此，分支配线Gfe用与构成上述移位寄存器SR的开关元件的栅极电极相同的材料且用相同的工序形成，因此，在分支配线GEa和配线SE之间存在绝缘膜。因此，各个配线在不同的层中形成，通常是非导通状态。为了将该非导通状态切换为导通状态，需要使用激光等熔接配线SE与分支配线GEa交叉的区域。但是，如上所述，配线SE和分支配线GEa在初始状态下设为非导通状态的目的是为了防止从配线SE通过分支配线GEa向移位寄存器SR侧输入噪声信号，但是，如后所述， 分支配线GEa和来自移位寄存器SR的第2配线12在初始状态下是非导通状态，因此，可以考虑上述噪声信号造成的影响非常小。因此，配线SE和分支配线GEa的初始状态不一定必须是非导通状态，为了从初始状态设为导通状态，可以用同一配线一体地形成。即，可以将配线SE和分支配线Gfe例如用与上述移位寄存器SR的开关元件的源极电极相同的材料且用相同的工序一体地形成。而且，上述分支配线GEa的根数是第2配线的根数以上即可，不特别限定。另外，上述第2配线12a 12c分别在上述切换部13a 13c形成与上述第1配线11的分支配线GE交叉的至少2根交叉配线SEa · ·。该交叉配线Sfe用与上述第2配线12a 12c相同的材料、用相同的工序与该第2配线1 12c —体地形成。该交叉配线Sfe存在如图示那样的梳齿状、枝状的交叉配线，但是不限于此，为了与分支配线GE在多个部位交叉，分支为多根配线即可。上述交叉配线Sfe形成为每次一根地与上述分支配线Gfe成为导通状态。具体地说，交叉配线Sfe形成为相对于上述分支配线GEa隔着绝缘膜(未图示)交叉。
10
在此，在切换部13a 13c中，按照各自预先设定的次数的量，将第1配线和第2 配线之间的导通/非导通状态进行切换即可，例如在图1中，交叉配线Sfe在各切换部分别设置5根，因此，可以将第1配线和第2配线之间的导通/非导通状态切换5次。因此，如果调整该交叉配线SEa的形成根数，则可以调整各切换部对第1配线和第2配线之间的导通/非导通状态进行切换的次数。在此，上述预先设定的切换次数是指将第1配线和第2配线从非导通状态切换为导通状态(或从导通状态切换为非导通状态)作为第1次，接着，将从导通状态切换为非导通状态(或从非导通状态切换为导通状态)作为第2次来进行计算。具体地说，在上述构成的情况下，最初是非导通状态，因此，对于1根交叉配线SEa 来说，第1次是从非导通状态切换为导通状态，第2次是相反从导通状态切换为非导通状态。可以以交叉配线SEa的根数、即5根的量进行该切换。因此，导通/非导通状态的切换次数成为2X5 = 10次。即，成为导通状态的次数是5次。如上，可以以预先设定的切换次数(在上述例子中是10次)中成为导通状态的次数(在上述例子中是5次)的量取得由第2配线取出的输出波形。此外，在最初状态是导通状态的情况下，导通状态和非导通状态的切换次数是 1+2X5=11次，因此，预先设定的切换次数是11次，成为导通状态的次数是6次，可以以该 6次的量取得由第2配线取出的输出波形。在此，在本实施方式中，可以将交叉配线Sfe和分支配线GEa的导通/非导通状态切换预先设定的次数，具体地说，如图2所示，对交叉配线Sfe和分支配线GEa交叉的一部分区域a、a，如图3所示，照射激光使该配线彼此熔接，由此使交叉配线Sfe和分支配线GEa 成为导通状态。相反地，如图2所示，对交叉配线SEa的、不与上述分支配线Gfe交叉的区域b，如图3所示，照射激光来切断该交叉配线SEa，由此使交叉配线Sfe和分支配线GEa成为非导通状态。这样，将第2配线12a 12c的交叉配线Sfe设置2根以上，由此可以将交叉配线 Sfe和分支配线GEa的导通/非导通状态进行反复切换。S卩，可以将第1配线11和第2配线12a 12c的导通/非导通状态切换预先设定的次数。此外，作为切换导通/非导通状态的次数，如果设想切换为导通状态的情况，则即使是1次(仅从非导通状态切换为导通状态)也不会特别有问题，但是优选成为导通状态的次数是2次以上的多次。其原因是如果将导通/非导通状态的切换次数设为多次，将导通状态设为2次以上，则可以重复取得来自相同的配线的输出波形。通过采用上述构成，即使成为来自移位寄存器SR(电子电路)的取入对象的输出波形的数量增加，也仅是第2配线的根数增加，第1配线11的根数是1根即可，因此，起到不会降低配线的集成度的效果。另外，上述连接端子101连接有端子配线GEb，所述端子配线GEb作为与上述分支配线GEa形成在相同的层中的配线。该端子配线GEb形成为相对于作为上述第1配线11 的主线的配线SE隔着绝缘膜(未图示)交叉。在该配线SE与端子配线GKd交叉的区域X， 与区域Y同样地，通过激光照射进行熔接，使配线SE与端子配线GEb成为导通状态。根据上述的构成，直到必要时才能使端子配线GEb与作为第1配线11的主线的配线SE电连接，因此，来自与外部设备连接的连接端子101的无用的信号不会通过配线SE进入，难以对其后面的移位寄存器SR带来不良影响。另外，上述第2配线12a 12c形成为与引出线GEc隔着绝缘膜(未图示)交叉， 所述引出线GEc与成为移位寄存器SR的取出对象的输出波形的配线(N1、N2等)电连接。 在该第2配线1 12c与引出线GEc交叉的区域W，与区域X同样地，通过激光照射进行熔接，使第2配线12a 12c与引出线GEc成为导通状态。在这种情况下，也和与连接端子101连接的端子配线GKD和配线SE之间的关系同样地，直到必要时才能使第2配线12a与移位寄存器SR的引出线GEc电连接，因此，起到如下效果无用的信号不会通过第2配线12a 12c进入移位寄存器SR，难以对该移位寄存器SR带来不良影响。优选上述引出线GEc的长度设定为在该引出线GEc与第2配线12a的交叉部所产生的电容成为规定值以下的长度。这样，引出线GEc的长度设定为在该引出线GEc与第2配线12a的交叉部所产生的电容成为规定值以下的长度，由此，可以将作为在上述交叉部产生的电容所造成的影响的波形圆钝等抑制为最小限度。在此，在液晶显示装置所具备的驱动电路中，如图5和图6所示，移位寄存器SR串联地设置有多级，因此，在确认使用了图1示出的第1配线11、第2配线12a 12c的输出波形的情况下，确认初级的移位寄存器SR的输出波形等同于确认本来的移位寄存器SR的工作，确认最终级的移位寄存器SR的输出波形等同于确认在整个驱动电路中波形变化最大的输出波形。因此，根据需要，当上述移位寄存器SR串联地设置有多级时，可以对最终级的移位寄存器SR设置上述第1配线11和第2配线12a 12c，可以对初级的移位寄存器SR设置上述第1配线11和第2配线12a 12c，而且，也可以对两级移位寄存器SR进行设置。此外，在图1中，示出上述交叉配线Sfe形成在第2配线12a 12c侧，与上述第 1配线11的分支配线GEa交叉的例子，但是不限于此，相反地，也可以在分支配线Gfe侧设置交叉配线SEa。在这种情况下，交叉配线Sfe用与分支配线Gfe相同的材料、用相同的工序形成，因此，成为第1配线11的构成要素之一。S卩，无论是在上述第1配线11具有从作为主线的配线SE分支的分支配线GEa，上述第2配线1 12c在上述切换部13a 13c具有与上述分支配线GEa交叉的至少2根交叉配线Sfe的情况(图1的情况)下，另外，虽未图示，还是在上述第1配线11的分支配线GEa在上述切换部13a 13c具有与上述第2配线1 12c交叉的至少2根交叉配线的情况下，上述交叉配线形成为每次一根地与上述分支配线成为导通状态即可。在上述构成的电子装置中，检查后，将图1示出的第1配线11的主线SE切断，由此可以阻断来自外部的噪声，防止静电破坏，而且可以防止其它公司从连接端子101确认输出波形(保密)。该切断部位只要是比第1配线11的主线SE上的分支配线GEa靠近连接端子101侧，则可以是任何部位。即，上述第1配线11如果在与上述第2配线1 12c的交叉部13a 13c以外的部位被切断，则可以在任何部位被切断。由此，可以防止能够与第1配线11所连接的外部设备连接的连接端子101输入的噪声和静电对电子电路的侵入，因此，可以防止噪声对电子电路的不良影响，静电对电子电路的破坏。另外，在第1配线11在上述部位被切断的状态下，无法从连接端子101取出电子电路的输出波形，因此，第3者不能对电子装置内部的电子电路进行解析。可以进行所谓的信息泄露的防止，电子电路构成的保密。此外，为了可靠地防止从电子电路取出输出波形，且以最小限度的切断部位来实现，优选上述第1配线11的切断部位在上述连接端子101和设置在离该连接端子101最近的切断部之间(图1示出的虚线X标识的部位)。图1 图3示出了用于确认移位寄存器SR内的输出波形的例子，但是，如果应用本发明的技术思想，则还能够确认构成移位寄存器SR的晶体管向各电极输入输出信号的情况。关于该点，边参照图7边在下面进行说明。此外，作为图7示出的移位寄存器SR的基本构成，与图1示出的移位寄存器SR是相同的，是一般的构成，因此，省略详细说明。如图7所示，与移位寄存器SR所包括的晶体管M3的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，在将一方分支配线设为第1分支配线GEaJfS 一方分支配线设为第2分支配线GEb时，上述第1分支配线GEa分别连接有能够与外部设备电连接的连接端子IOla 101c，形成有切换部21a 21c，切换部21a 21c将上述第2 分支配线GEb和用于向上述各电极提供信号或输出信号的配线SE切换为导通/非导通状态。根据上述构成，可以将相对于晶体管M3的各电极提供的信号或输出的信号从上述连接端子IOla IOlc取入，因此，易于确定在移位寄存器中发生了缺陷时的原因。另外，上述配线SE在上述切换部21a 21c具有与上述第2分支配线GEb交叉的至少2根交叉配线SEa，上述交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态。根据上述构成，上述配线SE具有的至少2根交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态，由此可以对来自晶体管的各电极的输出波形至少确认 2次。而且，上述交叉配线Sfe相对于上述第2分支配线隔着绝缘膜形成，因此，可以将交叉配线Sfe与第2分支配线的交叉部通过激光等进行熔接，由此成为导通状态。此外，可以是上述第2分支配线GEb和交叉配线Sfe在初始状态下，如图7所示， 通过接触孔20a 20c成为导通状态，确认包括移位寄存器SR的整个驱动电路的工作。在该工作确认结束后，如果进行交叉配线Sfe的与接触孔20a 20c连接的部位的切断，则可以对各电极进行个别确认(输出波形的确认等)。另外，在上面的例子中，举例并说明了晶体管M3，但是不限于此，其它的晶体管 Ml、M2、M4 M6的任一个可以通过设置与晶体管M3同样的配线图案来进行对晶体管的各电极输入输出信号的情况的确认工作。在图7示出的构成中，示出了如下的例子上述配线SE在上述切换部21a 21c 具有与上述第2分支配线GEb交叉的至少2根交叉配线SEa，上述交叉配线Sfe形成为每次一根地与上述第2分支配线GEb成为导通状态，但是不限于此，例如，上述第2分支配线GEb 也可以在上述切换部21a 21c具有与上述配线SE交叉的至少2根交叉配线(未图示)。 在这种情况下，第2分支配线GEb所具有的上述交叉配线形成为每次一根地与上述配线SE 成为导通状态即可。
另外，当上述第2分支配线GEb在上述切换部21a 21c具有与上述配线SE交叉的至少2根交叉配线(未图示)时，上述交叉配线相对于上述配线SE隔着绝缘膜形成。但是，当增大对图5示出的移位寄存电路1、图6示出的移位寄存电路2输入的时钟信号cks、Ckg等的振幅时，产生导致生成时钟信号的控制电路CTL(图4)等外部电路的功耗增大的问题。另外，存在信号线造成的无用辐射也较大的问题。因此，通过在液晶显示装置的各驱动电路SD、GD侧搭载电平转换电路(信号升压电路)可以解决增大上述时钟信号Cks、ckg等的振幅而带来的问题。在下面的实施方式2 中说明该例子。[实施方式2]如下，说明本发明的其它的实施方式。此外，在本实施方式中，对与上述实施方式 1所说明的部件具有同一功能的部件省略说明。因此，对配线、电极附注的附图标记SE、GE 分别与上述实施方式1同样地，SE作为示出用与源极电极相同的材料、相同的工序形成的配线和电极的附图标记使用，GE作为示出用与栅极电极相同的材料、相同的工序形成的配线和电极的附图标记使用。图8示出本实施方式的数据信号线驱动电路SD的电路构成图。图9示出本实施方式的扫描信号线驱动电路GD的电路构成图。图10示出图8、图9所示电平转换器LS的电路构成图。图8示出的数据信号线驱动电路SD具备与图5示出的数据信号线驱动电路SD的移位寄存电路1相同的构成的移位寄存电路5，在该移位寄存电路5上的输入时钟脉冲CLK 的一侧和输入启动脉冲SPS的一侧，分别设置有电平转换器LS。此外，图8示出的数据信号线驱动电路SD除了上述电平转换器LS的构成外，是与图5示出的数据信号线驱动电路SD相同的构成。另外，图9示出的扫描信号线驱动电路GD具备与图6示出的扫描信号线驱动电路 GD的移位寄存电路2相同的构成的移位寄存电路6，在该移位寄存电路6上的输入时钟脉冲CLK的一侧和输入启动脉冲SPS的一侧、以及NOR电路的输入侧，分别设置有电平转换器 LS0此外，图9示出的扫描信号线驱动电路GD除了上述电平转换器LS的构成外，是与图6示出的扫描信号线驱动电路GD相同的构成。图10是上述电平转换器LS的电路构成图。即，电平转换器LS具备作为ρ型晶体管的Μ1、Μ2，还具备作为η型晶体管的Μ3 Μ4。在此，在图8 图10示出的任一电路中，与上述实施方式1的图1同样地，设置有第1配线、第2配线。该第1配线、第2配线的关系与上述实施方式1是相同的。S卩，为了取出输出波形而形成第2配线，形成具备能够与外部设备电连接的连接端子的第1配线，在第1配线和第2配线之间具有切换导通/非导通状态的构成。S卩，在图8示出的具备数据信号线驱动电路SD的电子装置中，分别形成2个电平转换器LS ；初级的移位寄存器SR ；以及第2配线SE，其用于取出初级和下一级的模拟开关 AS的各自的输出波形。并且，该第2配线12分别形成有与第1配线11交叉的多个交叉配线SEa，所述第1配线11与能够与外部设备电连接的连接端子103连接。在该交叉配线SEa 和第1配线11之间形成有绝缘膜(未图示)。由此，如上述实施方式1所说明的，可以通过使用激光，根据需要将交叉配线Sfe和第1配线11的导通/非导通状态进行切换。S卩，在图8示出的电子装置中，通过将第2配线12和第1配线11的导通/非导通状态进行切换可以确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子103连接。即使在具备图9示出的扫描信号线驱动电路GD的电子装置中，与图8示出的电子装置同样地，也可以通过将第2配线12和第1配线11的导通/非导通状态进行切换来确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子104连接。在具备图10示出的电平转换器LS的电子装置中，为了取出2个输出波形而形成有2根第2配线12。并且，该第2配线12分别形成有与第1配线11交叉的多个交叉配线 SEa，所述第1配线11与能够与外部设备电连接的连接端子105连接。在该交叉配线SEa 和第1配线11之间形成有绝缘膜(未图示)。图10示出的情况也与图8示出的电子装置同样地，可以通过将第2配线12和第1 配线11的导通/非导通状态进行切换来确认必要部位的输出波形，所述第2配线12用于取出来自数据信号线驱动电路SD的各输出波形，所述第1配线11与能够与外部设备电连接的连接端子105连接。如上，根据本实施方式，可以将在将电子电路与基板一体地形成的单片结构的电子装置中难以取出的电子电路内部的输出波形取出并容易地进行确认。由此，例如在电子装置完成后，进行用于工作确认的检查的情况下，可以确认电子电路内部的输出波形，因此，在发现了缺陷的情况下，可以容易地确定缺陷的部位。用于确认输出波形的配线的导通 /非导通状态可以反复进行切换，因此，即使在电子装置完全完成前，也可以进行输出波形的确认。其结果是即使在制造过程中也易于确定缺陷部位，因此，可以在制造工序内适当地进行反馈，其结果是可以实现装置的合格率的提高。本发明不限于上述各实施方式，可以在权利要求示出的范围内进行各种变更，将在不同的实施方式中分别公开的技术方案进行适当组合后所得到的实施方式也包括在本发明的技术范围内。工业上的可利用性如果是在基板上一体地形成电子电路的、所谓的单片结构的电子装置，则无论是哪种电子装置均可以利用本发明。附图标记说明1移位寄存电路2移位寄存电路5移位寄存电路6移位寄存电路10液晶显示装置11第1配线12第2配线1 12c第2配线13a 13c切换部
20a 20c接触孔21a 21c切换部101连接端子IOla IOlc连接端子103连接端子104连接端子105连接端子201连接端子201a 201c连接端子
权利要求
1.一种电子装置，其特征在于，具有 电子电路，其在基板上一体地形成；第1配线，其具有能够和与该电子电路分开地设置的外部设备电连接的连接端子； 第2配线，其用于将上述电子电路的输出波形向该电子电路的外部取出；以及切换部，其将上述第1配线和上述第2配线之间的导通/非导通的状态切换预先设定的次数。
2.根据权利要求1所述的电子装置，其特征在于， 针对上述第1配线具有从主线分支的分支配线、上述第2配线在上述切换部具有与上述分支配线交叉的至少2根交叉配线的情况，或针对上述第1配线具有从主线分支的分支配线、上述分支配线在上述切换部具有与上述第2配线交叉的至少2根交叉配线的情况， 在上述任一种情况下，上述交叉配线形成为每次一根地与上述分支配线或第2配线成为导通状态。
3.根据权利要求2所述的电子装置，其特征在于，在上述任一种情况下，上述交叉配线相对于上述分支配线或第2配线隔着绝缘膜形成。
4.根据权利要求1所述的电子装置，其特征在于， 上述第2配线按照电子电路的输出波形的每一种类设置，上述第1配线具有从主线分支了上述第2配线的根数以上的分支配线， 上述第2配线形成为在上述切换部与上述分支配线成为导通状态。
5.根据权利要求4所述的电子装置，其特征在于，上述分支配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。
6.根据权利要求1 5中的任一项所述的电子装置，其特征在于，与上述连接端子连接的端子配线形成为相对于上述第1配线的主线隔着绝缘膜交叉。
7.根据权利要求1 6中的任一项所述的电子装置，其特征在于，上述第2配线形成为与引出线隔着绝缘膜交叉，所述引出线与电子电路的成为取出对象的输出波形的配线电连接。
8.根据权利要求7所述的电子装置，其特征在于，上述引出线的长度设定为在该引出线与第2配线的交叉部所产生的电容成为规定值以下的长度。
9.根据权利要求1 8中的任一项所述的电子装置，其特征在于，当上述电子电路串联地设置有多级时，对最终级的电子电路设置有上述第1配线和第 2配线。
10.根据权利要求1 8中的任一项所述的电子装置，其特征在于，当上述电子电路串联地设置有多级时，对初级的电子电路设置有上述第1配线和第2 配线。
11.一种电子装置，其特征在于，具有在基板上一体地形成的电子电路，与该电子电路所包括的晶体管的源极电极、漏极电极、栅极电极分别连接的信号配线在中途分支为两方，当将一方分支配线设为第1分支配线，将另一方分支配线设为第2分支配线时，上述第1分支配线连接着连接端子，所述连接端子能够与外部设备电连接， 形成有切换部，所述切换部将上述第2分支配线和用于对上述各电极提供信号或输出信号的配线按照预先设定的次数切换为导通/非导通状态。
12.根据权利要求11所述的电子装置，其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时， 上述交叉配线形成为每次一根地与上述第2分支配线成为导通状态， 当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时， 上述交叉配线形成为每次一根地与上述配线成为导通状态。
13.根据权利要求12所述的电子装置，其特征在于，当上述配线在上述切换部具有与上述第2分支配线交叉的至少2根交叉配线时， 上述交叉配线相对于上述第2分支配线隔着绝缘膜形成， 当上述第2分支配线在上述切换部具有与上述配线交叉的至少2根交叉配线时， 上述交叉配线相对于上述配线隔着绝缘膜形成。
14.根据权利要求1 13中的任一项所述的电子装置，其特征在于， 上述电子电路是移位寄存器。
15.根据权利要求1 14中的任一项所述的电子装置，其特征在于， 上述第1配线在与上述第2配线的切换部以外的部位被切断。
全文摘要
本发明的电子装置具有移位寄存器(SR)，其在基板上一体地形成；第1配线(11)，其具有能够和与该移位寄存器(SR)分开地设置的外部设备电连接的连接端子(101)；第2配线(12a～12c)，其用于将上述移位寄存器(SR)的输出波形向该移位寄存器(SR)的外部取出；以及切换部(13a～13c)，其将上述第1配线(11)和上述第2配线(12a～12c)之间的导通/非导通状态进行切换。由此，即使是驱动器单片结构的液晶显示装置，也可以确认驱动电路(电子电路)的输出波形。
文档编号G09G3/36GK102460680SQ20108002533
公开日2012年5月16日 申请日期2010年2月24日 优先权日2009年6月9日
发明者森胁弘幸 申请人:夏普株式会社
最新回复(0)