具有并行数据分配的显示装置的制作方法
专利名称：具有并行数据分配的显示装置的制作方法
技术领域：
本发明涉及具有包括针对像素阵列采用并行控制的分布式、独立小芯片 (chiplet)的基板的显示装置。
背景技术：
平板显示装置广泛地与计算装置相结合使用、在便携式装置中使用以及用于诸如电视机的娱乐装置。这些显示器通常采用分布在基板上的多个像素来显示图像。每个像素包括多个不同颜色的、通常被称为子像素的发光元件，这些发光元件通常发出红色、绿色和蓝色的光，以呈现各个图像元素。如本文所使用的，并不区分像素和子像素，并且像素和子像素都称为单个发光元件。已知多种平板显示技术，例如等离子体显示器、液晶显示器和发光二极管显示器。包含有形成发光元件的发光材料薄膜的发光二极管(LED)在平板显示装置中具有许多优势并且在光学系统中是有用的。2002年5月7日授权的Tang等人的美国专利 No. 6，384，529中示出了一种有机LED (OLED)彩色显示器，其包括有机LED发光元件的阵列。 另选地，可以利用无机材料并且可在多晶半导体母体中包括磷光晶体或者量子点。也可以利用有机材料或无机材料的其他薄膜以控制对发光薄膜材料的电荷注入、电荷传输、或者电荷阻挡，并且是本领域已知的。这些材料被布置在电极之间的基板上，具有封装覆盖层或者板。当电流经过发光材料时，从像素发射光。所发射的光的频率取决于所使用的材料的特性。在这种显示器中，可透过基板(底部发射器)或者透过封装盖(顶部发射器)或者两者发射光。已知平板显示装置中控制像素的两种不同方法有源矩阵控制和无源矩阵控制。 在无源矩阵装置中，基板不包括任何有源电子元件(例如，晶体管)。行电极的阵列和位于单独层中的列电极的正交阵列形成在基板上；行电极和列电极之间的交叉部分形成发光二极管的电极。然后，外部驱动器依次向各行(或列)提供电流，而正交的列(或行)提供合适的电压以点亮该行(或列)中的各发光二极管。在有源矩阵装置中，有源像素电路控制各个像素。通常，各像素电路包括至少一个晶体管。例如，参照图8，在现有技术已知的简单有源矩阵有机发光(OLED)显示器中，各个像素89包括例如OLED发射器的光学元件15，该光学元件15被像素电路80控制，像素电路 80包括选择电路801和驱动电路802。选择电路801包括用于选择像素信息的选择晶体管 81和用于存储指定像素期望亮度的电荷的电容器84。驱动电路802包括用于向光学元件15提供电流的驱动晶体管82。通常，通过数据信号线85和选择信号线86提供对光学元件 15的控制。参照图9，根据现有技术，有源矩阵显示器90包括按行和列布置的像素89的矩阵91，每个像素如上所述地具有选择电路801。每一行具有相应的选择信号线(8 、邪b、 85c)，每一列具有相应的数据信号线(86a、86b、86c)。选通驱动器95控制选择信号线，源驱动器96控制数据信号线。因此，选择信号线85或者数据信号线86 (例如，如图8所示)、 或者在该线路上提供信号的选通驱动器95或者源驱动器96中的任何故障都造成附接到该线路的像素的失灵。数据信号线通常称为列线，并且选择信号线通常称为行线，但是这些术语不要求面板的任何具体方向。此外，每个选择电路801连接到唯一的一对(数据信号线 85、选择信号线86)并且利用该对来寻址。一种形成有源矩阵像素电路的常用现有技术方法将诸如硅的半导体材料的薄膜沉积到玻璃平板基板上，接着通过光刻工艺将半导体材料形成为晶体管或者电容器。薄膜硅可以是非晶硅或者多晶硅。相比于在晶体硅晶片中制成的传统晶体管，由非晶硅或者多晶硅制成的薄膜晶体管(TFT)相对大并且具有较低的性能。另外，这种薄膜器件通常在整个玻璃基板上呈现局部或者大面积的非均勻性，这导致采用这些材料的显示器的电性能和视觉外观的非均勻性。采用另选的控制技术，Matsumura等人在美国专利申请公开No. 2006/0055864中描述了一种用于驱动LCD显示器的晶体硅基板。该申请描述了一种用于将由第一半导体基板制成的像素控制装置选择性地转移并固定到第二平坦显示基板上的方法。示出了像素控制装置中的引线互连和从总线和控制电极到像素控制装置的连接。教导了矩阵寻址像素控制技术。有源矩阵控制方案和无源矩阵控制方案均依赖于矩阵寻址，针对各个像素使用两条控制线(例如，图8中的85、86)以对像素进行选择。使用该技术是因为诸如直接寻址 (例如用于存储器装置中)的其它方案需要使用地址解码电路，由于背板缺少晶体管，该地址解码电路很难在现有的薄膜有源矩阵背板上形成，并且不能在无源矩阵背板上形成。例如美国专利No. 7，078，670中教导的CXD图像传感器中使用的其它数据通信方案采用从一行传感器到另一行传感器的并行数据移位，并且最终移位至被用于从每个传感器元件输出该数据的串行移位寄存器。这种结构要求传感器的各行传感器之间的互连和附加的高速串行移位寄存器。另外，支持这种数据移位所需要的逻辑将要求现有的薄膜晶体管有源矩阵背板中的很大空间，使得装置的分辨率将受严重限制并且将不能在缺少晶体管的无源矩阵背板中实现。授权给Singh等的美国专利No. 6，259，838教导一种采用沿着诸如光纤的发光光纤的长度布置的多个发光元件的显示装置。该方案提供了控制沿光纤布置的OLED显示元件的一维信息流。然而，在高分辨率显示器中，该方案要求精确定位大量光纤，例如，每行一个。定位误差将造成可见的非均勻性并且降低产量。此外，光纤的任何断裂可在断裂后使全部像素无效，或者使附接到该光纤的全部像素无效。用于显示装置的矩阵寻址方案和串行移位控制方案均易受互连故障的影响。通常，一行或一列的连接失败导致整行或整列故障。这种失败可在制造过程或者使用过程中发生。
已知采用双向电平转换器在单个总线的两个部分上发送具有不同电压电平的信号。例如，授权给Ludwig等人的美国专利No. 5，680，063描述了这种电路。因此，需要一种用于显示器的改进的装置，该装置改进了显示器对引线互连故障的容错。
发明内容
根据本发明，提供了一种响应于控制器的显示装置，该显示装置包括(a)基板，其具有显示区域；(b)像素的二维阵列，其形成在所述基板上的所述显示区域中，各像素包括光学元件和用于响应于所选择的像素信息来控制所述光学元件的驱动电路；(c)选择电路的二维阵列，其位于所述显示区域中，各选择电路与一个或者更多个像素相关联，用于选择由所述控制器提供的像素信息，其中各选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联的像素相对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及(d)并行信号导线，其将所述选择电路共同地电连接起来以向所述选择电路中的每一个发送由所述控制器提供的像素信息。本发明的优点在于，响应于像素信息地使用选择电路是一种降低显示装置的引线复杂度的更有效设计。此外，与现有技术相比，本发明的显示装置对引线和互连故障更容错。在存在单个点的引线故障的情况下，显示装置将继续正常工作。另一个优点在于，与现有技术相比，可以降低驱动器电路和显示器的制造成本，这是因为驱动器可以共享，减少了外合(bond-out)要求。
图IA是例示本发明的实施方式中分布在显示区域上的像素和小芯片的示意图；图IB是图IA的实施方式中的可用的小芯片的截面图；图IC是图IA的实施方式中的像素的示意图；图ID是本发明的实施方式中的像素的示意图；图2A是例示本发明的另选实施方式中分布在显示区域上的像素和小芯片的示意图；图2B是图2A的实施方式中的可用的小芯片的截面图；图3是例示本发明的另一实施方式中分布在显示区域上的像素和小芯片的示意图；图4A是例示本发明的实施方式中可用的双向驱动器的简化示意图；图4B是图3中例示的本发明的另选实施方式中的可用的具有双向驱动器的小芯片的示意图；图5是根据本发明的实施方式的具有驱动电路的OLED像素的截面图；图6是例示本发明的另选实施方式中分布在具有电分离像素组的显示区域上的像素和小芯片的示意图；图7是本发明中的可用的双向信号驱动器的示意图8是根据现有技术的像素的示意图；图9是根据现有技术的有源矩阵显示器的示意图；图10是根据本发明的实施方式的显示器的示意图；以及图11是根据本发明的另选实施方式的显示部分的截面图。由于附图中各个层和元件具有极其不同的尺寸，因此附图不按照比例绘制。
具体实施例方式参照图10，响应于控制器40的显示装置19包括多个像素89，每一个像素具有光学元件15和用于响应于所选择的像素信息来控制光学元件15的驱动电路802。这些像素按照二维阵列布置，该二维阵列可以是规则的格栅，特征为具有一致尺寸的重复单元，或者该二维阵列可以是不规则结构，不具有上述单元，但是在分开超过30度角的两个方向中的每一个方向上布置有超过一个像素。显示装置19还包括用于选择由控制器40提供的像素信息的多个选择电路801，其中每一个选择电路与一个或更多个像素89相关联。选择电路801也如上所述地按照二维阵列布置。每一个选择电路801接收从控制器40提供的像素信息，响应于所提供的像素信息来选择与其关联的像素(89)相对应的像素信息，并且向对应的驱动电路802提供所选择的像素信息。并行信号导线30将所述多个选择电路801共同的电连接起来以向各个选择电路801发送由控制器40提供的像素信息。并行信号导线30被控制器40控制。并行信号导线30并不是连接全部选择电路的菊链型导线；其根据电子技术并行地连接选择电路中的至少两个。多个像素89和多个选择电路810位于形成在基板10上的显示区域11中。 像素89也形成在基板10上。在本发明的一个实施方式中，单独的选择电路801驱动各驱动电路802，如图10所示，因此，各选择电路801仅仅与一个驱动电路802相关联，因而仅与一个像素89相关联。参照图11，在本发明的另选实施方式中，选择电路801与多个像素89相关联并且从并行信号导线30向像素89中的各驱动电路802提供相应的选择的像素信息。像素电路 22可以包括一个或更多个驱动电路802和选择电路801，并且可以驱动一个像素89或多个像素89。参照图1A、图IB和图11，在本发明的实施方式中，像素电路22在小芯片22内形成以控制基板10上的显示区域11中的光学元件15。如下所述，可以在单个小芯片20上集成具有单个选择电路802和多个驱动电路802的像素电路22、或多个这种像素电路22。 总体上，每一个小芯片可以包含按照多种方式布置的至少一个驱动电路和至少一个选择电路。至少一个并行信号导线30将多个选择电路801共同地电连接起来以向各个选择电路 801发送像素信息。像素信息承载在像素信息信号中，该信号可以在并行信号导线上直接提供，或者根据本领域已知的诸如AM、FM、PCM或PWM的各种技术来调制，可以使用本领域已知的诸如Huffman编码或DCT的技术来压缩，或者使用本领域已知的诸如Trellis调制的技术来编码。并行信号导线30是并行总线并且可以包括共同地连接到多个选择电路801的一个或更多个引线。如图IA所示，并行信号导线30可以包括按照二维格栅结构分布在基板显示区域11上的引线，该二维格栅结构具有与互连34连接的正交引线。类似地，像素可以按行和列布置以形成二维阵列。
参照图1C，在一个实施方式中，像素89中的光学元件15可以是如电致发射(EL) 器的发光元件，并且可以优选地是有机发光二极管(OLED)。像素电路22可以利用具有驱动晶体管82的驱动电路802向光学元件15提供电流以使其发光。光学元件15可以包括滤色器。像素电路22可以包括选择电路801，该选择电路用于响应于并行信号导线上的信号来选择与像素相对应的像素信息，如下所述。光学元件15也可以是诸如液晶的光控制元件。光控制元件可以包括交叉偏振片， 以根据驱动电路提供给光控制元件的电压来限制来自背光的光的通过。参照图IA和图1B，像素电路22可以在薄膜电路中或者在小芯片20中实现。像素电路22可以包括数据存储元件，用于存储指定像素的期望亮度的信息。小芯片是在与基板 10分开并比基板10小的基板上形成的集成电路，并且该基板位于基板10上的显示区域11 中以接收像素信息并且驱动像素。可以在单个小芯片20内实现多个像素电路22。在采用小芯片20的本发明的一个实施方式中，各小芯片20包括多个不同的连接焊盘对。连接焊盘M被以位于小芯片20内的总线部分36彼此电连接以维持并行信号导线30在显示区域上的电气连续性。在基板10上形成的并行信号导线30的总线部分38通过小芯片20中的连接焊盘M与小芯片总线部分36电互连。小芯片或者薄膜电路中的其它连接焊盘(未示出)可以驱动光学元件15或连接到其它总线(未示出)。控制器40使用从图像信号32产生的像素信息驱动并行信号导线30。控制器40 响应于图像信号32并且包括用于通过并行信号导线30向像素电路22发送从图像信号32 产生的像素信息的驱动器。像素电路22接着使用该像素信息来驱动光学元件15，例如，驱动光学元件15以按照像素信息中指定的亮度来发光。还参照图IC和图10，通过并行信号导线30传递的像素信息行进到全部像素电路 22，并且具体地说，到达全部选择电路801。然而，与一个或更多个像素相关联的各个像素电路22仅仅需要信息的不同子集。每个像素电路22因此使用对应的选择电路801来仅选择与像素电路驱动的关联像素相关的像素信息。不同于现有技术，选择电路801响应于并行信号导线30上的全部像素信息，并且选择与其对应像素相关的像素信息部分。选择电路 801不要求矩阵控制信号，例如图8所示的选择信号线85。可采用多种技术向像素电路22 分发信息，并允许选择电路801选择相关的像素信息。参照图10和图1A，在本发明的一个实施方式中，将像素信息的格式编排为离散数据值。数据值按照时间顺序方式排列，并且发送给选择电路801。各个像素89具有唯一的索引值。例如，各个选择电路801可以包括一组开关或焊盘连接，指定了作为针对任意关联像素的索引的二进制值。每个选择电路801计数在并行信号导线30上发送的数据值并且选择与其关联的信号的索引相对应的数据值。例如，具有地址3的像素接收在并行信号导线30上发送的第三个连续数据值。各选择电路801包括计数器，该计数器计数像素信息的数据值直至与特定像素89相对应的像素信息被发送为止，这时，关联像素信息被对应的选择电路801存储在与像素相关联的数据存储元件中，例如在诸如触发器或存储器的数字存储元件中，或者存储在诸如电容器的模拟存储元件中。可以按照显示器上的像素89的光栅化顺序来分配像素89的索引值，诸如左到右、顶部到底部。在并行信号导线30上发送的数据值也可以是针对一个或者更多个像素89的像素信息包。当在一个小芯片中实现多个驱动电路802时，各个小芯片20可以优选地具有唯一的索引值，并且各个像素信息包可以包括针对由对应的小芯片20控制的各关联像素89的
像素信息。可以在并行信号导线上发送选择的保留值以指示应当在例如在帧的开始处将各选择电路801中的计数器复位。这种技术在通信领域中也是公知的。例如，在DC-平衡码中，一段较长时间的0或1可以指示复位。在本发明的另选实施方式中，将像素信息的格式编排为包，各像素信息包都包括相应的地址值，并且各像素89具有对应的地址值。下面将进一步讨论地址值。各选择电路 801包括匹配电路(例如，比较器)，该匹配电路利用其对应像素的相应地址值来计算在并行信号导线30上发送的各个包的地址值。当匹配电路指示包地址值与关联像素的地址值匹配时，存储具有匹配地址的包中的像素信息。各选择电路801可以包括限定其关联像素的地址的诸如触发器或PROM的电路。如组网领域中公知的那样，像素信息的包可以按照需要而组合或者分割以在并行信号导线30上鲁棒地发送。本发明对在显示区域11上发送的信号提供了改善的鲁棒性。如果任一个像素电路22失效，则其它像素电路22和像素不受影响。如果在并行信号导线30中出现少量的断裂，则像素信息仍然可以通过其它电气路径发送到各个像素电路22。因此，即使当存在制造错误或由于显示器的机械应力而引起的故障时，显示器也能够继续工作。图IA和图IB例示了本发明的并行信号导线30的总线部分36穿过小芯片20的实施方式。在本发明的其它实施方式中，并行信号导线30直接连接到多个小芯片20而无需穿过任何小芯片。参照图2A，在本发明的实施方式中，多个小芯片20通过连接焊盘M直接连接到并行信号导线30的总线部分37。并行信号导线30的总线部分38也如图IA和图 IB中那样穿过小芯片。图2B例示了小芯片20中的穿过连接焊盘MB的并行信号导线30 的总线部分37和穿过连接焊盘24A的总线部分38之间使用总线部分36的电连接。在图1A、图1B、图2A和图2B中例示的本发明的实施方式采用从控制器40到并行信号导线30的单个位置处的单个连接。在大型显示器中，例如，在具有大于40英寸的对角线的显示器中，信号在并行信号导线30上需要行进的距离可以非常大。另外，基板10上的显示区域11中的并行信号导线30的电导率可能由于形成组成并行信号导线30的引线的宽度、厚度、材料或所使用的沉积技术而受到限制。因此，在本发明的另一个实施方式中，控制器40可以在基板上的多个不同位置处驱动并行信号导线30。参照图3，总线部分39可以将信号驱动器42电连接到位于显示区域11中的多个不同位置的并行信号导线30，例如连接到小芯片20A和小芯片20B。总线部分39可以是所示的位于基板10外部的单独引线， 或者在基板10上的显示区域11外形成。尽管图3仅例示了两个连接，但本发明不限于两个连接，并且可以采用位于不同位置处的任意数量的连接位置。另选地，参照图4B，可以使用在不同位置处附接到并行信号导线30的两个或更多个单独的、同步的信号驱动器42来代替连接到两个不同点的单个驱动器。在基板上延伸很长距离或者包含分支或者抽头(stub)的并行总线经受信号反射。本发明的并行信号导线30可以经受这种反射，这种反射可可以使信号质量下降。如本领域中已知的，通过设置信号终止元件(例如，选择的电阻器)，可以降低这种反射。然而， 当把信号引入可以是并行信号导线30的并行导线格栅时，不能完全消除反射。由于信号穿过格栅传播时的传播延迟，信号还经受扩展。电连接到并行信号导线30的像素电路22因而能够接收到带噪声的像素信息信号，即，像素信息完全或者部分损坏或被电气噪声变得模糊的信号。这个问题还可以来自于多个不同电气连接点。这种多连接可以缩短显示区域上的整体传播时间并且提高信号强度，但可以造成信号在不同时间到达不同像素电路22。 因此，根据本发明的实施方式，选择电路801可以包括信号滤波器44或者隔离驱动器43，该信号滤波器44或隔离驱动器43被设置为过滤来自并行信号导线30的像素信息。可以采用多种信号滤波器44来解决带噪声的像素信息信号；例如，RC低通滤波器电路可以降低信号中的高频噪声。如果选择电路802采用诸如触发器的边缘敏感存储元件46来存储像素信息，则这非常有用。在本发明的又一个实施方式中，通过包括分布在显示区域11中的在并行信号导线30上接收和发送像素信息的信号驱动器电路，在沿着并行信号导线30的不同位置处重构像素信息信号以提高信号强度。这些驱动器电路优选地是双向信号驱动器48。如图4A 简单例示的，这种双向信号驱动器48包括具有互补方向的信号驱动器42A和42B，使得各个双向信号驱动器在各个方向上驱动像素信息信号。然而，这种驱动器要求仔细的设计以防止振荡并保证一个驱动器的输出电路部件与另一个驱动器的输入电路部件兼容。这种双向驱动器电路的示例是本领域中已知的。参照图4B，双向信号驱动器48可以方便地设置在小芯片20、20A、20B中以在总线部分36A和36B上重构像素信息信号。或者，可以利用基板10上的显示区域11中的不同位置的薄膜电路形成双向驱动器电路。双向信号驱动器48可以与信号滤波器电路44 一起采用。在本发明的各实施方式中，并行信号导线30是电子技术领域已知的线“与(AND)，， 结构。这可以是无源上拉电路(passive pull-up)的低电平有效总线(active-low bus), 其可以被漏极开路信号驱动器驱动。参照图7，在具有线“与”信号导线的一个实施方式中，双向信号驱动器48包括被单个晶体管7400连接起来的总线的第一部分7300和第二部分7302，该晶体管可以是N沟道M0SFET。各总线部分具有相应的上拉电路7304、7308，各上拉电路可以包括电阻器。当第一总线部分7300被驱动低并且第二总线部分7302被驱动高时，晶体管7400导通并且将第二总线部分7302拉低。根据本发明，总线的两个部分7300、7302是总线部分36A和36B， 并且两个上拉电路7304、7308和单个MOSFET 7400与信号驱动器42A和42B —起组成双向信号驱动器48。使用线“与”信号导线的其它实施方式可以采用如在授权给Hass等人的美国专利No. 6，122，704或授权给Ng等人的美国专利No. 7，397，273中阐述的双向信号驱动器的双向信号驱动器48。在本发明的各个实施方式中，可以采用多种像素电路22和用于构建像素电路22 的多种技术，例如，小芯片或者薄膜硅电路。参照图5，在本发明的一个实施方式中，像素电路22是包括在基板10上形成的薄膜晶体管(TFT)的有源电路。各个像素89可以具有单独的像素电路22。TFT驱动被构图以形成像素的第一电极12。TFT连接到并行信号导线以从控制器接收像素信息。在第一电极12上沉积发光材料层14，在发光材料层14上形成第二电极16。电极12、16和发光材料层14形成发光二极管或者像素89。如图所示，第二电极16可以为多个像素所共用。在采用单晶体硅基板的装置中提供有源矩阵像素控制也是已知的。参照图6，在另选控制设计中，像素电路22在具有与显示基板10分开的基板的小芯片内形成，并且多个小芯片分布在基板10上的显示区域中。小芯片20通过连接焊盘M 电连接到并行信号导线30以从控制器40接收像素信息。像素划分为互斥的、电分离的像素组60。各个组60可以形成像素的二维子阵列，各个像素组被一个或更多个小芯片20控制。第一电极12形成水平的行，第二电极16形成竖直的列，发光材料层14位于电极12、16 之间。像素在电极的行和列交叠处形成。像素组60在无源矩阵结构中被小芯片20独立地驱动。本发明可以采用顶部发射器或者底部发射器架构。在优选实施方式中，采用顶部发射器架构来改善装置的孔径比并且在基板上提供额外空间以引导并行信号导线和任何其它总线。并行信号导线30和任何其它总线可以优选地在单个层中形成。各个小芯片20具有独立并与显示装置基板10分开的基板。如本文中所使用的， 分布在基板10上表示小芯片20不仅围绕显示阵列的周边设置，而是位于像素阵列内部，也就是说，位于显示区域11中的像素(图10中的89)下方、上方或者之间。在工作中，控制器40根据显示装置的需要接收并处理图像信号32以产生像素信息。控制器40接着通过并行信号导线30发送像素信息到装置中的各个小芯片20。附加控制信号可以从控制器40通过相同或者单独的总线发送到小芯片。像素信息包括各个光学元件15的亮度信息，该亮度信息可以用伏特、安培、或者与像素亮度相关的其它度量单位表示。像素电路22接着向像素89中的光学元件15提供适当控制以使光学元件根据关联的数据值提供光。总线可以提供多种信号，包括定时(例如，时钟)信号、数据信号、选择信号、电力连接或者接地连接。可以将控制器40实现为小芯片并将其固定到基板10。控制器40可以设置在基板 10的周边，或者可以在基板10的外部并且包括常规的集成电路。根据本发明的各个实施方式，可以按照多个方式构建小芯片20，例如用沿着小芯片20的长度维度的一行或者两行连接焊盘M。并行信号导线30可以由多种材料形成并且使用在装置基板上进行沉积的各种方法。例如，并行信号导线30可以是金属的，蒸发或者溅射的，例如铝或者铝合金。另选地，并行信号导线30可以由固化的导电墨或者金属氧化物制成。参照图10以及图6和图11，本发明对采用大装置基板(如玻璃、塑料或箔)的多像素装置实施方式特别有用，并且在装置基板10上按照规则排列方式排列有多个小芯片 20。各小芯片20可以根据小芯片20中的电路并响应于控制信号来控制形成在装置基板10 上的多个像素89。单独的像素组或者多个显示组可以位于分块元件上，它们可以组装成整个显示器。根据本发明，小芯片20在基板10上提供分布式像素电路22。小芯片20与装置基板10相比是相对小的集成电路并且包括像素电路22，像素电路22包括在独立基板上形成的引线、连接焊盘、诸如电阻器或者电容器的无源部件、或者诸如晶体管或者二极管的有源部件。小芯片20与显示基板10分开制造并且接着施加于显示基板10。小芯片20优选地利用制造半导体装置的已知工艺使用硅或绝缘体上硅(SOI)晶片制造。然后，各小芯片 20在附接到装置基板10之前被分开。各小芯片20的晶体基底(crystalline base)可以因此被认为是小芯片基板，该小芯片基板与装置基板10分开并在设置有一个或更多个小芯片电路22。多个小芯片20因此具有对应的多个小芯片基板，这些小芯片基板与装置基板10分开并彼此分开。具体而言，独立的小芯片基板与形成有像素89的基板10分开，并且独立小芯片基板的面积的总和小于装置基板10的面积。小芯片20可以具有晶体基板以提供比例如在薄膜非晶或多晶硅装置中找到的有源部件性能更高且更小的有源部件。根据本发明的一个实施方式，形成在晶体硅基板上的小芯片20按照几何阵列布置，并且利用粘接和平坦化材料粘接到装置基板(例如，10)。位于小芯片20的表面上的连接焊盘M用于将各小芯片20连接到信号线、电源总线及行或列电极(16、12)以驱动像素89。小芯片20 可以控制至少四个像素89。由于小芯片20形成在半导体基板中，所以小芯片的电路可以使用现代光刻工具形成。利用这些工具，可以很容易地得到0.5微米或更小的特征尺寸。例如，现代半导体生产线可以实现90nm或45nm的线宽，并可以用于制造本发明的小芯片20。但是，小芯片20 也需要连接焊盘M以在装配至显示基板10上时电连接到在小芯片20上提供的布线层。 连接焊盘M根据显示基板10上所使用的光刻工具的特征尺寸(如5μπι)以及小芯片20 与布线层的对准(例如+/-5μπι)来决定尺寸。因此连接焊盘24可以是例如15 μ m宽并且焊盘之间具有5 μ m间隔。这意味着焊盘M将明显大于小芯片20中所形成的晶体管电路。 连接焊盘M通常可以形成在像素电路22上方的、小芯片20上的金属化层中。期望制造具有尽量小的表面积的小芯片20以得到低的制造成本。可以任意地选择小芯片的地址值，例如根据计算机科学领域中已知的1 位全球唯一 ID(⑶ID)标准来选择。参照图10和图11，各个像素89可以优选地具有唯一的地址值。当在单个小芯片中实现多个像素电路22时，各小芯片可以优选地具有唯一的地址值， 并且各个像素信息包可以包括被具有与该包的地址相对应的地址的小芯片驱动的各个像素89的像素信息。如在电子技术领域中已知的，可以通过激光微调(laser trimming)或者连接焊盘捆扎(connection-pad strapping)将地址值分配给小芯片。地址值还可以通过调整小芯片的硅晶片的掩模而分配给小芯片，以提供针对基板上的各个小芯片的唯一的晶片编码地址。当使用晶片编码地址时，可以针对各个晶片使用相同的一组地址。根据本发明的一个实施方式，为了使用小芯片20制造显示器19，执行以下步骤。 如上所述地准备一个或多个小芯片晶片，每个小芯片都具有唯一的地址，并且还准备基板 11。从晶片中选择多个小芯片。接着，针对每一个被选择的小芯片选择唯一的基板位置。记录各个小芯片的地址和基板位置。将小芯片粘接到基板的对应基板位置。接着，将所记录的地址和基板位置存储在非易失性存储器中，所述非易失性存储器可以是本领域中已知的闪速存储器、EEPR0M、磁盘或者其它存储介质。接着，将该非易失性存储器与基板关联。例如，当该非易失性存储器是容纳在存储器小芯片中的EEPROM时，可以将存储器小芯片粘接到基板并且引线连接到控制器40。当该非易失性存储器是磁盘时，可以使用与基板相对应的唯一代码来标记。当使用显示器19时，控制器40读取所存储的小芯片的地址和基板位置。控制器将图像信号32分割为与基板位置相对应的像素信息包，每个基板位置一个包，因此每个小芯片一个包。控制器40将与包的基板位置相对应的小芯片位置赋予各个包。这使得各个
12小芯片能够如上所述地取回对应的像素信息。还可以使用微电子机械(MEMS)结构形成可用的小芯片，例如^on、Lee、Yang禾口 Jang 在"A novel use of MEMS switches in driving AMOLED，，，Digest ofTechnical Papers of the Society for Information Display，2008，3. 4，，p. 13 中描述的那样。装置基板10可以包括柔性玻璃和这样的布线层，布线层由蒸发或溅射金属或金属合金(如铝或银)制成，其利用本领域中公知的光刻技术构图而形成在平坦化层18(如树脂)上。在本发明的实施方式中，并行信号导线30可以包括采用如通信领域中已知的诸如EIA-485或者EIA-899的信令标准的多点差分信号总线(多点LVDS)。装置基板10可以优选地是箔或者其它固体导电材料。总线可以包括以基板为基准按照差分微带结构布局的差分信号对，如电子技术领域已知的。在使用非导电基板的显示器中，差分信号对可以优选地以第二电极为基准。本发明可以用有机或者无机的LED装置实现。本发明被用于由小分子或聚合 OLED构成的平板OLED装置中，如以下所公开的但并不限于此授予Tang等人的美国专利No. 4，769，292和授予Van Slyke等人的美国专利No. 5，061，569。可以采用例如采用在多晶硅半导体基体(matrix)中所形成的量子点(例如，如Kahen的美国专利申请公开 No. 2007/0057263中所教导的)、以及利用有机或无机电荷控制层的无机装置，或有机/无机混合装置。有机或无机发光材料的许多组合和变化可用于制造这种装置，其包括具有顶部发射器结构或底部发射器结构的有源矩阵显示器。根据现有技术，电力分配总线使用与图8和图9所示的数据信号线和选择信号线 (例如，图8中分别为85，86)分开的导线。在本发明的一个实施方式中，在公共导线上执行电力分配和数据传送。参照图1D，像素电路22具有包括驱动晶体管82的驱动电路802。 驱动晶体管802具有连接到第一电源825的第一电极821和连接到光学元件15的第一端子的第二电极822。第一电极821可以是驱动晶体管82的源极，第二电极822可以是漏极， 或者反过来第一电极821可以是驱动晶体管82的漏极，第二电极822可以是源极。光学元件15的第二端子连接到第二电源826。驱动电路82 (具体而言，驱动晶体管802)利用还被用作电力分配总线的并行信号导线30连接到第一电源825。因此，并行信号导线30除了向选择电路提供像素信息以外， 并行信号导线30还向驱动电路提供电流。当并行信号导线30连接到多个驱动电路和选择电路时，其可以向全部驱动电路提供电流并且向全部选择电路提供像素信息。使用在本领域中已知的诸如ITU-T G. hn 标准(http://www. itu. int/ITU-T/jca/ hn/index.phtml，2009/03/27检索)的电力线通信技术对电流和像素信息复用并且解复用。这些方法以选择的基频(例如，针对DC为0Hz)提供电流和被调制到所选择的高于基频的数据载波频率的像素信息。因此，并行信号导线30可以通过低通滤波器832向驱动电路802提供电流，并且通过高通滤波器831向选择电路801提供像素信息。低通滤波器832 可以是本领域中已知的RC低通滤波器以提取电流，高通滤波器831可以是本领域中已知的 RC高通滤波器或者混合器以提取像素信息。可以略去其中一个滤波器或者全部两个滤波器，并且采用其它滤波器拓扑，这对于本领域技术人员是明显的。例如，由于驱动晶体管82 上的低振幅Vds噪声将对通过光学元件15的电流几乎没有影响，因此可以略去低通滤波器 832，只要像素信息的调制频率高于人类可视噪声的阈值即可，如在图像科学领域中已知的那样。已经具体参照本发明的特定优选实施方式详细描述了本发明，但应理解的是，可以在本发明的精神和范围内进行各种变化和修改。部件列表10基板11显示区域12电极14发光材料15光学元件16电极18平坦化层19显示器20、20A、20B小芯片22像素电路24,24A,24B连接焊盘30并行信号导线、总线32图像信号34互连36.36A.36B总线部分37总线部分38总线部分39总线部分40控制器42、42A，42B信号驱动器43隔离驱动器44信号滤波器46存储电路48双向信号驱动器60像素组7300,7302总线部分7304、7308上拉电路7400晶体管80像素电路801选择电路802驱动电路81选择晶体管82驱动晶体管821第一电极822第二电极
14
825第一电源826第二电源831高通滤波器832低通滤波器84电容器85、85a、85b、85c数据信号线86、86a、86b、86c选择信号线89像素90显示器91矩阵95选通驱动器96源驱动器
权利要求
1.一种响应于控制器的显示装置，该显示装置包括(a)基板，其具有显示区域；(b)像素的二维阵列，其形成在所述基板上的所述显示区域中，每个像素包括光学元件和用于响应于所选择的像素信息来控制所述光学元件的驱动电路；(c)选择电路的二维阵列，其位于所述显示区域中，每个选择电路与一个或更多个像素相关联，用于选择由所述控制器提供的像素信息，其中各个选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联像素相对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及(d)并行信号导线，其将所述选择电路共同地连接起来以向所述选择电路中的每一个发送由所述控制器提供的像素信息。
2.根据权利要求1所述的显示装置，其中各个选择电路与仅一个驱动电路关联。
3.根据权利要求1所述的显示装置，其中所述像素按行和列布置以形成二维阵列，并且其中所述并行信号导线在所述基板上的所述显示区域中形成具有交叉点的二维格栅。
4.根据权利要求1所述的显示装置，该显示装置还包括数据存储元件，该数据存储元件与各个像素关联，用于存储所选择的像素信息。
5.根据权利要求1所述的显示装置，其中各个像素具有对应的索引，并且其中所述控制器提供按照时间顺序数据值排列的像素信息，并且各选择电路计数所述数据值并选择与其关联像素的索引相对应的数据值。
6.根据权利要求1所述的显示装置，其中各个像素具有对应的地址，并且其中所述控制器提供按照地址包排列的像素信息，并且各选择电路选择具有其关联像素的地址的包。
7.根据权利要求6所述的显示装置，其中各选择电路包括用于限定其关联像素的地址的电路。
8.根据权利要求1所述的显示装置，该显示装置还包括多个小芯片，每个小芯片包含至少一个驱动电路和至少一个选择电路，其中所述小芯片分布在所述基板上的所述显示区域内。
9.根据权利要求8所述的显示装置，其中至少一个小芯片包含仅一个选择电路和多个驱动电路。
10.根据权利要求8所述的显示装置，其中所述并行信号导线在所述基板上的所述显示区域中形成具有互连的二维格栅，并且位于所述互连之间的所述二维格栅的至少一部分穿过小芯片。
11.根据权利要求8所述的显示装置，其中所述并行信号导线在所述基板上的所述显示区域中形成具有交叉点的二维格栅，并且至少一个交叉点位于小芯片内。
12.根据权利要求11所述的显示装置，其中各小芯片还包括两个或更多个连接焊盘， 所述并行信号导线连接到位于第一小芯片上的至少两个不同的连接焊盘，并且所述两个不同的连接焊盘在所述第一小芯片内电连接。
13.根据权利要求1所述的显示装置，其中所述控制器在超过一个不同位置处连接到所述并行信号导线。
14.根据权利要求13所述的显示装置，其中所述控制器包括单独的信号驱动器，每个信号驱动器在不同位置处连接以在所述并行信号导线上并行地发送像素信息。
15.根据权利要求14所述的显示装置，其中所述选择电路还包括隔离驱动器和信号滤波器，所述信号滤波器用于对并行发送的像素信息进行滤波。
16.根据权利要求1所述的显示装置，其中所述光学元件包括位于第一电极和第二电极之间的有机发光材料，并且所述第一电极和所述第二电极中的至少一方连接到所述驱动电路。
17.根据权利要求16所述的显示装置，其中所述第二电极共同地连接到所述多个像ο
18.根据权利要求1所述的显示装置，该显示装置还包括双向信号驱动器，所述双向信号驱动器用于在所述并行信号导线上接收和发送像素信息。
19.根据权利要求1所述的显示装置，其中至少一个并行信号导线还向所述多个驱动电路提供电流。
20.根据权利要求1所述的显示装置，其中各选择电路与多个驱动电路相关联。
全文摘要
一种响应于控制器的显示装置，其包括基板，其具有显示区域；像素的二维阵列，其形成在基板上的显示区域中，每个像素包括光学元件和用于响应于所选择的像素信息来控制光学元件的驱动电路；选择电路的二维阵列，其位于显示区域中，每个选择电路与一个或更多个像素相关联，用于选择由控制器提供的像素信息，其中各个选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联的像素对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及并行信号导线，其将选择电路共同地连接起来以向各个选择电路发送由控制器提供的像素信息。
文档编号G09G3/36GK102460549SQ201080025451
公开日2012年5月16日 申请日期2010年6月4日 优先权日2009年6月9日
发明者R·S·库克, 克里斯多佛·J·怀特 申请人:全球Oled科技有限责任公司
技术领域：
本发明涉及具有包括针对像素阵列采用并行控制的分布式、独立小芯片 (chiplet)的基板的显示装置。
背景技术：
平板显示装置广泛地与计算装置相结合使用、在便携式装置中使用以及用于诸如电视机的娱乐装置。这些显示器通常采用分布在基板上的多个像素来显示图像。每个像素包括多个不同颜色的、通常被称为子像素的发光元件，这些发光元件通常发出红色、绿色和蓝色的光，以呈现各个图像元素。如本文所使用的，并不区分像素和子像素，并且像素和子像素都称为单个发光元件。已知多种平板显示技术，例如等离子体显示器、液晶显示器和发光二极管显示器。包含有形成发光元件的发光材料薄膜的发光二极管(LED)在平板显示装置中具有许多优势并且在光学系统中是有用的。2002年5月7日授权的Tang等人的美国专利 No. 6，384，529中示出了一种有机LED (OLED)彩色显示器，其包括有机LED发光元件的阵列。 另选地，可以利用无机材料并且可在多晶半导体母体中包括磷光晶体或者量子点。也可以利用有机材料或无机材料的其他薄膜以控制对发光薄膜材料的电荷注入、电荷传输、或者电荷阻挡，并且是本领域已知的。这些材料被布置在电极之间的基板上，具有封装覆盖层或者板。当电流经过发光材料时，从像素发射光。所发射的光的频率取决于所使用的材料的特性。在这种显示器中，可透过基板(底部发射器)或者透过封装盖(顶部发射器)或者两者发射光。已知平板显示装置中控制像素的两种不同方法有源矩阵控制和无源矩阵控制。 在无源矩阵装置中，基板不包括任何有源电子元件(例如，晶体管)。行电极的阵列和位于单独层中的列电极的正交阵列形成在基板上；行电极和列电极之间的交叉部分形成发光二极管的电极。然后，外部驱动器依次向各行(或列)提供电流，而正交的列(或行)提供合适的电压以点亮该行(或列)中的各发光二极管。在有源矩阵装置中，有源像素电路控制各个像素。通常，各像素电路包括至少一个晶体管。例如，参照图8，在现有技术已知的简单有源矩阵有机发光(OLED)显示器中，各个像素89包括例如OLED发射器的光学元件15，该光学元件15被像素电路80控制，像素电路 80包括选择电路801和驱动电路802。选择电路801包括用于选择像素信息的选择晶体管 81和用于存储指定像素期望亮度的电荷的电容器84。驱动电路802包括用于向光学元件15提供电流的驱动晶体管82。通常，通过数据信号线85和选择信号线86提供对光学元件 15的控制。参照图9，根据现有技术，有源矩阵显示器90包括按行和列布置的像素89的矩阵91，每个像素如上所述地具有选择电路801。每一行具有相应的选择信号线(8 、邪b、 85c)，每一列具有相应的数据信号线(86a、86b、86c)。选通驱动器95控制选择信号线，源驱动器96控制数据信号线。因此，选择信号线85或者数据信号线86 (例如，如图8所示)、 或者在该线路上提供信号的选通驱动器95或者源驱动器96中的任何故障都造成附接到该线路的像素的失灵。数据信号线通常称为列线，并且选择信号线通常称为行线，但是这些术语不要求面板的任何具体方向。此外，每个选择电路801连接到唯一的一对(数据信号线 85、选择信号线86)并且利用该对来寻址。一种形成有源矩阵像素电路的常用现有技术方法将诸如硅的半导体材料的薄膜沉积到玻璃平板基板上，接着通过光刻工艺将半导体材料形成为晶体管或者电容器。薄膜硅可以是非晶硅或者多晶硅。相比于在晶体硅晶片中制成的传统晶体管，由非晶硅或者多晶硅制成的薄膜晶体管(TFT)相对大并且具有较低的性能。另外，这种薄膜器件通常在整个玻璃基板上呈现局部或者大面积的非均勻性，这导致采用这些材料的显示器的电性能和视觉外观的非均勻性。采用另选的控制技术，Matsumura等人在美国专利申请公开No. 2006/0055864中描述了一种用于驱动LCD显示器的晶体硅基板。该申请描述了一种用于将由第一半导体基板制成的像素控制装置选择性地转移并固定到第二平坦显示基板上的方法。示出了像素控制装置中的引线互连和从总线和控制电极到像素控制装置的连接。教导了矩阵寻址像素控制技术。有源矩阵控制方案和无源矩阵控制方案均依赖于矩阵寻址，针对各个像素使用两条控制线(例如，图8中的85、86)以对像素进行选择。使用该技术是因为诸如直接寻址 (例如用于存储器装置中)的其它方案需要使用地址解码电路，由于背板缺少晶体管，该地址解码电路很难在现有的薄膜有源矩阵背板上形成，并且不能在无源矩阵背板上形成。例如美国专利No. 7，078，670中教导的CXD图像传感器中使用的其它数据通信方案采用从一行传感器到另一行传感器的并行数据移位，并且最终移位至被用于从每个传感器元件输出该数据的串行移位寄存器。这种结构要求传感器的各行传感器之间的互连和附加的高速串行移位寄存器。另外，支持这种数据移位所需要的逻辑将要求现有的薄膜晶体管有源矩阵背板中的很大空间，使得装置的分辨率将受严重限制并且将不能在缺少晶体管的无源矩阵背板中实现。授权给Singh等的美国专利No. 6，259，838教导一种采用沿着诸如光纤的发光光纤的长度布置的多个发光元件的显示装置。该方案提供了控制沿光纤布置的OLED显示元件的一维信息流。然而，在高分辨率显示器中，该方案要求精确定位大量光纤，例如，每行一个。定位误差将造成可见的非均勻性并且降低产量。此外，光纤的任何断裂可在断裂后使全部像素无效，或者使附接到该光纤的全部像素无效。用于显示装置的矩阵寻址方案和串行移位控制方案均易受互连故障的影响。通常，一行或一列的连接失败导致整行或整列故障。这种失败可在制造过程或者使用过程中发生。
已知采用双向电平转换器在单个总线的两个部分上发送具有不同电压电平的信号。例如，授权给Ludwig等人的美国专利No. 5，680，063描述了这种电路。因此，需要一种用于显示器的改进的装置，该装置改进了显示器对引线互连故障的容错。
发明内容
根据本发明，提供了一种响应于控制器的显示装置，该显示装置包括(a)基板，其具有显示区域；(b)像素的二维阵列，其形成在所述基板上的所述显示区域中，各像素包括光学元件和用于响应于所选择的像素信息来控制所述光学元件的驱动电路；(c)选择电路的二维阵列，其位于所述显示区域中，各选择电路与一个或者更多个像素相关联，用于选择由所述控制器提供的像素信息，其中各选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联的像素相对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及(d)并行信号导线，其将所述选择电路共同地电连接起来以向所述选择电路中的每一个发送由所述控制器提供的像素信息。本发明的优点在于，响应于像素信息地使用选择电路是一种降低显示装置的引线复杂度的更有效设计。此外，与现有技术相比，本发明的显示装置对引线和互连故障更容错。在存在单个点的引线故障的情况下，显示装置将继续正常工作。另一个优点在于，与现有技术相比，可以降低驱动器电路和显示器的制造成本，这是因为驱动器可以共享，减少了外合(bond-out)要求。
图IA是例示本发明的实施方式中分布在显示区域上的像素和小芯片的示意图；图IB是图IA的实施方式中的可用的小芯片的截面图；图IC是图IA的实施方式中的像素的示意图；图ID是本发明的实施方式中的像素的示意图；图2A是例示本发明的另选实施方式中分布在显示区域上的像素和小芯片的示意图；图2B是图2A的实施方式中的可用的小芯片的截面图；图3是例示本发明的另一实施方式中分布在显示区域上的像素和小芯片的示意图；图4A是例示本发明的实施方式中可用的双向驱动器的简化示意图；图4B是图3中例示的本发明的另选实施方式中的可用的具有双向驱动器的小芯片的示意图；图5是根据本发明的实施方式的具有驱动电路的OLED像素的截面图；图6是例示本发明的另选实施方式中分布在具有电分离像素组的显示区域上的像素和小芯片的示意图；图7是本发明中的可用的双向信号驱动器的示意图8是根据现有技术的像素的示意图；图9是根据现有技术的有源矩阵显示器的示意图；图10是根据本发明的实施方式的显示器的示意图；以及图11是根据本发明的另选实施方式的显示部分的截面图。由于附图中各个层和元件具有极其不同的尺寸，因此附图不按照比例绘制。
具体实施例方式参照图10，响应于控制器40的显示装置19包括多个像素89，每一个像素具有光学元件15和用于响应于所选择的像素信息来控制光学元件15的驱动电路802。这些像素按照二维阵列布置，该二维阵列可以是规则的格栅，特征为具有一致尺寸的重复单元，或者该二维阵列可以是不规则结构，不具有上述单元，但是在分开超过30度角的两个方向中的每一个方向上布置有超过一个像素。显示装置19还包括用于选择由控制器40提供的像素信息的多个选择电路801，其中每一个选择电路与一个或更多个像素89相关联。选择电路801也如上所述地按照二维阵列布置。每一个选择电路801接收从控制器40提供的像素信息，响应于所提供的像素信息来选择与其关联的像素(89)相对应的像素信息，并且向对应的驱动电路802提供所选择的像素信息。并行信号导线30将所述多个选择电路801共同的电连接起来以向各个选择电路801发送由控制器40提供的像素信息。并行信号导线30被控制器40控制。并行信号导线30并不是连接全部选择电路的菊链型导线；其根据电子技术并行地连接选择电路中的至少两个。多个像素89和多个选择电路810位于形成在基板10上的显示区域11中。 像素89也形成在基板10上。在本发明的一个实施方式中，单独的选择电路801驱动各驱动电路802，如图10所示，因此，各选择电路801仅仅与一个驱动电路802相关联，因而仅与一个像素89相关联。参照图11，在本发明的另选实施方式中，选择电路801与多个像素89相关联并且从并行信号导线30向像素89中的各驱动电路802提供相应的选择的像素信息。像素电路 22可以包括一个或更多个驱动电路802和选择电路801，并且可以驱动一个像素89或多个像素89。参照图1A、图IB和图11，在本发明的实施方式中，像素电路22在小芯片22内形成以控制基板10上的显示区域11中的光学元件15。如下所述，可以在单个小芯片20上集成具有单个选择电路802和多个驱动电路802的像素电路22、或多个这种像素电路22。 总体上，每一个小芯片可以包含按照多种方式布置的至少一个驱动电路和至少一个选择电路。至少一个并行信号导线30将多个选择电路801共同地电连接起来以向各个选择电路 801发送像素信息。像素信息承载在像素信息信号中，该信号可以在并行信号导线上直接提供，或者根据本领域已知的诸如AM、FM、PCM或PWM的各种技术来调制，可以使用本领域已知的诸如Huffman编码或DCT的技术来压缩，或者使用本领域已知的诸如Trellis调制的技术来编码。并行信号导线30是并行总线并且可以包括共同地连接到多个选择电路801的一个或更多个引线。如图IA所示，并行信号导线30可以包括按照二维格栅结构分布在基板显示区域11上的引线，该二维格栅结构具有与互连34连接的正交引线。类似地，像素可以按行和列布置以形成二维阵列。
参照图1C，在一个实施方式中，像素89中的光学元件15可以是如电致发射(EL) 器的发光元件，并且可以优选地是有机发光二极管(OLED)。像素电路22可以利用具有驱动晶体管82的驱动电路802向光学元件15提供电流以使其发光。光学元件15可以包括滤色器。像素电路22可以包括选择电路801，该选择电路用于响应于并行信号导线上的信号来选择与像素相对应的像素信息，如下所述。光学元件15也可以是诸如液晶的光控制元件。光控制元件可以包括交叉偏振片， 以根据驱动电路提供给光控制元件的电压来限制来自背光的光的通过。参照图IA和图1B，像素电路22可以在薄膜电路中或者在小芯片20中实现。像素电路22可以包括数据存储元件，用于存储指定像素的期望亮度的信息。小芯片是在与基板 10分开并比基板10小的基板上形成的集成电路，并且该基板位于基板10上的显示区域11 中以接收像素信息并且驱动像素。可以在单个小芯片20内实现多个像素电路22。在采用小芯片20的本发明的一个实施方式中，各小芯片20包括多个不同的连接焊盘对。连接焊盘M被以位于小芯片20内的总线部分36彼此电连接以维持并行信号导线30在显示区域上的电气连续性。在基板10上形成的并行信号导线30的总线部分38通过小芯片20中的连接焊盘M与小芯片总线部分36电互连。小芯片或者薄膜电路中的其它连接焊盘(未示出)可以驱动光学元件15或连接到其它总线(未示出)。控制器40使用从图像信号32产生的像素信息驱动并行信号导线30。控制器40 响应于图像信号32并且包括用于通过并行信号导线30向像素电路22发送从图像信号32 产生的像素信息的驱动器。像素电路22接着使用该像素信息来驱动光学元件15，例如，驱动光学元件15以按照像素信息中指定的亮度来发光。还参照图IC和图10，通过并行信号导线30传递的像素信息行进到全部像素电路 22，并且具体地说，到达全部选择电路801。然而，与一个或更多个像素相关联的各个像素电路22仅仅需要信息的不同子集。每个像素电路22因此使用对应的选择电路801来仅选择与像素电路驱动的关联像素相关的像素信息。不同于现有技术，选择电路801响应于并行信号导线30上的全部像素信息，并且选择与其对应像素相关的像素信息部分。选择电路 801不要求矩阵控制信号，例如图8所示的选择信号线85。可采用多种技术向像素电路22 分发信息，并允许选择电路801选择相关的像素信息。参照图10和图1A，在本发明的一个实施方式中，将像素信息的格式编排为离散数据值。数据值按照时间顺序方式排列，并且发送给选择电路801。各个像素89具有唯一的索引值。例如，各个选择电路801可以包括一组开关或焊盘连接，指定了作为针对任意关联像素的索引的二进制值。每个选择电路801计数在并行信号导线30上发送的数据值并且选择与其关联的信号的索引相对应的数据值。例如，具有地址3的像素接收在并行信号导线30上发送的第三个连续数据值。各选择电路801包括计数器，该计数器计数像素信息的数据值直至与特定像素89相对应的像素信息被发送为止，这时，关联像素信息被对应的选择电路801存储在与像素相关联的数据存储元件中，例如在诸如触发器或存储器的数字存储元件中，或者存储在诸如电容器的模拟存储元件中。可以按照显示器上的像素89的光栅化顺序来分配像素89的索引值，诸如左到右、顶部到底部。在并行信号导线30上发送的数据值也可以是针对一个或者更多个像素89的像素信息包。当在一个小芯片中实现多个驱动电路802时，各个小芯片20可以优选地具有唯一的索引值，并且各个像素信息包可以包括针对由对应的小芯片20控制的各关联像素89的
像素信息。可以在并行信号导线上发送选择的保留值以指示应当在例如在帧的开始处将各选择电路801中的计数器复位。这种技术在通信领域中也是公知的。例如，在DC-平衡码中，一段较长时间的0或1可以指示复位。在本发明的另选实施方式中，将像素信息的格式编排为包，各像素信息包都包括相应的地址值，并且各像素89具有对应的地址值。下面将进一步讨论地址值。各选择电路 801包括匹配电路(例如，比较器)，该匹配电路利用其对应像素的相应地址值来计算在并行信号导线30上发送的各个包的地址值。当匹配电路指示包地址值与关联像素的地址值匹配时，存储具有匹配地址的包中的像素信息。各选择电路801可以包括限定其关联像素的地址的诸如触发器或PROM的电路。如组网领域中公知的那样，像素信息的包可以按照需要而组合或者分割以在并行信号导线30上鲁棒地发送。本发明对在显示区域11上发送的信号提供了改善的鲁棒性。如果任一个像素电路22失效，则其它像素电路22和像素不受影响。如果在并行信号导线30中出现少量的断裂，则像素信息仍然可以通过其它电气路径发送到各个像素电路22。因此，即使当存在制造错误或由于显示器的机械应力而引起的故障时，显示器也能够继续工作。图IA和图IB例示了本发明的并行信号导线30的总线部分36穿过小芯片20的实施方式。在本发明的其它实施方式中，并行信号导线30直接连接到多个小芯片20而无需穿过任何小芯片。参照图2A，在本发明的实施方式中，多个小芯片20通过连接焊盘M直接连接到并行信号导线30的总线部分37。并行信号导线30的总线部分38也如图IA和图 IB中那样穿过小芯片。图2B例示了小芯片20中的穿过连接焊盘MB的并行信号导线30 的总线部分37和穿过连接焊盘24A的总线部分38之间使用总线部分36的电连接。在图1A、图1B、图2A和图2B中例示的本发明的实施方式采用从控制器40到并行信号导线30的单个位置处的单个连接。在大型显示器中，例如，在具有大于40英寸的对角线的显示器中，信号在并行信号导线30上需要行进的距离可以非常大。另外，基板10上的显示区域11中的并行信号导线30的电导率可能由于形成组成并行信号导线30的引线的宽度、厚度、材料或所使用的沉积技术而受到限制。因此，在本发明的另一个实施方式中，控制器40可以在基板上的多个不同位置处驱动并行信号导线30。参照图3，总线部分39可以将信号驱动器42电连接到位于显示区域11中的多个不同位置的并行信号导线30，例如连接到小芯片20A和小芯片20B。总线部分39可以是所示的位于基板10外部的单独引线， 或者在基板10上的显示区域11外形成。尽管图3仅例示了两个连接，但本发明不限于两个连接，并且可以采用位于不同位置处的任意数量的连接位置。另选地，参照图4B，可以使用在不同位置处附接到并行信号导线30的两个或更多个单独的、同步的信号驱动器42来代替连接到两个不同点的单个驱动器。在基板上延伸很长距离或者包含分支或者抽头(stub)的并行总线经受信号反射。本发明的并行信号导线30可以经受这种反射，这种反射可可以使信号质量下降。如本领域中已知的，通过设置信号终止元件(例如，选择的电阻器)，可以降低这种反射。然而， 当把信号引入可以是并行信号导线30的并行导线格栅时，不能完全消除反射。由于信号穿过格栅传播时的传播延迟，信号还经受扩展。电连接到并行信号导线30的像素电路22因而能够接收到带噪声的像素信息信号，即，像素信息完全或者部分损坏或被电气噪声变得模糊的信号。这个问题还可以来自于多个不同电气连接点。这种多连接可以缩短显示区域上的整体传播时间并且提高信号强度，但可以造成信号在不同时间到达不同像素电路22。 因此，根据本发明的实施方式，选择电路801可以包括信号滤波器44或者隔离驱动器43，该信号滤波器44或隔离驱动器43被设置为过滤来自并行信号导线30的像素信息。可以采用多种信号滤波器44来解决带噪声的像素信息信号；例如，RC低通滤波器电路可以降低信号中的高频噪声。如果选择电路802采用诸如触发器的边缘敏感存储元件46来存储像素信息，则这非常有用。在本发明的又一个实施方式中，通过包括分布在显示区域11中的在并行信号导线30上接收和发送像素信息的信号驱动器电路，在沿着并行信号导线30的不同位置处重构像素信息信号以提高信号强度。这些驱动器电路优选地是双向信号驱动器48。如图4A 简单例示的，这种双向信号驱动器48包括具有互补方向的信号驱动器42A和42B，使得各个双向信号驱动器在各个方向上驱动像素信息信号。然而，这种驱动器要求仔细的设计以防止振荡并保证一个驱动器的输出电路部件与另一个驱动器的输入电路部件兼容。这种双向驱动器电路的示例是本领域中已知的。参照图4B，双向信号驱动器48可以方便地设置在小芯片20、20A、20B中以在总线部分36A和36B上重构像素信息信号。或者，可以利用基板10上的显示区域11中的不同位置的薄膜电路形成双向驱动器电路。双向信号驱动器48可以与信号滤波器电路44 一起采用。在本发明的各实施方式中，并行信号导线30是电子技术领域已知的线“与(AND)，， 结构。这可以是无源上拉电路(passive pull-up)的低电平有效总线(active-low bus), 其可以被漏极开路信号驱动器驱动。参照图7，在具有线“与”信号导线的一个实施方式中，双向信号驱动器48包括被单个晶体管7400连接起来的总线的第一部分7300和第二部分7302，该晶体管可以是N沟道M0SFET。各总线部分具有相应的上拉电路7304、7308，各上拉电路可以包括电阻器。当第一总线部分7300被驱动低并且第二总线部分7302被驱动高时，晶体管7400导通并且将第二总线部分7302拉低。根据本发明，总线的两个部分7300、7302是总线部分36A和36B， 并且两个上拉电路7304、7308和单个MOSFET 7400与信号驱动器42A和42B —起组成双向信号驱动器48。使用线“与”信号导线的其它实施方式可以采用如在授权给Hass等人的美国专利No. 6，122，704或授权给Ng等人的美国专利No. 7，397，273中阐述的双向信号驱动器的双向信号驱动器48。在本发明的各个实施方式中，可以采用多种像素电路22和用于构建像素电路22 的多种技术，例如，小芯片或者薄膜硅电路。参照图5，在本发明的一个实施方式中，像素电路22是包括在基板10上形成的薄膜晶体管(TFT)的有源电路。各个像素89可以具有单独的像素电路22。TFT驱动被构图以形成像素的第一电极12。TFT连接到并行信号导线以从控制器接收像素信息。在第一电极12上沉积发光材料层14，在发光材料层14上形成第二电极16。电极12、16和发光材料层14形成发光二极管或者像素89。如图所示，第二电极16可以为多个像素所共用。在采用单晶体硅基板的装置中提供有源矩阵像素控制也是已知的。参照图6，在另选控制设计中，像素电路22在具有与显示基板10分开的基板的小芯片内形成，并且多个小芯片分布在基板10上的显示区域中。小芯片20通过连接焊盘M 电连接到并行信号导线30以从控制器40接收像素信息。像素划分为互斥的、电分离的像素组60。各个组60可以形成像素的二维子阵列，各个像素组被一个或更多个小芯片20控制。第一电极12形成水平的行，第二电极16形成竖直的列，发光材料层14位于电极12、16 之间。像素在电极的行和列交叠处形成。像素组60在无源矩阵结构中被小芯片20独立地驱动。本发明可以采用顶部发射器或者底部发射器架构。在优选实施方式中，采用顶部发射器架构来改善装置的孔径比并且在基板上提供额外空间以引导并行信号导线和任何其它总线。并行信号导线30和任何其它总线可以优选地在单个层中形成。各个小芯片20具有独立并与显示装置基板10分开的基板。如本文中所使用的， 分布在基板10上表示小芯片20不仅围绕显示阵列的周边设置，而是位于像素阵列内部，也就是说，位于显示区域11中的像素(图10中的89)下方、上方或者之间。在工作中，控制器40根据显示装置的需要接收并处理图像信号32以产生像素信息。控制器40接着通过并行信号导线30发送像素信息到装置中的各个小芯片20。附加控制信号可以从控制器40通过相同或者单独的总线发送到小芯片。像素信息包括各个光学元件15的亮度信息，该亮度信息可以用伏特、安培、或者与像素亮度相关的其它度量单位表示。像素电路22接着向像素89中的光学元件15提供适当控制以使光学元件根据关联的数据值提供光。总线可以提供多种信号，包括定时(例如，时钟)信号、数据信号、选择信号、电力连接或者接地连接。可以将控制器40实现为小芯片并将其固定到基板10。控制器40可以设置在基板 10的周边，或者可以在基板10的外部并且包括常规的集成电路。根据本发明的各个实施方式，可以按照多个方式构建小芯片20，例如用沿着小芯片20的长度维度的一行或者两行连接焊盘M。并行信号导线30可以由多种材料形成并且使用在装置基板上进行沉积的各种方法。例如，并行信号导线30可以是金属的，蒸发或者溅射的，例如铝或者铝合金。另选地，并行信号导线30可以由固化的导电墨或者金属氧化物制成。参照图10以及图6和图11，本发明对采用大装置基板(如玻璃、塑料或箔)的多像素装置实施方式特别有用，并且在装置基板10上按照规则排列方式排列有多个小芯片 20。各小芯片20可以根据小芯片20中的电路并响应于控制信号来控制形成在装置基板10 上的多个像素89。单独的像素组或者多个显示组可以位于分块元件上，它们可以组装成整个显示器。根据本发明，小芯片20在基板10上提供分布式像素电路22。小芯片20与装置基板10相比是相对小的集成电路并且包括像素电路22，像素电路22包括在独立基板上形成的引线、连接焊盘、诸如电阻器或者电容器的无源部件、或者诸如晶体管或者二极管的有源部件。小芯片20与显示基板10分开制造并且接着施加于显示基板10。小芯片20优选地利用制造半导体装置的已知工艺使用硅或绝缘体上硅(SOI)晶片制造。然后，各小芯片 20在附接到装置基板10之前被分开。各小芯片20的晶体基底(crystalline base)可以因此被认为是小芯片基板，该小芯片基板与装置基板10分开并在设置有一个或更多个小芯片电路22。多个小芯片20因此具有对应的多个小芯片基板，这些小芯片基板与装置基板10分开并彼此分开。具体而言，独立的小芯片基板与形成有像素89的基板10分开，并且独立小芯片基板的面积的总和小于装置基板10的面积。小芯片20可以具有晶体基板以提供比例如在薄膜非晶或多晶硅装置中找到的有源部件性能更高且更小的有源部件。根据本发明的一个实施方式，形成在晶体硅基板上的小芯片20按照几何阵列布置，并且利用粘接和平坦化材料粘接到装置基板(例如，10)。位于小芯片20的表面上的连接焊盘M用于将各小芯片20连接到信号线、电源总线及行或列电极(16、12)以驱动像素89。小芯片20 可以控制至少四个像素89。由于小芯片20形成在半导体基板中，所以小芯片的电路可以使用现代光刻工具形成。利用这些工具，可以很容易地得到0.5微米或更小的特征尺寸。例如，现代半导体生产线可以实现90nm或45nm的线宽，并可以用于制造本发明的小芯片20。但是，小芯片20 也需要连接焊盘M以在装配至显示基板10上时电连接到在小芯片20上提供的布线层。 连接焊盘M根据显示基板10上所使用的光刻工具的特征尺寸(如5μπι)以及小芯片20 与布线层的对准(例如+/-5μπι)来决定尺寸。因此连接焊盘24可以是例如15 μ m宽并且焊盘之间具有5 μ m间隔。这意味着焊盘M将明显大于小芯片20中所形成的晶体管电路。 连接焊盘M通常可以形成在像素电路22上方的、小芯片20上的金属化层中。期望制造具有尽量小的表面积的小芯片20以得到低的制造成本。可以任意地选择小芯片的地址值，例如根据计算机科学领域中已知的1 位全球唯一 ID(⑶ID)标准来选择。参照图10和图11，各个像素89可以优选地具有唯一的地址值。当在单个小芯片中实现多个像素电路22时，各小芯片可以优选地具有唯一的地址值， 并且各个像素信息包可以包括被具有与该包的地址相对应的地址的小芯片驱动的各个像素89的像素信息。如在电子技术领域中已知的，可以通过激光微调(laser trimming)或者连接焊盘捆扎(connection-pad strapping)将地址值分配给小芯片。地址值还可以通过调整小芯片的硅晶片的掩模而分配给小芯片，以提供针对基板上的各个小芯片的唯一的晶片编码地址。当使用晶片编码地址时，可以针对各个晶片使用相同的一组地址。根据本发明的一个实施方式，为了使用小芯片20制造显示器19，执行以下步骤。 如上所述地准备一个或多个小芯片晶片，每个小芯片都具有唯一的地址，并且还准备基板 11。从晶片中选择多个小芯片。接着，针对每一个被选择的小芯片选择唯一的基板位置。记录各个小芯片的地址和基板位置。将小芯片粘接到基板的对应基板位置。接着，将所记录的地址和基板位置存储在非易失性存储器中，所述非易失性存储器可以是本领域中已知的闪速存储器、EEPR0M、磁盘或者其它存储介质。接着，将该非易失性存储器与基板关联。例如，当该非易失性存储器是容纳在存储器小芯片中的EEPROM时，可以将存储器小芯片粘接到基板并且引线连接到控制器40。当该非易失性存储器是磁盘时，可以使用与基板相对应的唯一代码来标记。当使用显示器19时，控制器40读取所存储的小芯片的地址和基板位置。控制器将图像信号32分割为与基板位置相对应的像素信息包，每个基板位置一个包，因此每个小芯片一个包。控制器40将与包的基板位置相对应的小芯片位置赋予各个包。这使得各个
12小芯片能够如上所述地取回对应的像素信息。还可以使用微电子机械(MEMS)结构形成可用的小芯片，例如^on、Lee、Yang禾口 Jang 在"A novel use of MEMS switches in driving AMOLED，，，Digest ofTechnical Papers of the Society for Information Display，2008，3. 4，，p. 13 中描述的那样。装置基板10可以包括柔性玻璃和这样的布线层，布线层由蒸发或溅射金属或金属合金(如铝或银)制成，其利用本领域中公知的光刻技术构图而形成在平坦化层18(如树脂)上。在本发明的实施方式中，并行信号导线30可以包括采用如通信领域中已知的诸如EIA-485或者EIA-899的信令标准的多点差分信号总线(多点LVDS)。装置基板10可以优选地是箔或者其它固体导电材料。总线可以包括以基板为基准按照差分微带结构布局的差分信号对，如电子技术领域已知的。在使用非导电基板的显示器中，差分信号对可以优选地以第二电极为基准。本发明可以用有机或者无机的LED装置实现。本发明被用于由小分子或聚合 OLED构成的平板OLED装置中，如以下所公开的但并不限于此授予Tang等人的美国专利No. 4，769，292和授予Van Slyke等人的美国专利No. 5，061，569。可以采用例如采用在多晶硅半导体基体(matrix)中所形成的量子点(例如，如Kahen的美国专利申请公开 No. 2007/0057263中所教导的)、以及利用有机或无机电荷控制层的无机装置，或有机/无机混合装置。有机或无机发光材料的许多组合和变化可用于制造这种装置，其包括具有顶部发射器结构或底部发射器结构的有源矩阵显示器。根据现有技术，电力分配总线使用与图8和图9所示的数据信号线和选择信号线 (例如，图8中分别为85，86)分开的导线。在本发明的一个实施方式中，在公共导线上执行电力分配和数据传送。参照图1D，像素电路22具有包括驱动晶体管82的驱动电路802。 驱动晶体管802具有连接到第一电源825的第一电极821和连接到光学元件15的第一端子的第二电极822。第一电极821可以是驱动晶体管82的源极，第二电极822可以是漏极， 或者反过来第一电极821可以是驱动晶体管82的漏极，第二电极822可以是源极。光学元件15的第二端子连接到第二电源826。驱动电路82 (具体而言，驱动晶体管802)利用还被用作电力分配总线的并行信号导线30连接到第一电源825。因此，并行信号导线30除了向选择电路提供像素信息以外， 并行信号导线30还向驱动电路提供电流。当并行信号导线30连接到多个驱动电路和选择电路时，其可以向全部驱动电路提供电流并且向全部选择电路提供像素信息。使用在本领域中已知的诸如ITU-T G. hn 标准(http://www. itu. int/ITU-T/jca/ hn/index.phtml，2009/03/27检索)的电力线通信技术对电流和像素信息复用并且解复用。这些方法以选择的基频(例如，针对DC为0Hz)提供电流和被调制到所选择的高于基频的数据载波频率的像素信息。因此，并行信号导线30可以通过低通滤波器832向驱动电路802提供电流，并且通过高通滤波器831向选择电路801提供像素信息。低通滤波器832 可以是本领域中已知的RC低通滤波器以提取电流，高通滤波器831可以是本领域中已知的 RC高通滤波器或者混合器以提取像素信息。可以略去其中一个滤波器或者全部两个滤波器，并且采用其它滤波器拓扑，这对于本领域技术人员是明显的。例如，由于驱动晶体管82 上的低振幅Vds噪声将对通过光学元件15的电流几乎没有影响，因此可以略去低通滤波器 832，只要像素信息的调制频率高于人类可视噪声的阈值即可，如在图像科学领域中已知的那样。已经具体参照本发明的特定优选实施方式详细描述了本发明，但应理解的是，可以在本发明的精神和范围内进行各种变化和修改。部件列表10基板11显示区域12电极14发光材料15光学元件16电极18平坦化层19显示器20、20A、20B小芯片22像素电路24,24A,24B连接焊盘30并行信号导线、总线32图像信号34互连36.36A.36B总线部分37总线部分38总线部分39总线部分40控制器42、42A，42B信号驱动器43隔离驱动器44信号滤波器46存储电路48双向信号驱动器60像素组7300,7302总线部分7304、7308上拉电路7400晶体管80像素电路801选择电路802驱动电路81选择晶体管82驱动晶体管821第一电极822第二电极
14
825第一电源826第二电源831高通滤波器832低通滤波器84电容器85、85a、85b、85c数据信号线86、86a、86b、86c选择信号线89像素90显示器91矩阵95选通驱动器96源驱动器
权利要求
1.一种响应于控制器的显示装置，该显示装置包括(a)基板，其具有显示区域；(b)像素的二维阵列，其形成在所述基板上的所述显示区域中，每个像素包括光学元件和用于响应于所选择的像素信息来控制所述光学元件的驱动电路；(c)选择电路的二维阵列，其位于所述显示区域中，每个选择电路与一个或更多个像素相关联，用于选择由所述控制器提供的像素信息，其中各个选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联像素相对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及(d)并行信号导线，其将所述选择电路共同地连接起来以向所述选择电路中的每一个发送由所述控制器提供的像素信息。
2.根据权利要求1所述的显示装置，其中各个选择电路与仅一个驱动电路关联。
3.根据权利要求1所述的显示装置，其中所述像素按行和列布置以形成二维阵列，并且其中所述并行信号导线在所述基板上的所述显示区域中形成具有交叉点的二维格栅。
4.根据权利要求1所述的显示装置，该显示装置还包括数据存储元件，该数据存储元件与各个像素关联，用于存储所选择的像素信息。
5.根据权利要求1所述的显示装置，其中各个像素具有对应的索引，并且其中所述控制器提供按照时间顺序数据值排列的像素信息，并且各选择电路计数所述数据值并选择与其关联像素的索引相对应的数据值。
6.根据权利要求1所述的显示装置，其中各个像素具有对应的地址，并且其中所述控制器提供按照地址包排列的像素信息，并且各选择电路选择具有其关联像素的地址的包。
7.根据权利要求6所述的显示装置，其中各选择电路包括用于限定其关联像素的地址的电路。
8.根据权利要求1所述的显示装置，该显示装置还包括多个小芯片，每个小芯片包含至少一个驱动电路和至少一个选择电路，其中所述小芯片分布在所述基板上的所述显示区域内。
9.根据权利要求8所述的显示装置，其中至少一个小芯片包含仅一个选择电路和多个驱动电路。
10.根据权利要求8所述的显示装置，其中所述并行信号导线在所述基板上的所述显示区域中形成具有互连的二维格栅，并且位于所述互连之间的所述二维格栅的至少一部分穿过小芯片。
11.根据权利要求8所述的显示装置，其中所述并行信号导线在所述基板上的所述显示区域中形成具有交叉点的二维格栅，并且至少一个交叉点位于小芯片内。
12.根据权利要求11所述的显示装置，其中各小芯片还包括两个或更多个连接焊盘， 所述并行信号导线连接到位于第一小芯片上的至少两个不同的连接焊盘，并且所述两个不同的连接焊盘在所述第一小芯片内电连接。
13.根据权利要求1所述的显示装置，其中所述控制器在超过一个不同位置处连接到所述并行信号导线。
14.根据权利要求13所述的显示装置，其中所述控制器包括单独的信号驱动器，每个信号驱动器在不同位置处连接以在所述并行信号导线上并行地发送像素信息。
15.根据权利要求14所述的显示装置，其中所述选择电路还包括隔离驱动器和信号滤波器，所述信号滤波器用于对并行发送的像素信息进行滤波。
16.根据权利要求1所述的显示装置，其中所述光学元件包括位于第一电极和第二电极之间的有机发光材料，并且所述第一电极和所述第二电极中的至少一方连接到所述驱动电路。
17.根据权利要求16所述的显示装置，其中所述第二电极共同地连接到所述多个像ο
18.根据权利要求1所述的显示装置，该显示装置还包括双向信号驱动器，所述双向信号驱动器用于在所述并行信号导线上接收和发送像素信息。
19.根据权利要求1所述的显示装置，其中至少一个并行信号导线还向所述多个驱动电路提供电流。
20.根据权利要求1所述的显示装置，其中各选择电路与多个驱动电路相关联。
全文摘要
一种响应于控制器的显示装置，其包括基板，其具有显示区域；像素的二维阵列，其形成在基板上的显示区域中，每个像素包括光学元件和用于响应于所选择的像素信息来控制光学元件的驱动电路；选择电路的二维阵列，其位于显示区域中，每个选择电路与一个或更多个像素相关联，用于选择由控制器提供的像素信息，其中各个选择电路接收所提供的像素信息，响应于所提供的像素信息来选择与其关联的像素对应的像素信息，并且向对应的驱动电路提供所选择的像素信息；以及并行信号导线，其将选择电路共同地连接起来以向各个选择电路发送由控制器提供的像素信息。
文档编号G09G3/36GK102460549SQ201080025451
公开日2012年5月16日 申请日期2010年6月4日 优先权日2009年6月9日
发明者R·S·库克, 克里斯多佛·J·怀特 申请人:全球Oled科技有限责任公司
最新回复(0)