显示用驱动电路和具备它的基板模块的制作方法
专利名称：显示用驱动电路和具备它的基板模块的制作方法
技术领域：
本发明涉及显示用驱动电路和具备它的基板模块，更详细而言，涉及具有两种以上的输入接口用端子的显示用驱动电路和具备它的基板模块。
背景技术：
在现有技术中，用于驱动液晶显示装置等的显示部的显示用驱动电路以例如芯片的形式安装在例如玻璃基板上，经与该玻璃基板连接的挠性(柔软的)印刷配线(Flexible Printed Circuit 以下称为“FPC”)基板接收从外部提供的影像信号，在显示部显示影像。在该经FPC基板从外部提供的影像信号的输送方式中，大体区分为使用串行方式和并行方式两种接口规格。通常采用这些方式中的任一种，有时这些方式被一起使用。例如存在便携式电话或便携式计算机等一个装置中具备两个以上的显示部和对应的相同数量的显示用驱动电路的情况。在该结构中，典型的是向距生成影像信号的主基板近的显示部的驱动电路以并行方式输送影像信号，向距该主基板远的显示部的驱动电路以串行方式输送影像信号。在这样的装置中，也能够考虑为按各显示部的驱动电路中的每个驱动电路使用仅与其中一个接口规格对应的不同的显示用驱动电路，但是由于部件数量变多所以装置的制造成本上升。因此，如果使用分别设置有与上述两种接口规格对应的输入端子的显示用驱动电路，则对任一个显示部均能够使用相同结构(相同种类)的驱动电路，因此，能够降低制造成本。此外，如果对使用两个不同的接口规格的两种显示装置使用分别设置有与该两种接口规格对应的输入端子的显示用驱动电路，则对任一个显示装置均能够共通地(共同) 使用相同结构的驱动电路，因此，确实能够降低制造成本。另外，在日本实开平1-79137号公报中，公开有与并行接口和串行接口规格双方对应的图形显示装置的结构。现有技术文献专利文献专利文献1 日本实开平1-79137号公报
发明内容
发明所要解决的问题但是，使用分别设置有与该两种接口规格对应的输入端子的显示用驱动电路与仅与一种对应的情况相比，输入端子的数量增加，因此，配置输入端子的显示用驱动电路的外周尺寸、特别是其长边的长度变大。例如，上述显示用驱动电路配置在显示部的附近，一般沿接近显示部一侧的长边设置显示用输出端子，沿其相反一侧(即接近FPC基板一侧)的长边设置输入端子。因此， 在输出端子的总数乘以其端子间距离(间距)而得的(输出端子整体)长度比输入端子的总数乘以其端子间距离(间距)而得的(输入端子整体)长度小的情况下，输入端子越增多，显示用驱动电路的长边的长度就变得越大。如果电路的尺寸(特别是长边的长度)这样变大，则存在难以在可配置面积被限定的玻璃基板上设置该电路的情况。此外，在由一个晶片制造包括该电路的芯片时，芯片尺寸越大，能够由一个晶片制造的数量越少，结果该显示用驱动电路的制造成本增加。因此，本发明的目的在于提供在设置有与两种以上的接口规格分别对应的输入端子的情况下(与所有输入端子配置为一列时的长度相比)长边的长度小的显示用驱动电路以及具备它的基板模块。用于解决问题的技术手段本发明的第一方面是显示用驱动电路，其特征在于具有包括长边和短边的矩形的形状，要设置在包括显示图像的显示部的透明基板上，该显示用驱动电路包括第一输入端子组，其用于接收基于第一接口规格的第一信号；第二输入端子组，其用于接收基于第二接口规格的第二信号，该第二接口规格使用与上述第一接口规格相比振幅值小或者频率高的信号；和输出端子组，其用于向上述显示部提供基于上述第一信号和上述第二信号中的至少一方生成的、用于显示上述图像的显示信号，其中上述输出端子组和上述第一输入端子组的至少一部分沿上述长边中的一个边排列，上述第二输入端子组沿上述长边中的另一个边排列。本发明的第二方面的特征在于在本发明的第一方面中，上述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号，上述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号。本发明的第三方面的特征在于在本发明的第二方面中，沿上述长边中的一个边排列的上述第一输入端子组包括并行输入端子，该并行输入端子用于接收上述并行数据信号和上述并行时钟信号中的至少一部分。本发明的第四方面的特征在于在本发明的第三方面中，上述并行输入端子配置在上述短边的附近。本发明的第五方面的特征在于在本发明的第二方面中，上述第一输入端子组中，用于接收上述并行数据信号和上述并行时钟信号中的至少一部分的并行输入端子沿上述短边配置。本发明的第六方面的特征在于在本发明的第二方面中，沿上述长边中的另一个边排列的上述第二输入端子组包括用于接收上述串行数据信号和上述串行信号的输入端子。本发明的第七方面的特征在于，包括本发明的第一方面所记载的显示用驱动电路和显示部；透明基板；显示用配线，其形成在上述透明基板上，用于从上述输出端子组向上述显示部输送上述显示信号；和输入用配线，其形成在上述透明基板上，用于将从外部提供的上述第一信号和上述第二信号中的至少一方输送到上述第一输入端子组和上述第二输入端子组中的至少一方，上述显示用驱动电路按照配置上述输出端子组的、长边中的一个边接近上述显示部的方式配置。本发明的第八方面的特征在于在本发明的第七方面中，上述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号，上述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号，沿上述长边中的一个边排列的上述第一输入端子组包括并行输入端子，该并行输入端子用于接收上述并行数据信号和上述并行时钟信号中的至少一部分。本发明的第九方面的特征在于在本发明的第八方面中，上述显示用驱动电路作为电路芯片安装在上述透明基板上，上述并行输入端子配置在上述短边的附近，与上述并行输入端子连接的输入用配线按照从上述电路芯片的下侧通过上述短边的方式配置。本发明的第十方面的特征在于在本发明的第八方面中，与上述并行输入端子连接的输入用配线，宽度比与沿上述长边中的另一个边排列的上述第二输入端子组连接的输入配线大。发明的效果根据本发明的第一方面，输出端子组和第一输入端子组的至少一部分沿显示用驱动电路的长边中的一个边排列，第二输入端子组沿长边中的另一个边排列，因此，能够使长边的长度(与所有输入端子配置为一列时的长度相比)变小，能够降低其制造成本。根据本发明的第二方面，通过适当地排列接收基于并行接口规格和串行接口规格的信号的第一和第二输入端子组，能够减小长边的长度，能够降低其制造成本。根据本发明的第三方面，并行输入端子沿长边中的一个边排列，该并行输入端子接收因典型的是比较大的振幅且为低频率所以即使配线阻抗大也能够输送的并行数据信号和并行时钟信号的至少一部分，因此，能够减小长边的长度，能够降低其制造成本。另外， 并行接口规格中的电源线和/或接地线通常需要小的配线阻抗，因此，优选它们不包括在并行输入端子，不沿上述长边中的一个边排列。根据本发明的第四方面，并行输入端子配置在短边的附近，因此，能够不受沿与并行输入端子相同长边排列的输出端子组干扰、例如通过该短边正下方和/或短边的附近设置配线，因此，能够减小与并行输入端子的配线距离，能够减小其配线阻抗。根据本发明的第五方面，并行输入端子沿短边配置，因此，能够减小长边的长度， 能够降低其制造成本。此外，与沿配置有输出端子组的长边配置的情况相比，能够减小与并行输入端子的配线距离，能够减小其配线阻抗。根据本发明的第六方面，用于接收串行数据信号和串行信号的输入端子沿与输出端子组不同的一侧的长边配置，因此，例如能够缩短来自FPC基板等的输入用配线，能够减小其配线阻抗。根据本发明的第七方面，能够提供具备能够获得与本发明的第一方面相同的效果的显示用驱动电路的、例如液晶模块等(显示用)基板模块。根据本发明的第八方面，能够提供具备能够获得与本发明的第三方面同样的效果的显示用驱动电路的、例如液晶模块等(显示用)基板模块。根据本发明的第九方面，与配置在短边附近的并行输入端子连接的输入用配线按照从电路芯片的下侧通过短边的方式配置，因此，能够缩小其配线距离，能够减小其配线阻抗。根据本发明的第十方面，与并行输入端子连接的输入用配线，宽度比与第二输入端子组连接的输入配线大，因此即使其配线距离变大，也能够减小其配线阻抗。
图1是简略地表示本发明的一个实施方式的液晶显示装置的结构的立体图。图2是简略地表示上述实施方式中图1所示的液晶显示装置的结构的附图。图3是表示上实施方式的第一液晶模块的结构的示意平面图。图4是表示上实施方式的第二液晶模块的结构的示意平面图。图5是从玻璃基板的背面侧观察上述实施方式的LSI芯片及其周边部分的平面图。图6是简略地表示上述实施方式中在串行接口使用的信号和在并行接口使用的信号的波形的附图。
具体实施例方式(1、液晶显示装置的结构)图1是简略地表示本发明的一个实施方式的液晶显示装置的结构的立体图，图 2是表示其结构的示意平面图。如图1所示，该液晶显示装置是PDA (Personal Digital Assistant :个人数字助理)或便携式电话等的便携式信息终端，包括第一液晶模块110 和主基板100 ；收纳该第一液晶模块110和主基板100的第一框体101 ；第二液晶模块210 ； 和收纳该第二液晶模块210的第二框体201。此外，第一液晶模块110和主基板100通过第一 FPC基板150连接，第二液晶模块210和主基板100通过第二 FPC基板250连接。另外， 这些各构成要素的配置位置、大小、形状等为了便于观察而记载得与实际不同。这样，作为液晶显示装置的便携式信息终端具有通过第一液晶模块110和第二液晶模块210显示的两个画面。另外，大体上只要是具有两个画面以上的显示装置就能够以不改变本实施方式的上述结构的方式应用。此外，在一个画面的显示装置中也能够同样地应用，详细情况在变形例中后述。此处，如图2所示，第二 FPC基板250与设置在主基板100上的串行接口用连接器 152连接，第一 FPC基板150与设置在主基板100上的并行接口用连接器151连接。如后所述，上述串行接口中需要的(包括电源等)信号线的数量比上述并行接口中需要的(包括电源等)信号线的数量少，此外，利用串行接口进行的信号输送还具有降低电磁干扰(EMI =Electro-Magnetic Interference)的效果，因此在输送距离长的第二 FPC 基板250存在利用串行接口进行信号输送的情况。不过，因为利用串行接口进行信号输送会使消耗电力增加，所以在输送距离长的第一 FPC基板150存在利用并行接口进行信号输送的情况。另外，采用这些接口规格的上述理由是一个例子，能够根据各种理由适当地使用这些接口规格。在这样采用两种接口规格的情况下，能够考虑在第一液晶模块110和第二液晶模块210使用仅与一种接口规格对应的不同的显示用驱动电路，但是因为部件数量变多所以装置的制造成本会上升。因此，如果使用设置有与上述两种接口规格分别对应的输入端子的显示用驱动电路，则对任一个液晶显示模块均能够使用相同的显示驱动电路，因此能够降低制造成本。因此，在本实施方式中，在第一液晶模块110和第二液晶模块210使用包括相同的显示驱动电路的LSI芯片。以下参照图3和图4对这些液晶模块的结构进行说明。(2、液晶模块的结构)图3是表示本发明的一个实施方式的第一液晶模块110的结构的示意平面图，图4 是表示本发明的一个实施方式的第二液晶模块210的结构的示意平面图。另外，这些图中所示的各构成要素的配置位置和形状为了便于观察而记载得与实际不同。首先，如图3所示，第一液晶模块110包括相对配置的两个玻璃基板120、125和显示驱动用LSI芯片140。另外，也可以进一步包括电容器等电子设备。此外，如图4所示，第二液晶模块210也一样包括相对配置的两个玻璃基板220、225和与第一液晶模块110所包括的显示驱动用LSI芯片相同结构的显示驱动用LSI芯片140。在被第一液晶模块110所包括的两个玻璃基板120、125夹着的空间，利用密封材料(未图示)形成有密封有液晶(未图示)的表示部130。在玻璃基板120的延伸部(突出部)120a安装有具有驱动液晶所需的驱动器功能的LSI芯片140和/或与外部连接的第一 FPC基板150。当从主基板100经由第一 FPC基板150向LSI芯片140提供通过并行接口输送的影像信号时，LSI芯片140对显示部130提供显示信号，由此显示影像。此外，第二液晶模块210也一样，在被玻璃基板220、225夹着的空间形成有密封有液晶的表示部230，在玻璃基板220的延伸部220a安装有LSI芯片140和第二 FPC基板 250。当从主基板经由第二 FPC基板250向LSI芯片140提供通过串行接口输送的影像信号时，LSI芯片140对显示部230提供显示信号，由此显示影像。LSI芯片140是裸芯片(进行封装前的芯片)，在该LSI芯片140上的硅基板的表面上使用微细加工技术形成栅极驱动器、源极驱动器和DC/DC转换器的电路图案等，并且形成凸起(bump)电极，其中，该凸起电极作为连接端子用于将这些电路图案与外部连接。 另外，凸起电极的高度例如为15 μ m。另外，将这样作为裸芯片的LSI芯片140侧焊(倒装焊接，face down bonding)在延伸部120a的结构是一个例子，例如也可以将LSI器件安装在玻璃基板120上，该LSI器件是将LSI芯片140封装在表面安装型的封装件而封装形成的。第一 FPC基板150和第二 FPC基板250例如是在厚度为12 50 μ m的可挠性的绝缘性膜的一个面形成有由厚度为8 50 μ m的铜箔构成的多个配线层174的基板，能够自由地折弯。另外，配线层174、274不仅在绝缘性膜的一个面形成，也可以在两面形成。如图3所示，第一液晶模块110所具备的LSI芯片140与在延伸部120a形成的FPC 用配线173的一端以及延伸至显示部130的显示用配线123连接。此外，第一 FPC基板150 的配线层174也与FPC用配线173的另一端连接。这样，第一 FPC基板150的配线层174与 LSI芯片140的输入端子经FPC用配线173连接，因此，从主基板100向第一 FPC基板150 的各配线层174提供的影像信号、时钟信号等信号、基准电压等分别被提供到LSI芯片140 的对应的输入端子。另外，在这样的连接中，通常使用各向异性导电膜(ACF Anisotropic Conductive Film)，通过热压接连接。另外，这样的结构对于第二液晶模块210所具备的各配线也同样，因此省略其说明。接着，对于上述LSI芯片140的各端子与各配线的连接关系， 参照图5进行说明。图5是从玻璃基板120的背面侧观察LSI芯片140及其周边部分的平面图。另外， 显示用配线123和FPC用配线173以及作为与其对应的凸起电极的输出端子141a和输入端子141b的数量如后所述为从数十到数百，在图中简略表示，配线的宽度和间隔等也与实际不同而简略地表示。如图5所示，与显示部130连接的显示用配线123与输出端子141a连接，LSI芯片 140的这些输出端子141a全部沿显示部130 —侧的(LSI芯片140的)长边配置。此外， 沿该长边设置有输入端子141b的一部分，与该输出端子141a并列配置的一部分输入端子 141b与作为FPC用配线173的一部分的并行数据配线173a连接。进而，沿第一 FPC基板 150 一侧(与显示部130相反一侧)的(LSI芯片140的)长边设置有输入端子141b，这些输入端子141b与作为FPC用配线173的一部分的各种配线17 连接。此处，第一 FPC基板150和第二 FPC基板250的配线例如利用厚度为8 μ m以上的铜箔(Cu)形成，能够形成为足够低的表面电阻率(sheet resistance，薄膜电阻，表面电阻)。与此相对，铜难以利用蚀刻进行加工，因此在第一液晶模块110和第二液晶模块210 的制造工艺中不使用。因此，使用在该制造工艺中也使用的钽(Ta)或铝(Al)在玻璃基板上形成各种配线。不过，例如在令钽或铝的厚度为0. 2 0. 4 μ m的情况下，钽和铝的表面电阻率与铜的表面电阻率相比高几十倍至几百倍。此外，玻璃基板上的各配线一般不能如FPC基板那样多层化。因此，在玻璃基板上形成的各配线的数量和配线的宽度方面存在规定的限度。 因此，与该限度相应地确定LSI芯片140的输出端子141a和输入端子141b的数量和间距。此处，以下展示一个具体的例子。LSI芯片140的输出端子141a是与显示部130 的数据信号线数相同的480个，输出端子间的间距是20 μ m。此外，与并行数据配线173a连接的输入端子141b是M个，与各种配线17 连接的输入端子141b的数量是162个(其详细内容后述)，输入端子间的间距是70 μ m。这样输出端子间的间距比输入端子间的间距小是因为，与输出端子相比，输入端子需要使配线阻抗更小。不过，输入端子间的间距按照成为要输入的串行接口用或并行接口用的各信号(根据配线的阻抗)不取异常的值的程度的大小的方式被决定。因此，作为用于为了电路的稳定动作而要求更低的阻抗的电源线和/或接地线的间距，这样的间距过小。因此，此处， 20个输入端子141b统合为一个，与同一(同样的)串行接口用或并行接口用的电源线或接地线连接。这样，能够将串行接口用或并行接口用的电源线和/或接地线的配线宽度变为约20倍，因此能够充分地降低其配线阻抗。此外，在输入端子141b还连接有液晶驱动用的电源线和接地线。为了稳定地进行液晶驱动，它们的配线阻抗特别需要小。因此，此处，30个输入端子141b统合为一个，与同一(同样的)液晶驱动用的电源线或接地线连接。这样，能够将配线宽度变为约30倍，因此能够进一步充分地降低其配线阻抗。进而，在输入端子141b还连接有设定信号配线，该设定信号配线用于控制对并行接口和串行接口进行切换的LSI芯片140的各种动作。此处，与它们连接的输入端子141b 的数量为13个。另外，也可以将它们的全部或一部分省略，通过输送规定的指令对并行接口和串行接口进行切换。此外，此处在串行接口使用的时钟信号线为2个，在串行接口使用的数据信号线为4个，如上所述，在串行接口使用的电源线和接地线各连接20个输入端子141b，因此，在串行接口使用的输入端子141b的总数为46个(=2+4+20+20)。此外，进一步，此处在并行接口使用的时钟信号线为1个，在并行接口使用的数据信号线为M个，在并行接口使用的同步信号线为2个，如上所述，在并行接口使用的电源线和接地线各连接20个输入端子141b，因此，在并行接口中使用的输入端子141b的总数为 67个(=1+24+2+20+20)。此处，并行接口使用的数据信号线与配置在显示部130 —侧的 (LSI芯片140的)长边的M个输入端子141b连接。此外，与液晶驱动用的电源线和接地线以及设定信号配线连接的输入端子141b的总数为73个(=30+30+13)。根据以上说明，此处上述输入端子141b的总数为186个，这些输入端子141b不仅配置在LSI芯片140的第一 FPC基板150 —侧的长边，而且还分出M个配置在显示部130 一侧的长边。因此，与LSI芯片的输入端子全部配置在FPC基板一侧的现有技术中的结构相比，能够将长边的长度缩小1680 μ m( = 24X 70) 0另外，作为LSI芯片140的裸芯片的实际的外形尺寸例如为，其长边的长度为 12000 μ m、短边的长度为1000 μ m。此处，虽然如果在短边也配置输入端子141b时能够进一步缩小长边的长度，但是通常如果该短边的长度变大，则能够由一个晶片制造的电路数变少，制造成本上升。因此，短边的长度仅考虑电路规模决定，在沿短边配置输入端子的情况下，存在能够配置的端子数受到制约的情况。接着，参照图6说明对沿显示部130 —侧的(LSI芯片140的)长边配置的对个输入端子141b连接在并行接口使用的数据信号线的理由。图6是简略地表示在串行接口使用的信号和在并行接口使用的信号的波形的附图。在该图6中表示串行时钟信号SCK+、SCK-；串行数据信号SDAT+、SDAT-；并行时钟信号PCK ；和并行数据信号PDATl 3。此处，串行时钟信号是指规定的串行接口规格的时钟信号，串行数据信号是指该规格的数据信号。此外，并行时钟信号是指规定的并行接口规格的时钟信号，并行数据信号是指该规格的数据信号。
另外，针对上述串行数据信号有4种，而且上述并行数据信号有M种的情况进行了说明，但是在该图6中，为了便于说明，以使用两个串行数据信号SDAT+、SDAT-和三个并行数据信号PDATl 3的情况为例进行说明。此外，各数据在所对应的时钟的两方的边沿 (上升时刻和下降时刻)取样，但也可以仅在一个边沿取样。如图6所示，串行时钟信号SCK+、SCK-和串行数据信号SDAT+、SDAT-存在处于差动信号的关系的正信号和负信号两种，这些信号的DC电压电平此处为逻辑电源电压1.8V 的一半即0. 9V。此外，其振幅为+IOOmV0这样，在串行接口使用的数据信号和时钟信号虽然其振幅小，但是其频率被设定得高。由此，能够抑制EMI的发生，且能够实现高速的数据输送。但是，消耗电力因此变大。与此相对，如图6所示，并行时钟信号PCK和并行数据信号PDATl 3的振幅为逻辑电源电压的1.8V，其振幅大，频率也设定得低。由此，能够以较少的消耗电力输送数据。 此外，为了在单位时间内确保需要的数据输送量，与在串行接口使用的信号数(此处为4) 相比，需要更多的信号数(此处为对)。这样，在串行接口使用的数据信号和时钟信号为高频率且小振幅的信号。具体而言，因为频率高所以信号的设置时间(建立时间)和/或滞留时间(保持时间)变短，耐噪声性下降，此外，因为振幅小所以能够识别信号电平的电压范围变小，确实耐噪声性下降。 因此，在使用电阻值极小的FPC基板的情况下，这些信号能够输送比较长的距离，但是如上所述，在通过电阻值比较大的玻璃基板上的配线输送上述信号的情况下，为了确保充分的耐噪声性而优选这些配线尽量短。如上所述，电源线和/或接地线为了电路的稳定动作而要求为尽量低的阻抗。由此，在通过电阻值比较大的玻璃基板上的配线连接电源线和/或接地线的情况下，优选这些配线尽量短。与此相对，在并行接口使用的数据信号和时钟信号为低频且大振幅的信号。具体而言，因为频率低所以信号的设置时间(建立时间)和/或滞留时间(保持时间)变长， 耐噪声性升高，此外，因为振幅大所以能够识别信号电平的电压范围变大，确实耐噪声性升高。因此，在使用FPC基板的情况下当然如此，在使用电阻值比较大的玻璃基板上的配线的情况下，这些信号也能够在不发生误动作的限度内输送比较长的距离。这样，在串行接口稳定动作所需要的配线阻抗的上限值比在并行接口稳定动作所需要的配线阻抗的上限值小。在本实施方式中，着眼于这一点，将在并行接口使用的M个数据信号线分别对沿距FPC基板150远的一侧即显示部130—侧的(LSI芯片140的)长边配置的M个输入端子141b进行连接。这样，不发生由于噪声等引起的误动作，与LSI芯片的输入端子全部配置在FPC基板一侧的现有技术中的结构相比，也能够将长边的长度缩小(168(^!11的量)。另夕卜，也可以对上述M个输入端子141b连接在并行接口使用的时钟信号线的一部分或全部。 此外，也可以连接在并行接口使用的同步信号线(还有除了电源线或接地线的信号线)的一部分或全部。此处，如图5所示，上述M个输入端子141b和(FPC基板150所包括的配线层174 中的)M个数据信号线通过并行数据配线173a连接。该并行数据配线173a按照通过LSI 芯片140的(图中右侧的)短边的正下方的方式配置。当然，也可以不通过LSI芯片140的正下方而将并行数据配线173a向外侧引绕，但是在这种情况下并行数据配线173a变得更长。在这种情况下，并行数据配线173a的阻抗变大，因此，根据情况也存在发生误动作的可能性。因此，与沿显示部130 —侧的长边配置的M个输入端子141b连接的配线(此处为并行数据配线173a)优选按照如下方式配置通过LSI芯片140的正下方，通过不存在端子的LSI芯片140的短边正下方引出。不过，通过芯片短边正下方引出的端子数根据芯片短边尺寸存在受到制约的情况。在这种情况下，也可以一部分端子通过芯片短边正下方，其余的端子向外侧引绕。此外，在该结构中，进一步优选上述M个输入端子141b配置在该LSI芯片140的短边附近。这样能够缩短并行数据配线173a，因此能够使阻抗变小，降低发生误动作的可能性。另外，即使是按照不通过LSI芯片140的正下方的方式将并行数据配线173a向外侧引绕的结构，在将上述M个输入端子141b配置在LSI芯片140的短边附近时，能够缩短并行数据配线173a，因此作为优选。进而，优选与上述M个输入端子141b连接的并行数据配线173a的宽度形成为比其它FPC用配线173即各种配线17 大。此外，为此优选使上述M个输入端子141b的间距变得(比70 μ m)大。采用这样的结构，能够减小并行数据配线173a的阻抗，因此能够使发生误动作的可能性变得更小。(3、效果)如上所述，LSI芯片140的输入端子中，并行接口用输入端子的一部分(此处为接收并行数据信号的M个输入端子)和输出端子沿显示部130 —侧的长边配置，其余的并行接口用输入端子沿FPC基板150 —侧的长边配置。采用该结构，能够使作为显示用驱动电路的LSI芯片140的长边的长度(与所有输入端子配置为一列时的长度相比)变小，能够降低其制造成本。(4、变形例)在上述实施方式中，并行接口用输入端子的一部分(此处为接收并行数据信号的 M个输入端子)沿显示部130 —侧的长边配置，也可以将这些的一部分(或其他并行接口用信号、例如接收并行时钟信号PCK的输入端子)沿LSI芯片140的短边配置。在这样的结构中也能够使作为显示用驱动电路的LSI芯片140的长边的长度(与所有输入端子配置为一列的长度相比)变小，因此能够降低其制造成本。在上述实施方式中，结构为对内置在一个便携式信息终端(液晶显示装置)的两个液晶模块装载相同的LSI芯片140，但内置的液晶模块和/或LSI芯片140的数量在本发明的应用中并不特别成为问题，只要在LSI芯片140具备串行接口用输入端子和并行接口用输入端子即可。例如，在存在仅使用串行接口的液晶显示装置与仅使用并行接口的液晶显示装置的情况下，当这些装置使用相同结构的LSI芯片140时，与上述实施方式一样能够降低其制造成本。在上述实施方式中，在各液晶模块的玻璃基板上分别装载相同的LSI芯片140，但代替这种结构，该显示用驱动电路采用在玻璃基板上的、与显示部相邻的区域，使用连续晶界结晶硅(CG硅Continuous Grain Silicon，连续晶粒硅)、非晶态硅、多晶硅等的薄膜形成的单片型也可以。在该结构中，根据工艺规则(process rule)，尺寸变大的情况较多，但是在能够形成为能使用的尺寸的情况下，能够使各配线形成前的第一液晶模块110和第二液晶模块210的结构相同，因此同样能够降低制造成本。此外，在上述实施方式中使用钽 (Ta)或铝(Al)在玻璃基板上形成各种配线，但也能够使用其它已知的配线材料。进而，在上述实施方式中，在玻璃基板上形成各种配线，也可以代替作为透明基板的玻璃基板，使用由已知的素材构成的透明塑料基板。在这种情况下也能够使用各种配线材料，但典型的是使用透明的ITO(氧化铟锡)。在上述实施方式中对作为液晶模块的基板模块进行了说明，但并不仅限于在液晶显示装置中使用的液晶模块，对于有机或无机的EUElectro Luminescence 电致发光)显示器、等离子体显示面板(Plasma Display Panel :PDP)、真空荧光显示器(Vacuum Fluorescent Display)、电子纸等各种显示装置中使用的基板模块也同样能够应用，此外， 对于显示装置以外使用的各种基板模块也同样能够应用。以上对本发明进行了详细说明，以上的说明在所有方面都是举例表示而不是限制性的。在不脱离本发明的范围的情况下，能够得出大量的其他的变更和变形。产业上的可利用性本发明是在显示用驱动电路和具备它的例如液晶模块这样的基板模块中应用的发明，更详细而言，例如能够适用于在便携式信息终端等使用的、具有两种以上的输入接口用端子的显示用驱动电路和具备它的基板模块。附图标记的说明100 主基板101 第一框体110 第一液晶模块120、125、220、225 玻璃基板120a,220a 延伸部123,223 显示用配线130,230 显示部140 LSI 芯片141a 输出端子141b 输入端子150、250 FPC 基板173,273 FPC 用配线173a 并行数据配线174,274 FPC基板的配线层201 第二框体210第二液晶模块
权利要求
1.一种显示用驱动电路，其特征在于具有包括长边和短边的矩形的形状，要设置在包括显示图像的显示部的透明基板上， 该显示用驱动电路包括第一输入端子组，其用于接收基于第一接口规格的第一信号； 第二输入端子组，其用于接收基于第二接口规格的第二信号，该第二接口规格使用与所述第一接口规格相比振幅值小或者频率高的信号；和输出端子组，其用于向所述显示部提供基于所述第一信号和所述第二信号中的至少一方生成的、用于显示所述图像的显示信号，其中所述输出端子组和所述第一输入端子组的至少一部分沿所述长边中的一个边排列， 所述第二输入端子组沿所述长边中的另一个边排列。
2.如权利要求1所述的显示用驱动电路，其特征在于所述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号， 所述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号。
3.如权利要求2所述的显示用驱动电路，其特征在于沿所述长边中的一个边排列的所述第一输入端子组包括并行输入端子，该并行输入端子用于接收所述并行数据信号和所述并行时钟信号中的至少一部分。
4.如权利要求3所述的显示用驱动电路，其特征在于 所述并行输入端子配置在所述短边的附近。
5.如权利要求2所述的显示用驱动电路，其特征在于所述第一输入端子组中，用于接收所述并行数据信号和所述并行时钟信号中的至少一部分的并行输入端子沿所述短边配置。
6.如权利要求2所述的显示用驱动电路，其特征在于沿所述长边中的另一个边排列的所述第二输入端子组包括用于接收所述串行数据信号和所述串行信号的输入端子。
7.一种基板模块，其特征在于，包括权利要求1所述的显示用驱动电路和显示部； 透明基板；显示用配线，其形成在所述透明基板上，用于从所述输出端子组向所述显示部输送所述显示信号；和输入用配线，其形成在所述透明基板上，用于将从外部提供的所述第一信号和所述第二信号中的至少一方输送到所述第一输入端子组和所述第二输入端子组中的至少一方，所述显示用驱动电路按照配置所述输出端子组的、长边中的一个边接近所述显示部的方式配置。
8.如权利要求7所述的基板模块，其特征在于所述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号， 所述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号， 沿所述长边中的一个边排列的所述第一输入端子组包括并行输入端子，该并行输入端子用于接收所述并行数据信号和所述并行时钟信号中的至少一部分。
9.如权利要求8所述的基板模块，其特征在于所述显示用驱动电路作为电路芯片安装在所述透明基板上， 所述并行输入端子配置在所述短边的附近，与所述并行输入端子连接的输入用配线按照从所述电路芯片的下侧通过所述短边的方式配置。
10.如权利要求8所述的基板模块，其特征在于与所述并行输入端子连接的输入用配线，宽度比与沿所述长边中的另一个边排列的所述第二输入端子组连接的输入配线大。
全文摘要
本发明提供具有与两种以上的不同接口规格对应的输入端子的显示用驱动电路。在作为该显示用驱动电路的LSI芯片(140)的输入端子中，与低频率高振幅的并行数据配线(173a)连接的输入端子和与显示用配线(123)连接的输出端子沿LSI芯片的一个长边配置，连接有包含串行数据配线的各种配线(173b)的输入端子沿LSI芯片的另一个长边配置。由于配置输出端子的长边一侧也配置输入端子，因此与所有输入端子配置为一列的情况相比，能够缩短LSI的长边的长度，能够降低制造成本。另外，通过对在配置有输出端子的长边一侧配置的输入端子连接低频率高振幅的并行数据配线，也具有即使延长配线长度也难以产生噪声的效果。
文档编号G09G3/20GK102460541SQ201080025609
公开日2012年5月16日 申请日期2010年5月12日 优先权日2009年6月10日
发明者中根范之, 今井雅博 申请人:夏普株式会社
技术领域：
本发明涉及显示用驱动电路和具备它的基板模块，更详细而言，涉及具有两种以上的输入接口用端子的显示用驱动电路和具备它的基板模块。
背景技术：
在现有技术中，用于驱动液晶显示装置等的显示部的显示用驱动电路以例如芯片的形式安装在例如玻璃基板上，经与该玻璃基板连接的挠性(柔软的)印刷配线(Flexible Printed Circuit 以下称为“FPC”)基板接收从外部提供的影像信号，在显示部显示影像。在该经FPC基板从外部提供的影像信号的输送方式中，大体区分为使用串行方式和并行方式两种接口规格。通常采用这些方式中的任一种，有时这些方式被一起使用。例如存在便携式电话或便携式计算机等一个装置中具备两个以上的显示部和对应的相同数量的显示用驱动电路的情况。在该结构中，典型的是向距生成影像信号的主基板近的显示部的驱动电路以并行方式输送影像信号，向距该主基板远的显示部的驱动电路以串行方式输送影像信号。在这样的装置中，也能够考虑为按各显示部的驱动电路中的每个驱动电路使用仅与其中一个接口规格对应的不同的显示用驱动电路，但是由于部件数量变多所以装置的制造成本上升。因此，如果使用分别设置有与上述两种接口规格对应的输入端子的显示用驱动电路，则对任一个显示部均能够使用相同结构(相同种类)的驱动电路，因此，能够降低制造成本。此外，如果对使用两个不同的接口规格的两种显示装置使用分别设置有与该两种接口规格对应的输入端子的显示用驱动电路，则对任一个显示装置均能够共通地(共同) 使用相同结构的驱动电路，因此，确实能够降低制造成本。另外，在日本实开平1-79137号公报中，公开有与并行接口和串行接口规格双方对应的图形显示装置的结构。现有技术文献专利文献专利文献1 日本实开平1-79137号公报
发明内容
发明所要解决的问题但是，使用分别设置有与该两种接口规格对应的输入端子的显示用驱动电路与仅与一种对应的情况相比，输入端子的数量增加，因此，配置输入端子的显示用驱动电路的外周尺寸、特别是其长边的长度变大。例如，上述显示用驱动电路配置在显示部的附近，一般沿接近显示部一侧的长边设置显示用输出端子，沿其相反一侧(即接近FPC基板一侧)的长边设置输入端子。因此， 在输出端子的总数乘以其端子间距离(间距)而得的(输出端子整体)长度比输入端子的总数乘以其端子间距离(间距)而得的(输入端子整体)长度小的情况下，输入端子越增多，显示用驱动电路的长边的长度就变得越大。如果电路的尺寸(特别是长边的长度)这样变大，则存在难以在可配置面积被限定的玻璃基板上设置该电路的情况。此外，在由一个晶片制造包括该电路的芯片时，芯片尺寸越大，能够由一个晶片制造的数量越少，结果该显示用驱动电路的制造成本增加。因此，本发明的目的在于提供在设置有与两种以上的接口规格分别对应的输入端子的情况下(与所有输入端子配置为一列时的长度相比)长边的长度小的显示用驱动电路以及具备它的基板模块。用于解决问题的技术手段本发明的第一方面是显示用驱动电路，其特征在于具有包括长边和短边的矩形的形状，要设置在包括显示图像的显示部的透明基板上，该显示用驱动电路包括第一输入端子组，其用于接收基于第一接口规格的第一信号；第二输入端子组，其用于接收基于第二接口规格的第二信号，该第二接口规格使用与上述第一接口规格相比振幅值小或者频率高的信号；和输出端子组，其用于向上述显示部提供基于上述第一信号和上述第二信号中的至少一方生成的、用于显示上述图像的显示信号，其中上述输出端子组和上述第一输入端子组的至少一部分沿上述长边中的一个边排列，上述第二输入端子组沿上述长边中的另一个边排列。本发明的第二方面的特征在于在本发明的第一方面中，上述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号，上述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号。本发明的第三方面的特征在于在本发明的第二方面中，沿上述长边中的一个边排列的上述第一输入端子组包括并行输入端子，该并行输入端子用于接收上述并行数据信号和上述并行时钟信号中的至少一部分。本发明的第四方面的特征在于在本发明的第三方面中，上述并行输入端子配置在上述短边的附近。本发明的第五方面的特征在于在本发明的第二方面中，上述第一输入端子组中，用于接收上述并行数据信号和上述并行时钟信号中的至少一部分的并行输入端子沿上述短边配置。本发明的第六方面的特征在于在本发明的第二方面中，沿上述长边中的另一个边排列的上述第二输入端子组包括用于接收上述串行数据信号和上述串行信号的输入端子。本发明的第七方面的特征在于，包括本发明的第一方面所记载的显示用驱动电路和显示部；透明基板；显示用配线，其形成在上述透明基板上，用于从上述输出端子组向上述显示部输送上述显示信号；和输入用配线，其形成在上述透明基板上，用于将从外部提供的上述第一信号和上述第二信号中的至少一方输送到上述第一输入端子组和上述第二输入端子组中的至少一方，上述显示用驱动电路按照配置上述输出端子组的、长边中的一个边接近上述显示部的方式配置。本发明的第八方面的特征在于在本发明的第七方面中，上述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号，上述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号，沿上述长边中的一个边排列的上述第一输入端子组包括并行输入端子，该并行输入端子用于接收上述并行数据信号和上述并行时钟信号中的至少一部分。本发明的第九方面的特征在于在本发明的第八方面中，上述显示用驱动电路作为电路芯片安装在上述透明基板上，上述并行输入端子配置在上述短边的附近，与上述并行输入端子连接的输入用配线按照从上述电路芯片的下侧通过上述短边的方式配置。本发明的第十方面的特征在于在本发明的第八方面中，与上述并行输入端子连接的输入用配线，宽度比与沿上述长边中的另一个边排列的上述第二输入端子组连接的输入配线大。发明的效果根据本发明的第一方面，输出端子组和第一输入端子组的至少一部分沿显示用驱动电路的长边中的一个边排列，第二输入端子组沿长边中的另一个边排列，因此，能够使长边的长度(与所有输入端子配置为一列时的长度相比)变小，能够降低其制造成本。根据本发明的第二方面，通过适当地排列接收基于并行接口规格和串行接口规格的信号的第一和第二输入端子组，能够减小长边的长度，能够降低其制造成本。根据本发明的第三方面，并行输入端子沿长边中的一个边排列，该并行输入端子接收因典型的是比较大的振幅且为低频率所以即使配线阻抗大也能够输送的并行数据信号和并行时钟信号的至少一部分，因此，能够减小长边的长度，能够降低其制造成本。另外， 并行接口规格中的电源线和/或接地线通常需要小的配线阻抗，因此，优选它们不包括在并行输入端子，不沿上述长边中的一个边排列。根据本发明的第四方面，并行输入端子配置在短边的附近，因此，能够不受沿与并行输入端子相同长边排列的输出端子组干扰、例如通过该短边正下方和/或短边的附近设置配线，因此，能够减小与并行输入端子的配线距离，能够减小其配线阻抗。根据本发明的第五方面，并行输入端子沿短边配置，因此，能够减小长边的长度， 能够降低其制造成本。此外，与沿配置有输出端子组的长边配置的情况相比，能够减小与并行输入端子的配线距离，能够减小其配线阻抗。根据本发明的第六方面，用于接收串行数据信号和串行信号的输入端子沿与输出端子组不同的一侧的长边配置，因此，例如能够缩短来自FPC基板等的输入用配线，能够减小其配线阻抗。根据本发明的第七方面，能够提供具备能够获得与本发明的第一方面相同的效果的显示用驱动电路的、例如液晶模块等(显示用)基板模块。根据本发明的第八方面，能够提供具备能够获得与本发明的第三方面同样的效果的显示用驱动电路的、例如液晶模块等(显示用)基板模块。根据本发明的第九方面，与配置在短边附近的并行输入端子连接的输入用配线按照从电路芯片的下侧通过短边的方式配置，因此，能够缩小其配线距离，能够减小其配线阻抗。根据本发明的第十方面，与并行输入端子连接的输入用配线，宽度比与第二输入端子组连接的输入配线大，因此即使其配线距离变大，也能够减小其配线阻抗。
图1是简略地表示本发明的一个实施方式的液晶显示装置的结构的立体图。图2是简略地表示上述实施方式中图1所示的液晶显示装置的结构的附图。图3是表示上实施方式的第一液晶模块的结构的示意平面图。图4是表示上实施方式的第二液晶模块的结构的示意平面图。图5是从玻璃基板的背面侧观察上述实施方式的LSI芯片及其周边部分的平面图。图6是简略地表示上述实施方式中在串行接口使用的信号和在并行接口使用的信号的波形的附图。
具体实施例方式(1、液晶显示装置的结构)图1是简略地表示本发明的一个实施方式的液晶显示装置的结构的立体图，图 2是表示其结构的示意平面图。如图1所示，该液晶显示装置是PDA (Personal Digital Assistant :个人数字助理)或便携式电话等的便携式信息终端，包括第一液晶模块110 和主基板100 ；收纳该第一液晶模块110和主基板100的第一框体101 ；第二液晶模块210 ； 和收纳该第二液晶模块210的第二框体201。此外，第一液晶模块110和主基板100通过第一 FPC基板150连接，第二液晶模块210和主基板100通过第二 FPC基板250连接。另外， 这些各构成要素的配置位置、大小、形状等为了便于观察而记载得与实际不同。这样，作为液晶显示装置的便携式信息终端具有通过第一液晶模块110和第二液晶模块210显示的两个画面。另外，大体上只要是具有两个画面以上的显示装置就能够以不改变本实施方式的上述结构的方式应用。此外，在一个画面的显示装置中也能够同样地应用，详细情况在变形例中后述。此处，如图2所示，第二 FPC基板250与设置在主基板100上的串行接口用连接器 152连接，第一 FPC基板150与设置在主基板100上的并行接口用连接器151连接。如后所述，上述串行接口中需要的(包括电源等)信号线的数量比上述并行接口中需要的(包括电源等)信号线的数量少，此外，利用串行接口进行的信号输送还具有降低电磁干扰(EMI =Electro-Magnetic Interference)的效果，因此在输送距离长的第二 FPC 基板250存在利用串行接口进行信号输送的情况。不过，因为利用串行接口进行信号输送会使消耗电力增加，所以在输送距离长的第一 FPC基板150存在利用并行接口进行信号输送的情况。另外，采用这些接口规格的上述理由是一个例子，能够根据各种理由适当地使用这些接口规格。在这样采用两种接口规格的情况下，能够考虑在第一液晶模块110和第二液晶模块210使用仅与一种接口规格对应的不同的显示用驱动电路，但是因为部件数量变多所以装置的制造成本会上升。因此，如果使用设置有与上述两种接口规格分别对应的输入端子的显示用驱动电路，则对任一个液晶显示模块均能够使用相同的显示驱动电路，因此能够降低制造成本。因此，在本实施方式中，在第一液晶模块110和第二液晶模块210使用包括相同的显示驱动电路的LSI芯片。以下参照图3和图4对这些液晶模块的结构进行说明。(2、液晶模块的结构)图3是表示本发明的一个实施方式的第一液晶模块110的结构的示意平面图，图4 是表示本发明的一个实施方式的第二液晶模块210的结构的示意平面图。另外，这些图中所示的各构成要素的配置位置和形状为了便于观察而记载得与实际不同。首先，如图3所示，第一液晶模块110包括相对配置的两个玻璃基板120、125和显示驱动用LSI芯片140。另外，也可以进一步包括电容器等电子设备。此外，如图4所示，第二液晶模块210也一样包括相对配置的两个玻璃基板220、225和与第一液晶模块110所包括的显示驱动用LSI芯片相同结构的显示驱动用LSI芯片140。在被第一液晶模块110所包括的两个玻璃基板120、125夹着的空间，利用密封材料(未图示)形成有密封有液晶(未图示)的表示部130。在玻璃基板120的延伸部(突出部)120a安装有具有驱动液晶所需的驱动器功能的LSI芯片140和/或与外部连接的第一 FPC基板150。当从主基板100经由第一 FPC基板150向LSI芯片140提供通过并行接口输送的影像信号时，LSI芯片140对显示部130提供显示信号，由此显示影像。此外，第二液晶模块210也一样，在被玻璃基板220、225夹着的空间形成有密封有液晶的表示部230，在玻璃基板220的延伸部220a安装有LSI芯片140和第二 FPC基板 250。当从主基板经由第二 FPC基板250向LSI芯片140提供通过串行接口输送的影像信号时，LSI芯片140对显示部230提供显示信号，由此显示影像。LSI芯片140是裸芯片(进行封装前的芯片)，在该LSI芯片140上的硅基板的表面上使用微细加工技术形成栅极驱动器、源极驱动器和DC/DC转换器的电路图案等，并且形成凸起(bump)电极，其中，该凸起电极作为连接端子用于将这些电路图案与外部连接。 另外，凸起电极的高度例如为15 μ m。另外，将这样作为裸芯片的LSI芯片140侧焊(倒装焊接，face down bonding)在延伸部120a的结构是一个例子，例如也可以将LSI器件安装在玻璃基板120上，该LSI器件是将LSI芯片140封装在表面安装型的封装件而封装形成的。第一 FPC基板150和第二 FPC基板250例如是在厚度为12 50 μ m的可挠性的绝缘性膜的一个面形成有由厚度为8 50 μ m的铜箔构成的多个配线层174的基板，能够自由地折弯。另外，配线层174、274不仅在绝缘性膜的一个面形成，也可以在两面形成。如图3所示，第一液晶模块110所具备的LSI芯片140与在延伸部120a形成的FPC 用配线173的一端以及延伸至显示部130的显示用配线123连接。此外，第一 FPC基板150 的配线层174也与FPC用配线173的另一端连接。这样，第一 FPC基板150的配线层174与 LSI芯片140的输入端子经FPC用配线173连接，因此，从主基板100向第一 FPC基板150 的各配线层174提供的影像信号、时钟信号等信号、基准电压等分别被提供到LSI芯片140 的对应的输入端子。另外，在这样的连接中，通常使用各向异性导电膜(ACF Anisotropic Conductive Film)，通过热压接连接。另外，这样的结构对于第二液晶模块210所具备的各配线也同样，因此省略其说明。接着，对于上述LSI芯片140的各端子与各配线的连接关系， 参照图5进行说明。图5是从玻璃基板120的背面侧观察LSI芯片140及其周边部分的平面图。另外， 显示用配线123和FPC用配线173以及作为与其对应的凸起电极的输出端子141a和输入端子141b的数量如后所述为从数十到数百，在图中简略表示，配线的宽度和间隔等也与实际不同而简略地表示。如图5所示，与显示部130连接的显示用配线123与输出端子141a连接，LSI芯片 140的这些输出端子141a全部沿显示部130 —侧的(LSI芯片140的)长边配置。此外， 沿该长边设置有输入端子141b的一部分，与该输出端子141a并列配置的一部分输入端子 141b与作为FPC用配线173的一部分的并行数据配线173a连接。进而，沿第一 FPC基板 150 一侧(与显示部130相反一侧)的(LSI芯片140的)长边设置有输入端子141b，这些输入端子141b与作为FPC用配线173的一部分的各种配线17 连接。此处，第一 FPC基板150和第二 FPC基板250的配线例如利用厚度为8 μ m以上的铜箔(Cu)形成，能够形成为足够低的表面电阻率(sheet resistance，薄膜电阻，表面电阻)。与此相对，铜难以利用蚀刻进行加工，因此在第一液晶模块110和第二液晶模块210 的制造工艺中不使用。因此，使用在该制造工艺中也使用的钽(Ta)或铝(Al)在玻璃基板上形成各种配线。不过，例如在令钽或铝的厚度为0. 2 0. 4 μ m的情况下，钽和铝的表面电阻率与铜的表面电阻率相比高几十倍至几百倍。此外，玻璃基板上的各配线一般不能如FPC基板那样多层化。因此，在玻璃基板上形成的各配线的数量和配线的宽度方面存在规定的限度。 因此，与该限度相应地确定LSI芯片140的输出端子141a和输入端子141b的数量和间距。此处，以下展示一个具体的例子。LSI芯片140的输出端子141a是与显示部130 的数据信号线数相同的480个，输出端子间的间距是20 μ m。此外，与并行数据配线173a连接的输入端子141b是M个，与各种配线17 连接的输入端子141b的数量是162个(其详细内容后述)，输入端子间的间距是70 μ m。这样输出端子间的间距比输入端子间的间距小是因为，与输出端子相比，输入端子需要使配线阻抗更小。不过，输入端子间的间距按照成为要输入的串行接口用或并行接口用的各信号(根据配线的阻抗)不取异常的值的程度的大小的方式被决定。因此，作为用于为了电路的稳定动作而要求更低的阻抗的电源线和/或接地线的间距，这样的间距过小。因此，此处， 20个输入端子141b统合为一个，与同一(同样的)串行接口用或并行接口用的电源线或接地线连接。这样，能够将串行接口用或并行接口用的电源线和/或接地线的配线宽度变为约20倍，因此能够充分地降低其配线阻抗。此外，在输入端子141b还连接有液晶驱动用的电源线和接地线。为了稳定地进行液晶驱动，它们的配线阻抗特别需要小。因此，此处，30个输入端子141b统合为一个，与同一(同样的)液晶驱动用的电源线或接地线连接。这样，能够将配线宽度变为约30倍，因此能够进一步充分地降低其配线阻抗。进而，在输入端子141b还连接有设定信号配线，该设定信号配线用于控制对并行接口和串行接口进行切换的LSI芯片140的各种动作。此处，与它们连接的输入端子141b 的数量为13个。另外，也可以将它们的全部或一部分省略，通过输送规定的指令对并行接口和串行接口进行切换。此外，此处在串行接口使用的时钟信号线为2个，在串行接口使用的数据信号线为4个，如上所述，在串行接口使用的电源线和接地线各连接20个输入端子141b，因此，在串行接口使用的输入端子141b的总数为46个(=2+4+20+20)。此外，进一步，此处在并行接口使用的时钟信号线为1个，在并行接口使用的数据信号线为M个，在并行接口使用的同步信号线为2个，如上所述，在并行接口使用的电源线和接地线各连接20个输入端子141b，因此，在并行接口中使用的输入端子141b的总数为 67个(=1+24+2+20+20)。此处，并行接口使用的数据信号线与配置在显示部130 —侧的 (LSI芯片140的)长边的M个输入端子141b连接。此外，与液晶驱动用的电源线和接地线以及设定信号配线连接的输入端子141b的总数为73个(=30+30+13)。根据以上说明，此处上述输入端子141b的总数为186个，这些输入端子141b不仅配置在LSI芯片140的第一 FPC基板150 —侧的长边，而且还分出M个配置在显示部130 一侧的长边。因此，与LSI芯片的输入端子全部配置在FPC基板一侧的现有技术中的结构相比，能够将长边的长度缩小1680 μ m( = 24X 70) 0另外，作为LSI芯片140的裸芯片的实际的外形尺寸例如为，其长边的长度为 12000 μ m、短边的长度为1000 μ m。此处，虽然如果在短边也配置输入端子141b时能够进一步缩小长边的长度，但是通常如果该短边的长度变大，则能够由一个晶片制造的电路数变少，制造成本上升。因此，短边的长度仅考虑电路规模决定，在沿短边配置输入端子的情况下，存在能够配置的端子数受到制约的情况。接着，参照图6说明对沿显示部130 —侧的(LSI芯片140的)长边配置的对个输入端子141b连接在并行接口使用的数据信号线的理由。图6是简略地表示在串行接口使用的信号和在并行接口使用的信号的波形的附图。在该图6中表示串行时钟信号SCK+、SCK-；串行数据信号SDAT+、SDAT-；并行时钟信号PCK ；和并行数据信号PDATl 3。此处，串行时钟信号是指规定的串行接口规格的时钟信号，串行数据信号是指该规格的数据信号。此外，并行时钟信号是指规定的并行接口规格的时钟信号，并行数据信号是指该规格的数据信号。
另外，针对上述串行数据信号有4种，而且上述并行数据信号有M种的情况进行了说明，但是在该图6中，为了便于说明，以使用两个串行数据信号SDAT+、SDAT-和三个并行数据信号PDATl 3的情况为例进行说明。此外，各数据在所对应的时钟的两方的边沿 (上升时刻和下降时刻)取样，但也可以仅在一个边沿取样。如图6所示，串行时钟信号SCK+、SCK-和串行数据信号SDAT+、SDAT-存在处于差动信号的关系的正信号和负信号两种，这些信号的DC电压电平此处为逻辑电源电压1.8V 的一半即0. 9V。此外，其振幅为+IOOmV0这样，在串行接口使用的数据信号和时钟信号虽然其振幅小，但是其频率被设定得高。由此，能够抑制EMI的发生，且能够实现高速的数据输送。但是，消耗电力因此变大。与此相对，如图6所示，并行时钟信号PCK和并行数据信号PDATl 3的振幅为逻辑电源电压的1.8V，其振幅大，频率也设定得低。由此，能够以较少的消耗电力输送数据。 此外，为了在单位时间内确保需要的数据输送量，与在串行接口使用的信号数(此处为4) 相比，需要更多的信号数(此处为对)。这样，在串行接口使用的数据信号和时钟信号为高频率且小振幅的信号。具体而言，因为频率高所以信号的设置时间(建立时间)和/或滞留时间(保持时间)变短，耐噪声性下降，此外，因为振幅小所以能够识别信号电平的电压范围变小，确实耐噪声性下降。 因此，在使用电阻值极小的FPC基板的情况下，这些信号能够输送比较长的距离，但是如上所述，在通过电阻值比较大的玻璃基板上的配线输送上述信号的情况下，为了确保充分的耐噪声性而优选这些配线尽量短。如上所述，电源线和/或接地线为了电路的稳定动作而要求为尽量低的阻抗。由此，在通过电阻值比较大的玻璃基板上的配线连接电源线和/或接地线的情况下，优选这些配线尽量短。与此相对，在并行接口使用的数据信号和时钟信号为低频且大振幅的信号。具体而言，因为频率低所以信号的设置时间(建立时间)和/或滞留时间(保持时间)变长， 耐噪声性升高，此外，因为振幅大所以能够识别信号电平的电压范围变大，确实耐噪声性升高。因此，在使用FPC基板的情况下当然如此，在使用电阻值比较大的玻璃基板上的配线的情况下，这些信号也能够在不发生误动作的限度内输送比较长的距离。这样，在串行接口稳定动作所需要的配线阻抗的上限值比在并行接口稳定动作所需要的配线阻抗的上限值小。在本实施方式中，着眼于这一点，将在并行接口使用的M个数据信号线分别对沿距FPC基板150远的一侧即显示部130—侧的(LSI芯片140的)长边配置的M个输入端子141b进行连接。这样，不发生由于噪声等引起的误动作，与LSI芯片的输入端子全部配置在FPC基板一侧的现有技术中的结构相比，也能够将长边的长度缩小(168(^!11的量)。另夕卜，也可以对上述M个输入端子141b连接在并行接口使用的时钟信号线的一部分或全部。 此外，也可以连接在并行接口使用的同步信号线(还有除了电源线或接地线的信号线)的一部分或全部。此处，如图5所示，上述M个输入端子141b和(FPC基板150所包括的配线层174 中的)M个数据信号线通过并行数据配线173a连接。该并行数据配线173a按照通过LSI 芯片140的(图中右侧的)短边的正下方的方式配置。当然，也可以不通过LSI芯片140的正下方而将并行数据配线173a向外侧引绕，但是在这种情况下并行数据配线173a变得更长。在这种情况下，并行数据配线173a的阻抗变大，因此，根据情况也存在发生误动作的可能性。因此，与沿显示部130 —侧的长边配置的M个输入端子141b连接的配线(此处为并行数据配线173a)优选按照如下方式配置通过LSI芯片140的正下方，通过不存在端子的LSI芯片140的短边正下方引出。不过，通过芯片短边正下方引出的端子数根据芯片短边尺寸存在受到制约的情况。在这种情况下，也可以一部分端子通过芯片短边正下方，其余的端子向外侧引绕。此外，在该结构中，进一步优选上述M个输入端子141b配置在该LSI芯片140的短边附近。这样能够缩短并行数据配线173a，因此能够使阻抗变小，降低发生误动作的可能性。另外，即使是按照不通过LSI芯片140的正下方的方式将并行数据配线173a向外侧引绕的结构，在将上述M个输入端子141b配置在LSI芯片140的短边附近时，能够缩短并行数据配线173a，因此作为优选。进而，优选与上述M个输入端子141b连接的并行数据配线173a的宽度形成为比其它FPC用配线173即各种配线17 大。此外，为此优选使上述M个输入端子141b的间距变得(比70 μ m)大。采用这样的结构，能够减小并行数据配线173a的阻抗，因此能够使发生误动作的可能性变得更小。(3、效果)如上所述，LSI芯片140的输入端子中，并行接口用输入端子的一部分(此处为接收并行数据信号的M个输入端子)和输出端子沿显示部130 —侧的长边配置，其余的并行接口用输入端子沿FPC基板150 —侧的长边配置。采用该结构，能够使作为显示用驱动电路的LSI芯片140的长边的长度(与所有输入端子配置为一列时的长度相比)变小，能够降低其制造成本。(4、变形例)在上述实施方式中，并行接口用输入端子的一部分(此处为接收并行数据信号的 M个输入端子)沿显示部130 —侧的长边配置，也可以将这些的一部分(或其他并行接口用信号、例如接收并行时钟信号PCK的输入端子)沿LSI芯片140的短边配置。在这样的结构中也能够使作为显示用驱动电路的LSI芯片140的长边的长度(与所有输入端子配置为一列的长度相比)变小，因此能够降低其制造成本。在上述实施方式中，结构为对内置在一个便携式信息终端(液晶显示装置)的两个液晶模块装载相同的LSI芯片140，但内置的液晶模块和/或LSI芯片140的数量在本发明的应用中并不特别成为问题，只要在LSI芯片140具备串行接口用输入端子和并行接口用输入端子即可。例如，在存在仅使用串行接口的液晶显示装置与仅使用并行接口的液晶显示装置的情况下，当这些装置使用相同结构的LSI芯片140时，与上述实施方式一样能够降低其制造成本。在上述实施方式中，在各液晶模块的玻璃基板上分别装载相同的LSI芯片140，但代替这种结构，该显示用驱动电路采用在玻璃基板上的、与显示部相邻的区域，使用连续晶界结晶硅(CG硅Continuous Grain Silicon，连续晶粒硅)、非晶态硅、多晶硅等的薄膜形成的单片型也可以。在该结构中，根据工艺规则(process rule)，尺寸变大的情况较多，但是在能够形成为能使用的尺寸的情况下，能够使各配线形成前的第一液晶模块110和第二液晶模块210的结构相同，因此同样能够降低制造成本。此外，在上述实施方式中使用钽 (Ta)或铝(Al)在玻璃基板上形成各种配线，但也能够使用其它已知的配线材料。进而，在上述实施方式中，在玻璃基板上形成各种配线，也可以代替作为透明基板的玻璃基板，使用由已知的素材构成的透明塑料基板。在这种情况下也能够使用各种配线材料，但典型的是使用透明的ITO(氧化铟锡)。在上述实施方式中对作为液晶模块的基板模块进行了说明，但并不仅限于在液晶显示装置中使用的液晶模块，对于有机或无机的EUElectro Luminescence 电致发光)显示器、等离子体显示面板(Plasma Display Panel :PDP)、真空荧光显示器(Vacuum Fluorescent Display)、电子纸等各种显示装置中使用的基板模块也同样能够应用，此外， 对于显示装置以外使用的各种基板模块也同样能够应用。以上对本发明进行了详细说明，以上的说明在所有方面都是举例表示而不是限制性的。在不脱离本发明的范围的情况下，能够得出大量的其他的变更和变形。产业上的可利用性本发明是在显示用驱动电路和具备它的例如液晶模块这样的基板模块中应用的发明，更详细而言，例如能够适用于在便携式信息终端等使用的、具有两种以上的输入接口用端子的显示用驱动电路和具备它的基板模块。附图标记的说明100 主基板101 第一框体110 第一液晶模块120、125、220、225 玻璃基板120a,220a 延伸部123,223 显示用配线130,230 显示部140 LSI 芯片141a 输出端子141b 输入端子150、250 FPC 基板173,273 FPC 用配线173a 并行数据配线174,274 FPC基板的配线层201 第二框体210第二液晶模块
权利要求
1.一种显示用驱动电路，其特征在于具有包括长边和短边的矩形的形状，要设置在包括显示图像的显示部的透明基板上， 该显示用驱动电路包括第一输入端子组，其用于接收基于第一接口规格的第一信号； 第二输入端子组，其用于接收基于第二接口规格的第二信号，该第二接口规格使用与所述第一接口规格相比振幅值小或者频率高的信号；和输出端子组，其用于向所述显示部提供基于所述第一信号和所述第二信号中的至少一方生成的、用于显示所述图像的显示信号，其中所述输出端子组和所述第一输入端子组的至少一部分沿所述长边中的一个边排列， 所述第二输入端子组沿所述长边中的另一个边排列。
2.如权利要求1所述的显示用驱动电路，其特征在于所述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号， 所述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号。
3.如权利要求2所述的显示用驱动电路，其特征在于沿所述长边中的一个边排列的所述第一输入端子组包括并行输入端子，该并行输入端子用于接收所述并行数据信号和所述并行时钟信号中的至少一部分。
4.如权利要求3所述的显示用驱动电路，其特征在于 所述并行输入端子配置在所述短边的附近。
5.如权利要求2所述的显示用驱动电路，其特征在于所述第一输入端子组中，用于接收所述并行数据信号和所述并行时钟信号中的至少一部分的并行输入端子沿所述短边配置。
6.如权利要求2所述的显示用驱动电路，其特征在于沿所述长边中的另一个边排列的所述第二输入端子组包括用于接收所述串行数据信号和所述串行信号的输入端子。
7.一种基板模块，其特征在于，包括权利要求1所述的显示用驱动电路和显示部； 透明基板；显示用配线，其形成在所述透明基板上，用于从所述输出端子组向所述显示部输送所述显示信号；和输入用配线，其形成在所述透明基板上，用于将从外部提供的所述第一信号和所述第二信号中的至少一方输送到所述第一输入端子组和所述第二输入端子组中的至少一方，所述显示用驱动电路按照配置所述输出端子组的、长边中的一个边接近所述显示部的方式配置。
8.如权利要求7所述的基板模块，其特征在于所述第一信号包括基于并行接口规格的并行数据信号和并行时钟信号， 所述第二信号包括基于串行接口规格的串行数据信号和串行时钟信号， 沿所述长边中的一个边排列的所述第一输入端子组包括并行输入端子，该并行输入端子用于接收所述并行数据信号和所述并行时钟信号中的至少一部分。
9.如权利要求8所述的基板模块，其特征在于所述显示用驱动电路作为电路芯片安装在所述透明基板上， 所述并行输入端子配置在所述短边的附近，与所述并行输入端子连接的输入用配线按照从所述电路芯片的下侧通过所述短边的方式配置。
10.如权利要求8所述的基板模块，其特征在于与所述并行输入端子连接的输入用配线，宽度比与沿所述长边中的另一个边排列的所述第二输入端子组连接的输入配线大。
全文摘要
本发明提供具有与两种以上的不同接口规格对应的输入端子的显示用驱动电路。在作为该显示用驱动电路的LSI芯片(140)的输入端子中，与低频率高振幅的并行数据配线(173a)连接的输入端子和与显示用配线(123)连接的输出端子沿LSI芯片的一个长边配置，连接有包含串行数据配线的各种配线(173b)的输入端子沿LSI芯片的另一个长边配置。由于配置输出端子的长边一侧也配置输入端子，因此与所有输入端子配置为一列的情况相比，能够缩短LSI的长边的长度，能够降低制造成本。另外，通过对在配置有输出端子的长边一侧配置的输入端子连接低频率高振幅的并行数据配线，也具有即使延长配线长度也难以产生噪声的效果。
文档编号G09G3/20GK102460541SQ201080025609
公开日2012年5月16日 申请日期2010年5月12日 优先权日2009年6月10日
发明者中根范之, 今井雅博 申请人:夏普株式会社
最新回复(0)