输出驱动装置及显示装置的制作方法
专利名称：输出驱动装置及显示装置的制作方法
技术领域：
本发明涉及容性负载驱动装置，特别是用作等离子显示面板(PDP, Plasma Display Panel)等显示用驱动器等的输出驱动装置及显示装置。
背景技术：
图10示出了现有输出驱动装置的整体结构。现有的输出驱动装置包括: 电平转换器91，其由4个晶体管903、 904、 901、 902构成，其中，晶体管 903、 904的漏极、4册极均为高耐压(15V以上)，晶体管901、 902的漏极 为高耐压而栅极为^[氐耐压(10V以下)；逆变器92，由晶体管92p、 92n构 成；输出电路93，由晶体管93p、 93n构成。
晶体管卯l的源极与第2电位(例如接地电位)连接，栅极4妄收输入 信号S901。晶体管902的源极与第2电位连接，栅极接收输入信号S902。 晶体管903的源极与第1电位(例如电源电位)连接，漏极与晶体管901 的漏极及晶体管904的栅极连接，栅极与晶体管卯4的漏极及晶体管902的 漏极连接。晶体管904的源极与第1电位连接，漏极与晶体管卯2的漏极及 晶体管卯3的栅极连接，栅极与晶体管903的漏极及晶体管901的漏4及连接。 晶体管904的漏极电压为电平转换器91的输出。
晶体管92p的源极与第1电位连接，漏极与晶体管92n的漏极连接，栅 极接收电平转换器91的输出。晶体管92n的源极与第2电位连接，漏极与 晶体管92p的漏极连接，栅极接收控制信号S92n。晶体管92p的漏极电压 Vo为逆变器92的输出。
晶体管93p的源极与第1电位连接，漏极与晶体管93n的漏极连接，栅 极接收逆变器92的输出Vo。晶体管93n的源极与第2电位连接，漏极与晶
体管93p的漏极连接，栅极接收控制信号S93n。
下面对图10示出的输出驱动装置的操作进行说明。现有的输出驱动装 置中，当输入信号S901为"低电平(Llevel)"、输入信号S卯2为"高电 平(H level)"时，晶体管901 "断开(off)"、晶体管902 "导通(on )", 所以晶体管904的栅极上升(栅极电压乂人"低电平"变为"高电平，，)，晶 体管903的栅极下降(栅极电压从"高电平"变为"低电平")。
接着，当输入信号S901为"高电平"、输入信号S卯2为"低电平"时， 晶体管901 "导通"、晶体管902 "断开"，所以晶体管903的栅才及上升， 晶体管904的栅极下降。因此，电平转换器91的输出上升，所以晶体管92p 的栅极上升。另一方面，控制信号S92n为"高电平，，，所以晶体管92n的 栅极上升。其结果，晶体管93p的栅极下降，晶体管93p的输出电流增加， 对负载的充电电流也增加。通过这种方式来驱动负载。
专利文献l:特开2005 - 122107号
专利文献2:特开2005 _ 321526号
但是，在现有的输出驱动装置中，输出电路的晶体管栅极受逆变器高速 驱动，造成输出电压依赖于负载电容(例如显示面板的负载电容)而变化。 另外，安装于显示面板的多个输出驱动装置各自的输出电压，根据输入到该 输出驱动装置的显示数据而上升或下降。这里，输出驱动装置各自的输出电 压的上升/下降时间根据端子间电容的耦合效应、周围输出端子的状况而变 化。
发明内容
有鉴于此，本发明的目的在于使输出电压的变化不依赖于负载电容。 根据本发明的一个方面，输出驱动装置包括第1电流源和第2电流源， 根据显示数据而导通或断开；第l输入晶体管，具有源极、漏极和^f极，其 源极与第1电位连接，其漏极通过上述第1电流源与第2电位连接，且上述 漏极与上述栅极互相连接；第2输入晶体管，具有源极、漏极和栅;f及，其源
极与上述第1电位连接，其漏极通过上述第2电流源与上述第2电位连接， 其栅极接收上述第1输入晶体管的栅极电压；第l输出晶体管，具有源极、 漏极和栅极，其源极与上述第1电位连接，其栅极接收上述第2输入晶体管 的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与上述第2 电位连接，其漏极与上述第l输出晶体管的漏极连接，其栅极接收上述显示 数据对应的控制信号。
上述输出驱动装置中，第1输出晶体管的漏极电压被作为输出电压而输 出。例如若第1电流源断开、第2电流源导通，则第1输出晶体管的栅极 与第2电流源之间流过恒定电流。设该恒定电流为'T，，第l输出晶体管 的栅极-漏极间电容为"C"，第1输出晶体管的电流驱动能力为"i"，输 出负载电容为"CL，，，则第1输出晶体管的栅极电压的压摆率(slew rate) 为"I/C",第1输出晶体管的漏极电压的压摆率为"i/CL"。这里，压摆率 "i/CL，，大于压摆率"I/C，，时，输出电压的变化依赖于压摆率"I/C"。因 为压摆率"I/C"是固定的，所以输出电压以固定速度变化，而不依赖于负 载电容。据此，可以实现高质量的驱动。
如上所述，可以使输出电压的变化不依赖于负载电容，输出电压以固定 速度变化。据此，可以实现高质量的驱动。
图1为本发明第1实施方式的输出驱动装置的结构示意图； 图2为本发明第2实施方式的输出驱动装置的结构示意图； 图3为本发明第3实施方式的输出驱动装置的结构示意图； 图4为本发明第4实施方式的输出驱动装置的结构示意图； 图5为本发明第5实施方式的输出驱动装置的结构示意图； 图6为本发明第6实施方式的输出驱动装置的结构示意图； 图7为本发明第7实施方式的输出驱动装置的结构示意图； 图8为本发明第8实施方式的输出驱动装置的结构示意图9为本发明第9实施方式的显示装置的结构示意图； 图IO为现有输出驱动装置的结构示意图。 符号的说明
输出驱动装置 电流镜电^各 输出电路 电4立生成电^各 701电流源
输入晶体管 输出晶体管 偏置电阻
偏置电压生成用晶体管 电流緩冲器 二进制逻辑电路 电流源晶体管 延迟电路 电容
1
10 20 30
101、 102、 601 103、 104 105p、 105n
201
202
203
204、 205 206、 207 401 501 702
晶体管
具体实施例方式
以下参考附图详细说明本发明的实施方式。此外，对图中相同或者相当 的部分标注相同符号，不再重复说明。 (第1实施方式) 〔整体结构〕
图l示出了本发明第1实施方式的输出驱动装置的结构。该输出驱动装 置1，针对等离子显示器等显示装置的多个显示行(无图示)提供数据信号， 对输入的显示数据进行电压电平转换，转换为约80V的高电压，并将其输
出到显示装置。
该输出驱动装置l包括电流镜电路IO和输出电路20。
电流镜电^各10包含电流源101、 102和输入晶体管103、 104。电流源 101、 102可以分别实现电流值的可变控制，根据显示数据对应的控制信号 S101、 S102分别导通或断开。输入晶体管103的漏极与电流源101连接， 源极与第1电位(例如电源电位)连接。另外，输入晶体管103的漏极和 栅极互相连接。输入晶体管104的漏极与电流源102连接，源极与第1电位 连接，栅极与输入晶体管103的栅极连接。
输出电路20包含输出晶体管105p、 105n。输出晶体管105p、 105n在 第1电位与第2电位(例如接地电位)之间串联连接。电流镜电路10的 输出(输入晶体管104的漏极电压)Vo被提供给输出晶体管105p的4册极， 显示数据对应的控制信号S105n被提供给输出晶体管105n的栅极。输出晶 体管105p的漏极电压被作为输出电路20的输出电压Vout而输出。
〔操作〕
下面，对图1示出的输出驱动装置1的操作进行说明。这里，将电流源 102导通时的电流源102的电流设为'T',输出电路20的输出晶体管105p 的栅极-漏极间电容设为"C",输出电路20的输出晶体管105p的电流驱 动能力设为"i"，显示装置的负载电容设为"CL"。
首先，当显示数据从"高电平"变为"低电平"时，电流源101响应控 制信号S101而从"断开"变为"导通"，电流源102响应控制信号S102 而从"导通'，变为"断开"。此时，在输入晶体管103有电流流过，同时， 在形成电流镜结构的输入晶体管104也有电流流过。由此，输入晶体管104 的漏极电压Vo向作为源极电位的"第1电位"靠近，当漏极电压Vo接近 于"第1电位"时，流过输入晶体管104的电流停止。由于电流镜电路10 的输出电压Vo接近"第1电位"，所以在输出电路20的输出晶体管105p 没有电流流过。此时，控制信号S105n为"高电平"，输出晶体管105n为 "导通，，。因此，输出电路20的输出电压(输出晶体管105p的漏极电压)
Vout接近"第2电位"。
接着，当显示数据从"低电平"变为"高电平"时，电流源101响应控
制信号S101而从"导通"变为"断开"，电流源102响应控制信号S102 而从"断开"变为"导通"，流过输入晶体管103、 104的电流停止。另夕卜， 控制信号S105n为"低电平"，输出晶体管105n为"断开"。此时，电流 镜电路10的输出电压Vo的压摆率为"I/C"。这里，输出电压Vo的压摆 率"I/C"小于输出电压Vout的压摆率"i/CL"时，通过输出晶体管105p 栅极-漏极间电容的反馈，输出晶体管105p的漏极电压Vout随着输出晶体 管105p的栅极电压(即，电流镜电路10的输出电压Vo)的变化而变化。 另外，因为输出电压Vo的压摆率"I/C，，是固定的，所以输出晶体管105p 的漏才及电压Vout以固定速度变化。 〔效果〕
如上所述，可以使输出电压的变化不依赖于负载电容，输出电压以固定 速度变化。据此，可以实现高质量的驱动。 (第2实施方式) 〔整体结构〕
图2示出了本发明第2实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的输出驱动装置1之外还包括电位生成电路30。另外，电 流镜电路10包含电流源晶体管206、 207以代替电流源101、 102。其他结 构与图1相同。
电位生成电路30包含偏置电阻(恒流源)201、偏置电压生成用晶体 管202、电流緩冲器203、 二进制逻辑电路204、 205。偏置电阻201和偏置 电压生成用晶体管202在第1电位与第2电位之间串联连接。偏置电压生成 用晶体管202的栅极与漏极互相连接。电流缓冲器203的一个输入端子接收 偏置电压生成用晶体管202的漏极电压(偏置电压VB),另一个输入端子 与输出端子互相连接。二进制逻辑电路204、 205各自有一个电源输入端子 接收电流緩冲器203的输出(偏置电压VB)，另一个电源输入端子接收第
2电位。二进制逻辑电路204根据显示数据对应的控制信号S200,输出"电 流緩冲器203的输出"和"第2电位"之中的任意一个。二进制逻辑电路 205根据二进制逻辑电路204的输出，输出"电流缓沖器203的输出"和"第 2电位"之中的任意一个。
电流镜电路10中，电流源晶体管206连接于输入晶体管103与第2电 位之间，其栅极接收二进制逻辑电路204的输出。电流源晶体管207连接于 输入晶体管104与第2电位之间，其栅极接收二进制逻辑电路205的输出。 此外，在图2中，二进制逻辑电路204、 205各自将"电流緩冲器203 的输出"作为一个电源接收，将"第2电位"作为另一个电源接收。但二进 制逻辑电路204也可以将"第3电位"作为一个电源接收，将"第4电位" 作为另一个电源接收，其中，该"第3电位"用于使电流源晶体管206中流 过任意的恒定电流，该"第4电位"用于使电流源晶体管206中流过O以上 的任意电流。此外，第3电位高于第4电位。另外，二进制逻辑电路205也 可以将"第5电位，，作为一个电源接收，将"第6电位，，作为另一个电源接 收，其中，该"第5电位"用于使电流源晶体管207中流过任意的恒定电流， 该"第6电位"用于使电流源晶体管207中流过O以上的任意电流。此外， 第5电位高于第6电位。
另外，第3电位可以等于第5电位，第4电位可以等于第6电位。而且， 由电流緩冲器203可以生成第3电位和第5电位，也可以生成第4电位和第 6电位。
〔操作〕
下面，对图2示出的输出驱动装置1的操作进行说明。 首先，当控制信号S200从"偏置电压VB"变为"第2电位"(即， 显示数据从"高电平"变为"低电平")时，二进制逻辑电路204的输出为 "电流缓冲器的输出(偏置电压VB)" , 二进制逻辑电路205的输出为"第 2电位"。因此，电流4竟电路10中，在电流源晶体管206有电流流过，该 电流对应于二进制逻辑电路204的输出(由偏置电压VB确定的电流)。另一方面，流过电流源晶体管207的电流停止。在输入晶体管103，有与电流 源晶体管206的电流具有相同电流值的电流流过，同时，在形成电流镜结构 的输入晶体管104也有电流流过。由此，输入晶体管104的漏极电压Vo向 作为源极电压的"第1电位"靠近，当漏极电压Vo接近于"第1电位，，时， 输入晶体管104的电流停止。由于电流镜电路10的输出电压Vo接近"第1 电位"，所以在输出电路20的输出晶体管105p没有电流流过。另夕卜，此时， 控制信号S105n为"高电平"，输出晶体管105n为"导通，，。因此，输出 电路20的输出电压Vout接近"第2电位，，。
接着，当控制信号S200从"第2电位"变为"偏置电压VB，，(即， 显示数据从"低电平"变为"高电平")时，二进制逻辑电路204的输出为 "第2电位"，二进制逻辑电路205的输出为"电流緩沖器的输出(偏置电 压VB)，，。在电流4竟电路10中，流过电流源晶体管206的电流停止，所以 流过输入晶体管103、 104的电流也停止。另一方面，在电流源晶体管207 有电流流过，该电流对应于二进制逻辑电^各205的输出(由偏置电压VB确 定的电流)。另外，控制信号S105n为"低电平"，输出晶体管105n为"断 开"。此时，电流镜电路10的输出电压Vo的压摆率为"I/C"。这里，输 出电压Vo的压摆率"I/C，，小于输出电压Vout的压摆率"i/CL"时，通过 输出晶体管105p的栅极-漏极间电容的反馈，输出晶体管105p的漏极电压 Vout随着输出晶体管105p的栅极电压(即，电流镜电路10的输出电压Vo) 的变化而变化。另外，因为输出电压Vo的压摆率"I/C"是固定的，所以输 出晶体管105p的漏极电压Vout以固定速度变化。 〔效果〕
如上所述，将"偏置电压，，和"第2电位"作为电源提供给各二进制逻 辑电路，根据各二进制逻辑电路的输出来控制电流源晶体管的驱动，从而可 以容易地实现电流导通/断开控制。
(第3实施方式)
〔整体结构〕
图3示出了本发明第3实施方式的输出驱动装置1的结构。该输出驱动 装置1的结构与图2示出的输出驱动装置l相同，但输入晶体管103、 104 各自的"沟道宽度/沟道长度(W/L)"互不相同。输入晶体管103的W/L 小于输入晶体管104的W/L，输入晶体管103的W/L与输入晶体管104的
W/L的比例为"1: N"。 〔操作〕
下面使用图3，对图3示出的输出驱动装置1的操作进行说明。 首先，当显示数据对应的控制信号S200从"第2电位，，变为"偏置电 压VB"时，二进制逻辑电路204的输出为"第2电位"，二进制逻辑电路 205的输出为"电流緩冲器的输出(偏置电压VB)"。因此，与图2示出 的输出驱动装置l相同，流过电流源晶体管206的电流停止，在电流源晶体 管207有电流流过，该电流对应于二进制逻辑电路205的输出(由偏置电压 VB确定的电流)。由此，输入晶体管104的漏极电压Vo向作为输入晶体 管104的源极电位的"第2电位，，靠近，当漏极电压Vo接近于"第2电位" 时，流过电流源晶体管207的电流停止。此时，控制信号S105n为"低电平"， 输出晶体管105n为"断开"。这里，由于电流镜电路10的输出电压Vo接 近"第2电位"，所以在输出电路20的输出晶体管105p有电流流过，输出 电路20的输出电压(输出晶体管105p的漏极电压)Vout接近"第1电位"。 该输出电压Vout驱动负载电容CL。
接着，当控制信号S200从"偏置电压VB"变为"第2电位"时，二 进制逻辑电路204的输出为"电流緩冲器的输出(偏置电压VB) " , 二进 制逻辑电路205的输出为"第2电位"。因此，电流镜电路10中，在电流 源晶体管206有电流流过，该电流对应于二进制逻辑电路204的输出(由偏 置电压VB确定的电流)。另一方面，流过电流源晶体管207的电流停止。 此时，若电流源晶体管206 、 207各自的电流驱动能力相同，则流过输入晶 体管104的电流相当于流过输入晶体管103的电流的N倍，所以与图2示 出的输出驱动装置相比，能够使输入晶体管104的漏极电压Vo以N倍的速
度向"笫1电位"变动。当输入晶体管104的漏极电压VO接近于"第1电
位"时，输出晶体管105p停止，同时，流过输入晶体管104的电流停止。 〔效果〕
如上所述，可以高速断开输出电路的输出晶体管。
(第4实施方式) 〔整体结构〕
图4示出了本发明第4实施方式的输出驱动装置的结构。该输出驱动装 置1在图2示出的输出驱动装置1之外还包括延迟电路401。延迟电路401 延迟二进制逻辑电路205的输出。输出晶体管105n的栅极接收延迟电路401 的输出以代替控制信号S105n。其他结构与图2相同。 〔操作〕
下面对图4示出的输出驱动装置1的操作进行说明。
首先，当显示数据对应的控制信号S200从"第2电位"变为"偏置电 压VB"时，二进制逻辑电路204的输出为"第2电位"，二进制逻辑电路 205的输出为"电流緩冲器的输出(偏置电压VB)"。因此，与图2示出 的输出驱动装置l相同，流过电流源晶体管206的电流停止，在电流源晶体 管207有电流流过，该电流对应于二进制逻辑电路205的输出(由偏置电压 VB确定的电流)。由此，输入晶体管104的漏极电压Vo向作为电流源晶 体管207的源极电位的"第2电位，，靠近，当漏极电压Vo接近于"第2电 位"时，流过电流源晶体管207的电流停止。由于电流镜电路10的输出电 压Vo接近"第2电位"，延迟电路401的输出为"第2电位，，，所以电流 仅流过输出电路20的输出晶体管105p，而流过输出晶体管105n的电流停 止。因此，输出电路20的输出电压(输出晶体管105p的漏极电压)Vout 接近"第1电位"。该输出电压Vout驱动负载电容CL。
接着，当控制信号S200从"偏置电压VB"变为"第2电位"时，二 进制逻辑电路204的输出为"电流缓冲器的输出(偏置电压VB)" ， 二进 制逻辑电路205的输出为"第2电位"。因此，电流镜电路10中，在电流
源晶体管206有电流流过，该电流对应于二进制逻辑电路204的输出(由偏 置电压VB决定的电流)。另一方面，流过电流源晶体管207的电流停止。 此时，虽然输入晶体管104的漏极电压Vo向"第1电位"靠近，但是输出 电路20的输出晶体管105p不会立刻"断开'，。这里，如果在输出晶体管 105p未断开时输出晶体管105n导通，则输出晶体管105p、 105n之间流过 直通电流。但是，这里可以通过延迟电路401延迟输出晶体管105n/人"断 开"到"导通"的时间，所以能够防止直通电流流过。 〔效果〕
如上所述，可以延迟输出电路的输出晶体管从"断开"到"导通"的时 间，所以能够防止直通电流。 (第5实施方式) 〔整体结构〕
图5示出了本发明第5实施方式的输出驱动装置的结构。该输出驱动装 置1在图2示出的输出电路20之外还包括电容501。电容501连接于输出 晶体管105p的栅极与漏极之间。 〔操作〕
下面对图5示出的输出驱动装置1的操作进行说明。这里，将电容501 的电容值设为"Cf'。
首先，当显示数据对应的控制信号S200从"偏置电压VB"变为"第2 电位"时，二进制逻辑电路204的输出为"电流緩沖器的输出(偏置电压 VB) " , 二进制逻辑电路205的输出为"第2电位"。因此，电流镜电路 10中，在电流源晶体管206有电流流过，该电流对应于二进制逻辑电路204 的输出(由偏置电压VB确定的电流)。另一方面，流过电流源晶体管207 的电流停止。在输入晶体管103 ，有与电流源晶体管206的电流具有相同电 流值的电流流过，同时，在形成电流镜结构的输入晶体管104也有电流流过。 由此，输入晶体管104的漏极电压Vo向作为源极电压的"第1电位，，靠近， 当漏极电压Vo接近于"第1电位，，时，输入晶体管104的电流停止。由于
电流镜电路10的输出电压VO接近"第1电位，，，所以在输出电路20的输
出晶体管105p没有电流流过。另外，此时，控制信号S105n为"高电平，，， 输出晶体管105n为"导通"。因此，输出电路20的输出电压Vout接近"第
2电位"。
接着，当控制信号S200从"第2电位"变为"偏置电压VB，，时，二 进制逻辑电路204的输出为"第2电位"，二进制逻辑电路205的输出为"电 流緩冲器的输出(偏置电压VB)"。电流镜电路10中，流过电流源晶体管 206的电流4f止，所以流过输入晶体管103 、 104的电流也4f止。另 一 方面， 在电流源晶体管207有电流流过，该电流对应于二进制逻辑电路205的输出 (由偏置电压VB确定的电流)。另外，控制信号S105n为"低电平"，输 出晶体管105n为"断开"。此时，电流镜电路10的输出电压Vo的压摆率 为"1/ (C+Cf)"。这里，输出电压Vo的压摆率"1/ (C+Cf)"小于输出 电压Vout的压摆率"i/CL"时，通过输出晶体管105p的栅极-漏极间电容 的反馈，输出晶体管105p的漏极电压Vout随着输出晶体管105p的栅极电 压(输出电压Vo)的变化而变化。另外，因为输出电压Vo的压摆率"I/(C+Cf)" 是固定的，所以输出晶体管105p的漏极电压Vout以固定速度变化。 〔效果〕
如上所述，可以将压摆率设为"l/(C+Cf)"。这里，虽然输出晶体管 的栅极-漏极间电容"C，，具有电压依赖性，但是可以将新设电容(="Cf')
的特性设置为不具有电压依赖性，或具有任意的电压依赖性。据此，能够进 行更适当的压摆率控制。
(第6实施方式) 〔整体结构〕
图6示出了本发明第6实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的电流镜电路10之外还包括电流源601。电流源601可以 实现电流值的可变控制，根据显示数据对应的控制信号S601而导通/断开。 另外，电流源601连接于输入晶体管103的漏极与第2电位之间。与电流源
101相比，电流源601导通时所流过电流的电流值小。电流源101当显示数 据从"高电平"变为"低电平，，时"导通，，，经过规定时间(足以使输入晶
体管104的漏极电压稳定的时间)后"断开"。
〔操作〕
下面对图6示出的输出驱动装置1的操作进行说明。
首先，当显示数据从"低电平"变为"高电平"时，电流源101、 601 从"导通"变为"断开"，电流源102从"断开，，变为"导通，，。因此，流 过输入晶体管103的电流停止，同时，流过形成电流镜结构的输入晶体管 104的电流也停止。由此，电流源102将输入晶体管104的漏极电压Vo向 "第2电位"侧拉动，漏极电压Vo接近于"第2电位"。另外，此时，控 制信号S105n为"低电平"，输出晶体管105n为"断开"。这里，由于电 流镜电路10的输出电压Vo接近"第2电位"，所以在输出电路20的输出 晶体管105p有电流流过，输出电路20的输出电压(输出晶体管105p的漏 极电压)Vout接近"第1电位"。
接着，当显示数据从"高电平'，变为"低电平，，时，电流源101、 102、 601接收控制信号SlOl、 S102、 S601,电流源101、 601从"断开，，变为"导 通"，电流源102从"导通'，变为"断开"。因此，在输入晶体管103、 104 均有电流流过。此时，输入晶体管104的漏极电压Vo向作为源极电压的"第 1电位，'靠近，当漏极电压Vo接近于"第1电位"时，流过输入晶体管104 的电流停止。另外，控制信号S105n为"高电平"，输出晶体管105n为"导 通，，。这里，由于电流镜电路10的输出电压Vout接近"第1电位"，所以 在输出电路20的输出晶体管105p没有电流流过，输出电路20的输出电压 Vout接近"第2电位"。另一方面，为了防止电流继续流过输入晶体管103, 输入晶体管104的漏极电压Vo接近"第1电位"并稳定后，电流源101根 据控制信号S101停止。此时，电流源601仍然流过电流，所以输入晶体管 104的漏极电压Vo止于"第1电位，，附近。
〔效果〕
如上所述，输入晶体管103的漏极连接电流源601，该电流源601比电 流源101的电流值少，从而可以减少来自电流源101的直通电流，构成低功 率的输出驱动装置。
(第7实施方式)
〔整体结构〕
图7示出了本发明第7实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的输出电路20之外还包括电流源701和晶体管702。电流 源701可以实现电流值的可变控制，根据显示数据对应的控制信号S701而 导通/断开。晶体管702的源极与输出晶体管105p的栅才及连接，漏极与电流 源701连接，栅极与输出晶体管105p的漏极连接。 〔操作〕
下面对图7示出的输出驱动装置1的操作进行说明。这里，将电流源 701导通时电流源701的电流设为"Is"。
首先，当显示数据从"高电平"变为"低电平"时，电流源101从"断 开"变为"导通"，电流源102、 701从"导通"变为"断开'，。因此，在 输入晶体管103有电流流过，同时，在形成电流镜结构的输入晶体管104也 有电流流过。由此，输入晶体管104的漏极电压Vo向作为源极电位的"第 1电位"靠近，当漏极电压Vo接近于"第1电位"时，流过输入晶体管104 的电流停止。另外，此时，控制信号S105n为"高电平"，输出晶体管105n 为"导通"。这里，由于电流镜电路10的输出电压Vo接近"第1电位"， 所以在输出电路20的输出晶体管105p没有电流流过。因此，输出电路20 的输出电压(输出晶体管105p的漏极电压)Vout接近"第2电位"。
接着，当显示数据从"低电平"变为"高电平"时，电流源101从"导 通'，变为"断开，，，电流源102、 701从"断开"变为"导通"。因此，流 过输入晶体管103、 104的电流停止。另一方面，控制信号S105n为M氐电 平，，，输出晶体管105n为"断开"。此时，电流镜电路10的输出电压Vo 的压摆率为"(I+Is) /C"。然后，根据晶体管702的源极电压(电流镜电
路IO的输出电压Vo)与栅极电压(输出电路20的输出电压Vout)的关系， 晶体管702的导通条件不成立时(即，晶体管702为"断开"时)，输出电 压Vo的压摆率为"I/C"。这里，负载电容CL小且输出电路20的输出电 压Vout变化快时，相比负载电容CL大的情况，由于电流^;电if各10的输出
电压Vo的压摆率在短时间内减小，所以可以抑制输出负载依赖性。另外， 输出电压Vo的压摆率"I/C'，小于输出电压Vout的压摆率"i/CL"时，通 过输出晶体管105p的栅极-漏极间电容的反馈，输出晶体管105p的漏极电 压Vout随着输出晶体管105p的栅极电压的变化(输出电压Vo)而变化。 另外，因为输出电压Vo的压摆率"I/C"是固定的，所以输出晶体管105p 的漏才及电压Vout以固定速度变化。 〔效果〕
如上所述，负载电容小且输出电路的输出电压变化快时，相比负载电容 大的情况，由于电流镜电路的输出电压的压摆率在短时间内减小，所以可以 抑制输出负载依赖性。
(第8实施方式)
〔整体结构〕
图8示出了本发明第8实施方式的输出驱动装置的结构。该输出驱动装 置1的结构与图2示出的输出驱动装置l相同，但输出电路20的连接关系 不同。输出晶体管105p的栅极接收控制信号S105p,以代替电流镜电路IO 的输出电压Vo。输出晶体管105n的4册极接收电流镜电路10的输出电压Vo, 以代替控制信号S105p。 〔操作〕
下面对图8示出的输出驱动装置1的操作进行说明。这里，将电流源晶 体管207导通时流过电流源晶体管207的电流设为"I"，将输出电^各20的 输出晶体管105n的栅极-漏极间电容设为"C",将输出电路20的输出晶 体管105n的电流驱动能力设为"i，，，将显示装置的负载电容设为"CL"。
首先，当控制信号S200从"第2电位"变为"偏置电压VB"(即，
显示数据从"低电平"变为"高电平")时，二进制逻辑电路204的输出为
"第2电位"，二进制逻辑电路205的输出为"偏置电压VB"。由此，流 过电流源晶体管206的电流停止，所以流过输入晶体管103 、 104的电流也 停止。另一方面，在电流源晶体管207有电流流过，该电流对应于二进制逻 辑电路205的输出(由偏置电压VB确定的电流)。由此，电流源晶体管207 的漏极电压Vo向作为源极电压的"第2电位"靠近，当漏极电压Vo接近 于"第2电位，，时，流过电流源晶体管207的电流停止。另外，此时，控制 信号S105p为"低电平'，，输出晶体管105p为"导通"。这里，由于电流 镜电路10的输出电压Vo接近"第2电位"，所以在输出电路20的输出晶 体管105n没有电流流过，输出电路20的输出电压(输出晶体管105n的漏 极电压)Vout接近"第1电位，，。
接着，当控制信号S200从"偏置电压VB，，变为"第2电位"(即， 显示数据从"高电平，，变为"低电平，，)时，二进制逻辑电路204的输出为 "偏置电压VB" , 二进制逻辑电^各205的输出为"第2电位'，。由此，流 过电流源晶体管207的电流停止。另一方面，在电流源晶体管206有电流流 过，该电流对应于二进制逻辑电路204的输出(由偏置电压VB确定的电流)， 所以在输入晶体管103，有与电流源晶体管206的电流具有相同电流值的电 流流过，同时，在形成电流镜结构的输入晶体管104也有电流流过。另外， 控制信号S105p为"高电平，，，输出晶体管105p为"断开"。此时，电流 镜电路10的输出电压Vo的压摆率为"I/C"。这里，输出电压Vo的压摆 率"I/C，，小于输出电压Vout的压摆率"i/CL，，时，通过输出晶体管105n 的栅极-漏极间电容的反馈，输出晶体管105n的漏极电压Vout随着输出晶 体管105n的栅极电压(输出电压Vo)的变化而变化。另外，因为输出电压 Vo的压摆率"I/C，，是固定的，所以输出晶体管105n的漏极电压Vout以固 定速度变化。
如上所述，不仅在将电流镜电路的输出电压提供给输出电路的P沟道晶
体管时，而且在提供给输出电路的N沟道晶体管时，输出电路的输出电压 的变化也不依赖于负载电容。据此，可以实现高质量的驱动。
(第9实施方式)
〔整体结构〕
图9示出了本发明第9实施方式的显示装置的结构。该显示装置包括 多个输出驱动IC2、显示面板3。每个输出驱动1C2内置有多个图1~图8 示出的输出驱动装置1,并具有与内置的输出驱动装置1相同数量的输出端 子。各输出驱动IC2被安装于显示面板3时，这些输出端子与显示面板3连 接。
〔操作〕
下面对图9示出的显示装置的操作进行说明。输出驱动IC的输出端子 被布线于显示面板3的各像素，所以布线之间距离短，会产生线间电容耦合。 另外，相邻的输出端子各自根据对应的输出驱动装置l提供的显示数据执行 操作，因此相邻端子间电容的影响会不同。例如，某个输出端子及其相邻的 输出端子均向同一方向变化时(两者都从"高电平，，向"低电平"变化时)， 各输出端子的负载电容相对减少；向相反方向变化时(某个输出端子从"高 电平"向"低电平"变化，与其相邻的输出端子从"低电平"向"高电平" 变化时)，各输出端子的负载电容相对增加。另外， 一个输出端子的两侧各 有一个输出端子，所以相邻端子造成的影响变为2倍(即，容性负载的减少 /增加有时为2倍)。为了得到高质量的显示，需要使输出波形不随这种负 载条件的变化而变化。因此，利用图1~图8示出的输出驱动装置1,可以 实现负载依赖性小的驱动。 〔效果〕
如上所述，由于可以实现负载依赖性小的驱动，所以能够实现无论显示 数据的布线负载耦合电容的大小如何、输出波形都很稳定的驱动，从而可以 实现能显示高质量图像的显示装置。
本发明的输出驱动装置及显示装置涉及容性负载驱动装置，特别对等离
子显示面板(PDP， Plasma Display Panel)等显示用驱动器等是有用的。另 夕卜，可以作为使用高耐压工艺的液晶面板用驱动器等来应用。
权利要求
1、一种输出驱动装置，其特征在于，该装置包括第1电流源和第2电流源，根据显示数据而导通on或断开off；第1输入晶体管，具有源极、漏极和栅极，其源极与第1电位连接，其漏极通过所述第1电流源与第2电位连接，且所述漏极与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接，其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接，其栅极接收所述第2输入晶体管的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接，其漏极与所述第1输出晶体管的漏极连接，其栅极接收所述显示数据对应的控制信号。
2、 根据权利要求1所述的输出驱动装置，其特征在于， 所述显示数据具有第1状态和第2状态；所述显示数据为第1状态时，所述第1电流源导通，所述第2电流源断开， 所述第2输出晶体管导通；所述显示数据为第2状态时，所述第1电流源断开，所述第2电流源导通， 所述第2输出晶体管断开。
3、 根据权利要求1所述的输出驱动装置，其特征在于，所述第1电流源为具有源极、漏极和栅极的第1电流源晶体管，其源极与 所述第2电位连接，其漏极与所述第1输入晶体管的漏极连接，其栅极接收任 意的恒定电压；所述第2电流源为具有源极、漏极和栅极的第2电流源晶体管，其源极与 所述第2电位连接，其漏极与所述第2输入晶体管的漏极连接，其栅极接收任 意的恒定电压。
4、 根据权利要求3所述的输出驱动装置，其特征在于，该装置包括第1 二进制逻辑电路，将第3电位作为一个电源接收，同时，将第4电位 作为另一个电源接收，根据所述显示数据对应的第1控制信号输出第3电位或 者第4电位之中的任何一个，其中，所述第3电位用于使所述第1电流源晶体管中流过任意的恒定电流，所述第4电位用于使该第1电流源晶体管中流过0 以上的^f壬意电流；第2二进制逻辑电路，将第5电位作为一个电源接收，同时，将第6电位 作为另一个电源接收，根据所述显示数据对应的第2控制信号输出第5电位或 者第6电位，其中，所述第5电位用于使所述第2电流源晶体管中流过^f壬意的 恒定电流，所述第6电位用于使该第2电流源晶体管中流过0以上的《壬意电流；其中，所述第1电流源晶体管的栅极接收所述第1二进制逻辑电路的输出； 所述第2电流源晶体管的栅极接收所述第2二进制逻辑电路的输出； 所述第3电位高于所述第4电位； 所述第5电位高于所述第6电位。
5、 根据权利要求4所述的输出驱动装置，其特征在于， 所述第3电位和所述第5电位互为同电位；所述第4电位和所述第6电位互为同电位。
6、 才艮据权利要求4所述的输出驱动装置，其特征在于，该装置进一步包括 恒流源；偏置电压生成用晶体管，具有源极、漏极和栅极，其源极与所述第2电位 连接，其漏极通过所述恒流源与所述第1电位连接，且所述漏极与所述对册极互 相连接；电流緩冲器电路，用于放大所述偏置电压生成用晶体管的栅极电压，将放 大的片册极电压作为所述第3电位和所述第5电位输出。
7、 根据权利要求4所述的输出驱动装置，其特征在于，该装置进一步包括 恒流源； 偏置电压生成用晶体管，具有源极、漏极和栅极，其源极与所述第2电位 连接，其漏极通过所述恒流源与所述第1电位连接，且所述漏极与所述4册极互相连接；电流緩冲器电路，用于放大所述偏置电压生成用晶体管的栅极电压，将放大的栅极电压作为所述第4电位和所述第6电位输出。
8、 根据权利要求4所述的输出驱动装置，其特征在于，所述第1控制信号和所述第2控制信号具有第1状态和第2状态；所述第1二进制逻辑电路，当所述第1控制信号为第1状态时，输出所述第4电位，当所述第l控制信号为第2状态时，输出所述第3电位；所述第2二进制逻辑电路，当所述第2控制信号为第1状态时，输出所述第6电位，当所述第2控制信号为第2状态时，输出所述第5电位。
9、 根据权利要求1所述的输出驱动装置，其特征在于，所述第1输入晶体管的沟道宽度/沟道长度小于所述第2输入晶体管的沟道 宽度/沟道长度。
10、 根据权利要求8所述的输出驱动装置，其特征在于， 该装置进一步包括延迟电路，用于延迟所述第l二进制逻辑电路的输出； 所述第2二进制逻辑电路，将所述第1二进制逻辑电路的输出作为所述第2控制信号接收，当所述第1二进制逻辑电路的输出为所述第4电位时，输出 所述第5电位，当所述第1二进制逻辑电路的输出为所述第3电位时，输出所 述第6电位；所述第2输出晶体管，其栅极将所述延迟电路的输出作为所述控制信号接 收，当所述延迟电路的输出为所述第3电位时导通，当所述延迟电路的输出为 所述笫4电位时断开。
11、 根据权利要求1所述的输出驱动装置，其特征在于，该装置进一步包括电容，连接于所述第1输出晶体管的栅极与漏极之间。
12、 根据权利要求2所述的输出驱动装置，其特征在于， 该装置进一步包括第3电流源，连接于所述第1输入晶体管的漏;改与所述 第2电位之间，且，根据所述显示数据而导通或断开，并提供电流值小于所述 第1电流源的电流；所述第3电流源，当所述显示数据为第1状态时导通，当所述显示^t据为第2状态时断开；所述第1电流源，当所述显示数据从第2状态变为第1状态时导通，在经 过使所述第2输入晶体管的漏极电压稳定所需要的规定时间后断开。13、 根据权利要求1所述的输出驱动装置，其特征在于，该装置进一步包括第4电流源，才艮据所述显示数据而导通或断开；晶体管，具有源极、漏极和栅极，其源极与所述第l输出晶体管的^^册极连 接，其漏极通过所述第4电流源与所述第2电位连接，其栅极与所述第1输出 晶体管的漏极连接。14、 一种输出驱动装置，其特征在于，该装置包括第1电流源和第2电流源，根据显示数据而导通或断开；第l输入晶体管，具有源极、漏极和栅极，其源极与第1电位连^:，其 漏极通过所述第1电流源与第2电位连4妄，且所述漏才及与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入 晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其栅极接收所述显示数据对应的控制信号；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接， 其漏极与所述第1输出晶体管的漏极连接，其栅极接收所述第2输入晶体管 的漏极电压。15、 一种显示装置，其特征在于，该装置包括 多个输出驱动装置，用于根据显示数据进行驱动； 显示面板，用于接收所述多个输出驱动装置的输出；其中，所述多个输出驱动装置分别包括第1电流源和第2电流源，根据所述显示数据而导通或断开；第l输入晶体管，具有源极、漏极和栅极，其源极与第1电位连4妾，其 漏极通过所述第l电流源与第2电位连接，且所述漏极与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第l电位连接， 其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入 晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其栅极接收所述第2输入晶体管的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接， 其漏极与所述第l输出晶体管的漏极连接，其栅极接收所述显示数据对应的 控制信号。
全文摘要
本发明欲抑制由于周围输出端子的状况造成的上升/下降时间的变化。当电流源(101)为“断开”、电流源(102)为“导通”时，流过电流镜结构的输入晶体管(103、104)的电流停止。因此，在输出晶体管(105p)的栅极电压接近“第2电位”之前，输出晶体管(105p)的栅极与电流源(102)之间流过恒定电流。由输出晶体管(105p)的电流驱动能力“i”与负载电容“CL”规定的电压(Vout)的压摆率“i/CL”大于由恒定电流“I”与输出晶体管(105p)的栅极-漏极间电容“C”规定的电压(Vo)的压摆率“I/C”时，输出晶体管(105p)的漏极电压(Vout)随着栅极电压(Vo)的变化(压摆率“I/C”)而变化。
文档编号G09G3/28GK101114421SQ20071013633
公开日2008年1月30日 申请日期2007年7月24日 优先权日2006年7月26日
发明者大森哲郎, 末永纯一, 清家守 申请人:松下电器产业株式会社
技术领域：
本发明涉及容性负载驱动装置，特别是用作等离子显示面板(PDP, Plasma Display Panel)等显示用驱动器等的输出驱动装置及显示装置。
背景技术：
图10示出了现有输出驱动装置的整体结构。现有的输出驱动装置包括: 电平转换器91，其由4个晶体管903、 904、 901、 902构成，其中，晶体管 903、 904的漏极、4册极均为高耐压(15V以上)，晶体管901、 902的漏极 为高耐压而栅极为^[氐耐压(10V以下)；逆变器92，由晶体管92p、 92n构 成；输出电路93，由晶体管93p、 93n构成。
晶体管卯l的源极与第2电位(例如接地电位)连接，栅极4妄收输入 信号S901。晶体管902的源极与第2电位连接，栅极接收输入信号S902。 晶体管903的源极与第1电位(例如电源电位)连接，漏极与晶体管901 的漏极及晶体管904的栅极连接，栅极与晶体管卯4的漏极及晶体管902的 漏极连接。晶体管904的源极与第1电位连接，漏极与晶体管卯2的漏极及 晶体管卯3的栅极连接，栅极与晶体管903的漏极及晶体管901的漏4及连接。 晶体管904的漏极电压为电平转换器91的输出。
晶体管92p的源极与第1电位连接，漏极与晶体管92n的漏极连接，栅 极接收电平转换器91的输出。晶体管92n的源极与第2电位连接，漏极与 晶体管92p的漏极连接，栅极接收控制信号S92n。晶体管92p的漏极电压 Vo为逆变器92的输出。
晶体管93p的源极与第1电位连接，漏极与晶体管93n的漏极连接，栅 极接收逆变器92的输出Vo。晶体管93n的源极与第2电位连接，漏极与晶
体管93p的漏极连接，栅极接收控制信号S93n。
下面对图10示出的输出驱动装置的操作进行说明。现有的输出驱动装 置中，当输入信号S901为"低电平(Llevel)"、输入信号S卯2为"高电 平(H level)"时，晶体管901 "断开(off)"、晶体管902 "导通(on )", 所以晶体管904的栅极上升(栅极电压乂人"低电平"变为"高电平，，)，晶 体管903的栅极下降(栅极电压从"高电平"变为"低电平")。
接着，当输入信号S901为"高电平"、输入信号S卯2为"低电平"时， 晶体管901 "导通"、晶体管902 "断开"，所以晶体管903的栅才及上升， 晶体管904的栅极下降。因此，电平转换器91的输出上升，所以晶体管92p 的栅极上升。另一方面，控制信号S92n为"高电平，，，所以晶体管92n的 栅极上升。其结果，晶体管93p的栅极下降，晶体管93p的输出电流增加， 对负载的充电电流也增加。通过这种方式来驱动负载。
专利文献l:特开2005 - 122107号
专利文献2:特开2005 _ 321526号
但是，在现有的输出驱动装置中，输出电路的晶体管栅极受逆变器高速 驱动，造成输出电压依赖于负载电容(例如显示面板的负载电容)而变化。 另外，安装于显示面板的多个输出驱动装置各自的输出电压，根据输入到该 输出驱动装置的显示数据而上升或下降。这里，输出驱动装置各自的输出电 压的上升/下降时间根据端子间电容的耦合效应、周围输出端子的状况而变 化。
发明内容
有鉴于此，本发明的目的在于使输出电压的变化不依赖于负载电容。 根据本发明的一个方面，输出驱动装置包括第1电流源和第2电流源， 根据显示数据而导通或断开；第l输入晶体管，具有源极、漏极和^f极，其 源极与第1电位连接，其漏极通过上述第1电流源与第2电位连接，且上述 漏极与上述栅极互相连接；第2输入晶体管，具有源极、漏极和栅;f及，其源
极与上述第1电位连接，其漏极通过上述第2电流源与上述第2电位连接， 其栅极接收上述第1输入晶体管的栅极电压；第l输出晶体管，具有源极、 漏极和栅极，其源极与上述第1电位连接，其栅极接收上述第2输入晶体管 的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与上述第2 电位连接，其漏极与上述第l输出晶体管的漏极连接，其栅极接收上述显示 数据对应的控制信号。
上述输出驱动装置中，第1输出晶体管的漏极电压被作为输出电压而输 出。例如若第1电流源断开、第2电流源导通，则第1输出晶体管的栅极 与第2电流源之间流过恒定电流。设该恒定电流为'T，，第l输出晶体管 的栅极-漏极间电容为"C"，第1输出晶体管的电流驱动能力为"i"，输 出负载电容为"CL，，，则第1输出晶体管的栅极电压的压摆率(slew rate) 为"I/C",第1输出晶体管的漏极电压的压摆率为"i/CL"。这里，压摆率 "i/CL，，大于压摆率"I/C，，时，输出电压的变化依赖于压摆率"I/C"。因 为压摆率"I/C"是固定的，所以输出电压以固定速度变化，而不依赖于负 载电容。据此，可以实现高质量的驱动。
如上所述，可以使输出电压的变化不依赖于负载电容，输出电压以固定 速度变化。据此，可以实现高质量的驱动。
图1为本发明第1实施方式的输出驱动装置的结构示意图； 图2为本发明第2实施方式的输出驱动装置的结构示意图； 图3为本发明第3实施方式的输出驱动装置的结构示意图； 图4为本发明第4实施方式的输出驱动装置的结构示意图； 图5为本发明第5实施方式的输出驱动装置的结构示意图； 图6为本发明第6实施方式的输出驱动装置的结构示意图； 图7为本发明第7实施方式的输出驱动装置的结构示意图； 图8为本发明第8实施方式的输出驱动装置的结构示意图9为本发明第9实施方式的显示装置的结构示意图； 图IO为现有输出驱动装置的结构示意图。 符号的说明
输出驱动装置 电流镜电^各 输出电路 电4立生成电^各 701电流源
输入晶体管 输出晶体管 偏置电阻
偏置电压生成用晶体管 电流緩冲器 二进制逻辑电路 电流源晶体管 延迟电路 电容
1
10 20 30
101、 102、 601 103、 104 105p、 105n
201
202
203
204、 205 206、 207 401 501 702
晶体管
具体实施例方式
以下参考附图详细说明本发明的实施方式。此外，对图中相同或者相当 的部分标注相同符号，不再重复说明。 (第1实施方式) 〔整体结构〕
图l示出了本发明第1实施方式的输出驱动装置的结构。该输出驱动装 置1，针对等离子显示器等显示装置的多个显示行(无图示)提供数据信号， 对输入的显示数据进行电压电平转换，转换为约80V的高电压，并将其输
出到显示装置。
该输出驱动装置l包括电流镜电路IO和输出电路20。
电流镜电^各10包含电流源101、 102和输入晶体管103、 104。电流源 101、 102可以分别实现电流值的可变控制，根据显示数据对应的控制信号 S101、 S102分别导通或断开。输入晶体管103的漏极与电流源101连接， 源极与第1电位(例如电源电位)连接。另外，输入晶体管103的漏极和 栅极互相连接。输入晶体管104的漏极与电流源102连接，源极与第1电位 连接，栅极与输入晶体管103的栅极连接。
输出电路20包含输出晶体管105p、 105n。输出晶体管105p、 105n在 第1电位与第2电位(例如接地电位)之间串联连接。电流镜电路10的 输出(输入晶体管104的漏极电压)Vo被提供给输出晶体管105p的4册极， 显示数据对应的控制信号S105n被提供给输出晶体管105n的栅极。输出晶 体管105p的漏极电压被作为输出电路20的输出电压Vout而输出。
〔操作〕
下面，对图1示出的输出驱动装置1的操作进行说明。这里，将电流源 102导通时的电流源102的电流设为'T',输出电路20的输出晶体管105p 的栅极-漏极间电容设为"C",输出电路20的输出晶体管105p的电流驱 动能力设为"i"，显示装置的负载电容设为"CL"。
首先，当显示数据从"高电平"变为"低电平"时，电流源101响应控 制信号S101而从"断开"变为"导通"，电流源102响应控制信号S102 而从"导通'，变为"断开"。此时，在输入晶体管103有电流流过，同时， 在形成电流镜结构的输入晶体管104也有电流流过。由此，输入晶体管104 的漏极电压Vo向作为源极电位的"第1电位"靠近，当漏极电压Vo接近 于"第1电位"时，流过输入晶体管104的电流停止。由于电流镜电路10 的输出电压Vo接近"第1电位"，所以在输出电路20的输出晶体管105p 没有电流流过。此时，控制信号S105n为"高电平"，输出晶体管105n为 "导通，，。因此，输出电路20的输出电压(输出晶体管105p的漏极电压)
Vout接近"第2电位"。
接着，当显示数据从"低电平"变为"高电平"时，电流源101响应控
制信号S101而从"导通"变为"断开"，电流源102响应控制信号S102 而从"断开"变为"导通"，流过输入晶体管103、 104的电流停止。另夕卜， 控制信号S105n为"低电平"，输出晶体管105n为"断开"。此时，电流 镜电路10的输出电压Vo的压摆率为"I/C"。这里，输出电压Vo的压摆 率"I/C"小于输出电压Vout的压摆率"i/CL"时，通过输出晶体管105p 栅极-漏极间电容的反馈，输出晶体管105p的漏极电压Vout随着输出晶体 管105p的栅极电压(即，电流镜电路10的输出电压Vo)的变化而变化。 另外，因为输出电压Vo的压摆率"I/C，，是固定的，所以输出晶体管105p 的漏才及电压Vout以固定速度变化。 〔效果〕
如上所述，可以使输出电压的变化不依赖于负载电容，输出电压以固定 速度变化。据此，可以实现高质量的驱动。 (第2实施方式) 〔整体结构〕
图2示出了本发明第2实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的输出驱动装置1之外还包括电位生成电路30。另外，电 流镜电路10包含电流源晶体管206、 207以代替电流源101、 102。其他结 构与图1相同。
电位生成电路30包含偏置电阻(恒流源)201、偏置电压生成用晶体 管202、电流緩冲器203、 二进制逻辑电路204、 205。偏置电阻201和偏置 电压生成用晶体管202在第1电位与第2电位之间串联连接。偏置电压生成 用晶体管202的栅极与漏极互相连接。电流缓冲器203的一个输入端子接收 偏置电压生成用晶体管202的漏极电压(偏置电压VB),另一个输入端子 与输出端子互相连接。二进制逻辑电路204、 205各自有一个电源输入端子 接收电流緩冲器203的输出(偏置电压VB)，另一个电源输入端子接收第
2电位。二进制逻辑电路204根据显示数据对应的控制信号S200,输出"电 流緩冲器203的输出"和"第2电位"之中的任意一个。二进制逻辑电路 205根据二进制逻辑电路204的输出，输出"电流缓沖器203的输出"和"第 2电位"之中的任意一个。
电流镜电路10中，电流源晶体管206连接于输入晶体管103与第2电 位之间，其栅极接收二进制逻辑电路204的输出。电流源晶体管207连接于 输入晶体管104与第2电位之间，其栅极接收二进制逻辑电路205的输出。 此外，在图2中，二进制逻辑电路204、 205各自将"电流緩冲器203 的输出"作为一个电源接收，将"第2电位"作为另一个电源接收。但二进 制逻辑电路204也可以将"第3电位"作为一个电源接收，将"第4电位" 作为另一个电源接收，其中，该"第3电位"用于使电流源晶体管206中流 过任意的恒定电流，该"第4电位"用于使电流源晶体管206中流过O以上 的任意电流。此外，第3电位高于第4电位。另外，二进制逻辑电路205也 可以将"第5电位，，作为一个电源接收，将"第6电位，，作为另一个电源接 收，其中，该"第5电位"用于使电流源晶体管207中流过任意的恒定电流， 该"第6电位"用于使电流源晶体管207中流过O以上的任意电流。此外， 第5电位高于第6电位。
另外，第3电位可以等于第5电位，第4电位可以等于第6电位。而且， 由电流緩冲器203可以生成第3电位和第5电位，也可以生成第4电位和第 6电位。
〔操作〕
下面，对图2示出的输出驱动装置1的操作进行说明。 首先，当控制信号S200从"偏置电压VB"变为"第2电位"(即， 显示数据从"高电平"变为"低电平")时，二进制逻辑电路204的输出为 "电流缓冲器的输出(偏置电压VB)" , 二进制逻辑电路205的输出为"第 2电位"。因此，电流4竟电路10中，在电流源晶体管206有电流流过，该 电流对应于二进制逻辑电路204的输出(由偏置电压VB确定的电流)。另一方面，流过电流源晶体管207的电流停止。在输入晶体管103，有与电流 源晶体管206的电流具有相同电流值的电流流过，同时，在形成电流镜结构 的输入晶体管104也有电流流过。由此，输入晶体管104的漏极电压Vo向 作为源极电压的"第1电位"靠近，当漏极电压Vo接近于"第1电位，，时， 输入晶体管104的电流停止。由于电流镜电路10的输出电压Vo接近"第1 电位"，所以在输出电路20的输出晶体管105p没有电流流过。另夕卜，此时， 控制信号S105n为"高电平"，输出晶体管105n为"导通，，。因此，输出 电路20的输出电压Vout接近"第2电位，，。
接着，当控制信号S200从"第2电位"变为"偏置电压VB，，(即， 显示数据从"低电平"变为"高电平")时，二进制逻辑电路204的输出为 "第2电位"，二进制逻辑电路205的输出为"电流緩沖器的输出(偏置电 压VB)，，。在电流4竟电路10中，流过电流源晶体管206的电流停止，所以 流过输入晶体管103、 104的电流也停止。另一方面，在电流源晶体管207 有电流流过，该电流对应于二进制逻辑电^各205的输出(由偏置电压VB确 定的电流)。另外，控制信号S105n为"低电平"，输出晶体管105n为"断 开"。此时，电流镜电路10的输出电压Vo的压摆率为"I/C"。这里，输 出电压Vo的压摆率"I/C，，小于输出电压Vout的压摆率"i/CL"时，通过 输出晶体管105p的栅极-漏极间电容的反馈，输出晶体管105p的漏极电压 Vout随着输出晶体管105p的栅极电压(即，电流镜电路10的输出电压Vo) 的变化而变化。另外，因为输出电压Vo的压摆率"I/C"是固定的，所以输 出晶体管105p的漏极电压Vout以固定速度变化。 〔效果〕
如上所述，将"偏置电压，，和"第2电位"作为电源提供给各二进制逻 辑电路，根据各二进制逻辑电路的输出来控制电流源晶体管的驱动，从而可 以容易地实现电流导通/断开控制。
(第3实施方式)
〔整体结构〕
图3示出了本发明第3实施方式的输出驱动装置1的结构。该输出驱动 装置1的结构与图2示出的输出驱动装置l相同，但输入晶体管103、 104 各自的"沟道宽度/沟道长度(W/L)"互不相同。输入晶体管103的W/L 小于输入晶体管104的W/L，输入晶体管103的W/L与输入晶体管104的
W/L的比例为"1: N"。 〔操作〕
下面使用图3，对图3示出的输出驱动装置1的操作进行说明。 首先，当显示数据对应的控制信号S200从"第2电位，，变为"偏置电 压VB"时，二进制逻辑电路204的输出为"第2电位"，二进制逻辑电路 205的输出为"电流緩冲器的输出(偏置电压VB)"。因此，与图2示出 的输出驱动装置l相同，流过电流源晶体管206的电流停止，在电流源晶体 管207有电流流过，该电流对应于二进制逻辑电路205的输出(由偏置电压 VB确定的电流)。由此，输入晶体管104的漏极电压Vo向作为输入晶体 管104的源极电位的"第2电位，，靠近，当漏极电压Vo接近于"第2电位" 时，流过电流源晶体管207的电流停止。此时，控制信号S105n为"低电平"， 输出晶体管105n为"断开"。这里，由于电流镜电路10的输出电压Vo接 近"第2电位"，所以在输出电路20的输出晶体管105p有电流流过，输出 电路20的输出电压(输出晶体管105p的漏极电压)Vout接近"第1电位"。 该输出电压Vout驱动负载电容CL。
接着，当控制信号S200从"偏置电压VB"变为"第2电位"时，二 进制逻辑电路204的输出为"电流緩冲器的输出(偏置电压VB) " , 二进 制逻辑电路205的输出为"第2电位"。因此，电流镜电路10中，在电流 源晶体管206有电流流过，该电流对应于二进制逻辑电路204的输出(由偏 置电压VB确定的电流)。另一方面，流过电流源晶体管207的电流停止。 此时，若电流源晶体管206 、 207各自的电流驱动能力相同，则流过输入晶 体管104的电流相当于流过输入晶体管103的电流的N倍，所以与图2示 出的输出驱动装置相比，能够使输入晶体管104的漏极电压Vo以N倍的速
度向"笫1电位"变动。当输入晶体管104的漏极电压VO接近于"第1电
位"时，输出晶体管105p停止，同时，流过输入晶体管104的电流停止。 〔效果〕
如上所述，可以高速断开输出电路的输出晶体管。
(第4实施方式) 〔整体结构〕
图4示出了本发明第4实施方式的输出驱动装置的结构。该输出驱动装 置1在图2示出的输出驱动装置1之外还包括延迟电路401。延迟电路401 延迟二进制逻辑电路205的输出。输出晶体管105n的栅极接收延迟电路401 的输出以代替控制信号S105n。其他结构与图2相同。 〔操作〕
下面对图4示出的输出驱动装置1的操作进行说明。
首先，当显示数据对应的控制信号S200从"第2电位"变为"偏置电 压VB"时，二进制逻辑电路204的输出为"第2电位"，二进制逻辑电路 205的输出为"电流緩冲器的输出(偏置电压VB)"。因此，与图2示出 的输出驱动装置l相同，流过电流源晶体管206的电流停止，在电流源晶体 管207有电流流过，该电流对应于二进制逻辑电路205的输出(由偏置电压 VB确定的电流)。由此，输入晶体管104的漏极电压Vo向作为电流源晶 体管207的源极电位的"第2电位，，靠近，当漏极电压Vo接近于"第2电 位"时，流过电流源晶体管207的电流停止。由于电流镜电路10的输出电 压Vo接近"第2电位"，延迟电路401的输出为"第2电位，，，所以电流 仅流过输出电路20的输出晶体管105p，而流过输出晶体管105n的电流停 止。因此，输出电路20的输出电压(输出晶体管105p的漏极电压)Vout 接近"第1电位"。该输出电压Vout驱动负载电容CL。
接着，当控制信号S200从"偏置电压VB"变为"第2电位"时，二 进制逻辑电路204的输出为"电流缓冲器的输出(偏置电压VB)" ， 二进 制逻辑电路205的输出为"第2电位"。因此，电流镜电路10中，在电流
源晶体管206有电流流过，该电流对应于二进制逻辑电路204的输出(由偏 置电压VB决定的电流)。另一方面，流过电流源晶体管207的电流停止。 此时，虽然输入晶体管104的漏极电压Vo向"第1电位"靠近，但是输出 电路20的输出晶体管105p不会立刻"断开'，。这里，如果在输出晶体管 105p未断开时输出晶体管105n导通，则输出晶体管105p、 105n之间流过 直通电流。但是，这里可以通过延迟电路401延迟输出晶体管105n/人"断 开"到"导通"的时间，所以能够防止直通电流流过。 〔效果〕
如上所述，可以延迟输出电路的输出晶体管从"断开"到"导通"的时 间，所以能够防止直通电流。 (第5实施方式) 〔整体结构〕
图5示出了本发明第5实施方式的输出驱动装置的结构。该输出驱动装 置1在图2示出的输出电路20之外还包括电容501。电容501连接于输出 晶体管105p的栅极与漏极之间。 〔操作〕
下面对图5示出的输出驱动装置1的操作进行说明。这里，将电容501 的电容值设为"Cf'。
首先，当显示数据对应的控制信号S200从"偏置电压VB"变为"第2 电位"时，二进制逻辑电路204的输出为"电流緩沖器的输出(偏置电压 VB) " , 二进制逻辑电路205的输出为"第2电位"。因此，电流镜电路 10中，在电流源晶体管206有电流流过，该电流对应于二进制逻辑电路204 的输出(由偏置电压VB确定的电流)。另一方面，流过电流源晶体管207 的电流停止。在输入晶体管103 ，有与电流源晶体管206的电流具有相同电 流值的电流流过，同时，在形成电流镜结构的输入晶体管104也有电流流过。 由此，输入晶体管104的漏极电压Vo向作为源极电压的"第1电位，，靠近， 当漏极电压Vo接近于"第1电位，，时，输入晶体管104的电流停止。由于
电流镜电路10的输出电压VO接近"第1电位，，，所以在输出电路20的输
出晶体管105p没有电流流过。另外，此时，控制信号S105n为"高电平，，， 输出晶体管105n为"导通"。因此，输出电路20的输出电压Vout接近"第
2电位"。
接着，当控制信号S200从"第2电位"变为"偏置电压VB，，时，二 进制逻辑电路204的输出为"第2电位"，二进制逻辑电路205的输出为"电 流緩冲器的输出(偏置电压VB)"。电流镜电路10中，流过电流源晶体管 206的电流4f止，所以流过输入晶体管103 、 104的电流也4f止。另 一 方面， 在电流源晶体管207有电流流过，该电流对应于二进制逻辑电路205的输出 (由偏置电压VB确定的电流)。另外，控制信号S105n为"低电平"，输 出晶体管105n为"断开"。此时，电流镜电路10的输出电压Vo的压摆率 为"1/ (C+Cf)"。这里，输出电压Vo的压摆率"1/ (C+Cf)"小于输出 电压Vout的压摆率"i/CL"时，通过输出晶体管105p的栅极-漏极间电容 的反馈，输出晶体管105p的漏极电压Vout随着输出晶体管105p的栅极电 压(输出电压Vo)的变化而变化。另外，因为输出电压Vo的压摆率"I/(C+Cf)" 是固定的，所以输出晶体管105p的漏极电压Vout以固定速度变化。 〔效果〕
如上所述，可以将压摆率设为"l/(C+Cf)"。这里，虽然输出晶体管 的栅极-漏极间电容"C，，具有电压依赖性，但是可以将新设电容(="Cf')
的特性设置为不具有电压依赖性，或具有任意的电压依赖性。据此，能够进 行更适当的压摆率控制。
(第6实施方式) 〔整体结构〕
图6示出了本发明第6实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的电流镜电路10之外还包括电流源601。电流源601可以 实现电流值的可变控制，根据显示数据对应的控制信号S601而导通/断开。 另外，电流源601连接于输入晶体管103的漏极与第2电位之间。与电流源
101相比，电流源601导通时所流过电流的电流值小。电流源101当显示数 据从"高电平"变为"低电平，，时"导通，，，经过规定时间(足以使输入晶
体管104的漏极电压稳定的时间)后"断开"。
〔操作〕
下面对图6示出的输出驱动装置1的操作进行说明。
首先，当显示数据从"低电平"变为"高电平"时，电流源101、 601 从"导通"变为"断开"，电流源102从"断开，，变为"导通，，。因此，流 过输入晶体管103的电流停止，同时，流过形成电流镜结构的输入晶体管 104的电流也停止。由此，电流源102将输入晶体管104的漏极电压Vo向 "第2电位"侧拉动，漏极电压Vo接近于"第2电位"。另外，此时，控 制信号S105n为"低电平"，输出晶体管105n为"断开"。这里，由于电 流镜电路10的输出电压Vo接近"第2电位"，所以在输出电路20的输出 晶体管105p有电流流过，输出电路20的输出电压(输出晶体管105p的漏 极电压)Vout接近"第1电位"。
接着，当显示数据从"高电平'，变为"低电平，，时，电流源101、 102、 601接收控制信号SlOl、 S102、 S601,电流源101、 601从"断开，，变为"导 通"，电流源102从"导通'，变为"断开"。因此，在输入晶体管103、 104 均有电流流过。此时，输入晶体管104的漏极电压Vo向作为源极电压的"第 1电位，'靠近，当漏极电压Vo接近于"第1电位"时，流过输入晶体管104 的电流停止。另外，控制信号S105n为"高电平"，输出晶体管105n为"导 通，，。这里，由于电流镜电路10的输出电压Vout接近"第1电位"，所以 在输出电路20的输出晶体管105p没有电流流过，输出电路20的输出电压 Vout接近"第2电位"。另一方面，为了防止电流继续流过输入晶体管103, 输入晶体管104的漏极电压Vo接近"第1电位"并稳定后，电流源101根 据控制信号S101停止。此时，电流源601仍然流过电流，所以输入晶体管 104的漏极电压Vo止于"第1电位，，附近。
〔效果〕
如上所述，输入晶体管103的漏极连接电流源601，该电流源601比电 流源101的电流值少，从而可以减少来自电流源101的直通电流，构成低功 率的输出驱动装置。
(第7实施方式)
〔整体结构〕
图7示出了本发明第7实施方式的输出驱动装置的结构。该输出驱动装 置1在图1示出的输出电路20之外还包括电流源701和晶体管702。电流 源701可以实现电流值的可变控制，根据显示数据对应的控制信号S701而 导通/断开。晶体管702的源极与输出晶体管105p的栅才及连接，漏极与电流 源701连接，栅极与输出晶体管105p的漏极连接。 〔操作〕
下面对图7示出的输出驱动装置1的操作进行说明。这里，将电流源 701导通时电流源701的电流设为"Is"。
首先，当显示数据从"高电平"变为"低电平"时，电流源101从"断 开"变为"导通"，电流源102、 701从"导通"变为"断开'，。因此，在 输入晶体管103有电流流过，同时，在形成电流镜结构的输入晶体管104也 有电流流过。由此，输入晶体管104的漏极电压Vo向作为源极电位的"第 1电位"靠近，当漏极电压Vo接近于"第1电位"时，流过输入晶体管104 的电流停止。另外，此时，控制信号S105n为"高电平"，输出晶体管105n 为"导通"。这里，由于电流镜电路10的输出电压Vo接近"第1电位"， 所以在输出电路20的输出晶体管105p没有电流流过。因此，输出电路20 的输出电压(输出晶体管105p的漏极电压)Vout接近"第2电位"。
接着，当显示数据从"低电平"变为"高电平"时，电流源101从"导 通'，变为"断开，，，电流源102、 701从"断开"变为"导通"。因此，流 过输入晶体管103、 104的电流停止。另一方面，控制信号S105n为M氐电 平，，，输出晶体管105n为"断开"。此时，电流镜电路10的输出电压Vo 的压摆率为"(I+Is) /C"。然后，根据晶体管702的源极电压(电流镜电
路IO的输出电压Vo)与栅极电压(输出电路20的输出电压Vout)的关系， 晶体管702的导通条件不成立时(即，晶体管702为"断开"时)，输出电 压Vo的压摆率为"I/C"。这里，负载电容CL小且输出电路20的输出电 压Vout变化快时，相比负载电容CL大的情况，由于电流^;电if各10的输出
电压Vo的压摆率在短时间内减小，所以可以抑制输出负载依赖性。另外， 输出电压Vo的压摆率"I/C'，小于输出电压Vout的压摆率"i/CL"时，通 过输出晶体管105p的栅极-漏极间电容的反馈，输出晶体管105p的漏极电 压Vout随着输出晶体管105p的栅极电压的变化(输出电压Vo)而变化。 另外，因为输出电压Vo的压摆率"I/C"是固定的，所以输出晶体管105p 的漏才及电压Vout以固定速度变化。 〔效果〕
如上所述，负载电容小且输出电路的输出电压变化快时，相比负载电容 大的情况，由于电流镜电路的输出电压的压摆率在短时间内减小，所以可以 抑制输出负载依赖性。
(第8实施方式)
〔整体结构〕
图8示出了本发明第8实施方式的输出驱动装置的结构。该输出驱动装 置1的结构与图2示出的输出驱动装置l相同，但输出电路20的连接关系 不同。输出晶体管105p的栅极接收控制信号S105p,以代替电流镜电路IO 的输出电压Vo。输出晶体管105n的4册极接收电流镜电路10的输出电压Vo, 以代替控制信号S105p。 〔操作〕
下面对图8示出的输出驱动装置1的操作进行说明。这里，将电流源晶 体管207导通时流过电流源晶体管207的电流设为"I"，将输出电^各20的 输出晶体管105n的栅极-漏极间电容设为"C",将输出电路20的输出晶 体管105n的电流驱动能力设为"i，，，将显示装置的负载电容设为"CL"。
首先，当控制信号S200从"第2电位"变为"偏置电压VB"(即，
显示数据从"低电平"变为"高电平")时，二进制逻辑电路204的输出为
"第2电位"，二进制逻辑电路205的输出为"偏置电压VB"。由此，流 过电流源晶体管206的电流停止，所以流过输入晶体管103 、 104的电流也 停止。另一方面，在电流源晶体管207有电流流过，该电流对应于二进制逻 辑电路205的输出(由偏置电压VB确定的电流)。由此，电流源晶体管207 的漏极电压Vo向作为源极电压的"第2电位"靠近，当漏极电压Vo接近 于"第2电位，，时，流过电流源晶体管207的电流停止。另外，此时，控制 信号S105p为"低电平'，，输出晶体管105p为"导通"。这里，由于电流 镜电路10的输出电压Vo接近"第2电位"，所以在输出电路20的输出晶 体管105n没有电流流过，输出电路20的输出电压(输出晶体管105n的漏 极电压)Vout接近"第1电位，，。
接着，当控制信号S200从"偏置电压VB，，变为"第2电位"(即， 显示数据从"高电平，，变为"低电平，，)时，二进制逻辑电路204的输出为 "偏置电压VB" , 二进制逻辑电^各205的输出为"第2电位'，。由此，流 过电流源晶体管207的电流停止。另一方面，在电流源晶体管206有电流流 过，该电流对应于二进制逻辑电路204的输出(由偏置电压VB确定的电流)， 所以在输入晶体管103，有与电流源晶体管206的电流具有相同电流值的电 流流过，同时，在形成电流镜结构的输入晶体管104也有电流流过。另外， 控制信号S105p为"高电平，，，输出晶体管105p为"断开"。此时，电流 镜电路10的输出电压Vo的压摆率为"I/C"。这里，输出电压Vo的压摆 率"I/C，，小于输出电压Vout的压摆率"i/CL，，时，通过输出晶体管105n 的栅极-漏极间电容的反馈，输出晶体管105n的漏极电压Vout随着输出晶 体管105n的栅极电压(输出电压Vo)的变化而变化。另外，因为输出电压 Vo的压摆率"I/C，，是固定的，所以输出晶体管105n的漏极电压Vout以固 定速度变化。
如上所述，不仅在将电流镜电路的输出电压提供给输出电路的P沟道晶
体管时，而且在提供给输出电路的N沟道晶体管时，输出电路的输出电压 的变化也不依赖于负载电容。据此，可以实现高质量的驱动。
(第9实施方式)
〔整体结构〕
图9示出了本发明第9实施方式的显示装置的结构。该显示装置包括 多个输出驱动IC2、显示面板3。每个输出驱动1C2内置有多个图1~图8 示出的输出驱动装置1,并具有与内置的输出驱动装置1相同数量的输出端 子。各输出驱动IC2被安装于显示面板3时，这些输出端子与显示面板3连 接。
〔操作〕
下面对图9示出的显示装置的操作进行说明。输出驱动IC的输出端子 被布线于显示面板3的各像素，所以布线之间距离短，会产生线间电容耦合。 另外，相邻的输出端子各自根据对应的输出驱动装置l提供的显示数据执行 操作，因此相邻端子间电容的影响会不同。例如，某个输出端子及其相邻的 输出端子均向同一方向变化时(两者都从"高电平，，向"低电平"变化时)， 各输出端子的负载电容相对减少；向相反方向变化时(某个输出端子从"高 电平"向"低电平"变化，与其相邻的输出端子从"低电平"向"高电平" 变化时)，各输出端子的负载电容相对增加。另外， 一个输出端子的两侧各 有一个输出端子，所以相邻端子造成的影响变为2倍(即，容性负载的减少 /增加有时为2倍)。为了得到高质量的显示，需要使输出波形不随这种负 载条件的变化而变化。因此，利用图1~图8示出的输出驱动装置1,可以 实现负载依赖性小的驱动。 〔效果〕
如上所述，由于可以实现负载依赖性小的驱动，所以能够实现无论显示 数据的布线负载耦合电容的大小如何、输出波形都很稳定的驱动，从而可以 实现能显示高质量图像的显示装置。
本发明的输出驱动装置及显示装置涉及容性负载驱动装置，特别对等离
子显示面板(PDP， Plasma Display Panel)等显示用驱动器等是有用的。另 夕卜，可以作为使用高耐压工艺的液晶面板用驱动器等来应用。
权利要求
1、一种输出驱动装置，其特征在于，该装置包括第1电流源和第2电流源，根据显示数据而导通on或断开off；第1输入晶体管，具有源极、漏极和栅极，其源极与第1电位连接，其漏极通过所述第1电流源与第2电位连接，且所述漏极与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接，其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接，其栅极接收所述第2输入晶体管的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接，其漏极与所述第1输出晶体管的漏极连接，其栅极接收所述显示数据对应的控制信号。
2、 根据权利要求1所述的输出驱动装置，其特征在于， 所述显示数据具有第1状态和第2状态；所述显示数据为第1状态时，所述第1电流源导通，所述第2电流源断开， 所述第2输出晶体管导通；所述显示数据为第2状态时，所述第1电流源断开，所述第2电流源导通， 所述第2输出晶体管断开。
3、 根据权利要求1所述的输出驱动装置，其特征在于，所述第1电流源为具有源极、漏极和栅极的第1电流源晶体管，其源极与 所述第2电位连接，其漏极与所述第1输入晶体管的漏极连接，其栅极接收任 意的恒定电压；所述第2电流源为具有源极、漏极和栅极的第2电流源晶体管，其源极与 所述第2电位连接，其漏极与所述第2输入晶体管的漏极连接，其栅极接收任 意的恒定电压。
4、 根据权利要求3所述的输出驱动装置，其特征在于，该装置包括第1 二进制逻辑电路，将第3电位作为一个电源接收，同时，将第4电位 作为另一个电源接收，根据所述显示数据对应的第1控制信号输出第3电位或 者第4电位之中的任何一个，其中，所述第3电位用于使所述第1电流源晶体管中流过任意的恒定电流，所述第4电位用于使该第1电流源晶体管中流过0 以上的^f壬意电流；第2二进制逻辑电路，将第5电位作为一个电源接收，同时，将第6电位 作为另一个电源接收，根据所述显示数据对应的第2控制信号输出第5电位或 者第6电位，其中，所述第5电位用于使所述第2电流源晶体管中流过^f壬意的 恒定电流，所述第6电位用于使该第2电流源晶体管中流过0以上的《壬意电流；其中，所述第1电流源晶体管的栅极接收所述第1二进制逻辑电路的输出； 所述第2电流源晶体管的栅极接收所述第2二进制逻辑电路的输出； 所述第3电位高于所述第4电位； 所述第5电位高于所述第6电位。
5、 根据权利要求4所述的输出驱动装置，其特征在于， 所述第3电位和所述第5电位互为同电位；所述第4电位和所述第6电位互为同电位。
6、 才艮据权利要求4所述的输出驱动装置，其特征在于，该装置进一步包括 恒流源；偏置电压生成用晶体管，具有源极、漏极和栅极，其源极与所述第2电位 连接，其漏极通过所述恒流源与所述第1电位连接，且所述漏极与所述对册极互 相连接；电流緩冲器电路，用于放大所述偏置电压生成用晶体管的栅极电压，将放 大的片册极电压作为所述第3电位和所述第5电位输出。
7、 根据权利要求4所述的输出驱动装置，其特征在于，该装置进一步包括 恒流源； 偏置电压生成用晶体管，具有源极、漏极和栅极，其源极与所述第2电位 连接，其漏极通过所述恒流源与所述第1电位连接，且所述漏极与所述4册极互相连接；电流緩冲器电路，用于放大所述偏置电压生成用晶体管的栅极电压，将放大的栅极电压作为所述第4电位和所述第6电位输出。
8、 根据权利要求4所述的输出驱动装置，其特征在于，所述第1控制信号和所述第2控制信号具有第1状态和第2状态；所述第1二进制逻辑电路，当所述第1控制信号为第1状态时，输出所述第4电位，当所述第l控制信号为第2状态时，输出所述第3电位；所述第2二进制逻辑电路，当所述第2控制信号为第1状态时，输出所述第6电位，当所述第2控制信号为第2状态时，输出所述第5电位。
9、 根据权利要求1所述的输出驱动装置，其特征在于，所述第1输入晶体管的沟道宽度/沟道长度小于所述第2输入晶体管的沟道 宽度/沟道长度。
10、 根据权利要求8所述的输出驱动装置，其特征在于， 该装置进一步包括延迟电路，用于延迟所述第l二进制逻辑电路的输出； 所述第2二进制逻辑电路，将所述第1二进制逻辑电路的输出作为所述第2控制信号接收，当所述第1二进制逻辑电路的输出为所述第4电位时，输出 所述第5电位，当所述第1二进制逻辑电路的输出为所述第3电位时，输出所 述第6电位；所述第2输出晶体管，其栅极将所述延迟电路的输出作为所述控制信号接 收，当所述延迟电路的输出为所述第3电位时导通，当所述延迟电路的输出为 所述笫4电位时断开。
11、 根据权利要求1所述的输出驱动装置，其特征在于，该装置进一步包括电容，连接于所述第1输出晶体管的栅极与漏极之间。
12、 根据权利要求2所述的输出驱动装置，其特征在于， 该装置进一步包括第3电流源，连接于所述第1输入晶体管的漏;改与所述 第2电位之间，且，根据所述显示数据而导通或断开，并提供电流值小于所述 第1电流源的电流；所述第3电流源，当所述显示数据为第1状态时导通，当所述显示^t据为第2状态时断开；所述第1电流源，当所述显示数据从第2状态变为第1状态时导通，在经 过使所述第2输入晶体管的漏极电压稳定所需要的规定时间后断开。13、 根据权利要求1所述的输出驱动装置，其特征在于，该装置进一步包括第4电流源，才艮据所述显示数据而导通或断开；晶体管，具有源极、漏极和栅极，其源极与所述第l输出晶体管的^^册极连 接，其漏极通过所述第4电流源与所述第2电位连接，其栅极与所述第1输出 晶体管的漏极连接。14、 一种输出驱动装置，其特征在于，该装置包括第1电流源和第2电流源，根据显示数据而导通或断开；第l输入晶体管，具有源极、漏极和栅极，其源极与第1电位连^:，其 漏极通过所述第1电流源与第2电位连4妄，且所述漏才及与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入 晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其栅极接收所述显示数据对应的控制信号；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接， 其漏极与所述第1输出晶体管的漏极连接，其栅极接收所述第2输入晶体管 的漏极电压。15、 一种显示装置，其特征在于，该装置包括 多个输出驱动装置，用于根据显示数据进行驱动； 显示面板，用于接收所述多个输出驱动装置的输出；其中，所述多个输出驱动装置分别包括第1电流源和第2电流源，根据所述显示数据而导通或断开；第l输入晶体管，具有源极、漏极和栅极，其源极与第1电位连4妾，其 漏极通过所述第l电流源与第2电位连接，且所述漏极与所述栅极互相连接；第2输入晶体管，具有源极、漏极和栅极，其源极与所述第l电位连接， 其漏极通过所述第2电流源与所述第2电位连接，其栅极接收所述第1输入 晶体管的栅极电压；第1输出晶体管，具有源极、漏极和栅极，其源极与所述第1电位连接， 其栅极接收所述第2输入晶体管的漏极电压；第2输出晶体管，具有源极、漏极和栅极，其源极与所述第2电位连接， 其漏极与所述第l输出晶体管的漏极连接，其栅极接收所述显示数据对应的 控制信号。
全文摘要
本发明欲抑制由于周围输出端子的状况造成的上升/下降时间的变化。当电流源(101)为“断开”、电流源(102)为“导通”时，流过电流镜结构的输入晶体管(103、104)的电流停止。因此，在输出晶体管(105p)的栅极电压接近“第2电位”之前，输出晶体管(105p)的栅极与电流源(102)之间流过恒定电流。由输出晶体管(105p)的电流驱动能力“i”与负载电容“CL”规定的电压(Vout)的压摆率“i/CL”大于由恒定电流“I”与输出晶体管(105p)的栅极-漏极间电容“C”规定的电压(Vo)的压摆率“I/C”时，输出晶体管(105p)的漏极电压(Vout)随着栅极电压(Vo)的变化(压摆率“I/C”)而变化。
文档编号G09G3/28GK101114421SQ20071013633
公开日2008年1月30日 申请日期2007年7月24日 优先权日2006年7月26日
发明者大森哲郎, 末永纯一, 清家守 申请人:松下电器产业株式会社
最新回复(0)