液晶显示装置及其驱动方法
专利名称：液晶显示装置及其驱动方法
液晶显示装置及其驱动方法技术区域本发明涉及具备单片化的栅极驱动器的液晶显示装置及其驱动方法。
背景技术：
一般情况下，有源矩阵式的液晶显示装置具备液晶面板，该液晶面板由夹持液晶层的2块基板构成，在该2块基板中的I块基板中，多个栅极总线(扫描信号线)和多个源极总线(视频信号线)呈格状配置，设置有分别与这些多个栅极总线和多个源极总线的交叉点对应且配置为矩阵状的多个像素形成部。各像素形成部包含作为开关元件的薄膜晶体管(TFT)和用于保持像素值的像素电容等，该薄膜晶体管的栅极端子与通过对应的交差点的栅极总线连接，并且源极端子与通过该交差点的源极总线连接。另外，在上述2块基板中的另一块基板上，设置有共用地设置于上述多个像素形成部的作为相对电极的共用电极。 有源矩阵式的液晶显示装置中，还设置有驱动上述多个栅极总线的栅极驱动器(扫描信号线驱动电路)和驱动上述多个源极总线的源极驱动器(视频信号线驱动电路)。虽然显示像素值的视频信号通过源极总线传达，但各源极总线不能够同时传达显示多行像素值的视频信号。因此，视频信号的往上述的配置为矩阵状的像素形成部内的像素电容的输入只能逐行依次进行。因此，为了使多个栅极总线能够在每个规定的期间依次得到选择，栅极驱动器通过由多段组成的移位寄存器构成。在这种液晶显示装置中，即使用户断开电源，显示也不会立刻清除，会留下类似残影的图像。这是由于装置内的电源被断开时，像素电容中保持的电荷的放电路径被断开，像素形成部内储蓄着残留电荷。另外，如果在像素形成部内储蓄着残留电荷的状态下接通装置的电源，则会基于残留电荷的杂质的偏移而导致发生闪烁等，出现显示品质的下降。因此，作为抑制因断开电源而产生的残留电荷的蓄积的技术，提出有以下的技术。 日本专利特开2004-45785号公报中，公开了电源断开时，通过使全部的栅极总线为选择状态(为接通状态)，使全部的像素形成部内的残留电荷放电的液晶显示装置的发明。国际公开2007/07768号公报中，公开了断开电源时令栅极断开电位(在需要使像素形成部内的开关元件处于断开状态时，提供该开关元件的栅极端子的信号的电位)快速地达到接地电位的液晶显示装置的发明。日本专利特开2007-11346号公报中，公开了通过在断开电源时令栅极断开电位高于接地电位，缩短残留电荷的放电时间的液晶显示装置的发明。先行技术文献专利文献专利文献I :日本专利特开2004-45785号公报专利文献2 :国际公开2007/007768号公报专利文献3 :日本专利特开2007-11346号公报
发明内容
发明要解决的课题
5
近年来，在采用着a-SiTFT液晶面板(薄膜晶体管的半导体层中使用了非晶硅的液晶面板)的液晶显示装置中，栅极驱动器的单片化得到发展。虽然现有技术中，栅极驱动器常常作为IC(Integrated Circuit :集成电路)芯片被装载在构成液晶面板的基板的周边部，但是近年来，在基板上直接形成栅极驱动器的情况逐渐增多。这种栅极驱动器被称为 “单片栅极驱动器”等，具备单片栅极驱动器的面板被称为“栅极驱动器集成面板”。但是，在栅极驱动器集成面板中，作为抑制因断开电源而产生的残留电荷的蓄积的技术，无法采用上述技术。关于这方面，下面会有说明。关于日本专利特开2004-45785号公报公开的技术，作为IC芯片的栅极驱动器 (以下，称为“栅极驱动器IC”)800，其结构一般如图21所示。该栅极驱动器IC800包括 构成逻辑部的低耐压类电路部810 ;和包含对从逻辑部输出的信号的电位电平进行转换的电平移位电路822的高耐压类电路部820。低耐压类电路部810中，包含有移位寄存器812 和OR电路816。对OR电路816的输入端子提供来自移位寄存器812的各段814的输出信号、和用于控制是否使全部的栅极总线为选择状态的信号ALL-ΟΝ。来自OR电路816的输出信号，通过电平移位电路822实施电位的转换。然后，通过电平移位电路822转换电位后的信号作为扫描信号提供至栅极总线。在这样的结构中，通过在电源被断开时，使上述信号 ALL-ON的逻辑电平为高电平，使全部的栅极总线成为选择状态，令全部的像素形成部内的残留电荷放电。但是，在单片栅极驱动器中，对薄膜晶体管的栅极端子施加直流偏压时，该薄膜晶体管的阈值电压偏移。因此，为了防止对薄膜晶体管的栅极端子施加直流偏压，单片栅极驱动器使用置位复位型触发器电路构成。具体而言，单片栅极驱动器内的移位寄存器的一段， 为如图22所示的结构。在这种结构中，如果来自前段的输出信号OUTn-I (后面称为置位信号S)从低电平变化为高电平，则netA(薄膜晶体管TI的栅极端子，薄膜晶体管TB的源极端子，与薄膜晶体管TL的漏极端子相互连接的区域)的电位上升。然后，如果时钟信号CK从低电平变化为高电平，则由于电容器CAP的自举效果，导致netA的电位进一步上升。由此， 对薄膜晶体管TI的栅极端子施加大的电压。结果，根据时钟信号CK的高电平的电位，输出信号OUTn(后述为状态信号Q)的电位能够提高至令栅极总线成为选择状态的电位。这里， 其前提是图22所示的电路成为使用时钟信号CK和电容器CAP的自举电路，输出信号OUTn 的电位在大半的期间维持在低电平。因此，图22所示电路中，没有设置用于生成栅极接通电位(在需要使像素形成部内的开关元件处于接通状态时，提供至该开关元件的栅极端子的信号的电位)的电源。即，在单片栅极驱动器中，不存在使全部的栅极总线处于选择状态的单元(构成要素)。因此，在栅极驱动器集成面板中，无法采用日本专利特开2004-45785 号公报公开的技术。另外，使移位寄存器以2相的时钟信号动作，并且，使输出信号OUTn的电位随时低至栅极断开电位(引向栅极断开电位侧)时，移位寄存器的一段的结构如图8 所示。另外，国际公开2007/007768号公报中公开的技术中，由于a_SiTFT液晶面板中的薄膜晶体管的阈值电压大，即使使栅极断开电位为接地电位，像素形成部内的残留电荷也不会充分放电。另外，日本专利特开2007-11346号公报公开的技术中，栅极驱动器IC中，因以下原因，无法使栅极断开电位高于接地电位。图23是用于说明栅极驱动器IC的内部电路的电位关系的图。此外，图23所示的电位的具体值为一个示例。为了能通过图23充分理解，低耐压类(逻辑类)电路部在接地电位GND与电源电位VCC之间动作，高耐压类电路部在栅极断开电位VGL与栅极接通电位VGH之间动作。通常，由于栅极断开电位VGL会变为比电源电位VCC或接地电位GND低的电位，所以PN寄生元件中只产生逆耐压。因此，通常在PN 寄生元件中电流不流动。但是，如果使栅极断开电位VGL为比电源电位VCC高的电位(如 5V)，则PN寄生元件产生正向电压，电流得以流动。结果，产生栅极驱动器IC的异常动作。但是，在栅极驱动器IC中，扫描信号的输出部成为CMOS结构。S卩，栅极驱动器IC 按下述方式构成，即根据提供COMS的栅极的电压，栅极接通电位VGH或栅极断开电位VGL 的其中一方从输出部输出。因此，采用着栅极驱动器IC的液晶显示装置中，能够将扫描信号维持在低电平。对此，在单片栅极驱动器中，移位寄存器的一段成为图8、图22所示的电路结构。这里，薄膜晶体管TN只在I垂直扫描期间中的特定期间(I行的栅极总线成为选择状态时的期间)，成为接通状态。另外，因为时钟信号在高电平和低电平间反复交替，所以薄膜晶体管TM、TD不会持续地维持在接通状态。即，栅极总线的电位不会固定在低电平。 如上所述，单片栅极驱动器中，虽然能够使栅极断开电位VGL为比接地电位GND高的电位， 但是仅是如此，像素形成部内的残留电荷并不会放电。因此，本发明的目的是提供一种液晶显示装置该液晶显示装置能够抑制接通电源时的显示品质下降，能够快速地除去断开电源时像素形成部内的残留电荷，并具备单片栅极驱动器。用于解决课题的手段本发明的第一方面是一种液晶显示装置，其特征在于，包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与上述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和上述多个视频信号线与上述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与上述第一开关元件的第二导通端子连接的像素电极，其中，上述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，上述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；在与形成有上述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与上述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，上述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动上述多个扫描信号线；电源状态检测部，其对从外部提供的电源的接通/断开状态进行检测；基准电位生成部，其生成上述多个双稳态电路的基准电位；和基准电位配线，其用于向上述多个双稳态电路传送在上述基准电位生成部生成的基准电位，其中，各双稳态电路包含电位电平维持部，该电位电平维持部用于将对应的扫描信号线和上述基准电位配线电连接，使得在该扫描信号线为非选择状态的期间中该扫描信号线的电位电平维持在上述基准电位的电平，当通过上述电源状态检测部检测出上述电源的断开状态时，
包含于各双稳态电路的上述电位电平维持部，将与该各双稳态电路对应的扫描信号线和上述基准电位配线电连接，上述基准电位生成部将上述基准电位的电平提高至上述第一开关元件成为导通状态的电平。本发明的第二方面，在本发明第一方面的基础上还具有以下特征上述液晶显示装置还包括生成上述时钟信号的时钟信号生成部，包含于各双稳态电路的上述电位电平维持部包含第二开关元件，该第二开关元件具有与上述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供上述时钟信号的控制端子，当通过上述电源状态检测部检测出上述电源的断开状态时，上述时钟信号生成部使上述时钟信号为上述第一电位或上述第二电位，使得包含于各双稳态电路的上述第二开关元件成为导通状态。本发明的第三方面，在本发明第二方面的基础上还具有以下特征包含于各双稳态电路的上述电位电平维持部包含多个上述第二开关元件，上述时钟信号生成部生成多个上述时钟信号，该多个上述时钟信号被分别提供至包含于各上述电位维持部的多个上述第二开关元件的控制端子，当通过上述电源状态检测部检测出上述电源的断开状态时，上述时钟信号生成部使多个上述时钟信号分别为上述第一电位或上述第二电位，使得包含于各电位电平维持部的多个上述第二开关元件成为导通状态。本发明的第四方面，在本发明第一方面的基础上还具有以下特征上述基准电位生成部包含电平移位电路，该电平移位电路通过转换规定的输入信号的电位电平来向上述基准电位配线提供规定的高电平电位或规定的低电平电位，当通过上述电源状态检测部未检测出上述电源的断开状态时，上述电平移位电路将上述低电平电位作为上述基准电位提供至上述基准电位配线，当通过上述电源状态检测部检测出上述电源的断开状态时，上述电平移位电路将上述高电平电位作为上述基准电位提供至上述基准电位配线。本发明的第五方面提供一种液晶显示装置的驱动方法，其特征在于上述液晶显示装置包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与上述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和上述多个视频信号线与上述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与上述第一开关元件的第二导通端子连接的像素电极，其中，上述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，上述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；和在与形成有上述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与上述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，上述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动上述多个扫描信号线，
上述驱动方法包含对从外部提供的电源的接通/断开状态进行检测的电源状态检测步骤；和生成上述多个双稳态电路的基准电位的基准电位生成步骤，上述液晶显示装置还包括基准电位配线，该基准电位配线用于向上述多个双稳态电路传送在上述基准电位生成步骤中生成的基准电位，当在上述电源状态检测步骤中检测出上述电源的断开状态时，与各双稳态电路对应的扫描信号线和上述基准电位配线电连接，在上述基准电位生成步骤中，上述基准电位的电平提高至上述第一开关元件成为导通状态的电平。本发明的第六方面，在本发明的第五方面的基础上具有以下特征上述驱动方法还包含生成上述时钟信号的时钟信号生成步骤，各双稳态电路包含第二开关元件，该第二开关元件具有与上述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供上述时钟信号的控制端子，当在上述电源状态检测步骤中检测出上述电源的断开状态时，在上述时钟信号生成步骤中使上述时钟信号为上述第一电位或上述第二电位，使得包含于各双稳态电路的上述第二开关元件成为导通状态。本发明的第七方面，在本发明的第六方面的基础上具有以下特征各双稳态电路包含多个上述第二开关元件，在上述时钟信号生成步骤中生成多个上述时钟信号，该多个上述时钟信号被分别提供至包含于各双稳态电路的多个上述第二开关元件的控制端子，当在上述电源状态检测步骤中检测出上述电源的断开状态时，在上述时钟信号生成步骤中使多个上述时钟信号分别为上述第一电位或上述第二电位，使得包含于各双稳态电路的多个上述第二开关元件成为导通状态。本发明的第八方面，在本发明的第五方面的基础上具有以下特征还包含电平转换步骤，在该电平转换步骤中，为了对上述基准电位配线施加规定的高电平电位或规定的低电平电位，对规定的输入信号的电位电平进行转换，在上述电平转换步骤中，当上述电源状态检测步骤未检测出上述电源的断开状态时，上述输入信号的电位电平被转换为上述低电平电位，如果上述电源状态检测步骤检测出上述电源的断开状态，则上述输入信号的电位电平被转换为上述高电平电位。发明的效果根据本发明的第一方面，在扫描信号线驱动电路内的构成移位寄存器的双稳态电路中设置有电位电平维持部，该电位电平维持部，在与该双稳态电路对应的扫描信号线要成为非选择状态的期间，使该扫描信号线的电位电平维持为基准电位的电平。然后，当检测出电源的断开状态时，扫描信号线与(传送基准电位的)基准电位配线通过电位电平维持部电连接。此外，在检测出电源的断开状态时，基准电位的电平能够被提高至各像素形成部中设置的开关元件成为导通状态时的电平。由此，各扫描信号线成为选择状态，设置于各像素形成部的开关元件成为导通状态。因此，在电源断开时，各像素形成部内的残留电荷能够 快速地放电。结果，能够抑制在再次接通电源时因像素形成部内的残留电荷而产生的显示 品质下降。根据本发明的第二方面，当检测出电源的断开状态时，作为用于使各扫描信号线 成为选择状态的结构要素，使用电位电平维持部，为了将扫描信号线的电位维持在基准电 位的电平，该电位电平维持部通过在现有技术中设计的开关元件实现。因此，能够比较容易 地实现具有与本发明的第一方面相同的效果的液晶显示装置。根据本发明的第三方面，在具备具有基于多个时钟信号进行动作的移位寄存器的 扫描信号线驱动电路的液晶显示装置中，在电源被断开时各像素形成部内的残留电荷能快 速放电，能够抑制在再次接通电源时的显示品质的降低。根据本发明的第四方面，来自电平移位电路的输出信号的电位，作为基准电位，经 由基准电位配线提供至构成移位寄存器的双稳态电路。因此，能够容易地改变向双稳态电 路提供的基准电位的电平，在扫描信号线与基准电位配线通过电位电平维持部电连接时， 能够通过提高基准电位的电平使扫描信号线成为选择状态。另外，在采用单片栅极驱动器 (在与形成有扫描信号线的基板相同的基板上形成的扫描信号线驱动电路)的液晶显示装 置中，在现有的面板的外部设置电平移位电路。因此，即使是将来自电平移位电路的输出信 号用于基准电位的结构，也没有必要增加电路部件等，能够低成本地实现在断开电源时可 快速地除去像素形成部内的残留电荷的液晶显示装置。
图1是用于说明本发明的第一实施方式涉及的有源矩阵式的液晶显示装置中电 源断开时的动作的信号波形图。图2是表示上述第一实施方式中液晶显示装置的整体结构的框图。图3是表示上述第一实施方式中像素形成部的结构的电路图。图4是表示上述第一实施方式中基准电位切换电路的结构的图。图5是用于说明上述第一实施方式中栅极驱动器的结构的框图。图6是表示上述第一实施方式中栅极驱动器内的移位寄存器的结构的框图。图7是用于说明上述第一实施方式中的栅极驱动器的动作的信号波形图。图8是表示上述第一实施方式中，移位寄存器中包含的双稳态电路的结构的电路 图。图9是用于说明上述第一实施方式中，双稳态电路的动作的信号波形图。图10是表示本发明第二实施方式的液晶显示装置的整体结构的框图。图11是表示用于说明上述第二实施方式的效果的图。图12是用于说明上述第二实施方式的效果的图。图13是用于说明上述第二实施方式的变形例的图。图14是表示基于4相的时钟信号动作的移位寄存器的一个结构例的框图。图15是表不基于4相的时钟信号动作的移位寄存器中包含的双稳态电路的结构 的电路图。图16是4相的时钟信号波形图。
图17是用于说明基于4相的时钟信号动作的移位寄存器中包含的双稳态电路的动作的信号波形图。图18是用于说明在显示部的两侧具备栅极驱动器的液晶显示器的框图。图19是用于说明其源极驱动器由I个IC芯片构成的液晶显示装置的框图。图20是用于说明具备一个芯片驱动器的液晶显示装置的框图。图21是表示栅极驱动器IC的一般构成的框图。图22是表示单片栅极驱动器内的移位寄存器的一段的结构的图。图23是用于说明栅极驱动器IC的内部电路中的电位关系的图。
具体实施例方式下面，参照附图，说明本发明的实施方式。〈I.第一实施方式>〈I. I整体结构和动作>图2是表示本发明的第一实施方式涉及的有源矩阵式的液晶显示装置的整体结构的框图。如图2所示,该液晶显示装置包括液晶面板20、PCB(印刷电路基板)10和连接液晶面板20与PCB 10的TAB(Tape Automated Bonding :卷带自动结合)30。在液晶面板20上，形成有用于显示图像的显示部22。显示部22中包含多个(j 条)源极总线(视频信号线)SLl SLj ;多个(i条)栅极总线(扫描信号线)GLl GLi ； 和分别与这些源极总线SLl SLj和栅极总线GLl GLi的交叉点对应地设置的多个(i X j 个)像素形成部。图3是表示像素形成部的结构的电路图。如图3所示，各像素形成部中包含薄膜晶体管(TFT) 220，其栅极端子(控制端子)与通过对应的交叉点的栅极总线GL 连接且其源极端子(第一导通端子)与通过该交叉点的源极总线SL连接；与该薄膜晶体管 220的漏极端子(第二导通端子)连接的像素电极221 ;上述多个像素形成部中共用地设置的共用电极222和辅助电容电极223 ;由像素电极221和共用电极222形成的液晶电容 224 ;和由像素电极221和辅助电容电极223形成的辅助电容225。另外，由液晶电容224和辅助电容225形成像素电容CP。然后，各薄膜晶体管220的栅极端子，从栅极总线GL接收到有效的扫描信号时，该薄膜晶体管220的源极端子根据从源极总线SL接收的视频信号， 在像素电容CP保持显示像素值的电压。在液晶面板20中，如图2所示，形成有驱动栅极总线GLl GLi用的栅极驱动器 24。即，栅极驱动器24单板地形成在构成液晶面板20的玻璃基板上。用于驱动源极总线 SLl SLj的源极驱动器32以IC芯片的状态搭载于TAB30。在PCBlO形成有定时控制器
11、电平移位电路13、电源电路15、电源断开检测部17和基准电位切换电路19。此外，在以下的说明中，将成为栅极驱动器24所包含的移位寄存器动作时的基准的电位(但是在本实施方式中，该电位是可变的)称为“基准电位”。从外部向该液晶显示装置提供水平同步信号HS、垂直同步信号VS、数据启用信号 DE等的定时信号；图像信号DAT ;和电源电压PW。电源电压PW被施加到定时控制器11、电源电路15和电源断开检测部17。并且，在本实施方式中，电源电压PW为3. 3V。电源电路15，基于电源电压PW，生成使栅极总线成为选择状态用的栅极接通电位 VGH和使栅极总线成为非选择状态用的栅极断开电位VGL。将栅极接通电位VGH和栅极断开电位VGL提供至电平移位电路13和基准电位转换电路19。电源断开检测部17输出表示电源电压PW的供给状态(电源的接通/断开状态)的电源状态信号SHUT。电源状态信号 SHUT被提供至定时控制器11和基准电位切换电路19。基准电位切换电路19构成为使用晶体管等实现图4所示的切换开关。即，基准电位切换电路19根据电源状态信号SHUT的电压的大小，将栅极接通电位VGH和栅极断开电位VGL中的任意一个作为基准电位H_SIG_ VSS输出。具体来说，如果电源状态信号SHUT为低电平，则栅极断开电位VGL作为基准电位 H_SIG_VSS输出，如果电源状态信号SHUT为高电平，则栅极接通电位VGH作为基准电位H_ SIG_VSS输出。基准电位H_SIG_VSS，通过基准电位配线传送，而提供至栅极驱动器24。定时控制器11，接收水平同步信号HS、垂直同步信号VS、数据启用信号DE等的定时信号；图像信号DAT ;电源电压PW ;和电源状态信号SHUT，生成数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK、栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1 和第二栅极时钟信号L_CK2。数字视频信号DV、源极启动脉冲信号SSP和源极时钟信号SCK 提供至源极驱动器32，栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2提供至电平移位电路13。另外，在栅极启动脉冲信号L_GSP、第一栅极时钟信号 L_CK1和第二栅极时钟信号L_CK2中，高电平侧的电位为电源电压(3. 3V)PW，低电平侧的电位为接地电位(OV) GND。电平移位电路13，使用从电源电路15提供的栅极接通电位VGH和栅极断开电位 VGL，进行从定时控制器11输出的栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2的电位电平的转换。将经电平移位电路13进行的电位电平的转换后的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2提供至栅极驱动器24。此外，电平移位电路13进行电位电平的转换时，如果第一栅极时钟信号 L.CK1为低电平，则使第一栅极时钟信号H_CK1的电位变成栅极断开电位VGL，如果第一栅极时钟信号L_CK1为高电平，则使第一栅极时钟信号H_CK1的电位变成栅极接通电位VGH。 第二栅极时钟信号L_CK2和栅极启动脉冲信号L_GSP也能够进行同样的转换。源极驱动器32接收从定时控制器11输出的数字视频信号DV、源极启动脉冲信号 SSP和源极时钟信号SCK，对各源极总线SLl SLj施加驱动用的视频信号。栅极驱动器24，基于从电平移位电路13输出的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和从基准电位切换电路19输出的基准电位H_ SIG_VSS,以I垂直扫描期间为周期，反复对各栅极总线GLl GLi施加有效的扫描信号。此外，后面将详细说明该栅极驱动器24。如上所述，通过对各源极总线SLl SLj施加驱动用的视频信号，对各栅极总线 GLl GLi施加扫描信号，基于从外部传送来的图像信号DAT的图像，显示在显示部22中。另外，在本实施方式中，通过电源断开检测部17实现电源状态检查部，通过基准电位切换电路19实现基准电位生成部，通过定时控制器11和电平移位电路13实现时钟信号生成部。〈I. 2栅极驱动器的结构和动作>其次，说明本实施方式中的栅极驱动器24的结构和动作。如图5所示，栅极驱动器24包括具有多段的移位寄存器240。在显示部22中，形成有i行X j行的像素矩阵，按照与这些像素矩阵的各行I对I对应的方式设置有移位寄存器240的各段。此外，移位寄存器240的各段,在各时刻,成为2个状态中的任意一个状态,成为输出显不该状态的信号 (以下，称为“状态信号”)的双稳态电路。另外，从移位寄存器240的各段输出的状态信号， 作为扫描信号提供至对应的栅极总线。图6是表示栅极驱动器24内的移位寄存器240的结构的框图。另外，在图6中，表示有移位寄存器240的第(η-I)段、第η段和第(η+1)段的双稳态电路SRn_l、SRn和SRn+1 的结构。各双稳态电路中，设置有用于接收基准电位VSS、第一时钟CKa、第二时钟CKb、置位信号S和复位信号R的输入端子；和用于输出状态信号Q的输出端子。在本实施方式中，从基准电位切换电路19输出的基准电位H_SIG_VSS作为基准电位VSS被来提供，从电平移位电路13输出的一方的第一栅极时钟信号H_CK I和第二时钟信号H_CK2作为第一时钟CKa被提供，另一方的第一栅极时钟信号H_CK1和第二时钟信号H_CK2作为第二时钟CKb被提供。 另外，从前段输出的状态信号Q作为置位信号S被提供，从下一段输出的状态信号Q作为复位信号R被提供。即，当着眼于第η段时，向第(η-I)行的栅极总线提供的扫描信号OUTn-I 作为置位信号S被提供，向第(η+1)行的栅极总线提供的扫描信号OUTn+1作为复位信号R 被提供。在如上所述的结构中，当对移位寄存器240的第一段提供作为置位信号S的栅极启动脉冲信号H_GSP的脉冲时，根据使占空比的值处于50%左右的第一栅极时钟信号H_ CKl和第二栅极时钟信号H_CK2 (参照图7)，栅极启动脉冲信号H_GSP中包含的脉冲(该脉冲包含于从各段输出的状态信号Q中)从第一段依次传送至第i段。然后，根据该脉冲的传送，从各段输出的状态信号Q依次成为高电平。然后，这些从各段输出的状态信号Q，作为扫描信号OUTl OUTi提供至各栅极总线GLl GLi。由此，如图7所示，在各规定期间依次成为高电平的扫描信号OUTl OUTi被提供至显示部22内的栅极总线GLl GLi。〈I. 3双稳态电路的结构和动作>图8是表示包含于移位寄存器240的双稳态电路的结构(移位寄存器240的第η 段的结构)的电路图。如图8所示，该双稳态电路SRn具备7个薄膜晶体管TI、TB、TL、TN、 TE、TM和TD、电容器CAP和AND电路242。此外，在图8中，对用于接收第一时钟CKa的输入端子附加编号41，对用于接收第二时钟CKb的输入端子附加编号42，对用于接收置位信号S的输入端子附加编号43，对用于接收复位信号R的输入端子附加编号44，对用于输出状态信号Q的输出端子附加编号45。薄膜晶体管TB的源极端子、薄膜晶体管TL的漏极端子、薄膜晶体管TI的栅极端子、薄膜晶体管TE的源极端子与电容器CAP的一端彼此相互连接。并且，为了便于说明，将这些相互连接在一起的区域(配线)称为“netA”。关于薄膜晶体管TI，其栅极端子连接于netA，漏极端子连接于输入端子41，源极端子连接于输出端子45。关于薄膜晶体管TB，其栅极端子和漏极端子连接于输入端子 43 (即为二级管连接)，源极端子连接于netA。关于薄膜晶体管TL，其栅极端子连接于输入端子44，漏极端子连接于netA，源极端子连接于基准电位配线。关于薄膜晶体管TN，其栅极端子连接于输入端子44，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于薄膜晶体管TE，其栅极端子连接于输入端子41，漏极端子连接于输出端子45，源极端子连接于netA。关于薄膜晶体管TM，其栅极端子连接于AND电路242的输出端子，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于薄膜晶体管TD，其栅极端子连接于输入端子42，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于电容器 CAP，其一端连接于netA，另一端连接于输出端子45。AND电路242构成为向薄膜晶体管TM 的栅极端子提供表示状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积。其次，说明各构成要素的双稳态电路的功能。薄膜晶体管TI，在netA的电位成为高电平时，向输出端子45提供第一时钟CKa的电位。薄膜晶体管TB，在置位信号S成为高电平时，使netA的电位为高电平。薄膜晶体管TL，在复位信号R成为高电平时，使netA的电位为低电平。薄膜晶体管TN，在复位信号R成为高电平时，使状态信号Q (输出端子45) 的电位为低电平。薄膜晶体管TE，在处于接通状态时，使netA的电位和状态信号Q的电位相等。电容器CAP作为用于得到自举效果的电容而发挥功能，该自举效果即随着状态信号 Q的电位的上升而提高netA的电位。AND电路242，向薄膜晶体管TM的栅极端子提供表示状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积的信号。即，在状态信号Q为低电平时，向薄膜晶体管TM的栅极端子提供第一时钟CKa。薄膜晶体管TM，在来自AND电路242的输出信号为高电平时，使状态信号Q的电位为低电平。薄膜晶体管TD，在第二时钟CKb成为高电平时，使状态信号Q的电位为低电平。这些AND电路242、薄膜晶体管TM和薄膜晶体管TD的设置目的在于在与该双稳态电路SRn连接的栅极总线要处于非选择状态的期间中，使状态信号Q的电位电平降低至随时基准电位(在电源电压PW正常供给的期间，基准电位的电平成为栅极断开电位的电平)的电平。换而言之，设置AND电路242、薄膜晶体管TM和薄膜晶体管TD，使得即使状态信号Q的电位电平在极短的时间内稍高于基准电位的电平，当着眼于较长的时间时状态信号Q的电位也维持在基准电位的电平。由此，在本实施方式中，通过AND电路242、薄膜晶体管TM和薄膜晶体管TD实现了电位电平维持部241。然后，参照图9，说明从外部正常供给电源电压PW时的双稳态电路SRn的动作。在该液晶显示装置动作的期间中，向双稳态电路SRn提供使占空比的值为50%左右的第一时钟CKa和第二时钟CKb。另外，在第一时钟CKa和第二时钟CKb中，高电平侧的电位成为栅极接通电位VGH，低电平侧的电位成为栅极断开电位VGL。此外，在以下的说明中，虽然以基准电位VSS与栅极断开电位VGL为相同电位为前提，但基准电位VSS与栅极断开电位VGL 也可以是不同的电位(例如基准电位VSS为-7V，栅极断开电位为-10V)。当到达时刻tl置位信号S从低电平变至高电平时，如图8所示，薄膜晶体管TB成为二极管连接，从而变成接通状态。由此，电容器CAP得到充电，netA的电位由低电平变为高电平。由此，薄膜晶体管TI变成接通状态。这里，在tl t3的期间中，第一时钟CKa成为低电平。因此，在此期间中，状态信号Q维持在低电平。此外，在此期间中，复位信号R成为低电平，因此薄膜晶体管TL维持在断开状态。因此，在此期间中，不会出现netA的电位下降。在时刻t2，置位信号S从高电平变至低电平后，到达时刻t3时，第一时钟CKa从低电平变为高电平。此时，因为薄膜晶体管TI变为接通状态，所以在输入端子41的电位上升的同时，输出端子45的电位也上升。在这里,如图8所不,在netA与输出端子45之间设置有电容器CAP,因此输出端子45的电位上升的同时,netA的电位也上升(netA被引导)。 netA的电位在理想状态下，能上升到栅极接通电位VGH的两倍电位。其结果，对薄膜晶体管
14TI的栅极端子施加大的电压，输出端子45的电位上升至第一时钟CKa的高电平的电位即栅极接通电位VGH。由此，与该双稳态电路SRn的输出端子45连接的栅极总线成为选择状态。另外，在t3 t4的期间中，因为复位信号R为低电平，所以薄膜晶体管TN维持在断开状态，因为第二时钟CKb为低电平，所以薄膜晶体管TD维持在断开状态。此外，在此期间中， 因为状态信号Q为高电平，所以来自AND电路242的输出信号成为低电平，薄膜晶体管TM 成为断开状态。因此，在此期间中，不会存在状态信号Q的电位下降的情况。而且，在t3 t4的期间中，虽然第一时钟CKa为高电平，但因netA的电位成为栅极接通电位VGH的大约两倍的电位，状态信号Q的电位成为栅极接通电位VGH，因此薄膜晶体管TE为断开状态。此外，在此期间中，复位信号R成为低电平，因此薄膜晶体管TL维持在断开状态。因此，在此期间中，不会存在netA的电位下降的情况。当到达时刻t4时，第一时钟CKa从高电平变化为低电平。由此，输入端子41的电位下降的同时，输出端子45的电位即状态信号Q的电位下降。因此，netA的电位也经由电容器CAP而下降。当到达时刻t5时，复位信号R从低电平向高电平变化。由此，薄膜晶体管TL和薄膜晶体管TN成为接通状态。其结果，netA的电位和状态信号Q的电位成为低电平。通过利用移位寄存器240内的各双稳态电路进行如上所述的动作，向显示部22内的栅极总线GLl GLi提供在每个规定期间依次成为高电平的扫描信号OUTl OUTi。另外，在本实施方式中，第一时钟CKa与第二时钟CKb如图9所在每一个规定期间内交替成为高电平。因此，薄膜晶体管TD与薄膜晶体管TM在每一规定期间交替成为接通状态。由此，各栅极总线在每个规定期间(但是，应为选择状态的期间除外)与基准电位配线电连接，在要为非选择状态期间，状态信号Q维持在低电平。〈I. 4电源断开时的动作>以下，参照图I、图2和图8，说明从外部供给的电源电压PW被断开时的液晶显示装置的动作。在图I中表示电源电压PW、电源状态信号SHUT、栅极接通电位VGH、栅极断开电位VGL、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和基准电位H_SIG_VSS的波形。此外，在图I中，编号T-on所示的期间表示电源电压PW正常供给的期间，编号tz所示时刻表示电源电压PW的供给被断开时的时刻，编号T-off所示的期间表示没有供给电源电压PW的期间。在电源电压PW正常供给的期间，从电源电路15向电平移位电路13和基准电位切换电路19提供的栅极接通电位VGH、栅极断开电位VGL各自维持在例如22V、-10V。此外，在此期间中，电源断开检测部17令电源状态信号SHUT维持在低电平(这里指接地电位GND)。 根据该电源状态信号SHUT，基准电位切换电路19使基准电位H_SIG_VSS维持在栅极断开电位VGL。此外，定时控制器11，根据电源状态信号SHUT，使第一栅极时钟信号L_CK1与第二栅极时钟信号L_CK2在每个规定期间交替成为高电平。另外，如上所述，在第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2中，使高电平侧的电位为电源电压PW，低电平侧的电位为接地电位GND。第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2，如上所述，通过电平移位电路13进行电位电平的转换。如上所述，在电源电压PW正常供给的期间，如图I所示，在第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2中，栅极接通电位VGH与栅极断开电位VGL反复交替，在基准电位H_SIG_VSS中，维持在栅极断开电位VGL。
当在时刻tz断开电源电压PW的供给时，如图I所示，栅极接通电位VGH和栅极断开电位VGL逐渐接近接地电位GND。此外，电源断开检测部17，当检测出电源电压PW的供给被断开(电源的断开状态)时，使电源状态信号SHUT为高电平。定时控制器11，当检测出电源状态信号SHUT成为高电平时，使第一栅极时钟信号L_CK1和第二栅极时钟信号L_ CK2为高电平。这些第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2，通过电平移位电路13进行电位电平的转换。此时，第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2双方都成为高电平，因此第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2变成栅极接通电位VGH。此外，基准电位切换电路19，根据电源状态信号SHUT，将基准电位H_SIG_VSS从栅极断开电位VGL切换至栅极接通电位VGH。如上所述，在电源电压PW的供给被断开的时刻tz，如图I所示，基准电位H_SIG_VSS、第一栅极时钟信号H_CK1和第二栅极时钟信号H_ CK2成为栅极接通电位VGH。当第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2双方都变为栅极接通电位 VGH时，向各双稳态电路(参照图8)提供的第一时钟CKa和第二时钟CKb同时成为高电平。 然后，通过使第二时钟CKb成为高电平，薄膜晶体管TD成为接通状态。此外，因为各栅极总线只在I垂直扫描期间中的少量期间成为选择状态，所以大部分的双稳态电路的状态信号 Q成为低电平。因此，通过使第一时钟CKa成为高电平，在大部分的双稳态电路中，来自AND 电路242的输出信号成为高电平，薄膜晶体管TM成为接通状态。由此，与各双稳态电路连接的栅极总线与传送基准电的基准电位配线电连接。而且,在本实施方式中， 在电源电压PW的供给被断开的时刻tz，基准电位H_SIG_VSS从栅极断开电位VGL上升至栅极接通电位VGH。由此，从各双稳态电路输出的状态信号Q的电位得到提高，在显示部22 内的各像素形成部(参照图4)中，薄膜晶体管220成为接通状态。其结果，使各像素形成部内的残留电荷迅速放电。〈I. 5 效果〉根据本实施方式，在构成栅极驱动器24内的移位寄存器240的双稳态电路中，设置有电位电平维持部241，该电位电平维持部，在与该双稳态电路连接的栅极总线要成为非选择状态的期间，使状态信号Q的电位维持在低电平(严格地说，使状态信号Q的电位电平降低到随时基准电位的电平)。该电位电平维持部241包括向薄膜晶体管TM的栅极端子提供表示逻辑积的信号的AND电路242，该逻辑积是状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积；在来自AND电路242的输出信号成为高电平时，用于电连接栅极总线与基准电位配线的薄膜晶体管TM ;在第二时钟CKb成为高电平时，用于电连接栅极总线与基准电位配线的薄膜晶体管TD。在这样的结构中，当断开来自外部的电源电压 PW的供给时，第一时钟CKa和第二时钟CKb成为高电平。由此，在各双稳态电路中，薄膜晶体管TM和薄膜晶体管TD成为接通状态，栅极总线与基准电位配线成为电连接状态。此外， 当断开来自外部的电源电压PW的供给时，向各双稳态电路提供的基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，各栅极总线成为选择状态，各像素形成部的薄膜晶体管220变为接通状态，因此各像素形成部内的残留电荷快速地放电。结果，即使该液晶显示装置的电源再度接通，也能抑制因像素形成部内蓄积的残留电荷而引起的显示品质的降低。〈2.第二实施方式〉
说明本发明的第二实施方式。另外，详细说明与上述第一实施方式不同的点，简略说明与上述第一实施方式同样的点。〈2. I整体结构和动作>图10是表示本发明的第二实施方式的有源矩阵式液晶显示装置的整体结构的框图。关于液晶面板20和TAB30的结构与上述第一实施方式相同。在PCB50中形成有定时控制器51、电平移位电路53、电源电路55和电源断开检测部57。电源电路55根据电源电压PW生成栅极接通电位VGH和栅极断开电位VGL。向电平移位电路53提供栅极接通电位VGH和栅极断开电位VGL。电源断开检测部57输出表示电源电压PW的供给状态(电源的接通/断开状态)的电源状态信号SHUT。向定时控制器 51提供电源状态信号SHUT。定时控制器51，接收电平同步信号HS、垂直同步信号VS、数据启用信号DE等的定时信号、图像信号DAT、电源电压PW和电源状态信号SHUT，生成数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK、栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS。向源极驱动器32提供数字视频信号DV、源极启动脉冲信号SSP和源极时钟信号SCK，向电平移位电路53提供栅极启动脉冲信号L_GSP、 第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS。另外，在基准电位L_SIG_VSS中，高电平侧的电位为电源电压PW，低电平侧的电位为接地电位GND。电平移位电路53，使用从电源电路55提供的栅极接通电位VGH和栅极断开电位 VGL,对从定时控制器51输出的栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS的电位电平进行转换。基于电平移位电路53进行电位电平转换后的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和基准电位L_SIG_VSS，提供至栅极驱动器24。另外，在电平移位电路53进行电位电平的转换时，如果基准电位L_SIG_VSS为低电平，则基准电位H_SIG_VSS成为栅极断开电位VGL，如果基准电位L_SIG_VSS为高电平，则基准电位H_SIG_VSS成为栅极接通电位VGH。在源极驱动器32和栅极驱动器24中，进行与上述第一实施方式相同的动作。由此，对各源极总线SLl SLj施加驱动用的视频信号，对各栅极总线GLl SLi施加扫描信号，在显示部22显示基于从外部输入的视频信号DAT的图像。另外，在本实施方式中，通过电源断开检测部57实现电源状态检测部，通过定时控制器51和电平移位电路53实现基准电位生成部和时钟信号生成部。移位寄存器240和双稳态电路是与上述第一实施方式相同的结构(参照图6及图 8)。因此，移位寄存器240的动作和双稳态电路的动作也与上述第一实施方式相同(参照图7和图9)。〈2. 2改变基准电位的方法〉在上述第一实施方式中，使用包括晶体管等的基准电位切换电路19，在栅极断开电位VGL与栅极接通电位VGH之间切换向基准电位配线提供的基准电位H_SIG_VSS的电平。即，在上述第一实施方式中，在断开电源电压PW的供给时，用于提高基准电位H_SIG_ VSS的电平的结构是通过模拟的方式实现的。相对于此，在本实施方式中，用于提高基准电
的电平的结构是通过数字的方式实现的。以下，将就此展开说明。在电源电压PW正常供给的期间，从电源断开检测部57输出的电源状态信号SHUT成为低电平。由此，从定时控制器51向电平移位电路53提供的基准电变为低电平。此处，如上所述，在电平移位电路53进行电位电平的转换时，如果基准电位1^_516_ VSS为低电平，则基准电位H_SIG_VSS成为栅极断开电位VGL。因此，在电源电压PW正常供给的期间，向基准电位配线提供的基准电位H_SIG_VSS成为栅极断开电位VGL。当断开电源电压PW的供给时，从电源断开检测部57输出的电源状态信号SHUT成为高电平。由此，从定时控制器51向电平移位电路53提供的基准电成为高电平。此处，如上所述，在电平移位电路53进行电位电平的转换时，如果基准电位1^16_ VSS为高电平，则基准电位H_SIG_VSS成为栅极接通电位VGH。因此，从电平移位电路53输出的基准电位H_SIG_VSS，从栅极断开电位VGL变化为栅极接通电位VGH。如此，当断开电源电压PW的供给时，向基准电位配线提供的基准电位H_SIG_VSS成为栅极接通电位VGH。另外，当断开电源电压PW的供给时，与上述第一实施方式同样地，第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2成为栅极接通电位VGH。即，在断开电源电压PW的供给时，与上述第一实施方式同样地，基准电位H_SIG_VSS、第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2成为栅极接通电位VGH (参照图I)。〈2. 3 效果〉根据本实施方式，与上述第一实施方式同样地，当断开来自外部的电源电压PW的供给时，栅极总线与基准电位配线电连接，并且基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，各栅极总线成为选择状态，各像素形成部内的残留电荷得以快速放电。结果，能够抑制因像素形成部内蓄积的残留电荷而产生的显示品质的降低。此外，根据本实施方式，能够比较低成本地实现在断开电源时可快速地除去像素形成部内的残留电荷的液晶显示装置。对此，进行以下说明。在现有的结构中，例如图11 所示，从电源电路75输出的栅极断开电位VGL被作为基准电位VSS提供至移位寄存器740。 此外，在栅极驱动器集成面板中，为了在面板内能得到较高的电压，如图11所示，需要在面板的外部配置电平移位电路73。根据这样的现有的结构，向移位寄存器740提供的基准电位VSS成为固定的电位。在该情况下，即使使图8所示的薄膜晶体管TD、TM处于接通状态， 也不能够提高从各双稳态电路输出的状态信号Q的电位。因此，在本实施方式中，如图12所示，设为来自电平移位电路53的输出信号H_SIG_VSS被作为基准电位VSS提供至移位寄存器240的结构。根据该结构，能够容易地改变向移位寄存器240提供的基准电位VSS的电平，在上述薄膜晶体管TD、TM成为接通状态时，能够提高从各双稳态电路输出的状态信号Q 的电位。此处，如上所述，在栅极驱动器单片面板中，在现有的面板的外部设置有电平移位电路。因此，是将来自电平移位电路的输出信号用于基准电位的结构，也不需增加电路元件等。因此，能够低成本地实现可快速地除去像素形成部内的残留电荷的液晶显示装置。此外，通过使用电平移位电路而使数字处理成为可能，因此能够简单地进行电路的控制。〈2. 4 变形例〉在上述第二实施方式中，虽然设为在断开电源电压PW的供给时向移位寄存器240 提供的基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH，但是本发明并不限定于此。例如，在辅助电容电极223(参照图3)的电位被设定为较高的电位的情况下，当断开电源电压PW的供给时，像素形成部内的薄膜晶体管220的漏极电位大大降低。因此， 即使向栅极总线提供的电位比栅极接通电位VGH还低，也能够成为接通状态。因此，如图13所示，作为从电源电路15向电平移位电路13提供作为比栅极接通电位VGH(例如22V)低的电位的第二栅极接通电位VGH2 (例如10V)的结构，向移位寄存器240提供的基准电位VSS 的电平也可以在断开电源电压PW的供给时从栅极断开电位VGL提高至第二栅极接通电位 VGH2。〈3.其他的结构〉<3. I时钟信号的相数>在上述各实施方式中,移位寄存器240根据2相的时钟信号进行动作,但时钟信号的相数并不限定于2相。以下，说明在具备移位寄存器640的液晶显示装置中适用本发明的例子，该移位寄存器640是基于4相的时钟信号进行动作的移位寄存器。图14是表示根据 4相的时钟信号进行动作的移位寄存器640的一结构例的框图。另外，图14表示从移位寄存器640的第一段到第四段的双稳态电路SRl SR4的结构。在各双稳态电路中，除上述第一实施方式中的输入输出端子之外，还设置有用于接收第三时钟CKc的输入端子和用于接收第四时钟CKd的输入端子。如图14所示，传送至该移位寄存器640的第一 第四栅极时钟信号H_CK1 H_CK4分别提供至各双稳态电路。图15是表示包含于该移位寄存器640 的双稳态电路的结构的电路图。在上述第一实施方式中，通过AND电路242、薄膜晶体管TM 和薄膜晶体管TD实现了用于将状态信号Q的电位维持在低电平的电位电平维持部241 (参照图8)。相对于此，在图15所示的结构中，由与上述第一实施方式同样的结构的薄膜晶体管TD、其栅极端子被提供第三时钟CKc的薄膜晶体管TP和其栅极端子被提供第四时钟CKd 的薄膜晶体管TQ实现了电位电平维持部245。在上述结构中，图16所示的波形的第一 第四栅极时钟信号H_CK1 H_CK4提供至移位寄存器640。由此，各双稳态电路按以下方式动作(参照图17)。当到达时刻tl置位信号S从低电平变为高电平时，薄膜晶体管TB成为接通状态， netA的电位从低电平变为高电平。由此，薄膜晶体管TI成为接通状态。在时刻t2，置位信号S从高电平变为低电平后，达到时刻t3时，第一时钟CKa从低电平变为高电平。由此，根据电容器CAP的自举效果，netA的电位得到提高，对薄膜晶体管TI的栅极端子施加大的电压。结果，状态信号Q的电位成为栅极接通电位VGH。当达到时刻t4第一时钟CKa从高电平变为低电平时，状态信号Q的电位和netA的电位降低。当达到时刻t5复位信号R和第二时钟CKb从低电平变为高电平时，薄膜晶体管TL和薄膜晶体管TD成为接通状态，netA的电位和信号状态Q的电位成为低电平。在时刻t6，第二时钟CKb从高电平变化为低电平之后，到达时刻t7时，第三时钟CKc从低电平向高电平变化。由此，薄膜晶体管TP成为接通状态，状态信号Q的电位被减低至基准电位VSS。在时刻t8，第三时钟CKc从高电平变化为低电平之后，到达时刻t9时，第四时钟CKd从低电平变化为高电平。由此，薄膜晶体管TQ 成为接通状态，状态信号Q的电位被减低至基准电位VSS。此处，当断开从外部供给的电源电压PW时，第一 第四栅极时钟信号H_CK1 H_ CK4全都成为高电平。由此，在各双稳态电路中，薄膜晶体管TD、薄膜晶体管TP和薄膜晶体管TQ成为接通状态。此外，与上述第一和第二实施方式同样地，基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，从各双稳态电路输出的状态信号Q的电位得到提高，使各像素形成部内的残留电荷得以快速放电。这样，在具备基于4相的时钟信号进行动作的移位寄存器640的液晶显示装置，也能够适用本发明。
另外，就具备基于4相的时钟信号进行动作的移位寄存器的液晶显示装置而言， 在具备按下述方式构成的移位寄存器的液晶显示装置中，也能够适用本发明，上述移位寄存器的结构方式为，其第奇数段基于图16所示波形的第一栅极时钟信号!1_0(1和第三栅极时钟信号H_CK3进行动作，其第偶数段基于图16所示波形的第二栅极时钟信号H_CK2和第四栅极时钟信号H_CK4进行动作。〈3. 2驱动电路的实现方法〉在上述各实施方式中，举例说明了仅在显示部22的单侧(图2、图10中，是右侧) 具备栅极驱动器24的液晶显示装置，但是本发明并不限定于此。如图18所示，在显示部的两侧(图18中，是左侧和右侧)都具备栅极驱动器24的液晶显示器中，也能够适用本发明。此外，在上述各实施方式中，举例说明了源极驱动器32由多个IC芯片构成的液晶显示装置，但在本发明中并不限定于此。如图19所示，在源极驱动器32由I个IC芯片构成的液晶显示装置中，也能够适用本发明。而且，在具备I芯片驱动器(参照图20)的液晶显示装置中，也能够适用本发明，所谓I芯片驱动器是指不仅源极驱动器32，例如上述第一实施方式中的定时控制器11、电平移位电路13、电源电路15、电源断开检测部17和基准电位切换电路19等也收纳于I个IC芯片中。而且，移位寄存器240的结构并不限定于图6或图14所示的结构，移位寄存器240内的双稳态电路的具体结构也不限定于图8或图16所示的结构。
附图标记说明
11、15 :定时控制器
13、53 :电平移位电路
15、55 :电源电路
17、57 :电源断开检测部
19 :基准电位切换电路
20 :液晶面板
22 :显示部
24 :栅极驱动器(扫描信号线驱动电路)
32 :源极驱动器(视频信号线驱动电路)
220 (像素形成部内的)薄膜晶体管220
240,640 :移位寄存器
241、245 :电位电平维持部
PW:电源电压
SHUT 电源状态信号
VGH :栅极接通电位
VGL :栅极断开电位
L_CK1、H_CK1 :第一栅极时钟信号
L_CK2、H_CK2 :第二栅极时钟信号
L_SIG_VSS、H_SIG_VSS、VSS :基准电位
TB、TD、TE、TI、TL、TM、TN、TP、TQ (双稳态电路内的)薄膜晶体管
CKa :第一时钟
20
CKb :第二时钟S :置位信号R :复位信号Q :状态信号
权利要求
1.一种液晶显示装置，其特征在于，包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号； 与所述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和所述多个视频信号线与所述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与所述第一开关元件的第二导通端子连接的像素电极，其中，所述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，所述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；在与形成有所述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与所述多个扫描信号线1对1地对应的方式设置的多个双稳态电路，所述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动所述多个扫描信号线；电源状态检测部，其对从外部提供的电源的接通/断开状态进行检测； 基准电位生成部，其生成所述多个双稳态电路的基准电位；和基准电位配线，其用于向所述多个双稳态电路传送在所述基准电位生成部生成的基准电位，其中，各双稳态电路包含电位电平维持部，该电位电平维持部用于将对应的扫描信号线和所述基准电位配线电连接，使得在该扫描信号线为非选择状态的期间中该扫描信号线的电位电平维持在所述基准电位的电平，当通过所述电源状态检测部检测出所述电源的断开状态时，包含于各双稳态电路的所述电位电平维持部，将与该各双稳态电路对应的扫描信号线和所述基准电位配线电连接，所述基准电位生成部将所述基准电位的电平提高至所述第一开关元件成为导通状态的电平。
2.根据权利要求1所述的液晶显示装置，其特征在于所述液晶显示装置还包括生成所述时钟信号的时钟信号生成部， 包含于各双稳态电路的所述电位电平维持部包含第二开关元件，该第二开关元件具有与所述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供所述时钟信号的控制端子，当通过所述电源状态检测部检测出所述电源的断开状态时，所述时钟信号生成部使所述时钟信号为所述第一电位或所述第二电位，使得包含于各双稳态电路的所述第二开关元件成为导通状态。
3.根据权利要求2所述的液晶显示装置，其特征在于包含于各双稳态电路的所述电位电平维持部包含多个所述第二开关元件， 所述时钟信号生成部生成多个所述时钟信号，该多个所述时钟信号被分别提供至包含于各所述电位维持部的多个所述第二开关元件的控制端子，当通过所述电源状态检测部检测出所述电源的断开状态时，所述时钟信号生成部使多个所述时钟信号分别为所述第一电位或所述第二电位，使得包含于各电位电平维持部的多个所述第二开关元件成为导通状态。
4.根据权利要求I所述的液晶显示装置，其特征在于所述基准电位生成部包含电平移位电路，该电平移位电路通过转换规定的输入信号的电位电平来向所述基准电位配线提供规定的高电平电位或规定的低电平电位，当通过所述电源状态检测部未检测出所述电源的断开状态时，所述电平移位电路将所述低电平电位作为所述基准电位提供至所述基准电位配线，当通过所述电源状态检测部检测出所述电源的断开状态时，所述电平移位电路将所述高电平电位作为所述基准电位提供至所述基准电位配线。
5.一种液晶显示装置的驱动方法，其特征在于所述液晶显示装置包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与所述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和所述多个视频信号线与所述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与所述第一开关元件的第二导通端子连接的像素电极，其中，所述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，所述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；和在与形成有所述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与所述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，所述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动所述多个扫描信号线，所述驱动方法包含对从外部提供的电源的接通/断开状态进行检测的电源状态检测步骤；和生成所述多个双稳态电路的基准电位的基准电位生成步骤，所述液晶显示装置还包括基准电位配线，该基准电位配线用于向所述多个双稳态电路传送在所述基准电位生成步骤中生成的基准电位，当在所述电源状态检测步骤中检测出所述电源的断开状态时，与各双稳态电路对应的扫描信号线和所述基准电位配线电连接，在所述基准电位生成步骤中，所述基准电位的电平提高至所述第一开关元件成为导通状态的电平。
6.根据权利要求5所述的驱动方法，其特征在于所述驱动方法还包含生成所述时钟信号的时钟信号生成步骤，各双稳态电路包含第二开关元件，该第二开关元件具有与所述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供所述时钟信号的控制端子，当在所述电源状态检测步骤中检测出所述电源的断开状态时，在所述时钟信号生成步骤中使所述时钟信号为所述第一电位或所述第二电位，使得包含于各双稳态电路的所述第二开关元件成为导通状态。
7.根据权利要求6所述的驱动方法，其特征在于各双稳态电路包含多个所述第二开关元件，在所述时钟信号生成步骤中生成多个所述时钟信号，该多个所述时钟信号被分别提供至包含于各双稳态电路的多个所述第二开关元件的控制端子，当在所述电源状态检测步骤中检测出所述电源的断开状态时，在所述时钟信号生成步骤中使多个所述时钟信号分别为所述第一电位或所述第二电位，使得包含于各双稳态电路的多个所述第二开关元件成为导通状态。
8.根据权利要求5所述的驱动方法，其特征在于所述驱动方法还包含电平转换步骤，在该电平转换步骤中，为了向所述基准电位配线提供规定的高电平电位或规定的低电平电位，而对规定的输入信号的电位电平进行转换，在所述电平转换步骤中，当在所述电源状态检测步骤中未检测出所述电源的断开状态时，所述输入信号的电位电平被转换为所述低电平电位，当在所述电源状态检测步骤中检测出所述电源的断开状态时，所述输入信号的电位电平被转换为所述高电平电位。
全文摘要
本发明的目的在于提供一种能够在电源被断开时快速地除去像素形成部内的残留电荷并具备单片栅极驱动器的液晶显示器。在构成栅极驱动器(24)内的移位寄存器的双稳态电路中，设置有薄膜晶体管，该薄膜晶体管具有与栅极总线连接的漏极端子；与传送基准电位(H_SIG_VSS)的基准电位配线连接的源极端子；和被提供使移位寄存器动作的时钟信号(HCK_1、HCK_2)的栅极端子。当电源断开检测部(17)检测出来自外部的电源电压(PW)的供给被断开时，使时钟信号(HCK_1、HCK_2)为高电平，使上述薄膜晶体管为接通状态，并且基准电位切换电路(19)将基准电位(H_SIG_VSS)从栅极断开电位(VGL)切换为栅极接通电位(VGH)。
文档编号G09G3/20GK102598105SQ20108004919
公开日2012年7月18日 申请日期2010年8月27日 优先权日2009年11月4日
发明者太田裕己, 岩本明久, 森井秀树, 水永隆行 申请人:夏普株式会社
液晶显示装置及其驱动方法技术区域本发明涉及具备单片化的栅极驱动器的液晶显示装置及其驱动方法。
背景技术：
一般情况下，有源矩阵式的液晶显示装置具备液晶面板，该液晶面板由夹持液晶层的2块基板构成，在该2块基板中的I块基板中，多个栅极总线(扫描信号线)和多个源极总线(视频信号线)呈格状配置，设置有分别与这些多个栅极总线和多个源极总线的交叉点对应且配置为矩阵状的多个像素形成部。各像素形成部包含作为开关元件的薄膜晶体管(TFT)和用于保持像素值的像素电容等，该薄膜晶体管的栅极端子与通过对应的交差点的栅极总线连接，并且源极端子与通过该交差点的源极总线连接。另外，在上述2块基板中的另一块基板上，设置有共用地设置于上述多个像素形成部的作为相对电极的共用电极。 有源矩阵式的液晶显示装置中，还设置有驱动上述多个栅极总线的栅极驱动器(扫描信号线驱动电路)和驱动上述多个源极总线的源极驱动器(视频信号线驱动电路)。虽然显示像素值的视频信号通过源极总线传达，但各源极总线不能够同时传达显示多行像素值的视频信号。因此，视频信号的往上述的配置为矩阵状的像素形成部内的像素电容的输入只能逐行依次进行。因此，为了使多个栅极总线能够在每个规定的期间依次得到选择，栅极驱动器通过由多段组成的移位寄存器构成。在这种液晶显示装置中，即使用户断开电源，显示也不会立刻清除，会留下类似残影的图像。这是由于装置内的电源被断开时，像素电容中保持的电荷的放电路径被断开，像素形成部内储蓄着残留电荷。另外，如果在像素形成部内储蓄着残留电荷的状态下接通装置的电源，则会基于残留电荷的杂质的偏移而导致发生闪烁等，出现显示品质的下降。因此，作为抑制因断开电源而产生的残留电荷的蓄积的技术，提出有以下的技术。 日本专利特开2004-45785号公报中，公开了电源断开时，通过使全部的栅极总线为选择状态(为接通状态)，使全部的像素形成部内的残留电荷放电的液晶显示装置的发明。国际公开2007/07768号公报中，公开了断开电源时令栅极断开电位(在需要使像素形成部内的开关元件处于断开状态时，提供该开关元件的栅极端子的信号的电位)快速地达到接地电位的液晶显示装置的发明。日本专利特开2007-11346号公报中，公开了通过在断开电源时令栅极断开电位高于接地电位，缩短残留电荷的放电时间的液晶显示装置的发明。先行技术文献专利文献专利文献I :日本专利特开2004-45785号公报专利文献2 :国际公开2007/007768号公报专利文献3 :日本专利特开2007-11346号公报
发明内容
发明要解决的课题
5
近年来，在采用着a-SiTFT液晶面板(薄膜晶体管的半导体层中使用了非晶硅的液晶面板)的液晶显示装置中，栅极驱动器的单片化得到发展。虽然现有技术中，栅极驱动器常常作为IC(Integrated Circuit :集成电路)芯片被装载在构成液晶面板的基板的周边部，但是近年来，在基板上直接形成栅极驱动器的情况逐渐增多。这种栅极驱动器被称为 “单片栅极驱动器”等，具备单片栅极驱动器的面板被称为“栅极驱动器集成面板”。但是，在栅极驱动器集成面板中，作为抑制因断开电源而产生的残留电荷的蓄积的技术，无法采用上述技术。关于这方面，下面会有说明。关于日本专利特开2004-45785号公报公开的技术，作为IC芯片的栅极驱动器 (以下，称为“栅极驱动器IC”)800，其结构一般如图21所示。该栅极驱动器IC800包括 构成逻辑部的低耐压类电路部810 ;和包含对从逻辑部输出的信号的电位电平进行转换的电平移位电路822的高耐压类电路部820。低耐压类电路部810中，包含有移位寄存器812 和OR电路816。对OR电路816的输入端子提供来自移位寄存器812的各段814的输出信号、和用于控制是否使全部的栅极总线为选择状态的信号ALL-ΟΝ。来自OR电路816的输出信号，通过电平移位电路822实施电位的转换。然后，通过电平移位电路822转换电位后的信号作为扫描信号提供至栅极总线。在这样的结构中，通过在电源被断开时，使上述信号 ALL-ON的逻辑电平为高电平，使全部的栅极总线成为选择状态，令全部的像素形成部内的残留电荷放电。但是，在单片栅极驱动器中，对薄膜晶体管的栅极端子施加直流偏压时，该薄膜晶体管的阈值电压偏移。因此，为了防止对薄膜晶体管的栅极端子施加直流偏压，单片栅极驱动器使用置位复位型触发器电路构成。具体而言，单片栅极驱动器内的移位寄存器的一段， 为如图22所示的结构。在这种结构中，如果来自前段的输出信号OUTn-I (后面称为置位信号S)从低电平变化为高电平，则netA(薄膜晶体管TI的栅极端子，薄膜晶体管TB的源极端子，与薄膜晶体管TL的漏极端子相互连接的区域)的电位上升。然后，如果时钟信号CK从低电平变化为高电平，则由于电容器CAP的自举效果，导致netA的电位进一步上升。由此， 对薄膜晶体管TI的栅极端子施加大的电压。结果，根据时钟信号CK的高电平的电位，输出信号OUTn(后述为状态信号Q)的电位能够提高至令栅极总线成为选择状态的电位。这里， 其前提是图22所示的电路成为使用时钟信号CK和电容器CAP的自举电路，输出信号OUTn 的电位在大半的期间维持在低电平。因此，图22所示电路中，没有设置用于生成栅极接通电位(在需要使像素形成部内的开关元件处于接通状态时，提供至该开关元件的栅极端子的信号的电位)的电源。即，在单片栅极驱动器中，不存在使全部的栅极总线处于选择状态的单元(构成要素)。因此，在栅极驱动器集成面板中，无法采用日本专利特开2004-45785 号公报公开的技术。另外，使移位寄存器以2相的时钟信号动作，并且，使输出信号OUTn的电位随时低至栅极断开电位(引向栅极断开电位侧)时，移位寄存器的一段的结构如图8 所示。另外，国际公开2007/007768号公报中公开的技术中，由于a_SiTFT液晶面板中的薄膜晶体管的阈值电压大，即使使栅极断开电位为接地电位，像素形成部内的残留电荷也不会充分放电。另外，日本专利特开2007-11346号公报公开的技术中，栅极驱动器IC中，因以下原因，无法使栅极断开电位高于接地电位。图23是用于说明栅极驱动器IC的内部电路的电位关系的图。此外，图23所示的电位的具体值为一个示例。为了能通过图23充分理解，低耐压类(逻辑类)电路部在接地电位GND与电源电位VCC之间动作，高耐压类电路部在栅极断开电位VGL与栅极接通电位VGH之间动作。通常，由于栅极断开电位VGL会变为比电源电位VCC或接地电位GND低的电位，所以PN寄生元件中只产生逆耐压。因此，通常在PN 寄生元件中电流不流动。但是，如果使栅极断开电位VGL为比电源电位VCC高的电位(如 5V)，则PN寄生元件产生正向电压，电流得以流动。结果，产生栅极驱动器IC的异常动作。但是，在栅极驱动器IC中，扫描信号的输出部成为CMOS结构。S卩，栅极驱动器IC 按下述方式构成，即根据提供COMS的栅极的电压，栅极接通电位VGH或栅极断开电位VGL 的其中一方从输出部输出。因此，采用着栅极驱动器IC的液晶显示装置中，能够将扫描信号维持在低电平。对此，在单片栅极驱动器中，移位寄存器的一段成为图8、图22所示的电路结构。这里，薄膜晶体管TN只在I垂直扫描期间中的特定期间(I行的栅极总线成为选择状态时的期间)，成为接通状态。另外，因为时钟信号在高电平和低电平间反复交替，所以薄膜晶体管TM、TD不会持续地维持在接通状态。即，栅极总线的电位不会固定在低电平。 如上所述，单片栅极驱动器中，虽然能够使栅极断开电位VGL为比接地电位GND高的电位， 但是仅是如此，像素形成部内的残留电荷并不会放电。因此，本发明的目的是提供一种液晶显示装置该液晶显示装置能够抑制接通电源时的显示品质下降，能够快速地除去断开电源时像素形成部内的残留电荷，并具备单片栅极驱动器。用于解决课题的手段本发明的第一方面是一种液晶显示装置，其特征在于，包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与上述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和上述多个视频信号线与上述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与上述第一开关元件的第二导通端子连接的像素电极，其中，上述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，上述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；在与形成有上述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与上述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，上述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动上述多个扫描信号线；电源状态检测部，其对从外部提供的电源的接通/断开状态进行检测；基准电位生成部，其生成上述多个双稳态电路的基准电位；和基准电位配线，其用于向上述多个双稳态电路传送在上述基准电位生成部生成的基准电位，其中，各双稳态电路包含电位电平维持部，该电位电平维持部用于将对应的扫描信号线和上述基准电位配线电连接，使得在该扫描信号线为非选择状态的期间中该扫描信号线的电位电平维持在上述基准电位的电平，当通过上述电源状态检测部检测出上述电源的断开状态时，
包含于各双稳态电路的上述电位电平维持部，将与该各双稳态电路对应的扫描信号线和上述基准电位配线电连接，上述基准电位生成部将上述基准电位的电平提高至上述第一开关元件成为导通状态的电平。本发明的第二方面，在本发明第一方面的基础上还具有以下特征上述液晶显示装置还包括生成上述时钟信号的时钟信号生成部，包含于各双稳态电路的上述电位电平维持部包含第二开关元件，该第二开关元件具有与上述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供上述时钟信号的控制端子，当通过上述电源状态检测部检测出上述电源的断开状态时，上述时钟信号生成部使上述时钟信号为上述第一电位或上述第二电位，使得包含于各双稳态电路的上述第二开关元件成为导通状态。本发明的第三方面，在本发明第二方面的基础上还具有以下特征包含于各双稳态电路的上述电位电平维持部包含多个上述第二开关元件，上述时钟信号生成部生成多个上述时钟信号，该多个上述时钟信号被分别提供至包含于各上述电位维持部的多个上述第二开关元件的控制端子，当通过上述电源状态检测部检测出上述电源的断开状态时，上述时钟信号生成部使多个上述时钟信号分别为上述第一电位或上述第二电位，使得包含于各电位电平维持部的多个上述第二开关元件成为导通状态。本发明的第四方面，在本发明第一方面的基础上还具有以下特征上述基准电位生成部包含电平移位电路，该电平移位电路通过转换规定的输入信号的电位电平来向上述基准电位配线提供规定的高电平电位或规定的低电平电位，当通过上述电源状态检测部未检测出上述电源的断开状态时，上述电平移位电路将上述低电平电位作为上述基准电位提供至上述基准电位配线，当通过上述电源状态检测部检测出上述电源的断开状态时，上述电平移位电路将上述高电平电位作为上述基准电位提供至上述基准电位配线。本发明的第五方面提供一种液晶显示装置的驱动方法，其特征在于上述液晶显示装置包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与上述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和上述多个视频信号线与上述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与上述第一开关元件的第二导通端子连接的像素电极，其中，上述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，上述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；和在与形成有上述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与上述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，上述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动上述多个扫描信号线，
上述驱动方法包含对从外部提供的电源的接通/断开状态进行检测的电源状态检测步骤；和生成上述多个双稳态电路的基准电位的基准电位生成步骤，上述液晶显示装置还包括基准电位配线，该基准电位配线用于向上述多个双稳态电路传送在上述基准电位生成步骤中生成的基准电位，当在上述电源状态检测步骤中检测出上述电源的断开状态时，与各双稳态电路对应的扫描信号线和上述基准电位配线电连接，在上述基准电位生成步骤中，上述基准电位的电平提高至上述第一开关元件成为导通状态的电平。本发明的第六方面，在本发明的第五方面的基础上具有以下特征上述驱动方法还包含生成上述时钟信号的时钟信号生成步骤，各双稳态电路包含第二开关元件，该第二开关元件具有与上述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供上述时钟信号的控制端子，当在上述电源状态检测步骤中检测出上述电源的断开状态时，在上述时钟信号生成步骤中使上述时钟信号为上述第一电位或上述第二电位，使得包含于各双稳态电路的上述第二开关元件成为导通状态。本发明的第七方面，在本发明的第六方面的基础上具有以下特征各双稳态电路包含多个上述第二开关元件，在上述时钟信号生成步骤中生成多个上述时钟信号，该多个上述时钟信号被分别提供至包含于各双稳态电路的多个上述第二开关元件的控制端子，当在上述电源状态检测步骤中检测出上述电源的断开状态时，在上述时钟信号生成步骤中使多个上述时钟信号分别为上述第一电位或上述第二电位，使得包含于各双稳态电路的多个上述第二开关元件成为导通状态。本发明的第八方面，在本发明的第五方面的基础上具有以下特征还包含电平转换步骤，在该电平转换步骤中，为了对上述基准电位配线施加规定的高电平电位或规定的低电平电位，对规定的输入信号的电位电平进行转换，在上述电平转换步骤中，当上述电源状态检测步骤未检测出上述电源的断开状态时，上述输入信号的电位电平被转换为上述低电平电位，如果上述电源状态检测步骤检测出上述电源的断开状态，则上述输入信号的电位电平被转换为上述高电平电位。发明的效果根据本发明的第一方面，在扫描信号线驱动电路内的构成移位寄存器的双稳态电路中设置有电位电平维持部，该电位电平维持部，在与该双稳态电路对应的扫描信号线要成为非选择状态的期间，使该扫描信号线的电位电平维持为基准电位的电平。然后，当检测出电源的断开状态时，扫描信号线与(传送基准电位的)基准电位配线通过电位电平维持部电连接。此外，在检测出电源的断开状态时，基准电位的电平能够被提高至各像素形成部中设置的开关元件成为导通状态时的电平。由此，各扫描信号线成为选择状态，设置于各像素形成部的开关元件成为导通状态。因此，在电源断开时，各像素形成部内的残留电荷能够 快速地放电。结果，能够抑制在再次接通电源时因像素形成部内的残留电荷而产生的显示 品质下降。根据本发明的第二方面，当检测出电源的断开状态时，作为用于使各扫描信号线 成为选择状态的结构要素，使用电位电平维持部，为了将扫描信号线的电位维持在基准电 位的电平，该电位电平维持部通过在现有技术中设计的开关元件实现。因此，能够比较容易 地实现具有与本发明的第一方面相同的效果的液晶显示装置。根据本发明的第三方面，在具备具有基于多个时钟信号进行动作的移位寄存器的 扫描信号线驱动电路的液晶显示装置中，在电源被断开时各像素形成部内的残留电荷能快 速放电，能够抑制在再次接通电源时的显示品质的降低。根据本发明的第四方面，来自电平移位电路的输出信号的电位，作为基准电位，经 由基准电位配线提供至构成移位寄存器的双稳态电路。因此，能够容易地改变向双稳态电 路提供的基准电位的电平，在扫描信号线与基准电位配线通过电位电平维持部电连接时， 能够通过提高基准电位的电平使扫描信号线成为选择状态。另外，在采用单片栅极驱动器 (在与形成有扫描信号线的基板相同的基板上形成的扫描信号线驱动电路)的液晶显示装 置中，在现有的面板的外部设置电平移位电路。因此，即使是将来自电平移位电路的输出信 号用于基准电位的结构，也没有必要增加电路部件等，能够低成本地实现在断开电源时可 快速地除去像素形成部内的残留电荷的液晶显示装置。
图1是用于说明本发明的第一实施方式涉及的有源矩阵式的液晶显示装置中电 源断开时的动作的信号波形图。图2是表示上述第一实施方式中液晶显示装置的整体结构的框图。图3是表示上述第一实施方式中像素形成部的结构的电路图。图4是表示上述第一实施方式中基准电位切换电路的结构的图。图5是用于说明上述第一实施方式中栅极驱动器的结构的框图。图6是表示上述第一实施方式中栅极驱动器内的移位寄存器的结构的框图。图7是用于说明上述第一实施方式中的栅极驱动器的动作的信号波形图。图8是表示上述第一实施方式中，移位寄存器中包含的双稳态电路的结构的电路 图。图9是用于说明上述第一实施方式中，双稳态电路的动作的信号波形图。图10是表示本发明第二实施方式的液晶显示装置的整体结构的框图。图11是表示用于说明上述第二实施方式的效果的图。图12是用于说明上述第二实施方式的效果的图。图13是用于说明上述第二实施方式的变形例的图。图14是表示基于4相的时钟信号动作的移位寄存器的一个结构例的框图。图15是表不基于4相的时钟信号动作的移位寄存器中包含的双稳态电路的结构 的电路图。图16是4相的时钟信号波形图。
图17是用于说明基于4相的时钟信号动作的移位寄存器中包含的双稳态电路的动作的信号波形图。图18是用于说明在显示部的两侧具备栅极驱动器的液晶显示器的框图。图19是用于说明其源极驱动器由I个IC芯片构成的液晶显示装置的框图。图20是用于说明具备一个芯片驱动器的液晶显示装置的框图。图21是表示栅极驱动器IC的一般构成的框图。图22是表示单片栅极驱动器内的移位寄存器的一段的结构的图。图23是用于说明栅极驱动器IC的内部电路中的电位关系的图。
具体实施例方式下面，参照附图，说明本发明的实施方式。〈I.第一实施方式>〈I. I整体结构和动作>图2是表示本发明的第一实施方式涉及的有源矩阵式的液晶显示装置的整体结构的框图。如图2所示,该液晶显示装置包括液晶面板20、PCB(印刷电路基板)10和连接液晶面板20与PCB 10的TAB(Tape Automated Bonding :卷带自动结合)30。在液晶面板20上，形成有用于显示图像的显示部22。显示部22中包含多个(j 条)源极总线(视频信号线)SLl SLj ;多个(i条)栅极总线(扫描信号线)GLl GLi ； 和分别与这些源极总线SLl SLj和栅极总线GLl GLi的交叉点对应地设置的多个(i X j 个)像素形成部。图3是表示像素形成部的结构的电路图。如图3所示，各像素形成部中包含薄膜晶体管(TFT) 220，其栅极端子(控制端子)与通过对应的交叉点的栅极总线GL 连接且其源极端子(第一导通端子)与通过该交叉点的源极总线SL连接；与该薄膜晶体管 220的漏极端子(第二导通端子)连接的像素电极221 ;上述多个像素形成部中共用地设置的共用电极222和辅助电容电极223 ;由像素电极221和共用电极222形成的液晶电容 224 ;和由像素电极221和辅助电容电极223形成的辅助电容225。另外，由液晶电容224和辅助电容225形成像素电容CP。然后，各薄膜晶体管220的栅极端子，从栅极总线GL接收到有效的扫描信号时，该薄膜晶体管220的源极端子根据从源极总线SL接收的视频信号， 在像素电容CP保持显示像素值的电压。在液晶面板20中，如图2所示，形成有驱动栅极总线GLl GLi用的栅极驱动器 24。即，栅极驱动器24单板地形成在构成液晶面板20的玻璃基板上。用于驱动源极总线 SLl SLj的源极驱动器32以IC芯片的状态搭载于TAB30。在PCBlO形成有定时控制器
11、电平移位电路13、电源电路15、电源断开检测部17和基准电位切换电路19。此外，在以下的说明中，将成为栅极驱动器24所包含的移位寄存器动作时的基准的电位(但是在本实施方式中，该电位是可变的)称为“基准电位”。从外部向该液晶显示装置提供水平同步信号HS、垂直同步信号VS、数据启用信号 DE等的定时信号；图像信号DAT ;和电源电压PW。电源电压PW被施加到定时控制器11、电源电路15和电源断开检测部17。并且，在本实施方式中，电源电压PW为3. 3V。电源电路15，基于电源电压PW，生成使栅极总线成为选择状态用的栅极接通电位 VGH和使栅极总线成为非选择状态用的栅极断开电位VGL。将栅极接通电位VGH和栅极断开电位VGL提供至电平移位电路13和基准电位转换电路19。电源断开检测部17输出表示电源电压PW的供给状态(电源的接通/断开状态)的电源状态信号SHUT。电源状态信号 SHUT被提供至定时控制器11和基准电位切换电路19。基准电位切换电路19构成为使用晶体管等实现图4所示的切换开关。即，基准电位切换电路19根据电源状态信号SHUT的电压的大小，将栅极接通电位VGH和栅极断开电位VGL中的任意一个作为基准电位H_SIG_ VSS输出。具体来说，如果电源状态信号SHUT为低电平，则栅极断开电位VGL作为基准电位 H_SIG_VSS输出，如果电源状态信号SHUT为高电平，则栅极接通电位VGH作为基准电位H_ SIG_VSS输出。基准电位H_SIG_VSS，通过基准电位配线传送，而提供至栅极驱动器24。定时控制器11，接收水平同步信号HS、垂直同步信号VS、数据启用信号DE等的定时信号；图像信号DAT ;电源电压PW ;和电源状态信号SHUT，生成数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK、栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1 和第二栅极时钟信号L_CK2。数字视频信号DV、源极启动脉冲信号SSP和源极时钟信号SCK 提供至源极驱动器32，栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2提供至电平移位电路13。另外，在栅极启动脉冲信号L_GSP、第一栅极时钟信号 L_CK1和第二栅极时钟信号L_CK2中，高电平侧的电位为电源电压(3. 3V)PW，低电平侧的电位为接地电位(OV) GND。电平移位电路13，使用从电源电路15提供的栅极接通电位VGH和栅极断开电位 VGL，进行从定时控制器11输出的栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2的电位电平的转换。将经电平移位电路13进行的电位电平的转换后的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2提供至栅极驱动器24。此外，电平移位电路13进行电位电平的转换时，如果第一栅极时钟信号 L.CK1为低电平，则使第一栅极时钟信号H_CK1的电位变成栅极断开电位VGL，如果第一栅极时钟信号L_CK1为高电平，则使第一栅极时钟信号H_CK1的电位变成栅极接通电位VGH。 第二栅极时钟信号L_CK2和栅极启动脉冲信号L_GSP也能够进行同样的转换。源极驱动器32接收从定时控制器11输出的数字视频信号DV、源极启动脉冲信号 SSP和源极时钟信号SCK，对各源极总线SLl SLj施加驱动用的视频信号。栅极驱动器24，基于从电平移位电路13输出的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和从基准电位切换电路19输出的基准电位H_ SIG_VSS,以I垂直扫描期间为周期，反复对各栅极总线GLl GLi施加有效的扫描信号。此外，后面将详细说明该栅极驱动器24。如上所述，通过对各源极总线SLl SLj施加驱动用的视频信号，对各栅极总线 GLl GLi施加扫描信号，基于从外部传送来的图像信号DAT的图像，显示在显示部22中。另外，在本实施方式中，通过电源断开检测部17实现电源状态检查部，通过基准电位切换电路19实现基准电位生成部，通过定时控制器11和电平移位电路13实现时钟信号生成部。〈I. 2栅极驱动器的结构和动作>其次，说明本实施方式中的栅极驱动器24的结构和动作。如图5所示，栅极驱动器24包括具有多段的移位寄存器240。在显示部22中，形成有i行X j行的像素矩阵，按照与这些像素矩阵的各行I对I对应的方式设置有移位寄存器240的各段。此外，移位寄存器240的各段,在各时刻,成为2个状态中的任意一个状态,成为输出显不该状态的信号 (以下，称为“状态信号”)的双稳态电路。另外，从移位寄存器240的各段输出的状态信号， 作为扫描信号提供至对应的栅极总线。图6是表示栅极驱动器24内的移位寄存器240的结构的框图。另外，在图6中，表示有移位寄存器240的第(η-I)段、第η段和第(η+1)段的双稳态电路SRn_l、SRn和SRn+1 的结构。各双稳态电路中，设置有用于接收基准电位VSS、第一时钟CKa、第二时钟CKb、置位信号S和复位信号R的输入端子；和用于输出状态信号Q的输出端子。在本实施方式中，从基准电位切换电路19输出的基准电位H_SIG_VSS作为基准电位VSS被来提供，从电平移位电路13输出的一方的第一栅极时钟信号H_CK I和第二时钟信号H_CK2作为第一时钟CKa被提供，另一方的第一栅极时钟信号H_CK1和第二时钟信号H_CK2作为第二时钟CKb被提供。 另外，从前段输出的状态信号Q作为置位信号S被提供，从下一段输出的状态信号Q作为复位信号R被提供。即，当着眼于第η段时，向第(η-I)行的栅极总线提供的扫描信号OUTn-I 作为置位信号S被提供，向第(η+1)行的栅极总线提供的扫描信号OUTn+1作为复位信号R 被提供。在如上所述的结构中，当对移位寄存器240的第一段提供作为置位信号S的栅极启动脉冲信号H_GSP的脉冲时，根据使占空比的值处于50%左右的第一栅极时钟信号H_ CKl和第二栅极时钟信号H_CK2 (参照图7)，栅极启动脉冲信号H_GSP中包含的脉冲(该脉冲包含于从各段输出的状态信号Q中)从第一段依次传送至第i段。然后，根据该脉冲的传送，从各段输出的状态信号Q依次成为高电平。然后，这些从各段输出的状态信号Q，作为扫描信号OUTl OUTi提供至各栅极总线GLl GLi。由此，如图7所示，在各规定期间依次成为高电平的扫描信号OUTl OUTi被提供至显示部22内的栅极总线GLl GLi。〈I. 3双稳态电路的结构和动作>图8是表示包含于移位寄存器240的双稳态电路的结构(移位寄存器240的第η 段的结构)的电路图。如图8所示，该双稳态电路SRn具备7个薄膜晶体管TI、TB、TL、TN、 TE、TM和TD、电容器CAP和AND电路242。此外，在图8中，对用于接收第一时钟CKa的输入端子附加编号41，对用于接收第二时钟CKb的输入端子附加编号42，对用于接收置位信号S的输入端子附加编号43，对用于接收复位信号R的输入端子附加编号44，对用于输出状态信号Q的输出端子附加编号45。薄膜晶体管TB的源极端子、薄膜晶体管TL的漏极端子、薄膜晶体管TI的栅极端子、薄膜晶体管TE的源极端子与电容器CAP的一端彼此相互连接。并且，为了便于说明，将这些相互连接在一起的区域(配线)称为“netA”。关于薄膜晶体管TI，其栅极端子连接于netA，漏极端子连接于输入端子41，源极端子连接于输出端子45。关于薄膜晶体管TB，其栅极端子和漏极端子连接于输入端子 43 (即为二级管连接)，源极端子连接于netA。关于薄膜晶体管TL，其栅极端子连接于输入端子44，漏极端子连接于netA，源极端子连接于基准电位配线。关于薄膜晶体管TN，其栅极端子连接于输入端子44，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于薄膜晶体管TE，其栅极端子连接于输入端子41，漏极端子连接于输出端子45，源极端子连接于netA。关于薄膜晶体管TM，其栅极端子连接于AND电路242的输出端子，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于薄膜晶体管TD，其栅极端子连接于输入端子42，漏极端子连接于输出端子45，源极端子连接于基准电位配线。关于电容器 CAP，其一端连接于netA，另一端连接于输出端子45。AND电路242构成为向薄膜晶体管TM 的栅极端子提供表示状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积。其次，说明各构成要素的双稳态电路的功能。薄膜晶体管TI，在netA的电位成为高电平时，向输出端子45提供第一时钟CKa的电位。薄膜晶体管TB，在置位信号S成为高电平时，使netA的电位为高电平。薄膜晶体管TL，在复位信号R成为高电平时，使netA的电位为低电平。薄膜晶体管TN，在复位信号R成为高电平时，使状态信号Q (输出端子45) 的电位为低电平。薄膜晶体管TE，在处于接通状态时，使netA的电位和状态信号Q的电位相等。电容器CAP作为用于得到自举效果的电容而发挥功能，该自举效果即随着状态信号 Q的电位的上升而提高netA的电位。AND电路242，向薄膜晶体管TM的栅极端子提供表示状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积的信号。即，在状态信号Q为低电平时，向薄膜晶体管TM的栅极端子提供第一时钟CKa。薄膜晶体管TM，在来自AND电路242的输出信号为高电平时，使状态信号Q的电位为低电平。薄膜晶体管TD，在第二时钟CKb成为高电平时，使状态信号Q的电位为低电平。这些AND电路242、薄膜晶体管TM和薄膜晶体管TD的设置目的在于在与该双稳态电路SRn连接的栅极总线要处于非选择状态的期间中，使状态信号Q的电位电平降低至随时基准电位(在电源电压PW正常供给的期间，基准电位的电平成为栅极断开电位的电平)的电平。换而言之，设置AND电路242、薄膜晶体管TM和薄膜晶体管TD，使得即使状态信号Q的电位电平在极短的时间内稍高于基准电位的电平，当着眼于较长的时间时状态信号Q的电位也维持在基准电位的电平。由此，在本实施方式中，通过AND电路242、薄膜晶体管TM和薄膜晶体管TD实现了电位电平维持部241。然后，参照图9，说明从外部正常供给电源电压PW时的双稳态电路SRn的动作。在该液晶显示装置动作的期间中，向双稳态电路SRn提供使占空比的值为50%左右的第一时钟CKa和第二时钟CKb。另外，在第一时钟CKa和第二时钟CKb中，高电平侧的电位成为栅极接通电位VGH，低电平侧的电位成为栅极断开电位VGL。此外，在以下的说明中，虽然以基准电位VSS与栅极断开电位VGL为相同电位为前提，但基准电位VSS与栅极断开电位VGL 也可以是不同的电位(例如基准电位VSS为-7V，栅极断开电位为-10V)。当到达时刻tl置位信号S从低电平变至高电平时，如图8所示，薄膜晶体管TB成为二极管连接，从而变成接通状态。由此，电容器CAP得到充电，netA的电位由低电平变为高电平。由此，薄膜晶体管TI变成接通状态。这里，在tl t3的期间中，第一时钟CKa成为低电平。因此，在此期间中，状态信号Q维持在低电平。此外，在此期间中，复位信号R成为低电平，因此薄膜晶体管TL维持在断开状态。因此，在此期间中，不会出现netA的电位下降。在时刻t2，置位信号S从高电平变至低电平后，到达时刻t3时，第一时钟CKa从低电平变为高电平。此时，因为薄膜晶体管TI变为接通状态，所以在输入端子41的电位上升的同时，输出端子45的电位也上升。在这里,如图8所不,在netA与输出端子45之间设置有电容器CAP,因此输出端子45的电位上升的同时,netA的电位也上升(netA被引导)。 netA的电位在理想状态下，能上升到栅极接通电位VGH的两倍电位。其结果，对薄膜晶体管
14TI的栅极端子施加大的电压，输出端子45的电位上升至第一时钟CKa的高电平的电位即栅极接通电位VGH。由此，与该双稳态电路SRn的输出端子45连接的栅极总线成为选择状态。另外，在t3 t4的期间中，因为复位信号R为低电平，所以薄膜晶体管TN维持在断开状态，因为第二时钟CKb为低电平，所以薄膜晶体管TD维持在断开状态。此外，在此期间中， 因为状态信号Q为高电平，所以来自AND电路242的输出信号成为低电平，薄膜晶体管TM 成为断开状态。因此，在此期间中，不会存在状态信号Q的电位下降的情况。而且，在t3 t4的期间中，虽然第一时钟CKa为高电平，但因netA的电位成为栅极接通电位VGH的大约两倍的电位，状态信号Q的电位成为栅极接通电位VGH，因此薄膜晶体管TE为断开状态。此外，在此期间中，复位信号R成为低电平，因此薄膜晶体管TL维持在断开状态。因此，在此期间中，不会存在netA的电位下降的情况。当到达时刻t4时，第一时钟CKa从高电平变化为低电平。由此，输入端子41的电位下降的同时，输出端子45的电位即状态信号Q的电位下降。因此，netA的电位也经由电容器CAP而下降。当到达时刻t5时，复位信号R从低电平向高电平变化。由此，薄膜晶体管TL和薄膜晶体管TN成为接通状态。其结果，netA的电位和状态信号Q的电位成为低电平。通过利用移位寄存器240内的各双稳态电路进行如上所述的动作，向显示部22内的栅极总线GLl GLi提供在每个规定期间依次成为高电平的扫描信号OUTl OUTi。另外，在本实施方式中，第一时钟CKa与第二时钟CKb如图9所在每一个规定期间内交替成为高电平。因此，薄膜晶体管TD与薄膜晶体管TM在每一规定期间交替成为接通状态。由此，各栅极总线在每个规定期间(但是，应为选择状态的期间除外)与基准电位配线电连接，在要为非选择状态期间，状态信号Q维持在低电平。〈I. 4电源断开时的动作>以下，参照图I、图2和图8，说明从外部供给的电源电压PW被断开时的液晶显示装置的动作。在图I中表示电源电压PW、电源状态信号SHUT、栅极接通电位VGH、栅极断开电位VGL、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和基准电位H_SIG_VSS的波形。此外，在图I中，编号T-on所示的期间表示电源电压PW正常供给的期间，编号tz所示时刻表示电源电压PW的供给被断开时的时刻，编号T-off所示的期间表示没有供给电源电压PW的期间。在电源电压PW正常供给的期间，从电源电路15向电平移位电路13和基准电位切换电路19提供的栅极接通电位VGH、栅极断开电位VGL各自维持在例如22V、-10V。此外，在此期间中，电源断开检测部17令电源状态信号SHUT维持在低电平(这里指接地电位GND)。 根据该电源状态信号SHUT，基准电位切换电路19使基准电位H_SIG_VSS维持在栅极断开电位VGL。此外，定时控制器11，根据电源状态信号SHUT，使第一栅极时钟信号L_CK1与第二栅极时钟信号L_CK2在每个规定期间交替成为高电平。另外，如上所述，在第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2中，使高电平侧的电位为电源电压PW，低电平侧的电位为接地电位GND。第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2，如上所述，通过电平移位电路13进行电位电平的转换。如上所述，在电源电压PW正常供给的期间，如图I所示，在第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2中，栅极接通电位VGH与栅极断开电位VGL反复交替，在基准电位H_SIG_VSS中，维持在栅极断开电位VGL。
当在时刻tz断开电源电压PW的供给时，如图I所示，栅极接通电位VGH和栅极断开电位VGL逐渐接近接地电位GND。此外，电源断开检测部17，当检测出电源电压PW的供给被断开(电源的断开状态)时，使电源状态信号SHUT为高电平。定时控制器11，当检测出电源状态信号SHUT成为高电平时，使第一栅极时钟信号L_CK1和第二栅极时钟信号L_ CK2为高电平。这些第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2，通过电平移位电路13进行电位电平的转换。此时，第一栅极时钟信号L_CK1和第二栅极时钟信号L_CK2双方都成为高电平，因此第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2变成栅极接通电位VGH。此外，基准电位切换电路19，根据电源状态信号SHUT，将基准电位H_SIG_VSS从栅极断开电位VGL切换至栅极接通电位VGH。如上所述，在电源电压PW的供给被断开的时刻tz，如图I所示，基准电位H_SIG_VSS、第一栅极时钟信号H_CK1和第二栅极时钟信号H_ CK2成为栅极接通电位VGH。当第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2双方都变为栅极接通电位 VGH时，向各双稳态电路(参照图8)提供的第一时钟CKa和第二时钟CKb同时成为高电平。 然后，通过使第二时钟CKb成为高电平，薄膜晶体管TD成为接通状态。此外，因为各栅极总线只在I垂直扫描期间中的少量期间成为选择状态，所以大部分的双稳态电路的状态信号 Q成为低电平。因此，通过使第一时钟CKa成为高电平，在大部分的双稳态电路中，来自AND 电路242的输出信号成为高电平，薄膜晶体管TM成为接通状态。由此，与各双稳态电路连接的栅极总线与传送基准电的基准电位配线电连接。而且,在本实施方式中， 在电源电压PW的供给被断开的时刻tz，基准电位H_SIG_VSS从栅极断开电位VGL上升至栅极接通电位VGH。由此，从各双稳态电路输出的状态信号Q的电位得到提高，在显示部22 内的各像素形成部(参照图4)中，薄膜晶体管220成为接通状态。其结果，使各像素形成部内的残留电荷迅速放电。〈I. 5 效果〉根据本实施方式，在构成栅极驱动器24内的移位寄存器240的双稳态电路中，设置有电位电平维持部241，该电位电平维持部，在与该双稳态电路连接的栅极总线要成为非选择状态的期间，使状态信号Q的电位维持在低电平(严格地说，使状态信号Q的电位电平降低到随时基准电位的电平)。该电位电平维持部241包括向薄膜晶体管TM的栅极端子提供表示逻辑积的信号的AND电路242，该逻辑积是状态信号Q的逻辑反转信号的逻辑值与第一时钟CKa的逻辑值的逻辑积；在来自AND电路242的输出信号成为高电平时，用于电连接栅极总线与基准电位配线的薄膜晶体管TM ;在第二时钟CKb成为高电平时，用于电连接栅极总线与基准电位配线的薄膜晶体管TD。在这样的结构中，当断开来自外部的电源电压 PW的供给时，第一时钟CKa和第二时钟CKb成为高电平。由此，在各双稳态电路中，薄膜晶体管TM和薄膜晶体管TD成为接通状态，栅极总线与基准电位配线成为电连接状态。此外， 当断开来自外部的电源电压PW的供给时，向各双稳态电路提供的基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，各栅极总线成为选择状态，各像素形成部的薄膜晶体管220变为接通状态，因此各像素形成部内的残留电荷快速地放电。结果，即使该液晶显示装置的电源再度接通，也能抑制因像素形成部内蓄积的残留电荷而引起的显示品质的降低。〈2.第二实施方式〉
说明本发明的第二实施方式。另外，详细说明与上述第一实施方式不同的点，简略说明与上述第一实施方式同样的点。〈2. I整体结构和动作>图10是表示本发明的第二实施方式的有源矩阵式液晶显示装置的整体结构的框图。关于液晶面板20和TAB30的结构与上述第一实施方式相同。在PCB50中形成有定时控制器51、电平移位电路53、电源电路55和电源断开检测部57。电源电路55根据电源电压PW生成栅极接通电位VGH和栅极断开电位VGL。向电平移位电路53提供栅极接通电位VGH和栅极断开电位VGL。电源断开检测部57输出表示电源电压PW的供给状态(电源的接通/断开状态)的电源状态信号SHUT。向定时控制器 51提供电源状态信号SHUT。定时控制器51，接收电平同步信号HS、垂直同步信号VS、数据启用信号DE等的定时信号、图像信号DAT、电源电压PW和电源状态信号SHUT，生成数字视频信号DV、源极启动脉冲信号SSP、源极时钟信号SCK、栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS。向源极驱动器32提供数字视频信号DV、源极启动脉冲信号SSP和源极时钟信号SCK，向电平移位电路53提供栅极启动脉冲信号L_GSP、 第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS。另外，在基准电位L_SIG_VSS中，高电平侧的电位为电源电压PW，低电平侧的电位为接地电位GND。电平移位电路53，使用从电源电路55提供的栅极接通电位VGH和栅极断开电位 VGL,对从定时控制器51输出的栅极启动脉冲信号L_GSP、第一栅极时钟信号L_CK1、第二栅极时钟信号L_CK2和基准电位L_SIG_VSS的电位电平进行转换。基于电平移位电路53进行电位电平转换后的栅极启动脉冲信号H_GSP、第一栅极时钟信号H_CK1、第二栅极时钟信号H_CK2和基准电位L_SIG_VSS，提供至栅极驱动器24。另外，在电平移位电路53进行电位电平的转换时，如果基准电位L_SIG_VSS为低电平，则基准电位H_SIG_VSS成为栅极断开电位VGL，如果基准电位L_SIG_VSS为高电平，则基准电位H_SIG_VSS成为栅极接通电位VGH。在源极驱动器32和栅极驱动器24中，进行与上述第一实施方式相同的动作。由此，对各源极总线SLl SLj施加驱动用的视频信号，对各栅极总线GLl SLi施加扫描信号，在显示部22显示基于从外部输入的视频信号DAT的图像。另外，在本实施方式中，通过电源断开检测部57实现电源状态检测部，通过定时控制器51和电平移位电路53实现基准电位生成部和时钟信号生成部。移位寄存器240和双稳态电路是与上述第一实施方式相同的结构(参照图6及图 8)。因此，移位寄存器240的动作和双稳态电路的动作也与上述第一实施方式相同(参照图7和图9)。〈2. 2改变基准电位的方法〉在上述第一实施方式中，使用包括晶体管等的基准电位切换电路19，在栅极断开电位VGL与栅极接通电位VGH之间切换向基准电位配线提供的基准电位H_SIG_VSS的电平。即，在上述第一实施方式中，在断开电源电压PW的供给时，用于提高基准电位H_SIG_ VSS的电平的结构是通过模拟的方式实现的。相对于此，在本实施方式中，用于提高基准电
的电平的结构是通过数字的方式实现的。以下，将就此展开说明。在电源电压PW正常供给的期间，从电源断开检测部57输出的电源状态信号SHUT成为低电平。由此，从定时控制器51向电平移位电路53提供的基准电变为低电平。此处，如上所述，在电平移位电路53进行电位电平的转换时，如果基准电位1^_516_ VSS为低电平，则基准电位H_SIG_VSS成为栅极断开电位VGL。因此，在电源电压PW正常供给的期间，向基准电位配线提供的基准电位H_SIG_VSS成为栅极断开电位VGL。当断开电源电压PW的供给时，从电源断开检测部57输出的电源状态信号SHUT成为高电平。由此，从定时控制器51向电平移位电路53提供的基准电成为高电平。此处，如上所述，在电平移位电路53进行电位电平的转换时，如果基准电位1^16_ VSS为高电平，则基准电位H_SIG_VSS成为栅极接通电位VGH。因此，从电平移位电路53输出的基准电位H_SIG_VSS，从栅极断开电位VGL变化为栅极接通电位VGH。如此，当断开电源电压PW的供给时，向基准电位配线提供的基准电位H_SIG_VSS成为栅极接通电位VGH。另外，当断开电源电压PW的供给时，与上述第一实施方式同样地，第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2成为栅极接通电位VGH。即，在断开电源电压PW的供给时，与上述第一实施方式同样地，基准电位H_SIG_VSS、第一栅极时钟信号H_CK1和第二栅极时钟信号H_CK2成为栅极接通电位VGH (参照图I)。〈2. 3 效果〉根据本实施方式，与上述第一实施方式同样地，当断开来自外部的电源电压PW的供给时，栅极总线与基准电位配线电连接，并且基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，各栅极总线成为选择状态，各像素形成部内的残留电荷得以快速放电。结果，能够抑制因像素形成部内蓄积的残留电荷而产生的显示品质的降低。此外，根据本实施方式，能够比较低成本地实现在断开电源时可快速地除去像素形成部内的残留电荷的液晶显示装置。对此，进行以下说明。在现有的结构中，例如图11 所示，从电源电路75输出的栅极断开电位VGL被作为基准电位VSS提供至移位寄存器740。 此外，在栅极驱动器集成面板中，为了在面板内能得到较高的电压，如图11所示，需要在面板的外部配置电平移位电路73。根据这样的现有的结构，向移位寄存器740提供的基准电位VSS成为固定的电位。在该情况下，即使使图8所示的薄膜晶体管TD、TM处于接通状态， 也不能够提高从各双稳态电路输出的状态信号Q的电位。因此，在本实施方式中，如图12所示，设为来自电平移位电路53的输出信号H_SIG_VSS被作为基准电位VSS提供至移位寄存器240的结构。根据该结构，能够容易地改变向移位寄存器240提供的基准电位VSS的电平，在上述薄膜晶体管TD、TM成为接通状态时，能够提高从各双稳态电路输出的状态信号Q 的电位。此处，如上所述，在栅极驱动器单片面板中，在现有的面板的外部设置有电平移位电路。因此，是将来自电平移位电路的输出信号用于基准电位的结构，也不需增加电路元件等。因此，能够低成本地实现可快速地除去像素形成部内的残留电荷的液晶显示装置。此外，通过使用电平移位电路而使数字处理成为可能，因此能够简单地进行电路的控制。〈2. 4 变形例〉在上述第二实施方式中，虽然设为在断开电源电压PW的供给时向移位寄存器240 提供的基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH，但是本发明并不限定于此。例如，在辅助电容电极223(参照图3)的电位被设定为较高的电位的情况下，当断开电源电压PW的供给时，像素形成部内的薄膜晶体管220的漏极电位大大降低。因此， 即使向栅极总线提供的电位比栅极接通电位VGH还低，也能够成为接通状态。因此，如图13所示，作为从电源电路15向电平移位电路13提供作为比栅极接通电位VGH(例如22V)低的电位的第二栅极接通电位VGH2 (例如10V)的结构，向移位寄存器240提供的基准电位VSS 的电平也可以在断开电源电压PW的供给时从栅极断开电位VGL提高至第二栅极接通电位 VGH2。〈3.其他的结构〉<3. I时钟信号的相数>在上述各实施方式中,移位寄存器240根据2相的时钟信号进行动作,但时钟信号的相数并不限定于2相。以下，说明在具备移位寄存器640的液晶显示装置中适用本发明的例子，该移位寄存器640是基于4相的时钟信号进行动作的移位寄存器。图14是表示根据 4相的时钟信号进行动作的移位寄存器640的一结构例的框图。另外，图14表示从移位寄存器640的第一段到第四段的双稳态电路SRl SR4的结构。在各双稳态电路中，除上述第一实施方式中的输入输出端子之外，还设置有用于接收第三时钟CKc的输入端子和用于接收第四时钟CKd的输入端子。如图14所示，传送至该移位寄存器640的第一 第四栅极时钟信号H_CK1 H_CK4分别提供至各双稳态电路。图15是表示包含于该移位寄存器640 的双稳态电路的结构的电路图。在上述第一实施方式中，通过AND电路242、薄膜晶体管TM 和薄膜晶体管TD实现了用于将状态信号Q的电位维持在低电平的电位电平维持部241 (参照图8)。相对于此，在图15所示的结构中，由与上述第一实施方式同样的结构的薄膜晶体管TD、其栅极端子被提供第三时钟CKc的薄膜晶体管TP和其栅极端子被提供第四时钟CKd 的薄膜晶体管TQ实现了电位电平维持部245。在上述结构中，图16所示的波形的第一 第四栅极时钟信号H_CK1 H_CK4提供至移位寄存器640。由此，各双稳态电路按以下方式动作(参照图17)。当到达时刻tl置位信号S从低电平变为高电平时，薄膜晶体管TB成为接通状态， netA的电位从低电平变为高电平。由此，薄膜晶体管TI成为接通状态。在时刻t2，置位信号S从高电平变为低电平后，达到时刻t3时，第一时钟CKa从低电平变为高电平。由此，根据电容器CAP的自举效果，netA的电位得到提高，对薄膜晶体管TI的栅极端子施加大的电压。结果，状态信号Q的电位成为栅极接通电位VGH。当达到时刻t4第一时钟CKa从高电平变为低电平时，状态信号Q的电位和netA的电位降低。当达到时刻t5复位信号R和第二时钟CKb从低电平变为高电平时，薄膜晶体管TL和薄膜晶体管TD成为接通状态，netA的电位和信号状态Q的电位成为低电平。在时刻t6，第二时钟CKb从高电平变化为低电平之后，到达时刻t7时，第三时钟CKc从低电平向高电平变化。由此，薄膜晶体管TP成为接通状态，状态信号Q的电位被减低至基准电位VSS。在时刻t8，第三时钟CKc从高电平变化为低电平之后，到达时刻t9时，第四时钟CKd从低电平变化为高电平。由此，薄膜晶体管TQ 成为接通状态，状态信号Q的电位被减低至基准电位VSS。此处，当断开从外部供给的电源电压PW时，第一 第四栅极时钟信号H_CK1 H_ CK4全都成为高电平。由此，在各双稳态电路中，薄膜晶体管TD、薄膜晶体管TP和薄膜晶体管TQ成为接通状态。此外，与上述第一和第二实施方式同样地，基准电位VSS的电平从栅极断开电位VGL提高至栅极接通电位VGH。由此，从各双稳态电路输出的状态信号Q的电位得到提高，使各像素形成部内的残留电荷得以快速放电。这样，在具备基于4相的时钟信号进行动作的移位寄存器640的液晶显示装置，也能够适用本发明。
另外，就具备基于4相的时钟信号进行动作的移位寄存器的液晶显示装置而言， 在具备按下述方式构成的移位寄存器的液晶显示装置中，也能够适用本发明，上述移位寄存器的结构方式为，其第奇数段基于图16所示波形的第一栅极时钟信号!1_0(1和第三栅极时钟信号H_CK3进行动作，其第偶数段基于图16所示波形的第二栅极时钟信号H_CK2和第四栅极时钟信号H_CK4进行动作。〈3. 2驱动电路的实现方法〉在上述各实施方式中，举例说明了仅在显示部22的单侧(图2、图10中，是右侧) 具备栅极驱动器24的液晶显示装置，但是本发明并不限定于此。如图18所示，在显示部的两侧(图18中，是左侧和右侧)都具备栅极驱动器24的液晶显示器中，也能够适用本发明。此外，在上述各实施方式中，举例说明了源极驱动器32由多个IC芯片构成的液晶显示装置，但在本发明中并不限定于此。如图19所示，在源极驱动器32由I个IC芯片构成的液晶显示装置中，也能够适用本发明。而且，在具备I芯片驱动器(参照图20)的液晶显示装置中，也能够适用本发明，所谓I芯片驱动器是指不仅源极驱动器32，例如上述第一实施方式中的定时控制器11、电平移位电路13、电源电路15、电源断开检测部17和基准电位切换电路19等也收纳于I个IC芯片中。而且，移位寄存器240的结构并不限定于图6或图14所示的结构，移位寄存器240内的双稳态电路的具体结构也不限定于图8或图16所示的结构。
附图标记说明
11、15 :定时控制器
13、53 :电平移位电路
15、55 :电源电路
17、57 :电源断开检测部
19 :基准电位切换电路
20 :液晶面板
22 :显示部
24 :栅极驱动器(扫描信号线驱动电路)
32 :源极驱动器(视频信号线驱动电路)
220 (像素形成部内的)薄膜晶体管220
240,640 :移位寄存器
241、245 :电位电平维持部
PW:电源电压
SHUT 电源状态信号
VGH :栅极接通电位
VGL :栅极断开电位
L_CK1、H_CK1 :第一栅极时钟信号
L_CK2、H_CK2 :第二栅极时钟信号
L_SIG_VSS、H_SIG_VSS、VSS :基准电位
TB、TD、TE、TI、TL、TM、TN、TP、TQ (双稳态电路内的)薄膜晶体管
CKa :第一时钟
20
CKb :第二时钟S :置位信号R :复位信号Q :状态信号
权利要求
1.一种液晶显示装置，其特征在于，包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号； 与所述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和所述多个视频信号线与所述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与所述第一开关元件的第二导通端子连接的像素电极，其中，所述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，所述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；在与形成有所述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与所述多个扫描信号线1对1地对应的方式设置的多个双稳态电路，所述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动所述多个扫描信号线；电源状态检测部，其对从外部提供的电源的接通/断开状态进行检测； 基准电位生成部，其生成所述多个双稳态电路的基准电位；和基准电位配线，其用于向所述多个双稳态电路传送在所述基准电位生成部生成的基准电位，其中，各双稳态电路包含电位电平维持部，该电位电平维持部用于将对应的扫描信号线和所述基准电位配线电连接，使得在该扫描信号线为非选择状态的期间中该扫描信号线的电位电平维持在所述基准电位的电平，当通过所述电源状态检测部检测出所述电源的断开状态时，包含于各双稳态电路的所述电位电平维持部，将与该各双稳态电路对应的扫描信号线和所述基准电位配线电连接，所述基准电位生成部将所述基准电位的电平提高至所述第一开关元件成为导通状态的电平。
2.根据权利要求1所述的液晶显示装置，其特征在于所述液晶显示装置还包括生成所述时钟信号的时钟信号生成部， 包含于各双稳态电路的所述电位电平维持部包含第二开关元件，该第二开关元件具有与所述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供所述时钟信号的控制端子，当通过所述电源状态检测部检测出所述电源的断开状态时，所述时钟信号生成部使所述时钟信号为所述第一电位或所述第二电位，使得包含于各双稳态电路的所述第二开关元件成为导通状态。
3.根据权利要求2所述的液晶显示装置，其特征在于包含于各双稳态电路的所述电位电平维持部包含多个所述第二开关元件， 所述时钟信号生成部生成多个所述时钟信号，该多个所述时钟信号被分别提供至包含于各所述电位维持部的多个所述第二开关元件的控制端子，当通过所述电源状态检测部检测出所述电源的断开状态时，所述时钟信号生成部使多个所述时钟信号分别为所述第一电位或所述第二电位，使得包含于各电位电平维持部的多个所述第二开关元件成为导通状态。
4.根据权利要求I所述的液晶显示装置，其特征在于所述基准电位生成部包含电平移位电路，该电平移位电路通过转换规定的输入信号的电位电平来向所述基准电位配线提供规定的高电平电位或规定的低电平电位，当通过所述电源状态检测部未检测出所述电源的断开状态时，所述电平移位电路将所述低电平电位作为所述基准电位提供至所述基准电位配线，当通过所述电源状态检测部检测出所述电源的断开状态时，所述电平移位电路将所述高电平电位作为所述基准电位提供至所述基准电位配线。
5.一种液晶显示装置的驱动方法，其特征在于所述液晶显示装置包括多个视频信号线，其用于分别传送表示要显示的图像的多个视频信号；与所述多个视频信号线交叉的多个扫描信号线；多个像素形成部，其和所述多个视频信号线与所述多个扫描信号线的交叉点分别对应地配置为矩阵状，并包含第一开关元件和与所述第一开关元件的第二导通端子连接的像素电极，其中，所述第一开关元件的控制端子与通过对应的交叉点的扫描信号线连接，所述第一开关元件的第一导通端子与通过该交叉点的视频信号线连接；和在与形成有所述多个扫描信号线的基板相同的基板上形成的扫描信号线驱动电路，该扫描信号线驱动电路基于周期性地重复第一电位与第二电位的时钟信号依次输出脉冲，并包含移位寄存器，该移位寄存器包括以与所述多个扫描信号线I对I地对应的方式设置的多个双稳态电路，所述扫描信号线驱动电路基于从该移位寄存器输出的脉冲有选择地驱动所述多个扫描信号线，所述驱动方法包含对从外部提供的电源的接通/断开状态进行检测的电源状态检测步骤；和生成所述多个双稳态电路的基准电位的基准电位生成步骤，所述液晶显示装置还包括基准电位配线，该基准电位配线用于向所述多个双稳态电路传送在所述基准电位生成步骤中生成的基准电位，当在所述电源状态检测步骤中检测出所述电源的断开状态时，与各双稳态电路对应的扫描信号线和所述基准电位配线电连接，在所述基准电位生成步骤中，所述基准电位的电平提高至所述第一开关元件成为导通状态的电平。
6.根据权利要求5所述的驱动方法，其特征在于所述驱动方法还包含生成所述时钟信号的时钟信号生成步骤，各双稳态电路包含第二开关元件，该第二开关元件具有与所述基准电位配线连接的第一导通端子；与和该各双稳态电路对应的扫描信号线连接的第二导通端子；和被提供所述时钟信号的控制端子，当在所述电源状态检测步骤中检测出所述电源的断开状态时，在所述时钟信号生成步骤中使所述时钟信号为所述第一电位或所述第二电位，使得包含于各双稳态电路的所述第二开关元件成为导通状态。
7.根据权利要求6所述的驱动方法，其特征在于各双稳态电路包含多个所述第二开关元件，在所述时钟信号生成步骤中生成多个所述时钟信号，该多个所述时钟信号被分别提供至包含于各双稳态电路的多个所述第二开关元件的控制端子，当在所述电源状态检测步骤中检测出所述电源的断开状态时，在所述时钟信号生成步骤中使多个所述时钟信号分别为所述第一电位或所述第二电位，使得包含于各双稳态电路的多个所述第二开关元件成为导通状态。
8.根据权利要求5所述的驱动方法，其特征在于所述驱动方法还包含电平转换步骤，在该电平转换步骤中，为了向所述基准电位配线提供规定的高电平电位或规定的低电平电位，而对规定的输入信号的电位电平进行转换，在所述电平转换步骤中，当在所述电源状态检测步骤中未检测出所述电源的断开状态时，所述输入信号的电位电平被转换为所述低电平电位，当在所述电源状态检测步骤中检测出所述电源的断开状态时，所述输入信号的电位电平被转换为所述高电平电位。
全文摘要
本发明的目的在于提供一种能够在电源被断开时快速地除去像素形成部内的残留电荷并具备单片栅极驱动器的液晶显示器。在构成栅极驱动器(24)内的移位寄存器的双稳态电路中，设置有薄膜晶体管，该薄膜晶体管具有与栅极总线连接的漏极端子；与传送基准电位(H_SIG_VSS)的基准电位配线连接的源极端子；和被提供使移位寄存器动作的时钟信号(HCK_1、HCK_2)的栅极端子。当电源断开检测部(17)检测出来自外部的电源电压(PW)的供给被断开时，使时钟信号(HCK_1、HCK_2)为高电平，使上述薄膜晶体管为接通状态，并且基准电位切换电路(19)将基准电位(H_SIG_VSS)从栅极断开电位(VGL)切换为栅极接通电位(VGH)。
文档编号G09G3/20GK102598105SQ20108004919
公开日2012年7月18日 申请日期2010年8月27日 优先权日2009年11月4日
发明者太田裕己, 岩本明久, 森井秀树, 水永隆行 申请人:夏普株式会社
最新回复(0)