扫描信号线驱动电路和具有该扫描信号线驱动电路的显示装置的制作方法
专利名称：扫描信号线驱动电路和具有该扫描信号线驱动电路的显示装置的制作方法
技术领域：
本发明涉及显示装置及其驱动电路，详细而言，涉及对配置于显示装置的显示部的扫描信号线进行驱动的包括多个移位寄存器的扫描信号线驱动电路。
背景技术：
近年来，在液晶显示装置中，用于驱动栅极总线(扫描信号线)的栅极驱动器(扫描信号线驱动电路)的单片化正在进展中。以往，栅极驱动器大多作为ICdntegratedCircuit :集成电路)芯片装载于构成液晶面板的基板的周边部，但是近年来，在基本上直接形成栅极驱动器的情况逐渐增多。这种栅极驱动器被称为“单片栅极驱动器”等。具有单片栅极驱动器的液晶显示装置中，作为驱动元件，历来采用使用非晶硅(a-Si)的薄膜晶 体管(以下称为“a-SiTFT”)，但是近年来，实现了采用使用微晶硅(yc-Si)或氧化物半导体(例如IGZ0)的薄膜晶体管。微晶硅或氧化物半导体的迁移率比非晶硅的迁移率大，所以通过采用使用微晶硅或氧化物半导体的薄膜晶体管作为驱动元件，能够实现边框面积的缩小和高精细化。然而，在有源矩阵型的液晶显示装置的显示部，包含多条源极总线(视频信号线)、多条栅极总线、以及与这些多条源极总线和多条栅极总线的交叉点分别对应设置的多个像素形成部。这些像素形成部配置成矩阵状，构成像素阵列。各像素形成部包括栅极端子与通过对应的交叉点的栅极总线连接、并且源极端子与通过该交叉点的源极总线连接的作为开关元件的薄膜晶体管；和用于保持像素电压值的像素电容等。有源矩阵型的液晶显示装置中，还设置有上述栅极驱动器和用于驱动源极总线的源极驱动器(视频信号线驱动电路)。表示像素电压值的视频信号通过源极总线传递，但各源极总线不能将表示多行的像素电压值的视频信号一次性(同吋)传递。因此，对配置成矩阵状的上述像素形成部内的像素电容进行的视频信号的写入(充电)，逐行依次进行。于是，栅极驱动器由包括多级的移位寄存器构成，以使多条栅极总线按每个规定期间依次被选择。移位寄存器的各级，成为在各时刻成为两个状态(第一状态和第二状态)中的任ー个状态并将表示该状态的信号(以下称为“状态信号”。)作为扫描信号输出的双稳态电路。而且，通过从移位寄存器内的多个双稳态电路依次输出有效的扫描信号，如上所述，逐行依次进行对像素电容的视频信号的写入。在现有的显示装置中，双稳态电路例如构成为如图51 (日本特开2006-107692号公报的图I)、图52(日本特开2006-107692号公报的图14)所示。在这些双稳态电路中，当从前ー级发送来的扫描信号Gn-I成为高电平吋，由于晶体管组TGl成为导通状态，所以第ニ节点N2的电位成为低电平。由此，晶体管TG3、TR4成为断开状态。因此，通过扫描信号Gn-I成为高电平，第一节点NI的电位成为高电平，输出电容Cb被充电。该状态吋，时钟CK的电位现于栅极总线。如上所述，在各双稳态电路中，在从前ー级发送来的扫描信号Gn-I成为高电平之后，通过使供给至该双稳态电路的时钟CK的电位为高电平，从移位寄存器内的多个双稳态电路依次输出有效的扫描信号。由此，多条栅极总线逐条依次被驱动。另外，在日本特开2001-52494号公报、日本特开2003-16794号公报、日本特开2005-94335号公报、日本特开2006-106394号公报和日本特开2006-127630号公报中，也公开有设置于显示装置等的移位寄存器(双稳态电路)的结构。现有技术文献专利文献专利文献I :日本特开2006-107692号公报专利文献2 :日本特开2001-52494号公报专利文献3 :日本特开2003-16794号公报 专利文献4 :日本特开2005-94335号公报专利文献5 :日本特开2006-106394号公报专利文献6 :日本特开2006-127630号公报
发明内容
发明要解决的课题然而，根据现有的结构，如下所述缺乏电路动作的稳定性。在图51所示的结构中，通过扫描信号Gn-I从低电平变为高电平，第一节点NI被充电。在此，在扫描信号Gn-I从低电平变为高电平的时刻，第二节点N2的电位成为高电平，所以晶体管TR4成为导通状态。详细而言，即使扫描信号Gn-I从低电平变为高电平，在晶体管组TGl成为导通状态至第二节点N2的电位成为低电平的期间，晶体管TR4也被维持在导通状态。因此，有时对第一节点NI的充电变得不充分。特别是在使电路动作高速化的情况下，充电期间变短，所以对第ー节点NI的充电变得更不充分。其结果是，电路动作变得不稳定。另外，在第一电极与第ー节点NI连接，第二电极被供给时钟CK的晶体管TG2的栅极-漏极间存在寄生电容，所以由时钟CK的波形的变动导致在第一节点NI产生噪声。然后，晶体管组TGl因该噪声而成为导通状态，第二节点N2的电位降低。于是，在第一节点NI的电位要被維持于低电平的期间，晶体管TR4不成为完全的导通状态，第一节点NI的电位不再被維持于低电平。第一节点NI的电位的上升和第二节点N2的电位的降低正反馈地发生，电路动作变得不稳定。另外，在图52所示的结构中，晶体管组TGl的栅极端子不与第一节点NI连接。因此，在扫描信号Gn成为高电平的期间中，晶体管组TGl变为导通状态，第二节点N2的电位不会降低。在扫描信号Gn成为高电平的期间中，由晶体管TG3、TR4的栅扱-漏极间的寄生电容的存在导致第二节点N2的电位上升。由此，晶体管TR4略微成为导通状态，在第一节点NI的电位要被維持在高电平的期间，该第一节点NI的电位降低。其结果是，电路动作变得不稳定。于是，本发明的目的在于，在单片栅极驱动器中提高电路动作的稳定性。用于解决课题的方案本发明的第一方面是ー种扫描信号线驱动电路，其特征在于上述扫描信号线驱动电路为显示装置的扫描信号线驱动电路，上述扫描信号线驱动电路驱动配置于显示部的多个扫描信号线，
上述扫描信号线驱动电路具有移位寄存器，该移位寄存器包含彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，上述多个双稳态电路的输出信号依次成为有效，各双稳态电路具有第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号；第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号；第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动上述扫描信号线的扫描信号，且与上述扫描信号线连接；第一输出控制用开关元件，该第一输出控制用开关元件的第二电极被供给上述多 个时钟信号之一，该第一输出控制用开关元件的第三电极与上述第一输出节点连接；第一节点接通用开关元件，其用于基于上述置位信号，使与上述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，上述第一个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第一个第一节点关断用开关元件用于使上述第一节点的电平向断开电平变化，上述第一个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且上述第一个第一输出节点关断用开关元件用于使上述第一输出节点的电平向断开电平变化；第一个第二节点接通用开关元件，其用于基于上述复位信号，使与上述第一个第一节点关断用开关元件和上述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化；第一个第二节点关断用开关元件，上述第一个第二节点关断用开关元件的第一电极与上述第一输入节点连接，上述第一个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，上述第一个第二节点关断用开关元件基于上述置位信号使上述第二节点的电平向断开电平变化；和电容元件,上述电容元件的一端与上述第二节点连接，电容元件的另一端与上述第一输入节点连接。本发明的第二方面，在本发明的第一方面的基础上，其特征在于当设上述电容元件的电容值为C2、上述第一个第二节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C3、上述第一个第一节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C5、上述第一个第一输出节点关断用开关元件的第ー电扱-第二电极间的寄生电容的电容值为C6时，满足下式C2 彡 C5+C6-C3。本发明的第三方面，在本发明的第一方面的基础上，其特征在于在各双稳态电路中，在上述第一节点要被維持在断开电平的期间，上述第二节点的电位被维持在高电平的直流电源电位。
本发明的第四方面，在本发明的第一方面的基础上，其特征在于包含于各双稳态电路中的开关元件，是包括作为第一电极的栅极电极、作为第二电极的漏极电极和作为第三电极的源极电极的薄膜晶体管，上述电容元件形成于上述薄膜晶体管的栅极电极与源极电极之间。本发明的第五方面，在本发明的第四方面的基础上，其特征在于上述电容元件和上述第一个第二节点关断用开关元件以彼此相邻的方式配置，上述电容元件的一端侧，由构成作为薄膜晶体管的上述第一个第二节点关断用开关元件的漏极电极的金属膜形成，上述电容元件的另一端侧，由构成上述第一个第二节点关断用开关元件的栅极电 极的金属膜形成。本发明的第六方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有上述第一个第一节点关断用开关元件，上述第一个第一节点关断用开关元件的第三电极，与上述第一输出节点连接。本发明的第七方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第二节点关断用开关元件，上述第二个第二节点关断用开关元件的第一电极与上述第一输出节点连接，上述第二个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第八方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第一输出节点关断用开关元件，上述第二个第一输出节点关断用开关元件的第一电极与上述第二输入节点连接，上述第二个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第二个第一输出节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第九方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第一节点关断用开关元件，上述第二个第一节点关断用开关元件的第一电极与上述第二输入节点连接，上述第二个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第二个第一节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第十方面，在本发明的第一方面的基础上，其特征在于上述第一节点接通用开关元件是具有多沟道结构的薄膜晶体管。本发明的第^ 方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有上述第一个第一节点关断用开关元件，上述第一个第一节点关断用开关元件是具有多沟道结构的薄膜晶体管。本发明的第十二方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有第二输出节点，其用于输出该各双稳态电路的输出信号作为控制该各双稳态电路以外的双稳态电路的动作的其他级控制信号；和第二输出控制用开关元件，上述第二输出控制用开关元件的第一电极与上述第一节点连接，上述第二输出控制用开关元件的第二电极与上述第一输出控制用开关元件的第ニ电极连接，上述第二输出控制用开关元件的第三电极与上述第二输出节点连接，从各双稳态电路输出的上述其他级控制信号，作为上述复位信号被供给至该各双稳态电路之前的级的双稳态电路。本发明的第十三方面，在本发明的第十二方面的基础上，其特征在于从各双稳态电路输出的上述其他级控制信号，还作为上述置位信号被供给至该各双稳态电路之后的级的双稳态电路。本发明的第十四方面，在本发明的第十二方面的基础上，其特征在于上述第一个第二节点接通用开关元件的第二电极，被供给上述多个时钟信号中与被供给至上述第一输出控制用开关元件的第二电极的信号不同的信号。
本发明的第十五方面，在本发明的第十二方面的基础上，其特征在于上述第一输出控制用开关元件的第二电极被供给直流电源电位来代替上述多个时钟信号之一。本发明的第十六方面，在本发明的第十五方面的基础上，其特征在于当设上述多个时钟信号的振幅电压为VCK、以上述多个时钟信号的低电平侧的电位为基准上述扫描信号线被驱动时的上述扫描信号的电压为VGH时，满足下式VGH 彡 VCK 彡 VGH/2。本发明的第十七方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第三输入节点，其用于接收从外部发送来的信号作为清零信号；和第二个第二节点接通用开关元件，其用于基于上述清零信号，使上述第二节点的电平向导通电平变化。本发明的第十八方面，在本发明的第十七方面的基础上，其特征在于上述多个双稳态电路的最后ー级的双稳态电路，被供给上述清零信号作为上述复位信号。本发明的第十九方面，在本发明的第十七方面的基础上，其特征在于各双稳态电路还具有第四输入节点，其用于接收从外部发送来的信号作为刷新信号；和第二节点电平降低用开关元件，其用于基于上述刷新信号，使上述第二节点的电平向比断开电平低的电平变化。本发明的第二十方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有第三输入节点，其用于接收从外部发送来的信号作为清零信号；第二个第二节点接通用开关元件，其用于基于上述清零信号，使上述第二节点的电平向导通电平变化；和第二节点电平降低用开关元件，其用于基于上述清零信号，使上述第二节点的电平向比断开电平低的电平变化。本发明的第二^ 方面，在本发明的第一方面的基础上，其特征在于包含于各双稳态电路中的开关元件全部为同一沟道的薄膜晶体管。本发明的第二十二方面，是ー种显示装置，其特征在于
包括上述显示部，并具有本发明的第一方面的扫描信号线驱动电路。本发明的第二十三方面是ー种驱动方法，其特征在于上述驱动方法为利用扫描信号线驱动电路驱动配置于显示部的多个扫描信号线的方法，上述扫描信号线驱动电路具有移位寄存器，该移位寄存器包括具有第一状态和第二状态且彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，上述多个双稳态电路的输出信号依次成为有效，上述驱动方法对于各双稳态电路包括第一驱动步骤，使该双稳态电路成为用于使该双稳态电路从上述第二状态变化为上述第一状态的预备状态；第二驱动步骤，使该双稳态电路从上述预备状态变化为上述第一状态；和第三驱动步骤，使该双稳态电路从上述第一状态变化为上述第二状态，各双稳态电路具有第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号；第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号；第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动上述扫描信号线的扫描信号，且与上述扫描信号线连接；第一输出控制用开关元件，上述第一输出控制用开关元件的第二电极被供给上述多个时钟信号之一，上述第一输出控制用开关元件的第三电极与上述第一输出节点连接；第一节点接通用开关元件，其用于基于上述置位信号，使与上述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，上述第一个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第一个第一节点关断用开关元件用于使上述第一节点的电平向断开电平变化，上述第一个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且上述第一个第一输出节点关断用开关元件用于使上述第一输出节点的电平向断开电平变化；第一个第二节点接通用开关元件，其用于基于上述复位信号，使与上述第一个第一节点关断用开关元件和上述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化；第一个第二节点关断用开关元件，上述第一个第二节点关断用开关元件的第一电极与上述第一输入节点连接，上述第一个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，上述第一个第二节点关断用开关元件基于上述置位信号使上述第二节点的电平向断开电平变化；和电容元件,上述电容元件的一端与上述第二节点连接,上述电容元件的另一端与上述第一输入节点连接，关于各双稳态电路，
在上述第一驱动步骤中，上述置位信号从上述第二电平变化为上述第一电平，由此上述第一节点接通用开关元件成为导通状态，在上述第二驱动步骤中，上述置位信号从上述第一电平变化为上述第二电平，由此上述第一节点接通用开关元件成为断开状态，并且上述多个时钟信号中被供给至上述第一输出控制用开关元件的第二电极的信号从第二电平变化为上述第一电平，由此上述第一节点的电平变化，在上述第三驱动步骤中，上述复位信号从上述第二电平变化为上述第一电平，由此上述第一个第二节点关断用开关元件成为导通状态。发明效果根据本发明的第一方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于置位信号使第二节点的电平向断开电平变化的第一个第二节点关断用 开关元件。因此，通过置位信号的电位变化(例如，在采用n沟道型的薄膜晶体管作为开关元件的情况下，置位信号的电位从低电平变化为高电平)，第二节点的电位直接向断开电平变化。另外，由于第一个第一节点关断用开关元件的第一电极与第二节点连接，所以当第二节点的电位变为断开电平时第一个第一节点关断用开关元件成为断开状态。如上所述，在第一节点的电位要为导通电平的期间(置位期间)，第二节点的电位迅速成为断开电平，第ー个第一节点关断用开关元件成为断开状态，所以不会妨碍第一节点的电位的从断开电平向导通电平的变化。其结果是，与现有结构相比，电路动作的稳定性提高。另外，根据本发明的第一方面，关于用于使第一节点的电位成为断开电平的第二节点，由于没有采用“通过第一节点的电位成为导通电平，第二节点的电位成为断开电平”的结构，所以即使在第一节点产生噪声，第二节点的电位也不会受到该噪声的影响。因此，在第一节点的电位要被維持在断开电平的期间(通常动作期间)，第二节点的电位被維持在导通电平，能够抑制在第一节点产生大的噪声。另外，在置位期间第一输入节点-第二节点间的电容元件被充电，所以在第一节点的电位要充分被維持在导通电平的期间(选择期间)，通过使置位信号的电位向与置位期间时的变化方向相反的方向变化，能够将第二节点的电位被維持在断开电平。因此，即使由开关元件的寄生电容导致第二节点的电位发生变动，第二节点的电位也被維持在断开电平，在选择期间第一节点的电位降低受到抑制，由此，能够确保电路动作的稳定性。而且，根据本发明的第一方面，在通常动作期间，因置位信号和复位信号产生的噪声的影响而在第一个第二节点关断用开关元件和第一个第二节点接通用开关元件发生电流漏泄而可能使第二节点的电位发生变动，但通过在置位期间对电容元件充电，由这种电流漏泄导致的第二节点的电位的变动得到抑制。进一歩，与现有结构相比，能够实现不增加必要电路元件、具有动作的稳定性优异的移位寄存器的扫描信号线驱动电路。根据本发明的第二方面，电容元件的电容值为由从“第二电极与选择期间中电平向导通电平变化的节点连接、第一电极与第二节点连接的开关元件的第一电扱-第二电极间的寄生电容的电容值之和”減少“第一电极与选择期间中电平向断开电平变化的节点连接、第二电极与第二节点连接的开关元件的第一电扱-第二电极间的寄生电容的电容值”而得的值以上。因此，在选择期间，能够可靠地抑制第二节点的电位成为导通电平。根据本发明的第三方面，能够实现使用阈值移动小的薄膜晶体管(微晶硅、氧化物半导体等)作为开关元件的结构的合适的扫描信号线驱动电路。根据本发明的第四方面，利用已有的构成要素，能够在第一输入节点-第二节点间具有电容元件。根据本发明的第五方面，通过在第一输入节点-第二节点间具有电容元件，能够抑制配线面积、安装面积的増大。由此，能够实现面板的窄边框化。另外，由于能够降低配线负载，所以提高了电路动作的可靠性。根据本发明的第六方面，第一个第一节点关断用开关元件的第三电极被供给来自双稳态电路的输出信号的电位。因此，能够使选择期间的第一个第一节点关断用开关元件的第二电扱-第三电极间的电压变得比较小。由此，能够抑制从第一节点经过第一个第一节点关断用开关元件流出电荷。其结果是，在选择期间能够将第一节点的电位可靠地被维持在高电平，能够有效地提高电路动作的稳定性。另外，由于第一节点的关断的定时比第一·输出节点的关断的定时晚，所以使利用第一输出控制用开关元件的第一输出节点关断的动作变强，能够更迅速地进行第一输出节点的关断。由此，电路能够高速动作。根据本发明的第七方面，第二个第二节点关断用开关元件的第一电极，与用于输出扫描信号的第一输出节点连接。因此，在选择期间，第二个第二节点关断用开关元件成为导通状态。另外，第二个第二节点关断用开关元件的第二电极与第二节点连接，第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。因此，选择期间中第二节点的电位被拉向断开电平。如上所述，在选择期间能够将第二节点的电位可靠地被維持在断开电平，能够有效地提高电路动作的稳定性。根据本发明的第八方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于复位信号使第一输出节点的电平向断开电平变化的第二个第二节点关断用开关元件。因此，通过复位信号的电位变化(例如，在采用n沟道型的薄膜晶体管作为开关元件的情况下，复位信号的电位从低电平变化为高电平)，第一输出节点的电位直接向断开电平变化。另外，在第一输出节点的电位要从导通电平变化为断开电平的期间(复位期间)，两个开关元件(第一个第一输出节点关断用开关元件、第二个第一输出节点关断用开关元件)发挥作用以使第一输出节点的电位降低。因此，即使在扫描信号线的负载电容大的情况下，在复位期间也能够使第一输出节点的电位迅速成为断开电平，能够抑制来自第一输出节点的异常脉冲的输出。根据本发明的第九方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于复位信号使第一节点的电平向断开电平变化的第二个第一节点关断用开关元件。因此，通过复位信号的电位变化，第一节点的电位直接向断开电平变化。另外，在复位期间，两个开关元件(第一个第一节点关断用开关元件、第二个第一节点关断用开关元件)发挥作用以使第一节点的电位降低。因此，即使在使电路高速动作的情况下，也能够在复位期间使第一节点的电位可靠地成为断开电平，提高电路动作的稳定性。根据本发明的第十方面，置位期间的第一节点的电位上升较小，第一个第一节点接通用开关元件的断开电流较小。因此，选择期间结束时刻的第一节点的电位，維持输出控制所需的电位，并且是较低的值。由此，供给至第一输出控制用开关元件的第一电极的电压降低，能够抑制第一输出控制用开关元件的破坏。另外，由于来自第一节点的电流漏泄受到抑制，所以电路动作的稳定性提闻。
根据本发明的第十一方面，第一个第一节点关断用开关元件的断开电流变得较小。因此，在采用漏泄电流大的薄膜晶体管作为开关元件的情况下，也能够在选择期间充分地提高第一输出节点的电位，并且能够在复位期间使第一输出节点的电位迅速降低。根据本发明的第十二方面，关于移位寄存器的各双稳态电路，用于驱动与该各双稳态电路对应的扫描信号线的信号，与用于控制该各双稳态电路的前ー级的双稳态电路的动作的信号是不同的信号。因此，能够减小各双稳态电路中复位信号的波形变钝。由此，即使在扫描信号线的负载电容大的情况下，各双稳态电路中基于复位信号的动作也能够迅速进行，能够提高电路动作的可靠性。根据本发明的第十三方面，关于移位寄存器的各双稳态电路，用于驱动与该各双稳态电路对应的扫描信号线的信号，与用于控制该各双稳态电路的前ー级和后ー级的双稳态电路的动作的信号是不同的信号。因此，能够减小各双稳态电路中置位信号和复位信号的波形变钝。由此，即使在扫描信号线的负载电容大的情况下，各双稳态电路中基于置位信号的动作和基于复位信号的动作也能够迅速进行，能够提高电路动作的稳定性。 根据本发明的第十四方面，由于第一个第二节点接通用开关元件的第二电极被供给时钟信号，所以电源电压成为第一个第二节点接通用开关元件的电荷供给源。另外，施加到第二输入节点的负载降低。因此，从第二输入节点向第二节点的电荷的流动受到抑制，第ニ输入节点的电位迅速变化。而且，与本发明的第十二方面同样，复位信号的波形变钝也变小。由此，复位期间结束后的期间的第二节点的电位降低受到抑制。根据本发明的第十五方面，由于第一输出控制用开关元件的第二电极被供给直流电源电位，所以从第一输出节点的电位的断开电平向导通电平的变化在置位期间开始。因此，在选择期间扫描信号线迅速成为选择状态，能够充分确保对像素电容的充电时间。另夕卜，与对第一输出控制用开关元件的第二电极供给时钟信号的结构相比，施加到时钟信号用配线的负载降低。因此，能够降低时钟信号的波形变钝的产生，并且降低消耗电力。根据本发明的第十六方面，在选择期间使扫描信号的电位充分地成为导通电平，并且能够得到降低消耗电カ的效果。根据本发明的第十七方面，通过在移位寄存器的动作开始前基于清零信号使第二个第二节点接通用开关元件成为导通状态，在移位寄存器的动作开始时刻在所有双稳态电路中第一节点的电位和第一输出节点的电位成为断开电平，电路动作的稳定性提高。根据本发明的第十八方面，能够削减信号数，并且得到与本发明的第十七方面相同的效果。根据本发明的第十九方面，通过基于刷新信号使第二节点电平降低用开关元件成为导通状态，能够使第二节点的电平成为比断开电平低的电平。因此，能够抑制第一电极与第二节点连接的开关元件(第一个第一节点关断用开关元件、第一个第一输出节点关断用开关元件)的阈值移动。根据本发明的第二十方面，不使用刷新信号，就能够得到与本发明的第十九方面相同的效果。根据本发明的第二十一方面，能够降低扫描信号线驱动电路的制造成本。根据本发明的第二十二方面，实现具有得到与本发明的第一方面相同效果的扫描信号线驱动电路的显示装置。
图I是表示本发明的第一实施方式的液晶显示装置的栅极驱动器内的移位寄存器中包含的双稳态电路的结构的电路图。图2是表示上述第一实施方式中液晶显示装置的整体结构的框图。图3是用于说明上述第一实施方式中栅极驱动器的结构的框图。图4是用于表示上述第一实施方式中栅极驱动器内的移位寄存器的结构的框图。图5是用于说明上述第一实施方式中栅极驱动器的动作的信号波形图。图6是用于说明上述第一实施方式中双稳态电路的动作的信号波形图。图7是表示上述第一实施方式中第一节点的电位和第二节点的电位的变化的信号波形图。
图8是表示图51所示的现有结构中第一节点的电位和第二节点的电位的变化的信号波形图。图9是表示图52所示的现有结构中第一节点的电位和第二节点的电位的变化的信号波形图。图10是表示上述第一实施方式的第一变形例的薄膜晶体管Ml附近的结构的图。图11是用于说明上述第一实施方式的第一变形例中双稳态电路的动作的信号波形图。图12是表示上述第一实施方式的第一变形例中栅极驱动器内的移位寄存器的结构的框图。图13是表示上述第一实施方式的第二变形例的薄膜晶体管Ml附近的结构的图。图14是表示上述第一实施方式的第三变形例的薄膜晶体管M7附近的结构的图。图15是表示上述第一实施方式的第四变形例的薄膜晶体管M7附近的结构的图。图16是表示上述第一实施方式的第五变形例的薄膜晶体管M7附近的结构的图。图17是表示上述第一实施方式的第六变形例的薄膜晶体管M3附近的结构的图。图18是表示上述第一实施方式的第七变形例的薄膜晶体管M3附近的结构的图。图19是形成有栅极驱动器和像素电路等的阵列基板的局部截面图。图20是用于说明上述第一实施方式中电容器CAP2的优选配置的电路图。图21是表示本发明的第二实施方式的双稳态电路的结构的电路图。图22是表示本发明的第三实施方式的双稳态电路的结构的电路图。图23是表示本发明的第四实施方式的双稳态电路的结构的电路图。图24是表示上述第四实施方式中状态信号的电位变化的模拟结果的图。图25是表示上述第四实施方式的变形例的双稳态电路的结构的电路图。图26是表示本发明的第五实施方式的双稳态电路的结构的电路图。图27是表示上述第五实施方式中第一节点的电位变化的模拟结果的图。图28是表示上述第五实施方式的变形例的双稳态电路的结构的电路图。图29是关于上述第五实施方式的变形例的、在图25所示的结构中将薄膜晶体管Mll多栅极化时的电路图。图30是表示本发明的第六实施方式的双稳态电路的结构的电路图。
图31是表示上述第六实施方式中栅极驱动器内的移位寄存器的结构的框图。图32是表示上述第六实施方式的第一变形例中栅极驱动器内的移位寄存器的结构的框图。图33是表示上述第六实施方式的第二变形例的双稳态电路的结构的电路图。图34是表示上述第六实施方式的第二变形例中栅极驱动器内的移位寄存器的结构的框图。图35是表示上述第六实施方式的第三变形例的双稳态电路的结构的电路图。图36是用于说明上述第六实施方式的第三变形例中双稳态电路的动作的信号波形图。
图37是表示本发明的第七实施方式的双稳态电路的结构的电路图。图38是表示上述第七实施方式中栅极驱动器内的移位寄存器的结构的框图。图39是用于说明上述第七实施方式中双稳态电路的动作的信号波形图。图40是表示上述第七实施方式中将栅极结束脉冲(gate end pulse)信号用作清零信号(clear signal)时的栅极驱动器内的移位寄存器的结构的框图。图41是用于说明上述第七实施方式中将栅极结束脉冲信号用作清零信号时的优选驱动方法的信号波形图。图42是表示上述第七实施方式的第一变形例的双稳态电路的结构的电路图。图43是用于说明上述第七实施方式的第一变形例中双稳态电路的动作的信号波形图。图44是表示上述第七实施方式的第二变形例的双稳态电路的结构的电路图。图45是用于说明上述第七实施方式的第二变形例中双稳态电路的动作的信号波形图。图46是表示第一參考例的双稳态电路的结构的电路图。图47是用于说明第一參考例中双稳态电路的动作的信号波形图。图48是用于说明第一參考例中电容器CAP2的优选配置的电路图。图49是表示第二參考例的双稳态电路的结构的电路图。图50是用于说明第二參考例中双稳态电路的动作的信号波形图。图51是表示现有的显示装置中移位寄存器中包括的双稳态电路的结构的一例的电路图。图52是表示现有的显示装置中移位寄存器中包括的双稳态电路的结构的另ー个例子的电路图。
具体实施例方式以下，參照附图对本发明的实施方式进行说明。另外，在以下说明中，薄膜晶体管的栅极端子(栅极电极)相当于第一电极，漏极端子(漏极电极)相当于第二电极，源极端子(源极电极)相当于第三电极。另外，将设置在双稳态电路内的薄膜晶体管全部作为n沟道型的薄膜晶体管来进行说明。〈I.第一实施方式〉〈I. I整体结构和动作>
图2是表示本发明的第一实施方式的有源矩阵型的液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置具有电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、栅极驱动器(扫描信号线驱动电路)400、共用电极驱动电路500和显不部600。其中，棚极驱动器400使用非晶娃、多晶娃、微晶娃、氧化物半导体(例如IGZ0)等，形成在包含显示部600的显示面板上。即，在本实施方式中，栅极驱动器400和显示部600形成在同一基板(作为构成液晶面板的两块基板中的ー块基板的阵列基板)上。在显示部600形成有像素电路，该像素电路包括多条(j条)源极总线(视频信号线)SLl SLj、多条(i条)栅极总线(扫描信号线)GLl GLi、以及与这些源极总线SLl SLj和栅极总线GLl GLi的交叉点分别对应设置的多个(iX j个)像素形成部。上述多个像素形成部配置成矩阵状，构成像素阵列。各像素形成部包括栅极端子与通过对应的交叉点的栅极总线连接、并且源极端子与通过该交叉点的源极总线连接的作为开关元件的薄膜晶体管(TFT)60 ;与该薄膜晶体管60的漏极端子连接的像素电极；作为与上述多个像素形成部共用地设置的对置电极的共用电极Ec ;和被夹持在共用地设置于上述多个 像素形成部的像素电极与共用电极Ec之间的液晶层。而且，通过由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。另外，通常为了在像素电容Cp中可靠地保持电压而与液晶电容并联地设置有辅助电容，但由于辅助电容与本发明没有直接的关系，所以省略对其的说明和图示。电源100对DC/DC转换器110、显示控制电路200和共用电极驱动电路500供给规定的电源电压。DC/DC控制器110，从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，将其供给到源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec供给规定的电位Vcom。显示控制电路200接收从外部发送来的图像信号DAT和水平同步信号、垂直同步信号等定时信号组TG，输出数字视频信号DV和用于控制显示部600的图像显示的源极起动脉冲信号SSP、源极时钟信号SCK、锁存选通(latch strobe)信号LS、栅极起动脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK。另外,在本实施方式中,栅极时钟信号GCK如后所述包括2相的时钟信号GCKl (以下称为“第一栅极时钟信号”)和GCK2(以下称为“第二栅极时钟信号”)。另外，栅极时钟信号GCK由电源电压生成，其高电平侧的电位为VDD，低电平侧的电位为VSS。源极驱动器300接收从显示控制电路200输出的数字视频信号DV、源极起动脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对各源极总线SLl SLj施加驱动用视频信号S(I) S(j)。栅极驱动器400基于从显示控制电路200输出的栅极起动脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK，以I垂直扫描期间为周期反复对各栅极总线GLl GLi施加有效的扫描信号GOUT (I) GOUT (i)。另外，对该栅极驱动器400的详细说明在后面叙述。如上所述，通过对各源极总线SLl SLj施加驱动用视频信号S(I) S (j)，对各栅极总线GLl GLi施加扫描信号GOUT(I) GOUT (i)，将基于从外部发送来的图像信号DAT的图像显示在显示部600上。
〈I. 2栅极驱动器的结构和动作>接着，參照图3 图5，对本实施方式的栅极驱动器400的结构和动作的概要进行说明。如图3所示，栅极驱动器400具有包含多级的移位寄存器410。在显示部600形成有i行X j列的像素矩阵的部位，以与这些像素矩阵的各行ー对一地对应的方式设置有移位寄存器410的各级。另外，移位寄存器410的各级，成为在各时刻成为两个状态(第一状态和第二状态)中的任一个状态并输出表示该状态的信号(以下称为“状态信号”。)的双稳态电路。像这样，该移位寄存器410包括i个双稳态电路40 (I) 40 (i)。另外，在本实施方式中，当双稳态电路成为第一状态时，从该双稳态电路输出高电平(H电平)的状态信号，当双稳态电路成为第二状态时，从该双稳态电路输出低电平(L电平)的状态信号。另外，在下述中，将从双稳态电路输出高电平的状态信号、对与该双稳态电路对应的栅极总线施加高电平的扫描信号的期间称为“选择期间”。图4是表示栅极驱动器400内的移位寄存器410的结构的框图。如上所述，该移位寄存器410包括i个双稳态电路40(1) 40(i)。在各双稳态电路中设置有用于接收时钟信号CK(以下称为“第一时钟”)的输入端子；用于接收低电平的直流电源电位VSS(将该电位的大小称为“VSS电位”)的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；和用于输出状态信号Q的输出端子。对移位寄存器410供给作为2相的时钟信号的第一栅极时钟信号GCKl和第二栅极时钟信号GCK2,作为栅极时钟信号GCK。第一栅极时钟信号GCKl和第二栅极时钟信号GCK2，如图5所示，彼此相位错开I水平扫描期间，均仅在2水平扫描期间中的I水平扫描期间成为高电平(H电平)的状态。供给至移位寄存器410的各级(各双稳态电路)的输入端子的信号如下所述。对第一级40 (I)供给第一栅极时钟信号GCKl作为第一时钟CK。对第ニ级40 (2)供给第二栅极时钟信号GCK2作为第一时钟CK。对第三级以后，按每两级反复上述第一级和第二级的 结构。另外，对第一级40 (I)供给栅极起动脉冲信号GSP作为置位信号S。对第二级40(2)以后的级供给前ー级的状态信号Q作为置位信号S。进而，对第i级40 (i)供给栅极结束脉冲信号GEP作为复位信号R。对第(i-1)级40(i-l)以前的级，供给下ー级的状态信号Q作为复位信号R。另外，低电平的直流电源电位VSS，被共用地供给至全部的双稳态电路。在如上所述的结构中，当移位寄存器410的第一级40(1)被供给作为置位信号S的栅极起动脉冲信号GSP时，基于第一栅极时钟信号GCKl和第二栅极时钟信号GCK2，将栅极起动脉冲信号GSP中包含的脉冲(该脉冲包含在从各级输出的状态信号Q中)从第ー级40(1)向第i级40⑴依次传送。然后，通过该脉冲的传送，从各级40⑴ 40⑴输出的状态信号Q依次变为高电平。而且，从这些各级40 (I) 40(i)输出的状态信号Q，作为扫描信号GOUT(I) GOUT (i)被供给至各栅极总线GLl GLi。由此，如图5所示，按每I水平扫描期间依次将成为高电平(有效)的扫描信号供给至显示部600内的栅极总线。<1. 3双稳态电路的结构>图I是表示本实施方式的双稳态电路的结构(移位寄存器410的ー级的结构)的电路图。如图I所示，该双稳态电路具有6个薄膜晶体管Ml M3、M5 M7 ;和2个电容器CAP1、CAP2。另外，该双稳态电路除了低电平的直流电源电位VSS用的输入端子以外，还具有3个输入端子41 43和I个输出端子48。在此，对接收置位信号S的输入端子标注附图标记41，对接收复位信号R的输入端子标注附图标记42，对接收第一时钟CK的输入端子标注附图标记43。另外，对输出状态信号Q的输出端子标注附图标记48。接着，对该双稳态电路内的构成要素间的连接关系进行说明。薄膜晶体管Ml的源极端子、薄膜晶体管M2的栅极端子、薄膜晶体管M5的漏极端子和电容器CAPl的一端互相连接。其中，为了便于说明将这些互相连接的区域(配线)称作“第一节点”。薄膜晶体管M3的漏极端子、薄膜晶体管M5的栅极端子、薄膜晶体管M6的栅极端子、薄膜晶体管17的源极端子和电容器CAP2的一端互相连接。其中，为了便于说明将这些互相连接的区域(配线)称作“第二节点”。对第一节点标注附图标记NI，对第二节点标注附图标记N2。薄膜晶体管Ml的栅极端子和漏极端子与输入端子41连接(即成为ニ极管连接)，薄膜晶体管Ml的源极端子与第一节点NI连接。薄膜晶体管M2的栅极端子与第一节点NI连接，薄膜晶体管M2的漏极端子与输入端子43连接，薄膜晶体管M2的源极端子与输出端子48连接。薄膜晶体管M3的栅极端子与输入端子41连接，薄膜晶体管M3的漏极端子与第二节点N2连接，薄膜晶体管M3的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M5的栅极端子与第二节点N2连接，薄膜晶体管M5的漏极端子与第一节点NI连 接，薄膜晶体管M5的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M6的栅极端子与第二节点N2连接，薄膜晶体管M6的漏极端子与输出端子48连接，薄膜晶体管M6的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M7的栅极端子和漏极端子与输入端子42连接(即成为ニ极管连接)，薄膜晶体管M7的源极端子与第二节点N2连接。电容器CAPl的一端与第一节点NI连接，电容器CAPl的另一端与输出端子48连接。电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。其中，当将薄膜晶体管M3、M5和M6的栅极-漏极间的寄生电容的电容值分别设为C3、C5和C6时，电容器CAP2的电容值C2优选满足下式⑴C2 彡 C5+C6-C3 (I)。更详细而言，将包含相对于第二节点N2的输入端子41、第一节点NI和输出端子48的配线电容的电容值分别设为C41、CN1和C48时，电容器CAP2的电容值C2优选满足下式⑵C2 彡 CN1+C48-C41 *(2)。接着，对各构成要素的该双稳态电路的功能进行说明。薄膜晶体管M1，当置位信号S成为高电平时，使第一节点NI的电位向高电平变化。薄膜晶体管M2，当第一节点NI的电位成为高电平时，将第一时钟CK的电位供给至输出端子48。薄膜晶体管M3，当置位信号S变为高电平吋，使第二节点N2的电位向VSS电位变化。薄膜晶体管M5，当第二节点N2的电位成为高电平吋，使第一节点NI的电位向VSS电位变化。薄膜晶体管M6，当第二节点N2的电位变为高电平时，使输出端子48的电位向VSS电位变化。薄膜晶体管M7，当复位信号R成为高电平时，使第二节点N2的电位向高电平变化。电容器CAPl，作为用于在与该双稳态电路连接的栅极总线成为选择状态的期间将第一节点NI的电位被维持在高电平的补偿电容起作用。电容器CAP2，在与该双稳态电路连接的栅极总线成为选择状态时，为了使第二节点N2的电位降低使电路动作稳定化而起作用。另外，本实施方式中，由薄膜晶体管Ml实现第一节点接通用开关元件，由薄膜晶体管M2实现第一输出控制用开关元件，由薄膜晶体管M3实现第一个第二节点关断用开关元件，由薄膜晶体管M5实现第一个第一节点关断用开关元件，由薄膜晶体管M6实现第一个第一输出节点关断用开关元件，由薄膜晶体管M7实现第一个第二节点接通用开关元件。另夕卜，由输入端子41实现第一输入节点，由输入端子42实现第二输入节点，由输出端子48实现第一输出节点。〈I. 4双稳态电路的动作>接着，參照图I和图6，对本实施方式的双稳态电路的动作进行说明。图6中，从时刻tl至时刻t2的期间相当于选择期间。另外，在下述中，将紧临选择期间之前的I水平扫描期间称为“置位期间”，将紧随选择期间之后的I水平扫描期间称为“复位期间”。另外，选择期间、置位期间和复位期间以外的期间称为“通常动作期间”。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图6)导致在第一节点NI产生噪声，但由于薄膜晶体管M5成为导通状态，所以第一节点NI的电位被拉向低电平。 另外，由在第一节点NI产生的噪声和视频信号电压的变动导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6成为导通状态，所以状态信号Q的电位被拉向低电平。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位被維持在低电平。当成为置位期间时(成为时刻t0时)，置位信号S从低电平变为高电平。由于薄膜晶体管Ml如图I所示与ニ极管连接，所以薄膜晶体管Ml因置位信号S成为高电平而成为导通状态，电容器CAPl被充电(在此为预充电)。由此，第一节点NI的电位从低电平变为高电平，薄膜晶体管M2成为导通状态。但是，在置位期间，第一时钟CK成为低电平，所以状态信号Q的电位被維持在低电平。另外，薄膜晶体管M3因置位信号S成为高电平而成为导通状态，第二节点N2的电位成为低电平。由此，薄膜晶体管M5、M6成为断开状态。如上所述，在置位期间，置位信号S成为高电平，第二节点N2的电位成为低电平，所以基于输入端子41与第二节点N2的电位差，电容器CAP2被充电。当成为选择期间时(成为时刻tl吋)，置位信号S从高电平变为低电平。此时，第ニ节点N2的电位成为低电平，所以薄膜晶体管M5成为断开状态。如上所述，第一节点NI成为浮置(floating)状态。在此，在时刻tl第一时钟CK从低电平变为高电平。如上所述由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以伴随输入端子43的电位的上升，第一节点NI的电位也上升(第一节点NI被自举升压(Bootstrap))。其结果是,薄膜晶体管M2完全成为导通状态，状态信号Q的电位上升至与该双稳态电路的输出端子48连接的栅极总线成为选择状态所需的充分的电平。然而，薄膜晶体管M5、M6也在栅极-漏极间存在寄生电容，所以伴随第一节点NI的电位和状态信号Q的电位的上升，第二节点N2的电位也上升。但是，通过在置位期间基于输入端子41与第二节点N2的电位差使电容器CAP2充电，以及在该期间置位信号S从高电平变为低电平，使得第二节点N2的电位被維持在低电平。当成为复位期间时(成为时刻t2吋)，第I时钟CK从高电平变为低电平。在时刻t2由于薄膜晶体管M2变为导通状态，所以输入端子43的电位降低并且状态信号Q的电位降低。像这样通过状态信号Q的电位降低，经由电容器CAP1，第一节点NI的电位也降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7成为导通状态，第ニ节点N2的电位成为高电平。由此，薄膜晶体管M5、M6成为导通状态。其结果是，在复位期间，第一节点NI的电位和状态信号Q的电位降低至低电平。〈I. 5 效果〉參照图7 图9，对本实施方式的效果进行说明。图7是表示本实施方式的第一节点NI和第二节点N2的电位变化的信号波形图。图8是表示图51所示的现有结构的第一节点NI和第二节点N2的电位变化的信号波形图。图9是表示图52所示的现有结构的第ー节点NI和第二节点N2的电位变化的信号波形图。根据图51所示的现有结构，第二节点N2的电位因第一节点NI的电位上升而降低时，第二节点N2的电位的降低按如下顺序进行。首先，通过置位信号Gn-I从低电平变为高电平，第一节点NI的电位上升。接着，通过第一节点NI的电位上升，晶体管组TGl变为导通状态，由此第二节点N2的电位降低。像这样，第二节点N2的电位降低是在第一节点NI的电位上升后进行。然而，如图51所示，在双稳态电路中设置有用于根据第二节点N2的电位使第一节点NI的电位降低的晶体管TR4。因此，在紧随置位期间开始之后的期间，第一 节点NI的电位，想要根据第二节点N2的电位而降低，并且想要根据置位信号Gn-I而上升。其结果是，如根据图8中附图标记73所示部分的波形可以理解到的那样，置位期间的第一节点NI的电位未迅速上升。因此，电路动作缺乏稳定性。与之相对，根据本实施方式，通过置位信号S的电位从低电平变为高电平，第二节点N2的电位直接降低。因第二节点N2的电位降低而使薄膜晶体管M5成为断开状态，所以不会妨碍置位期间的第一节点NI的电位的上升。其结果是，如根据图7中附图标记71所示部分的波形可以理解到的那样，置位期间的第一节点NI的电位迅速上升。因此，与现有结构相比，电路动作的稳定性提高。另外，根据图51所示的现有结构，第一电极与第一节点NI连接，在第二电极被供给时钟CK的晶体管TG2的栅极-漏极间存在寄生电容，所以由时钟CK的波形的变动导致在第一节点NI产生噪声。因此，因该噪声而使第二节点N2的电位降低。其结果是，具有使第一节点NI的电位降低的功能的晶体管TR4不会成为完全的导通状态，在第一节点NI产生的噪声増大。与之相对，根据本实施方式，关于用于使第一节点的电位降低的第二节点N2，由于没有采用“通过第一节点NI的电位上升而使第二节点N2的电位降低”的结构，所以能够抑制在第一节点NI产生大的噪声。另外，通过在置位期间使电容器CAP2充电，以及在选择期间使置位信号S从高电平变为低电平，在选择期间第二节点N2的电位被維持在低电平。因此，在置位期间能够抑制第一节点NI的电位降低，确保电路动作的稳定性。另外，根据图52所示的现有结构，在第二节点N2的电位基于置位信号Gn-I的电位上升而上升之后，在选择期间第二节点N2变为浮置状态。在此，在选择期间，由晶体管TG3、TR4的栅扱-漏极间的寄生电容导致第二节点N2的电位上升。因此，在选择期间，晶体管TG3、TR4略微成为导通状态。由此，栅极信号Gn(相当于本实施方式的状态信号Q)的电位的上升受到妨碍，与此相伴，要被維持在高的电平的第一节点NI的电位如图9中附图标记74所示部分那样降低。与之相対，根据本实施方式，在置位期间中在电容器CAP2中蓄积使输入端子41侧为正的电荷。然后，在选择期间，供给至输入端子41的置位信号S从高电平降低至低电平。因此，即使由薄膜晶体管M5、M6的栅极-漏极间的寄生电容的存在导致在选择期间中第二节点N2的电位想要上升，由于电容器CAP2的另一端侧(输入端子41侧)的电位降低，所以第二节点N2的电位上升受到抑制。由此，能够抑制选择期间的第一节点NI的电位的降低。其结果是，如图7中附图标记72所示部分那样，选择期间中第一节点NI的电位被維持在充分高的电平。另外，优选薄膜晶体管M3、M5和M6的电容值与电容器CAP2的电容值的关系满足上式(1)，使得选择期间中的第二节点N2的电位上升可靠地受到抑制。另外，因在置位信号S或复位信号R中产生的噪声的影响而使薄膜晶体管M3、M7中产生电流的漏泄，由此可能使第二节点N2的电位降低，但根据本实施方 式，通过在电容器CAP2中蓄积电荷，能够抑制由这种电流漏泄导致第二节点N2的电位降低。进而，在本实施方式中，电容器CAP2也具有与图51或图52所示的结构中的帧电容器Ccharge同等的功能。因此，与现有结构相比，能够不增加需要的电路元件，就实现动作的稳定性优异的移位寄存器。〈I. 6 变形例〉接着，对上述第一实施方式的变形例进行说明。〈I. 6. I关于薄膜晶体管Ml附近的结构的变形例>在上述第一实施方式中，薄膜晶体管Ml的栅极端子和漏极端子与输入端子41连接，薄膜晶体管Ml的源极端子与第一节点NI连接。但是，本发明并不限定于此。如图10所示，也可以以如下方式构成薄膜晶体管Ml :栅极端子与输入端子41连接，漏极端子与用于接收时钟信号CKB (以下称为“第二时钟”)的输入端子44 (以下也对用于接收第二时钟CKB的输入端子标注附图标记44)连接，源极端子与第一节点NI连接(第一变形例)。在采用这种结构的情况下，移位寄存器411以如12所示的方式构成，使得如图11所示，对双稳态电路供给按每I水平扫描期间交替地成为高电平的第一时钟CK和第二时钟CKB。SP，在第一变形例中，对移位寄存器411的第奇数级，供给第一栅极时钟信号GCKl作为第一时钟CK，供给第二栅极时钟信号GCK2作为第二时钟CKB。对移位寄存器411的第偶数级，供给第二栅极时钟信号GCK2作为第一时钟CK，供给第一栅极时钟信号GCKl作为第二时钟CKB。根据第一变形例，对薄膜晶体管Ml的漏极端子供给第二时钟CKB。如图12所示，在对各双稳态电路供给第一栅极时钟信号GCKl或第二栅极时钟信号GCK2作为第二时钟CKB时，如上所述第一栅极时钟信号GCKl和第二栅极时钟信号GCK2由电源电压生成。因此，在第一变形例中，电源电压成为第一节点NI的电荷供给源。因此，与上述第一实施方式不同，从输入端子41向第一节点NI的电荷的流动受到抑制，输入端子41的电位迅速上升。另外，即使构成为薄膜晶体管Ml的漏极端子与用于接收高电平的直流电源电位VDD(将该电位的大小称为“VDD电位”)的输入端子连接，也能够得到与图10所示的结构同样的效果。另外，如图13所示，也可以按如下方式构成薄膜晶体管Ml :栅极端子与输入端子44连接，漏极端子与输入端子41连接，源极端子与第一节点NI连接(第二变形例)。根据第二变形例，薄膜晶体管Ml基于电源电压成为导通状态。因此，在置位期间薄膜晶体管Ml迅速变为导通状态，第一节点NI的电位迅速上升。〈I. 6. 2关于薄膜晶体管M7附近的结构的变形例>在上述第一实施方式中，薄膜晶体管M7的栅极端子和漏极端子与输入端子42连接，薄膜晶体管M7的源极端子与第二节点N2连接。但是，本发明并不限定于此。如图14所示，也可以按照如下方式构成薄膜晶体管M7 :栅极端子与输入端子42连接，漏极端子与输入端子44连接，源极端子与第二节点N2连接(第三变形例)。根据第三变形例，对薄膜晶体管M7的漏极端子供给第二时钟CKB，所以电源电压成为第二节点N2的电荷供给源。因此，与上述第一实施方式不同，从输入端子42向第二节点N2的电荷的流动受到抑制，输入端子42的电位迅速上升。另外，即使构成为薄膜晶体管M7的漏极端子与高电平的直流电源电位VDD用的输入端子连接，也能够得到与图14所示结构同样的效果。另外，如图15所示，也可以按如下方式构成薄膜晶体管M7 :栅极端子和漏极端子与输入端子44连接，源极端子与第二节点N2连接(第四变形例)。进而，如图16所示，也可以按如下方式构成薄膜晶体管M7 :栅极端子与输入端子44连接，漏极端子与高电平的直流电源电位VDD用的输入端子连接，源极端子与第二节点N2连接(第五变形例)。在图I所不的结构(第一实施方式的结构)中，薄膜晶体管M7在I垂直扫描期间中仅I次成为导通状态，但根据第四变形例和第五变形例，薄膜晶体管M7按每2水平扫描期间成为导通状态，所以以短周期对第二节点N2供给电荷。因此，在通常动作期间，第二节点N2的电位可靠地被維持在高电平。然而，在置位期间，置位信号S和第二时钟CKB成为高电平(參照图11的时刻t0至时刻tl的期间)，薄膜晶体管M3和薄膜晶体管M7大致以相同的定时成为 导通状态，电路动作有可能变得不稳定。于是，优选使薄膜晶体管M7的晶体管尺寸(沟道宽度/沟道长度)比薄膜晶体管M3的晶体管尺寸充分小。由此，薄膜晶体管M7的驱动カ比薄膜晶体管M3的驱动カ小，即使在置位期间薄膜晶体管M3和薄膜晶体管M7在相同定时成为导通状态，第二节点N2的电位也降低，能够抑制电路动作变得不稳定。另外，在第三变形例 第五变形例中，移位寄存器411以图12所示的方式构成。〈I. 6. 3关于薄膜晶体管M3附近的结构的变形例>在上述第一实施方式中，薄膜晶体管M3的栅极端子与输入端子41连接，薄膜晶体管M3的漏极端子与第二节点N2连接，薄膜晶体管M3的源极端子与直流电源电位VSS用的输入端子连接。但是，本发明并不限定于此。如图17所示，薄膜晶体管M3的源极端子也可以与输出端子48连接(第六变形例)。另外，如图18所示，薄膜晶体管M3的源极端子也可以与输入端子43连接(第七变形例)。其理由如下所述。在置位期间，由于必须使第一节点NI的电位上升，所以第二节点N2的电位要被維持在低电平。另外，像根据图6可以理解到的那样，在置位期间输出端子48的电位(状态信号Q的电位)和输入端子43的电位(第一时钟CK的电位)成为低电平。如上所述，关于栅极端子被供给置位信号S且漏极端子与第二节点N2连接的薄膜晶体管M3，即使源极端子与输出端子48或输入端子43连接，在置位期间第二节点N2的电位也成为低电平。〈1.6. 4关于电容器CAP2的配置〉接着，对关于电容器CAP2的配置的优选结构进行说明。图19是形成有栅极驱动器400和像素电路等的阵列基板的局部截面图。阵列基板是为了形成栅极驱动器400和像素电极等的层叠结构，该层叠结构内包含两个金属膜(金属层)。具体而言，如图19所示，在玻璃基板700上层叠有金属膜702、保护膜712、金属膜701和保护膜711。金属膜701是为了形成栅极驱动器400和设置于像素电路的薄膜晶体管的源极电极(和漏极电极)而使用的。于是，以下将这种金属膜701称为“源极金属” 701。金属膜702是为了形成薄膜晶体管的栅极电极而使用的。于是，以下将这种金属膜702称为“栅极金属” 702。另外，关于源极金属701和栅极金属702，不仅用作薄膜晶体管的电极，而且用作在栅极驱动器400内或像素电极内形成的配线图案。在上述第一实施方式中，电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。优选该电容器CAP2的一端侧的电极用源极金属701形成，该电容器CAP2的另一端侧的电极用栅极金属702形成。另外，如图20所示，优选将电容器CAP2和薄膜晶体管M3彼此相邻配置。此时，薄膜晶体管M3的漏极电极用源极金属701形成，薄膜晶体管M3的栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大。由此，能够实现面板的窄边框化。另外，由于能够降低配线负载，所以提高了电路动作的可靠性。<2.第二实施方式><2. I双稳态电路的结构>
图21是表示本发明的第二实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。上述第一实施方式中，薄膜晶体管M5的栅极端子与第二节点N2连接，薄膜晶体管M5的漏极端子与第一节点NI连接，薄膜晶体管M5的源极端子与直流电源电位VSS用的输入端子连接。但是，本发明并不限定于此。如图21所示，薄膜晶体管M5的源极端子也可以与输出端子48连接。<2. I 效果 >根据本实施方式，薄膜晶体管M5的源极端子被供给状态信号Q的电位。在此，在选择期间，与薄膜晶体管M5的漏极端子连接的第一节点NI的电位变为高电平，状态信号Q成为高电平(參照图6)。因此，与对薄膜晶体管M5的源极端子供给直流电源电位VSS的结构的上述第一实施方式相比，能够降低选择期间的薄膜晶体管M5的漏极-源极间的电压。由此，在选择期间中，能够抑制来自第一节点NI的经由薄膜晶体管M5的电荷的流出。其结果是，在选择期间能够将第一节点NI的电位可靠地被維持在高电平，能够有效地提高电路动作的稳定性。<3.第三实施方式><3. I双稳态电路的结构>图22是表示本发明的第三实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。本实施方式中，在双稳态电路中除了图I所示的第一实施方式的构成要素，还设置有薄膜晶体管M4。薄膜晶体管M4的栅极端子与输出端子48连接，薄膜晶体管M4的漏极端子与第二节点N2连接，薄膜晶体管M4的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M4具有当输出端子48的电位为高电平时使第二节点N2的电位向VSS电位变化的功能。通过该薄膜晶体管M4，能够实现第二个第二节点关断用开关元件。<3. 2 效果 >如上所述，薄膜晶体管M4的栅极端子与输出端子48连接。另外，在选择期间，状态信号Q的电位(输出端子48)变为高电平。如上所述，在选择期间，薄膜晶体管M4成为导通状态。由此，选择期间中第二节点N2的电位被拉向低电平。因此，根据本实施方式，在选择期间能够将第二节点N2的电位可靠地被維持在低电平，能够有效地提高电路动作的稳定性。〈4.第四实施方式〉<4. I双稳态电路的结构>图23是表示本发明的第四实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。本实施方式中，在双稳态电路中除了图22所示的第三实施方式的构成要素，还设置有薄膜晶体管M10。薄膜晶体管MlO的栅极端子与输入端子42连接，薄膜晶体管MlO的漏极端子与输出端子48连接，薄膜晶体管MlO的源极端子与直流电源电位VSS用的输入端 子连接。薄膜晶体管MlO具有当复位信号R为高电平时使状态信号Q的电位向VSS电位变化的功能。通过该薄膜晶体管M10，能够实现第二个第一输出节点关断用开关元件。另外，也可以除了图I所示的第一实施方式的构成要素以外，还设置有薄膜晶体管M10。<4. 2 效果 >在上述第一实施方式 第三实施方式中，在复位期间，复位信号R从低电平变为高电平，薄膜晶体管M7变为导通状态，由此第二节点N2的电位从低电平变为高电平。然后，第二节点N2的电位从低电平变为高电平而薄膜晶体管M6变为导通状态，由此状态信号Q的电位降低。与之相对，在本实施方式中，通过复位信号R从低电平变为高电平，薄膜晶体管MlO变为导通状态。因此，通过复位信号R从低电平变为高电平，状态信号Q的电位直接降低。另外，本实施方式中，2个薄膜晶体管M6、MlO以在复位期间使状态信号Q的电位降低的方式起作用。因此，即使在栅极总线的负载电容大的情况下，也能够在复位期间使状态信号Q的电位迅速降低至低电平。图24是表示状态信号Q的电位变化的模拟结果的图。如图24所示，在具有薄膜晶体管MlO的结构中，与不具有薄膜晶体管MlO的结构相比，在复位期间中状态信号Q的电位迅速降低。如上所述，根据本实施方式，即使在栅极总线的负载电容大的情况下，状态信号Q的电位在复位期间也迅速降低，能够抑制来自输出端子48的异常脉冲的输出。〈4. 3 变形例〉图25是表示上述第四实施方式的变形例的双稳态电路的结构的电路图。本变形例中，在双稳态电路中除了图23所示的构成要素以外，还设置有薄膜晶体管Mil。薄膜晶体管Mll的栅极端子与输入端子42连接，薄膜晶体管Mll的漏极端子与第一节点NI连接，薄膜晶体管Mll的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M11，以当复位信号R成为高电平时使第一节点NI的电位向VSS电位变化的方式起作用。通过该薄膜晶体管M11，能够实现第二个第一节点关断用开关元件。在上述第一实施方式 第三实施方式中，在复位期间，复位信号R从低电平变为高电平而薄膜晶体管M7变为导通状态，由此第二节点N2的电位从低电平变为高电平。然后，第二节点N2的电位从低电平变为高电平而薄膜晶体管M5变为导通状态，由此第一节点NI的电位降低至低电平。与之相对，根据本变形例，通过复位信号R从低电平变为高电平，薄膜晶体管Mll变为导通状态。因此，通过复位信号R从低电平变为高电平，第一节点NI的电位直接向VSS电位降低。另外，本变形例中，2个薄膜晶体管M5、Mll以在复位期间第ー节点NI的电位降低的方式起作用。因此，即使在使电路高速动作的情况下，也能够在复位期间使第一节点NI的电位可靠地降低至低电平。由此，栅极总线的负载电容大的情况的电路动作的稳定性提闻。<5.第五实施方式>〈5. I双稳态电路的结构>图26是表示本发明的第五实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。在上述第一实施方式 第四实施方式中，第一节点NI在置位期间基于置位信号S从低电平变为高电平而被预充电。在此，关于第一时钟CK，如果高电平的电位为VDD电位且 低电平的电位为VSS电位，则紧临置位期间结束前的第一节点NI的电位Vn理论上成为下式⑶所示的值，其中，Vth是薄膜晶体管Ml的阈值电压Vn = VDD-Vth (3)。当成为选择期间时，第一时钟CK从低电平变为高电平。如上所述，由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以伴随输入端子43的电位的上升，第一节点NI的电位也上升。然后，紧临选择期间结束前的第一节点NI的电位Vn理论上成为下式(4)所示的值Vn = 2 X VDD-Vth .(4)。然而，在采用在半导体层使用微晶硅(y c-Si)或氧化物半导体(例如IGZ0)等迁移率高的材料的薄膜晶体管的情况下，即使不使第一节点NI的电位上升至上式(4)所示的程度，也能够充分地驱动栅极总线。关于这一点，基于薄膜晶体管M2的栅扱-漏极间的寄生电容的第一节点NI的电位的上升是必然的。于是，在本实施方式中，如图26所示，用于基于置位信号S提高第一节点NI的电位的薄膜晶体管Ml多栅极化。根据该结构，在置位期间第一节点被预充电时，第一节点NI的电位Vn理论是是下式(5)所示的值，其中，n为薄膜晶体管Ml的栅极电极的个数Vn = VDD_n*Vth (5)。<5. 2 效果 >根据上式(3)和上式(5)可以理解，在本实施方式中，置位期间的紧随预充电后的第一节点NI的电位与上述第一实施方式 第四实施方式相比低。因此，如果比较本实施方式和上述第一实施方式 第四实施方式，紧临选择期间结束前的第一节点NI的电位，本实施方式与上述第一 第四实施方式相比低。由此，供给至薄膜晶体管M2的栅极端子的电压降低，薄膜晶体管M2的栅极绝缘膜破坏受到抑制。特别是，关于在半导体层使用氧化物半导体(例如IGZ0)的薄膜晶体管，由于耐压较低，所以通过采用本实施方式的结构，能够有效地抑制薄膜晶体管M2的栅极绝缘膜破坏。图27是表示第一节点NI的电位变化的模拟结果的图。如图27所示，在薄膜晶体管Ml多栅极化的结构中，与薄膜晶体管Ml未多栅极化的结构相比，置位期间的第一节点NI的电位上升变小。其结果是，在薄膜晶体管Ml多栅极化的结构中，与薄膜晶体管Ml未多栅极化结构相比，紧临选择期间结束前的第一节点NI的电位低。
如上所述，根据本实施方式，即使在采用在半导体层使用氧化物半导体(例如IGZ0)等耐压较低的材料的薄膜晶体管的情况下，也能够抑制薄膜晶体管的栅极绝缘膜破坏，提闻电路动作的稳定性。<5. 3 变形例 >图28是表示上述记录第五实施方式的变形例的双稳态电路的结构的电路图。本变形例中，除了薄膜晶体管Ml以外，薄膜晶体管M5也多栅极化。在上述第一实施方式 第四实施方式中，在采用对漏扱-源极间施加高电压时的漏泄电流(栅扱-源极间的电压为OV时的漏泄电流)大的薄膜晶体管的情况下，选择期间中第一节点NI的电位有可能会降低。其理由如下所述。根据图I和图6可以理解到，在选择期间，薄膜晶体管Ml、M5的漏扱-源极间的电压变大。另外，在选择期间，置位信号S的电位和第二节点N2的电位成为低电平。因此，选择期间中，在薄膜晶体管Ml、M5发生电流 的漏泄，第一节点NI的电位降低。像这样当在选择期间中第一节点NI的电位降低时，状态信号Q的电位有可能不会上升至第一时钟CK的高电平的电位。另外，在复位期间通过电荷经由薄膜晶体管M2从输出端子48侧向输入端子43侧流动而使状态信号Q的电位降低吋，如果与薄膜晶体管M2的栅极端子连接的第一节点NI的电位低，则状态信号Q的电位降低至低电平所需的时间变长。于是，在本变形例中，如图28所示，漏极端子或源极端子与第一节点NI连接的薄膜晶体管Ml、M5多栅极化。根据本变形例，薄膜晶体管M1、M5的断开电流较小。因此，在采用在半导体层使用例如微晶硅(Uc-Si)的薄膜晶体管即采用漏泄电流大的薄膜晶体管的情况下，能够在选择期间充分地提高状态信号Q的电位，并且能够在复位期间使状态信号Q的电位迅速降低。另外，通过与上述相同的主_，在上述第四实施方式的变形例的结构(參照图25)中，也可以如图29所示采用薄膜晶体管Mll多栅极化的结构。<6.第六实施方式><6. I双稳态电路的结构>图30是表示本发明的第六实施方式的双稳态电路的结构的电路图。本实施方式中，在双稳态电路中除了图22所示的第三实施方式的构成要素以外，还设置有薄膜晶体管M9和输出端子49。由薄膜晶体管M9实现第二输出控制用开关元件，由输出端子49实现第ニ输出节点。从各双稳态电路的输出端子49输出的信号,作为用于控制与该各双稳态电路不同级的双稳态电路的动作的信号(以下称为“其他级控制信号”)Z，被供给至该不同级的双稳态电路。另外，在本实施方式中，移位寄存器412以图31所示的方式构成。S卩，从移位寄存器412的各级的输出端子49输出的其他级控制信号Z，作为复位信号R被供给至前一级，并且作为置位信号S被供给至后ー级。从移位寄存器412的各级的输出端子48输出的状态信号Q，仅作为用于驱动与该输出端子48连接的栅极总线的信号而使用。另外，也可以除了图I所示的第一实施方式的构成要素以外，还设置有薄膜晶体管M9和输出端子49。<6. 2 效果 >根据本实施方式，关于移位寄存器412的各级，用于驱动与该各级对应的栅极总线的信号，与用于控制该各级的前一级和后一级的动作的信号是不同的信号。因此，能够减小各双稳态电路中置位信号S和复位信号R的波形变钝。由此，即使在栅极总线的负载电容大的情况下，各双稳态电路中基于置位信号S的动作和基于复位信号R的动作迅速进行，能够提高电路动作的稳定性。<6. 3 变形例 ><6. 3. I 第一变形例 >图32是表示上述第六实施方式的第一变形例的栅极驱动器400内的移位寄存器413的结构的框图。本变形例中，与上述第六实施方式不同，从双稳态电路输出的其他级控制信号Z不作为置位信号S供给至后ー级。即，本变形例中，从双稳态电路输出的其他级控制信号Z仅作为复位信号R使用。因此，从双稳态电路输出的状态信号Q，除了作为用于驱动栅极总线的信号使用以外，也作为用于控制后一级的动作的置 位信号S使用。根据图6可以理解到，关于置位期间，只要在置位期间结束的时刻前使第一节点NI的电位上升至充分的电平即可。另外，关于复位期间，要在复位期间开始后迅速使状态信号Q的电位降低至低电平。考虑到这些情况，可以认为在电路动作上，相比在置位信号S产生波形变钝，更不优选在复位信号R产生波形变钝。于是，像本变形例那样通过采用仅将其他级控制信号Z用作复位信号R的结构，施加到输出端子49的负载与上述第六实施方式相比降低，能够缩短移位寄存器413的各级的复位信号R的上升时间。由此，选择期间结束后状态信号Q的电位迅速降低至低电平，能够提高电路动作的可靠性。〈6. 3. 2 第二变形例〉图33是表示上述第六实施方式的第二变形例的双稳态电路的结构的电路图。本变形例中，薄膜晶体管M7的漏极端子与用于接收第二时钟CKB的输入端子44连接。在采用这种结构的情况下，移位寄存器414以如34所示的方式构成，以使如图11所示，对双稳态电路供给按每I水平扫描期间交替地成为高电平的第一时钟CK和第二时钟CKB。在本变形例中，将第二时钟CKB供给至薄膜晶体管M7的漏极端子，所以电源电压成为第二节点N2的电荷供给源。另外，施加到输入端子42的负载降低。因此，与上述第六实施方式相比，从输入端子42向第二节点N2的电荷的流动受到抑制，输入端子42的电位迅速上升。上述第一实施方式的第三变形例(參照图14)中，复位信号R的上升定时与第二时钟CKB的上升定时大致相同，但与第二时钟CKB相比，复位信号R至完全上升所需的时间较多。这些信号的下降也同样。其理由在于，不仅将从双稳态电路输出的状态信号Q作为前一级的复位信号R使用，而且作为驱动栅极总线的扫描信号和后一级的置位信号S使用，施加到栅极总线的负载大。因此，与第二时钟CKB相比，复位信号R更容易发生波形变钝。因此，在图11的时刻t3以后的期间，薄膜晶体管M7的漏极端子的电位降低至VSS电位之后，薄膜晶体管M7的栅极端子的电位变得比VSS电位大。其结果是，在时刻t3以后的期间第二节点N2的电位有可能降低。与之相对，根据本变形例，作为复位信号R使用的信号与作为扫描信号和置位信号S使用的信号不同。详细而言，将从移位寄存器414的各级的输出端子49输出的其他级控制信号Z作为该各级的前一级的置位信号R使用，将从移位寄存器414的各级的输出端子48输出的状态信号Q作为用于驱动与该各级对应的栅极总线的扫描信号和该各级的后一级置位信号S使用。由此，由于从负载较小的输出端子49输出的信号(其他级控制信号Z)成为复位信号R，所以复位信号R的波形变钝受到抑制。由此，复位期间结束后的期间的第二节点N2的电位的降低受到抑制。<6. 3. 3第三变形例>
图35是表示上述第六实施方式的第三变形例的双稳态电路的结构的电路图。本变形例中，薄膜晶体管M2的漏极端子与高电平的直流电源电位VDD用的输入端子连接。根据本变形例，在置位期间和选择期间双稳态电路以如下方式动作(參照图36)。当成为置位期间时(为时刻t0吋)，置位信号S从低电平变为高电平。由此，薄膜晶体管Ml成为导通状态，电容器CAPl被充电(在此为预充电)。由此，第一节点NI的电位从低电平变为高电平，薄膜晶体管M2、M9成为导通状态。由于对薄膜晶体管M2的漏极端子供给VDD电位，所以薄膜晶体管M2成为导通状态，由此状态信号Q的电位上升。关于其他级控制信号Z，由于在置位期间第一时钟CK成为低电平，所以被維持在低电平。另外，因置位信号S变为高电平而使薄膜晶体管M3成为导通状态，第二节点N2的电位成为低电平。当成为选择期间时(成为时刻tl吋)，置位信号S从高电平变为低电平。由此，与上述第一实施方式同样，第一节点NI成为浮置状态。在此，在时刻tl第一时钟CK从低电平变为高电平。由于在薄膜晶体管M9的栅扱-漏极间存在寄生电容，所以伴随输入端子 43的电位的上升第一节点NI的电位也上升。其结果是，薄膜晶体管M2、M9完全成为导通状态。通过薄膜晶体管M2成为完全的导通状态，状态信号Q的电位上升至VDD电位。另外，通过薄膜晶体管M2成为完全的导通状态，其他级控制信号Z的电位上升至第一时钟CK的高电平的电位。另外，第二节点N2的电位，与上述第一实施方式同样，被維持在低电平。根据本变形例，状态信号Q的电位的上升在置位期间开始。因此，在选择期间栅极总线迅速成为选择状态，能够确保对像素电容的充电时间。另外，由于构成为对薄膜晶体管M2的漏极端子供给VDD电位而不是供给时钟信号，所以施加到时钟信号用的配线的负载降低。因此，能够抑制时钟信号的波形变钝的发生，并且降低消耗电力。另外，在本变形例中，扫描信号用的电压源与电路驱动用的电压源是不同系统。在此，时钟信号的高电平侧的电位VCK与扫描信号的高电平侧的电位(使栅极端子与传递扫描信号的栅极总线连接的薄膜晶体管成为导通状态的电位)VGH的关系，优选满足下式(6)和下式(7)VCK 彡 VGH/2 (6)，VCK ^ VGH (7)。优选满足上式(6)的理由如下所述。在选择期间，扫描信号必须充分上升，以使显示部600的各像素形成部的薄膜晶体管60(參照图2)成为导通状态。因此，第一节点NI的电位在选择期间必须成为上述VGH以上的大小。在此，在选择期间，理想的是第一节点NI的电位是VCK的2倍大小。因此，当使VCK比VGH的二分之ー小时，第一节点NI的电位在选择期间不会为VGH以上。其结果是，用于驱动各栅极总线的扫描信号的电位，在选择期间不能充分提高。更详细而言，当设基准电位为0V，选择期间的第一节点NI的上升电压为AXVCK，薄膜晶体管Ml的阈值电压为Vlth，薄膜晶体管M2的阈值电压为V2th吋，优选满足下式(8)(1+A) XVCK-Vlth-V2th ^ VGH *(8)。上式⑶能够变形成下式(9)VCK ^ (VGH+Vlth+V2th)/(1+A) (9)。上式(9)中，令阈值电压Vlth、V2th为0，A为I时，能够导出上式(6)。
另外，优选满足上式(7)的理由如下所述。一般而言，电信号导致的消耗电カW，与电压(振幅)V的平方、电容C和频率f之积成比例。在此，关于时钟信号，由于频率f较大且消耗电カW与电压V的平方成比例，所以通过降低时钟信号的电压V即时钟信号的高电平侧的电位VCK能够大幅降低消耗电カW。因此，优选成立上式(7)。另外，根据本变形例，由于不再对寄生电容较大的薄膜晶体管M2供给时钟信号，所以即使在上式(7)不成立的情况下，也能够减小影响时钟信号导致的消耗电カW的大小的电容C，能够得到消耗电カ降低的效果。〈7.第七实施方式〉<7. I双稳态电路的结构>图37是表示本发明的第七实施方式的双稳态电路的结构的电路图。本实施方式中，在双稳态电路中除了图I所示的第一实施方式的构成要素，还设置有薄膜晶体管M8。通·过该薄膜晶体管M8，能够实现第二个第二节点接通用开关元件。关于薄膜晶体管M8，栅极端子和漏极端子与用于接收用于将各双稳态电路初始化的清零信号CLR的输入端子45连接，源极端子与第二节点N2连接。另外，通过输入端子45实现第三输入节点。薄膜晶体管M8具有当清零信号CLR变为高电平时使第二节点N2的电位向高电平变化的功能。在采用这种结构的情况下，移位寄存器415以图38所示的方式构成，使得对各双稳态电路供给清零信号CLR。另外，清零信号CLR，如图39所示，在装置的电源导通后的期间中仅在栅极起动脉冲信号GSP的最初的脉冲产生前的一部分期间为高电平，此外的期间为低电平。另外，图39中清零信号CLR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。在上述第一实施方式 第六实施方式中，第二节点N2的充电仅通过复位信号R进行。因此，装置的电源导通后，在各双稳态电路中，在至复位信号R最开始变为高电平的期间，第二节点N2的电位不定。例如，如果装置的电源导通后的第二节点N2的电位为VSS电位，则在进行最开始的图像的显示的期间薄膜晶体管M5、M6成为断开状态。因此，由薄膜晶体管M2的栅扱-漏极间的寄生电容的存在导致在第一节点NI产生噪声时，本来要被維持在低电平的状态信号Q的电位不再被维持在低电平。与之相对，在本实施方式中，装置的电源导通后，在至移位寄存器415的动作开始的期间，清零信号CLR成为高电平。由于薄膜晶体管M8如图37所示与ニ极管连接，所以因清零信号CLR变为高电平而使薄膜晶体管M8成为导通状态，第二节点N2的电位从不定状态向高电平变化。因此，在移位寄存器415的动作开始前，薄膜晶体管M5、M6为导通状态。由此，在移位寄存器415的动作开始时刻，所有的双稳态电路中第一节点NI的电位和状态信号Q的电位成为低电平，电路动作的稳定性提高。另外，优选在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲产生时刻至栅极起动脉冲信号GSP的脉冲产生时刻的期间)也设置有清零信号CLR成为高电平的期间。由此，按姆I垂直扫描期间,所有的双稳态电路中第一节点NI的电位和状态信号Q的电位成为低电平，所以能够进一步提高电路动作的稳定性。另外，如图40所示，也可以将栅极结束脉冲信号GEP作为清零信号CLR使用。由此，能够削减信号数，并且进一步提高电路动作的稳定性。进而，在将栅极结束脉冲信号GEP作为清零信号CLR使用的情况下，如图41所示，优选与栅极结束脉冲信号GEP的振荡相应地开始移位寄存器的驱动。〈7. 2 变形例〉
〈7. 2. I 第一变形例〉图42是表示上述第七实施方式的第一变形例的双稳态电路的结构的电路图。本变形例中，除了图37所示的第七实施方式的构成要素以外，还设置有薄膜晶体管M12。通过该薄膜晶体管M12，能够实现第二节点电平降低用开关元件。薄膜晶体管M12的栅极端子与低电平的直流电源电位VSS的输入端子连接，薄膜晶体管M12的漏极端子与第二节点N2连接，薄膜晶体管M12的源极端子与用于接收使第二节点N2的电位降低至比VSS电位低的电位的刷新信号RFR的输入端子46连接。另外，通过输入端子46实现第四输入节点。刷新信号RFR，如图43所示，除了一部分期间外被維持在VSS电位。详细而言，仅清零信号CLR为高电平的期间以前的一部分期间成为比VSS电位低的电位。另外，图43中刷新信号RFR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。在上述第一实施方式 第七实施方式中，大半的期间，第二节点N2的电位被維持在高电平。因此，大半的期间，薄膜晶体管M5、M6成为导通状态。因此，薄膜晶体管M5、M6 有可能发生由阈值移动导致的特性劣化。与之相对，根据本变形例，在从刷新信号RFR的电位成为比VSS电位低的电位的时刻至清零信号CLR从低电平变为高电平的时刻的期间(图43的刷新期间)，第ニ节点N2的电位被维持在比VSS电位低的电位。因此，在该期间中，薄膜晶体管M5、M6的栅扱-源极间施加负电压。由此，在移位寄存器的动作中，薄膜晶体管M5、M6的上述的阈值移动能够得到制止或抑制。另外，刷新期间优选设置在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲的发生时刻至栅极起动脉冲信号GSP的脉冲的发生时刻的期间)。另外，由于在刷新期间薄膜晶体管M5、M6成为断开状态，所以由第一时钟CK的电位的变动导致第一节点NI的电位有可能会上升。于是，在刷新期间，优选将第一栅极时钟信号GCKl和第二栅极时钟信号GCK2被維持在低电平。由此，在刷新期间，即使供给至各双稳态电路的第一时钟CK成为低电平,薄膜晶体管M5、M6成为断开状态，第一节点NI的电位也被維持在低电平。其结果是，能够提高电路动作的稳定性。<7. 2. 2 第二变形例 >图44是表示上第七实施方式的第二变形例的双稳态电路的结构的电路图。本变形例中，与上述第一变形例同样，除了图37所示的第七实施方式的构成要素以外，还设置有薄膜晶体管M12。另外，在上述第一变形例中，双稳态电路构成为对薄膜晶体管M8的栅极端子和漏极端子供给清零信号CLR，对薄膜晶体管M12的源极端子供给刷新信号RFR。与之相对，在本变形例中，双稳态电路构成为对薄膜晶体管M8的栅极端子、漏极端子和薄膜晶体管M12的源极端子供给清零信号CLR。在本变形例中，关于清零信号CLR，如图45所示，在一部分期间为比VSS电位低的电位，在另一部分期间为比VSS电位高的电位，在此外的期间(大半的期间)被维持在VSS电位。详细而言，仅清零信号CLR电位为比VSS电位高的电位的期间以前的一部分期间，该清零信号CLR的电位为比VSS电位低的电位。另外，在清零信号CLR的电位成为VSS电位以外的电位的期间，优选设置在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲的发生时刻至栅极起动脉冲信号GSP的脉冲的发生时刻的期间)。另外，图45中清零信号CLR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。根据本变形例，当清零信号CLR的电位比VSS电位低时，薄膜晶体管M12成为导通状态，第二节点N2的电位降低至比VSS电位低的电位。另外，当清零信号CLR的电位比VSS电位高时，薄膜晶体管M8成为导通状态，第二节点N2的电位成为高电平。像这样，根据本变形例，不使用上述第一变形例中的刷新信号RFR，就能够得到与上述第一变形例同样的效果。<8.參考例 >在上述各实施方式中，电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。但是，电容器CAP2的另一端的连接目标也可以是输入端子41以外的端子。对此以下作为參考例进行说明。<8. I第一參考例>图46是表示第一參考例的双稳态电路的结构的电路图。本參考例中，电容器CAP2的另一端与输出端子48连接。以下，參照图46和图47，对本參考例的双稳态电路的动作进行说明。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图47)导致在第一节点NI产生噪声，但由于薄膜晶体管M5成为导通状态，所以第一节点NI的电位被拉向低电平。另外，由在第一节点NI产生的噪声导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6成为导通状态，所以状态信号Q的电位被拉向低电平。另外，因噪声而使状态信号Q的电位上升时，在本參考例中，经由电容器CAP2，第二节点N2的电位也上升。其结果是，薄膜晶体管M5、M6的栅极-源极间的电压变得更大，能够降低在第一节点NI和状态信号Q产生的噪声的影响。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位可靠地被维持在低电平。在成为置位期间时(成为时刻t0时)，与上述第一实施方式同样，电容器CAPl被充电(在此为预充电)，第一节点NI的电位从低电平变为高电平。另外，薄膜晶体管M3成为导通状态，所以第二节点N2成为低电平。由此，薄膜晶体管M5、M6成为断开状态。在成为选择期间时(成为时刻tl时)，与上述第一实施方式同样，由于第一节点NI的电位上升，薄膜晶体管M2完全变为导通状态，状态信号Q电位上升至与该双稳态电路的输出端子48连接的栅极总线变为选择状态所需的充分的电平。另外，薄膜晶体管M5、M6的栅扱-漏极间存在寄生电容。因此，伴随第一节点NI的电位和状态信号Q的电位的上升，第二节点N2的电位略微上升。另外，为了抑制伴随第二节点N2的电位的上升的动作不良的发生，只要采用具有上述第三实施方式所示的薄膜晶体管(栅极端子与输出端子48连接、漏极端子与第二节点N2连接、源极端子与直流电源电位VSS用的输入端子连接的薄膜晶体管)M4即可。在成为复位期间时(成为时刻t2时)，与上述第一实施方式同样,状态信号Q的电位和第一节点NI的电位降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7成为导通状态，第二节点N2成为高电平。此时，基于第二节点N2与输出端子48的电位差，电容器CAP2被充电。另外，在通常动作期间，由第一时钟CK的波形的变动导致在状态信号Q会产生噪声。由于状态信号Q的噪声作为置位信号S或复位信号R的噪声出现，所以在薄膜晶体管M3、M7发生电流漏泄，第二节点N2的电位会降低。但是，在本參考例中，如上所述在复位期间电容器CAP2被充电，所以能够抑制通常动作期间的第二节点N2的电位的降低。如上所述，根据本參考例，即使因噪声而使第一节点NI的电位和状态信号Q的电位上升，由于薄膜晶体管M5、M6的栅扱-源极间的电压变大，能够降低该噪声的影响。另夕卜，由通常动作期间的薄膜晶体管M3、M7的电流漏泄导致第二节点N2的电位降低受到抑制。由此，能够期待显不品质的提尚。在本參考例中，如图48所示，优选电容器CAP2与薄膜晶体管M6彼此相邻配置，电容器CAP2的一端侧(第二节点N2侧)的电极用栅极金属702形成，电容器CAP2的另一端侧(输出端子48侧)的电极用源极金属701形成。此时，薄膜晶体管M6的漏极电极用源极金属701形成，栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大，能够实现面板的窄边框化和电路动作的可靠性提升。另外，也可以构成为电容器CAP2与薄膜晶体管M4彼此相邻配置，电容器CAP2的一端侧的电极用源极金属701形成，电容器CAP2的另一端侧的电极用栅极金属702形成。 <8. 2第二參考例>图49是表示第二參考例的双稳态电路的结构的电路图。本參考例中，电容器CAP2的另一端与第一节点NI连接。以下，參照图49和图50，对本參考例的双稳态电路的动作进行说明。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图50)导致在第一节点NI产生噪声，但由于薄膜晶体管M5变为导通状态，所以第一节点NI的电位被拉向低电平。另外，由在第一节点NI产生的噪声导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6变为导通状态，所以状态信号Q的电位被拉向低电平。另外，第一节点NI的电位因噪声而上升时，在本參考例中，经由电容器CAP2，第二节点N2的电位也上升。其结果是，薄膜晶体管M5、M6的栅极-源极间的电压变得更大，能够降低在第一节点NI和状态信号Q产生的噪声的影响。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位可靠地被维持在低电平。在置位期间和选择期间，进行与上述第一參考例同样的动作。复位期间时(时刻t2吋)，与上述第一实施方式同样，状态信号Q的电位和第一节点NI的电位降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7变为导通状态，第二节点N2变为高电平。此时，基于第二节点N2与第一节点NI的电位差，电容器CAP2被充电。另外，在通常动作期间，由第一时钟CK的波形的变动导致在状态信号Q会产生噪声。由于状态信号Q的噪声作为置位信号S或复位信号R的噪声出现，所以在薄膜晶体管M3、M7发生电流漏泄，第二节点N2的电位会降低。但是，在本參考例中，如上所述在复位期间电容器CAP2被充电，所以能够抑制通常动作期间的第二节点N2的电位的降低。另外，在本变形例中，由于电容器CAP2的另一端与第一节点NI连接，所以在复位期间开始后至第二节点N2的电位成为高电平的期间，经由电容器CAP2，第一节点NI的电位上升。因此，与上述各实施方式相比，复位期间开始后至第一节点NI的电位成为低电平的期间变长。由此，薄膜晶体管M2被維持在导通状态的期间变长，所以与上述各实施方式相比，在复位期间状态信号Q的电位迅速降低。如上所述，根据本參考例，即使第一节点NI的电位和状态信号Q的电位因噪声而上升，由于薄膜晶体管M5、M6的栅扱-源极间的电压变大，能够降低该噪声的影响。另外，由通常动作期间的薄膜晶体管M3、M7的电流漏泄导致第二节点N2的电位的降低受到抑制。由此，能够期待显示品质的提高。进而，由于复位期间开始后至第一节点NI的电位成为低电平的期间变长，所以在复位期间状态信号Q的电位迅速降低。因此，能够高速驱动大型面板和高精细化的面板。进而，由于第一节点NI的电容变大，所以选择期间的因第一节点NI的自举升压而导致的电位上升受到抑制，与第一节点NI连接的薄膜晶体管的栅极绝缘膜的破坏受到抑制。另外，在本參考例中，优选电容器CAP2与薄膜晶体管M5彼此相邻配置，电容器CAP2的一端侧(第二节点N2侧)的电极用栅极金属702形成，电容器CAP2的另一端侧(第ー节点NI侧)的电极用源极金属701形成。此时，薄膜晶体管M5的漏极电极用源极金属701形成，栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大，能够实现面板的窄边框化和电路动作的可靠性提升。 <9.其他〉上述各实施方式中以液晶显示装置为例进行了说明，但本发明并不限定于此。本发明也能够应用于有机EL(Electro Luminescence :电致发光)等其他显示装置。附图标记说明40(1) 40⑴......双稳态电路41 46......(双稳态电路的)输入端子48 49......(双稳态电路的)输出端子300……源极驱动器(视频信号线驱动电路)400……栅极驱动器(扫描信号线驱动电路)410 415......移位寄存器600......显示部CAP1、CAP2......电容器(电容元件)Ml Ml2......薄膜晶体管N1、N2……第一节点、第二节点GLl GLi......栅极总线SLl SLj......源极总线GCK1、GCK2......第一栅极时钟信号、第二栅极时钟信号CK, CKB......第一时钟、第二时钟S......置位信号R......复位信号Q......状态信号Z……其他级控制信号GOUT......扫描信号VDD……高电平的直流电源电位VSS......低电平的直流电源电位
权利要求
1.一种扫描信号线驱动电路，其特征在于 所述扫描信号线驱动电路为显示装置的扫描信号线驱动电路，所述扫描信号线驱动电路驱动配置于显示部的多个扫描信号线， 所述扫描信号线驱动电路具有移位寄存器，该移位寄存器包含彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，所述多个双稳态电路的输出信号依次成为有效， 各双稳态电路具有 第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号； 第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号； 第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动所述扫描信号线的扫描信号，且与所述扫描信号线连接； 第一输出控制用开关元件，该第一输出控制用开关元件的第二电极被供给所述多个时钟信号之一，该第一输出控制用开关元件的第三电极与所述第一输出节点连接； 第一节点接通用开关元件，其用于基于所述置位信号，使与所述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化； 第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，所述第一个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第一个第一节点关断用开关元件用于使所述第一节点的电平向断开电平变化，所述第一个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且所述第一个第一输出节点关断用开关元件用于使所述第一输出节点的电平向断开电平变化； 第一个第二节点接通用开关元件，其用于基于所述复位信号，使与所述第一个第一节点关断用开关元件和所述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化； 第一个第二节点关断用开关元件，所述第一个第二节点关断用开关元件的第一电极与所述第一输入节点连接，所述第一个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，所述第一个第二节点关断用开关元件基于所述置位信号使所述第二节点的电平向断开电平变化；和电容元件，所述电容元件的一端与所述第二节点连接，所述电容元件的另一端与所述第一输入节点连接。
2.如权利要求I所述的扫描信号线驱动电路，其特征在于 当设所述电容元件的电容值为C2、所述第一个第二节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C3、所述第一个第一节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C5、所述第一个第一输出节点关断用开关元件的第ー电扱-第二电极间的寄生电容的电容值为C6时，满足下式C2 ≥ C5+C6-C3。
3.如权利要求I所述的扫描信号线驱动电路，其特征在于在各双稳态电路中，在所述第一节点要被維持在断开电平的期间，所述第二节点的电位被维持在高电平的直流电源电位。
4.如权利要求I所述的扫描信号线驱动电路，其特征在于 包含于各双稳态电路中的开关兀件，是包括作为第一电极的栅极电极、作为第二电极的漏极电极和作为第三电极的源极电极的薄膜晶体管， 所述电容元件形成于所述薄膜晶体管的栅极电极与源极电极之间。
5.如权利要求4所述的扫描信号线驱动电路，其特征在于 所述电容元件和所述第一个第二节点关断用开关元件以彼此相邻的方式配置， 所述电容元件的一端侧，由构成作为薄膜晶体管的所述第一个第二节点关断用开关元件的漏极电极的金属膜形成， 所述电容元件的另一端侧，由构成所述第一个第二节点关断用开关元件的栅极电极的金属膜形成。
6.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有所述第一个第一节点关断用开关元件， 所述第一个第一节点关断用开关元件的第三电极，与所述第一输出节点连接。
7.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第二节点关断用开关元件，所述第二个第二节点关断用开关元件的第一电极与所述第一输出节点连接，所述第二个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。
8.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第一输出节点关断用开关元件，所述第二个第一输出节点关断用开关元件的第一电极与所述第二输入节点连接，所述第二个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第二个第一输出节点关断用开关元件的第三电极被供给断开电平的电位。
9.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第一节点关断用开关元件，所述第二个第一节点关断用开关元件的第一电极与所述第二输入节点连接，所述第二个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第二个第一节点关断用开关元件的第三电极被供给断开电平的电位。
10.如权利要求I所述的扫描信号线驱动电路，其特征在于 所述第一节点接通用开关元件是具有多沟道结构的薄膜晶体管。
11.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有所述第一个第一节点关断用开关元件， 所述第一个第一节点关断用开关元件是具有多沟道结构的薄膜晶体管。
12.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有 第二输出节点，其用于输出该各双稳态电路的输出信号作为控制该各双稳态电路以外的双稳态电路的动作的其他级控制信号；和第二输出控制用开关元件，所述第二输出控制用开关元件的第一电极与所述第一节点连接，所述第二输出控制用开关元件的第二电极与所述第一输出控制用开关元件的第二电极连接，所述第二输出控制用开关元件的第三电极与所述第二输出节点连接， 从各双稳态电路输出的所述其他级控制信号，作为所述复位信号被供给至该各双稳态电路之前的级的双稳态电路。
13.如权利要求12所述的扫描信号线驱动电路，其特征在于 从各双稳态电路输出的所述其他级控制信号，还作为所述置位信号被供给至该各双稳态电路之后的级的双稳态电路。
14.如权利要求12所述的扫描信号线驱动电路，其特征在于 所述第一个第二节点接通用开关元件的第二电极，被供给所述多个时钟信号中与被供给至所述第一输出控制用开关元件的第二电极的信号不同的信号。
15.如权利要求12所述的扫描信号线驱动电路，其特征在于 所述第一输出控制用开关元件的第二电极被供给直流电源电位来代替所述多个时钟信号之一。
16.如权利要求15所述的扫描信号线驱动电路，其特征在于 当设所述多个时钟信号的振幅电压为VCK、以所述多个时钟信号的低电平侧的电位为基准所述扫描信号线被驱动时的所述扫描信号的电压为VGH时，满足下式VGH 彡 VCK 彡 VGH/2。
17.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第三输入节点，其用于接收从外部发送来的信号作为清零信号；和第二个第二节点接通用开关元件，其用于基于所述清零信号，使所述第二节点的电平向导通电平变化。
18.如权利要求17所述的扫描信号线驱动电路，其特征在于 所述多个双稳态电路的最后ー级的双稳态电路，被供给所述清零信号作为所述复位信号。
19.如权利要求17所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第四输入节点，其用于接收从外部发送来的信号作为刷新信号；和第二节点电平降低用开关元件，其用于基于所述刷新信号，使所述第二节点的电平向比断开电平低的电平变化。
20.权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第三输入节点，其用于接收从外部发送来的信号作为清零信号； 第二个第二节点接通用开关元件，其用于基于所述清零信号，使所述第二节点的电平向导通电平变化；和 第二节点电平降低用开关元件，其用于基于所述清零信号，使所述第二节点的电平向比断开电平低的电平变化。
21.如权利要求I所述的扫描信号线驱动电路，其特征在于包含于各双稳态电路中的开关元件全部为同一沟道的薄膜晶体管。
22.—种显示装置，其特征在干 包括所述显示部，并具有权利要求I所述的扫描信号线驱动电路。
23.—种驱动方法，其特征在干 所述驱动方法为利用扫描信号线驱动电路驱动配置于显示部的多个扫描信号线的方法，所述扫描信号线驱动电路具有移位寄存器，该移位寄存器包括具有第一状态和第二状态且彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，所述多个双稳态电路的输出信号依次成为有效， 所述驱动方法对于各双稳态电路包括 第一驱动步骤，使该双稳态电路成为用于使该双稳态电路从所述第二状态变化为所述第一状态的预备状态； 第二驱动步骤，使该双稳态电路从所述预备状态变化为所述第一状态；和 第三驱动步骤，使该双稳态电路从所述第一状态变化为所述第二状态， 各双稳态电路具有 第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号； 第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号； 第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动所述扫描信号线的扫描信号，且与所述扫描信号线连接； 第一输出控制用开关元件，所述第一输出控制用开关元件的第二电极被供给所述多个时钟信号之一，所述第一输出控制用开关元件的第三电极与所述第一输出节点连接； 第一节点接通用开关元件，其用于基于所述置位信号，使与所述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化； 第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，所述第一个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第一个第一节点关断用开关元件用于使所述第一节点的电平向断开电平变化，所述第一个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且所述第一个第一输出节点关断用开关元件用于使所述第一输出节点的电平向断开电平变化； 第一个第二节点接通用开关元件，其用于基于所述复位信号，使与所述第一个第一节点关断用开关元件和所述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化； 第一个第二节点关断用开关元件，所述第一个第二节点关断用开关元件的第一电极与所述第一输入节点连接，所述第一个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，所述第一个第二节点关断用开关元件基于所述置位信号使所述第二节点的电平向断开电平变化；和电容元件，所述电容元件的一端与所述第二节点连接，所述电容元件的另一端与所述第一输入节点连接，关于各双稳态电路， 在所述第一驱动步骤中，所述置位信号从所述第二电平变化为所述第一电平，由此所述第一节点接通用开关元件成为导通状态， 在所述第二驱动步骤中，所述置位信号从所述第一电平变化为所述第二电平，由此所述第一节点接通用开关元件成为断开状态，并且所述多个时钟信号中被供给至所述第一输 出控制用开关元件的第二电极的信号从第二电平变化为所述第一电平，由此所述第一节点的电平变化， 在所述第三驱动步骤中，所述复位信号从所述第二电平变化为所述第一电平，由此所述第一个第二节点关断用开关元件成为导通状态。
全文摘要
双稳态电路包括置位信号用的输入端子(41)；复位信号用的输入端子(42)；状态信号用的输出端子(48)；用于基于第一时钟使输出端子(48)的电位上升的薄膜晶体管(M2)；用于基于置位信号使与薄膜晶体管(M2)的栅极端子连接的第一节点的电位上升的薄膜晶体管(M1)；用于使第一节点的电位降低的薄膜晶体管(M5)；用于基于复位信号使与薄膜晶体管(M5)的栅极端子连接的第二节点的电位上升的薄膜晶体管(M7)；用于基于第二节点的电位使输出端子(48)的电位降低的薄膜晶体管(M6)；用于基于置位信号使第二节点的电位上升的薄膜晶体管(M3)；和一端与第二节点连接且另一端与输入端子(41)连接的电容器(CAP2)。
文档编号G09G3/20GK102792363SQ20108006529
公开日2012年11月21日 申请日期2010年10月14日 优先权日2010年3月15日
发明者岩瀬泰章, 高桥佳久 申请人:夏普株式会社
技术领域：
本发明涉及显示装置及其驱动电路，详细而言，涉及对配置于显示装置的显示部的扫描信号线进行驱动的包括多个移位寄存器的扫描信号线驱动电路。
背景技术：
近年来，在液晶显示装置中，用于驱动栅极总线(扫描信号线)的栅极驱动器(扫描信号线驱动电路)的单片化正在进展中。以往，栅极驱动器大多作为ICdntegratedCircuit :集成电路)芯片装载于构成液晶面板的基板的周边部，但是近年来，在基本上直接形成栅极驱动器的情况逐渐增多。这种栅极驱动器被称为“单片栅极驱动器”等。具有单片栅极驱动器的液晶显示装置中，作为驱动元件，历来采用使用非晶硅(a-Si)的薄膜晶 体管(以下称为“a-SiTFT”)，但是近年来，实现了采用使用微晶硅(yc-Si)或氧化物半导体(例如IGZ0)的薄膜晶体管。微晶硅或氧化物半导体的迁移率比非晶硅的迁移率大，所以通过采用使用微晶硅或氧化物半导体的薄膜晶体管作为驱动元件，能够实现边框面积的缩小和高精细化。然而，在有源矩阵型的液晶显示装置的显示部，包含多条源极总线(视频信号线)、多条栅极总线、以及与这些多条源极总线和多条栅极总线的交叉点分别对应设置的多个像素形成部。这些像素形成部配置成矩阵状，构成像素阵列。各像素形成部包括栅极端子与通过对应的交叉点的栅极总线连接、并且源极端子与通过该交叉点的源极总线连接的作为开关元件的薄膜晶体管；和用于保持像素电压值的像素电容等。有源矩阵型的液晶显示装置中，还设置有上述栅极驱动器和用于驱动源极总线的源极驱动器(视频信号线驱动电路)。表示像素电压值的视频信号通过源极总线传递，但各源极总线不能将表示多行的像素电压值的视频信号一次性(同吋)传递。因此，对配置成矩阵状的上述像素形成部内的像素电容进行的视频信号的写入(充电)，逐行依次进行。于是，栅极驱动器由包括多级的移位寄存器构成，以使多条栅极总线按每个规定期间依次被选择。移位寄存器的各级，成为在各时刻成为两个状态(第一状态和第二状态)中的任ー个状态并将表示该状态的信号(以下称为“状态信号”。)作为扫描信号输出的双稳态电路。而且，通过从移位寄存器内的多个双稳态电路依次输出有效的扫描信号，如上所述，逐行依次进行对像素电容的视频信号的写入。在现有的显示装置中，双稳态电路例如构成为如图51 (日本特开2006-107692号公报的图I)、图52(日本特开2006-107692号公报的图14)所示。在这些双稳态电路中，当从前ー级发送来的扫描信号Gn-I成为高电平吋，由于晶体管组TGl成为导通状态，所以第ニ节点N2的电位成为低电平。由此，晶体管TG3、TR4成为断开状态。因此，通过扫描信号Gn-I成为高电平，第一节点NI的电位成为高电平，输出电容Cb被充电。该状态吋，时钟CK的电位现于栅极总线。如上所述，在各双稳态电路中，在从前ー级发送来的扫描信号Gn-I成为高电平之后，通过使供给至该双稳态电路的时钟CK的电位为高电平，从移位寄存器内的多个双稳态电路依次输出有效的扫描信号。由此，多条栅极总线逐条依次被驱动。另外，在日本特开2001-52494号公报、日本特开2003-16794号公报、日本特开2005-94335号公报、日本特开2006-106394号公报和日本特开2006-127630号公报中，也公开有设置于显示装置等的移位寄存器(双稳态电路)的结构。现有技术文献专利文献专利文献I :日本特开2006-107692号公报专利文献2 :日本特开2001-52494号公报专利文献3 :日本特开2003-16794号公报 专利文献4 :日本特开2005-94335号公报专利文献5 :日本特开2006-106394号公报专利文献6 :日本特开2006-127630号公报
发明内容
发明要解决的课题然而，根据现有的结构，如下所述缺乏电路动作的稳定性。在图51所示的结构中，通过扫描信号Gn-I从低电平变为高电平，第一节点NI被充电。在此，在扫描信号Gn-I从低电平变为高电平的时刻，第二节点N2的电位成为高电平，所以晶体管TR4成为导通状态。详细而言，即使扫描信号Gn-I从低电平变为高电平，在晶体管组TGl成为导通状态至第二节点N2的电位成为低电平的期间，晶体管TR4也被维持在导通状态。因此，有时对第一节点NI的充电变得不充分。特别是在使电路动作高速化的情况下，充电期间变短，所以对第ー节点NI的充电变得更不充分。其结果是，电路动作变得不稳定。另外，在第一电极与第ー节点NI连接，第二电极被供给时钟CK的晶体管TG2的栅极-漏极间存在寄生电容，所以由时钟CK的波形的变动导致在第一节点NI产生噪声。然后，晶体管组TGl因该噪声而成为导通状态，第二节点N2的电位降低。于是，在第一节点NI的电位要被維持于低电平的期间，晶体管TR4不成为完全的导通状态，第一节点NI的电位不再被維持于低电平。第一节点NI的电位的上升和第二节点N2的电位的降低正反馈地发生，电路动作变得不稳定。另外，在图52所示的结构中，晶体管组TGl的栅极端子不与第一节点NI连接。因此，在扫描信号Gn成为高电平的期间中，晶体管组TGl变为导通状态，第二节点N2的电位不会降低。在扫描信号Gn成为高电平的期间中，由晶体管TG3、TR4的栅扱-漏极间的寄生电容的存在导致第二节点N2的电位上升。由此，晶体管TR4略微成为导通状态，在第一节点NI的电位要被維持在高电平的期间，该第一节点NI的电位降低。其结果是，电路动作变得不稳定。于是，本发明的目的在于，在单片栅极驱动器中提高电路动作的稳定性。用于解决课题的方案本发明的第一方面是ー种扫描信号线驱动电路，其特征在于上述扫描信号线驱动电路为显示装置的扫描信号线驱动电路，上述扫描信号线驱动电路驱动配置于显示部的多个扫描信号线，
上述扫描信号线驱动电路具有移位寄存器，该移位寄存器包含彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，上述多个双稳态电路的输出信号依次成为有效，各双稳态电路具有第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号；第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号；第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动上述扫描信号线的扫描信号，且与上述扫描信号线连接；第一输出控制用开关元件，该第一输出控制用开关元件的第二电极被供给上述多 个时钟信号之一，该第一输出控制用开关元件的第三电极与上述第一输出节点连接；第一节点接通用开关元件，其用于基于上述置位信号，使与上述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，上述第一个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第一个第一节点关断用开关元件用于使上述第一节点的电平向断开电平变化，上述第一个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且上述第一个第一输出节点关断用开关元件用于使上述第一输出节点的电平向断开电平变化；第一个第二节点接通用开关元件，其用于基于上述复位信号，使与上述第一个第一节点关断用开关元件和上述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化；第一个第二节点关断用开关元件，上述第一个第二节点关断用开关元件的第一电极与上述第一输入节点连接，上述第一个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，上述第一个第二节点关断用开关元件基于上述置位信号使上述第二节点的电平向断开电平变化；和电容元件,上述电容元件的一端与上述第二节点连接，电容元件的另一端与上述第一输入节点连接。本发明的第二方面，在本发明的第一方面的基础上，其特征在于当设上述电容元件的电容值为C2、上述第一个第二节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C3、上述第一个第一节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C5、上述第一个第一输出节点关断用开关元件的第ー电扱-第二电极间的寄生电容的电容值为C6时，满足下式C2 彡 C5+C6-C3。本发明的第三方面，在本发明的第一方面的基础上，其特征在于在各双稳态电路中，在上述第一节点要被維持在断开电平的期间，上述第二节点的电位被维持在高电平的直流电源电位。
本发明的第四方面，在本发明的第一方面的基础上，其特征在于包含于各双稳态电路中的开关元件，是包括作为第一电极的栅极电极、作为第二电极的漏极电极和作为第三电极的源极电极的薄膜晶体管，上述电容元件形成于上述薄膜晶体管的栅极电极与源极电极之间。本发明的第五方面，在本发明的第四方面的基础上，其特征在于上述电容元件和上述第一个第二节点关断用开关元件以彼此相邻的方式配置，上述电容元件的一端侧，由构成作为薄膜晶体管的上述第一个第二节点关断用开关元件的漏极电极的金属膜形成，上述电容元件的另一端侧，由构成上述第一个第二节点关断用开关元件的栅极电 极的金属膜形成。本发明的第六方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有上述第一个第一节点关断用开关元件，上述第一个第一节点关断用开关元件的第三电极，与上述第一输出节点连接。本发明的第七方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第二节点关断用开关元件，上述第二个第二节点关断用开关元件的第一电极与上述第一输出节点连接，上述第二个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第八方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第一输出节点关断用开关元件，上述第二个第一输出节点关断用开关元件的第一电极与上述第二输入节点连接，上述第二个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第二个第一输出节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第九方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第二个第一节点关断用开关元件，上述第二个第一节点关断用开关元件的第一电极与上述第二输入节点连接，上述第二个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第二个第一节点关断用开关元件的第三电极被供给断开电平的电位。本发明的第十方面，在本发明的第一方面的基础上，其特征在于上述第一节点接通用开关元件是具有多沟道结构的薄膜晶体管。本发明的第^ 方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有上述第一个第一节点关断用开关元件，上述第一个第一节点关断用开关元件是具有多沟道结构的薄膜晶体管。本发明的第十二方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有第二输出节点，其用于输出该各双稳态电路的输出信号作为控制该各双稳态电路以外的双稳态电路的动作的其他级控制信号；和第二输出控制用开关元件，上述第二输出控制用开关元件的第一电极与上述第一节点连接，上述第二输出控制用开关元件的第二电极与上述第一输出控制用开关元件的第ニ电极连接，上述第二输出控制用开关元件的第三电极与上述第二输出节点连接，从各双稳态电路输出的上述其他级控制信号，作为上述复位信号被供给至该各双稳态电路之前的级的双稳态电路。本发明的第十三方面，在本发明的第十二方面的基础上，其特征在于从各双稳态电路输出的上述其他级控制信号，还作为上述置位信号被供给至该各双稳态电路之后的级的双稳态电路。本发明的第十四方面，在本发明的第十二方面的基础上，其特征在于上述第一个第二节点接通用开关元件的第二电极，被供给上述多个时钟信号中与被供给至上述第一输出控制用开关元件的第二电极的信号不同的信号。
本发明的第十五方面，在本发明的第十二方面的基础上，其特征在于上述第一输出控制用开关元件的第二电极被供给直流电源电位来代替上述多个时钟信号之一。本发明的第十六方面，在本发明的第十五方面的基础上，其特征在于当设上述多个时钟信号的振幅电压为VCK、以上述多个时钟信号的低电平侧的电位为基准上述扫描信号线被驱动时的上述扫描信号的电压为VGH时，满足下式VGH 彡 VCK 彡 VGH/2。本发明的第十七方面，在本发明的第一方面的基础上，其特征在于各双稳态电路还具有第三输入节点，其用于接收从外部发送来的信号作为清零信号；和第二个第二节点接通用开关元件，其用于基于上述清零信号，使上述第二节点的电平向导通电平变化。本发明的第十八方面，在本发明的第十七方面的基础上，其特征在于上述多个双稳态电路的最后ー级的双稳态电路，被供给上述清零信号作为上述复位信号。本发明的第十九方面，在本发明的第十七方面的基础上，其特征在于各双稳态电路还具有第四输入节点，其用于接收从外部发送来的信号作为刷新信号；和第二节点电平降低用开关元件，其用于基于上述刷新信号，使上述第二节点的电平向比断开电平低的电平变化。本发明的第二十方面，在本发明的第一方面的基础上，其特征在于各双稳态电路具有第三输入节点，其用于接收从外部发送来的信号作为清零信号；第二个第二节点接通用开关元件，其用于基于上述清零信号，使上述第二节点的电平向导通电平变化；和第二节点电平降低用开关元件，其用于基于上述清零信号，使上述第二节点的电平向比断开电平低的电平变化。本发明的第二^ 方面，在本发明的第一方面的基础上，其特征在于包含于各双稳态电路中的开关元件全部为同一沟道的薄膜晶体管。本发明的第二十二方面，是ー种显示装置，其特征在于
包括上述显示部，并具有本发明的第一方面的扫描信号线驱动电路。本发明的第二十三方面是ー种驱动方法，其特征在于上述驱动方法为利用扫描信号线驱动电路驱动配置于显示部的多个扫描信号线的方法，上述扫描信号线驱动电路具有移位寄存器，该移位寄存器包括具有第一状态和第二状态且彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，上述多个双稳态电路的输出信号依次成为有效，上述驱动方法对于各双稳态电路包括第一驱动步骤，使该双稳态电路成为用于使该双稳态电路从上述第二状态变化为上述第一状态的预备状态；第二驱动步骤，使该双稳态电路从上述预备状态变化为上述第一状态；和第三驱动步骤，使该双稳态电路从上述第一状态变化为上述第二状态，各双稳态电路具有第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号；第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号；第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动上述扫描信号线的扫描信号，且与上述扫描信号线连接；第一输出控制用开关元件，上述第一输出控制用开关元件的第二电极被供给上述多个时钟信号之一，上述第一输出控制用开关元件的第三电极与上述第一输出节点连接；第一节点接通用开关元件，其用于基于上述置位信号，使与上述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，上述第一个第一节点关断用开关元件的第二电极与上述第一节点连接，上述第一个第一节点关断用开关元件用于使上述第一节点的电平向断开电平变化，上述第一个第一输出节点关断用开关元件的第二电极与上述第一输出节点连接，上述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且上述第一个第一输出节点关断用开关元件用于使上述第一输出节点的电平向断开电平变化；第一个第二节点接通用开关元件，其用于基于上述复位信号，使与上述第一个第一节点关断用开关元件和上述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化；第一个第二节点关断用开关元件，上述第一个第二节点关断用开关元件的第一电极与上述第一输入节点连接，上述第一个第二节点关断用开关元件的第二电极与上述第二节点连接，上述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，上述第一个第二节点关断用开关元件基于上述置位信号使上述第二节点的电平向断开电平变化；和电容元件,上述电容元件的一端与上述第二节点连接,上述电容元件的另一端与上述第一输入节点连接，关于各双稳态电路，
在上述第一驱动步骤中，上述置位信号从上述第二电平变化为上述第一电平，由此上述第一节点接通用开关元件成为导通状态，在上述第二驱动步骤中，上述置位信号从上述第一电平变化为上述第二电平，由此上述第一节点接通用开关元件成为断开状态，并且上述多个时钟信号中被供给至上述第一输出控制用开关元件的第二电极的信号从第二电平变化为上述第一电平，由此上述第一节点的电平变化，在上述第三驱动步骤中，上述复位信号从上述第二电平变化为上述第一电平，由此上述第一个第二节点关断用开关元件成为导通状态。发明效果根据本发明的第一方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于置位信号使第二节点的电平向断开电平变化的第一个第二节点关断用 开关元件。因此，通过置位信号的电位变化(例如，在采用n沟道型的薄膜晶体管作为开关元件的情况下，置位信号的电位从低电平变化为高电平)，第二节点的电位直接向断开电平变化。另外，由于第一个第一节点关断用开关元件的第一电极与第二节点连接，所以当第二节点的电位变为断开电平时第一个第一节点关断用开关元件成为断开状态。如上所述，在第一节点的电位要为导通电平的期间(置位期间)，第二节点的电位迅速成为断开电平，第ー个第一节点关断用开关元件成为断开状态，所以不会妨碍第一节点的电位的从断开电平向导通电平的变化。其结果是，与现有结构相比，电路动作的稳定性提高。另外，根据本发明的第一方面，关于用于使第一节点的电位成为断开电平的第二节点，由于没有采用“通过第一节点的电位成为导通电平，第二节点的电位成为断开电平”的结构，所以即使在第一节点产生噪声，第二节点的电位也不会受到该噪声的影响。因此，在第一节点的电位要被維持在断开电平的期间(通常动作期间)，第二节点的电位被維持在导通电平，能够抑制在第一节点产生大的噪声。另外，在置位期间第一输入节点-第二节点间的电容元件被充电，所以在第一节点的电位要充分被維持在导通电平的期间(选择期间)，通过使置位信号的电位向与置位期间时的变化方向相反的方向变化，能够将第二节点的电位被維持在断开电平。因此，即使由开关元件的寄生电容导致第二节点的电位发生变动，第二节点的电位也被維持在断开电平，在选择期间第一节点的电位降低受到抑制，由此，能够确保电路动作的稳定性。而且，根据本发明的第一方面，在通常动作期间，因置位信号和复位信号产生的噪声的影响而在第一个第二节点关断用开关元件和第一个第二节点接通用开关元件发生电流漏泄而可能使第二节点的电位发生变动，但通过在置位期间对电容元件充电，由这种电流漏泄导致的第二节点的电位的变动得到抑制。进一歩，与现有结构相比，能够实现不增加必要电路元件、具有动作的稳定性优异的移位寄存器的扫描信号线驱动电路。根据本发明的第二方面，电容元件的电容值为由从“第二电极与选择期间中电平向导通电平变化的节点连接、第一电极与第二节点连接的开关元件的第一电扱-第二电极间的寄生电容的电容值之和”減少“第一电极与选择期间中电平向断开电平变化的节点连接、第二电极与第二节点连接的开关元件的第一电扱-第二电极间的寄生电容的电容值”而得的值以上。因此，在选择期间，能够可靠地抑制第二节点的电位成为导通电平。根据本发明的第三方面，能够实现使用阈值移动小的薄膜晶体管(微晶硅、氧化物半导体等)作为开关元件的结构的合适的扫描信号线驱动电路。根据本发明的第四方面，利用已有的构成要素，能够在第一输入节点-第二节点间具有电容元件。根据本发明的第五方面，通过在第一输入节点-第二节点间具有电容元件，能够抑制配线面积、安装面积的増大。由此，能够实现面板的窄边框化。另外，由于能够降低配线负载，所以提高了电路动作的可靠性。根据本发明的第六方面，第一个第一节点关断用开关元件的第三电极被供给来自双稳态电路的输出信号的电位。因此，能够使选择期间的第一个第一节点关断用开关元件的第二电扱-第三电极间的电压变得比较小。由此，能够抑制从第一节点经过第一个第一节点关断用开关元件流出电荷。其结果是，在选择期间能够将第一节点的电位可靠地被维持在高电平，能够有效地提高电路动作的稳定性。另外，由于第一节点的关断的定时比第一·输出节点的关断的定时晚，所以使利用第一输出控制用开关元件的第一输出节点关断的动作变强，能够更迅速地进行第一输出节点的关断。由此，电路能够高速动作。根据本发明的第七方面，第二个第二节点关断用开关元件的第一电极，与用于输出扫描信号的第一输出节点连接。因此，在选择期间，第二个第二节点关断用开关元件成为导通状态。另外，第二个第二节点关断用开关元件的第二电极与第二节点连接，第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。因此，选择期间中第二节点的电位被拉向断开电平。如上所述，在选择期间能够将第二节点的电位可靠地被維持在断开电平，能够有效地提高电路动作的稳定性。根据本发明的第八方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于复位信号使第一输出节点的电平向断开电平变化的第二个第二节点关断用开关元件。因此，通过复位信号的电位变化(例如，在采用n沟道型的薄膜晶体管作为开关元件的情况下，复位信号的电位从低电平变化为高电平)，第一输出节点的电位直接向断开电平变化。另外，在第一输出节点的电位要从导通电平变化为断开电平的期间(复位期间)，两个开关元件(第一个第一输出节点关断用开关元件、第二个第一输出节点关断用开关元件)发挥作用以使第一输出节点的电位降低。因此，即使在扫描信号线的负载电容大的情况下，在复位期间也能够使第一输出节点的电位迅速成为断开电平，能够抑制来自第一输出节点的异常脉冲的输出。根据本发明的第九方面，在构成扫描信号线驱动电路的移位寄存器的各双稳态电路，设置有用于基于复位信号使第一节点的电平向断开电平变化的第二个第一节点关断用开关元件。因此，通过复位信号的电位变化，第一节点的电位直接向断开电平变化。另外，在复位期间，两个开关元件(第一个第一节点关断用开关元件、第二个第一节点关断用开关元件)发挥作用以使第一节点的电位降低。因此，即使在使电路高速动作的情况下，也能够在复位期间使第一节点的电位可靠地成为断开电平，提高电路动作的稳定性。根据本发明的第十方面，置位期间的第一节点的电位上升较小，第一个第一节点接通用开关元件的断开电流较小。因此，选择期间结束时刻的第一节点的电位，維持输出控制所需的电位，并且是较低的值。由此，供给至第一输出控制用开关元件的第一电极的电压降低，能够抑制第一输出控制用开关元件的破坏。另外，由于来自第一节点的电流漏泄受到抑制，所以电路动作的稳定性提闻。
根据本发明的第十一方面，第一个第一节点关断用开关元件的断开电流变得较小。因此，在采用漏泄电流大的薄膜晶体管作为开关元件的情况下，也能够在选择期间充分地提高第一输出节点的电位，并且能够在复位期间使第一输出节点的电位迅速降低。根据本发明的第十二方面，关于移位寄存器的各双稳态电路，用于驱动与该各双稳态电路对应的扫描信号线的信号，与用于控制该各双稳态电路的前ー级的双稳态电路的动作的信号是不同的信号。因此，能够减小各双稳态电路中复位信号的波形变钝。由此，即使在扫描信号线的负载电容大的情况下，各双稳态电路中基于复位信号的动作也能够迅速进行，能够提高电路动作的可靠性。根据本发明的第十三方面，关于移位寄存器的各双稳态电路，用于驱动与该各双稳态电路对应的扫描信号线的信号，与用于控制该各双稳态电路的前ー级和后ー级的双稳态电路的动作的信号是不同的信号。因此，能够减小各双稳态电路中置位信号和复位信号的波形变钝。由此，即使在扫描信号线的负载电容大的情况下，各双稳态电路中基于置位信号的动作和基于复位信号的动作也能够迅速进行，能够提高电路动作的稳定性。 根据本发明的第十四方面，由于第一个第二节点接通用开关元件的第二电极被供给时钟信号，所以电源电压成为第一个第二节点接通用开关元件的电荷供给源。另外，施加到第二输入节点的负载降低。因此，从第二输入节点向第二节点的电荷的流动受到抑制，第ニ输入节点的电位迅速变化。而且，与本发明的第十二方面同样，复位信号的波形变钝也变小。由此，复位期间结束后的期间的第二节点的电位降低受到抑制。根据本发明的第十五方面，由于第一输出控制用开关元件的第二电极被供给直流电源电位，所以从第一输出节点的电位的断开电平向导通电平的变化在置位期间开始。因此，在选择期间扫描信号线迅速成为选择状态，能够充分确保对像素电容的充电时间。另夕卜，与对第一输出控制用开关元件的第二电极供给时钟信号的结构相比，施加到时钟信号用配线的负载降低。因此，能够降低时钟信号的波形变钝的产生，并且降低消耗电力。根据本发明的第十六方面，在选择期间使扫描信号的电位充分地成为导通电平，并且能够得到降低消耗电カ的效果。根据本发明的第十七方面，通过在移位寄存器的动作开始前基于清零信号使第二个第二节点接通用开关元件成为导通状态，在移位寄存器的动作开始时刻在所有双稳态电路中第一节点的电位和第一输出节点的电位成为断开电平，电路动作的稳定性提高。根据本发明的第十八方面，能够削减信号数，并且得到与本发明的第十七方面相同的效果。根据本发明的第十九方面，通过基于刷新信号使第二节点电平降低用开关元件成为导通状态，能够使第二节点的电平成为比断开电平低的电平。因此，能够抑制第一电极与第二节点连接的开关元件(第一个第一节点关断用开关元件、第一个第一输出节点关断用开关元件)的阈值移动。根据本发明的第二十方面，不使用刷新信号，就能够得到与本发明的第十九方面相同的效果。根据本发明的第二十一方面，能够降低扫描信号线驱动电路的制造成本。根据本发明的第二十二方面，实现具有得到与本发明的第一方面相同效果的扫描信号线驱动电路的显示装置。
图I是表示本发明的第一实施方式的液晶显示装置的栅极驱动器内的移位寄存器中包含的双稳态电路的结构的电路图。图2是表示上述第一实施方式中液晶显示装置的整体结构的框图。图3是用于说明上述第一实施方式中栅极驱动器的结构的框图。图4是用于表示上述第一实施方式中栅极驱动器内的移位寄存器的结构的框图。图5是用于说明上述第一实施方式中栅极驱动器的动作的信号波形图。图6是用于说明上述第一实施方式中双稳态电路的动作的信号波形图。图7是表示上述第一实施方式中第一节点的电位和第二节点的电位的变化的信号波形图。
图8是表示图51所示的现有结构中第一节点的电位和第二节点的电位的变化的信号波形图。图9是表示图52所示的现有结构中第一节点的电位和第二节点的电位的变化的信号波形图。图10是表示上述第一实施方式的第一变形例的薄膜晶体管Ml附近的结构的图。图11是用于说明上述第一实施方式的第一变形例中双稳态电路的动作的信号波形图。图12是表示上述第一实施方式的第一变形例中栅极驱动器内的移位寄存器的结构的框图。图13是表示上述第一实施方式的第二变形例的薄膜晶体管Ml附近的结构的图。图14是表示上述第一实施方式的第三变形例的薄膜晶体管M7附近的结构的图。图15是表示上述第一实施方式的第四变形例的薄膜晶体管M7附近的结构的图。图16是表示上述第一实施方式的第五变形例的薄膜晶体管M7附近的结构的图。图17是表示上述第一实施方式的第六变形例的薄膜晶体管M3附近的结构的图。图18是表示上述第一实施方式的第七变形例的薄膜晶体管M3附近的结构的图。图19是形成有栅极驱动器和像素电路等的阵列基板的局部截面图。图20是用于说明上述第一实施方式中电容器CAP2的优选配置的电路图。图21是表示本发明的第二实施方式的双稳态电路的结构的电路图。图22是表示本发明的第三实施方式的双稳态电路的结构的电路图。图23是表示本发明的第四实施方式的双稳态电路的结构的电路图。图24是表示上述第四实施方式中状态信号的电位变化的模拟结果的图。图25是表示上述第四实施方式的变形例的双稳态电路的结构的电路图。图26是表示本发明的第五实施方式的双稳态电路的结构的电路图。图27是表示上述第五实施方式中第一节点的电位变化的模拟结果的图。图28是表示上述第五实施方式的变形例的双稳态电路的结构的电路图。图29是关于上述第五实施方式的变形例的、在图25所示的结构中将薄膜晶体管Mll多栅极化时的电路图。图30是表示本发明的第六实施方式的双稳态电路的结构的电路图。
图31是表示上述第六实施方式中栅极驱动器内的移位寄存器的结构的框图。图32是表示上述第六实施方式的第一变形例中栅极驱动器内的移位寄存器的结构的框图。图33是表示上述第六实施方式的第二变形例的双稳态电路的结构的电路图。图34是表示上述第六实施方式的第二变形例中栅极驱动器内的移位寄存器的结构的框图。图35是表示上述第六实施方式的第三变形例的双稳态电路的结构的电路图。图36是用于说明上述第六实施方式的第三变形例中双稳态电路的动作的信号波形图。
图37是表示本发明的第七实施方式的双稳态电路的结构的电路图。图38是表示上述第七实施方式中栅极驱动器内的移位寄存器的结构的框图。图39是用于说明上述第七实施方式中双稳态电路的动作的信号波形图。图40是表示上述第七实施方式中将栅极结束脉冲(gate end pulse)信号用作清零信号(clear signal)时的栅极驱动器内的移位寄存器的结构的框图。图41是用于说明上述第七实施方式中将栅极结束脉冲信号用作清零信号时的优选驱动方法的信号波形图。图42是表示上述第七实施方式的第一变形例的双稳态电路的结构的电路图。图43是用于说明上述第七实施方式的第一变形例中双稳态电路的动作的信号波形图。图44是表示上述第七实施方式的第二变形例的双稳态电路的结构的电路图。图45是用于说明上述第七实施方式的第二变形例中双稳态电路的动作的信号波形图。图46是表示第一參考例的双稳态电路的结构的电路图。图47是用于说明第一參考例中双稳态电路的动作的信号波形图。图48是用于说明第一參考例中电容器CAP2的优选配置的电路图。图49是表示第二參考例的双稳态电路的结构的电路图。图50是用于说明第二參考例中双稳态电路的动作的信号波形图。图51是表示现有的显示装置中移位寄存器中包括的双稳态电路的结构的一例的电路图。图52是表示现有的显示装置中移位寄存器中包括的双稳态电路的结构的另ー个例子的电路图。
具体实施例方式以下，參照附图对本发明的实施方式进行说明。另外，在以下说明中，薄膜晶体管的栅极端子(栅极电极)相当于第一电极，漏极端子(漏极电极)相当于第二电极，源极端子(源极电极)相当于第三电极。另外，将设置在双稳态电路内的薄膜晶体管全部作为n沟道型的薄膜晶体管来进行说明。〈I.第一实施方式〉〈I. I整体结构和动作>
图2是表示本发明的第一实施方式的有源矩阵型的液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置具有电源100、DC/DC转换器110、显示控制电路200、源极驱动器(视频信号线驱动电路)300、栅极驱动器(扫描信号线驱动电路)400、共用电极驱动电路500和显不部600。其中，棚极驱动器400使用非晶娃、多晶娃、微晶娃、氧化物半导体(例如IGZ0)等，形成在包含显示部600的显示面板上。即，在本实施方式中，栅极驱动器400和显示部600形成在同一基板(作为构成液晶面板的两块基板中的ー块基板的阵列基板)上。在显示部600形成有像素电路，该像素电路包括多条(j条)源极总线(视频信号线)SLl SLj、多条(i条)栅极总线(扫描信号线)GLl GLi、以及与这些源极总线SLl SLj和栅极总线GLl GLi的交叉点分别对应设置的多个(iX j个)像素形成部。上述多个像素形成部配置成矩阵状，构成像素阵列。各像素形成部包括栅极端子与通过对应的交叉点的栅极总线连接、并且源极端子与通过该交叉点的源极总线连接的作为开关元件的薄膜晶体管(TFT)60 ;与该薄膜晶体管60的漏极端子连接的像素电极；作为与上述多个像素形成部共用地设置的对置电极的共用电极Ec ;和被夹持在共用地设置于上述多个 像素形成部的像素电极与共用电极Ec之间的液晶层。而且，通过由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。另外，通常为了在像素电容Cp中可靠地保持电压而与液晶电容并联地设置有辅助电容，但由于辅助电容与本发明没有直接的关系，所以省略对其的说明和图示。电源100对DC/DC转换器110、显示控制电路200和共用电极驱动电路500供给规定的电源电压。DC/DC控制器110，从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，将其供给到源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec供给规定的电位Vcom。显示控制电路200接收从外部发送来的图像信号DAT和水平同步信号、垂直同步信号等定时信号组TG，输出数字视频信号DV和用于控制显示部600的图像显示的源极起动脉冲信号SSP、源极时钟信号SCK、锁存选通(latch strobe)信号LS、栅极起动脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK。另外,在本实施方式中,栅极时钟信号GCK如后所述包括2相的时钟信号GCKl (以下称为“第一栅极时钟信号”)和GCK2(以下称为“第二栅极时钟信号”)。另外，栅极时钟信号GCK由电源电压生成，其高电平侧的电位为VDD，低电平侧的电位为VSS。源极驱动器300接收从显示控制电路200输出的数字视频信号DV、源极起动脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对各源极总线SLl SLj施加驱动用视频信号S(I) S(j)。栅极驱动器400基于从显示控制电路200输出的栅极起动脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK，以I垂直扫描期间为周期反复对各栅极总线GLl GLi施加有效的扫描信号GOUT (I) GOUT (i)。另外，对该栅极驱动器400的详细说明在后面叙述。如上所述，通过对各源极总线SLl SLj施加驱动用视频信号S(I) S (j)，对各栅极总线GLl GLi施加扫描信号GOUT(I) GOUT (i)，将基于从外部发送来的图像信号DAT的图像显示在显示部600上。
〈I. 2栅极驱动器的结构和动作>接着，參照图3 图5，对本实施方式的栅极驱动器400的结构和动作的概要进行说明。如图3所示，栅极驱动器400具有包含多级的移位寄存器410。在显示部600形成有i行X j列的像素矩阵的部位，以与这些像素矩阵的各行ー对一地对应的方式设置有移位寄存器410的各级。另外，移位寄存器410的各级，成为在各时刻成为两个状态(第一状态和第二状态)中的任一个状态并输出表示该状态的信号(以下称为“状态信号”。)的双稳态电路。像这样，该移位寄存器410包括i个双稳态电路40 (I) 40 (i)。另外，在本实施方式中，当双稳态电路成为第一状态时，从该双稳态电路输出高电平(H电平)的状态信号，当双稳态电路成为第二状态时，从该双稳态电路输出低电平(L电平)的状态信号。另外，在下述中，将从双稳态电路输出高电平的状态信号、对与该双稳态电路对应的栅极总线施加高电平的扫描信号的期间称为“选择期间”。图4是表示栅极驱动器400内的移位寄存器410的结构的框图。如上所述，该移位寄存器410包括i个双稳态电路40(1) 40(i)。在各双稳态电路中设置有用于接收时钟信号CK(以下称为“第一时钟”)的输入端子；用于接收低电平的直流电源电位VSS(将该电位的大小称为“VSS电位”)的输入端子；用于接收置位信号S的输入端子；用于接收复位信号R的输入端子；和用于输出状态信号Q的输出端子。对移位寄存器410供给作为2相的时钟信号的第一栅极时钟信号GCKl和第二栅极时钟信号GCK2,作为栅极时钟信号GCK。第一栅极时钟信号GCKl和第二栅极时钟信号GCK2，如图5所示，彼此相位错开I水平扫描期间，均仅在2水平扫描期间中的I水平扫描期间成为高电平(H电平)的状态。供给至移位寄存器410的各级(各双稳态电路)的输入端子的信号如下所述。对第一级40 (I)供给第一栅极时钟信号GCKl作为第一时钟CK。对第ニ级40 (2)供给第二栅极时钟信号GCK2作为第一时钟CK。对第三级以后，按每两级反复上述第一级和第二级的 结构。另外，对第一级40 (I)供给栅极起动脉冲信号GSP作为置位信号S。对第二级40(2)以后的级供给前ー级的状态信号Q作为置位信号S。进而，对第i级40 (i)供给栅极结束脉冲信号GEP作为复位信号R。对第(i-1)级40(i-l)以前的级，供给下ー级的状态信号Q作为复位信号R。另外，低电平的直流电源电位VSS，被共用地供给至全部的双稳态电路。在如上所述的结构中，当移位寄存器410的第一级40(1)被供给作为置位信号S的栅极起动脉冲信号GSP时，基于第一栅极时钟信号GCKl和第二栅极时钟信号GCK2，将栅极起动脉冲信号GSP中包含的脉冲(该脉冲包含在从各级输出的状态信号Q中)从第ー级40(1)向第i级40⑴依次传送。然后，通过该脉冲的传送，从各级40⑴ 40⑴输出的状态信号Q依次变为高电平。而且，从这些各级40 (I) 40(i)输出的状态信号Q，作为扫描信号GOUT(I) GOUT (i)被供给至各栅极总线GLl GLi。由此，如图5所示，按每I水平扫描期间依次将成为高电平(有效)的扫描信号供给至显示部600内的栅极总线。<1. 3双稳态电路的结构>图I是表示本实施方式的双稳态电路的结构(移位寄存器410的ー级的结构)的电路图。如图I所示，该双稳态电路具有6个薄膜晶体管Ml M3、M5 M7 ;和2个电容器CAP1、CAP2。另外，该双稳态电路除了低电平的直流电源电位VSS用的输入端子以外，还具有3个输入端子41 43和I个输出端子48。在此，对接收置位信号S的输入端子标注附图标记41，对接收复位信号R的输入端子标注附图标记42，对接收第一时钟CK的输入端子标注附图标记43。另外，对输出状态信号Q的输出端子标注附图标记48。接着，对该双稳态电路内的构成要素间的连接关系进行说明。薄膜晶体管Ml的源极端子、薄膜晶体管M2的栅极端子、薄膜晶体管M5的漏极端子和电容器CAPl的一端互相连接。其中，为了便于说明将这些互相连接的区域(配线)称作“第一节点”。薄膜晶体管M3的漏极端子、薄膜晶体管M5的栅极端子、薄膜晶体管M6的栅极端子、薄膜晶体管17的源极端子和电容器CAP2的一端互相连接。其中，为了便于说明将这些互相连接的区域(配线)称作“第二节点”。对第一节点标注附图标记NI，对第二节点标注附图标记N2。薄膜晶体管Ml的栅极端子和漏极端子与输入端子41连接(即成为ニ极管连接)，薄膜晶体管Ml的源极端子与第一节点NI连接。薄膜晶体管M2的栅极端子与第一节点NI连接，薄膜晶体管M2的漏极端子与输入端子43连接，薄膜晶体管M2的源极端子与输出端子48连接。薄膜晶体管M3的栅极端子与输入端子41连接，薄膜晶体管M3的漏极端子与第二节点N2连接，薄膜晶体管M3的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M5的栅极端子与第二节点N2连接，薄膜晶体管M5的漏极端子与第一节点NI连 接，薄膜晶体管M5的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M6的栅极端子与第二节点N2连接，薄膜晶体管M6的漏极端子与输出端子48连接，薄膜晶体管M6的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M7的栅极端子和漏极端子与输入端子42连接(即成为ニ极管连接)，薄膜晶体管M7的源极端子与第二节点N2连接。电容器CAPl的一端与第一节点NI连接，电容器CAPl的另一端与输出端子48连接。电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。其中，当将薄膜晶体管M3、M5和M6的栅极-漏极间的寄生电容的电容值分别设为C3、C5和C6时，电容器CAP2的电容值C2优选满足下式⑴C2 彡 C5+C6-C3 (I)。更详细而言，将包含相对于第二节点N2的输入端子41、第一节点NI和输出端子48的配线电容的电容值分别设为C41、CN1和C48时，电容器CAP2的电容值C2优选满足下式⑵C2 彡 CN1+C48-C41 *(2)。接着，对各构成要素的该双稳态电路的功能进行说明。薄膜晶体管M1，当置位信号S成为高电平时，使第一节点NI的电位向高电平变化。薄膜晶体管M2，当第一节点NI的电位成为高电平时，将第一时钟CK的电位供给至输出端子48。薄膜晶体管M3，当置位信号S变为高电平吋，使第二节点N2的电位向VSS电位变化。薄膜晶体管M5，当第二节点N2的电位成为高电平吋，使第一节点NI的电位向VSS电位变化。薄膜晶体管M6，当第二节点N2的电位变为高电平时，使输出端子48的电位向VSS电位变化。薄膜晶体管M7，当复位信号R成为高电平时，使第二节点N2的电位向高电平变化。电容器CAPl，作为用于在与该双稳态电路连接的栅极总线成为选择状态的期间将第一节点NI的电位被维持在高电平的补偿电容起作用。电容器CAP2，在与该双稳态电路连接的栅极总线成为选择状态时，为了使第二节点N2的电位降低使电路动作稳定化而起作用。另外，本实施方式中，由薄膜晶体管Ml实现第一节点接通用开关元件，由薄膜晶体管M2实现第一输出控制用开关元件，由薄膜晶体管M3实现第一个第二节点关断用开关元件，由薄膜晶体管M5实现第一个第一节点关断用开关元件，由薄膜晶体管M6实现第一个第一输出节点关断用开关元件，由薄膜晶体管M7实现第一个第二节点接通用开关元件。另夕卜，由输入端子41实现第一输入节点，由输入端子42实现第二输入节点，由输出端子48实现第一输出节点。〈I. 4双稳态电路的动作>接着，參照图I和图6，对本实施方式的双稳态电路的动作进行说明。图6中，从时刻tl至时刻t2的期间相当于选择期间。另外，在下述中，将紧临选择期间之前的I水平扫描期间称为“置位期间”，将紧随选择期间之后的I水平扫描期间称为“复位期间”。另外，选择期间、置位期间和复位期间以外的期间称为“通常动作期间”。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图6)导致在第一节点NI产生噪声，但由于薄膜晶体管M5成为导通状态，所以第一节点NI的电位被拉向低电平。 另外，由在第一节点NI产生的噪声和视频信号电压的变动导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6成为导通状态，所以状态信号Q的电位被拉向低电平。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位被維持在低电平。当成为置位期间时(成为时刻t0时)，置位信号S从低电平变为高电平。由于薄膜晶体管Ml如图I所示与ニ极管连接，所以薄膜晶体管Ml因置位信号S成为高电平而成为导通状态，电容器CAPl被充电(在此为预充电)。由此，第一节点NI的电位从低电平变为高电平，薄膜晶体管M2成为导通状态。但是，在置位期间，第一时钟CK成为低电平，所以状态信号Q的电位被維持在低电平。另外，薄膜晶体管M3因置位信号S成为高电平而成为导通状态，第二节点N2的电位成为低电平。由此，薄膜晶体管M5、M6成为断开状态。如上所述，在置位期间，置位信号S成为高电平，第二节点N2的电位成为低电平，所以基于输入端子41与第二节点N2的电位差，电容器CAP2被充电。当成为选择期间时(成为时刻tl吋)，置位信号S从高电平变为低电平。此时，第ニ节点N2的电位成为低电平，所以薄膜晶体管M5成为断开状态。如上所述，第一节点NI成为浮置(floating)状态。在此，在时刻tl第一时钟CK从低电平变为高电平。如上所述由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以伴随输入端子43的电位的上升，第一节点NI的电位也上升(第一节点NI被自举升压(Bootstrap))。其结果是,薄膜晶体管M2完全成为导通状态，状态信号Q的电位上升至与该双稳态电路的输出端子48连接的栅极总线成为选择状态所需的充分的电平。然而，薄膜晶体管M5、M6也在栅极-漏极间存在寄生电容，所以伴随第一节点NI的电位和状态信号Q的电位的上升，第二节点N2的电位也上升。但是，通过在置位期间基于输入端子41与第二节点N2的电位差使电容器CAP2充电，以及在该期间置位信号S从高电平变为低电平，使得第二节点N2的电位被維持在低电平。当成为复位期间时(成为时刻t2吋)，第I时钟CK从高电平变为低电平。在时刻t2由于薄膜晶体管M2变为导通状态，所以输入端子43的电位降低并且状态信号Q的电位降低。像这样通过状态信号Q的电位降低，经由电容器CAP1，第一节点NI的电位也降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7成为导通状态，第ニ节点N2的电位成为高电平。由此，薄膜晶体管M5、M6成为导通状态。其结果是，在复位期间，第一节点NI的电位和状态信号Q的电位降低至低电平。〈I. 5 效果〉參照图7 图9，对本实施方式的效果进行说明。图7是表示本实施方式的第一节点NI和第二节点N2的电位变化的信号波形图。图8是表示图51所示的现有结构的第一节点NI和第二节点N2的电位变化的信号波形图。图9是表示图52所示的现有结构的第ー节点NI和第二节点N2的电位变化的信号波形图。根据图51所示的现有结构，第二节点N2的电位因第一节点NI的电位上升而降低时，第二节点N2的电位的降低按如下顺序进行。首先，通过置位信号Gn-I从低电平变为高电平，第一节点NI的电位上升。接着，通过第一节点NI的电位上升，晶体管组TGl变为导通状态，由此第二节点N2的电位降低。像这样，第二节点N2的电位降低是在第一节点NI的电位上升后进行。然而，如图51所示，在双稳态电路中设置有用于根据第二节点N2的电位使第一节点NI的电位降低的晶体管TR4。因此，在紧随置位期间开始之后的期间，第一 节点NI的电位，想要根据第二节点N2的电位而降低，并且想要根据置位信号Gn-I而上升。其结果是，如根据图8中附图标记73所示部分的波形可以理解到的那样，置位期间的第一节点NI的电位未迅速上升。因此，电路动作缺乏稳定性。与之相对，根据本实施方式，通过置位信号S的电位从低电平变为高电平，第二节点N2的电位直接降低。因第二节点N2的电位降低而使薄膜晶体管M5成为断开状态，所以不会妨碍置位期间的第一节点NI的电位的上升。其结果是，如根据图7中附图标记71所示部分的波形可以理解到的那样，置位期间的第一节点NI的电位迅速上升。因此，与现有结构相比，电路动作的稳定性提高。另外，根据图51所示的现有结构，第一电极与第一节点NI连接，在第二电极被供给时钟CK的晶体管TG2的栅极-漏极间存在寄生电容，所以由时钟CK的波形的变动导致在第一节点NI产生噪声。因此，因该噪声而使第二节点N2的电位降低。其结果是，具有使第一节点NI的电位降低的功能的晶体管TR4不会成为完全的导通状态，在第一节点NI产生的噪声増大。与之相对，根据本实施方式，关于用于使第一节点的电位降低的第二节点N2，由于没有采用“通过第一节点NI的电位上升而使第二节点N2的电位降低”的结构，所以能够抑制在第一节点NI产生大的噪声。另外，通过在置位期间使电容器CAP2充电，以及在选择期间使置位信号S从高电平变为低电平，在选择期间第二节点N2的电位被維持在低电平。因此，在置位期间能够抑制第一节点NI的电位降低，确保电路动作的稳定性。另外，根据图52所示的现有结构，在第二节点N2的电位基于置位信号Gn-I的电位上升而上升之后，在选择期间第二节点N2变为浮置状态。在此，在选择期间，由晶体管TG3、TR4的栅扱-漏极间的寄生电容导致第二节点N2的电位上升。因此，在选择期间，晶体管TG3、TR4略微成为导通状态。由此，栅极信号Gn(相当于本实施方式的状态信号Q)的电位的上升受到妨碍，与此相伴，要被維持在高的电平的第一节点NI的电位如图9中附图标记74所示部分那样降低。与之相対，根据本实施方式，在置位期间中在电容器CAP2中蓄积使输入端子41侧为正的电荷。然后，在选择期间，供给至输入端子41的置位信号S从高电平降低至低电平。因此，即使由薄膜晶体管M5、M6的栅极-漏极间的寄生电容的存在导致在选择期间中第二节点N2的电位想要上升，由于电容器CAP2的另一端侧(输入端子41侧)的电位降低，所以第二节点N2的电位上升受到抑制。由此，能够抑制选择期间的第一节点NI的电位的降低。其结果是，如图7中附图标记72所示部分那样，选择期间中第一节点NI的电位被維持在充分高的电平。另外，优选薄膜晶体管M3、M5和M6的电容值与电容器CAP2的电容值的关系满足上式(1)，使得选择期间中的第二节点N2的电位上升可靠地受到抑制。另外，因在置位信号S或复位信号R中产生的噪声的影响而使薄膜晶体管M3、M7中产生电流的漏泄，由此可能使第二节点N2的电位降低，但根据本实施方 式，通过在电容器CAP2中蓄积电荷，能够抑制由这种电流漏泄导致第二节点N2的电位降低。进而，在本实施方式中，电容器CAP2也具有与图51或图52所示的结构中的帧电容器Ccharge同等的功能。因此，与现有结构相比，能够不增加需要的电路元件，就实现动作的稳定性优异的移位寄存器。〈I. 6 变形例〉接着，对上述第一实施方式的变形例进行说明。〈I. 6. I关于薄膜晶体管Ml附近的结构的变形例>在上述第一实施方式中，薄膜晶体管Ml的栅极端子和漏极端子与输入端子41连接，薄膜晶体管Ml的源极端子与第一节点NI连接。但是，本发明并不限定于此。如图10所示，也可以以如下方式构成薄膜晶体管Ml :栅极端子与输入端子41连接，漏极端子与用于接收时钟信号CKB (以下称为“第二时钟”)的输入端子44 (以下也对用于接收第二时钟CKB的输入端子标注附图标记44)连接，源极端子与第一节点NI连接(第一变形例)。在采用这种结构的情况下，移位寄存器411以如12所示的方式构成，使得如图11所示，对双稳态电路供给按每I水平扫描期间交替地成为高电平的第一时钟CK和第二时钟CKB。SP，在第一变形例中，对移位寄存器411的第奇数级，供给第一栅极时钟信号GCKl作为第一时钟CK，供给第二栅极时钟信号GCK2作为第二时钟CKB。对移位寄存器411的第偶数级，供给第二栅极时钟信号GCK2作为第一时钟CK，供给第一栅极时钟信号GCKl作为第二时钟CKB。根据第一变形例，对薄膜晶体管Ml的漏极端子供给第二时钟CKB。如图12所示，在对各双稳态电路供给第一栅极时钟信号GCKl或第二栅极时钟信号GCK2作为第二时钟CKB时，如上所述第一栅极时钟信号GCKl和第二栅极时钟信号GCK2由电源电压生成。因此，在第一变形例中，电源电压成为第一节点NI的电荷供给源。因此，与上述第一实施方式不同，从输入端子41向第一节点NI的电荷的流动受到抑制，输入端子41的电位迅速上升。另外，即使构成为薄膜晶体管Ml的漏极端子与用于接收高电平的直流电源电位VDD(将该电位的大小称为“VDD电位”)的输入端子连接，也能够得到与图10所示的结构同样的效果。另外，如图13所示，也可以按如下方式构成薄膜晶体管Ml :栅极端子与输入端子44连接，漏极端子与输入端子41连接，源极端子与第一节点NI连接(第二变形例)。根据第二变形例，薄膜晶体管Ml基于电源电压成为导通状态。因此，在置位期间薄膜晶体管Ml迅速变为导通状态，第一节点NI的电位迅速上升。〈I. 6. 2关于薄膜晶体管M7附近的结构的变形例>在上述第一实施方式中，薄膜晶体管M7的栅极端子和漏极端子与输入端子42连接，薄膜晶体管M7的源极端子与第二节点N2连接。但是，本发明并不限定于此。如图14所示，也可以按照如下方式构成薄膜晶体管M7 :栅极端子与输入端子42连接，漏极端子与输入端子44连接，源极端子与第二节点N2连接(第三变形例)。根据第三变形例，对薄膜晶体管M7的漏极端子供给第二时钟CKB，所以电源电压成为第二节点N2的电荷供给源。因此，与上述第一实施方式不同，从输入端子42向第二节点N2的电荷的流动受到抑制，输入端子42的电位迅速上升。另外，即使构成为薄膜晶体管M7的漏极端子与高电平的直流电源电位VDD用的输入端子连接，也能够得到与图14所示结构同样的效果。另外，如图15所示，也可以按如下方式构成薄膜晶体管M7 :栅极端子和漏极端子与输入端子44连接，源极端子与第二节点N2连接(第四变形例)。进而，如图16所示，也可以按如下方式构成薄膜晶体管M7 :栅极端子与输入端子44连接，漏极端子与高电平的直流电源电位VDD用的输入端子连接，源极端子与第二节点N2连接(第五变形例)。在图I所不的结构(第一实施方式的结构)中，薄膜晶体管M7在I垂直扫描期间中仅I次成为导通状态，但根据第四变形例和第五变形例，薄膜晶体管M7按每2水平扫描期间成为导通状态，所以以短周期对第二节点N2供给电荷。因此，在通常动作期间，第二节点N2的电位可靠地被維持在高电平。然而，在置位期间，置位信号S和第二时钟CKB成为高电平(參照图11的时刻t0至时刻tl的期间)，薄膜晶体管M3和薄膜晶体管M7大致以相同的定时成为 导通状态，电路动作有可能变得不稳定。于是，优选使薄膜晶体管M7的晶体管尺寸(沟道宽度/沟道长度)比薄膜晶体管M3的晶体管尺寸充分小。由此，薄膜晶体管M7的驱动カ比薄膜晶体管M3的驱动カ小，即使在置位期间薄膜晶体管M3和薄膜晶体管M7在相同定时成为导通状态，第二节点N2的电位也降低，能够抑制电路动作变得不稳定。另外，在第三变形例 第五变形例中，移位寄存器411以图12所示的方式构成。〈I. 6. 3关于薄膜晶体管M3附近的结构的变形例>在上述第一实施方式中，薄膜晶体管M3的栅极端子与输入端子41连接，薄膜晶体管M3的漏极端子与第二节点N2连接，薄膜晶体管M3的源极端子与直流电源电位VSS用的输入端子连接。但是，本发明并不限定于此。如图17所示，薄膜晶体管M3的源极端子也可以与输出端子48连接(第六变形例)。另外，如图18所示，薄膜晶体管M3的源极端子也可以与输入端子43连接(第七变形例)。其理由如下所述。在置位期间，由于必须使第一节点NI的电位上升，所以第二节点N2的电位要被維持在低电平。另外，像根据图6可以理解到的那样，在置位期间输出端子48的电位(状态信号Q的电位)和输入端子43的电位(第一时钟CK的电位)成为低电平。如上所述，关于栅极端子被供给置位信号S且漏极端子与第二节点N2连接的薄膜晶体管M3，即使源极端子与输出端子48或输入端子43连接，在置位期间第二节点N2的电位也成为低电平。〈1.6. 4关于电容器CAP2的配置〉接着，对关于电容器CAP2的配置的优选结构进行说明。图19是形成有栅极驱动器400和像素电路等的阵列基板的局部截面图。阵列基板是为了形成栅极驱动器400和像素电极等的层叠结构，该层叠结构内包含两个金属膜(金属层)。具体而言，如图19所示，在玻璃基板700上层叠有金属膜702、保护膜712、金属膜701和保护膜711。金属膜701是为了形成栅极驱动器400和设置于像素电路的薄膜晶体管的源极电极(和漏极电极)而使用的。于是，以下将这种金属膜701称为“源极金属” 701。金属膜702是为了形成薄膜晶体管的栅极电极而使用的。于是，以下将这种金属膜702称为“栅极金属” 702。另外，关于源极金属701和栅极金属702，不仅用作薄膜晶体管的电极，而且用作在栅极驱动器400内或像素电极内形成的配线图案。在上述第一实施方式中，电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。优选该电容器CAP2的一端侧的电极用源极金属701形成，该电容器CAP2的另一端侧的电极用栅极金属702形成。另外，如图20所示，优选将电容器CAP2和薄膜晶体管M3彼此相邻配置。此时，薄膜晶体管M3的漏极电极用源极金属701形成，薄膜晶体管M3的栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大。由此，能够实现面板的窄边框化。另外，由于能够降低配线负载，所以提高了电路动作的可靠性。<2.第二实施方式><2. I双稳态电路的结构>
图21是表示本发明的第二实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。上述第一实施方式中，薄膜晶体管M5的栅极端子与第二节点N2连接，薄膜晶体管M5的漏极端子与第一节点NI连接，薄膜晶体管M5的源极端子与直流电源电位VSS用的输入端子连接。但是，本发明并不限定于此。如图21所示，薄膜晶体管M5的源极端子也可以与输出端子48连接。<2. I 效果 >根据本实施方式，薄膜晶体管M5的源极端子被供给状态信号Q的电位。在此，在选择期间，与薄膜晶体管M5的漏极端子连接的第一节点NI的电位变为高电平，状态信号Q成为高电平(參照图6)。因此，与对薄膜晶体管M5的源极端子供给直流电源电位VSS的结构的上述第一实施方式相比，能够降低选择期间的薄膜晶体管M5的漏极-源极间的电压。由此，在选择期间中，能够抑制来自第一节点NI的经由薄膜晶体管M5的电荷的流出。其结果是，在选择期间能够将第一节点NI的电位可靠地被維持在高电平，能够有效地提高电路动作的稳定性。<3.第三实施方式><3. I双稳态电路的结构>图22是表示本发明的第三实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。本实施方式中，在双稳态电路中除了图I所示的第一实施方式的构成要素，还设置有薄膜晶体管M4。薄膜晶体管M4的栅极端子与输出端子48连接，薄膜晶体管M4的漏极端子与第二节点N2连接，薄膜晶体管M4的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M4具有当输出端子48的电位为高电平时使第二节点N2的电位向VSS电位变化的功能。通过该薄膜晶体管M4，能够实现第二个第二节点关断用开关元件。<3. 2 效果 >如上所述，薄膜晶体管M4的栅极端子与输出端子48连接。另外，在选择期间，状态信号Q的电位(输出端子48)变为高电平。如上所述，在选择期间，薄膜晶体管M4成为导通状态。由此，选择期间中第二节点N2的电位被拉向低电平。因此，根据本实施方式，在选择期间能够将第二节点N2的电位可靠地被維持在低电平，能够有效地提高电路动作的稳定性。〈4.第四实施方式〉<4. I双稳态电路的结构>图23是表示本发明的第四实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。本实施方式中，在双稳态电路中除了图22所示的第三实施方式的构成要素，还设置有薄膜晶体管M10。薄膜晶体管MlO的栅极端子与输入端子42连接，薄膜晶体管MlO的漏极端子与输出端子48连接，薄膜晶体管MlO的源极端子与直流电源电位VSS用的输入端 子连接。薄膜晶体管MlO具有当复位信号R为高电平时使状态信号Q的电位向VSS电位变化的功能。通过该薄膜晶体管M10，能够实现第二个第一输出节点关断用开关元件。另外，也可以除了图I所示的第一实施方式的构成要素以外，还设置有薄膜晶体管M10。<4. 2 效果 >在上述第一实施方式 第三实施方式中，在复位期间，复位信号R从低电平变为高电平，薄膜晶体管M7变为导通状态，由此第二节点N2的电位从低电平变为高电平。然后，第二节点N2的电位从低电平变为高电平而薄膜晶体管M6变为导通状态，由此状态信号Q的电位降低。与之相对，在本实施方式中，通过复位信号R从低电平变为高电平，薄膜晶体管MlO变为导通状态。因此，通过复位信号R从低电平变为高电平，状态信号Q的电位直接降低。另外，本实施方式中，2个薄膜晶体管M6、MlO以在复位期间使状态信号Q的电位降低的方式起作用。因此，即使在栅极总线的负载电容大的情况下，也能够在复位期间使状态信号Q的电位迅速降低至低电平。图24是表示状态信号Q的电位变化的模拟结果的图。如图24所示，在具有薄膜晶体管MlO的结构中，与不具有薄膜晶体管MlO的结构相比，在复位期间中状态信号Q的电位迅速降低。如上所述，根据本实施方式，即使在栅极总线的负载电容大的情况下，状态信号Q的电位在复位期间也迅速降低，能够抑制来自输出端子48的异常脉冲的输出。〈4. 3 变形例〉图25是表示上述第四实施方式的变形例的双稳态电路的结构的电路图。本变形例中，在双稳态电路中除了图23所示的构成要素以外，还设置有薄膜晶体管Mil。薄膜晶体管Mll的栅极端子与输入端子42连接，薄膜晶体管Mll的漏极端子与第一节点NI连接，薄膜晶体管Mll的源极端子与直流电源电位VSS用的输入端子连接。薄膜晶体管M11，以当复位信号R成为高电平时使第一节点NI的电位向VSS电位变化的方式起作用。通过该薄膜晶体管M11，能够实现第二个第一节点关断用开关元件。在上述第一实施方式 第三实施方式中，在复位期间，复位信号R从低电平变为高电平而薄膜晶体管M7变为导通状态，由此第二节点N2的电位从低电平变为高电平。然后，第二节点N2的电位从低电平变为高电平而薄膜晶体管M5变为导通状态，由此第一节点NI的电位降低至低电平。与之相对，根据本变形例，通过复位信号R从低电平变为高电平，薄膜晶体管Mll变为导通状态。因此，通过复位信号R从低电平变为高电平，第一节点NI的电位直接向VSS电位降低。另外，本变形例中，2个薄膜晶体管M5、Mll以在复位期间第ー节点NI的电位降低的方式起作用。因此，即使在使电路高速动作的情况下，也能够在复位期间使第一节点NI的电位可靠地降低至低电平。由此，栅极总线的负载电容大的情况的电路动作的稳定性提闻。<5.第五实施方式>〈5. I双稳态电路的结构>图26是表示本发明的第五实施方式的双稳态电路的结构的电路图。另外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作，由干与上述第一实施方式相同，所以省略说明。在上述第一实施方式 第四实施方式中，第一节点NI在置位期间基于置位信号S从低电平变为高电平而被预充电。在此，关于第一时钟CK，如果高电平的电位为VDD电位且 低电平的电位为VSS电位，则紧临置位期间结束前的第一节点NI的电位Vn理论上成为下式⑶所示的值，其中，Vth是薄膜晶体管Ml的阈值电压Vn = VDD-Vth (3)。当成为选择期间时，第一时钟CK从低电平变为高电平。如上所述，由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以伴随输入端子43的电位的上升，第一节点NI的电位也上升。然后，紧临选择期间结束前的第一节点NI的电位Vn理论上成为下式(4)所示的值Vn = 2 X VDD-Vth .(4)。然而，在采用在半导体层使用微晶硅(y c-Si)或氧化物半导体(例如IGZ0)等迁移率高的材料的薄膜晶体管的情况下，即使不使第一节点NI的电位上升至上式(4)所示的程度，也能够充分地驱动栅极总线。关于这一点，基于薄膜晶体管M2的栅扱-漏极间的寄生电容的第一节点NI的电位的上升是必然的。于是，在本实施方式中，如图26所示，用于基于置位信号S提高第一节点NI的电位的薄膜晶体管Ml多栅极化。根据该结构，在置位期间第一节点被预充电时，第一节点NI的电位Vn理论是是下式(5)所示的值，其中，n为薄膜晶体管Ml的栅极电极的个数Vn = VDD_n*Vth (5)。<5. 2 效果 >根据上式(3)和上式(5)可以理解，在本实施方式中，置位期间的紧随预充电后的第一节点NI的电位与上述第一实施方式 第四实施方式相比低。因此，如果比较本实施方式和上述第一实施方式 第四实施方式，紧临选择期间结束前的第一节点NI的电位，本实施方式与上述第一 第四实施方式相比低。由此，供给至薄膜晶体管M2的栅极端子的电压降低，薄膜晶体管M2的栅极绝缘膜破坏受到抑制。特别是，关于在半导体层使用氧化物半导体(例如IGZ0)的薄膜晶体管，由于耐压较低，所以通过采用本实施方式的结构，能够有效地抑制薄膜晶体管M2的栅极绝缘膜破坏。图27是表示第一节点NI的电位变化的模拟结果的图。如图27所示，在薄膜晶体管Ml多栅极化的结构中，与薄膜晶体管Ml未多栅极化的结构相比，置位期间的第一节点NI的电位上升变小。其结果是，在薄膜晶体管Ml多栅极化的结构中，与薄膜晶体管Ml未多栅极化结构相比，紧临选择期间结束前的第一节点NI的电位低。
如上所述，根据本实施方式，即使在采用在半导体层使用氧化物半导体(例如IGZ0)等耐压较低的材料的薄膜晶体管的情况下，也能够抑制薄膜晶体管的栅极绝缘膜破坏，提闻电路动作的稳定性。<5. 3 变形例 >图28是表示上述记录第五实施方式的变形例的双稳态电路的结构的电路图。本变形例中，除了薄膜晶体管Ml以外，薄膜晶体管M5也多栅极化。在上述第一实施方式 第四实施方式中，在采用对漏扱-源极间施加高电压时的漏泄电流(栅扱-源极间的电压为OV时的漏泄电流)大的薄膜晶体管的情况下，选择期间中第一节点NI的电位有可能会降低。其理由如下所述。根据图I和图6可以理解到，在选择期间，薄膜晶体管Ml、M5的漏扱-源极间的电压变大。另外，在选择期间，置位信号S的电位和第二节点N2的电位成为低电平。因此，选择期间中，在薄膜晶体管Ml、M5发生电流 的漏泄，第一节点NI的电位降低。像这样当在选择期间中第一节点NI的电位降低时，状态信号Q的电位有可能不会上升至第一时钟CK的高电平的电位。另外，在复位期间通过电荷经由薄膜晶体管M2从输出端子48侧向输入端子43侧流动而使状态信号Q的电位降低吋，如果与薄膜晶体管M2的栅极端子连接的第一节点NI的电位低，则状态信号Q的电位降低至低电平所需的时间变长。于是，在本变形例中，如图28所示，漏极端子或源极端子与第一节点NI连接的薄膜晶体管Ml、M5多栅极化。根据本变形例，薄膜晶体管M1、M5的断开电流较小。因此，在采用在半导体层使用例如微晶硅(Uc-Si)的薄膜晶体管即采用漏泄电流大的薄膜晶体管的情况下，能够在选择期间充分地提高状态信号Q的电位，并且能够在复位期间使状态信号Q的电位迅速降低。另外，通过与上述相同的主_，在上述第四实施方式的变形例的结构(參照图25)中，也可以如图29所示采用薄膜晶体管Mll多栅极化的结构。<6.第六实施方式><6. I双稳态电路的结构>图30是表示本发明的第六实施方式的双稳态电路的结构的电路图。本实施方式中，在双稳态电路中除了图22所示的第三实施方式的构成要素以外，还设置有薄膜晶体管M9和输出端子49。由薄膜晶体管M9实现第二输出控制用开关元件，由输出端子49实现第ニ输出节点。从各双稳态电路的输出端子49输出的信号,作为用于控制与该各双稳态电路不同级的双稳态电路的动作的信号(以下称为“其他级控制信号”)Z，被供给至该不同级的双稳态电路。另外，在本实施方式中，移位寄存器412以图31所示的方式构成。S卩，从移位寄存器412的各级的输出端子49输出的其他级控制信号Z，作为复位信号R被供给至前一级，并且作为置位信号S被供给至后ー级。从移位寄存器412的各级的输出端子48输出的状态信号Q，仅作为用于驱动与该输出端子48连接的栅极总线的信号而使用。另外，也可以除了图I所示的第一实施方式的构成要素以外，还设置有薄膜晶体管M9和输出端子49。<6. 2 效果 >根据本实施方式，关于移位寄存器412的各级，用于驱动与该各级对应的栅极总线的信号，与用于控制该各级的前一级和后一级的动作的信号是不同的信号。因此，能够减小各双稳态电路中置位信号S和复位信号R的波形变钝。由此，即使在栅极总线的负载电容大的情况下，各双稳态电路中基于置位信号S的动作和基于复位信号R的动作迅速进行，能够提高电路动作的稳定性。<6. 3 变形例 ><6. 3. I 第一变形例 >图32是表示上述第六实施方式的第一变形例的栅极驱动器400内的移位寄存器413的结构的框图。本变形例中，与上述第六实施方式不同，从双稳态电路输出的其他级控制信号Z不作为置位信号S供给至后ー级。即，本变形例中，从双稳态电路输出的其他级控制信号Z仅作为复位信号R使用。因此，从双稳态电路输出的状态信号Q，除了作为用于驱动栅极总线的信号使用以外，也作为用于控制后一级的动作的置 位信号S使用。根据图6可以理解到，关于置位期间，只要在置位期间结束的时刻前使第一节点NI的电位上升至充分的电平即可。另外，关于复位期间，要在复位期间开始后迅速使状态信号Q的电位降低至低电平。考虑到这些情况，可以认为在电路动作上，相比在置位信号S产生波形变钝，更不优选在复位信号R产生波形变钝。于是，像本变形例那样通过采用仅将其他级控制信号Z用作复位信号R的结构，施加到输出端子49的负载与上述第六实施方式相比降低，能够缩短移位寄存器413的各级的复位信号R的上升时间。由此，选择期间结束后状态信号Q的电位迅速降低至低电平，能够提高电路动作的可靠性。〈6. 3. 2 第二变形例〉图33是表示上述第六实施方式的第二变形例的双稳态电路的结构的电路图。本变形例中，薄膜晶体管M7的漏极端子与用于接收第二时钟CKB的输入端子44连接。在采用这种结构的情况下，移位寄存器414以如34所示的方式构成，以使如图11所示，对双稳态电路供给按每I水平扫描期间交替地成为高电平的第一时钟CK和第二时钟CKB。在本变形例中，将第二时钟CKB供给至薄膜晶体管M7的漏极端子，所以电源电压成为第二节点N2的电荷供给源。另外，施加到输入端子42的负载降低。因此，与上述第六实施方式相比，从输入端子42向第二节点N2的电荷的流动受到抑制，输入端子42的电位迅速上升。上述第一实施方式的第三变形例(參照图14)中，复位信号R的上升定时与第二时钟CKB的上升定时大致相同，但与第二时钟CKB相比，复位信号R至完全上升所需的时间较多。这些信号的下降也同样。其理由在于，不仅将从双稳态电路输出的状态信号Q作为前一级的复位信号R使用，而且作为驱动栅极总线的扫描信号和后一级的置位信号S使用，施加到栅极总线的负载大。因此，与第二时钟CKB相比，复位信号R更容易发生波形变钝。因此，在图11的时刻t3以后的期间，薄膜晶体管M7的漏极端子的电位降低至VSS电位之后，薄膜晶体管M7的栅极端子的电位变得比VSS电位大。其结果是，在时刻t3以后的期间第二节点N2的电位有可能降低。与之相对，根据本变形例，作为复位信号R使用的信号与作为扫描信号和置位信号S使用的信号不同。详细而言，将从移位寄存器414的各级的输出端子49输出的其他级控制信号Z作为该各级的前一级的置位信号R使用，将从移位寄存器414的各级的输出端子48输出的状态信号Q作为用于驱动与该各级对应的栅极总线的扫描信号和该各级的后一级置位信号S使用。由此，由于从负载较小的输出端子49输出的信号(其他级控制信号Z)成为复位信号R，所以复位信号R的波形变钝受到抑制。由此，复位期间结束后的期间的第二节点N2的电位的降低受到抑制。<6. 3. 3第三变形例>
图35是表示上述第六实施方式的第三变形例的双稳态电路的结构的电路图。本变形例中，薄膜晶体管M2的漏极端子与高电平的直流电源电位VDD用的输入端子连接。根据本变形例，在置位期间和选择期间双稳态电路以如下方式动作(參照图36)。当成为置位期间时(为时刻t0吋)，置位信号S从低电平变为高电平。由此，薄膜晶体管Ml成为导通状态，电容器CAPl被充电(在此为预充电)。由此，第一节点NI的电位从低电平变为高电平，薄膜晶体管M2、M9成为导通状态。由于对薄膜晶体管M2的漏极端子供给VDD电位，所以薄膜晶体管M2成为导通状态，由此状态信号Q的电位上升。关于其他级控制信号Z，由于在置位期间第一时钟CK成为低电平，所以被維持在低电平。另外，因置位信号S变为高电平而使薄膜晶体管M3成为导通状态，第二节点N2的电位成为低电平。当成为选择期间时(成为时刻tl吋)，置位信号S从高电平变为低电平。由此，与上述第一实施方式同样，第一节点NI成为浮置状态。在此，在时刻tl第一时钟CK从低电平变为高电平。由于在薄膜晶体管M9的栅扱-漏极间存在寄生电容，所以伴随输入端子 43的电位的上升第一节点NI的电位也上升。其结果是，薄膜晶体管M2、M9完全成为导通状态。通过薄膜晶体管M2成为完全的导通状态，状态信号Q的电位上升至VDD电位。另外，通过薄膜晶体管M2成为完全的导通状态，其他级控制信号Z的电位上升至第一时钟CK的高电平的电位。另外，第二节点N2的电位，与上述第一实施方式同样，被維持在低电平。根据本变形例，状态信号Q的电位的上升在置位期间开始。因此，在选择期间栅极总线迅速成为选择状态，能够确保对像素电容的充电时间。另外，由于构成为对薄膜晶体管M2的漏极端子供给VDD电位而不是供给时钟信号，所以施加到时钟信号用的配线的负载降低。因此，能够抑制时钟信号的波形变钝的发生，并且降低消耗电力。另外，在本变形例中，扫描信号用的电压源与电路驱动用的电压源是不同系统。在此，时钟信号的高电平侧的电位VCK与扫描信号的高电平侧的电位(使栅极端子与传递扫描信号的栅极总线连接的薄膜晶体管成为导通状态的电位)VGH的关系，优选满足下式(6)和下式(7)VCK 彡 VGH/2 (6)，VCK ^ VGH (7)。优选满足上式(6)的理由如下所述。在选择期间，扫描信号必须充分上升，以使显示部600的各像素形成部的薄膜晶体管60(參照图2)成为导通状态。因此，第一节点NI的电位在选择期间必须成为上述VGH以上的大小。在此，在选择期间，理想的是第一节点NI的电位是VCK的2倍大小。因此，当使VCK比VGH的二分之ー小时，第一节点NI的电位在选择期间不会为VGH以上。其结果是，用于驱动各栅极总线的扫描信号的电位，在选择期间不能充分提高。更详细而言，当设基准电位为0V，选择期间的第一节点NI的上升电压为AXVCK，薄膜晶体管Ml的阈值电压为Vlth，薄膜晶体管M2的阈值电压为V2th吋，优选满足下式(8)(1+A) XVCK-Vlth-V2th ^ VGH *(8)。上式⑶能够变形成下式(9)VCK ^ (VGH+Vlth+V2th)/(1+A) (9)。上式(9)中，令阈值电压Vlth、V2th为0，A为I时，能够导出上式(6)。
另外，优选满足上式(7)的理由如下所述。一般而言，电信号导致的消耗电カW，与电压(振幅)V的平方、电容C和频率f之积成比例。在此，关于时钟信号，由于频率f较大且消耗电カW与电压V的平方成比例，所以通过降低时钟信号的电压V即时钟信号的高电平侧的电位VCK能够大幅降低消耗电カW。因此，优选成立上式(7)。另外，根据本变形例，由于不再对寄生电容较大的薄膜晶体管M2供给时钟信号，所以即使在上式(7)不成立的情况下，也能够减小影响时钟信号导致的消耗电カW的大小的电容C，能够得到消耗电カ降低的效果。〈7.第七实施方式〉<7. I双稳态电路的结构>图37是表示本发明的第七实施方式的双稳态电路的结构的电路图。本实施方式中，在双稳态电路中除了图I所示的第一实施方式的构成要素，还设置有薄膜晶体管M8。通·过该薄膜晶体管M8，能够实现第二个第二节点接通用开关元件。关于薄膜晶体管M8，栅极端子和漏极端子与用于接收用于将各双稳态电路初始化的清零信号CLR的输入端子45连接，源极端子与第二节点N2连接。另外，通过输入端子45实现第三输入节点。薄膜晶体管M8具有当清零信号CLR变为高电平时使第二节点N2的电位向高电平变化的功能。在采用这种结构的情况下，移位寄存器415以图38所示的方式构成，使得对各双稳态电路供给清零信号CLR。另外，清零信号CLR，如图39所示，在装置的电源导通后的期间中仅在栅极起动脉冲信号GSP的最初的脉冲产生前的一部分期间为高电平，此外的期间为低电平。另外，图39中清零信号CLR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。在上述第一实施方式 第六实施方式中，第二节点N2的充电仅通过复位信号R进行。因此，装置的电源导通后，在各双稳态电路中，在至复位信号R最开始变为高电平的期间，第二节点N2的电位不定。例如，如果装置的电源导通后的第二节点N2的电位为VSS电位，则在进行最开始的图像的显示的期间薄膜晶体管M5、M6成为断开状态。因此，由薄膜晶体管M2的栅扱-漏极间的寄生电容的存在导致在第一节点NI产生噪声时，本来要被維持在低电平的状态信号Q的电位不再被维持在低电平。与之相对，在本实施方式中，装置的电源导通后，在至移位寄存器415的动作开始的期间，清零信号CLR成为高电平。由于薄膜晶体管M8如图37所示与ニ极管连接，所以因清零信号CLR变为高电平而使薄膜晶体管M8成为导通状态，第二节点N2的电位从不定状态向高电平变化。因此，在移位寄存器415的动作开始前，薄膜晶体管M5、M6为导通状态。由此，在移位寄存器415的动作开始时刻，所有的双稳态电路中第一节点NI的电位和状态信号Q的电位成为低电平，电路动作的稳定性提高。另外，优选在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲产生时刻至栅极起动脉冲信号GSP的脉冲产生时刻的期间)也设置有清零信号CLR成为高电平的期间。由此，按姆I垂直扫描期间,所有的双稳态电路中第一节点NI的电位和状态信号Q的电位成为低电平，所以能够进一步提高电路动作的稳定性。另外，如图40所示，也可以将栅极结束脉冲信号GEP作为清零信号CLR使用。由此，能够削减信号数，并且进一步提高电路动作的稳定性。进而，在将栅极结束脉冲信号GEP作为清零信号CLR使用的情况下，如图41所示，优选与栅极结束脉冲信号GEP的振荡相应地开始移位寄存器的驱动。〈7. 2 变形例〉
〈7. 2. I 第一变形例〉图42是表示上述第七实施方式的第一变形例的双稳态电路的结构的电路图。本变形例中，除了图37所示的第七实施方式的构成要素以外，还设置有薄膜晶体管M12。通过该薄膜晶体管M12，能够实现第二节点电平降低用开关元件。薄膜晶体管M12的栅极端子与低电平的直流电源电位VSS的输入端子连接，薄膜晶体管M12的漏极端子与第二节点N2连接，薄膜晶体管M12的源极端子与用于接收使第二节点N2的电位降低至比VSS电位低的电位的刷新信号RFR的输入端子46连接。另外，通过输入端子46实现第四输入节点。刷新信号RFR，如图43所示，除了一部分期间外被維持在VSS电位。详细而言，仅清零信号CLR为高电平的期间以前的一部分期间成为比VSS电位低的电位。另外，图43中刷新信号RFR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。在上述第一实施方式 第七实施方式中，大半的期间，第二节点N2的电位被維持在高电平。因此，大半的期间，薄膜晶体管M5、M6成为导通状态。因此，薄膜晶体管M5、M6 有可能发生由阈值移动导致的特性劣化。与之相对，根据本变形例，在从刷新信号RFR的电位成为比VSS电位低的电位的时刻至清零信号CLR从低电平变为高电平的时刻的期间(图43的刷新期间)，第ニ节点N2的电位被维持在比VSS电位低的电位。因此，在该期间中，薄膜晶体管M5、M6的栅扱-源极间施加负电压。由此，在移位寄存器的动作中，薄膜晶体管M5、M6的上述的阈值移动能够得到制止或抑制。另外，刷新期间优选设置在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲的发生时刻至栅极起动脉冲信号GSP的脉冲的发生时刻的期间)。另外，由于在刷新期间薄膜晶体管M5、M6成为断开状态，所以由第一时钟CK的电位的变动导致第一节点NI的电位有可能会上升。于是，在刷新期间，优选将第一栅极时钟信号GCKl和第二栅极时钟信号GCK2被維持在低电平。由此，在刷新期间，即使供给至各双稳态电路的第一时钟CK成为低电平,薄膜晶体管M5、M6成为断开状态，第一节点NI的电位也被維持在低电平。其结果是，能够提高电路动作的稳定性。<7. 2. 2 第二变形例 >图44是表示上第七实施方式的第二变形例的双稳态电路的结构的电路图。本变形例中，与上述第一变形例同样，除了图37所示的第七实施方式的构成要素以外，还设置有薄膜晶体管M12。另外，在上述第一变形例中，双稳态电路构成为对薄膜晶体管M8的栅极端子和漏极端子供给清零信号CLR，对薄膜晶体管M12的源极端子供给刷新信号RFR。与之相对，在本变形例中，双稳态电路构成为对薄膜晶体管M8的栅极端子、漏极端子和薄膜晶体管M12的源极端子供给清零信号CLR。在本变形例中，关于清零信号CLR，如图45所示，在一部分期间为比VSS电位低的电位，在另一部分期间为比VSS电位高的电位，在此外的期间(大半的期间)被维持在VSS电位。详细而言，仅清零信号CLR电位为比VSS电位高的电位的期间以前的一部分期间，该清零信号CLR的电位为比VSS电位低的电位。另外，在清零信号CLR的电位成为VSS电位以外的电位的期间，优选设置在垂直消隐期间(从栅极结束脉冲信号GEP的脉冲的发生时刻至栅极起动脉冲信号GSP的脉冲的发生时刻的期间)。另外，图45中清零信号CLR的变化定时与第一时钟CK的变化定时同步，但两者也可以不同歩。根据本变形例，当清零信号CLR的电位比VSS电位低时，薄膜晶体管M12成为导通状态，第二节点N2的电位降低至比VSS电位低的电位。另外，当清零信号CLR的电位比VSS电位高时，薄膜晶体管M8成为导通状态，第二节点N2的电位成为高电平。像这样，根据本变形例，不使用上述第一变形例中的刷新信号RFR，就能够得到与上述第一变形例同样的效果。<8.參考例 >在上述各实施方式中，电容器CAP2的一端与第二节点N2连接，电容器CAP2的另一端与输入端子41连接。但是，电容器CAP2的另一端的连接目标也可以是输入端子41以外的端子。对此以下作为參考例进行说明。<8. I第一參考例>图46是表示第一參考例的双稳态电路的结构的电路图。本參考例中，电容器CAP2的另一端与输出端子48连接。以下，參照图46和图47，对本參考例的双稳态电路的动作进行说明。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图47)导致在第一节点NI产生噪声，但由于薄膜晶体管M5成为导通状态，所以第一节点NI的电位被拉向低电平。另外，由在第一节点NI产生的噪声导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6成为导通状态，所以状态信号Q的电位被拉向低电平。另外，因噪声而使状态信号Q的电位上升时，在本參考例中，经由电容器CAP2，第二节点N2的电位也上升。其结果是，薄膜晶体管M5、M6的栅极-源极间的电压变得更大，能够降低在第一节点NI和状态信号Q产生的噪声的影响。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位可靠地被维持在低电平。在成为置位期间时(成为时刻t0时)，与上述第一实施方式同样，电容器CAPl被充电(在此为预充电)，第一节点NI的电位从低电平变为高电平。另外，薄膜晶体管M3成为导通状态，所以第二节点N2成为低电平。由此，薄膜晶体管M5、M6成为断开状态。在成为选择期间时(成为时刻tl时)，与上述第一实施方式同样，由于第一节点NI的电位上升，薄膜晶体管M2完全变为导通状态，状态信号Q电位上升至与该双稳态电路的输出端子48连接的栅极总线变为选择状态所需的充分的电平。另外，薄膜晶体管M5、M6的栅扱-漏极间存在寄生电容。因此，伴随第一节点NI的电位和状态信号Q的电位的上升，第二节点N2的电位略微上升。另外，为了抑制伴随第二节点N2的电位的上升的动作不良的发生，只要采用具有上述第三实施方式所示的薄膜晶体管(栅极端子与输出端子48连接、漏极端子与第二节点N2连接、源极端子与直流电源电位VSS用的输入端子连接的薄膜晶体管)M4即可。在成为复位期间时(成为时刻t2时)，与上述第一实施方式同样,状态信号Q的电位和第一节点NI的电位降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7成为导通状态，第二节点N2成为高电平。此时，基于第二节点N2与输出端子48的电位差，电容器CAP2被充电。另外，在通常动作期间，由第一时钟CK的波形的变动导致在状态信号Q会产生噪声。由于状态信号Q的噪声作为置位信号S或复位信号R的噪声出现，所以在薄膜晶体管M3、M7发生电流漏泄，第二节点N2的电位会降低。但是，在本參考例中，如上所述在复位期间电容器CAP2被充电，所以能够抑制通常动作期间的第二节点N2的电位的降低。如上所述，根据本參考例，即使因噪声而使第一节点NI的电位和状态信号Q的电位上升，由于薄膜晶体管M5、M6的栅扱-源极间的电压变大，能够降低该噪声的影响。另夕卜，由通常动作期间的薄膜晶体管M3、M7的电流漏泄导致第二节点N2的电位降低受到抑制。由此，能够期待显不品质的提尚。在本參考例中，如图48所示，优选电容器CAP2与薄膜晶体管M6彼此相邻配置，电容器CAP2的一端侧(第二节点N2侧)的电极用栅极金属702形成，电容器CAP2的另一端侧(输出端子48侧)的电极用源极金属701形成。此时，薄膜晶体管M6的漏极电极用源极金属701形成，栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大，能够实现面板的窄边框化和电路动作的可靠性提升。另外，也可以构成为电容器CAP2与薄膜晶体管M4彼此相邻配置，电容器CAP2的一端侧的电极用源极金属701形成，电容器CAP2的另一端侧的电极用栅极金属702形成。 <8. 2第二參考例>图49是表示第二參考例的双稳态电路的结构的电路图。本參考例中，电容器CAP2的另一端与第一节点NI连接。以下，參照图49和图50，对本參考例的双稳态电路的动作进行说明。在通常动作期间(时刻t0以前的期间和时刻t3以后的期间)，第二节点N2的电位被維持在高电平。因此，薄膜晶体管M5、M6成为导通状态。由于在薄膜晶体管M2的栅扱-漏极间存在寄生电容，所以由第一时钟CK的波形的变动(參照图50)导致在第一节点NI产生噪声，但由于薄膜晶体管M5变为导通状态，所以第一节点NI的电位被拉向低电平。另外，由在第一节点NI产生的噪声导致在状态信号Q(输出端子48)也产生噪声，但由于薄膜晶体管M6变为导通状态，所以状态信号Q的电位被拉向低电平。另外，第一节点NI的电位因噪声而上升时，在本參考例中，经由电容器CAP2，第二节点N2的电位也上升。其结果是，薄膜晶体管M5、M6的栅极-源极间的电压变得更大，能够降低在第一节点NI和状态信号Q产生的噪声的影响。如上所述，该期间中，第一节点NI的电位和状态信号Q的电位可靠地被维持在低电平。在置位期间和选择期间，进行与上述第一參考例同样的动作。复位期间时(时刻t2吋)，与上述第一实施方式同样，状态信号Q的电位和第一节点NI的电位降低。另外，在该期间，复位信号R从低电平变为高电平。因此，薄膜晶体管M7变为导通状态，第二节点N2变为高电平。此时，基于第二节点N2与第一节点NI的电位差，电容器CAP2被充电。另外，在通常动作期间，由第一时钟CK的波形的变动导致在状态信号Q会产生噪声。由于状态信号Q的噪声作为置位信号S或复位信号R的噪声出现，所以在薄膜晶体管M3、M7发生电流漏泄，第二节点N2的电位会降低。但是，在本參考例中，如上所述在复位期间电容器CAP2被充电，所以能够抑制通常动作期间的第二节点N2的电位的降低。另外，在本变形例中，由于电容器CAP2的另一端与第一节点NI连接，所以在复位期间开始后至第二节点N2的电位成为高电平的期间，经由电容器CAP2，第一节点NI的电位上升。因此，与上述各实施方式相比，复位期间开始后至第一节点NI的电位成为低电平的期间变长。由此，薄膜晶体管M2被維持在导通状态的期间变长，所以与上述各实施方式相比，在复位期间状态信号Q的电位迅速降低。如上所述，根据本參考例，即使第一节点NI的电位和状态信号Q的电位因噪声而上升，由于薄膜晶体管M5、M6的栅扱-源极间的电压变大，能够降低该噪声的影响。另外，由通常动作期间的薄膜晶体管M3、M7的电流漏泄导致第二节点N2的电位的降低受到抑制。由此，能够期待显示品质的提高。进而，由于复位期间开始后至第一节点NI的电位成为低电平的期间变长，所以在复位期间状态信号Q的电位迅速降低。因此，能够高速驱动大型面板和高精细化的面板。进而，由于第一节点NI的电容变大，所以选择期间的因第一节点NI的自举升压而导致的电位上升受到抑制，与第一节点NI连接的薄膜晶体管的栅极绝缘膜的破坏受到抑制。另外，在本參考例中，优选电容器CAP2与薄膜晶体管M5彼此相邻配置，电容器CAP2的一端侧(第二节点N2侧)的电极用栅极金属702形成，电容器CAP2的另一端侧(第ー节点NI侧)的电极用源极金属701形成。此时，薄膜晶体管M5的漏极电极用源极金属701形成，栅极电极用栅极金属702形成。通过采用这种结构，能够抑制因具有电容器CAP2而导致的配线面积、安装面积的増大，能够实现面板的窄边框化和电路动作的可靠性提升。 <9.其他〉上述各实施方式中以液晶显示装置为例进行了说明，但本发明并不限定于此。本发明也能够应用于有机EL(Electro Luminescence :电致发光)等其他显示装置。附图标记说明40(1) 40⑴......双稳态电路41 46......(双稳态电路的)输入端子48 49......(双稳态电路的)输出端子300……源极驱动器(视频信号线驱动电路)400……栅极驱动器(扫描信号线驱动电路)410 415......移位寄存器600......显示部CAP1、CAP2......电容器(电容元件)Ml Ml2......薄膜晶体管N1、N2……第一节点、第二节点GLl GLi......栅极总线SLl SLj......源极总线GCK1、GCK2......第一栅极时钟信号、第二栅极时钟信号CK, CKB......第一时钟、第二时钟S......置位信号R......复位信号Q......状态信号Z……其他级控制信号GOUT......扫描信号VDD……高电平的直流电源电位VSS......低电平的直流电源电位
权利要求
1.一种扫描信号线驱动电路，其特征在于 所述扫描信号线驱动电路为显示装置的扫描信号线驱动电路，所述扫描信号线驱动电路驱动配置于显示部的多个扫描信号线， 所述扫描信号线驱动电路具有移位寄存器，该移位寄存器包含彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，所述多个双稳态电路的输出信号依次成为有效， 各双稳态电路具有 第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号； 第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号； 第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动所述扫描信号线的扫描信号，且与所述扫描信号线连接； 第一输出控制用开关元件，该第一输出控制用开关元件的第二电极被供给所述多个时钟信号之一，该第一输出控制用开关元件的第三电极与所述第一输出节点连接； 第一节点接通用开关元件，其用于基于所述置位信号，使与所述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化； 第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，所述第一个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第一个第一节点关断用开关元件用于使所述第一节点的电平向断开电平变化，所述第一个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且所述第一个第一输出节点关断用开关元件用于使所述第一输出节点的电平向断开电平变化； 第一个第二节点接通用开关元件，其用于基于所述复位信号，使与所述第一个第一节点关断用开关元件和所述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化； 第一个第二节点关断用开关元件，所述第一个第二节点关断用开关元件的第一电极与所述第一输入节点连接，所述第一个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，所述第一个第二节点关断用开关元件基于所述置位信号使所述第二节点的电平向断开电平变化；和电容元件，所述电容元件的一端与所述第二节点连接，所述电容元件的另一端与所述第一输入节点连接。
2.如权利要求I所述的扫描信号线驱动电路，其特征在于 当设所述电容元件的电容值为C2、所述第一个第二节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C3、所述第一个第一节点关断用开关元件的第一电扱-第二电极间的寄生电容的电容值为C5、所述第一个第一输出节点关断用开关元件的第ー电扱-第二电极间的寄生电容的电容值为C6时，满足下式C2 ≥ C5+C6-C3。
3.如权利要求I所述的扫描信号线驱动电路，其特征在于在各双稳态电路中，在所述第一节点要被維持在断开电平的期间，所述第二节点的电位被维持在高电平的直流电源电位。
4.如权利要求I所述的扫描信号线驱动电路，其特征在于 包含于各双稳态电路中的开关兀件，是包括作为第一电极的栅极电极、作为第二电极的漏极电极和作为第三电极的源极电极的薄膜晶体管， 所述电容元件形成于所述薄膜晶体管的栅极电极与源极电极之间。
5.如权利要求4所述的扫描信号线驱动电路，其特征在于 所述电容元件和所述第一个第二节点关断用开关元件以彼此相邻的方式配置， 所述电容元件的一端侧，由构成作为薄膜晶体管的所述第一个第二节点关断用开关元件的漏极电极的金属膜形成， 所述电容元件的另一端侧，由构成所述第一个第二节点关断用开关元件的栅极电极的金属膜形成。
6.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有所述第一个第一节点关断用开关元件， 所述第一个第一节点关断用开关元件的第三电极，与所述第一输出节点连接。
7.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第二节点关断用开关元件，所述第二个第二节点关断用开关元件的第一电极与所述第一输出节点连接，所述第二个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第二个第二节点关断用开关元件的第三电极被供给断开电平的电位。
8.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第一输出节点关断用开关元件，所述第二个第一输出节点关断用开关元件的第一电极与所述第二输入节点连接，所述第二个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第二个第一输出节点关断用开关元件的第三电极被供给断开电平的电位。
9.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有第二个第一节点关断用开关元件，所述第二个第一节点关断用开关元件的第一电极与所述第二输入节点连接，所述第二个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第二个第一节点关断用开关元件的第三电极被供给断开电平的电位。
10.如权利要求I所述的扫描信号线驱动电路，其特征在于 所述第一节点接通用开关元件是具有多沟道结构的薄膜晶体管。
11.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有所述第一个第一节点关断用开关元件， 所述第一个第一节点关断用开关元件是具有多沟道结构的薄膜晶体管。
12.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路具有 第二输出节点，其用于输出该各双稳态电路的输出信号作为控制该各双稳态电路以外的双稳态电路的动作的其他级控制信号；和第二输出控制用开关元件，所述第二输出控制用开关元件的第一电极与所述第一节点连接，所述第二输出控制用开关元件的第二电极与所述第一输出控制用开关元件的第二电极连接，所述第二输出控制用开关元件的第三电极与所述第二输出节点连接， 从各双稳态电路输出的所述其他级控制信号，作为所述复位信号被供给至该各双稳态电路之前的级的双稳态电路。
13.如权利要求12所述的扫描信号线驱动电路，其特征在于 从各双稳态电路输出的所述其他级控制信号，还作为所述置位信号被供给至该各双稳态电路之后的级的双稳态电路。
14.如权利要求12所述的扫描信号线驱动电路，其特征在于 所述第一个第二节点接通用开关元件的第二电极，被供给所述多个时钟信号中与被供给至所述第一输出控制用开关元件的第二电极的信号不同的信号。
15.如权利要求12所述的扫描信号线驱动电路，其特征在于 所述第一输出控制用开关元件的第二电极被供给直流电源电位来代替所述多个时钟信号之一。
16.如权利要求15所述的扫描信号线驱动电路，其特征在于 当设所述多个时钟信号的振幅电压为VCK、以所述多个时钟信号的低电平侧的电位为基准所述扫描信号线被驱动时的所述扫描信号的电压为VGH时，满足下式VGH 彡 VCK 彡 VGH/2。
17.如权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第三输入节点，其用于接收从外部发送来的信号作为清零信号；和第二个第二节点接通用开关元件，其用于基于所述清零信号，使所述第二节点的电平向导通电平变化。
18.如权利要求17所述的扫描信号线驱动电路，其特征在于 所述多个双稳态电路的最后ー级的双稳态电路，被供给所述清零信号作为所述复位信号。
19.如权利要求17所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第四输入节点，其用于接收从外部发送来的信号作为刷新信号；和第二节点电平降低用开关元件，其用于基于所述刷新信号，使所述第二节点的电平向比断开电平低的电平变化。
20.权利要求I所述的扫描信号线驱动电路，其特征在于 各双稳态电路还具有 第三输入节点，其用于接收从外部发送来的信号作为清零信号； 第二个第二节点接通用开关元件，其用于基于所述清零信号，使所述第二节点的电平向导通电平变化；和 第二节点电平降低用开关元件，其用于基于所述清零信号，使所述第二节点的电平向比断开电平低的电平变化。
21.如权利要求I所述的扫描信号线驱动电路，其特征在于包含于各双稳态电路中的开关元件全部为同一沟道的薄膜晶体管。
22.—种显示装置，其特征在干 包括所述显示部，并具有权利要求I所述的扫描信号线驱动电路。
23.—种驱动方法，其特征在干 所述驱动方法为利用扫描信号线驱动电路驱动配置于显示部的多个扫描信号线的方法，所述扫描信号线驱动电路具有移位寄存器，该移位寄存器包括具有第一状态和第二状态且彼此串联连接的多个双稳态电路，基于从外部输入且使第一电平和第二电平周期性地重复的多个时钟信号，所述多个双稳态电路的输出信号依次成为有效， 所述驱动方法对于各双稳态电路包括 第一驱动步骤，使该双稳态电路成为用于使该双稳态电路从所述第二状态变化为所述第一状态的预备状态； 第二驱动步骤，使该双稳态电路从所述预备状态变化为所述第一状态；和 第三驱动步骤，使该双稳态电路从所述第一状态变化为所述第二状态， 各双稳态电路具有 第一输入节点，其用于接收该各双稳态电路之前的级的双稳态电路的输出信号作为置位信号； 第二输入节点，其用于接收该各双稳态电路之后的级的双稳态电路的输出信号作为复位信号； 第一输出节点，其用于输出该各双稳态电路的输出信号作为驱动所述扫描信号线的扫描信号，且与所述扫描信号线连接； 第一输出控制用开关元件，所述第一输出控制用开关元件的第二电极被供给所述多个时钟信号之一，所述第一输出控制用开关元件的第三电极与所述第一输出节点连接； 第一节点接通用开关元件，其用于基于所述置位信号，使与所述第一输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化； 第一个第一节点关断用开关元件和第一个第一输出节点关断用开关元件中的至少ー个，其中，所述第一个第一节点关断用开关元件的第二电极与所述第一节点连接，所述第一个第一节点关断用开关元件用于使所述第一节点的电平向断开电平变化，所述第一个第一输出节点关断用开关元件的第二电极与所述第一输出节点连接，所述第一个第一输出节点关断用开关元件的第三电极被供给断开电平的电位，且所述第一个第一输出节点关断用开关元件用于使所述第一输出节点的电平向断开电平变化； 第一个第二节点接通用开关元件，其用于基于所述复位信号，使与所述第一个第一节点关断用开关元件和所述第一个第一输出节点关断用开关元件中的至少ー个的第一电极连接的第二节点的电平向导通电平变化； 第一个第二节点关断用开关元件，所述第一个第二节点关断用开关元件的第一电极与所述第一输入节点连接，所述第一个第二节点关断用开关元件的第二电极与所述第二节点连接，所述第一个第二节点关断用开关元件的第三电极被供给断开电平的电位，所述第一个第二节点关断用开关元件基于所述置位信号使所述第二节点的电平向断开电平变化；和电容元件，所述电容元件的一端与所述第二节点连接，所述电容元件的另一端与所述第一输入节点连接，关于各双稳态电路， 在所述第一驱动步骤中，所述置位信号从所述第二电平变化为所述第一电平，由此所述第一节点接通用开关元件成为导通状态， 在所述第二驱动步骤中，所述置位信号从所述第一电平变化为所述第二电平，由此所述第一节点接通用开关元件成为断开状态，并且所述多个时钟信号中被供给至所述第一输 出控制用开关元件的第二电极的信号从第二电平变化为所述第一电平，由此所述第一节点的电平变化， 在所述第三驱动步骤中，所述复位信号从所述第二电平变化为所述第一电平，由此所述第一个第二节点关断用开关元件成为导通状态。
全文摘要
双稳态电路包括置位信号用的输入端子(41)；复位信号用的输入端子(42)；状态信号用的输出端子(48)；用于基于第一时钟使输出端子(48)的电位上升的薄膜晶体管(M2)；用于基于置位信号使与薄膜晶体管(M2)的栅极端子连接的第一节点的电位上升的薄膜晶体管(M1)；用于使第一节点的电位降低的薄膜晶体管(M5)；用于基于复位信号使与薄膜晶体管(M5)的栅极端子连接的第二节点的电位上升的薄膜晶体管(M7)；用于基于第二节点的电位使输出端子(48)的电位降低的薄膜晶体管(M6)；用于基于置位信号使第二节点的电位上升的薄膜晶体管(M3)；和一端与第二节点连接且另一端与输入端子(41)连接的电容器(CAP2)。
文档编号G09G3/20GK102792363SQ20108006529
公开日2012年11月21日 申请日期2010年10月14日 优先权日2010年3月15日
发明者岩瀬泰章, 高桥佳久 申请人:夏普株式会社
最新回复(0)