源极驱动器的伽玛参考电压输出电路的制作方法
专利名称：源极驱动器的伽玛参考电压输出电路的制作方法
技术领域：
本发明涉及一种在液晶显示装置的源极驱动器中输出伽玛参考电压的技术，尤其 涉及一种源极驱动器的伽玛参考电压输出电路，当自伽玛缓冲器输出伽玛参考电压时，该 电路基于所选模式选择性地将伽玛参考电压输出至平面转换(IPQ伽玛电压产生单元和 扭曲向列(TN)伽玛电压产生单元。
背景技术：
一般而言，液晶显示装置具有源极驱动器集成电路，该电路根据自外界输入的R，G 和B数据驱动液晶显示面板的数据线。图1为说明传统源极驱动器电路的方块图。参考图1，该传统源极驱动器电路包括参考电压产生单元11，伽玛缓冲器单元12， 开关单元13，TN伽玛电压产生器单元14A，IPS伽玛电压产生单元14B，多路复用器15，以及 数(D)/模(A)转换器16。所述参考电压产生单元11具有串联的电阻R_r，并配置以利用电阻R_r分割电源 电压Vinl和Vin2间的压差以及产生多个伽玛参考电压VrefO至Vref6。所述伽玛缓冲器单元12具有多个伽玛缓冲器GBl至GB7，并配置以稳定输出自参 考电压产生单元11输出的伽玛参考电压VrefO至VrefO。所述伽玛缓冲器GBl至GB7通常利用运算放大器实现。图2说明了一运算放大器 的输出级的电路。参考图2，MOS晶体管Ml的源极端连接至电源供应端VDDP，且MOS晶体 管M2的源极端连接至接地端VSS。所述MOS晶体管Ml和M2的漏极端公共地连接至输出端 OUT。自前端的加法级输出的电压Vl和V2提供至MOS晶体管Ml和M2的栅极端。所述开关单元13具有多个开关SWl至SW7，并配置以传送自伽玛缓冲器单元12输 出的伽玛参考电压VrefO至Vref6至TN伽玛电压产生单元14A的输入级或者IPS伽玛电 压产生单元14B的输入级。例如，当低电平的转换控制信号CS自控制器(例如，时序控制器)输入时，开关 Sffl至SW7的移动端al至a7分别耦接固定端bl至b7。因此，自伽玛缓冲器GBl至GB7输 出的伽玛参考电压VrefO至Vref6传输至TN伽玛电压产生单元14A的输入级。反之，当高电平的转换控制信号CS自控制器输入时，开关SWl至SW7的移动端al 至a7耦接固定端cl至c7。因此，自伽玛缓冲器GBl至GB7输出的伽玛参考电压VrefO至 Vref6传输至IPS伽玛电压产生单元14B的输入级。 所述TN伽玛电压产生单元14A和IPS伽玛电压产生单元14B的每一个都具有串联 的电阻R_s。该TN伽玛电压产生单元14A和该IPS伽玛电压产生单元14B配置以与一 TN 模式和一 IPS模式相符地分割自伽玛缓冲器单元12输入的伽玛参考电压VrefO至Vref6， 并输出分割的伽玛电压V_TN<255 0>和V_IPS<255 0>。 多路复用器15根据一模式选择信号IPSEN配置以选择和输出自TN伽玛电压产生 单元14A输出的伽玛电SV_TN<255:0>或者自IPS伽玛电压产生单元14B输出的伽玛电压V_IPS<255:0>o所述D/A转换器16配置以选择和输出通过上述途径产生的模拟伽玛电压V_ TN<255 0>和V_IPS<255 0>，对应于自控制器输入地R，G和B数据。以此方式，传统的源极驱动器电路按照将开关单元置于伽玛缓冲器单元的输出级 之外的方式配置从而基于一驱动模式传输伽玛电压至TN伽玛电压产生单元的输入级或者 IPS伽玛电压产生单元的输入级。由于这一事实，因为开关的电阻会导致发生电压降现象，所以在传输目标级的伽 玛参考电压中存在困难。考虑到这个情况，当电压降现象通过增加开关的尺寸在一定程度上得到抑制时， 将造成开关占用了布局的大部分的问题。再者，伽玛电压产生单元的电阻串的电阻值设计为小值的情况中，由于电压降使 得产生精确的伽玛电压值存在困难。
发明内容
因此，本发明为了解决现有技术中出现的问题已经作出了努力，并且本发明的目 的是提供一种源极驱动器的伽玛参考电压输出电路，当伽玛缓冲器输出伽玛参考电压时， 该电路选择地将伽玛参考电压输出至IPS伽玛电压产生单元和TN伽玛电压产生单元而不 会导致电压降。本发明并不局限于这个目的，本发明其他的目的和优点将从下面的描述中更清楚 地里了解到。为了实现上述目的，根据本发明的一个方面，提供一种源极驱动器的伽玛参考电 压输出电路，该电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压， 并产生多个伽玛参考电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述伽玛缓冲器通过内 置转换操作选择性地输出多个伽玛电压产生单元所需的伽玛参考电压；以及多个伽玛电压 产生单元，配置以通过使用串联的电阻与所需模式相符地分割自所述伽玛缓冲单元输入的 伽玛参考电压，并输出分割的伽玛电压。根据本发明的另一方面，所述伽玛缓冲器包括由第一MOS晶体管和第二MOS晶体 管构成的一 IPS伽玛参考电压输出部分，并配置以输出用于IPS模式的伽玛参考电压；由第 三MOS晶体管和第四MOS晶体管构成的一 TN伽玛参考电压输出部分，并配置以输出用于TN 模式的伽玛参考电压；配置以选择和运行所述IPS伽玛参考电压输出部分的第一至第四开 关；以及配置以选择和运行所述TN伽玛参考电压输出部分的第五至第八开关。
图1为说明传统源极驱动器电路的方块图；图2为说明传统源极驱动器电路中伽玛缓冲器的输出级的电路图；图3为说明本发明实施例中源极驱动器的伽玛参考电压输出电路的方块图；图4为说明本发明实施例中伽玛参考电路输出电路中伽玛缓冲器的输出级的电 路图；图5为在IPS伽玛电压模式中图4的等效电路图；以及
5
图6为在TN伽玛电压模式中图4的等效电路图。
具体实施例方式现在将参考所附图式中的例子更加详细地描述本发明的具体实施例。尽可能于所 有附图和说明书中使用地相同的附图标记代表了相同或相似的部分。图3为说明根据本发明实施例中源极驱动器的伽玛参考电压输出电路的方块图。参考图3，根据本发明的实施例，源极驱动器的伽玛参考电压输出电路包括参考电 压产生单元31，伽玛缓冲器单元32，TN伽玛电压产生单元33A，IPS伽玛电压产生单元33B， 多路复用器34和D/A转换器35。所述参考电压产生单元31具有串联的电阻R_r，并配置以利用所述电阻R_r分割 电源电压Vinl和Vin2之间的压差并产生多个伽玛参考电压VrefO至Vref6。所述伽玛缓冲器单元32具有多个伽玛缓冲器GBl至GB7，并配置以稳定和输出自 参考电压产生单元31输出的伽玛参考电压VrefO至VrefO。所述伽玛缓冲器GBl至GB7的每一个都具有连接至TN伽玛电压产生单元33A和 IPS伽玛电压产生单元33B的两个输出端。虽图示所示所述伽玛缓冲器GBl至GB7的每一 个仅具有一个输入端，伽玛缓冲器GBl至GB7的每一个可利用运算放大器实现，该运算放大 器具有连接至非反相输入端的输入端和连接至反相输入端的输出端。所述TN伽玛电压产生单元33A和IPS伽玛电压产生单元3 的每一个都具有串联 的电阻R_s。该TN伽玛电压产生单元33A和该IPS伽玛电压产生单元3 配置以与一 TN 模式和一 IPS模式相符地分割自伽玛缓冲器单元32输入的伽玛参考电压VrefO至Vref6， 并输出分割的伽玛电压V_TN<255:0>和V_IPS<255:0>。所述多路复用器34配置以根据一模式选择信号IPSEN选择和输出自TN伽玛电压 产生单元33A输出的伽玛电压V_TN<255 0>或者自IPS伽玛电压产生单元3 输出的伽玛 电压V_IPS<255:0>。所述模式选择信号IPSEN为代表液晶显示装置是否运行在IPS模式或 者TN模式中的一信号，并可基于运行模式改变其逻辑状态。例如，当液晶显示装置在IPS 模式中运行时，该模式选择信号IPSEN使能，而当液晶显示装置在TN模式中运行时，该模式 选择信号IPSEN失效。一模式选择条信号IPSENB为具有与模式选择信号IPSEN的逻辑状 态相反的逻辑状态的信号。所述D/A转换器35配置以选择和输出通过上述途径产生的模拟伽玛电压V_ TN<255 0>和V_IPS<255 0>，对应于自控制器输入的R，G和B数据。所述伽玛缓冲器单元32的伽玛缓冲器GBl至GB7通过内置转换操作输出TN伽玛 电压产生单元33A或者IPS伽玛电压产生单元3 所需的伽玛参考电压。该内容将在下面 详细描述。所述伽玛缓冲器GBl至GB7利用运算放大器实现。图4为说明运算放大器的输出 级的电路。输入级和加法级可位于输出级的前端。在本实施例中，运算放大器的输出级可 包括IPS伽玛参考电压输出部分41，TN伽玛参考电压输出部分42，和开关SWl至SW8。因 为作为输出级前端电路的输入级和加法级可从下面IPS伽玛参考电压输出部分41，TN伽玛 参考电压输出部分42，和开关SWl至SW8的解释说明中容易地了解，所以将省略输入级和加 法级的详细描述。
参考图4，伽玛缓冲器GBl至GB7的每一个都包括由MOS晶体管Ml和M2构成的 IPS伽玛参考电压输出部分41，并配置以输出伽玛参考电压至IPS伽玛电压产生单元33B ； 由MOS晶体管M3和M4构成的TN伽玛参考电压输出部分42，并配置以输出伽玛参考电压至 TN伽玛电压产生单元33A ；配置以选择和运行所述IPS伽玛参考电压输出部分41的第一至 第四开关SWl至SW4;配置以选择并输出所述TN伽玛参考电压输出部分42的第五至第八 开关SW5至SW8 ；连接至IPS伽玛参考电压输出部分41的输出端0UT_IPS ；以及连接至TN 伽玛参考电压输出部分42的输出端0UT_TN。所述IPS伽玛参考电压输出部分41包括第一 MOS晶体管M1，该第一 MOS晶体管 Ml具有连接至电源端VDDP的源极端，连接至伽玛参考电压的输出端0UT_IPS的漏极端和连 接至加法级的第一输出端Vl的栅极端；以及第二 MOS晶体管M2，该第二 MOS晶体管M2具有 连接至电源端VSS的源极端，连接至伽玛参考电压的输出端0UT_IPS的漏极端和连接至加 法级的第二输出端V2的栅极端。所述加法级的第一输出端Vl和第二输出端V2使用输入 至输入级的伽玛参考电压和反馈电压之间的信号差为构成IPS伽玛参考电压输出部分41 和TN伽玛参考电压输出部分42的PMOS和NMOS提供推或拉操作的信号。所述TN伽玛参考电压输出部分42包括第三MOS晶体管M3，该第三MOS晶体管 M3具有连接至电源端VDDP的源极端，连接至伽玛参考电压的输出端0UT_TN的漏极端和连 接至加法级的第一输出端Vl的栅极端；以及第四MOS晶体管M4，该第四MOS晶体管M4具 有连接至电源端VSS的源极端，连接至伽玛参考电压的输出端0UT_TN的漏极端和连接至加 法级的第二输出端V2的栅极端。所述第一开关SWl在电源端VDDP和第三MOS晶体管M3的闸极端之间连接，第二 开关SW2在第四MOS晶体管M4的栅极端和电源端VSS之间连接，第三开关SW3在第一 MOS 晶体管Ml的栅极端和加法级的第一输出端Vl之间连接，以及第四开关SW4在第二 MOS晶 体管M2的栅极端和加法级的第二输出端V2之间连接。第五开关SW5在电源端VDDP和第一 MOS晶体管Ml的栅极端之间连接，第六开关 SW6在第二 MOS晶体管M2的栅极端和电源端VSS之间连接，第七开关SW7在加法级的第一 输出端Vl和第三MOS晶体管M3的栅极端之间连接，以及第八开关SW8在加法级的第二输 出端V2和第四MOS晶体管M4的栅极端之间连接。所述第一至第八开关SWl至SW8可利用 MOS晶体管实现。在下文中，根据本发明实施例将描述一种驱动伽玛缓冲器GBl至GB7的方法。所 述反相模式选择信号IPSENB为具有与所述模式选择信号IPSEN的逻辑状态相反的逻辑状 态的信号。首先，如果根据IPS伽玛电压模式，藉由使能至高电平，模式选择信号IPSEN自控 制器(例如，时序控制器)输出，第一至第四开关SWl至SW4开启，而第五至第八开关SW5 至SW8关闭。依据此事实，图4中所示的电路如图5所示运行，从而IPS伽玛参考电压输出 部分41运行以输出伽玛参考电压至IPS伽玛电压产生单元33B。因此，所述伽玛参考电压 通过输出端0UT_IPS从伽玛缓冲器单元32的伽玛缓冲器GBl至GB7输出至IPS伽玛电压 产生单元33B。如果根据TN伽玛电压模式，藉由失效至低电平，模式选择信号IPSEN自控制器输 出，第一至第四开关SWl至SW4关闭，而第五至第八开关SW5至SW8开启。根据这个事实，图4中所示的电路如图6所示运行，从而TN伽玛参考电压输出部分42运行以输出伽玛参 考电压至TN伽玛电压产生单元33A。因此，所述伽玛参考电压通过输出端0UT_TN从伽玛缓 冲器单元32的伽玛缓冲器GBl至GB7输出至TN伽玛电压产生单元33A。虽然第一至第四开关SWl至SW4和第五至第八开关SW5至SW8利用MOS晶体管实 现为优选，但必须注意的是本发明并不局限于此。虽然在实施例中以液晶显示装置在IPS模式和TN模式中运行的情况中产生必要 的伽玛电压为示例，但本发明并不局限于。因此，必须指出的是本发明可应用于另一种显示 装置，在该装置中，当显示装置基于运行模式具有不同伽玛电压特性时，伽玛缓冲器单元转 换伽玛参考电压并将该伽玛参考电压提供至对应的模式伽玛电压产生单元。从上面的描述中可以了解，本发明提供的优点是，由于伽玛参考电压当从伽玛缓 冲器输出时基于所选模式可选择地输出至IPS伽玛电压产生单元和TN伽玛电压产生单元， 因此在输出的伽玛参考电压中不会出现电压降，藉以可输出所需电平的电压。又，因为用于选择地输出IPS/TN伽玛参考电压的开关没有设置在伽玛缓冲器之 外而设置在伽玛缓冲器内部，所以所述开关可设计具有最小尺寸。尽管本发明的最佳实施例出于说明的目的进行描述，但熟悉本领域的技术人员将 认识到地是在不脱离所附权利要求书揭露地本发明的范围和精神的前提下，可对本发明进 行各种变换，添加和替换。
权利要求
1.一种源极驱动器的伽玛参考电压输出电路，其特征在于，该电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压，并产生多个伽玛参考 电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述伽玛缓冲器通过内置转换操作选择性地 输出多个伽玛电压产生单元所需的伽玛参考电压；以及所述多个伽玛电压产生单元，配置以通过使用串联的电阻，与一所需模式相符地分割 自所述伽玛缓冲单元输入的所述伽玛参考电压，并输出分割的伽玛电压。
2.如权利要求1所述的伽玛参考电压输出电路，其特征在于，所述多个伽玛电压产生 单元包括配置以产生一扭曲向列(TN)模式运行所需的伽玛电压的伽玛电压产生单元、以 及配置以产生一平面转换(IPQ模式运行所需的伽玛电压的伽玛电压产生单元。
3.如权利要求1所述的伽玛参考电压输出电路，其特征在于，所述伽玛缓冲器包括 IPS伽玛参考电压输出部分，由第一金属氧化物半导体(M0Q晶体管和第二金属氧化物半导体晶体管构成，并配置以输出一 IPS模式的伽玛参考电压；TN伽玛参考电压输出部分，由第三金属氧化物半导体晶体管和第四金属氧化物半导体 晶体管构成，并配置以输出一 TN模式的伽玛参考电压；第一至第四开关，配置以选择和运行所述IPS伽玛参考电压输出部分；以及 第五至第八开关，配置以选择和运行所述TN伽玛参考电压输出部分。
4.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述IPS伽玛参考电压输 出部分包括所述第一金属氧化物半导体晶体管，具有源极端，所述源极端连接至第一电源端；漏极 端，所述漏极端连接至所述伽玛参考电压的输出端；以及栅极端，所述栅极端连接至一加法 级的第一输出端；以及所述第二金属氧化物半导体晶体管，具有源极端，所述源极端连接至第二电源端；漏极 端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接至所 述加法级的第二输出端。
5.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述TN伽玛参考电压输 出部分包括所述第三金属氧化物半导体晶体管，具有源极端，所述源极端连接至所述第一电源端； 漏极端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接 至所述加法级的所述第一输出端；以及所述第四金属氧化物半导体晶体管，具有源极端，所述源极端连接至所述第二电源端， 漏极端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接 至所述加法级的所述第二输出端。
6.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第一开关在所述第 一电源端和所述第三金属氧化物半导体晶体管的所述间极端之间连接，所述第二开关在所 述第四金属氧化物半导体晶体管的所述栅极端和所述第二电源端之间连接，所述第三开关 在所述第一金属氧化物半导体晶体管的所述栅极端和所述加法级的所述第一输出端之间 连接，以及所述第四开关在所述第二金属氧化物半导体晶体管的所述栅极端和所述加法级 的所述第二输出端之间连接。
7.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第五开关在所述第 一电源端和所述第一金属氧化物半导体晶体管的所述栅极端之间连接，所述第六开关在所 述第二金属氧化物半导体晶体管的所述栅极端和所述第二电源端之间连接，所述第七开关 在所述加法级的所述第一输出端和所述第三金属氧化物半导体晶体管的所述栅极端之间 连接，以及所述第八开关在所述加法级的所述第二输出端和所述第四金属氧化物半导体晶 体管的所述栅极端之间连接。
8.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第一至第八开关至 包含金属氧化物半导体晶体管。
9.一种源极驱动器的伽玛参考电压输出电路，其特征在于，该电路包括伽玛缓冲器，配置以根据一模式选择信号转换伽玛参考电压并通过一第一输出端和一 第二输出端中择其一输出所述伽玛参考电压；第一伽玛电压产生单元，连接至所述第一输出端，并配置以分割所述伽玛参考电压并 输出将用在一第一模式中的伽玛电压；以及第二伽玛电压产生单元，连接至所述第二输出端，并配置以分割所述伽玛参考电压并 输出将用在一第二模式中的伽玛电压。
全文摘要
一种源极驱动器的伽玛参考电压输出电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压，并产生多个伽玛参考电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述缓冲器通过内置转换操作选择性地输出多个伽玛电压产生单元所需的伽玛参考电压；以及多个伽玛电压产生单元，配置以通过使用串联的电阻，与所需模式相符地分割自伽玛缓冲单元输入的伽玛参考电压，并输出分割的伽玛电压。
文档编号G09G3/36GK102129847SQ201110007850
公开日2011年7月20日 申请日期2011年1月14日 优先权日2010年1月19日
发明者安容星, 李宗秀 申请人:硅工厂股份有限公司
技术领域：
本发明涉及一种在液晶显示装置的源极驱动器中输出伽玛参考电压的技术，尤其 涉及一种源极驱动器的伽玛参考电压输出电路，当自伽玛缓冲器输出伽玛参考电压时，该 电路基于所选模式选择性地将伽玛参考电压输出至平面转换(IPQ伽玛电压产生单元和 扭曲向列(TN)伽玛电压产生单元。
背景技术：
一般而言，液晶显示装置具有源极驱动器集成电路，该电路根据自外界输入的R，G 和B数据驱动液晶显示面板的数据线。图1为说明传统源极驱动器电路的方块图。参考图1，该传统源极驱动器电路包括参考电压产生单元11，伽玛缓冲器单元12， 开关单元13，TN伽玛电压产生器单元14A，IPS伽玛电压产生单元14B，多路复用器15，以及 数(D)/模(A)转换器16。所述参考电压产生单元11具有串联的电阻R_r，并配置以利用电阻R_r分割电源 电压Vinl和Vin2间的压差以及产生多个伽玛参考电压VrefO至Vref6。所述伽玛缓冲器单元12具有多个伽玛缓冲器GBl至GB7，并配置以稳定输出自参 考电压产生单元11输出的伽玛参考电压VrefO至VrefO。所述伽玛缓冲器GBl至GB7通常利用运算放大器实现。图2说明了一运算放大器 的输出级的电路。参考图2，MOS晶体管Ml的源极端连接至电源供应端VDDP，且MOS晶体 管M2的源极端连接至接地端VSS。所述MOS晶体管Ml和M2的漏极端公共地连接至输出端 OUT。自前端的加法级输出的电压Vl和V2提供至MOS晶体管Ml和M2的栅极端。所述开关单元13具有多个开关SWl至SW7，并配置以传送自伽玛缓冲器单元12输 出的伽玛参考电压VrefO至Vref6至TN伽玛电压产生单元14A的输入级或者IPS伽玛电 压产生单元14B的输入级。例如，当低电平的转换控制信号CS自控制器(例如，时序控制器)输入时，开关 Sffl至SW7的移动端al至a7分别耦接固定端bl至b7。因此，自伽玛缓冲器GBl至GB7输 出的伽玛参考电压VrefO至Vref6传输至TN伽玛电压产生单元14A的输入级。反之，当高电平的转换控制信号CS自控制器输入时，开关SWl至SW7的移动端al 至a7耦接固定端cl至c7。因此，自伽玛缓冲器GBl至GB7输出的伽玛参考电压VrefO至 Vref6传输至IPS伽玛电压产生单元14B的输入级。 所述TN伽玛电压产生单元14A和IPS伽玛电压产生单元14B的每一个都具有串联 的电阻R_s。该TN伽玛电压产生单元14A和该IPS伽玛电压产生单元14B配置以与一 TN 模式和一 IPS模式相符地分割自伽玛缓冲器单元12输入的伽玛参考电压VrefO至Vref6， 并输出分割的伽玛电压V_TN<255 0>和V_IPS<255 0>。 多路复用器15根据一模式选择信号IPSEN配置以选择和输出自TN伽玛电压产生 单元14A输出的伽玛电SV_TN<255:0>或者自IPS伽玛电压产生单元14B输出的伽玛电压V_IPS<255:0>o所述D/A转换器16配置以选择和输出通过上述途径产生的模拟伽玛电压V_ TN<255 0>和V_IPS<255 0>，对应于自控制器输入地R，G和B数据。以此方式，传统的源极驱动器电路按照将开关单元置于伽玛缓冲器单元的输出级 之外的方式配置从而基于一驱动模式传输伽玛电压至TN伽玛电压产生单元的输入级或者 IPS伽玛电压产生单元的输入级。由于这一事实，因为开关的电阻会导致发生电压降现象，所以在传输目标级的伽 玛参考电压中存在困难。考虑到这个情况，当电压降现象通过增加开关的尺寸在一定程度上得到抑制时， 将造成开关占用了布局的大部分的问题。再者，伽玛电压产生单元的电阻串的电阻值设计为小值的情况中，由于电压降使 得产生精确的伽玛电压值存在困难。
发明内容
因此，本发明为了解决现有技术中出现的问题已经作出了努力，并且本发明的目 的是提供一种源极驱动器的伽玛参考电压输出电路，当伽玛缓冲器输出伽玛参考电压时， 该电路选择地将伽玛参考电压输出至IPS伽玛电压产生单元和TN伽玛电压产生单元而不 会导致电压降。本发明并不局限于这个目的，本发明其他的目的和优点将从下面的描述中更清楚 地里了解到。为了实现上述目的，根据本发明的一个方面，提供一种源极驱动器的伽玛参考电 压输出电路，该电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压， 并产生多个伽玛参考电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述伽玛缓冲器通过内 置转换操作选择性地输出多个伽玛电压产生单元所需的伽玛参考电压；以及多个伽玛电压 产生单元，配置以通过使用串联的电阻与所需模式相符地分割自所述伽玛缓冲单元输入的 伽玛参考电压，并输出分割的伽玛电压。根据本发明的另一方面，所述伽玛缓冲器包括由第一MOS晶体管和第二MOS晶体 管构成的一 IPS伽玛参考电压输出部分，并配置以输出用于IPS模式的伽玛参考电压；由第 三MOS晶体管和第四MOS晶体管构成的一 TN伽玛参考电压输出部分，并配置以输出用于TN 模式的伽玛参考电压；配置以选择和运行所述IPS伽玛参考电压输出部分的第一至第四开 关；以及配置以选择和运行所述TN伽玛参考电压输出部分的第五至第八开关。
图1为说明传统源极驱动器电路的方块图；图2为说明传统源极驱动器电路中伽玛缓冲器的输出级的电路图；图3为说明本发明实施例中源极驱动器的伽玛参考电压输出电路的方块图；图4为说明本发明实施例中伽玛参考电路输出电路中伽玛缓冲器的输出级的电 路图；图5为在IPS伽玛电压模式中图4的等效电路图；以及
5
图6为在TN伽玛电压模式中图4的等效电路图。
具体实施例方式现在将参考所附图式中的例子更加详细地描述本发明的具体实施例。尽可能于所 有附图和说明书中使用地相同的附图标记代表了相同或相似的部分。图3为说明根据本发明实施例中源极驱动器的伽玛参考电压输出电路的方块图。参考图3，根据本发明的实施例，源极驱动器的伽玛参考电压输出电路包括参考电 压产生单元31，伽玛缓冲器单元32，TN伽玛电压产生单元33A，IPS伽玛电压产生单元33B， 多路复用器34和D/A转换器35。所述参考电压产生单元31具有串联的电阻R_r，并配置以利用所述电阻R_r分割 电源电压Vinl和Vin2之间的压差并产生多个伽玛参考电压VrefO至Vref6。所述伽玛缓冲器单元32具有多个伽玛缓冲器GBl至GB7，并配置以稳定和输出自 参考电压产生单元31输出的伽玛参考电压VrefO至VrefO。所述伽玛缓冲器GBl至GB7的每一个都具有连接至TN伽玛电压产生单元33A和 IPS伽玛电压产生单元33B的两个输出端。虽图示所示所述伽玛缓冲器GBl至GB7的每一 个仅具有一个输入端，伽玛缓冲器GBl至GB7的每一个可利用运算放大器实现，该运算放大 器具有连接至非反相输入端的输入端和连接至反相输入端的输出端。所述TN伽玛电压产生单元33A和IPS伽玛电压产生单元3 的每一个都具有串联 的电阻R_s。该TN伽玛电压产生单元33A和该IPS伽玛电压产生单元3 配置以与一 TN 模式和一 IPS模式相符地分割自伽玛缓冲器单元32输入的伽玛参考电压VrefO至Vref6， 并输出分割的伽玛电压V_TN<255:0>和V_IPS<255:0>。所述多路复用器34配置以根据一模式选择信号IPSEN选择和输出自TN伽玛电压 产生单元33A输出的伽玛电压V_TN<255 0>或者自IPS伽玛电压产生单元3 输出的伽玛 电压V_IPS<255:0>。所述模式选择信号IPSEN为代表液晶显示装置是否运行在IPS模式或 者TN模式中的一信号，并可基于运行模式改变其逻辑状态。例如，当液晶显示装置在IPS 模式中运行时，该模式选择信号IPSEN使能，而当液晶显示装置在TN模式中运行时，该模式 选择信号IPSEN失效。一模式选择条信号IPSENB为具有与模式选择信号IPSEN的逻辑状 态相反的逻辑状态的信号。所述D/A转换器35配置以选择和输出通过上述途径产生的模拟伽玛电压V_ TN<255 0>和V_IPS<255 0>，对应于自控制器输入的R，G和B数据。所述伽玛缓冲器单元32的伽玛缓冲器GBl至GB7通过内置转换操作输出TN伽玛 电压产生单元33A或者IPS伽玛电压产生单元3 所需的伽玛参考电压。该内容将在下面 详细描述。所述伽玛缓冲器GBl至GB7利用运算放大器实现。图4为说明运算放大器的输出 级的电路。输入级和加法级可位于输出级的前端。在本实施例中，运算放大器的输出级可 包括IPS伽玛参考电压输出部分41，TN伽玛参考电压输出部分42，和开关SWl至SW8。因 为作为输出级前端电路的输入级和加法级可从下面IPS伽玛参考电压输出部分41，TN伽玛 参考电压输出部分42，和开关SWl至SW8的解释说明中容易地了解，所以将省略输入级和加 法级的详细描述。
参考图4，伽玛缓冲器GBl至GB7的每一个都包括由MOS晶体管Ml和M2构成的 IPS伽玛参考电压输出部分41，并配置以输出伽玛参考电压至IPS伽玛电压产生单元33B ； 由MOS晶体管M3和M4构成的TN伽玛参考电压输出部分42，并配置以输出伽玛参考电压至 TN伽玛电压产生单元33A ；配置以选择和运行所述IPS伽玛参考电压输出部分41的第一至 第四开关SWl至SW4;配置以选择并输出所述TN伽玛参考电压输出部分42的第五至第八 开关SW5至SW8 ；连接至IPS伽玛参考电压输出部分41的输出端0UT_IPS ；以及连接至TN 伽玛参考电压输出部分42的输出端0UT_TN。所述IPS伽玛参考电压输出部分41包括第一 MOS晶体管M1，该第一 MOS晶体管 Ml具有连接至电源端VDDP的源极端，连接至伽玛参考电压的输出端0UT_IPS的漏极端和连 接至加法级的第一输出端Vl的栅极端；以及第二 MOS晶体管M2，该第二 MOS晶体管M2具有 连接至电源端VSS的源极端，连接至伽玛参考电压的输出端0UT_IPS的漏极端和连接至加 法级的第二输出端V2的栅极端。所述加法级的第一输出端Vl和第二输出端V2使用输入 至输入级的伽玛参考电压和反馈电压之间的信号差为构成IPS伽玛参考电压输出部分41 和TN伽玛参考电压输出部分42的PMOS和NMOS提供推或拉操作的信号。所述TN伽玛参考电压输出部分42包括第三MOS晶体管M3，该第三MOS晶体管 M3具有连接至电源端VDDP的源极端，连接至伽玛参考电压的输出端0UT_TN的漏极端和连 接至加法级的第一输出端Vl的栅极端；以及第四MOS晶体管M4，该第四MOS晶体管M4具 有连接至电源端VSS的源极端，连接至伽玛参考电压的输出端0UT_TN的漏极端和连接至加 法级的第二输出端V2的栅极端。所述第一开关SWl在电源端VDDP和第三MOS晶体管M3的闸极端之间连接，第二 开关SW2在第四MOS晶体管M4的栅极端和电源端VSS之间连接，第三开关SW3在第一 MOS 晶体管Ml的栅极端和加法级的第一输出端Vl之间连接，以及第四开关SW4在第二 MOS晶 体管M2的栅极端和加法级的第二输出端V2之间连接。第五开关SW5在电源端VDDP和第一 MOS晶体管Ml的栅极端之间连接，第六开关 SW6在第二 MOS晶体管M2的栅极端和电源端VSS之间连接，第七开关SW7在加法级的第一 输出端Vl和第三MOS晶体管M3的栅极端之间连接，以及第八开关SW8在加法级的第二输 出端V2和第四MOS晶体管M4的栅极端之间连接。所述第一至第八开关SWl至SW8可利用 MOS晶体管实现。在下文中，根据本发明实施例将描述一种驱动伽玛缓冲器GBl至GB7的方法。所 述反相模式选择信号IPSENB为具有与所述模式选择信号IPSEN的逻辑状态相反的逻辑状 态的信号。首先，如果根据IPS伽玛电压模式，藉由使能至高电平，模式选择信号IPSEN自控 制器(例如，时序控制器)输出，第一至第四开关SWl至SW4开启，而第五至第八开关SW5 至SW8关闭。依据此事实，图4中所示的电路如图5所示运行，从而IPS伽玛参考电压输出 部分41运行以输出伽玛参考电压至IPS伽玛电压产生单元33B。因此，所述伽玛参考电压 通过输出端0UT_IPS从伽玛缓冲器单元32的伽玛缓冲器GBl至GB7输出至IPS伽玛电压 产生单元33B。如果根据TN伽玛电压模式，藉由失效至低电平，模式选择信号IPSEN自控制器输 出，第一至第四开关SWl至SW4关闭，而第五至第八开关SW5至SW8开启。根据这个事实，图4中所示的电路如图6所示运行，从而TN伽玛参考电压输出部分42运行以输出伽玛参 考电压至TN伽玛电压产生单元33A。因此，所述伽玛参考电压通过输出端0UT_TN从伽玛缓 冲器单元32的伽玛缓冲器GBl至GB7输出至TN伽玛电压产生单元33A。虽然第一至第四开关SWl至SW4和第五至第八开关SW5至SW8利用MOS晶体管实 现为优选，但必须注意的是本发明并不局限于此。虽然在实施例中以液晶显示装置在IPS模式和TN模式中运行的情况中产生必要 的伽玛电压为示例，但本发明并不局限于。因此，必须指出的是本发明可应用于另一种显示 装置，在该装置中，当显示装置基于运行模式具有不同伽玛电压特性时，伽玛缓冲器单元转 换伽玛参考电压并将该伽玛参考电压提供至对应的模式伽玛电压产生单元。从上面的描述中可以了解，本发明提供的优点是，由于伽玛参考电压当从伽玛缓 冲器输出时基于所选模式可选择地输出至IPS伽玛电压产生单元和TN伽玛电压产生单元， 因此在输出的伽玛参考电压中不会出现电压降，藉以可输出所需电平的电压。又，因为用于选择地输出IPS/TN伽玛参考电压的开关没有设置在伽玛缓冲器之 外而设置在伽玛缓冲器内部，所以所述开关可设计具有最小尺寸。尽管本发明的最佳实施例出于说明的目的进行描述，但熟悉本领域的技术人员将 认识到地是在不脱离所附权利要求书揭露地本发明的范围和精神的前提下，可对本发明进 行各种变换，添加和替换。
权利要求
1.一种源极驱动器的伽玛参考电压输出电路，其特征在于，该电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压，并产生多个伽玛参考 电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述伽玛缓冲器通过内置转换操作选择性地 输出多个伽玛电压产生单元所需的伽玛参考电压；以及所述多个伽玛电压产生单元，配置以通过使用串联的电阻，与一所需模式相符地分割 自所述伽玛缓冲单元输入的所述伽玛参考电压，并输出分割的伽玛电压。
2.如权利要求1所述的伽玛参考电压输出电路，其特征在于，所述多个伽玛电压产生 单元包括配置以产生一扭曲向列(TN)模式运行所需的伽玛电压的伽玛电压产生单元、以 及配置以产生一平面转换(IPQ模式运行所需的伽玛电压的伽玛电压产生单元。
3.如权利要求1所述的伽玛参考电压输出电路，其特征在于，所述伽玛缓冲器包括 IPS伽玛参考电压输出部分，由第一金属氧化物半导体(M0Q晶体管和第二金属氧化物半导体晶体管构成，并配置以输出一 IPS模式的伽玛参考电压；TN伽玛参考电压输出部分，由第三金属氧化物半导体晶体管和第四金属氧化物半导体 晶体管构成，并配置以输出一 TN模式的伽玛参考电压；第一至第四开关，配置以选择和运行所述IPS伽玛参考电压输出部分；以及 第五至第八开关，配置以选择和运行所述TN伽玛参考电压输出部分。
4.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述IPS伽玛参考电压输 出部分包括所述第一金属氧化物半导体晶体管，具有源极端，所述源极端连接至第一电源端；漏极 端，所述漏极端连接至所述伽玛参考电压的输出端；以及栅极端，所述栅极端连接至一加法 级的第一输出端；以及所述第二金属氧化物半导体晶体管，具有源极端，所述源极端连接至第二电源端；漏极 端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接至所 述加法级的第二输出端。
5.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述TN伽玛参考电压输 出部分包括所述第三金属氧化物半导体晶体管，具有源极端，所述源极端连接至所述第一电源端； 漏极端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接 至所述加法级的所述第一输出端；以及所述第四金属氧化物半导体晶体管，具有源极端，所述源极端连接至所述第二电源端， 漏极端，所述漏极端连接至所述伽玛参考电压的所述输出端；以及栅极端，所述栅极端连接 至所述加法级的所述第二输出端。
6.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第一开关在所述第 一电源端和所述第三金属氧化物半导体晶体管的所述间极端之间连接，所述第二开关在所 述第四金属氧化物半导体晶体管的所述栅极端和所述第二电源端之间连接，所述第三开关 在所述第一金属氧化物半导体晶体管的所述栅极端和所述加法级的所述第一输出端之间 连接，以及所述第四开关在所述第二金属氧化物半导体晶体管的所述栅极端和所述加法级 的所述第二输出端之间连接。
7.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第五开关在所述第 一电源端和所述第一金属氧化物半导体晶体管的所述栅极端之间连接，所述第六开关在所 述第二金属氧化物半导体晶体管的所述栅极端和所述第二电源端之间连接，所述第七开关 在所述加法级的所述第一输出端和所述第三金属氧化物半导体晶体管的所述栅极端之间 连接，以及所述第八开关在所述加法级的所述第二输出端和所述第四金属氧化物半导体晶 体管的所述栅极端之间连接。
8.如权利要求3所述的伽玛参考电压输出电路，其特征在于，所述第一至第八开关至 包含金属氧化物半导体晶体管。
9.一种源极驱动器的伽玛参考电压输出电路，其特征在于，该电路包括伽玛缓冲器，配置以根据一模式选择信号转换伽玛参考电压并通过一第一输出端和一 第二输出端中择其一输出所述伽玛参考电压；第一伽玛电压产生单元，连接至所述第一输出端，并配置以分割所述伽玛参考电压并 输出将用在一第一模式中的伽玛电压；以及第二伽玛电压产生单元，连接至所述第二输出端，并配置以分割所述伽玛参考电压并 输出将用在一第二模式中的伽玛电压。
全文摘要
一种源极驱动器的伽玛参考电压输出电路包括参考电压产生单元，配置以通过使用串联的电阻分割电源电压，并产生多个伽玛参考电压；伽玛缓冲器单元，具有多个伽玛缓冲器，所述缓冲器通过内置转换操作选择性地输出多个伽玛电压产生单元所需的伽玛参考电压；以及多个伽玛电压产生单元，配置以通过使用串联的电阻，与所需模式相符地分割自伽玛缓冲单元输入的伽玛参考电压，并输出分割的伽玛电压。
文档编号G09G3/36GK102129847SQ201110007850
公开日2011年7月20日 申请日期2011年1月14日 优先权日2010年1月19日
发明者安容星, 李宗秀 申请人:硅工厂股份有限公司
最新回复(0)