显示装置及其时序控制模块的制作方法
专利名称：显示装置及其时序控制模块的制作方法
技术领域：
本发明涉及一种显示装置及其时序控制模块，且特别涉及一种具有至少两个时序控制器的显示装置及其时序控制模块。
背景技术：
近年来，随着显示技术的不断研发，使得平面显示器逐渐朝向全彩化、大尺寸、高分辨率以及低成本的趋势发展。并且，为了因应不同的显示技术，平面显示器的显示频率有逐渐增加的趋势。在显示面板的尺寸逐渐加大或显示频率有逐渐增加的情况下，单一时序控制器可能会有反应不及的情况，或者设计单一时序控制器的成本会变高，因此在大尺寸或高显示频率的显示器中，可能配置两个以上的时序控制器。一般而言，当显示器配置多个时序控制时，这些时序控制器会同时依据前一级的致能信号而动作，然而这些时序控制器的处理速度及处理时序上可能有些微差异，以致可能造成画面闪烁的现象。在显示器未接收到视频信号时，显示器会处于老化模式(aging mode)。此时，这些时序控制器不会接收到前一级的致能信号，以致这些时序控制器则会呈现独自运作的状态。因此，这些时序控制器的处理时序上的差异可能会更显著，进而更容易造成画面闪烁的现象。
发明内容
本发明提供一种显示装置及其时序控制模块，其多个时序控制器可同步作业，以此避免画面闪烁的现象发生。本发明提出一种时序控制模块，适用于具有栅极驱动器及多个源极驱动器的显示装置。时序控制模块包括第一时序控制器及至少一个第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲用以表示第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应第一时序控制器的运作状态而调整。上述第二时序控制器分别用以控制这些源极驱动器的第二源极驱动器。并且上述第二时序控制器分别接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。本发明亦提出一种显示装置，包括显示面板、栅极驱动器、多个源极驱动器及时序控制模块。栅极驱动器耦接显示面板，以驱动显示面板的多个像素。这些源极驱动器耦接显示面板，以提供多个像素电压至驱动的这些像素。时序控制模块包括第一时序控制器及至少一个第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲用以表示第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应第一时序控制器的运作状态而调整。上述第二时序控制器分别用以控制这些源极驱动器的第二源极驱动器。并且上述第二时序控制器分别接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。
在本发明的实施例中，上述这些第一脉冲为连续的脉冲。在本发明的实施例中，上述同步信号还具有多个连续的第二脉冲，这些第一脉冲配置于这些第二脉冲之前。在本发明的实施例中，上述每一个第一脉冲的脉冲宽度小于等于参考时间的一半为表示逻辑电平0，每一个第一脉冲的脉冲宽度大于参考时间的一半为表示逻辑电平1，其中参考时间等于依据水平频率信号进行计数且计数结果等于显示面板的水平分辨率时所花费的时间。在本发明的实施例中，上述这些第一脉冲的数量为5。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器在下一画面期间进行画面显示。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器正常显示。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器进行老化图案显示的次数。在本发明的实施例中，上述第一时序控制器及上述第二时序控制器共同接收致能信号。在本发明的实施例中，上述致能信号由缩放器输出。基于上述，本发明实施例的显示装置及其时序控制模块，其第一时序控制器会输出同步信号至第二时序控制器，以使第二时序控制器依据第一时序控制器的运作状态进行调整，进而使第一时序控制器及第二时序控制器能同步作业。因此，可避免第一时序控制器与第二时序控制器不同步而使画面闪烁。为让本发明上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1为依据本发明实施例的显示装置的系统示意图；以及图2A至图2C为依据本发明不同实施例的同步信号SYN的波形示意图。主要元件符号说明100:显示装置110:缩放器120:时序控制模块121、123 时序控制器131、133 源极驱动器141 栅极驱动器150 显示面板151、153:像素阵列DE 致能信号Pl P8 脉冲SCl 扫描信号
“00000”，则表 “11111”，则表 “00011”，则表
SYN:同步信号VB:垂直空白期间VP1、VP2:像素电压
具体实施例方式图1为依据本发明实施例的显示装置的系统示意图。请参照图1，在本实施例中， 显示装置100包括缩放器(scaler) 110、时序控制模块120、源极驱动器131、133、栅极驱动器141及显示面板150。时序控制模块120包括时序控制器(timing controller) 121及 123。时序控制器121耦接缩放器110、源极驱动器131与栅极驱动器141。时序控制器123 耦接缩放器110、源极驱动器133。显示面板150耦接源极驱动器131、133、栅极驱动器141， 并且显示面板150具有像素阵列151及153。当显示装置100开机时，缩放器110输出致能信号DE至时序控制器121及123， 以启动时序控制器121及123开始运作，其中致能信号DE例如为具有多个脉冲的信号。此时，时序控制器121及123先下载只读存储器码(ROM code)，以依据只读存储器码进行运作。时序控制器121在下载完只读存储器码后，时序控制器121持续输出同步信号SYN 至时序控制器123，以使时序控制器123得知时序控制器121的运作状态并据此进行调整。 此时，时序控制器121会控制栅极驱动器141依次输出多个扫描信号SCl以逐行驱动像素阵列151及153的每一像素列(亦即多个像素)，并且控制源极驱动器131依据预设画面输出多个像素电压VPl至被驱动的像素，以使像素阵列151显示预设画面的左半边，由此清除像素阵列151中每一像素的残存电荷。其中，当显示器为常黑显示(normal black)，则预设画面可以为黑色画面，当显示器为常白显示(normal white)，则预设画面可以为白色画面。 并且，像素阵列151显示预设画面的左半边并且重复数次，以有效的清除残存电荷。同样地，时序控制器123在下载完只读存储器码后，时序控制器123控制源极驱动器133依据预设画面(例如为黑色画面)输出多个像素电压VP2至被驱动的像素，以使像素阵列153显示预设画面的右半边，由此消除像素阵列153中每一像素的残存电荷。并且， 像素阵列153显示预设画面的右半边的动作的重复次数会与像素阵列151显示预设画面的左半边的相同。此外，缩放器110在显示装置100接收到视频信号(未图示)时输出致能信号DE， 并且缩放器110在显示装置100未接收到视频信号(未图示)时停止输出致能信号DE。但是，在显示面板150显示预设画面的期间，时序控制器121及123可先进行预设画面的显示，而先不理会缩放器110的致能信号DE。当时序控制器121即将结束预设画面的显示且在下一个画面期间显示影像画面 (即视频信号(未图示)所传送的画面)时，可通过同步信号SYN告知时序控制器123，以使时序控制器121及123同步运作，并且让显示面板150的像素阵列151及153能共同显示影像画面，进而避免因像素阵列151及153显示画面不一致所产生画面闪烁。上述影像画面的显示为显示装置100接收到视频信号(未图示)才会进行的动作，并且显示装置100在接收到视频信号(未图示)时为处于正常显示模式。反之，当显示装置100未接收到视频信号(未图示)时，则显示装置100为处于老化模式(aging mode)。此时，缩放器110会停止输出致能信号DE，而时序控制器121及123会分别独自进行老化图案(aging pattern)的对应部分的显示，其中老化图案可由几种不同画面所组成，例如黑色画面、白色画面等，并且这些画面的显示时间会相同(例如2秒)。在显示装置100处于老化模式时，时序控制器121仍会持续输出同步信号SYN至时序控制器123，以使时序控制器123依据时序控制器121的运作状态进行调整，以此避免更换画面的时机不一致而产生画面闪烁。进一步来说，时序控制器121可将老化图案中每一画面(例如黑色画面)的显示次数通过同步信号SYN告知时序控制器123，若时序控制器 123在对应同一画面的显示次数与时序控制器121的不一致时，则调整为与时序控制器121 的一样，以避免切换画面(例如由黑色画面切换为白色画面)的时机不一致。此外，在显示装置100接收到视频信号(未图示)且准备由老化模式切换为正常显示模式时，缩放器110再度输出致能信号DE至时序控制器121及123，并且时序控制器 121在接收到致能信号DE后，则会准备在下一个画面期间显示影像画面，同时会再通过同步信号SYN告知时序控制器123，以使时序控制器121及123能同步显示影像画面。以下依据同步信号SYN的波形详述时序控制器121如何与时序控制器123进行同步，但下述同步信号SYN的波形仅为本发明的实施例，且本发明不限于此。图2A至图2C依据本发明不同实施例的同步信号SYN的波形示意图。请参照图2A至图2C，在本实施例中， 为利用垂直空白(vertical blanking)期间VB后的前5个连续脉冲(即Pl P5)来传递讯息，而之后的脉冲(如P6 P8)则不具作用。因此，脉冲Pl P5的脉度宽度对应时序控制器121的运作状态而调整，以显示时序控制器121的运作状态，而脉冲P6 P8及之后的脉冲宽度则会维持不变。进一步来说，脉冲Pl P5可依照其脉冲宽度大小来分别表示逻辑电平0及1。例如，脉冲Pl P5中以脉冲宽度较宽者为表示逻辑电平0，脉冲Pl P5中以脉冲宽度较窄者为表示逻辑电平1。或者，脉冲Pl P5中以脉冲宽度小于等于参考时间的一半为表示逻辑电平0，脉冲Pl P5中以脉冲宽度大于参考时间的一半为表示逻辑电平1，其中参考时间例如等于依据水平频率信号(未图示)进行计数且计数结果等于显示面板153的水平分辨率时所花费的时间。以分辨率1920X1080的显示面板而言，参考时间例如等于依据水平频率信号(未图示)进行计数且计数结果等于1920所花费的时间，亦即计数1920个水平脉冲所花费的时间。在本实施例中，设定脉冲Pl P5中脉冲宽度等于参考时间的一半者为表示逻辑电平0，脉冲Pl P5中脉冲宽度等于参考时间者为表示逻辑电平1。依照图2A，脉冲Pl P5依次表示的逻辑电平为“11111”，则表示时序控制器121为正常显示，并且时序控制器 123则不用进行调整。依照图2B，脉冲Pl P5依次表示的逻辑电平为“00000”，则表示时序控制器121在下一个画面期间进行影像画面的显示，此时不论时序控制器123下一画面期间要进行什么工作，则时序控制器123要调整为准备影像画面的显示，以于下一画面期间的垂直空白期间后时序控制器121及123同时进行影像画面的显示。依照图2C，脉冲Pl P5依次表示的逻辑电平为“00011”，则表示时序控制器121进行老化图案显示的次数为特定次数(例如为第5次)，则时序控制器123的显示次数调整为相同。在本实施例中，脉冲Pl P5表示的逻辑电平的设计理念为，在脉冲Pl为表示逻辑电平0时，时序控制器123才有调整的可能，在脉冲Pl为表示逻辑电平1时，则时序控制器123没有调整的可能。因此，当时序控制器123得知脉冲Pl表示的逻辑电平0时，才继续判断脉冲P2 P5表示的逻辑电平；反之，则可停止判断脉冲P2 P5表示的逻辑电平， 以此可降低时序控制器123的工作量。在上述实施例中，是以脉冲宽度的大小来区分逻辑电平0及1，但在其它实施例中，可以脉度的电压高低来区分逻辑电平0及1。并且，在上述实施例中，为利用垂直空白期间VB后的前5个连续脉冲Pl P5 (亦即5数字)来传递讯息，但在其它实施例中，用以传递讯息的脉冲可以是不连续的脉冲，并且用以传递讯息的脉冲的数目可少于5或大于5，此可依据本领域普通技术人员自行设定，本发明不限于此。再者，上述实施例是以两个时序控制器为例，但在其它实施例中可以是三个、四个或更多，并且上述时序控制器其中之一会输出同步信号至其它时序控制器，以使上述时序控制器可以同步作业。综上所述，本发明实施例的显示装置及其时序控制模块，其多个时序控制器的其中之一会输出同步信号至其它时序控制器，以使其它时序控制器依据输出同步信号的时序控制器的运作状态进行调整，进而使这些时序控制器能同步作业。由此，可避免时序控制器不同步而使画面闪烁。虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的修改与变型，故本发明的保护范围也应权利要求书所确定的范围为准。
权利要求
1.一种显示装置，包括显示面板；栅极驱动器，耦接所述显示面板，以驱动所述显示面板的多个像素；多个源极驱动器，耦接所述显示面板，以提供多个像素电压至驱动的这些像素；以及时序控制模块，包括第一时序控制器，用以控制所述栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号，其中这些第一脉冲用以表示所述第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应所述第一时序控制器的运作状态而调整；以及至少一个第二时序控制器，分别用以控制这些源极驱动器的第二源极驱动器，上述第二时序控制器分别接收所述同步信号，以依据这些第一脉冲的脉冲宽度得知所述第一时序控制器的运作状态，并据此进行调整。
2.如权利要求1所述的显示装置，其中这些第一脉冲为连续的脉冲。
3.如权利要求2所述的显示装置，其中所述同步信号还具有多个连续的第二脉冲，这些第一脉冲配置于这些第二脉冲之前。
4.如权利要求1所述的显示装置，其中这些第一脉冲中的每一个的脉冲宽度小于等于参考时间的一半为表示逻辑电平0，这些第一脉冲中的每一个的脉冲宽度大于所述参考时间的一半为表示逻辑电平1，其中所述参考时间等于依据水平频率信号进行计数且计数结果等于所述显示面板的水平分辨率时所花费的时间。
5.如权利要求4所述的显示装置，其中这些第一脉冲的数量为5。
6.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “00000”，则表示所述第一时序控制器在下一画面期间进行画面显示。
7.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “11111”，则表示所述第一时序控制器正常显示。
8.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “00011”，则表示所述第一时序控制器进行老化图案显示的次数。
9.如权利要求1所述的显示装置，其中所述第一时序控制器及上述第二时序控制器共同接收致能信号。
10.如权利要求9所述的显示装置，其中所述致能信号由缩放器输出。
全文摘要
本发明公开了一种时序控制模块，适用于具有一栅极驱动器及多个源极驱动器的一显示装置。时序控制模块包括第一时序控制器及第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动的其中之一，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲的脉冲宽度会对应第一时序控制器的运作状态而调整。第二时序控制器用以控制这些源极驱动的其中另一。第二时序控制器接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。
文档编号G09G3/20GK102592531SQ201110022418
公开日2012年7月18日 申请日期2011年1月17日 优先权日2011年1月17日
发明者王志轩 申请人:奇景光电股份有限公司
技术领域：
本发明涉及一种显示装置及其时序控制模块，且特别涉及一种具有至少两个时序控制器的显示装置及其时序控制模块。
背景技术：
近年来，随着显示技术的不断研发，使得平面显示器逐渐朝向全彩化、大尺寸、高分辨率以及低成本的趋势发展。并且，为了因应不同的显示技术，平面显示器的显示频率有逐渐增加的趋势。在显示面板的尺寸逐渐加大或显示频率有逐渐增加的情况下，单一时序控制器可能会有反应不及的情况，或者设计单一时序控制器的成本会变高，因此在大尺寸或高显示频率的显示器中，可能配置两个以上的时序控制器。一般而言，当显示器配置多个时序控制时，这些时序控制器会同时依据前一级的致能信号而动作，然而这些时序控制器的处理速度及处理时序上可能有些微差异，以致可能造成画面闪烁的现象。在显示器未接收到视频信号时，显示器会处于老化模式(aging mode)。此时，这些时序控制器不会接收到前一级的致能信号，以致这些时序控制器则会呈现独自运作的状态。因此，这些时序控制器的处理时序上的差异可能会更显著，进而更容易造成画面闪烁的现象。
发明内容
本发明提供一种显示装置及其时序控制模块，其多个时序控制器可同步作业，以此避免画面闪烁的现象发生。本发明提出一种时序控制模块，适用于具有栅极驱动器及多个源极驱动器的显示装置。时序控制模块包括第一时序控制器及至少一个第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲用以表示第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应第一时序控制器的运作状态而调整。上述第二时序控制器分别用以控制这些源极驱动器的第二源极驱动器。并且上述第二时序控制器分别接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。本发明亦提出一种显示装置，包括显示面板、栅极驱动器、多个源极驱动器及时序控制模块。栅极驱动器耦接显示面板，以驱动显示面板的多个像素。这些源极驱动器耦接显示面板，以提供多个像素电压至驱动的这些像素。时序控制模块包括第一时序控制器及至少一个第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲用以表示第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应第一时序控制器的运作状态而调整。上述第二时序控制器分别用以控制这些源极驱动器的第二源极驱动器。并且上述第二时序控制器分别接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。
在本发明的实施例中，上述这些第一脉冲为连续的脉冲。在本发明的实施例中，上述同步信号还具有多个连续的第二脉冲，这些第一脉冲配置于这些第二脉冲之前。在本发明的实施例中，上述每一个第一脉冲的脉冲宽度小于等于参考时间的一半为表示逻辑电平0，每一个第一脉冲的脉冲宽度大于参考时间的一半为表示逻辑电平1，其中参考时间等于依据水平频率信号进行计数且计数结果等于显示面板的水平分辨率时所花费的时间。在本发明的实施例中，上述这些第一脉冲的数量为5。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器在下一画面期间进行画面显示。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器正常显示。在本发明的实施例中，上述当这些第一脉冲依次表示的逻辑电平为示第一时序控制器进行老化图案显示的次数。在本发明的实施例中，上述第一时序控制器及上述第二时序控制器共同接收致能信号。在本发明的实施例中，上述致能信号由缩放器输出。基于上述，本发明实施例的显示装置及其时序控制模块，其第一时序控制器会输出同步信号至第二时序控制器，以使第二时序控制器依据第一时序控制器的运作状态进行调整，进而使第一时序控制器及第二时序控制器能同步作业。因此，可避免第一时序控制器与第二时序控制器不同步而使画面闪烁。为让本发明上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1为依据本发明实施例的显示装置的系统示意图；以及图2A至图2C为依据本发明不同实施例的同步信号SYN的波形示意图。主要元件符号说明100:显示装置110:缩放器120:时序控制模块121、123 时序控制器131、133 源极驱动器141 栅极驱动器150 显示面板151、153:像素阵列DE 致能信号Pl P8 脉冲SCl 扫描信号
“00000”，则表 “11111”，则表 “00011”，则表
SYN:同步信号VB:垂直空白期间VP1、VP2:像素电压
具体实施例方式图1为依据本发明实施例的显示装置的系统示意图。请参照图1，在本实施例中， 显示装置100包括缩放器(scaler) 110、时序控制模块120、源极驱动器131、133、栅极驱动器141及显示面板150。时序控制模块120包括时序控制器(timing controller) 121及 123。时序控制器121耦接缩放器110、源极驱动器131与栅极驱动器141。时序控制器123 耦接缩放器110、源极驱动器133。显示面板150耦接源极驱动器131、133、栅极驱动器141， 并且显示面板150具有像素阵列151及153。当显示装置100开机时，缩放器110输出致能信号DE至时序控制器121及123， 以启动时序控制器121及123开始运作，其中致能信号DE例如为具有多个脉冲的信号。此时，时序控制器121及123先下载只读存储器码(ROM code)，以依据只读存储器码进行运作。时序控制器121在下载完只读存储器码后，时序控制器121持续输出同步信号SYN 至时序控制器123，以使时序控制器123得知时序控制器121的运作状态并据此进行调整。 此时，时序控制器121会控制栅极驱动器141依次输出多个扫描信号SCl以逐行驱动像素阵列151及153的每一像素列(亦即多个像素)，并且控制源极驱动器131依据预设画面输出多个像素电压VPl至被驱动的像素，以使像素阵列151显示预设画面的左半边，由此清除像素阵列151中每一像素的残存电荷。其中，当显示器为常黑显示(normal black)，则预设画面可以为黑色画面，当显示器为常白显示(normal white)，则预设画面可以为白色画面。 并且，像素阵列151显示预设画面的左半边并且重复数次，以有效的清除残存电荷。同样地，时序控制器123在下载完只读存储器码后，时序控制器123控制源极驱动器133依据预设画面(例如为黑色画面)输出多个像素电压VP2至被驱动的像素，以使像素阵列153显示预设画面的右半边，由此消除像素阵列153中每一像素的残存电荷。并且， 像素阵列153显示预设画面的右半边的动作的重复次数会与像素阵列151显示预设画面的左半边的相同。此外，缩放器110在显示装置100接收到视频信号(未图示)时输出致能信号DE， 并且缩放器110在显示装置100未接收到视频信号(未图示)时停止输出致能信号DE。但是，在显示面板150显示预设画面的期间，时序控制器121及123可先进行预设画面的显示，而先不理会缩放器110的致能信号DE。当时序控制器121即将结束预设画面的显示且在下一个画面期间显示影像画面 (即视频信号(未图示)所传送的画面)时，可通过同步信号SYN告知时序控制器123，以使时序控制器121及123同步运作，并且让显示面板150的像素阵列151及153能共同显示影像画面，进而避免因像素阵列151及153显示画面不一致所产生画面闪烁。上述影像画面的显示为显示装置100接收到视频信号(未图示)才会进行的动作，并且显示装置100在接收到视频信号(未图示)时为处于正常显示模式。反之，当显示装置100未接收到视频信号(未图示)时，则显示装置100为处于老化模式(aging mode)。此时，缩放器110会停止输出致能信号DE，而时序控制器121及123会分别独自进行老化图案(aging pattern)的对应部分的显示，其中老化图案可由几种不同画面所组成，例如黑色画面、白色画面等，并且这些画面的显示时间会相同(例如2秒)。在显示装置100处于老化模式时，时序控制器121仍会持续输出同步信号SYN至时序控制器123，以使时序控制器123依据时序控制器121的运作状态进行调整，以此避免更换画面的时机不一致而产生画面闪烁。进一步来说，时序控制器121可将老化图案中每一画面(例如黑色画面)的显示次数通过同步信号SYN告知时序控制器123，若时序控制器 123在对应同一画面的显示次数与时序控制器121的不一致时，则调整为与时序控制器121 的一样，以避免切换画面(例如由黑色画面切换为白色画面)的时机不一致。此外，在显示装置100接收到视频信号(未图示)且准备由老化模式切换为正常显示模式时，缩放器110再度输出致能信号DE至时序控制器121及123，并且时序控制器 121在接收到致能信号DE后，则会准备在下一个画面期间显示影像画面，同时会再通过同步信号SYN告知时序控制器123，以使时序控制器121及123能同步显示影像画面。以下依据同步信号SYN的波形详述时序控制器121如何与时序控制器123进行同步，但下述同步信号SYN的波形仅为本发明的实施例，且本发明不限于此。图2A至图2C依据本发明不同实施例的同步信号SYN的波形示意图。请参照图2A至图2C，在本实施例中， 为利用垂直空白(vertical blanking)期间VB后的前5个连续脉冲(即Pl P5)来传递讯息，而之后的脉冲(如P6 P8)则不具作用。因此，脉冲Pl P5的脉度宽度对应时序控制器121的运作状态而调整，以显示时序控制器121的运作状态，而脉冲P6 P8及之后的脉冲宽度则会维持不变。进一步来说，脉冲Pl P5可依照其脉冲宽度大小来分别表示逻辑电平0及1。例如，脉冲Pl P5中以脉冲宽度较宽者为表示逻辑电平0，脉冲Pl P5中以脉冲宽度较窄者为表示逻辑电平1。或者，脉冲Pl P5中以脉冲宽度小于等于参考时间的一半为表示逻辑电平0，脉冲Pl P5中以脉冲宽度大于参考时间的一半为表示逻辑电平1，其中参考时间例如等于依据水平频率信号(未图示)进行计数且计数结果等于显示面板153的水平分辨率时所花费的时间。以分辨率1920X1080的显示面板而言，参考时间例如等于依据水平频率信号(未图示)进行计数且计数结果等于1920所花费的时间，亦即计数1920个水平脉冲所花费的时间。在本实施例中，设定脉冲Pl P5中脉冲宽度等于参考时间的一半者为表示逻辑电平0，脉冲Pl P5中脉冲宽度等于参考时间者为表示逻辑电平1。依照图2A，脉冲Pl P5依次表示的逻辑电平为“11111”，则表示时序控制器121为正常显示，并且时序控制器 123则不用进行调整。依照图2B，脉冲Pl P5依次表示的逻辑电平为“00000”，则表示时序控制器121在下一个画面期间进行影像画面的显示，此时不论时序控制器123下一画面期间要进行什么工作，则时序控制器123要调整为准备影像画面的显示，以于下一画面期间的垂直空白期间后时序控制器121及123同时进行影像画面的显示。依照图2C，脉冲Pl P5依次表示的逻辑电平为“00011”，则表示时序控制器121进行老化图案显示的次数为特定次数(例如为第5次)，则时序控制器123的显示次数调整为相同。在本实施例中，脉冲Pl P5表示的逻辑电平的设计理念为，在脉冲Pl为表示逻辑电平0时，时序控制器123才有调整的可能，在脉冲Pl为表示逻辑电平1时，则时序控制器123没有调整的可能。因此，当时序控制器123得知脉冲Pl表示的逻辑电平0时，才继续判断脉冲P2 P5表示的逻辑电平；反之，则可停止判断脉冲P2 P5表示的逻辑电平， 以此可降低时序控制器123的工作量。在上述实施例中，是以脉冲宽度的大小来区分逻辑电平0及1，但在其它实施例中，可以脉度的电压高低来区分逻辑电平0及1。并且，在上述实施例中，为利用垂直空白期间VB后的前5个连续脉冲Pl P5 (亦即5数字)来传递讯息，但在其它实施例中，用以传递讯息的脉冲可以是不连续的脉冲，并且用以传递讯息的脉冲的数目可少于5或大于5，此可依据本领域普通技术人员自行设定，本发明不限于此。再者，上述实施例是以两个时序控制器为例，但在其它实施例中可以是三个、四个或更多，并且上述时序控制器其中之一会输出同步信号至其它时序控制器，以使上述时序控制器可以同步作业。综上所述，本发明实施例的显示装置及其时序控制模块，其多个时序控制器的其中之一会输出同步信号至其它时序控制器，以使其它时序控制器依据输出同步信号的时序控制器的运作状态进行调整，进而使这些时序控制器能同步作业。由此，可避免时序控制器不同步而使画面闪烁。虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的修改与变型，故本发明的保护范围也应权利要求书所确定的范围为准。
权利要求
1.一种显示装置，包括显示面板；栅极驱动器，耦接所述显示面板，以驱动所述显示面板的多个像素；多个源极驱动器，耦接所述显示面板，以提供多个像素电压至驱动的这些像素；以及时序控制模块，包括第一时序控制器，用以控制所述栅极驱动器及这些源极驱动器的第一源极驱动器，并且输出具有多个第一脉冲的同步信号，其中这些第一脉冲用以表示所述第一时序控制器的运作状态，而这些第一脉冲的脉冲宽度对应所述第一时序控制器的运作状态而调整；以及至少一个第二时序控制器，分别用以控制这些源极驱动器的第二源极驱动器，上述第二时序控制器分别接收所述同步信号，以依据这些第一脉冲的脉冲宽度得知所述第一时序控制器的运作状态，并据此进行调整。
2.如权利要求1所述的显示装置，其中这些第一脉冲为连续的脉冲。
3.如权利要求2所述的显示装置，其中所述同步信号还具有多个连续的第二脉冲，这些第一脉冲配置于这些第二脉冲之前。
4.如权利要求1所述的显示装置，其中这些第一脉冲中的每一个的脉冲宽度小于等于参考时间的一半为表示逻辑电平0，这些第一脉冲中的每一个的脉冲宽度大于所述参考时间的一半为表示逻辑电平1，其中所述参考时间等于依据水平频率信号进行计数且计数结果等于所述显示面板的水平分辨率时所花费的时间。
5.如权利要求4所述的显示装置，其中这些第一脉冲的数量为5。
6.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “00000”，则表示所述第一时序控制器在下一画面期间进行画面显示。
7.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “11111”，则表示所述第一时序控制器正常显示。
8.如权利要求5所述的显示装置，其中当这些第一脉冲依次表示的逻辑电平为 “00011”，则表示所述第一时序控制器进行老化图案显示的次数。
9.如权利要求1所述的显示装置，其中所述第一时序控制器及上述第二时序控制器共同接收致能信号。
10.如权利要求9所述的显示装置，其中所述致能信号由缩放器输出。
全文摘要
本发明公开了一种时序控制模块，适用于具有一栅极驱动器及多个源极驱动器的一显示装置。时序控制模块包括第一时序控制器及第二时序控制器。第一时序控制器用以控制栅极驱动器及这些源极驱动的其中之一，并且输出具有多个第一脉冲的同步信号。其中，这些第一脉冲的脉冲宽度会对应第一时序控制器的运作状态而调整。第二时序控制器用以控制这些源极驱动的其中另一。第二时序控制器接收同步信号，以依据这些第一脉冲的脉冲宽度得知第一时序控制器的运作状态，并据此进行调整。
文档编号G09G3/20GK102592531SQ201110022418
公开日2012年7月18日 申请日期2011年1月17日 优先权日2011年1月17日
发明者王志轩 申请人:奇景光电股份有限公司
最新回复(0)