驱动电路和驱动方法
专利名称：驱动电路和驱动方法
技术领域：
本发明涉及用于显示装置的驱动电路和驱动方法。
背景技术：
近年来以蜂窝电话为代表的便携式显示装置的使用已经变得节能，这对于延长显 著地影响电池使用时间的液晶显示的显示控制电路中的使用时间来说是很重要的。在显示 控制电路中实现低功率消耗或者节能要求高效的驱动方法和使用这些方法的驱动电路。在日本未经审查的专利申请公开No. 2008-129386中的技术公开一种驱动电路， 该驱动电路用于通过单独地控制写入时段的初始第一时段和接下来的第二时段来缩短对 像素的写入时段。图9示出在日本未经审查的专利申请公开No. 2008-129386中描述的液 晶显示装置的结构的框图。在图10中示出日本未经审查的专利申请公开No. 2008-129386 的源极驱动器15的结构的图。如图10中所示，在源极驱动器15中，运算放大器(在下文中被称为，“op-amp”) 形成在灰阶(gradation)设定器单元20的节点中的每一个中。直到在第一时段中写入开始之后达到充满电，像素被充电到包含必须达到目标灰 阶电压的节点的节点组中的指定节点的灰阶电压电势。此外，等于节点组中的节点的数目 的多条布线被并行地耦合在指定的节点和像素之间。在像素已经被充电到目标灰阶电压电 势之后的第二时段中，上述并行耦合被消除并且只有匹配目标灰阶电压电势的节点保持被 耦合到像素。图11示出用于节点A1的电压电势V_A 1 (a)、控制信号Sm (b)、以及控制信号 SCl (C)。图11示出当目标灰阶电压处于Vl至V4之间(节点组GNl的灰阶电压)时的波 形。如图11中所示，多条布线被并行地耦合在指定的节点和像素之间使得布线电阻下降并 且像素能够在短时间内充电。然后，在第二时段中，像素能够通过仅耦合到指定的节点而充 电到目标灰阶电压电势。在日本未经审查的专利公开No. 2009-145639中的技术公开一种驱动电路，该驱 动电路用于通过当在高电压电势和低电压电势之间切换第一存储电荷元件的一端和第二 存储电荷元件的一端时短接第一存储电荷元件的一端和第二存储电荷元件的一端以设置 中间电压电势来降低电功率消耗。然而，这些驱动电路不包含用于op-amp的部分控制的功能并且因此具有在当对 像素写入时的时段期间所有的op-amp都在操作并且存在大的电流消耗的问题。
发明内容
因此，现有技术的驱动电路具有大的电流消耗的问题，因为在对像素的写入期间 所有的op-amp都在操作。根据本发明的方面的驱动电路包括多个放大器电路，该多个放大器电路形成用于 基于基准电压生成的每个不同的灰阶电压电势；和控制电路，该控制电路用于通过将输出 相邻的电压的多个放大器电路分成两个或更多放大器电路的子组来单独地接通或者切断 放大器的每个组中的一个放大器电路和所有其它放大器电路。根据本发明的另一方面的驱动方法将形成用于基于基准电压生成的每个不同的 灰阶电压的多个放大器电路分组成输出相邻的灰阶电压的两个或更多放大器电路；在当对 像素写入时的时段期间的第一时段中，在每组中，操作单个放大器电路，并且停止所有其它 放大器电路，以在第一时段之后的第二时段中从与显示数据相对应的放大器电路对像素进 行写入。将在每个不同的灰阶电压处形成的放大器电路分组为输出灰阶电压的两个或更 多的相邻的放大器电路的单元的这种类型的结构，能够单独地接通和切断每组中的一个 op-amp电路和所有其它op-amp。因此能够以该方式通过在用于对像素写入的时段中的第 一时段中仅操作每组中的一个op-amp来减少电功率消耗。本发明能够在当对像素写入时的时段中单独地停止op-amp并且因此能够减少电 功率消耗。
图1是示出利用第一实施例的驱动电路的显示装置的结构的框图；图2是示出第一实施例的驱动电路的结构的图；图3A是示出通过第一实施例的驱动电路提供的来自于控制单元的各种控制信号 波形的图；图;3B是示出数据线DL_m中的电压波动的图；图4A是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操 作的真值表；图4B是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操 作的真值表；图5是示出第二实施例的驱动电路的结构的电路图；图6A是示出通过第二实施例的驱动电路提供的来自控制单元的各种控制信号波 形的图；图6B是示出数据线DL_m的电压波动的图；图7是示出64个灰阶的Y (伽玛)曲线的示例的图；图8是示出第三实施例的驱动电路的结构的电路图；图9是示出在日本未经审查的专利公开No. 2008-129386中描述的显示装置的结 构的框图；图10是示出在日本未经审查的专利公开No. 2008-129386中描述的驱动电路的结 构的电路图11是用于描述在日本未经审查的专利公开No. 2008-129386中描述的驱动电路 的操作的图。
具体实施例方式第一实施例接下来参考图1描述利用本发明的第一实施例的驱动电路的显示装置的结构。图 1是示出实施例中的显示装置的整个结构的框图。在本实施例中描述的示例描述用于处理 64灰阶显示数据的驱动电路，然而本发明不限于此示例。如图1中所示的本实施例的显示装置由液晶面板(在下文中被称为LCD(液晶显 示))10、源极驱动器单元150、栅极驱动器50、灰阶电压生成器电路200、以及控制单元600 组成。本发明的驱动电路由源极驱动器单元150和灰阶电压生成器电路200组成。液晶像素(在下文中被称为像素)以j行m列的矩阵形式排列在IXD面板10内。 在耦合到j条扫描线SL_1至SL_j和m条数据线DL_1至DL_m的情况下，排列在此矩阵中 的像素被驱动。像素通常由薄膜晶体管(TFT)和用于液晶单元的电容器Cs以及辅助电容Cj (在 附图中未示出)组成。电容Cs和辅助电容Cj是跨过TFT的漏电极和IXD面板10的公共 电极(VCOM)的电容。电容Cs和辅助电容Cj保持在一个帧时段积累的电荷。根据积累在电容器Cs和辅助电容器Cj中的电荷量改变液晶分子的取向；并且改 变来自背光的光的透射量产生灰阶显示。TFT源极电极被耦接到对应的数据线DL_1至DL_ m ；并且TFT栅极电极被耦接到对应的扫描线SL_1至SL_j。栅极驱动器50顺序地选择扫描线SL_1至SL_j，接通被耦接到所选择的扫描线 SL_1至SL_j的像素的TFT。当TFT被接通时，经由数据线DL_1至DL_m，源极驱动器单元 150的输出端子Sl至Sm将与显示数据相对应的灰阶电压提供到用于每个像素的电容器Cs 和辅助电容器Cj。控制单元600是用于控制灰阶电压生成器电路200和源极驱动器单元150的控 制电路。控制电路600将显示数据DATA、控制信号DAC_0N、控制信号0UTSW_0N、选通信号 STRB、以及时钟信号SCLK传输到源极驱动器单元150 ；并且还将控制信号AlON和控制信号 A20N以及控制信号GSWON传输到灰阶电压生成器电路200。源极驱动器单元150由数据锁存单元400、DA转换器电路300、以及切换元件 OUTSffl至OUTSWm组成。数据锁存单元400是由锁存电路400_1至400_m和锁存电路401_1 至401_m组成的两级结构。初始级锁存电路400_1至400_m与从控制单元600输出的时钟 信号SCLK同步地，顺序地加载一个水平时段内的显示数据DATA的一行(line)部分。第二级锁存电路401_1至401_m与从控制单元600输出的选通信号STRB同步地 接收从初始级锁存电路400_1至400_m传递的数据。在初始水平时段中输出选通信号STRB 从而在一个水平时段中保持第二级锁存电路401_1至401_m的数据。DA转换器电路300由灰阶电压选择电路300_1至300_m组成。灰阶电压选择电路 300_1至300_m根据在第二级锁存电路401_1至401_m积累的数据从灰阶电压生成器电路 200输出来自于灰阶电压Vl至V64当中的一个任意灰阶电压。开关元件OUTSWl至OUTSWm被安装在每个源极输出端子Sl和每个灰阶电压选择电路300_1至300_m之间。当控制信号0UTSW_0N为高时开关元件OUTSWl至OUTSWm中的 每一个被电气地短路。当控制信号0UTSW_0N为低时开关元件OUTSWl至OUTSWm中的每一 个被电气地断开。源极驱动器单元150被分组为与源极驱动器输出端子Sl至Sm中的每一个相对应 的源极驱动器电路150_1至150_m。源极驱动器电路150_1至150_m中的每一个包括两级 锁存电路、灰阶电压选择器电路、以及开关元件。接下来参考图2描述本实施例的驱动电路。图2是示出本实施例的驱动电路的结 构的图。在图2中，省略了源极驱动器电路150_1至150_m的锁存电路400_1至400_m和 锁存电路401_1至401_m。如图2中所示，灰阶电压生成器电路200包括电阻器Rl至R65、op-amp OPl至 0P64、以及开关元件GSWl至GSW64。电阻器Rl至R65生成灰阶电压基准电势。电阻器Rl 至R65被串联地耦合在高电平基准电压VREra和低电平基准电压VREFL之间。节点m被 安装在电阻器Rl和R2之间，节点N2被安装在电阻器R2和电阻器R3之间，以此类推，并且 节点N64被安装在电阻器R64和电阻器R65之间。节点m至N64中的每一个的电压电势 是用于每个灰阶电压的基准电压电势。节点m至N64中的每一个被耦合到op-amp OPl至0P64的非反转输入端子(+)。 来自于op-amp OPl至0P64的输出被耦合到反转输入端子(_)。换言之，op-amp OPl至0P64 包括电压跟随器。在灰阶电压生成器电路200中，四个相邻的灰阶被设置为一组。在本实施例中， op-amp OPl至0P4被设置为一组；op-amp 0P5至0P8被设置为一组；以此类推，并且op-amp 0P61至0P64被设置为一组。op-amp OPl至0P64分别输出灰阶电压Vl至V64。如果灰阶电压Vl是高电压电 势并且灰阶电压V64是低电压电势；那么在灰阶电压组Vl至V32的高灰阶电压侧当中，最 佳灰阶电压是每个四个灰阶的子组中的第二高的灰阶电压。例如，灰阶电压Vl至V4当中 的最佳灰阶电压是灰阶电压V2。此外，在灰阶电压组V33至V64的低灰阶电压侧当中，最佳灰阶电压是每个四个灰 阶的子组中的第二低的电压。例如，灰阶电压V61至V64当中的最佳灰阶电压是灰阶电压 V63。稍后描述此最佳灰阶电压。控制单元600借助于控制信号AlON和A20N控制分组为四个灰阶的op-amp OPl 至0P64。控制信号AlON控制输出最佳灰阶电压的op-amp (0P2、0P6、. . ·、0P63)。例如，如
果控制信号AlON为高，则输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)被设置为操作
状态。如果控制信号AlON为低，那么输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)被
设置为停止状态的并且它们的输出处于HiZ (高阻抗)状态。控制单元600借助于控制信号A20N控制除了用于输出最佳灰阶电压的op-amp之 外的 op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)。例如，如果控制信号 A20N 为高，那么 op-amp (0P1、0P3、0P4、.. .、0P61、0P62、0P64)处于操作状态。如果控制信号A20N为低，那 么op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)被设置为停止状态并且它们的输出处于 HiZ (高阻抗)状态。沿着输出均被分组为四个灰阶的子组中的最佳灰阶电压和其它灰阶电压的布线。例如，在具有高灰阶电压的组中的灰阶电压Vl至V4当中，最 佳灰阶电压是V2。因此开关元件GSWl被安装在灰阶电压Vl和灰阶电压V2之间，开关元件 GSW3被安装在灰阶电压V2和灰阶电压V3之间，并且开关GSW4被安装在灰阶电压V2和灰 阶电压V4之间。在具有低灰阶电压的组中的灰阶电压V61至V64当中，最佳灰阶电压是V63。因此 开关元件GSW61被安装在灰阶电压V61和灰阶电压V63之间；开关元件GSW62被安装在灰 阶电压V62和灰阶电压V63之间；并且开关元件GSW64被安装在灰阶电压V63和灰阶电压 V64之间。控制单元600借助于控制信号GSWON控制开关元件GSWl至GSW64。例如，如果 GSffON为高，那么开关元件GSWl至GSW64中的每一个处于被电气短路状态。如果GSWON为 低，那么开关元件GSWl至GSW64中的每一个处于电气断开状态。灰阶布线的布线电阻pR表示铝布线本身中的寄生电阻分量。灰阶电压选择电路 300_1至300_m由开关元件302_1至302_6，和开关元件303_1至303_6组成。开关元件 302_1和303_1对应于显示数据的低阶位，并且开关元件302_2和303_2对应于从显示数据 的底部开始的第二位。借助于来自于控制单元600的控制信号DAC_0N并且不依赖于显示数据地控制开 关元件302_1和303_1，以及开关元件302_2和303_2。当控制信号DAC_0N为高时，开关元 件302_1和303_1，以及开关元件302_2和303_2都被设置为电气短路状态(在下文中被称 为并行操作)。在并行操作中，节点Nd_l、N_l、N_2、N_3、以及N_4被设置为相同的电压电 势，并且节点Nd-2、N_61、N-62、N_63、以及N_64被设置为相同的电势。根据不包括显示数据的低两位的数据，接通和切断开关元件302_3至302_6、和开 关元件303_3至303_6。开关元件OUTSWl至OUTSWm是用于源极驱动器150的输出端子并且被安装在源 极输出端子Sl至Sm和灰阶电压选择电路300_1至300_m中的每一个之间。如果控制信 号0UTSW_0N为高，那么开关元件OUTSWl至OUTSWm被设置为电气短路状态。如果控制信号 0UTSff_0N为低，那么开关元件OUTSWl至OUTSWm被设置为电气断开状态。当开关元件OUTSWl至OUTSWm处于电气短路状态时，借助于数据线DL_1至DL_m 把来自由灰阶电压选择电路300_1至300_m选择的最佳灰阶电压Vl至V64中的任何一个 的灰阶电压从源极输出端子Sl至Sm输出到像素10_1至10_m中的每一个。接下来参考图3A和图;3B在此描述本实施例的驱动电路的操作。图3A示出控制 单元600提供到驱动电路的各种控制信号(A10N、A20N、GSW0N、DAC_0N、0UTSW_0N)的波形。 图3B是示出沿着数据线DL_m的电压电势中的波动的图。附图中的示例示出灰阶电压Vl 至V4中的任何一个是对像素写入期间的数据线DL_M上的电压电势的情况。在图3A和图;3B中，水平轴表示时间并且垂直轴表示电压振幅。图3A示出用于各 控制信号(A10N、A20N、GSWON、DAC_0N、0UTSW_0N)的高电平和低电平中的每一个。这些控 制信号也是数字信号。在图3A和图;3B中，QO至Q4之间的时段Tl是单个水平时段，Ql至 Q3的时段T2是用于对像素写入的写入时段，Ql至Q2的时段T3是第一时段，并且Q2至Q3 的时段T4是第二时段。在QO至Ql的水平前沿时段中，控制信号状态被设置为AlON处于高状态，A20N为低，GSWON为低，DAC_0N为低，并且0UTSW_0N为低。在此时段中，只有均划分为四个灰阶的 子组中的op-amp OPl至0P64当中输出最佳灰阶电压的op-amp (0P2、0P6、. . .、0P63)进行 操作；并且所有其它 op-amp (0P1，0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)处于停止 状态。因此在单个水平时段(Q0至Ql)期间的op-amp本身的电流消耗是总电流消耗的四 分之一 (1/4)。在对像素写入的时段期间第一时段利用并行驱动。在用于Ql至Q2的第一时段期 间，控制信号AlON处于高状态，控制信号A20N为低，控制信号GSWON为高，控制信号DAC_ ON为高，控制信号0UTSW_0N被设置为高状态。切换到高状态的控制信号GSW0N，使开关元 件GSWl至GSW64切换到电气短路状态。输出最佳灰阶电压的op-amp (0P2、0P6、. . .、0P63) 均分别驱动四条灰阶线。因此在此情况下的布线电阻是当驱动一条灰阶线时的布线电阻的 四分之一。不管显示数据如何，切换为高状态的控制信号DAC_0N使DA转换器电路300的低 两位的开关元件302_1至302_2、303_1至303_2设置为电气短路状态。因此，直到节点Nd_l 的开关元件302_1至302_2的导通电阻下降，因为开关元件302_1至302_2被并行地耦合。 此外，因为开关元件303_1至303_2被并行地耦合，因此直到节点Nd_21的开关元件303_1 至303_2的导通电阻下降。在Q2至Q3的第二时段中，控制信号AlON处于高状态，控制信号A20N为高，控制 信号GSWON为低，控制信号DAC_0N为低，并且控制信号0UTSW_0N处于高状态。在此时段 中，所有op-amp OPl至0P64处于操作状态。DA转换器电路300将依赖于显示数据的灰阶 电压(在图3的示例中的电压Vl至V4中的任何一个)写入像素10_1至10_m。接下来，在Q3至Q4时段的水平后沿时段中，控制信号状态被设置为控制信号AlON 处于高状态，A20N为低，GSWON为低，控制信号DAC_0N为低，并且控制信号0UTSW_0N为低。 以该方式结束对像素写入。在此时段中，在均被划分为四个灰阶的子组中的op-amp OPl至
0P64当中，只有输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)进行操作，并且所有其它
op-amp (0PU 0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)处于停止状态。在本实施例 中通过op-amp本身的电流消耗是总电流消耗的四分之一(1/4)。图4A和图4B是示出用于本实施例的驱动电路中的灰阶电压选择电路3001至 300m的逻辑操作64个灰阶(6位)的真值表。接下来参考图4A和图4B描述上述有关的最 佳灰阶电压。在实际显示装置中，在每条线或者每帧中利用AC驱动反转来防止烧坏。由于 此反转驱动，Vl电压电势可以为低并且V64电压电势可以为高。使用图4A和图4B描述当被建立为灰阶电压Vl >灰阶电压V2 >灰阶电压乂3夂> 灰阶电压V64时的64个灰阶的灰阶电压关系。用于灰阶电压选择电路300_1至300_m的 输入信号是来自于控制单元600的控制信号DAC_0N，积累在第二级锁存电路401_1至401_ m中的显示数据D5至D0，以及来自于灰阶电压生成器电路200的灰阶电压Vl至V64。来自于灰阶电压选择电路300_1至300_m的输出信号是等于W00000]的灰阶电 压Vl至V64，那么输出电压是灰阶电压VI。如果输入信号DAC_0N = 0，并且D5至DO =
，那么输出电压是灰阶电压VI，那么输出电压是灰阶电压V2，以此类推。如果输入 信号DAC_0N = 0，并且D5至DO = [111111]，那么输出电压是灰阶电压V64。此外，如果输入信号DAC_0N = 1，那么均被划分为四个灰阶的相邻的子组当中的指定的最佳灰阶电压被输出并且不依赖于被积累在第二级锁存电路401_1至401_m中的显 示数据Dl至DO。如图4B中所示，例如，当积累在第二级锁存电路401_1至401_m中的显示数据是
至W00011]时，灰阶电压选择器电路选择灰阶电压V2作为最佳灰阶电压。而且， 例如，当积累在第二级锁存电路401_1至401_m中的显示数据是W00100]至W00111]时， 那么选择器电路选择灰阶电压V6作为最佳灰阶电压；以此类推，并且当积累在第二级锁存 电路401_1至401_m中的显示数据是WlllOO]至Wlllll]时，选择器电路选择灰阶电压 V30作为最佳灰阶电压。当积累在第二级锁存电路401_1至401_m中的显示数据是[100000]至[100011] 时，灰阶电压选择器电路选择灰阶电压V35作为最佳灰阶电压。当积累在第二级锁存电路 401_1至401_m中的显示数据是[100100]至[100111]时，灰阶电压选择器电路选择灰阶电 压V39作为最佳灰阶电压，以此类推，并且当积累在第二级锁存电路401_1至401_m中的显 示数据是[111100]至[111111]时，灰阶电压选择器电路选择灰阶电压V63作为最佳灰阶 电压。接下来描述最佳灰阶电压。在具有高灰阶电压的灰阶电压Vl至V32中，均被划分 为四个灰阶的子组的灰阶电压当中的第二高的电压被设置为最佳灰阶电压。此选择的理由 是就在第一时段中达到最佳灰阶电压之前进行到第二时段的转变，以便在第二时段中保持 长的驱动时段，并且这样允许在第二时段已经结束的时间点对像素写入对应于显示数据的 灰阶电压，以便于避免图像质量的劣化。如果最佳灰阶电压被设置为VI，那么在第一时段的末尾的灰阶电压达到稍微低于 灰阶电压Vl的电压(大约V2至V3的灰阶电压)的阶段进行到第二时段的转变。如果灰 阶电压选择器电路在第二时段中选择灰阶电压V4，那么电压电势从大致灰阶电压V2至V3 降低到灰阶电压V4。这样电压上升到灰阶电压V2至V3并且然后电压下降到灰阶电压V4 从而出现大致1. 5个灰阶的浪费电压波动。如果最佳灰阶电压被设置为V4，那么在第一时段的末尾的灰阶电压达到稍微低于 灰阶电压V4的电压(大致V5至V6的灰阶电压)的阶段进行到第二时段的转变。如果灰 阶电压选择器电路在第二时段中选择灰阶电压VI，那么灰阶电压Vl的电压电势必须从灰 阶电压V5至V6上升大致4. 5个灰阶。然而由于在第二时段中没有使用并行驱动所以驱动 性能低，因此在第二时段中电压电势可能不上升到灰阶电压VI。为了以该方式抑制第一时段中的浪费电压波动并且在第二时段中获得高效的驱 动性能，高灰阶电压Vl至V4当中的最佳灰阶电压被设置为是第二高的灰阶电压的灰阶电 压V2。以相同的方式将低灰阶电压V61至V64当中的最佳灰阶电压设置为V63，其中V63 是从最低的灰阶电压起第二个灰阶电压。上述本发明能够在通过将多个op-amp划分为输出相邻的灰阶电压的两个或更多 op-amp的子组形成的每组内单独地接通和切断一个op-amp电路和所有其它op-amp。本发 明能够以该方式在一个写入时段内的第一时段中仅操作每组中的一个op-amp。这样能够减 少电功率消耗。此外，在第一时段中，除了单独操作的op-amp之外的op-amp的输出被电气短路。 这样能够减少布线电阻并且能够缩短当对像素写入时的写入时段。在第一时段之后的第二
10CN 102136240 A
说明书
8/9页
时段中，单个组中的输出相邻的灰阶电压的所有op-amp被设置为操作状态。对应于显示数 据的灰阶电压能够以该方式被写入到像素。通过停止被次划分为组的op-amp中的一个之外的所有的op-amp能够降低除了第 二时段之外的时段中的电流消耗。本实施例能够将四个op-amp中的三个设置为停止状态。 因此与当操作所有的四个op-amp时相比较，能够在除了第二时段之外的所有的时段将电 流消耗减少四分之三。第二实施例接下来参考图5描述本发明的第二实施例的驱动电路的结构。图5是示出本实 施例的驱动电路的结构的图。本实施例与第一实施例的不同之处在于，图2中所示的灰阶 电压生成器电路200被替换为灰阶电压生成器电路201，并且新添加了开关元件DSWl至 DSW64。本实施例中的示例描述处理64灰阶显示数据，与第一实施例相同。在图5中，相同 的附图标记被分配给与图2中相同的结构元件并且它们的描述被省略。开关元件DSWl至DSW64被安装在各op-amp OPl至0P64的输出侧。开关元件DSWl 至DSW64是不管开关元件GSWl至GSW64如何而接通和切断的开关电路。控制单元600借 助于控制信号GSWON控制开关元件DSWl至DSW64。参考图6A和图6B描述本实施例的驱动电路的操作。图6A是示出从控制单元600 提供到驱动电路的每个控制信号(A10N、A20N、GSW0N、0UTSff_0N)的波形的图。图6B是示 出沿着数据线DL_m的电压波动的图。图6A和图6B与图3A和图的不同之处在于控制 信号A20N变化时序已经从Q2移位到Q5。即使在停止状态之后已经输入操作开始信号，op-amp通常要求启动时间以允许内 部电路中的电压稳定。在本实施例中，除了操作最佳灰阶电压的那些之外的op-amp(0Pl、
0P3、0P4.....0P61、0P62、0P64)的开始操作的时序比第二时段的开始^!2)更早地开始
(Q5)。这样在第二时段的开始之前能够稳定除了用于输出最佳灰阶电压的op-amp之外的 op-amp的输出。因此本实施例的驱动电路能够在第二时段中平滑地写入与显示数据相对应 的灰阶电压，并且能够缩短总写入时间。此外，在第一时段T3内的Q5至Q2的时段T5中，本实施例的驱动电路能够停止 op-amp的四分之三(3/4)。这样驱动电路能够减少op-amp本身中的电功率消耗。第三实施例图7是示出64个灰阶的γ (伽玛)曲线的示例的图。在图7中，水平轴表示灰阶 并且垂直轴表示灰阶电压。Y (伽玛)曲线通常根据正或者负极性或者各单独的液晶面板 特性而不同。在利用64个灰阶的图7中所示的示例中，在上侧(灰阶电压VI)和下侧(灰 阶电压V64)的相邻的最佳电压的差较大。中间部分附近的灰阶电压(灰阶电压V3》和相 邻的灰阶电压之间的差小。本发明的本实施例的驱动电路在此被应用于具有如图7中所示的伽玛曲线的LCD 面板10。在这里参考图8描述第三实施例的驱动电路的结构。图8是示出本实施例的驱动 电路的结构的图。在图8中，相同的附图标记被分配给与图2中相同的结构元件并且它们 的描述被省略。图8示出64个灰阶当中的上8个灰阶部分的示例。不同于第一实施例，64个灰阶 当中的上和下四个灰阶部分没有被构造用于并行驱动。即，与图2相比较，在op-amp (0P1至0P4)的输出侧上不存在用于电气短路灰阶布线的开关元件(GSW1至GSW4)。控制单元600输出各种控制信号的时序与第一实施例中的时序相同。控制单元 600利用控制信号AlON用于op-amp(0Pl至0P4)的4个灰阶部分的接通和切断控制。根据 显示数据恒定地接通和切断耦合到灰阶电压Vl至V4的灰阶选择电路的开关元件302_1至 302_2。没有并行地驱动灰阶电压Vl至V4的组从而与第一时段中的中间灰阶组的附近相 比较，驱动性能变小。因此为了提升驱动性能，灰阶电压Vl至V4的线电阻值PRL必须小于 其它线电阻PR。图8中的示例示出上侧八个灰阶部分，然而可以为下侧灰阶电压V61至V64利用 相同的结构。换言之，在op-amp(0P61至0P64)的输出侧上不存在用于电气短路灰阶布线 的开关元件(GSW61至GSW64)。控制单元借助于控制信号AlON接通和切断op-amp (0P61至0P64)。而且，根据显 示数据恒定地接通和切断耦合到灰阶电压V61至V64的灰阶选择电路的开关元件303_1至 303_2。没有并行地驱动灰阶电压V61至V64的组从而与第一时段中的中间灰阶组的附近 相比较，驱动性能变小。为了提升驱动性能，灰阶电压V61至V64的线电阻值pRL必须小于 其它线电阻PR。因此本实施例能够抑制由于当在被划分为子组的组中的相邻的灰阶电压之间存 在大的电压差时的电压波动导致的电流消耗的增加。上述本发明能够在写入时段的初始第一时段中在由输出相邻的灰阶电压的多 个op-amp组成的op-amp组内，仅操作输出最佳灰阶电压的op-amp并且切断所有其它 op-amp。在第一时段之后的第二时段中，能够操作所有的op-amp并且与显示数据相对应的 灰阶电压能够以该方式被写入到像素。这样能够减少通过驱动电路的电流消耗。日本未经审查的专利公开No. 2008-129386中的技术包括比较器电路，该比较器 电路用于防止由于输出每个灰阶电压的op-amp相互短路导致的贯通电流。然而，本发明在 一个水平时段内的第一时段中仅操作分组后的op-amp中的一个并且因此在op-amp之间不 存在贯通电流。因此不需要比较器电路，从而驱动电路能够具有较小的表面区域。此外当在被进一步分组为组的op-amp之间的灰阶电压中存在大的差时本发明不 执行并行驱动。这样本发明抑制电流消耗的增加同时防止了像素写入期间的不想要的电压 波动。本发明不限于上述实施例并且允许不脱离本发明的范围和精神的所有方式的修 改和改编。在实施例中描述的用于划分为组的op-amp的数目、op-amp的灰阶电压的数目 和Y (伽玛曲线)等等仅是示例并且不限制本发明。
权利要求
1.一种驱动电路，包括为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和控制电路，所述控制电路单独地接通或者切断通过将输出相邻的灰阶电压的放大器 电路分成两个或更多放大器电路的子组而形成的每组放大器电路内的单个放大器电路和 所有其它放大器电路。
2.根据权利要求1所述的驱动电路，其中所述驱动电路在对像素进行写入时的时段期间的第一时段中，操作每组中的单个 放大器电路，并且停止所有其它放大器电路；并且在所述第一时段之后的第二时段中，从与显示数据相对应的所述放大器电路对像素进 行写入。
3.根据权利要求2所述的驱动电路，进一步包括第一开关电路，所述第一开关电路能够电气短路单个放大器和所有其它放大器电路的 输出，其中在所述第一时段中，所述驱动电路电气短路单个放大器电路和所有其它放大器电 路的输出。
4.根据权利要求2所述的驱动电路，进一步包括灰阶电压选择器电路，所述灰阶电压选择器电路在所述第一时段中，在包括输出与所 述显示数据相对应的灰阶电压的放大器电路的组中，输出不依赖于显示数据的指定的灰阶 电压；并且在所述第二时段中，输出依赖于显示数据的灰阶电压。
5.根据权利要求4所述的驱动电路，其中所述灰阶电压选择器电路包括与所述显示数据的低阶位相对应的第二开关电路， 所述第二开关电路被安装在所述多个放大器电路的输出和灰阶电压选择器电路的输出端 子之间，并且其中在所述第一时段中，所述第二开关电路处于电气短路状态。
6.根据权利要求4所述的驱动电路，包括第三开关电路，所述第三开关电路分别被安装在所述灰阶电压选择器电路和除了所述 单个放大器电路之外的放大器电路的输出之间。
7.根据权利要求6所述的驱动电路，其中紧接在所述第二时段的开始之前，所述控制电路将所述第一开关电路设置为电气 开路状态，将所述第三开关电路设置为电气短路状态，并且将多个运算放大器电路设置为 操作状态。
8.根据权利要求1所述的驱动电路，包括第一组和第二组，所述第二组包括具有大于所述第一组中的所述放大器电路之间的灰 阶电压差的灰阶电压差的放大器电路，其中所述第二组中的所述放大器电路被控制为单独地接通和切断。
9.一种驱动方法，包括将为基于基准电压生成的每个不同的灰阶电压形成的多个放大器电路分组成输出相 邻的灰阶电压的两个或更多放大器电路的组；在对像素进行写入时的时段期间的第一时段中，在每个组中，操作单个放大器电路，并 且停止所有其它放大器电路；以及在所述第一时段之后的第二时段中，从与显示数据相对应的放大器电路对像素进行写入。
10.根据权利要求9所述的驱动方法，进一步包括在所述第一时段中，电气短路单个放大器电路和所有其它放大器电路的输出。
11.根据权利要求9所述的驱动方法，进一步包括在所述第一时段中，在包括输出与所述显示数据相对应的灰阶电压的放大器电路的组 中，输出不依赖于显示数据的指定的灰阶电压；和在所述第二时段中输出依赖于显示数据的灰阶电压。
12.根据权利要求4所述的驱动方法，进一步包括在所述第一时段中，将输出端子和所述放大器的输出设置为电气短路状态。
13.根据权利要求9所述的驱动方法，进一步包括紧接在所述第二时段的开始之前，控制电路取消所述单个放大器电路和所有其它放大 器电路的输出之间的电气短路状态，并且将运算放大器设置为操作状态。
14.根据权利要求9所述的驱动方法，进一步包括在除了所述第二时段之外的时段中，在所述组中，操作单个放大器电路并且停止所有 其它放大器电路。
15.根据权利要求9所述的驱动方法，所述组包括第一组和第二组，所述第二组拥有具 有大于所述第一组中的所述放大器电路之间的灰阶电压差的灰阶电压差的放大器电路，所 述方法包括使所述第二组中的所述放大器电路被控制为单独地接通和切断。
全文摘要
本发明涉及驱动电路和驱动方法，其用于通过在对像素写入期间停止个别的操作放大器来降低电流消耗。本发明的实施例的驱动电路包括为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和控制单元，该控制单元用于将输出相邻的灰阶电压的多个放大器电路分成两个或更多的组，并且单独地控制每个组中的单个放大器电路和所有其它放大器电路的接通和切断。
文档编号G09G3/20GK102136240SQ20111003071
公开日2011年7月27日 申请日期2011年1月25日 优先权日2010年1月25日
发明者白井宏明 申请人:瑞萨电子株式会社
技术领域：
本发明涉及用于显示装置的驱动电路和驱动方法。
背景技术：
近年来以蜂窝电话为代表的便携式显示装置的使用已经变得节能，这对于延长显 著地影响电池使用时间的液晶显示的显示控制电路中的使用时间来说是很重要的。在显示 控制电路中实现低功率消耗或者节能要求高效的驱动方法和使用这些方法的驱动电路。在日本未经审查的专利申请公开No. 2008-129386中的技术公开一种驱动电路， 该驱动电路用于通过单独地控制写入时段的初始第一时段和接下来的第二时段来缩短对 像素的写入时段。图9示出在日本未经审查的专利申请公开No. 2008-129386中描述的液 晶显示装置的结构的框图。在图10中示出日本未经审查的专利申请公开No. 2008-129386 的源极驱动器15的结构的图。如图10中所示，在源极驱动器15中，运算放大器(在下文中被称为，“op-amp”) 形成在灰阶(gradation)设定器单元20的节点中的每一个中。直到在第一时段中写入开始之后达到充满电，像素被充电到包含必须达到目标灰 阶电压的节点的节点组中的指定节点的灰阶电压电势。此外，等于节点组中的节点的数目 的多条布线被并行地耦合在指定的节点和像素之间。在像素已经被充电到目标灰阶电压电 势之后的第二时段中，上述并行耦合被消除并且只有匹配目标灰阶电压电势的节点保持被 耦合到像素。图11示出用于节点A1的电压电势V_A 1 (a)、控制信号Sm (b)、以及控制信号 SCl (C)。图11示出当目标灰阶电压处于Vl至V4之间(节点组GNl的灰阶电压)时的波 形。如图11中所示，多条布线被并行地耦合在指定的节点和像素之间使得布线电阻下降并 且像素能够在短时间内充电。然后，在第二时段中，像素能够通过仅耦合到指定的节点而充 电到目标灰阶电压电势。在日本未经审查的专利公开No. 2009-145639中的技术公开一种驱动电路，该驱 动电路用于通过当在高电压电势和低电压电势之间切换第一存储电荷元件的一端和第二 存储电荷元件的一端时短接第一存储电荷元件的一端和第二存储电荷元件的一端以设置 中间电压电势来降低电功率消耗。然而，这些驱动电路不包含用于op-amp的部分控制的功能并且因此具有在当对 像素写入时的时段期间所有的op-amp都在操作并且存在大的电流消耗的问题。
发明内容
因此，现有技术的驱动电路具有大的电流消耗的问题，因为在对像素的写入期间 所有的op-amp都在操作。根据本发明的方面的驱动电路包括多个放大器电路，该多个放大器电路形成用于 基于基准电压生成的每个不同的灰阶电压电势；和控制电路，该控制电路用于通过将输出 相邻的电压的多个放大器电路分成两个或更多放大器电路的子组来单独地接通或者切断 放大器的每个组中的一个放大器电路和所有其它放大器电路。根据本发明的另一方面的驱动方法将形成用于基于基准电压生成的每个不同的 灰阶电压的多个放大器电路分组成输出相邻的灰阶电压的两个或更多放大器电路；在当对 像素写入时的时段期间的第一时段中，在每组中，操作单个放大器电路，并且停止所有其它 放大器电路，以在第一时段之后的第二时段中从与显示数据相对应的放大器电路对像素进 行写入。将在每个不同的灰阶电压处形成的放大器电路分组为输出灰阶电压的两个或更 多的相邻的放大器电路的单元的这种类型的结构，能够单独地接通和切断每组中的一个 op-amp电路和所有其它op-amp。因此能够以该方式通过在用于对像素写入的时段中的第 一时段中仅操作每组中的一个op-amp来减少电功率消耗。本发明能够在当对像素写入时的时段中单独地停止op-amp并且因此能够减少电 功率消耗。
图1是示出利用第一实施例的驱动电路的显示装置的结构的框图；图2是示出第一实施例的驱动电路的结构的图；图3A是示出通过第一实施例的驱动电路提供的来自于控制单元的各种控制信号 波形的图；图;3B是示出数据线DL_m中的电压波动的图；图4A是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操 作的真值表；图4B是示出本实施例的驱动电路的灰阶电压选择器电路中的64个灰阶的逻辑操 作的真值表；图5是示出第二实施例的驱动电路的结构的电路图；图6A是示出通过第二实施例的驱动电路提供的来自控制单元的各种控制信号波 形的图；图6B是示出数据线DL_m的电压波动的图；图7是示出64个灰阶的Y (伽玛)曲线的示例的图；图8是示出第三实施例的驱动电路的结构的电路图；图9是示出在日本未经审查的专利公开No. 2008-129386中描述的显示装置的结 构的框图；图10是示出在日本未经审查的专利公开No. 2008-129386中描述的驱动电路的结 构的电路图11是用于描述在日本未经审查的专利公开No. 2008-129386中描述的驱动电路 的操作的图。
具体实施例方式第一实施例接下来参考图1描述利用本发明的第一实施例的驱动电路的显示装置的结构。图 1是示出实施例中的显示装置的整个结构的框图。在本实施例中描述的示例描述用于处理 64灰阶显示数据的驱动电路，然而本发明不限于此示例。如图1中所示的本实施例的显示装置由液晶面板(在下文中被称为LCD(液晶显 示))10、源极驱动器单元150、栅极驱动器50、灰阶电压生成器电路200、以及控制单元600 组成。本发明的驱动电路由源极驱动器单元150和灰阶电压生成器电路200组成。液晶像素(在下文中被称为像素)以j行m列的矩阵形式排列在IXD面板10内。 在耦合到j条扫描线SL_1至SL_j和m条数据线DL_1至DL_m的情况下，排列在此矩阵中 的像素被驱动。像素通常由薄膜晶体管(TFT)和用于液晶单元的电容器Cs以及辅助电容Cj (在 附图中未示出)组成。电容Cs和辅助电容Cj是跨过TFT的漏电极和IXD面板10的公共 电极(VCOM)的电容。电容Cs和辅助电容Cj保持在一个帧时段积累的电荷。根据积累在电容器Cs和辅助电容器Cj中的电荷量改变液晶分子的取向；并且改 变来自背光的光的透射量产生灰阶显示。TFT源极电极被耦接到对应的数据线DL_1至DL_ m ；并且TFT栅极电极被耦接到对应的扫描线SL_1至SL_j。栅极驱动器50顺序地选择扫描线SL_1至SL_j，接通被耦接到所选择的扫描线 SL_1至SL_j的像素的TFT。当TFT被接通时，经由数据线DL_1至DL_m，源极驱动器单元 150的输出端子Sl至Sm将与显示数据相对应的灰阶电压提供到用于每个像素的电容器Cs 和辅助电容器Cj。控制单元600是用于控制灰阶电压生成器电路200和源极驱动器单元150的控 制电路。控制电路600将显示数据DATA、控制信号DAC_0N、控制信号0UTSW_0N、选通信号 STRB、以及时钟信号SCLK传输到源极驱动器单元150 ；并且还将控制信号AlON和控制信号 A20N以及控制信号GSWON传输到灰阶电压生成器电路200。源极驱动器单元150由数据锁存单元400、DA转换器电路300、以及切换元件 OUTSffl至OUTSWm组成。数据锁存单元400是由锁存电路400_1至400_m和锁存电路401_1 至401_m组成的两级结构。初始级锁存电路400_1至400_m与从控制单元600输出的时钟 信号SCLK同步地，顺序地加载一个水平时段内的显示数据DATA的一行(line)部分。第二级锁存电路401_1至401_m与从控制单元600输出的选通信号STRB同步地 接收从初始级锁存电路400_1至400_m传递的数据。在初始水平时段中输出选通信号STRB 从而在一个水平时段中保持第二级锁存电路401_1至401_m的数据。DA转换器电路300由灰阶电压选择电路300_1至300_m组成。灰阶电压选择电路 300_1至300_m根据在第二级锁存电路401_1至401_m积累的数据从灰阶电压生成器电路 200输出来自于灰阶电压Vl至V64当中的一个任意灰阶电压。开关元件OUTSWl至OUTSWm被安装在每个源极输出端子Sl和每个灰阶电压选择电路300_1至300_m之间。当控制信号0UTSW_0N为高时开关元件OUTSWl至OUTSWm中的 每一个被电气地短路。当控制信号0UTSW_0N为低时开关元件OUTSWl至OUTSWm中的每一 个被电气地断开。源极驱动器单元150被分组为与源极驱动器输出端子Sl至Sm中的每一个相对应 的源极驱动器电路150_1至150_m。源极驱动器电路150_1至150_m中的每一个包括两级 锁存电路、灰阶电压选择器电路、以及开关元件。接下来参考图2描述本实施例的驱动电路。图2是示出本实施例的驱动电路的结 构的图。在图2中，省略了源极驱动器电路150_1至150_m的锁存电路400_1至400_m和 锁存电路401_1至401_m。如图2中所示，灰阶电压生成器电路200包括电阻器Rl至R65、op-amp OPl至 0P64、以及开关元件GSWl至GSW64。电阻器Rl至R65生成灰阶电压基准电势。电阻器Rl 至R65被串联地耦合在高电平基准电压VREra和低电平基准电压VREFL之间。节点m被 安装在电阻器Rl和R2之间，节点N2被安装在电阻器R2和电阻器R3之间，以此类推，并且 节点N64被安装在电阻器R64和电阻器R65之间。节点m至N64中的每一个的电压电势 是用于每个灰阶电压的基准电压电势。节点m至N64中的每一个被耦合到op-amp OPl至0P64的非反转输入端子(+)。 来自于op-amp OPl至0P64的输出被耦合到反转输入端子(_)。换言之，op-amp OPl至0P64 包括电压跟随器。在灰阶电压生成器电路200中，四个相邻的灰阶被设置为一组。在本实施例中， op-amp OPl至0P4被设置为一组；op-amp 0P5至0P8被设置为一组；以此类推，并且op-amp 0P61至0P64被设置为一组。op-amp OPl至0P64分别输出灰阶电压Vl至V64。如果灰阶电压Vl是高电压电 势并且灰阶电压V64是低电压电势；那么在灰阶电压组Vl至V32的高灰阶电压侧当中，最 佳灰阶电压是每个四个灰阶的子组中的第二高的灰阶电压。例如，灰阶电压Vl至V4当中 的最佳灰阶电压是灰阶电压V2。此外，在灰阶电压组V33至V64的低灰阶电压侧当中，最佳灰阶电压是每个四个灰 阶的子组中的第二低的电压。例如，灰阶电压V61至V64当中的最佳灰阶电压是灰阶电压 V63。稍后描述此最佳灰阶电压。控制单元600借助于控制信号AlON和A20N控制分组为四个灰阶的op-amp OPl 至0P64。控制信号AlON控制输出最佳灰阶电压的op-amp (0P2、0P6、. . ·、0P63)。例如，如
果控制信号AlON为高，则输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)被设置为操作
状态。如果控制信号AlON为低，那么输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)被
设置为停止状态的并且它们的输出处于HiZ (高阻抗)状态。控制单元600借助于控制信号A20N控制除了用于输出最佳灰阶电压的op-amp之 外的 op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)。例如，如果控制信号 A20N 为高，那么 op-amp (0P1、0P3、0P4、.. .、0P61、0P62、0P64)处于操作状态。如果控制信号A20N为低，那 么op-amp (0PU 0P3、0P4、· · ·、0P61、0P62、0P64)被设置为停止状态并且它们的输出处于 HiZ (高阻抗)状态。沿着输出均被分组为四个灰阶的子组中的最佳灰阶电压和其它灰阶电压的布线。例如，在具有高灰阶电压的组中的灰阶电压Vl至V4当中，最 佳灰阶电压是V2。因此开关元件GSWl被安装在灰阶电压Vl和灰阶电压V2之间，开关元件 GSW3被安装在灰阶电压V2和灰阶电压V3之间，并且开关GSW4被安装在灰阶电压V2和灰 阶电压V4之间。在具有低灰阶电压的组中的灰阶电压V61至V64当中，最佳灰阶电压是V63。因此 开关元件GSW61被安装在灰阶电压V61和灰阶电压V63之间；开关元件GSW62被安装在灰 阶电压V62和灰阶电压V63之间；并且开关元件GSW64被安装在灰阶电压V63和灰阶电压 V64之间。控制单元600借助于控制信号GSWON控制开关元件GSWl至GSW64。例如，如果 GSffON为高，那么开关元件GSWl至GSW64中的每一个处于被电气短路状态。如果GSWON为 低，那么开关元件GSWl至GSW64中的每一个处于电气断开状态。灰阶布线的布线电阻pR表示铝布线本身中的寄生电阻分量。灰阶电压选择电路 300_1至300_m由开关元件302_1至302_6，和开关元件303_1至303_6组成。开关元件 302_1和303_1对应于显示数据的低阶位，并且开关元件302_2和303_2对应于从显示数据 的底部开始的第二位。借助于来自于控制单元600的控制信号DAC_0N并且不依赖于显示数据地控制开 关元件302_1和303_1，以及开关元件302_2和303_2。当控制信号DAC_0N为高时，开关元 件302_1和303_1，以及开关元件302_2和303_2都被设置为电气短路状态(在下文中被称 为并行操作)。在并行操作中，节点Nd_l、N_l、N_2、N_3、以及N_4被设置为相同的电压电 势，并且节点Nd-2、N_61、N-62、N_63、以及N_64被设置为相同的电势。根据不包括显示数据的低两位的数据，接通和切断开关元件302_3至302_6、和开 关元件303_3至303_6。开关元件OUTSWl至OUTSWm是用于源极驱动器150的输出端子并且被安装在源 极输出端子Sl至Sm和灰阶电压选择电路300_1至300_m中的每一个之间。如果控制信 号0UTSW_0N为高，那么开关元件OUTSWl至OUTSWm被设置为电气短路状态。如果控制信号 0UTSff_0N为低，那么开关元件OUTSWl至OUTSWm被设置为电气断开状态。当开关元件OUTSWl至OUTSWm处于电气短路状态时，借助于数据线DL_1至DL_m 把来自由灰阶电压选择电路300_1至300_m选择的最佳灰阶电压Vl至V64中的任何一个 的灰阶电压从源极输出端子Sl至Sm输出到像素10_1至10_m中的每一个。接下来参考图3A和图;3B在此描述本实施例的驱动电路的操作。图3A示出控制 单元600提供到驱动电路的各种控制信号(A10N、A20N、GSW0N、DAC_0N、0UTSW_0N)的波形。 图3B是示出沿着数据线DL_m的电压电势中的波动的图。附图中的示例示出灰阶电压Vl 至V4中的任何一个是对像素写入期间的数据线DL_M上的电压电势的情况。在图3A和图;3B中，水平轴表示时间并且垂直轴表示电压振幅。图3A示出用于各 控制信号(A10N、A20N、GSWON、DAC_0N、0UTSW_0N)的高电平和低电平中的每一个。这些控 制信号也是数字信号。在图3A和图;3B中，QO至Q4之间的时段Tl是单个水平时段，Ql至 Q3的时段T2是用于对像素写入的写入时段，Ql至Q2的时段T3是第一时段，并且Q2至Q3 的时段T4是第二时段。在QO至Ql的水平前沿时段中，控制信号状态被设置为AlON处于高状态，A20N为低，GSWON为低，DAC_0N为低，并且0UTSW_0N为低。在此时段中，只有均划分为四个灰阶的 子组中的op-amp OPl至0P64当中输出最佳灰阶电压的op-amp (0P2、0P6、. . .、0P63)进行 操作；并且所有其它 op-amp (0P1，0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)处于停止 状态。因此在单个水平时段(Q0至Ql)期间的op-amp本身的电流消耗是总电流消耗的四 分之一 (1/4)。在对像素写入的时段期间第一时段利用并行驱动。在用于Ql至Q2的第一时段期 间，控制信号AlON处于高状态，控制信号A20N为低，控制信号GSWON为高，控制信号DAC_ ON为高，控制信号0UTSW_0N被设置为高状态。切换到高状态的控制信号GSW0N，使开关元 件GSWl至GSW64切换到电气短路状态。输出最佳灰阶电压的op-amp (0P2、0P6、. . .、0P63) 均分别驱动四条灰阶线。因此在此情况下的布线电阻是当驱动一条灰阶线时的布线电阻的 四分之一。不管显示数据如何，切换为高状态的控制信号DAC_0N使DA转换器电路300的低 两位的开关元件302_1至302_2、303_1至303_2设置为电气短路状态。因此，直到节点Nd_l 的开关元件302_1至302_2的导通电阻下降，因为开关元件302_1至302_2被并行地耦合。 此外，因为开关元件303_1至303_2被并行地耦合，因此直到节点Nd_21的开关元件303_1 至303_2的导通电阻下降。在Q2至Q3的第二时段中，控制信号AlON处于高状态，控制信号A20N为高，控制 信号GSWON为低，控制信号DAC_0N为低，并且控制信号0UTSW_0N处于高状态。在此时段 中，所有op-amp OPl至0P64处于操作状态。DA转换器电路300将依赖于显示数据的灰阶 电压(在图3的示例中的电压Vl至V4中的任何一个)写入像素10_1至10_m。接下来，在Q3至Q4时段的水平后沿时段中，控制信号状态被设置为控制信号AlON 处于高状态，A20N为低，GSWON为低，控制信号DAC_0N为低，并且控制信号0UTSW_0N为低。 以该方式结束对像素写入。在此时段中，在均被划分为四个灰阶的子组中的op-amp OPl至
0P64当中，只有输出最佳灰阶电压的op-amp (0P2、0P6.....0P63)进行操作，并且所有其它
op-amp (0PU 0P3、0P4、0P5、0P7、0P8、· · ·、0P61、0P62、0P64)处于停止状态。在本实施例 中通过op-amp本身的电流消耗是总电流消耗的四分之一(1/4)。图4A和图4B是示出用于本实施例的驱动电路中的灰阶电压选择电路3001至 300m的逻辑操作64个灰阶(6位)的真值表。接下来参考图4A和图4B描述上述有关的最 佳灰阶电压。在实际显示装置中，在每条线或者每帧中利用AC驱动反转来防止烧坏。由于 此反转驱动，Vl电压电势可以为低并且V64电压电势可以为高。使用图4A和图4B描述当被建立为灰阶电压Vl >灰阶电压V2 >灰阶电压乂3夂> 灰阶电压V64时的64个灰阶的灰阶电压关系。用于灰阶电压选择电路300_1至300_m的 输入信号是来自于控制单元600的控制信号DAC_0N，积累在第二级锁存电路401_1至401_ m中的显示数据D5至D0，以及来自于灰阶电压生成器电路200的灰阶电压Vl至V64。来自于灰阶电压选择电路300_1至300_m的输出信号是等于W00000]的灰阶电 压Vl至V64，那么输出电压是灰阶电压VI。如果输入信号DAC_0N = 0，并且D5至DO =
，那么输出电压是灰阶电压VI，那么输出电压是灰阶电压V2，以此类推。如果输入 信号DAC_0N = 0，并且D5至DO = [111111]，那么输出电压是灰阶电压V64。此外，如果输入信号DAC_0N = 1，那么均被划分为四个灰阶的相邻的子组当中的指定的最佳灰阶电压被输出并且不依赖于被积累在第二级锁存电路401_1至401_m中的显 示数据Dl至DO。如图4B中所示，例如，当积累在第二级锁存电路401_1至401_m中的显示数据是
至W00011]时，灰阶电压选择器电路选择灰阶电压V2作为最佳灰阶电压。而且， 例如，当积累在第二级锁存电路401_1至401_m中的显示数据是W00100]至W00111]时， 那么选择器电路选择灰阶电压V6作为最佳灰阶电压；以此类推，并且当积累在第二级锁存 电路401_1至401_m中的显示数据是WlllOO]至Wlllll]时，选择器电路选择灰阶电压 V30作为最佳灰阶电压。当积累在第二级锁存电路401_1至401_m中的显示数据是[100000]至[100011] 时，灰阶电压选择器电路选择灰阶电压V35作为最佳灰阶电压。当积累在第二级锁存电路 401_1至401_m中的显示数据是[100100]至[100111]时，灰阶电压选择器电路选择灰阶电 压V39作为最佳灰阶电压，以此类推，并且当积累在第二级锁存电路401_1至401_m中的显 示数据是[111100]至[111111]时，灰阶电压选择器电路选择灰阶电压V63作为最佳灰阶 电压。接下来描述最佳灰阶电压。在具有高灰阶电压的灰阶电压Vl至V32中，均被划分 为四个灰阶的子组的灰阶电压当中的第二高的电压被设置为最佳灰阶电压。此选择的理由 是就在第一时段中达到最佳灰阶电压之前进行到第二时段的转变，以便在第二时段中保持 长的驱动时段，并且这样允许在第二时段已经结束的时间点对像素写入对应于显示数据的 灰阶电压，以便于避免图像质量的劣化。如果最佳灰阶电压被设置为VI，那么在第一时段的末尾的灰阶电压达到稍微低于 灰阶电压Vl的电压(大约V2至V3的灰阶电压)的阶段进行到第二时段的转变。如果灰 阶电压选择器电路在第二时段中选择灰阶电压V4，那么电压电势从大致灰阶电压V2至V3 降低到灰阶电压V4。这样电压上升到灰阶电压V2至V3并且然后电压下降到灰阶电压V4 从而出现大致1. 5个灰阶的浪费电压波动。如果最佳灰阶电压被设置为V4，那么在第一时段的末尾的灰阶电压达到稍微低于 灰阶电压V4的电压(大致V5至V6的灰阶电压)的阶段进行到第二时段的转变。如果灰 阶电压选择器电路在第二时段中选择灰阶电压VI，那么灰阶电压Vl的电压电势必须从灰 阶电压V5至V6上升大致4. 5个灰阶。然而由于在第二时段中没有使用并行驱动所以驱动 性能低，因此在第二时段中电压电势可能不上升到灰阶电压VI。为了以该方式抑制第一时段中的浪费电压波动并且在第二时段中获得高效的驱 动性能，高灰阶电压Vl至V4当中的最佳灰阶电压被设置为是第二高的灰阶电压的灰阶电 压V2。以相同的方式将低灰阶电压V61至V64当中的最佳灰阶电压设置为V63，其中V63 是从最低的灰阶电压起第二个灰阶电压。上述本发明能够在通过将多个op-amp划分为输出相邻的灰阶电压的两个或更多 op-amp的子组形成的每组内单独地接通和切断一个op-amp电路和所有其它op-amp。本发 明能够以该方式在一个写入时段内的第一时段中仅操作每组中的一个op-amp。这样能够减 少电功率消耗。此外，在第一时段中，除了单独操作的op-amp之外的op-amp的输出被电气短路。 这样能够减少布线电阻并且能够缩短当对像素写入时的写入时段。在第一时段之后的第二
10CN 102136240 A
说明书
8/9页
时段中，单个组中的输出相邻的灰阶电压的所有op-amp被设置为操作状态。对应于显示数 据的灰阶电压能够以该方式被写入到像素。通过停止被次划分为组的op-amp中的一个之外的所有的op-amp能够降低除了第 二时段之外的时段中的电流消耗。本实施例能够将四个op-amp中的三个设置为停止状态。 因此与当操作所有的四个op-amp时相比较，能够在除了第二时段之外的所有的时段将电 流消耗减少四分之三。第二实施例接下来参考图5描述本发明的第二实施例的驱动电路的结构。图5是示出本实 施例的驱动电路的结构的图。本实施例与第一实施例的不同之处在于，图2中所示的灰阶 电压生成器电路200被替换为灰阶电压生成器电路201，并且新添加了开关元件DSWl至 DSW64。本实施例中的示例描述处理64灰阶显示数据，与第一实施例相同。在图5中，相同 的附图标记被分配给与图2中相同的结构元件并且它们的描述被省略。开关元件DSWl至DSW64被安装在各op-amp OPl至0P64的输出侧。开关元件DSWl 至DSW64是不管开关元件GSWl至GSW64如何而接通和切断的开关电路。控制单元600借 助于控制信号GSWON控制开关元件DSWl至DSW64。参考图6A和图6B描述本实施例的驱动电路的操作。图6A是示出从控制单元600 提供到驱动电路的每个控制信号(A10N、A20N、GSW0N、0UTSff_0N)的波形的图。图6B是示 出沿着数据线DL_m的电压波动的图。图6A和图6B与图3A和图的不同之处在于控制 信号A20N变化时序已经从Q2移位到Q5。即使在停止状态之后已经输入操作开始信号，op-amp通常要求启动时间以允许内 部电路中的电压稳定。在本实施例中，除了操作最佳灰阶电压的那些之外的op-amp(0Pl、
0P3、0P4.....0P61、0P62、0P64)的开始操作的时序比第二时段的开始^!2)更早地开始
(Q5)。这样在第二时段的开始之前能够稳定除了用于输出最佳灰阶电压的op-amp之外的 op-amp的输出。因此本实施例的驱动电路能够在第二时段中平滑地写入与显示数据相对应 的灰阶电压，并且能够缩短总写入时间。此外，在第一时段T3内的Q5至Q2的时段T5中，本实施例的驱动电路能够停止 op-amp的四分之三(3/4)。这样驱动电路能够减少op-amp本身中的电功率消耗。第三实施例图7是示出64个灰阶的γ (伽玛)曲线的示例的图。在图7中，水平轴表示灰阶 并且垂直轴表示灰阶电压。Y (伽玛)曲线通常根据正或者负极性或者各单独的液晶面板 特性而不同。在利用64个灰阶的图7中所示的示例中，在上侧(灰阶电压VI)和下侧(灰 阶电压V64)的相邻的最佳电压的差较大。中间部分附近的灰阶电压(灰阶电压V3》和相 邻的灰阶电压之间的差小。本发明的本实施例的驱动电路在此被应用于具有如图7中所示的伽玛曲线的LCD 面板10。在这里参考图8描述第三实施例的驱动电路的结构。图8是示出本实施例的驱动 电路的结构的图。在图8中，相同的附图标记被分配给与图2中相同的结构元件并且它们 的描述被省略。图8示出64个灰阶当中的上8个灰阶部分的示例。不同于第一实施例，64个灰阶 当中的上和下四个灰阶部分没有被构造用于并行驱动。即，与图2相比较，在op-amp (0P1至0P4)的输出侧上不存在用于电气短路灰阶布线的开关元件(GSW1至GSW4)。控制单元600输出各种控制信号的时序与第一实施例中的时序相同。控制单元 600利用控制信号AlON用于op-amp(0Pl至0P4)的4个灰阶部分的接通和切断控制。根据 显示数据恒定地接通和切断耦合到灰阶电压Vl至V4的灰阶选择电路的开关元件302_1至 302_2。没有并行地驱动灰阶电压Vl至V4的组从而与第一时段中的中间灰阶组的附近相 比较，驱动性能变小。因此为了提升驱动性能，灰阶电压Vl至V4的线电阻值PRL必须小于 其它线电阻PR。图8中的示例示出上侧八个灰阶部分，然而可以为下侧灰阶电压V61至V64利用 相同的结构。换言之，在op-amp(0P61至0P64)的输出侧上不存在用于电气短路灰阶布线 的开关元件(GSW61至GSW64)。控制单元借助于控制信号AlON接通和切断op-amp (0P61至0P64)。而且，根据显 示数据恒定地接通和切断耦合到灰阶电压V61至V64的灰阶选择电路的开关元件303_1至 303_2。没有并行地驱动灰阶电压V61至V64的组从而与第一时段中的中间灰阶组的附近 相比较，驱动性能变小。为了提升驱动性能，灰阶电压V61至V64的线电阻值pRL必须小于 其它线电阻PR。因此本实施例能够抑制由于当在被划分为子组的组中的相邻的灰阶电压之间存 在大的电压差时的电压波动导致的电流消耗的增加。上述本发明能够在写入时段的初始第一时段中在由输出相邻的灰阶电压的多 个op-amp组成的op-amp组内，仅操作输出最佳灰阶电压的op-amp并且切断所有其它 op-amp。在第一时段之后的第二时段中，能够操作所有的op-amp并且与显示数据相对应的 灰阶电压能够以该方式被写入到像素。这样能够减少通过驱动电路的电流消耗。日本未经审查的专利公开No. 2008-129386中的技术包括比较器电路，该比较器 电路用于防止由于输出每个灰阶电压的op-amp相互短路导致的贯通电流。然而，本发明在 一个水平时段内的第一时段中仅操作分组后的op-amp中的一个并且因此在op-amp之间不 存在贯通电流。因此不需要比较器电路，从而驱动电路能够具有较小的表面区域。此外当在被进一步分组为组的op-amp之间的灰阶电压中存在大的差时本发明不 执行并行驱动。这样本发明抑制电流消耗的增加同时防止了像素写入期间的不想要的电压 波动。本发明不限于上述实施例并且允许不脱离本发明的范围和精神的所有方式的修 改和改编。在实施例中描述的用于划分为组的op-amp的数目、op-amp的灰阶电压的数目 和Y (伽玛曲线)等等仅是示例并且不限制本发明。
权利要求
1.一种驱动电路，包括为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和控制电路，所述控制电路单独地接通或者切断通过将输出相邻的灰阶电压的放大器 电路分成两个或更多放大器电路的子组而形成的每组放大器电路内的单个放大器电路和 所有其它放大器电路。
2.根据权利要求1所述的驱动电路，其中所述驱动电路在对像素进行写入时的时段期间的第一时段中，操作每组中的单个 放大器电路，并且停止所有其它放大器电路；并且在所述第一时段之后的第二时段中，从与显示数据相对应的所述放大器电路对像素进 行写入。
3.根据权利要求2所述的驱动电路，进一步包括第一开关电路，所述第一开关电路能够电气短路单个放大器和所有其它放大器电路的 输出，其中在所述第一时段中，所述驱动电路电气短路单个放大器电路和所有其它放大器电 路的输出。
4.根据权利要求2所述的驱动电路，进一步包括灰阶电压选择器电路，所述灰阶电压选择器电路在所述第一时段中，在包括输出与所 述显示数据相对应的灰阶电压的放大器电路的组中，输出不依赖于显示数据的指定的灰阶 电压；并且在所述第二时段中，输出依赖于显示数据的灰阶电压。
5.根据权利要求4所述的驱动电路，其中所述灰阶电压选择器电路包括与所述显示数据的低阶位相对应的第二开关电路， 所述第二开关电路被安装在所述多个放大器电路的输出和灰阶电压选择器电路的输出端 子之间，并且其中在所述第一时段中，所述第二开关电路处于电气短路状态。
6.根据权利要求4所述的驱动电路，包括第三开关电路，所述第三开关电路分别被安装在所述灰阶电压选择器电路和除了所述 单个放大器电路之外的放大器电路的输出之间。
7.根据权利要求6所述的驱动电路，其中紧接在所述第二时段的开始之前，所述控制电路将所述第一开关电路设置为电气 开路状态，将所述第三开关电路设置为电气短路状态，并且将多个运算放大器电路设置为 操作状态。
8.根据权利要求1所述的驱动电路，包括第一组和第二组，所述第二组包括具有大于所述第一组中的所述放大器电路之间的灰 阶电压差的灰阶电压差的放大器电路，其中所述第二组中的所述放大器电路被控制为单独地接通和切断。
9.一种驱动方法，包括将为基于基准电压生成的每个不同的灰阶电压形成的多个放大器电路分组成输出相 邻的灰阶电压的两个或更多放大器电路的组；在对像素进行写入时的时段期间的第一时段中，在每个组中，操作单个放大器电路，并 且停止所有其它放大器电路；以及在所述第一时段之后的第二时段中，从与显示数据相对应的放大器电路对像素进行写入。
10.根据权利要求9所述的驱动方法，进一步包括在所述第一时段中，电气短路单个放大器电路和所有其它放大器电路的输出。
11.根据权利要求9所述的驱动方法，进一步包括在所述第一时段中，在包括输出与所述显示数据相对应的灰阶电压的放大器电路的组 中，输出不依赖于显示数据的指定的灰阶电压；和在所述第二时段中输出依赖于显示数据的灰阶电压。
12.根据权利要求4所述的驱动方法，进一步包括在所述第一时段中，将输出端子和所述放大器的输出设置为电气短路状态。
13.根据权利要求9所述的驱动方法，进一步包括紧接在所述第二时段的开始之前，控制电路取消所述单个放大器电路和所有其它放大 器电路的输出之间的电气短路状态，并且将运算放大器设置为操作状态。
14.根据权利要求9所述的驱动方法，进一步包括在除了所述第二时段之外的时段中，在所述组中，操作单个放大器电路并且停止所有 其它放大器电路。
15.根据权利要求9所述的驱动方法，所述组包括第一组和第二组，所述第二组拥有具 有大于所述第一组中的所述放大器电路之间的灰阶电压差的灰阶电压差的放大器电路，所 述方法包括使所述第二组中的所述放大器电路被控制为单独地接通和切断。
全文摘要
本发明涉及驱动电路和驱动方法，其用于通过在对像素写入期间停止个别的操作放大器来降低电流消耗。本发明的实施例的驱动电路包括为基于基准电压生成的每个不同的灰阶电压电势形成的多个放大器电路；和控制单元，该控制单元用于将输出相邻的灰阶电压的多个放大器电路分成两个或更多的组，并且单独地控制每个组中的单个放大器电路和所有其它放大器电路的接通和切断。
文档编号G09G3/20GK102136240SQ20111003071
公开日2011年7月27日 申请日期2011年1月25日 优先权日2010年1月25日
发明者白井宏明 申请人:瑞萨电子株式会社
最新回复(0)