闸极驱动器及相关的显示装置的制作方法
专利名称：闸极驱动器及相关的显示装置的制作方法
技术领域：
本发明涉及一种闸极驱动器及相关的显示装置，尤指ー种通过电荷分享，调制闸极驱动信号的闸极驱动器及相关的显示装置。
背景技术：
液晶显示器(Liquid Crystal Display,LCD)具有外型轻薄、耗电量少以及无福射污染等特性，已广泛地应用在各式计算机系统、行动电话、个人数字助理(PDA)等信息产品上。液晶显示器的工作原理是利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进ー步产生不同强度的输出光线，及不同灰阶强度的红、绿、蓝光。请參考图1，图I为公知一薄膜晶体管(Thin Film Transistor,TFT)液晶显示器 10的不意图。液晶显不器10包含一液晶显不面板(IXD Panel) 100、一源极驱动器102、一 闸极驱动器104以及ー电压产生器106。液晶显示面板100是由两基板(Substrate)构成，而于两基板间填充有液晶材料OXD layer)。一基板上设置有多条资料线(Data Line) 108、多条垂直于数据线108的扫描线(Scan Line,或称闸线,Gate Line) 110以及多个薄膜晶体管112，而于另一基板上设置有一共享电极(Common Electrode)用来经由电压产生器106提供一共享信号Vcom。薄膜晶体管112是以矩阵的方式分布于液晶显示面板100上，每ー资料线108对应于液晶显示面板100上的一行(Column)，而扫描线110对应于液晶显示面板100上的一列(Row)，且每ー薄膜晶体管112是对应于一画素(Pixel)。此外，液晶显示面板100的两基板所构成的电路特性可视为一等效电容114。在图I中，闸极驱动器104依序产生闸极驱动信号VG_1 VG_M，以逐列开启薄膜晶体管112，进而更新等效电容114中储存的画素数据。详细来说，请參考图2，图2为闸极驱动器104的示意图。闸极驱动器104包含有ー逻辑电路105、缓冲器107_1 107_M及负载模块109_1 109_M。逻辑电路105通过控制缓冲器107_1 107_M中晶体管的开关，轮流接通负载模块109_1 109_M至一第一电压Vl及一第二电压V2，作为闸极驱动信号VG_1 VG_M中的方波。然而，由于等效电容114与薄膜晶体管112的闸极间存在寄生电容，当闸极驱动信号VG_1 VG_M中的方波位于下降边缘时，闸极驱动信号VG_1 VG_M的电压变化通过寄生电容耦合至等效电容114，导致等效电容114储存偏差的影像内容。因此，如何以经济省电的方法改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题，已成为业界的努力目标之一。
发明内容
在此提供ー种闸极驱动器，其能够在不新增额外复杂控制电路的前提下，和缓闸极驱动信号的下降缘，进而改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题。此外，在此亦提供应用该闸极驱动器的一种显示装置。
于ー实施态样中，公开ー种闸极驱动器，包含有ー逻辑电路，用来产生多个缓冲输入信号及ー调制信号；多个缓冲器，当中每ー者是耦接于ー第一电压源端以及ー第二电压源之间，用来接收该等缓冲输入信号当中之ー对应者的控制，而于各自的一缓冲输出端产生ー闸极驱动信号；以及ー开关模块，稱接于该第一电压源端与一第一电压源之间，用来根据该调制信号，控制该第一电压源与该第一电压源端之间的电连接；其中于ー调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端彼此短路，藉以调制该等闸极驱动信号。于另ー实施态样中，公开ー种显示装置，包含上述的闸极驱动器，以及一面板，用于接收该闸极驱动器的控制以显示影像。在此配合下列图示、实施例的详细说明及权利要求书，将上述及本发明的其它目的与优点详述于后。
图I为公知一液晶显示器的示意图。图2为图I的液晶显示器中一闸极驱动器的示意图。图3为ー调制后闸极驱动信号的时序图。图4为依据一实施例的一闸极驱动器的不意图。图5为依据ー实施例的图4的闸极驱动器产生的闸极驱动信号的时序图。图6为依据ー实施例的图4的闸极驱动器中缓冲输入信号、调制信号与门极驱动信号的时序图。图7为依据另实施例的一闸极驱动器的示意图。图8为依据ー实施例的图7的闸极驱动器中缓冲输入信号、调制信号与门极驱动信号的时序图。其中，附图标记说明如下AP调制信号Vl第一电压V2第二电压VLl第一输入位准VL2第二输入位准VSl第一电压源VS2第二电压源VG_1、VG_2、VG_3、VG_M_1、VG_M、VG_x 闸极驱动信号VS_1、VS_2、VS_N-1、VS_N源极驱动信号Vcom共享信号SW1、SW2、SW3、SWM-I、SWM缓冲输入信号
QPl、QP2、QPM-I、QPM P 型场效晶体管QNl、QN2、QNM-I、QNMN 型场效晶体管 R1、R2、RM_1、RM负载电阻C1、C2、CM_1、CM负载电容
NI第一电压源端NBU NB2, NBM-U NBM缓冲输出端TP1、TP2、TP3准备期间TD1、TD2、TD3驱动期间TM1、TM2、TM3调制期间TC1、TC2、TC3转态期间10液晶显示器100液晶显示面板102源极驱动器105逻辑电路107_1、107_2、107M-1、107_M缓冲器106电压产生器108资料线109_1、109_2、109M-1、109_M负载模块110扫描线
112薄膜晶体管114等效电容40,70,104闸极驱动器400逻辑电路412_1、412_2、412M_1、412_M缓冲器416_1、416_2、416M-1、416_M负载模块420、720开关模块422、722开关
具体实施例方式请參考图4，图4为依据一实施例的ー闸极驱动器40的示意图。闸极驱动器40可应用于ー显示装置(譬如为ー液晶显示器(Liquid Crystal Display, IXD))中，用于控制一面板中画素的更新时序以显示影像。闸极驱动器40包含有ー逻辑电路400、缓冲器
412j 412_M及ー开关模块420。逻辑电路400用来产生缓冲输入信号SWl SWM及ー调制信号AP。缓冲器412_1 412_M当中每ー者是耦接于ー第一电压源端NI以及ー第二电压源VS2(其提供第二电压V2)之间，并且分别接收缓冲输入信号SWl SWM的控制，而于缓冲输出端NBl NBM输出闸极驱动信号VG_1 VG_M，以提供至负载模块416_1 416_Mo开关模块420稱接于第一电压源端NI与一第一电压源VSl (其提供第一电压VI)之间，用来根据该调制信号AP，控制该第一电压源VSl与第一电压源端NI之间的电连接，亦即控制第一电压源VSl至缓冲器412_1 412_M的供电路径。在逻辑电路400的适当控制下，缓冲器412_1 412_M所输出的闸极驱动信号VG_1 VG_M当中每ー者分别可切换于ー第一驱动位准与一第二驱动位准之间，其中第一与第二驱动位准分别对应于面板上薄膜晶体管的导通与切断位准。在此实施例中是以第一与第二驱动位准分别等于第一电压Vl与第二电压V2来举例说明，然实际上亦可相近或不相等。为了改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题，逻辑电路400可对闸极驱动信号VG_1 VG_M-行「调制」操作。藉由此调制操作，可调整闸极驱动信号VG_1 VG_M中方波的波形，如图3所示。在图3中，闸极驱动信号VG_1 VG_M中方波的边缘被调制，譬如是呈现削角的形状，以避免闸极驱动信号VG_1 VG_M的急遽变化影响储存的画素内容。为达到上述的调 制操作，于ー调制期间内，调制信号AP是配置为致使开关模块420切断，以及缓冲输入信号SWl SWM是经配置以致使缓冲输出端NBl NBM彼此短路，进而导致负载模块416_1 416_M中储存电荷能彼此共享，结果达到调制闸极驱动信号VG_1 VG_M的效果。此调制可以可达到重整闸极驱动信号VG_1 VG_M的波形的作用，譬如是对电压位准、斜率当中至少之ー者进行调整，进而可降低耦合效应对储存像素灰阶值的影响。一较佳实施例中，此调制期间可安排为闸极驱动信号VG_1 VG_M中当中的任一至多者的方波的末段期间，譬如是此一至多个闸极驱动信号是由第一驱动位准(在此实施例为第一电压VI)切換至第二驱动位准(在此实施例为第二电压V2)的末段期间。于此调制期间内，逻辑电路400所产生的调制信号AP是配置为使开关模块420切断，以使第一电压Vl无法供电至缓冲器412_1 412_M。此外，于开关模块420切断同吋，逻辑电路400所产生的缓冲输入信号SWl SWM亦配置为使缓冲器412_1 412_M的缓冲输出端NBl NBM彼此短路。结果，负载模块416_1 416_M可以彼此分享所储存的电荷，进而致使闸极驱动信号VG_1 VG_M的该一至多者的位准在切换至第二电压V2之前，就可预先往第二电压V2方向变动。值得注意的是，当多级输出吋，由于闸极驱动信号VG_1 VG_M中可有多个闸极驱动信号同时由第一电压Vl切換至第二电压V2，因此可同时以上述方式来被调制。图4亦显示依据ー实施例的ー闸极驱动器40的细部结构图，用以说明缓冲器412_1 412_M、负载模块416_1 416_M以及开关模块420的细部结构。于此实施例中，缓冲器412_1 412_M分别具有一电压上拉区块与一电压下拉区块，两者串接于第一电压源端NI与第二电压源VS2之间，井分别在导通时可输出第一驱动位准(譬如为第一电压VI)与第二驱动位准(譬如为第二电压V2)。举例而言，电压上拉区块分别可实施为P型场效晶体管(field_effecttransistor,FET) QPl QPM,而电压下拉区块则分别可为N型场效晶体管QNl QNM。晶体管QPx与QNx(其中x = I M)的闸极是相耦接以作为缓冲器412_x的缓冲输入端NBx。因此，上述缓冲器412_1 412_M可根据对应的缓冲输入信号SW_1 Sff_M的位准，决定输出第一电压Vl或第二电压V2作为闸极驱动信号VG_1 VG_M。另外，负载模块416_1 416_M则分别包含有负载电阻Rl RM及负载电容Cl CM，用来接收缓冲器412_1 412_M所输出的闸极驱动信号VG_1 VG_M而充电或放电。另外，开关模块420则包含有ー开关422，其耦合于第一电压源VSl与第一电压源端NI之间，井根据调制信号AP来导通或切断。于ー调制期间内，譬如是闸极驱动信号VG_1 VG_M中当中的任一至多者的方波的末段期间内，开关422可切断第一电压源VSl至缓冲器412_1 412_M的供电路径。于此同吋，缓冲输入信号SW_1 SW_M的位准是配置使得P型场效晶体管QPl QPM全部导通而造成缓冲输出端NBl NBM全部短路。结果负载电容Cl CM可分享储存的电荷，进而改变闸极驱动信号VG_1 VG_M的方波波形。值得注意的是，图4所显示的架构仅作为ー范例说明的用途。任何电路结构，只要能够依据缓冲输入信号来产生输出闸极驱动信号，并且输出端可适当控制而彼此短路，均可采用为缓冲器412_1 412_M。此外，任何电路结构，只要能够适当控制第一电压源VSl与缓冲器412_1 412_M之间的供电路径，均可采用为开关模块420。此外，负载模块416_1 416_M亦可能有不同种的等效电路。再者，缓冲器412_1 412_M当中每ー者也不限定只输出两种电压位准作为闸极驱动信号VG_1 VG_M，而能输出更多位准，并且这些位准当中一至多者的方波皆可接受调制以和缓下降缘。此外，图4所示的实施例的一独特特征在于开关模块420与缓冲器412_1 412_M间的ー第一电压源端NI是对外开路而不接收任何额外的外部电源的偏压，亦即不需要额外设置任何其它的外部组件。因此，不会发生外部组件耗损不必要电流的问题。此外，在多级输出的情况下，此独特特征亦允许闸极驱动信号VG_1 VG_M的调制幅度可保持几乎一致。简单来说，此实施例可以经济、省电的方式来对闸极驱动信号VG_1 VG_M进行调制。请继续參考图5，图5为闸极驱动信号VG_1 VG_M的时序图。由于闸极驱动信号VG_1 VG_Mi逐列扫描薄膜晶体管，因此于每ー扫描周期的期间内，闸极驱动信号VG_1 VG_M当中仅有少数(一至多者)乘载方波。在调制期间内，通过负载电容Cl CM的电荷分享，该少数的闸极驱动信号的方波可以和缓地递减至闸极驱动信号VG_1 VG_M的一加权平均值，亦即vg_x=V^Ms-C + V2-{M-Ms)-C(第 1式)其中，VG_x表示乘载方波的闸极驱动信号于电荷分享后的电压值；Ms表示M个闸极驱动信号VG_1 VG_M中，正在执行扫描任务(乘载方波)的闸极驱动信号个数；C表不每个负载模块中的电容值(在此假设负载电容Cl CM的电容值均为C)。由于电荷分享为ー渐进过程，因此闸极驱动信号VG_x可于调制开始后，和缓地下降，而达到波形重整的效果。以图5为例，同一时间仅有ー个闸极驱动信号输出方波(即Ms = I),而通过电荷分享，闸极驱动信号VG_1 VG_M分别皆可于不同时间接收调制而于各自的下降缘和缓地下降。由第I式可知，闸极驱动信号VG_2 制后的电压值是取决于运作中闸极驱动信号的个数Ms及分享电荷的闸极驱动信号的个数M。以上的说明虽然皆描述于调制期间内，全部的缓冲器412_1 412_M的缓冲输出端NBl NBM是彼此短路以使得全部的负载模块416_1 416_M进行电荷共享，然而实际上可根据需求来设计短路的缓冲输出端的数量，亦即可设计需要调制的闸极驱动信号的数量。更具体而言，经由缓冲输入信号SW_1 Sff_M的适当配置，可使得在每ー调制期间内，一运作中的缓冲器412_x (输出电压VI)的负载模块416_x可以仅与部分缓冲器(较佳为附近的缓冲器)412_(x-nl) 412_(x+n2)(其中nl与n2分别为一整数)的负载模块416_(x-nl) 416_(x+n2)分享电荷，以产生不同的调制幅度。举例而言，在nl = n2 = n情况下，调制后的闸极驱动信号VG_x值为VG_x= (2 w + 1).c」(第 2式)综合上述，利用缓冲器412_1 412_M于同一时间仅有少数在「运作中」而承载方波的特性，使得「运作中」的缓冲器的负载模块可与其它部分或全部「休息中」的缓冲器的负载模块分享电荷，进而达成调制闸极驱动信号VG_1 VG_M的效果。请参考图6，图6为依据一实施例的图4的缓冲输入信号SW_1 SW_M、调制信号AP与门极驱动信号VG_1 VG_3的时序图。于不同的扫 描期周期内，不同的闸极驱动信号VG_x(x为I至M的整数)是轮流转变为方波。在此实施例中，是以同一时间点仅有一个闸极驱动信号输出方波(即Ms = I)的情况来举例说明，然可轻易类推至Ms > I的其它情况。每一扫描周期均可区分为一准备期间、一驱动期间、一调制期间及一准备期间。以下针对对应于闸极驱动信号VG_1的一扫描期间来进行说明。于一准备期间TP1，调制信号AP致使开关模块420导通，且缓冲输入信号SW_1 Sff_M是经配置以致使闸极驱动信号VG_1 VG_M皆位于第二驱动位准(即第二电压V2)。针对图4的细部结构而言，缓冲输入信号SW_1 SW_M皆配置为位于一第二输入位准VL2，以使电压下拉区块导通而输出第二电压V2。接着，于一驱动期间TDl内，调制信号AP持续致使开关模块420导通，且缓冲输入信号SW_1 SW_M是经配置以致使闸极驱动信号VG_1位于第一驱动位准(即第一电压VI)，以与门极驱动信号VG_2 VG_M位于第二驱动位准(即第二电压V2)。为达到此目的，闸极驱动信号VG_1所对应的缓冲输入信号SWl是配置为位于第一输入位准VLl，用来导通电压上拉区块，以使缓冲器4121输出第一电压VI，以及其余的闸极驱动信号VG_2 VG_M所对应的缓冲输入信号SW_2 SW_M是配置为维持位于第二输入位准VL2，以使其余的缓冲器412_2 412_M输出第一电压VI。再来，于一调制期间TM1，调制信号AP致使开关模块420切断，且缓冲输入信号Sff_l SW_M是经配置以致使缓冲输出端NBl NBM短路，导致负载电容Cl CM中储存的电荷共享所储存的电荷。如此一来，闸极驱动信号VG_1由第一电压Vl往第二电压V2变化，且其它的闸极驱动信号VG_2 VG_ M则由第二电压V2往第一电压Vl变化(相对不明显，故未绘出)。为了使缓冲输入信号SW_1 SW_M彼此短路，缓冲输入信号SW_2 SW_M可配置为皆位于第一输入位准VL1，以使所有缓冲器的电压上拉区块皆导通。最后，于一转态期间TC1，调制信号AP持续致使开关模块420切断，且缓冲输入信号SW_1 SW_M是经配置以致使闸极驱动信号VG_1 VG_M皆位于第二电压V2。为达到此目的，缓冲输入信号SW_2 SW_M可安排为皆恢复至第二输入位准VL2，以使第二电压源VS2对所有的缓冲器412_1 412_M供电。接下来，类似地，闸极驱动信号VG_2 VG_M的产生亦依序经过四阶段(TP2、TD2、TM2.TC2-)的开关控制，通过电荷分享来进行调制，在此不赘述。值得注意的是，于图6的实施例中，在每一调制期间内，只有单一个缓冲器在运作中，亦即只有一个闸极驱动信号乘载方波而于调制后呈现削角。然而此仅作说明用，实际上可根据需轻易类推至其它数目的运作缓冲器的情况。此外，于图6的实施例中，在每一调制期间内，全部的缓冲输出端NBl NBM皆安排为短路以使得全部的负载模块416_1 416_M进行电荷共享。然而此仅作说明用，实际上可根据需轻易类推至其它短路数目的缓冲输出端的情况。另外，亦须注意的是，图4至图6中闸极驱动器40是假设液晶显示器中的薄膜晶体管为N型场效晶体管，其于闸极驱动信号VG_1 VG_M为第一电压Vl时导通，以更新储存的画素内容。因此，开关模块420所控制的第一电压源VSl的第一电压Vl的位准是安排为高于第二电压源VS2的第二电压V2的位准，亦即开关模块420耦接于缓冲器412_1 412_M的高压侧。然而，于其它实施例中，液晶显示器中的薄膜晶体管亦可能为P型场效晶体管，在此情况下，请参考图7，图7为闸极驱动器40的变化实施例一闸极驱动器70的示意图。闸极驱动器70用来扫描薄膜晶体管为P型场效晶体管的液晶显示器。在闸极驱动器70中，开关模块420由一开关模块720取代，其包含有一开关722，开关722根据调制信号AP，切断第一电压源VSl的供电路径。与图4主要不同的是，在图7中第一电压Vl的位准是安排为低于第二电压V2的位准，亦即开关模块420耦接于缓冲器412_1 412_M的低压侧。关于闸极驱动器70中调制信号AP、缓冲输入信号SW_1 SW_M与门极驱动信号VG_1 VG_ M时序，可参考图8。图8与图6类似，差别仅在于各信号的极性皆相反，其相关说明可参考前述，在此不赘述。在公知技术中，闸极驱动信号VG_1 VG_M的电压变化通过寄生电容耦合至等效电容114，使得等效电容114储存偏差的影像内容，因此亟欲通过调制闸极驱动信号的波形来减轻耦合现象。上述实施例藉由在闸极驱动信号VG_1 VG_M的下降缘，切断至缓冲器的电源供应，并使负载电容Cl CM短路而能分享储存的电荷，从而调整闸极驱动信号VG_1 VG_M的波形，结果能够减轻公知技术中所发生的耦合现象与影像偏差的问题。另夕卜，可再通过控制分享电荷的负载电容数来决定调制幅度，以满足不同的应用。综上所述，上述实施例可在不新增额外复杂控制电路的前提下，通过电荷分享的方式，和缓闸极驱动信号的下降缘，成功地以以经济、省电的方式来调制闸极驱动信号。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种闸极驱动器，其特征在于，包含有一逻辑电路，用来产生多个缓冲输入信号及一调制信号；多个缓冲器，用来接收该等缓冲输入信号的控制，而产生多个闸极驱动信号，其中每一缓冲器是耦接于一第一电压源端以及一第二电压源之间；以及一开关模块，稱接于该第一电压源端与一第一电压源之间，用来根据该调制信号，控制该第一电压源与该第一电压源端之间的电连接；其中于一调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端当中的部分或全部彼此短路，藉以调制该等闸极驱动信号。
2.如权利要求I所述的闸极驱动器，其特征在于，该第一电压源端是对外开路而不接收额外的外部电源的偏压。
3.如权利要求I所述的闸极驱动器，其特征在于，该调制期间是安排于该等闸极驱动信号当中之一至多者的方波末期内。
4.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，部分或全部的该等缓冲输出端与该第一电压源端之间导通而彼此短路。
5.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等闸极驱动信号当中的一至多者的电压波形是各自呈现一削角。
6.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等缓冲输出端当中的部分或全部所耦接的多个负载所储存的电荷是共享各自所储存的电荷。
7.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等闸极信号当中的一至多个第一闸极驱动信号是由一第一驱动位准往一第二驱动位准变化，以及该等闸极信号当中的一至多个第二闸极驱动信号是由该第二驱动位准往该第一驱动位准变化。
8.如权利要求7所述的闸极驱动器，其特征在于，于该调制期间之前的一驱动期间内， 该调制信号是致使该开关模块导通，以及该等缓冲输入信号是经配置以致使该一至多个第一闸极驱动信号位于该第一驱动位准，以及致使该一至多个第二闸极驱动信号位于该第二驱动位准。
9.如权利要求8所述的闸极驱动器，其特征在于，于该调制期间后的一转态期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等闸极驱动信号皆位于该第二驱动位准。
10.如权利要求9所述的闸极驱动器，其特征在于，于转态期间后的一准备期间内，该调制信号是致使该开关模块导通，以及该等缓冲输入信号是经配置以致使该等闸极驱动信号皆位于该第二驱动位准。
11.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等缓冲输入信号皆位于一第一输入位准。
12.如权利要求11所述的闸极驱动器，其特征在于，该等缓冲器当中每一者于接收该第一输入位准的该缓冲输入信号时，该缓冲器的该缓冲输出端与该第一电压源端之间是导通而与该第二电压源之间是切断。
13.如权利要求11所述的闸极驱动器，其特征在于，于该调制期间前的一驱动期间内， 该等闸极信号当中的一至多个第一闸极驱动信号所对应的一至多个缓冲输入信号是位于该第一输入位准，该等闸极信号当中的一至多个第二闸极驱动信号所对应的一至多个缓冲输入信号是位于与该第一输入位准不同的一第二输入位准。
14.如权利要求11所述的闸极驱动器，其特征在于，于该调制期间后的一转态期间内， 该等缓冲输入信号皆位于与该第一输入位准不同的一第二输入位准。
15.如权利要求13或14所述的闸极驱动器，其特征在于，该等缓冲器当中每一者于接收该第二输入位准的该缓冲输入信号时，该缓冲器的该缓冲输出端与该第一电压源端之间是切断而与该第二电压源之间是导通。
16.如权利要求15所述的闸极驱动器，其特征在于，于该转态期间后的一准备期间内， 该等缓冲输入信号皆位于该第二输入位准。
17.如权利要求I所述的闸极驱动器，其特征在于，该等缓冲器当中每一者包含有一电压上拉区块与一电压下拉区块，两者串接于该第一电压源端与该第二电压源之间，用以接收对应的该缓冲输入信号的控制，分别输出一第一驱动位准与一第二驱动位准。
18.如权利要求17所述的闸极驱动器，其特征在于，该等缓冲器当中每一者的该电压上拉区块与该电压下拉区块分别包括一第一型场效晶体管与一第二型场效晶体管，且两者的闸极是相耦接以作为该缓冲器的该缓冲输入端。
19.一种显示装置，其特征在于，包含权利要求I所述的闸极驱动器，以及一面板，用于接收该闸极驱动器的控制以显示影像。
全文摘要
本发明公开了一种闸极驱动器，包含有一逻辑电路，用来产生多个缓冲输入信号及一调制信号；多个缓冲器，用来接收该等缓冲输入信号当中一对应者的控制，而于各自的一缓冲输出端产生一闸极驱动信号；以及一开关模块，用来根据该调制信号，控制一第一电压源与多个缓冲器的电连接。于一调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端彼此短路，藉以调制该等闸极驱动信号。
文档编号G09G3/20GK102622951SQ201110033529
公开日2012年8月1日 申请日期2011年1月30日 优先权日2011年1月30日
发明者吴泽宏 申请人:联咏科技股份有限公司
技术领域：
本发明涉及一种闸极驱动器及相关的显示装置，尤指ー种通过电荷分享，调制闸极驱动信号的闸极驱动器及相关的显示装置。
背景技术：
液晶显示器(Liquid Crystal Display,LCD)具有外型轻薄、耗电量少以及无福射污染等特性，已广泛地应用在各式计算机系统、行动电话、个人数字助理(PDA)等信息产品上。液晶显示器的工作原理是利用液晶分子在不同排列状态下，对光线具有不同的偏振或折射效果，因此可经由不同排列状态的液晶分子来控制光线的穿透量，进ー步产生不同强度的输出光线，及不同灰阶强度的红、绿、蓝光。请參考图1，图I为公知一薄膜晶体管(Thin Film Transistor,TFT)液晶显示器 10的不意图。液晶显不器10包含一液晶显不面板(IXD Panel) 100、一源极驱动器102、一 闸极驱动器104以及ー电压产生器106。液晶显示面板100是由两基板(Substrate)构成，而于两基板间填充有液晶材料OXD layer)。一基板上设置有多条资料线(Data Line) 108、多条垂直于数据线108的扫描线(Scan Line,或称闸线,Gate Line) 110以及多个薄膜晶体管112，而于另一基板上设置有一共享电极(Common Electrode)用来经由电压产生器106提供一共享信号Vcom。薄膜晶体管112是以矩阵的方式分布于液晶显示面板100上，每ー资料线108对应于液晶显示面板100上的一行(Column)，而扫描线110对应于液晶显示面板100上的一列(Row)，且每ー薄膜晶体管112是对应于一画素(Pixel)。此外，液晶显示面板100的两基板所构成的电路特性可视为一等效电容114。在图I中，闸极驱动器104依序产生闸极驱动信号VG_1 VG_M，以逐列开启薄膜晶体管112，进而更新等效电容114中储存的画素数据。详细来说，请參考图2，图2为闸极驱动器104的示意图。闸极驱动器104包含有ー逻辑电路105、缓冲器107_1 107_M及负载模块109_1 109_M。逻辑电路105通过控制缓冲器107_1 107_M中晶体管的开关，轮流接通负载模块109_1 109_M至一第一电压Vl及一第二电压V2，作为闸极驱动信号VG_1 VG_M中的方波。然而，由于等效电容114与薄膜晶体管112的闸极间存在寄生电容，当闸极驱动信号VG_1 VG_M中的方波位于下降边缘时，闸极驱动信号VG_1 VG_M的电压变化通过寄生电容耦合至等效电容114，导致等效电容114储存偏差的影像内容。因此，如何以经济省电的方法改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题，已成为业界的努力目标之一。
发明内容
在此提供ー种闸极驱动器，其能够在不新增额外复杂控制电路的前提下，和缓闸极驱动信号的下降缘，进而改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题。此外，在此亦提供应用该闸极驱动器的一种显示装置。
于ー实施态样中，公开ー种闸极驱动器，包含有ー逻辑电路，用来产生多个缓冲输入信号及ー调制信号；多个缓冲器，当中每ー者是耦接于ー第一电压源端以及ー第二电压源之间，用来接收该等缓冲输入信号当中之ー对应者的控制，而于各自的一缓冲输出端产生ー闸极驱动信号；以及ー开关模块，稱接于该第一电压源端与一第一电压源之间，用来根据该调制信号，控制该第一电压源与该第一电压源端之间的电连接；其中于ー调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端彼此短路，藉以调制该等闸极驱动信号。于另ー实施态样中，公开ー种显示装置，包含上述的闸极驱动器，以及一面板，用于接收该闸极驱动器的控制以显示影像。在此配合下列图示、实施例的详细说明及权利要求书，将上述及本发明的其它目的与优点详述于后。
图I为公知一液晶显示器的示意图。图2为图I的液晶显示器中一闸极驱动器的示意图。图3为ー调制后闸极驱动信号的时序图。图4为依据一实施例的一闸极驱动器的不意图。图5为依据ー实施例的图4的闸极驱动器产生的闸极驱动信号的时序图。图6为依据ー实施例的图4的闸极驱动器中缓冲输入信号、调制信号与门极驱动信号的时序图。图7为依据另实施例的一闸极驱动器的示意图。图8为依据ー实施例的图7的闸极驱动器中缓冲输入信号、调制信号与门极驱动信号的时序图。其中，附图标记说明如下AP调制信号Vl第一电压V2第二电压VLl第一输入位准VL2第二输入位准VSl第一电压源VS2第二电压源VG_1、VG_2、VG_3、VG_M_1、VG_M、VG_x 闸极驱动信号VS_1、VS_2、VS_N-1、VS_N源极驱动信号Vcom共享信号SW1、SW2、SW3、SWM-I、SWM缓冲输入信号
QPl、QP2、QPM-I、QPM P 型场效晶体管QNl、QN2、QNM-I、QNMN 型场效晶体管 R1、R2、RM_1、RM负载电阻C1、C2、CM_1、CM负载电容
NI第一电压源端NBU NB2, NBM-U NBM缓冲输出端TP1、TP2、TP3准备期间TD1、TD2、TD3驱动期间TM1、TM2、TM3调制期间TC1、TC2、TC3转态期间10液晶显示器100液晶显示面板102源极驱动器105逻辑电路107_1、107_2、107M-1、107_M缓冲器106电压产生器108资料线109_1、109_2、109M-1、109_M负载模块110扫描线
112薄膜晶体管114等效电容40,70,104闸极驱动器400逻辑电路412_1、412_2、412M_1、412_M缓冲器416_1、416_2、416M-1、416_M负载模块420、720开关模块422、722开关
具体实施例方式请參考图4，图4为依据一实施例的ー闸极驱动器40的示意图。闸极驱动器40可应用于ー显示装置(譬如为ー液晶显示器(Liquid Crystal Display, IXD))中，用于控制一面板中画素的更新时序以显示影像。闸极驱动器40包含有ー逻辑电路400、缓冲器
412j 412_M及ー开关模块420。逻辑电路400用来产生缓冲输入信号SWl SWM及ー调制信号AP。缓冲器412_1 412_M当中每ー者是耦接于ー第一电压源端NI以及ー第二电压源VS2(其提供第二电压V2)之间，并且分别接收缓冲输入信号SWl SWM的控制，而于缓冲输出端NBl NBM输出闸极驱动信号VG_1 VG_M，以提供至负载模块416_1 416_Mo开关模块420稱接于第一电压源端NI与一第一电压源VSl (其提供第一电压VI)之间，用来根据该调制信号AP，控制该第一电压源VSl与第一电压源端NI之间的电连接，亦即控制第一电压源VSl至缓冲器412_1 412_M的供电路径。在逻辑电路400的适当控制下，缓冲器412_1 412_M所输出的闸极驱动信号VG_1 VG_M当中每ー者分别可切换于ー第一驱动位准与一第二驱动位准之间，其中第一与第二驱动位准分别对应于面板上薄膜晶体管的导通与切断位准。在此实施例中是以第一与第二驱动位准分别等于第一电压Vl与第二电压V2来举例说明，然实际上亦可相近或不相等。为了改善闸极驱动信号的下降边缘的耦合效应以及解决影像偏差的问题，逻辑电路400可对闸极驱动信号VG_1 VG_M-行「调制」操作。藉由此调制操作，可调整闸极驱动信号VG_1 VG_M中方波的波形，如图3所示。在图3中，闸极驱动信号VG_1 VG_M中方波的边缘被调制，譬如是呈现削角的形状，以避免闸极驱动信号VG_1 VG_M的急遽变化影响储存的画素内容。为达到上述的调 制操作，于ー调制期间内，调制信号AP是配置为致使开关模块420切断，以及缓冲输入信号SWl SWM是经配置以致使缓冲输出端NBl NBM彼此短路，进而导致负载模块416_1 416_M中储存电荷能彼此共享，结果达到调制闸极驱动信号VG_1 VG_M的效果。此调制可以可达到重整闸极驱动信号VG_1 VG_M的波形的作用，譬如是对电压位准、斜率当中至少之ー者进行调整，进而可降低耦合效应对储存像素灰阶值的影响。一较佳实施例中，此调制期间可安排为闸极驱动信号VG_1 VG_M中当中的任一至多者的方波的末段期间，譬如是此一至多个闸极驱动信号是由第一驱动位准(在此实施例为第一电压VI)切換至第二驱动位准(在此实施例为第二电压V2)的末段期间。于此调制期间内，逻辑电路400所产生的调制信号AP是配置为使开关模块420切断，以使第一电压Vl无法供电至缓冲器412_1 412_M。此外，于开关模块420切断同吋，逻辑电路400所产生的缓冲输入信号SWl SWM亦配置为使缓冲器412_1 412_M的缓冲输出端NBl NBM彼此短路。结果，负载模块416_1 416_M可以彼此分享所储存的电荷，进而致使闸极驱动信号VG_1 VG_M的该一至多者的位准在切换至第二电压V2之前，就可预先往第二电压V2方向变动。值得注意的是，当多级输出吋，由于闸极驱动信号VG_1 VG_M中可有多个闸极驱动信号同时由第一电压Vl切換至第二电压V2，因此可同时以上述方式来被调制。图4亦显示依据ー实施例的ー闸极驱动器40的细部结构图，用以说明缓冲器412_1 412_M、负载模块416_1 416_M以及开关模块420的细部结构。于此实施例中，缓冲器412_1 412_M分别具有一电压上拉区块与一电压下拉区块，两者串接于第一电压源端NI与第二电压源VS2之间，井分别在导通时可输出第一驱动位准(譬如为第一电压VI)与第二驱动位准(譬如为第二电压V2)。举例而言，电压上拉区块分别可实施为P型场效晶体管(field_effecttransistor,FET) QPl QPM,而电压下拉区块则分别可为N型场效晶体管QNl QNM。晶体管QPx与QNx(其中x = I M)的闸极是相耦接以作为缓冲器412_x的缓冲输入端NBx。因此，上述缓冲器412_1 412_M可根据对应的缓冲输入信号SW_1 Sff_M的位准，决定输出第一电压Vl或第二电压V2作为闸极驱动信号VG_1 VG_M。另外，负载模块416_1 416_M则分别包含有负载电阻Rl RM及负载电容Cl CM，用来接收缓冲器412_1 412_M所输出的闸极驱动信号VG_1 VG_M而充电或放电。另外，开关模块420则包含有ー开关422，其耦合于第一电压源VSl与第一电压源端NI之间，井根据调制信号AP来导通或切断。于ー调制期间内，譬如是闸极驱动信号VG_1 VG_M中当中的任一至多者的方波的末段期间内，开关422可切断第一电压源VSl至缓冲器412_1 412_M的供电路径。于此同吋，缓冲输入信号SW_1 SW_M的位准是配置使得P型场效晶体管QPl QPM全部导通而造成缓冲输出端NBl NBM全部短路。结果负载电容Cl CM可分享储存的电荷，进而改变闸极驱动信号VG_1 VG_M的方波波形。值得注意的是，图4所显示的架构仅作为ー范例说明的用途。任何电路结构，只要能够依据缓冲输入信号来产生输出闸极驱动信号，并且输出端可适当控制而彼此短路，均可采用为缓冲器412_1 412_M。此外，任何电路结构，只要能够适当控制第一电压源VSl与缓冲器412_1 412_M之间的供电路径，均可采用为开关模块420。此外，负载模块416_1 416_M亦可能有不同种的等效电路。再者，缓冲器412_1 412_M当中每ー者也不限定只输出两种电压位准作为闸极驱动信号VG_1 VG_M，而能输出更多位准，并且这些位准当中一至多者的方波皆可接受调制以和缓下降缘。此外，图4所示的实施例的一独特特征在于开关模块420与缓冲器412_1 412_M间的ー第一电压源端NI是对外开路而不接收任何额外的外部电源的偏压，亦即不需要额外设置任何其它的外部组件。因此，不会发生外部组件耗损不必要电流的问题。此外，在多级输出的情况下，此独特特征亦允许闸极驱动信号VG_1 VG_M的调制幅度可保持几乎一致。简单来说，此实施例可以经济、省电的方式来对闸极驱动信号VG_1 VG_M进行调制。请继续參考图5，图5为闸极驱动信号VG_1 VG_M的时序图。由于闸极驱动信号VG_1 VG_Mi逐列扫描薄膜晶体管，因此于每ー扫描周期的期间内，闸极驱动信号VG_1 VG_M当中仅有少数(一至多者)乘载方波。在调制期间内，通过负载电容Cl CM的电荷分享，该少数的闸极驱动信号的方波可以和缓地递减至闸极驱动信号VG_1 VG_M的一加权平均值，亦即vg_x=V^Ms-C + V2-{M-Ms)-C(第 1式)其中，VG_x表示乘载方波的闸极驱动信号于电荷分享后的电压值；Ms表示M个闸极驱动信号VG_1 VG_M中，正在执行扫描任务(乘载方波)的闸极驱动信号个数；C表不每个负载模块中的电容值(在此假设负载电容Cl CM的电容值均为C)。由于电荷分享为ー渐进过程，因此闸极驱动信号VG_x可于调制开始后，和缓地下降，而达到波形重整的效果。以图5为例，同一时间仅有ー个闸极驱动信号输出方波(即Ms = I),而通过电荷分享，闸极驱动信号VG_1 VG_M分别皆可于不同时间接收调制而于各自的下降缘和缓地下降。由第I式可知，闸极驱动信号VG_2 制后的电压值是取决于运作中闸极驱动信号的个数Ms及分享电荷的闸极驱动信号的个数M。以上的说明虽然皆描述于调制期间内，全部的缓冲器412_1 412_M的缓冲输出端NBl NBM是彼此短路以使得全部的负载模块416_1 416_M进行电荷共享，然而实际上可根据需求来设计短路的缓冲输出端的数量，亦即可设计需要调制的闸极驱动信号的数量。更具体而言，经由缓冲输入信号SW_1 Sff_M的适当配置，可使得在每ー调制期间内，一运作中的缓冲器412_x (输出电压VI)的负载模块416_x可以仅与部分缓冲器(较佳为附近的缓冲器)412_(x-nl) 412_(x+n2)(其中nl与n2分别为一整数)的负载模块416_(x-nl) 416_(x+n2)分享电荷，以产生不同的调制幅度。举例而言，在nl = n2 = n情况下，调制后的闸极驱动信号VG_x值为VG_x= (2 w + 1).c」(第 2式)综合上述，利用缓冲器412_1 412_M于同一时间仅有少数在「运作中」而承载方波的特性，使得「运作中」的缓冲器的负载模块可与其它部分或全部「休息中」的缓冲器的负载模块分享电荷，进而达成调制闸极驱动信号VG_1 VG_M的效果。请参考图6，图6为依据一实施例的图4的缓冲输入信号SW_1 SW_M、调制信号AP与门极驱动信号VG_1 VG_3的时序图。于不同的扫 描期周期内，不同的闸极驱动信号VG_x(x为I至M的整数)是轮流转变为方波。在此实施例中，是以同一时间点仅有一个闸极驱动信号输出方波(即Ms = I)的情况来举例说明，然可轻易类推至Ms > I的其它情况。每一扫描周期均可区分为一准备期间、一驱动期间、一调制期间及一准备期间。以下针对对应于闸极驱动信号VG_1的一扫描期间来进行说明。于一准备期间TP1，调制信号AP致使开关模块420导通，且缓冲输入信号SW_1 Sff_M是经配置以致使闸极驱动信号VG_1 VG_M皆位于第二驱动位准(即第二电压V2)。针对图4的细部结构而言，缓冲输入信号SW_1 SW_M皆配置为位于一第二输入位准VL2，以使电压下拉区块导通而输出第二电压V2。接着，于一驱动期间TDl内，调制信号AP持续致使开关模块420导通，且缓冲输入信号SW_1 SW_M是经配置以致使闸极驱动信号VG_1位于第一驱动位准(即第一电压VI)，以与门极驱动信号VG_2 VG_M位于第二驱动位准(即第二电压V2)。为达到此目的，闸极驱动信号VG_1所对应的缓冲输入信号SWl是配置为位于第一输入位准VLl，用来导通电压上拉区块，以使缓冲器4121输出第一电压VI，以及其余的闸极驱动信号VG_2 VG_M所对应的缓冲输入信号SW_2 SW_M是配置为维持位于第二输入位准VL2，以使其余的缓冲器412_2 412_M输出第一电压VI。再来，于一调制期间TM1，调制信号AP致使开关模块420切断，且缓冲输入信号Sff_l SW_M是经配置以致使缓冲输出端NBl NBM短路，导致负载电容Cl CM中储存的电荷共享所储存的电荷。如此一来，闸极驱动信号VG_1由第一电压Vl往第二电压V2变化，且其它的闸极驱动信号VG_2 VG_ M则由第二电压V2往第一电压Vl变化(相对不明显，故未绘出)。为了使缓冲输入信号SW_1 SW_M彼此短路，缓冲输入信号SW_2 SW_M可配置为皆位于第一输入位准VL1，以使所有缓冲器的电压上拉区块皆导通。最后，于一转态期间TC1，调制信号AP持续致使开关模块420切断，且缓冲输入信号SW_1 SW_M是经配置以致使闸极驱动信号VG_1 VG_M皆位于第二电压V2。为达到此目的，缓冲输入信号SW_2 SW_M可安排为皆恢复至第二输入位准VL2，以使第二电压源VS2对所有的缓冲器412_1 412_M供电。接下来，类似地，闸极驱动信号VG_2 VG_M的产生亦依序经过四阶段(TP2、TD2、TM2.TC2-)的开关控制，通过电荷分享来进行调制，在此不赘述。值得注意的是，于图6的实施例中，在每一调制期间内，只有单一个缓冲器在运作中，亦即只有一个闸极驱动信号乘载方波而于调制后呈现削角。然而此仅作说明用，实际上可根据需轻易类推至其它数目的运作缓冲器的情况。此外，于图6的实施例中，在每一调制期间内，全部的缓冲输出端NBl NBM皆安排为短路以使得全部的负载模块416_1 416_M进行电荷共享。然而此仅作说明用，实际上可根据需轻易类推至其它短路数目的缓冲输出端的情况。另外，亦须注意的是，图4至图6中闸极驱动器40是假设液晶显示器中的薄膜晶体管为N型场效晶体管，其于闸极驱动信号VG_1 VG_M为第一电压Vl时导通，以更新储存的画素内容。因此，开关模块420所控制的第一电压源VSl的第一电压Vl的位准是安排为高于第二电压源VS2的第二电压V2的位准，亦即开关模块420耦接于缓冲器412_1 412_M的高压侧。然而，于其它实施例中，液晶显示器中的薄膜晶体管亦可能为P型场效晶体管，在此情况下，请参考图7，图7为闸极驱动器40的变化实施例一闸极驱动器70的示意图。闸极驱动器70用来扫描薄膜晶体管为P型场效晶体管的液晶显示器。在闸极驱动器70中，开关模块420由一开关模块720取代，其包含有一开关722，开关722根据调制信号AP，切断第一电压源VSl的供电路径。与图4主要不同的是，在图7中第一电压Vl的位准是安排为低于第二电压V2的位准，亦即开关模块420耦接于缓冲器412_1 412_M的低压侧。关于闸极驱动器70中调制信号AP、缓冲输入信号SW_1 SW_M与门极驱动信号VG_1 VG_ M时序，可参考图8。图8与图6类似，差别仅在于各信号的极性皆相反，其相关说明可参考前述，在此不赘述。在公知技术中，闸极驱动信号VG_1 VG_M的电压变化通过寄生电容耦合至等效电容114，使得等效电容114储存偏差的影像内容，因此亟欲通过调制闸极驱动信号的波形来减轻耦合现象。上述实施例藉由在闸极驱动信号VG_1 VG_M的下降缘，切断至缓冲器的电源供应，并使负载电容Cl CM短路而能分享储存的电荷，从而调整闸极驱动信号VG_1 VG_M的波形，结果能够减轻公知技术中所发生的耦合现象与影像偏差的问题。另夕卜，可再通过控制分享电荷的负载电容数来决定调制幅度，以满足不同的应用。综上所述，上述实施例可在不新增额外复杂控制电路的前提下，通过电荷分享的方式，和缓闸极驱动信号的下降缘，成功地以以经济、省电的方式来调制闸极驱动信号。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种闸极驱动器，其特征在于，包含有一逻辑电路，用来产生多个缓冲输入信号及一调制信号；多个缓冲器，用来接收该等缓冲输入信号的控制，而产生多个闸极驱动信号，其中每一缓冲器是耦接于一第一电压源端以及一第二电压源之间；以及一开关模块，稱接于该第一电压源端与一第一电压源之间，用来根据该调制信号，控制该第一电压源与该第一电压源端之间的电连接；其中于一调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端当中的部分或全部彼此短路，藉以调制该等闸极驱动信号。
2.如权利要求I所述的闸极驱动器，其特征在于，该第一电压源端是对外开路而不接收额外的外部电源的偏压。
3.如权利要求I所述的闸极驱动器，其特征在于，该调制期间是安排于该等闸极驱动信号当中之一至多者的方波末期内。
4.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，部分或全部的该等缓冲输出端与该第一电压源端之间导通而彼此短路。
5.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等闸极驱动信号当中的一至多者的电压波形是各自呈现一削角。
6.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等缓冲输出端当中的部分或全部所耦接的多个负载所储存的电荷是共享各自所储存的电荷。
7.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等闸极信号当中的一至多个第一闸极驱动信号是由一第一驱动位准往一第二驱动位准变化，以及该等闸极信号当中的一至多个第二闸极驱动信号是由该第二驱动位准往该第一驱动位准变化。
8.如权利要求7所述的闸极驱动器，其特征在于，于该调制期间之前的一驱动期间内， 该调制信号是致使该开关模块导通，以及该等缓冲输入信号是经配置以致使该一至多个第一闸极驱动信号位于该第一驱动位准，以及致使该一至多个第二闸极驱动信号位于该第二驱动位准。
9.如权利要求8所述的闸极驱动器，其特征在于，于该调制期间后的一转态期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等闸极驱动信号皆位于该第二驱动位准。
10.如权利要求9所述的闸极驱动器，其特征在于，于转态期间后的一准备期间内，该调制信号是致使该开关模块导通，以及该等缓冲输入信号是经配置以致使该等闸极驱动信号皆位于该第二驱动位准。
11.如权利要求I所述的闸极驱动器，其特征在于，于该调制期间内，该等缓冲输入信号皆位于一第一输入位准。
12.如权利要求11所述的闸极驱动器，其特征在于，该等缓冲器当中每一者于接收该第一输入位准的该缓冲输入信号时，该缓冲器的该缓冲输出端与该第一电压源端之间是导通而与该第二电压源之间是切断。
13.如权利要求11所述的闸极驱动器，其特征在于，于该调制期间前的一驱动期间内， 该等闸极信号当中的一至多个第一闸极驱动信号所对应的一至多个缓冲输入信号是位于该第一输入位准，该等闸极信号当中的一至多个第二闸极驱动信号所对应的一至多个缓冲输入信号是位于与该第一输入位准不同的一第二输入位准。
14.如权利要求11所述的闸极驱动器，其特征在于，于该调制期间后的一转态期间内， 该等缓冲输入信号皆位于与该第一输入位准不同的一第二输入位准。
15.如权利要求13或14所述的闸极驱动器，其特征在于，该等缓冲器当中每一者于接收该第二输入位准的该缓冲输入信号时，该缓冲器的该缓冲输出端与该第一电压源端之间是切断而与该第二电压源之间是导通。
16.如权利要求15所述的闸极驱动器，其特征在于，于该转态期间后的一准备期间内， 该等缓冲输入信号皆位于该第二输入位准。
17.如权利要求I所述的闸极驱动器，其特征在于，该等缓冲器当中每一者包含有一电压上拉区块与一电压下拉区块，两者串接于该第一电压源端与该第二电压源之间，用以接收对应的该缓冲输入信号的控制，分别输出一第一驱动位准与一第二驱动位准。
18.如权利要求17所述的闸极驱动器，其特征在于，该等缓冲器当中每一者的该电压上拉区块与该电压下拉区块分别包括一第一型场效晶体管与一第二型场效晶体管，且两者的闸极是相耦接以作为该缓冲器的该缓冲输入端。
19.一种显示装置，其特征在于，包含权利要求I所述的闸极驱动器，以及一面板，用于接收该闸极驱动器的控制以显示影像。
全文摘要
本发明公开了一种闸极驱动器，包含有一逻辑电路，用来产生多个缓冲输入信号及一调制信号；多个缓冲器，用来接收该等缓冲输入信号当中一对应者的控制，而于各自的一缓冲输出端产生一闸极驱动信号；以及一开关模块，用来根据该调制信号，控制一第一电压源与多个缓冲器的电连接。于一调制期间内，该调制信号是致使该开关模块切断，以及该等缓冲输入信号是经配置以致使该等缓冲输出端彼此短路，藉以调制该等闸极驱动信号。
文档编号G09G3/20GK102622951SQ201110033529
公开日2012年8月1日 申请日期2011年1月30日 优先权日2011年1月30日
发明者吴泽宏 申请人:联咏科技股份有限公司
最新回复(0)