移位寄存器、扫描线驱动电路、电光装置和电子设备的制作方法
专利名称：移位寄存器、扫描线驱动电路、电光装置和电子设备的制作方法
技术领域：
本发明涉及移位寄存器、扫描线驱动电路、电光装置和电子设备，且具体地说涉及每个都具有晶体管的移位寄存器、扫描线驱动电路、电光装置和电子设备。
背景技术：
作为现有技术，已知每个都具有晶体管的移位寄存器、扫描线驱动电路、 电光装置和电子设备(例如参考日本专利特开No. Hei 7-182891和日本专利特开 No. 2006-351171 (在下文中，专利文件1和2))。专利文件1和2每个都公开了包括晶体管的移位寄存器，该晶体管具有源极和漏极(该源极和漏极之一固定在L电平电位)且通过将H电平信号和L电平信号交替输入到其栅极而在导通状态和截止状态之间切换。
发明内容
但是，在专利文件1和2中描述的移位寄存器中，与输入到晶体管的源极和漏极之一的信号(L电平信号)相同电位的信号或H电平信号输入到晶体管的栅极。如果将H电平信号输入到晶体管的栅极，则向着栅极侧牵引电荷且电荷在栅极绝缘膜侧累积。因此，晶体管的阈值电压向着H电平侧电位移位，这引起尽管将H电平信号输入到晶体管的栅极，但是它也不进入导通状态的不便。这导致归因于由于该阈值电压的变化引起的晶体管的恶化， 而移位寄存器的寿命缩短的问题。本发明需要提供通过抑制晶体管的恶化而允许具有更长寿命的移位寄存器、扫描线驱动电路、电光装置和电子设备。根据本发明的第一实施例，提供了包括多级移位寄存器单元电路的移位寄存器。 多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极(第一时钟信号输入到该源极和漏极之一)以及栅极(通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极)。当在H电平和L电平之一的第二时钟信号输入到第一晶体管的栅极时，在 H电平和L电平另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。在根据第一实施例的移位寄存器中，如上所述，当在H电平和L电平之一的第二时钟信号输入到第一晶体管的栅极时，在H电平和L电平另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。由于该特征，当H电平信号输入到第一晶体管的栅极且L电平信号输入到第一晶体管的源极和漏极之一时，第一晶体管的栅极的电压变得高于其沟道的电压(源极和漏极之间的电压。因此，向着第一晶体管的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。另一方面，当L电平信号输入到第一晶体管的栅极且H电平信号输入到第一晶体管的源极和漏极之一时，第一晶体管的沟道的电压(源极和漏极之间的电压)变得高于其栅极的电压。因此，在第一晶体管的栅极绝缘膜侧累积的电荷从栅极绝缘膜侧移动到源极或漏极侧。这允许电荷更不容易累积在第一晶体管的栅极绝缘膜侧，因此可抑制归因于电荷在栅极绝缘膜侧的累积的第一晶体管的阈值电压的移位。结果，抑制第一晶体管的恶化，这可以延长移位寄存器的寿命。在根据第一实施例的移位寄存器中，优选地是，第一时钟信号和第二时钟信号之一在经过一时段之后从L电平变为H电平，在该时段期间，输入第一晶体管的源极和漏极之一的第一时钟信号和输入到第一晶体管的栅极的第二时钟信号两者都处于L电平。如果采用这种配置，第一时钟信号和第二时钟信号之一在将第一晶体管确实地设置为截止状态之后从L电平变为H电平。这可以抑制在将第一晶体管设置为截止状态之前输出H电平信号。在根据第一实施例的移位寄存器中，优选地采用以下配置。具体地说，多级移位寄存器单元电路中的每一个包括第二晶体管，其具有源极和漏极(第一时钟信号输入该源极和漏极之一)。此外，第二晶体管的源极和漏极中的另一个连接到第一晶体管的源极和漏极中的另一个，并形成移位寄存器单元电路的输出端子。另外，移位寄存器单元电路的输出端子连接到移位寄存器单元电路的下一级的输入端子。采用这种配置允许电荷更不容易累积在第一和第二晶体管的栅极绝缘膜侧，且因此可以抑制归因于电荷在栅极绝缘膜侧的累积的第一和第二晶体管的阈值电压的移位。由此，可以将信号确实地输出到扫描线。在该情况下，优选地采用以下配置。具体地说，多级移位寄存器单元电路中的每一个包括电容器和第三晶体管，将与输入到第一晶体管的源极和漏极之一的信号相同的信号输入到该电容器的一个电极，且第三晶体管的栅极连接到该电容器的另一电极。此外，当处于H电平的信号经由电容器输入到第三晶体管的栅极时，处于L电平的信号输入第三晶体管的源极和漏极之一，且当处于L电平的信号经由电容器输入到第三晶体管的栅极时，处于H电平的信号输入到第三晶体管的源极和漏极之一。采用这种配置允许除第一和第二晶体管的栅极绝缘膜侧之外，电荷也更不容易累积在第三晶体管的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的第三晶体管的阈值电压的移位。因此，可以抑制第一、第二和第三晶体管的阈值电压的移位。在包括上述第三晶体管的移位寄存器中，优选地将与输入到第一晶体管的栅极的信号相同的信号输入到第三晶体管的源极和漏极之一，且将与输入到第一晶体管的源极和漏极之一的信号相同的信号经由电容器输入到第三晶体管的栅极。如果采用这种配置，不需要另外准备用于抑制第三晶体管的阈值电压的移位的信号，这可以抑制电路配置的复杂度的增加。在包括上述第二晶体管的移位寄存器中，优选地第一和第二晶体管每个都具有由非晶硅形成的活动层。采用这种配置可以抑制具有由非晶硅形成的活动层的晶体管(其易于性能恶化)的性能的恶化，因此可以延长移位寄存器的寿命。在包括上述第二晶体管的移位寄存器中，优选地第一和第二晶体管是相同传导类型的晶体管。采用这种配置可以抑制相同传导类型的晶体管的性能的恶化，因此可以延长移位寄存器的寿命。根据本发明的第二实施例，提供了扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且连接到扫描线。扫描线驱动电路包括具有上述配置的移位寄存器。移位寄存器单元电路的输出端子连接到扫描线。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的移位寄存器的扫描线驱动电路。根据本发明的第三实施例，提供了包括具有上述配置的扫描线驱动电路的电光装置。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的扫描线驱动电路的电光装置。根据本发明的第四实施例，提供了包括具有上述配置的电光装置的电子设备。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的电光装置的电子设备。
图1是根据本发明第一实施例的液晶显示装置的平面图；图2是根据本发明第一实施例的扫描线驱动电路的框图；图3是根据本发明第一实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图4是用于解释根据本发明第一实施例的扫描线驱动电路的操作的时序图；图5是根据本发明第二实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图6是根据本发明第三实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图7是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第一示例的图；图8是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第二示例的图；和图9是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第三示例的图。
具体实施例方式以下将基于附图描述本发明的实施例。(第一实施例)参考图1到图4，以下将描述根据本发明第一实施例的液晶显示装置100的配置。 第一实施例的描述涉及将本发明的扫描线驱动电路6应用于液晶显示装置100的示例。液晶显示装置100是本发明的“电光装置”的一个示例。如图1所示，本发明的第一实施例的液晶显示装置100包括放置得彼此相对的TFT 衬底1和相对衬底2、包括多个像素3的显示单元4、用于驱动液晶显示装置100的驱动 IC(集成电路)5、在TFT衬底1的表面上提供的扫描线驱动电路6和输出各种信号到驱动 IC 5的柔性印刷电路(FPC) 7。显示单元4包括沿着Y方向延伸的多条数据线8和提供成基本上垂直于数据线8 的、沿着X方向延伸的多条扫描线9。多条扫描线9连接到扫描线驱动电路6。在TFT衬底 1的Y方向上并列设置多条扫描线9，且在从Yl方向侧朝着Y2方向侧的方向上以第一条线、 第二条线、……、第N条线和第(N+1)条线的次序排列。在扫描线9和数据线8的交叉点处的区域中提供像素3。在像素3中，提供用于切换的薄膜晶体管10。薄膜晶体管10是本发明的“开关元件”的一个示例。薄膜晶体管10的源极(S)连接到数据线8，且薄膜晶体管10的栅极(G)连接到扫描线9。薄膜晶体管10 的漏极⑶连接到像素电极11。提供相对电极13以与像素电机11相对，其中中间是液晶层12。配置驱动IC 5从而产生处于L电平的VGL信号、STV信号(启动信号)、CK1信号和基本上作为CKl信号的反相信号的CK2信号，并输出这些信号到扫描线驱动电路6。CKl 信号是用于形成扫描线驱动电路6的输出信号并移位该输出信号的脉冲时钟信号。CK2信号也是用于移位输出信号的时钟信号。CKl信号是本发明的“第一时钟信号”的一个示例， 且CK2信号是本发明的“第二时钟信号”的一个示例。处于H电平的信号(H电平信号)是较高电位侧的信号且例如是+15V的信号。处于L电平的信号(L电平信号)是较低电位侧的信号且例如是-IOV的信号。作为基本上反相的信号的CK2信号例如是其相位从CKl信号的相位反转的信号，且例如是基本上关于CKl信号具有反相关系的信号，如要在之后描述的图4所示的那样。但是，CK2信号包括使得存在CKl信号和CK2信号两者都处于L电平的时段的信号分量。两个信号都处于L电平的该时段等于或短于一个周期的大约10%。如图2所示，扫描线驱动电路6包括多级移位寄存器单元电路14。移位寄存器单元电路14具有从OUT端子输出信号并将信号顺序地传送到下一级移位寄存器单元电路14 的功能。移位寄存器单元电路14从作为扫描线驱动电路6的输出端子的OUT端子输出CKl 信号或CK2信号到扫描线9。多个移位寄存器单元电路14分别连接到扫描线9的第一条线、第二条线、……、第N条线和第(N+1)条线。连接到第一条线的扫描线9的移位寄存器单元电路14被图示为移位寄存器单元电路(1)。连接到第二条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路O)。连接到第N条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路(N)。连接到第(N+1)条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路(N+1)。从扫描线驱动电路6连接到第一条线的扫描线9的第一级移位寄存器单元电路14 包括输入CKl信号的CK端子、输入CK2信号的CKB端子、输入处于L电平的VGL信号的VGL 端子、输入STV信号的SET端子、用于输出信号到扫描线9的OUT端子和输入来自下一级移位寄存器单元电路14的OUT端子的信号的RESET端子。连接到第二条线的扫描线9的第二级移位寄存器单元电路14包括输入CKl信号的CKB端子、输入CK2信号的CK端子、输入处于L电平的VGL信号的VGL端子、输入从前一级移位寄存器单元电路14的OUT端子输出的信号的SET端子、用于输出信号到扫描线9的OUT端子和输入来自下一级移位寄存器单元电路14的OUT端子的信号的RESET端子。从前一级移位寄存器单元电路14的OUT端子输出的信号输入到第二级或后级的移位寄存器单元电路14的SET端子。CKl信号和CK2信号分别输入到奇数级的移位寄存器单元电路14的CK端子和CKB端子。CK2信号和CKl信号分别输入到偶数级的移位寄存器单元电路14的CK端子和CKB端子。第二级或后级移位寄存器单元电路14的其它配置与第一级移位寄存器单元电路14的相同。在连接到最后一条线的扫描线9的移位寄存器单元电路14的下一级提供伪(dummy)移位寄存器单元电路 14。作为移位寄存器单元电路14的具体配置，如图3所示，移位寄存器单元电路14由具有由非晶硅形成的活动层并具有相同传导类型(即，N型)的七个N型晶体管(晶体管 Trl、晶体管Tr2、晶体管Tr3、晶体管Tr4、晶体管Tr5、晶体管Tr6和晶体管Tr7)以及两个电容器(电容器Cl和电容器以)组成。晶体管Tr3是本发明的“第一晶体管”的一个示例。 晶体管Trl是本发明的“第二晶体管”的一个示例。晶体管Tr2是本发明的“第三晶体管” 的一个示例。晶体管Trl的源极⑶连接到CK端子，且向其输入脉冲CKl信号(时钟信号)。此外，晶体管Trl的源极⑶连接到电容器Cl的一个电极。晶体管Trl的漏极⑶经由OUT 端子连接到扫描线9 (参见图1)。此外，晶体管Trl的漏极(D)连接到晶体管Tr2的源极(S)、晶体管Tr3的源极(S) 和电容器C2的一个电极。晶体管Trl的栅极(G)连接到晶体管Tr4的栅极(G)、晶体管Tr5 的漏极(D)、晶体管Tr6的源极(S)、晶体管Tr7的源极⑶和电容器C2的另一电极。晶体管Tr2的漏极⑶连接到晶体管Tr4的漏极(D)、晶体管Tr5的源极(S)、晶体管Tr6的漏极⑶和VGL端子。晶体管Tr2的栅极(G)连接到晶体管Tr4的源极⑶、晶体管Tr6的栅极(G)和电容器Cl的另一电极。在第一实施例中，晶体管Tr3的栅极(G)连接到CKB端子且向其输入脉冲CK2信号。晶体管Tr3的漏极(D)连接到CK端子，且向其输入脉冲CKl信号。当将H电平信号输入到晶体管Tr3的栅极(G)时，将L电平信号输入到晶体管Tr3的漏极(D)。当将L电平信号输入到晶体管Tr3的栅极(G)时，将H电平信号输入到晶体管Tr3的漏极(D)。在第一实施例中，当处于H电平的CK2信号输入到晶体管Tr3的栅极(G)且处于L 电平的CKl信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的栅极电压变得高于其沟道的电压。因此，向着晶体管Tr3的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来， 当处于L电平的CK2信号输入到晶体管Tr3的栅极(G)且处于H电平的CKl信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的沟道的电压变得高于其栅极的电压。这导致累积在晶体管Tr3的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管Tr3的栅极绝缘膜侧。晶体管Tr5的栅极(G)连接到RESET端子，且向其输入来自下一级移位寄存器单元电路14的OUT端子的输出信号。晶体管Tr7的漏极⑶和晶体管Tr7的栅极(G)连接到SET端子。STV信号(起动信号)输入到与第一条线的扫描线9连接的移位寄存器单元电路14的SET端子。来自前一级移位寄存器单元电路14的OUT端子的输出信号输入到与第二条线或后续线的扫描线9连接的移位寄存器单元电路14的SET端子。参考图1到图4，以下将描述上述扫描线驱动电路6的操作。首先，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14 (参见图2)中，在图4所示的时间A中，图3所示的L电平STV信号输入到晶体管Tr7的栅极(G)， 因此晶体管Tr7处于截止状态。信号没有输入到与晶体管Tr7的源极( 连接的晶体管 Trl和Tr4的栅极(G)，因此晶体管Trl和Tr4处于截止状态。处于H电平的CKl信号经由电容器Cl输入到晶体管Tr2和Tr6的栅极(G)，因此晶体管Tr2和Tr6处于导通状态。在这时，处于L电平的VGL信号输入到晶体管Tr2和Tr6的漏极(D)。该L电平VGL信号经由晶体管Tr2和OUT端子输出到扫描线9(参见图1)。处于L电平的CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。处于L电平的RESET信号输入到晶体管 Tr5的栅极(G)，因此晶体管Tr5处于截止状态。接近图4所示的时间A的结束，CKl信号从H电平状态变为L电平状态。因此，在时间Al中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Al中，L电平信号输入到晶体管Tr3的栅极(G)和漏极⑶两者。紧接在经过时间Al之后，CK2信号从L 电平状态变为H电平状态。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间B中，图3所示的H电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7处于导通状态。由此，H电平信号经由节点附输入到晶体管Trl的栅极(G)、晶体管Tr4的栅极(G)、晶体管Tr5的漏极⑶、晶体管Tr6的源极⑶和电容器C2 的另一电极。结果，晶体管Trl和晶体管Tr4处于导通状态。此外，节点N2处于L电平电位。电容器C2的另一电极变为H电平并开始充电。此外，在第一实施例中，处于H电平的 CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。另外，处于L电平的CKl信号输入到晶体管Tr3的漏极⑶，以使得L电平CKl信号经由晶体管Tr3和OUT端子输出到扫描线9。处于L电平的VGL信号经由处于导通状态的晶体管Tr4输入到晶体管 Tr2的栅极(G)和晶体管Tr6的栅极(G)。因此，晶体管Tr2和晶体管Tr6处于截止状态。 处于L电平的RESET信号输入到晶体管Tr5，因此晶体管Tr5保持截止状态。接近图4所示的时间B的结束，CK2信号从H电平状态变为L电平状态。因此，在时间Bl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Bl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Bl之后，CKl信号从L 电平状态变为H电平状态，且H电平CKl信号输入到晶体管Tr3的漏极(D)。在这时，L电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。因此，输入到Tr3 的漏极⑶的H电平CKl信号没有经由晶体管Tr3输出到OUT端子。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间C中，图3所示的L电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7处于截止状态。在这时，H电平信号从在上述时间B中充电的电容器 C2放电，且H电平信号输入到晶体管Trl的栅极(G)和晶体管Tr4的栅极(G)。因此，晶体管Trl和晶体管Tr4保持导通状态。处于H电平的CKl信号经由晶体管Trl从OUT端子输出到扫描线9。由此，输出信号驱动在显示单元4的像素3中提供的薄膜晶体管10。此外， 输出到OUT端子的信号输入到下一级移位寄存器单元电路14的SET端子。处于L电平的 VGL信号经由晶体管Tr4和节点N2输入到晶体管Tr2的栅极(G)和晶体管Tr6的栅极(G)， 因此晶体管Tr2和晶体管Tr6保持截止状态。接近图4所示的时间C的结束，CKl信号从H电平状态变为L电平状态。因此，在时间Cl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Cl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Cl之后，CK2信号从L 电平状态变为H电平状态，且L电平CKl信号输入到晶体管Tr3的漏极⑶。在这时，H电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。因此，输入到晶体管Tr3的漏极⑶的L电平CKl信号经由晶体管Tr3输出到OUT端子。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间D中，图3所示的L电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7保持截止状态。处于L电平的CKl信号输入到晶体管Trl的源极⑶。 此外，在第一实施例中，处于H电平的CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。因此，L电平信号经由晶体管Tr3和OUT端子输出到扫描线9。接近图4所示的时间D的结束，CK2信号从H电平状态变为L电平状态。因此，在时间Dl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Dl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Dl之后，CKl信号从L 电平状态变为H电平状态，且H电平CKl信号输入到晶体管Tr3的漏极(D)。在这时，L电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。因此，输入到晶体管Tr3的漏极⑶的H电平信号没有经由晶体管Tr3输出到OUT端子。从用于第二条线(下一级)的移位寄存器单元电路14输出的H电平RESET信号输入到晶体管Tr5的栅极(G)，因此晶体管Tr5处于导通状态。处于L电平的VGL信号经由晶体管Tr5输入到晶体管Trl的栅极(G)、晶体管Tr4的栅极(G)、晶体管Tr6的源极(S) 和晶体管Tr7的源极( 。因此，晶体管Trl和晶体管Tr4处于截止状态。信号没有输入到晶体管Tr2的栅极(G)和晶体管Tr6的栅极(G)，因此这些晶体管处于浮空状态。用于第二条线和后续线的扫描操作的过程与上述用于第一条线的扫描操作的过程相同。在第一实施例中，如上所述，当处于H电平的CK2信号输入到晶体管Tr3的栅极 (G)时，处于L电平的CKl信号输入到晶体管Tr3的漏极(D)。另外，当L电平信号输入到晶体管Tr3的栅极(G)时，H电平信号输入到晶体管Tr3的漏极⑶。由于该特征，当H电平信号输入到晶体管Tr3的栅极(G)且L电平信号输入到晶体管Tr3的漏极⑶时，晶体管Tr3的栅极(G)的电压变得高于其沟道的电压(源极⑶和漏极⑶之间的电压)。因此，向着晶体管Tr3的栅极(G)侧牵引电荷，且电荷累积在栅极绝缘膜侧。另一方面，当L电平信号输入到晶体管Tr3的栅极(G)且将H电平信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的沟道的电压(源极⑶和漏极⑶之间的电压)变得高于其栅极(G)的电压。 因此，累积在晶体管Tr3的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到源极( 或漏极(D) 侧。这允许电荷更不容易累积在晶体管Tr3的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Tr3的阈值电压的移位。结果，抑制了晶体管Tr3的恶化，这可以延长扫描线驱动电路6的寿命。此外，在第一实施例中，如上所述，在经过一时段之后，CKl信号和CK2信号之一从 L电平切换到H电平，在该时段期间，输入到晶体管Tr3的漏极(D)的CKl信号和输入到晶体管Tr3的栅极(G)的CK2信号两者都处于L电平。由于该特征，CKl信号和CK2信号之一在将晶体管Tr3确实地设置为截止状态之后从L电平变为H电平。这可以抑制在将晶体管Tr3设置为截止状态之前输出H电平信号。另外，在第一实施例中，如上所述，晶体管Trl的漏极(D)连接到晶体管Tr3的源极(S)，并形成移位寄存器单元电路14的输出端子(OUT)，且移位寄存器单元电路14的输出端子(OUT)连接到移位寄存器单元电路14的下一级的输入端子。这允许电荷更不容易累积在晶体管Trl和Tr3的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Trl和Tr3的阈值电压的移位。由此，可以将信号确实地输出到扫描线9。此外，在第一实施例中，如上所述，具体地说，如果晶体管Trl到Tr7是具有由非晶硅形成的活动层的η传导类型晶体管(其易于性能恶化)，则由于可以抑制性能恶化而可以延长移位寄存器单元电路14的寿命。(第二实施例)
参考图5，以下将描述本发明的第二实施例。在提供有根据该第二实施例的扫描线驱动电路6a的液晶显示装置IOOa中，不同于脉冲CK2信号(时钟信号)仅输入到晶体管 Tr3的栅极的上述第一实施例，除晶体管Tr3之外，脉冲CK2信号(时钟信号)还输入到晶体管Trl2的漏极(D)。在提供有根据该第二实施例的扫描线驱动电路6a的液晶显示装置IOOa中，如图5 所示，扫描线驱动电路14a由具有由非晶硅形成的活动层(activelayer)并具有相同传导类型(即，η型)的七个η型晶体管(晶体管Trl、晶体管Tr2、晶体管Tr3、晶体管Tr4、晶体管Tr5、晶体管Tr6和晶体管Tr7)以及两个电容器(电容器Cl和电容器以)组成。液晶显示装置IOOa是本发明的“电光装置”的一个示例。晶体管Trl2是本发明的“第三晶体管”的一个示例。电容器Cl是本发明的“电容器”的一个示例。晶体管Trl2的漏极(D)连接到CKB端子且向其输入脉冲CK2信号。晶体管Trl6 的漏极(D)连接到CKB端子且向其输入脉冲CK2信号。输入到晶体管Trl2和Trl6的漏极 (D)的CK2信号是与输入到晶体管Tr3的栅极(G)的CK2信号相同的信号。输入到晶体管 Tr3的漏极⑶的CKl信号经由电容器Cl输入到晶体管Trl2和Trl6的栅极(G)。因为当输入到晶体管Trl2和Trl6的栅极(G)的CKl信号从L电平变为H电平时，在电容器Cl的电容以及晶体管Trl2和Trl6的栅极(G)之中划分电荷，所以小于输入到晶体管Tr3的漏极(D)的信号的信号输入到晶体管Trl2和Trl6的栅极。此外，在第二实施例中，当处于H电平的CKl信号输入到晶体管Trl2和Trl6的栅极(G)时，处于L电平的CK2信号输入到晶体管Trl2和Trl6的漏极(D)。另外，当处于L 电平的CKl信号输入到晶体管Trl2和Trl6的栅极(G)时，处于H电平的CK2信号输入到晶体管Trl2和Trl6的漏极(D)。当H电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且L电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)时，晶体管Trl2和Trl6的栅极(G)的电压变得高于其沟道的电压。因此，向着晶体管Trl2和Trl6的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来，当L电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且H电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)时，晶体管Trl2和Trl6的沟道的电压变得高于其栅极的电压。由此，不同于H电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且L电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)的情况，累积在晶体管Trl2和Trl6的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管 Trl2和Trl6的栅极绝缘膜侧。第二实施例的其它配置和操作与上述第一实施例的相同。在第二实施例中，如上所述，在多级移位寄存器单元电路14a的每一个中，当H电平信号经由电容器Cl输入到晶体管Trl2和Trie的栅极(G)时，L电平信号输入到晶体管 Trl2和Trl6的漏极(D)。另外，当L电平信号经由电容器Cl输入到晶体管Trl2和Trl6 的栅极(G)时，H电平信号输入到晶体管Trl2和Trl6的漏极(D)。除晶体管Trl和Tr3的栅极绝缘膜侧之外，这还允许电荷更不容易地累积在晶体管Trl2的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Trl2的阈值电压的移位。因此，可以抑制晶体管Trl、晶体管Tr3和晶体管Trl2的阈值电压的移位。此外，在第二实施例中，如上所述，与输入到晶体管Tr3的漏极⑶的信号相同的信号经由电容器Cl输入到晶体管Trl2的栅极(G)。因此，不需要另外准备用于抑制晶体管Trl2的阈值电压的移位的信号，这可以抑制电路配置的复杂度的增加。第二实施例的其它有益效果与上述第一实施例的相同。(第三实施例)参考图6，以下将描述本发明的第三实施例。不同于移位寄存器单元电路由七个晶体管构成的上述第一实施例，提供有根据第三实施例的扫描线驱动电路6b的液晶显示装置IOOb包括由四个晶体管构成的移位寄存器单元电路。在提供有根据第三实施例的扫描线驱动电路6b的液晶显示装置IOOb中，如图6 所示，移位寄存器单元电路14b由具有由非晶硅形成的活动层并具有相同传导类型(即，η 型)的四个η型晶体管(晶体管Tr21、晶体管Tr22、晶体管Tr23和晶体管Tr24)和一个电容器C21组成。液晶显示装置IOOb是本发明的“电光装置”的一个示例。晶体管Tr22是本发明的“第一晶体管”的一个示例。晶体管1^21是本发明的“第二晶体管”的一个示例。晶体管Tr21的源极⑶连接到CK端子且向其输入脉冲CKl信号。晶体管Tr21的漏极(D)连接到电容器C21的一个电极、OUT端子和晶体管Tr22的源极( 。晶体管Tr21
的栅极(G)连接到电容器C21的另一电极、晶体管Tr23的源极⑶和晶体管的源极 ⑶。此外，在第三实施例中，晶体管Tr22的栅极(G)连接到CKB端子且向其输入脉冲 CK2信号。晶体管Tr22的漏极(D)连接到CK端子且向其输入脉冲CKl信号。CKl信号和 CK2信号是基本上彼此反相的脉冲信号。当处于H电平的CK2信号输入到晶体管Tr22的栅极(G)且处于L电平的CKl信号输入到晶体管Tr22的漏极(D)时，晶体管Tr22的栅极(G)的电压变得高于其沟道的电压。因此，向着晶体管Tr22的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来，当处于L电平的CK2信号输入到晶体管Tr22的栅极(G)且处于H电平的CKl信号输入到晶体管Tr22的漏极(D)时，晶体管Tr22的沟道的电压变得高于其栅极的电压。这导致累积在晶体管Tr22的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管Tr22的栅极绝缘膜侧。晶体管Tr23的漏极⑶和栅极(G)连接到SET端子(STV端子)并输入SET信号 (STV信号)。晶体管的漏极⑶连接到VGL端子，L电平信号输入到该VGL端子。晶体管的栅极(G)连接到RESET端子，且输入来自下一级的移位寄存器单元电路14b的 OUT端子的输出信号。第三实施例的其它配置和操作与上述第一实施例的相同。(应用示例)图7到图9是用于解释采用分别提供有根据本发明的上述实施例的扫描线驱动电路6、6a和6b的液晶显示装置IOOUOOa和IOOb的电子设备的第一示例到第三示例的图。 参考图7到图9，以下将描述采用根据本发明实施例的液晶显示装置IOOUOOa和IOOb的电
子设备。如图7到图9所示，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于作为第一示例的个人计算机(PC) 200、作为第二示例的蜂窝电话300、作为第三示例的信息便携式终端(个人数字助理(PDA))400等。在图7的第一示例的PC 200中，提供有根据本发明实施例的扫描线驱动电路6、 6a和6b的液晶显示装置100、IOOa和IOOb可以用于比如键盘之类的输入单元210、显示屏幕220等。在图8的第二示例的蜂窝电话300中，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于显示屏幕310。在图9的第三示例的信息便携式终端400中，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于显示屏幕410。在本说明书中公开的实施例应被认为是示例且在所有方面不限制实体。本发明的范围不由上述具体实施方式
而是由权利要求的范围所指示，且包含在等效于权利要求的范围并在权利要求的范围内的意义上的所有改变。例如，上述第一到第三实施例涉及到液晶显示装置的应用。但是，本发明不限于液晶显示装置。例如，本发明可以应用于液晶显示装置之外的显示装置。此外，在上述第一到第三实施例中，作为示例，移位寄存器单元电路由七个晶体管和由四个晶体管构成。但是，本发明不限于此。在本发明中，移位寄存器单元电路可以由数目在七个和四个以外的晶体管构成。另外，在上述第一到第三实施例中，作为示例，H电平信号和L电平信号以连续方式交替地输入到晶体管的栅极(G)和漏极(D)。但是，本发明不限于此。例如，可以将H电平信号和L电平信号每次一个信号地输入到晶体管的栅极(G)和漏极(D)。此外，在上述第一到第三实施例中，作为示例，H电平信号和L电平信号输入到晶体管的栅极(G)和漏极(D)。但是，本发明不限于此。例如，H电平信号和L电平信号可以输入到晶体管的栅极(G)和源极(S)。此外，在上述第一到第三实施例中，将应用了具有由非晶硅形成的活动层的晶体管的扫描线驱动电路示为本发明的扫描线驱动电路的一个示例。但是，本发明不限于此。例如，具有由低温多晶硅(LTPS)或高温多晶硅(HTPS)形成的活动层的晶体管可以应用于扫描线驱动电路。本申请包括与2010年2月沈日在日本专利局提交的日本优先权专利申请JP 2010-041673中公开的主题相关的主题，将其全部内容通过引用完全包括于此。
权利要求
1.一种移位寄存器，包括多级移位寄存器单元电路，其中所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一。
2.如权利要求1所述的移位寄存器，其中所述第一时钟信号和第二时钟信号之一在经过一时段之后从L电平变为H电平，在该时段期间，输入到所述第一晶体管的源极和漏极之一的第一时钟信号和输入到所述第一晶体管的栅极的第二时钟信号两者都处于L电平。
3.如权利要求1所述的移位寄存器，其中所述多级移位寄存器单元电路中的每一个包括第二晶体管，其具有源极和漏极，其中所述第一时钟信号输入该源极和漏极之一，所述第二晶体管的源极和漏极中的另一个连接到所述第一晶体管的源极和漏极中的另一个，并形成所述移位寄存器单元电路的输出端子，和所述移位寄存器单元电路的输出端子连接到下一级移位寄存器单元电路的输入端子。
4.如权利要求3所述的移位寄存器，其中所述多级移位寄存器单元电路中的每一个包括电容器和第三晶体管，将与输入到所述第一晶体管的源极和漏极之一的信号相同的信号输入到该电容器的一个电极，且所述第三晶体管的栅极连接到该电容器的另一电极，和当处于H电平的信号经由电容器输入到第三晶体管的栅极时，处于L电平的信号输入第三晶体管的源极和漏极之一，且当处于L电平的信号经由电容器输入到第三晶体管的栅极时，处于H电平的信号输入到第三晶体管的源极和漏极之一。
5.如权利要求4所述的移位寄存器，其中与输入到第一晶体管的栅极的信号相同的信号输入到所述第三晶体管的源极和漏极之一，和与输入到第一晶体管的源极和漏极之一的信号相同的信号经由所述电容器输入到所述第三晶体管的栅极。
6.如权利要求3所述的移位寄存器，其中所述第一和第二晶体管每个都具有由非晶硅形成的活动层。
7.如权利要求3所述的移位寄存器，其中所述第一和第二晶体管是相同传导类型的晶体管。
8.一种扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路包括移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
9.一种电光装置，包括扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路具有移位寄存器，所述移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
10.一种电子设备，包括电光装置，包括扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路具有移位寄存器，所述移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
全文摘要
提供了移位寄存器、扫描线驱动电路、电光装置和电子设备。在这里公开了包括多级移位寄存器单元电路的移位寄存器。多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极(第一时钟信号输入到该源极和漏极之一)以及栅极(通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极)。当处于H电平和L电平中之一的第二时钟信号输入到第一晶体管的栅极时，处于H电平和L电平中的另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。
文档编号G09G3/36GK102169675SQ20111004198
公开日2011年8月31日 申请日期2011年2月21日 优先权日2010年2月26日
发明者古河雅行, 平林幸哉 申请人:索尼公司
技术领域：
本发明涉及移位寄存器、扫描线驱动电路、电光装置和电子设备，且具体地说涉及每个都具有晶体管的移位寄存器、扫描线驱动电路、电光装置和电子设备。
背景技术：
作为现有技术，已知每个都具有晶体管的移位寄存器、扫描线驱动电路、 电光装置和电子设备(例如参考日本专利特开No. Hei 7-182891和日本专利特开 No. 2006-351171 (在下文中，专利文件1和2))。专利文件1和2每个都公开了包括晶体管的移位寄存器，该晶体管具有源极和漏极(该源极和漏极之一固定在L电平电位)且通过将H电平信号和L电平信号交替输入到其栅极而在导通状态和截止状态之间切换。
发明内容
但是，在专利文件1和2中描述的移位寄存器中，与输入到晶体管的源极和漏极之一的信号(L电平信号)相同电位的信号或H电平信号输入到晶体管的栅极。如果将H电平信号输入到晶体管的栅极，则向着栅极侧牵引电荷且电荷在栅极绝缘膜侧累积。因此，晶体管的阈值电压向着H电平侧电位移位，这引起尽管将H电平信号输入到晶体管的栅极，但是它也不进入导通状态的不便。这导致归因于由于该阈值电压的变化引起的晶体管的恶化， 而移位寄存器的寿命缩短的问题。本发明需要提供通过抑制晶体管的恶化而允许具有更长寿命的移位寄存器、扫描线驱动电路、电光装置和电子设备。根据本发明的第一实施例，提供了包括多级移位寄存器单元电路的移位寄存器。 多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极(第一时钟信号输入到该源极和漏极之一)以及栅极(通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极)。当在H电平和L电平之一的第二时钟信号输入到第一晶体管的栅极时，在 H电平和L电平另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。在根据第一实施例的移位寄存器中，如上所述，当在H电平和L电平之一的第二时钟信号输入到第一晶体管的栅极时，在H电平和L电平另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。由于该特征，当H电平信号输入到第一晶体管的栅极且L电平信号输入到第一晶体管的源极和漏极之一时，第一晶体管的栅极的电压变得高于其沟道的电压(源极和漏极之间的电压。因此，向着第一晶体管的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。另一方面，当L电平信号输入到第一晶体管的栅极且H电平信号输入到第一晶体管的源极和漏极之一时，第一晶体管的沟道的电压(源极和漏极之间的电压)变得高于其栅极的电压。因此，在第一晶体管的栅极绝缘膜侧累积的电荷从栅极绝缘膜侧移动到源极或漏极侧。这允许电荷更不容易累积在第一晶体管的栅极绝缘膜侧，因此可抑制归因于电荷在栅极绝缘膜侧的累积的第一晶体管的阈值电压的移位。结果，抑制第一晶体管的恶化，这可以延长移位寄存器的寿命。在根据第一实施例的移位寄存器中，优选地是，第一时钟信号和第二时钟信号之一在经过一时段之后从L电平变为H电平，在该时段期间，输入第一晶体管的源极和漏极之一的第一时钟信号和输入到第一晶体管的栅极的第二时钟信号两者都处于L电平。如果采用这种配置，第一时钟信号和第二时钟信号之一在将第一晶体管确实地设置为截止状态之后从L电平变为H电平。这可以抑制在将第一晶体管设置为截止状态之前输出H电平信号。在根据第一实施例的移位寄存器中，优选地采用以下配置。具体地说，多级移位寄存器单元电路中的每一个包括第二晶体管，其具有源极和漏极(第一时钟信号输入该源极和漏极之一)。此外，第二晶体管的源极和漏极中的另一个连接到第一晶体管的源极和漏极中的另一个，并形成移位寄存器单元电路的输出端子。另外，移位寄存器单元电路的输出端子连接到移位寄存器单元电路的下一级的输入端子。采用这种配置允许电荷更不容易累积在第一和第二晶体管的栅极绝缘膜侧，且因此可以抑制归因于电荷在栅极绝缘膜侧的累积的第一和第二晶体管的阈值电压的移位。由此，可以将信号确实地输出到扫描线。在该情况下，优选地采用以下配置。具体地说，多级移位寄存器单元电路中的每一个包括电容器和第三晶体管，将与输入到第一晶体管的源极和漏极之一的信号相同的信号输入到该电容器的一个电极，且第三晶体管的栅极连接到该电容器的另一电极。此外，当处于H电平的信号经由电容器输入到第三晶体管的栅极时，处于L电平的信号输入第三晶体管的源极和漏极之一，且当处于L电平的信号经由电容器输入到第三晶体管的栅极时，处于H电平的信号输入到第三晶体管的源极和漏极之一。采用这种配置允许除第一和第二晶体管的栅极绝缘膜侧之外，电荷也更不容易累积在第三晶体管的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的第三晶体管的阈值电压的移位。因此，可以抑制第一、第二和第三晶体管的阈值电压的移位。在包括上述第三晶体管的移位寄存器中，优选地将与输入到第一晶体管的栅极的信号相同的信号输入到第三晶体管的源极和漏极之一，且将与输入到第一晶体管的源极和漏极之一的信号相同的信号经由电容器输入到第三晶体管的栅极。如果采用这种配置，不需要另外准备用于抑制第三晶体管的阈值电压的移位的信号，这可以抑制电路配置的复杂度的增加。在包括上述第二晶体管的移位寄存器中，优选地第一和第二晶体管每个都具有由非晶硅形成的活动层。采用这种配置可以抑制具有由非晶硅形成的活动层的晶体管(其易于性能恶化)的性能的恶化，因此可以延长移位寄存器的寿命。在包括上述第二晶体管的移位寄存器中，优选地第一和第二晶体管是相同传导类型的晶体管。采用这种配置可以抑制相同传导类型的晶体管的性能的恶化，因此可以延长移位寄存器的寿命。根据本发明的第二实施例，提供了扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且连接到扫描线。扫描线驱动电路包括具有上述配置的移位寄存器。移位寄存器单元电路的输出端子连接到扫描线。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的移位寄存器的扫描线驱动电路。根据本发明的第三实施例，提供了包括具有上述配置的扫描线驱动电路的电光装置。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的扫描线驱动电路的电光装置。根据本发明的第四实施例，提供了包括具有上述配置的电光装置的电子设备。采用这种配置可以获得包括允许通过抑制晶体管的恶化而具有更长寿命的电光装置的电子设备。
图1是根据本发明第一实施例的液晶显示装置的平面图；图2是根据本发明第一实施例的扫描线驱动电路的框图；图3是根据本发明第一实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图4是用于解释根据本发明第一实施例的扫描线驱动电路的操作的时序图；图5是根据本发明第二实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图6是根据本发明第三实施例的扫描线驱动电路中的移位寄存器单元电路的等效电路图；图7是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第一示例的图；图8是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第二示例的图；和图9是用于解释采用根据本发明第一到第三实施例的液晶显示装置中任意一个的电子设备的第三示例的图。
具体实施例方式以下将基于附图描述本发明的实施例。(第一实施例)参考图1到图4，以下将描述根据本发明第一实施例的液晶显示装置100的配置。 第一实施例的描述涉及将本发明的扫描线驱动电路6应用于液晶显示装置100的示例。液晶显示装置100是本发明的“电光装置”的一个示例。如图1所示，本发明的第一实施例的液晶显示装置100包括放置得彼此相对的TFT 衬底1和相对衬底2、包括多个像素3的显示单元4、用于驱动液晶显示装置100的驱动 IC(集成电路)5、在TFT衬底1的表面上提供的扫描线驱动电路6和输出各种信号到驱动 IC 5的柔性印刷电路(FPC) 7。显示单元4包括沿着Y方向延伸的多条数据线8和提供成基本上垂直于数据线8 的、沿着X方向延伸的多条扫描线9。多条扫描线9连接到扫描线驱动电路6。在TFT衬底 1的Y方向上并列设置多条扫描线9，且在从Yl方向侧朝着Y2方向侧的方向上以第一条线、 第二条线、……、第N条线和第(N+1)条线的次序排列。在扫描线9和数据线8的交叉点处的区域中提供像素3。在像素3中，提供用于切换的薄膜晶体管10。薄膜晶体管10是本发明的“开关元件”的一个示例。薄膜晶体管10的源极(S)连接到数据线8，且薄膜晶体管10的栅极(G)连接到扫描线9。薄膜晶体管10 的漏极⑶连接到像素电极11。提供相对电极13以与像素电机11相对，其中中间是液晶层12。配置驱动IC 5从而产生处于L电平的VGL信号、STV信号(启动信号)、CK1信号和基本上作为CKl信号的反相信号的CK2信号，并输出这些信号到扫描线驱动电路6。CKl 信号是用于形成扫描线驱动电路6的输出信号并移位该输出信号的脉冲时钟信号。CK2信号也是用于移位输出信号的时钟信号。CKl信号是本发明的“第一时钟信号”的一个示例， 且CK2信号是本发明的“第二时钟信号”的一个示例。处于H电平的信号(H电平信号)是较高电位侧的信号且例如是+15V的信号。处于L电平的信号(L电平信号)是较低电位侧的信号且例如是-IOV的信号。作为基本上反相的信号的CK2信号例如是其相位从CKl信号的相位反转的信号，且例如是基本上关于CKl信号具有反相关系的信号，如要在之后描述的图4所示的那样。但是，CK2信号包括使得存在CKl信号和CK2信号两者都处于L电平的时段的信号分量。两个信号都处于L电平的该时段等于或短于一个周期的大约10%。如图2所示，扫描线驱动电路6包括多级移位寄存器单元电路14。移位寄存器单元电路14具有从OUT端子输出信号并将信号顺序地传送到下一级移位寄存器单元电路14 的功能。移位寄存器单元电路14从作为扫描线驱动电路6的输出端子的OUT端子输出CKl 信号或CK2信号到扫描线9。多个移位寄存器单元电路14分别连接到扫描线9的第一条线、第二条线、……、第N条线和第(N+1)条线。连接到第一条线的扫描线9的移位寄存器单元电路14被图示为移位寄存器单元电路(1)。连接到第二条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路O)。连接到第N条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路(N)。连接到第(N+1)条线的扫描线9的移位寄存器单元电路14被表示为移位寄存器单元电路(N+1)。从扫描线驱动电路6连接到第一条线的扫描线9的第一级移位寄存器单元电路14 包括输入CKl信号的CK端子、输入CK2信号的CKB端子、输入处于L电平的VGL信号的VGL 端子、输入STV信号的SET端子、用于输出信号到扫描线9的OUT端子和输入来自下一级移位寄存器单元电路14的OUT端子的信号的RESET端子。连接到第二条线的扫描线9的第二级移位寄存器单元电路14包括输入CKl信号的CKB端子、输入CK2信号的CK端子、输入处于L电平的VGL信号的VGL端子、输入从前一级移位寄存器单元电路14的OUT端子输出的信号的SET端子、用于输出信号到扫描线9的OUT端子和输入来自下一级移位寄存器单元电路14的OUT端子的信号的RESET端子。从前一级移位寄存器单元电路14的OUT端子输出的信号输入到第二级或后级的移位寄存器单元电路14的SET端子。CKl信号和CK2信号分别输入到奇数级的移位寄存器单元电路14的CK端子和CKB端子。CK2信号和CKl信号分别输入到偶数级的移位寄存器单元电路14的CK端子和CKB端子。第二级或后级移位寄存器单元电路14的其它配置与第一级移位寄存器单元电路14的相同。在连接到最后一条线的扫描线9的移位寄存器单元电路14的下一级提供伪(dummy)移位寄存器单元电路 14。作为移位寄存器单元电路14的具体配置，如图3所示，移位寄存器单元电路14由具有由非晶硅形成的活动层并具有相同传导类型(即，N型)的七个N型晶体管(晶体管 Trl、晶体管Tr2、晶体管Tr3、晶体管Tr4、晶体管Tr5、晶体管Tr6和晶体管Tr7)以及两个电容器(电容器Cl和电容器以)组成。晶体管Tr3是本发明的“第一晶体管”的一个示例。 晶体管Trl是本发明的“第二晶体管”的一个示例。晶体管Tr2是本发明的“第三晶体管” 的一个示例。晶体管Trl的源极⑶连接到CK端子，且向其输入脉冲CKl信号(时钟信号)。此外，晶体管Trl的源极⑶连接到电容器Cl的一个电极。晶体管Trl的漏极⑶经由OUT 端子连接到扫描线9 (参见图1)。此外，晶体管Trl的漏极(D)连接到晶体管Tr2的源极(S)、晶体管Tr3的源极(S) 和电容器C2的一个电极。晶体管Trl的栅极(G)连接到晶体管Tr4的栅极(G)、晶体管Tr5 的漏极(D)、晶体管Tr6的源极(S)、晶体管Tr7的源极⑶和电容器C2的另一电极。晶体管Tr2的漏极⑶连接到晶体管Tr4的漏极(D)、晶体管Tr5的源极(S)、晶体管Tr6的漏极⑶和VGL端子。晶体管Tr2的栅极(G)连接到晶体管Tr4的源极⑶、晶体管Tr6的栅极(G)和电容器Cl的另一电极。在第一实施例中，晶体管Tr3的栅极(G)连接到CKB端子且向其输入脉冲CK2信号。晶体管Tr3的漏极(D)连接到CK端子，且向其输入脉冲CKl信号。当将H电平信号输入到晶体管Tr3的栅极(G)时，将L电平信号输入到晶体管Tr3的漏极(D)。当将L电平信号输入到晶体管Tr3的栅极(G)时，将H电平信号输入到晶体管Tr3的漏极(D)。在第一实施例中，当处于H电平的CK2信号输入到晶体管Tr3的栅极(G)且处于L 电平的CKl信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的栅极电压变得高于其沟道的电压。因此，向着晶体管Tr3的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来， 当处于L电平的CK2信号输入到晶体管Tr3的栅极(G)且处于H电平的CKl信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的沟道的电压变得高于其栅极的电压。这导致累积在晶体管Tr3的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管Tr3的栅极绝缘膜侧。晶体管Tr5的栅极(G)连接到RESET端子，且向其输入来自下一级移位寄存器单元电路14的OUT端子的输出信号。晶体管Tr7的漏极⑶和晶体管Tr7的栅极(G)连接到SET端子。STV信号(起动信号)输入到与第一条线的扫描线9连接的移位寄存器单元电路14的SET端子。来自前一级移位寄存器单元电路14的OUT端子的输出信号输入到与第二条线或后续线的扫描线9连接的移位寄存器单元电路14的SET端子。参考图1到图4，以下将描述上述扫描线驱动电路6的操作。首先，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14 (参见图2)中，在图4所示的时间A中，图3所示的L电平STV信号输入到晶体管Tr7的栅极(G)， 因此晶体管Tr7处于截止状态。信号没有输入到与晶体管Tr7的源极( 连接的晶体管 Trl和Tr4的栅极(G)，因此晶体管Trl和Tr4处于截止状态。处于H电平的CKl信号经由电容器Cl输入到晶体管Tr2和Tr6的栅极(G)，因此晶体管Tr2和Tr6处于导通状态。在这时，处于L电平的VGL信号输入到晶体管Tr2和Tr6的漏极(D)。该L电平VGL信号经由晶体管Tr2和OUT端子输出到扫描线9(参见图1)。处于L电平的CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。处于L电平的RESET信号输入到晶体管 Tr5的栅极(G)，因此晶体管Tr5处于截止状态。接近图4所示的时间A的结束，CKl信号从H电平状态变为L电平状态。因此，在时间Al中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Al中，L电平信号输入到晶体管Tr3的栅极(G)和漏极⑶两者。紧接在经过时间Al之后，CK2信号从L 电平状态变为H电平状态。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间B中，图3所示的H电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7处于导通状态。由此，H电平信号经由节点附输入到晶体管Trl的栅极(G)、晶体管Tr4的栅极(G)、晶体管Tr5的漏极⑶、晶体管Tr6的源极⑶和电容器C2 的另一电极。结果，晶体管Trl和晶体管Tr4处于导通状态。此外，节点N2处于L电平电位。电容器C2的另一电极变为H电平并开始充电。此外，在第一实施例中，处于H电平的 CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。另外，处于L电平的CKl信号输入到晶体管Tr3的漏极⑶，以使得L电平CKl信号经由晶体管Tr3和OUT端子输出到扫描线9。处于L电平的VGL信号经由处于导通状态的晶体管Tr4输入到晶体管 Tr2的栅极(G)和晶体管Tr6的栅极(G)。因此，晶体管Tr2和晶体管Tr6处于截止状态。 处于L电平的RESET信号输入到晶体管Tr5，因此晶体管Tr5保持截止状态。接近图4所示的时间B的结束，CK2信号从H电平状态变为L电平状态。因此，在时间Bl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Bl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Bl之后，CKl信号从L 电平状态变为H电平状态，且H电平CKl信号输入到晶体管Tr3的漏极(D)。在这时，L电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。因此，输入到Tr3 的漏极⑶的H电平CKl信号没有经由晶体管Tr3输出到OUT端子。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间C中，图3所示的L电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7处于截止状态。在这时，H电平信号从在上述时间B中充电的电容器 C2放电，且H电平信号输入到晶体管Trl的栅极(G)和晶体管Tr4的栅极(G)。因此，晶体管Trl和晶体管Tr4保持导通状态。处于H电平的CKl信号经由晶体管Trl从OUT端子输出到扫描线9。由此，输出信号驱动在显示单元4的像素3中提供的薄膜晶体管10。此外， 输出到OUT端子的信号输入到下一级移位寄存器单元电路14的SET端子。处于L电平的 VGL信号经由晶体管Tr4和节点N2输入到晶体管Tr2的栅极(G)和晶体管Tr6的栅极(G)， 因此晶体管Tr2和晶体管Tr6保持截止状态。接近图4所示的时间C的结束，CKl信号从H电平状态变为L电平状态。因此，在时间Cl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Cl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Cl之后，CK2信号从L 电平状态变为H电平状态，且L电平CKl信号输入到晶体管Tr3的漏极⑶。在这时，H电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。因此，输入到晶体管Tr3的漏极⑶的L电平CKl信号经由晶体管Tr3输出到OUT端子。接下来，在用于来自扫描线驱动电路6的第一条线的移位寄存器单元电路14(参见图2)中，在图4所示的时间D中，图3所示的L电平STV信号输入到晶体管Tr7的栅极 (G)，因此晶体管Tr7保持截止状态。处于L电平的CKl信号输入到晶体管Trl的源极⑶。 此外，在第一实施例中，处于H电平的CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于导通状态。因此，L电平信号经由晶体管Tr3和OUT端子输出到扫描线9。接近图4所示的时间D的结束，CK2信号从H电平状态变为L电平状态。因此，在时间Dl中，CKl信号和CK2信号两者都处于L电平状态。也就是说，在时间Dl中，L电平信号输入到晶体管Tr3的栅极(G)和漏极(D)两者。紧接在经过时间Dl之后，CKl信号从L 电平状态变为H电平状态，且H电平CKl信号输入到晶体管Tr3的漏极(D)。在这时，L电平CK2信号输入到晶体管Tr3的栅极(G)，因此晶体管Tr3处于截止状态。因此，输入到晶体管Tr3的漏极⑶的H电平信号没有经由晶体管Tr3输出到OUT端子。从用于第二条线(下一级)的移位寄存器单元电路14输出的H电平RESET信号输入到晶体管Tr5的栅极(G)，因此晶体管Tr5处于导通状态。处于L电平的VGL信号经由晶体管Tr5输入到晶体管Trl的栅极(G)、晶体管Tr4的栅极(G)、晶体管Tr6的源极(S) 和晶体管Tr7的源极( 。因此，晶体管Trl和晶体管Tr4处于截止状态。信号没有输入到晶体管Tr2的栅极(G)和晶体管Tr6的栅极(G)，因此这些晶体管处于浮空状态。用于第二条线和后续线的扫描操作的过程与上述用于第一条线的扫描操作的过程相同。在第一实施例中，如上所述，当处于H电平的CK2信号输入到晶体管Tr3的栅极 (G)时，处于L电平的CKl信号输入到晶体管Tr3的漏极(D)。另外，当L电平信号输入到晶体管Tr3的栅极(G)时，H电平信号输入到晶体管Tr3的漏极⑶。由于该特征，当H电平信号输入到晶体管Tr3的栅极(G)且L电平信号输入到晶体管Tr3的漏极⑶时，晶体管Tr3的栅极(G)的电压变得高于其沟道的电压(源极⑶和漏极⑶之间的电压)。因此，向着晶体管Tr3的栅极(G)侧牵引电荷，且电荷累积在栅极绝缘膜侧。另一方面，当L电平信号输入到晶体管Tr3的栅极(G)且将H电平信号输入到晶体管Tr3的漏极(D)时，晶体管Tr3的沟道的电压(源极⑶和漏极⑶之间的电压)变得高于其栅极(G)的电压。 因此，累积在晶体管Tr3的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到源极( 或漏极(D) 侧。这允许电荷更不容易累积在晶体管Tr3的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Tr3的阈值电压的移位。结果，抑制了晶体管Tr3的恶化，这可以延长扫描线驱动电路6的寿命。此外，在第一实施例中，如上所述，在经过一时段之后，CKl信号和CK2信号之一从 L电平切换到H电平，在该时段期间，输入到晶体管Tr3的漏极(D)的CKl信号和输入到晶体管Tr3的栅极(G)的CK2信号两者都处于L电平。由于该特征，CKl信号和CK2信号之一在将晶体管Tr3确实地设置为截止状态之后从L电平变为H电平。这可以抑制在将晶体管Tr3设置为截止状态之前输出H电平信号。另外，在第一实施例中，如上所述，晶体管Trl的漏极(D)连接到晶体管Tr3的源极(S)，并形成移位寄存器单元电路14的输出端子(OUT)，且移位寄存器单元电路14的输出端子(OUT)连接到移位寄存器单元电路14的下一级的输入端子。这允许电荷更不容易累积在晶体管Trl和Tr3的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Trl和Tr3的阈值电压的移位。由此，可以将信号确实地输出到扫描线9。此外，在第一实施例中，如上所述，具体地说，如果晶体管Trl到Tr7是具有由非晶硅形成的活动层的η传导类型晶体管(其易于性能恶化)，则由于可以抑制性能恶化而可以延长移位寄存器单元电路14的寿命。(第二实施例)
参考图5，以下将描述本发明的第二实施例。在提供有根据该第二实施例的扫描线驱动电路6a的液晶显示装置IOOa中，不同于脉冲CK2信号(时钟信号)仅输入到晶体管 Tr3的栅极的上述第一实施例，除晶体管Tr3之外，脉冲CK2信号(时钟信号)还输入到晶体管Trl2的漏极(D)。在提供有根据该第二实施例的扫描线驱动电路6a的液晶显示装置IOOa中，如图5 所示，扫描线驱动电路14a由具有由非晶硅形成的活动层(activelayer)并具有相同传导类型(即，η型)的七个η型晶体管(晶体管Trl、晶体管Tr2、晶体管Tr3、晶体管Tr4、晶体管Tr5、晶体管Tr6和晶体管Tr7)以及两个电容器(电容器Cl和电容器以)组成。液晶显示装置IOOa是本发明的“电光装置”的一个示例。晶体管Trl2是本发明的“第三晶体管”的一个示例。电容器Cl是本发明的“电容器”的一个示例。晶体管Trl2的漏极(D)连接到CKB端子且向其输入脉冲CK2信号。晶体管Trl6 的漏极(D)连接到CKB端子且向其输入脉冲CK2信号。输入到晶体管Trl2和Trl6的漏极 (D)的CK2信号是与输入到晶体管Tr3的栅极(G)的CK2信号相同的信号。输入到晶体管 Tr3的漏极⑶的CKl信号经由电容器Cl输入到晶体管Trl2和Trl6的栅极(G)。因为当输入到晶体管Trl2和Trl6的栅极(G)的CKl信号从L电平变为H电平时，在电容器Cl的电容以及晶体管Trl2和Trl6的栅极(G)之中划分电荷，所以小于输入到晶体管Tr3的漏极(D)的信号的信号输入到晶体管Trl2和Trl6的栅极。此外，在第二实施例中，当处于H电平的CKl信号输入到晶体管Trl2和Trl6的栅极(G)时，处于L电平的CK2信号输入到晶体管Trl2和Trl6的漏极(D)。另外，当处于L 电平的CKl信号输入到晶体管Trl2和Trl6的栅极(G)时，处于H电平的CK2信号输入到晶体管Trl2和Trl6的漏极(D)。当H电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且L电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)时，晶体管Trl2和Trl6的栅极(G)的电压变得高于其沟道的电压。因此，向着晶体管Trl2和Trl6的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来，当L电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且H电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)时，晶体管Trl2和Trl6的沟道的电压变得高于其栅极的电压。由此，不同于H电平CKl信号输入到晶体管Trl2和Trl6的栅极(G)且L电平CK2信号输入到晶体管Trl2和Trl6的漏极(D)的情况，累积在晶体管Trl2和Trl6的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管 Trl2和Trl6的栅极绝缘膜侧。第二实施例的其它配置和操作与上述第一实施例的相同。在第二实施例中，如上所述，在多级移位寄存器单元电路14a的每一个中，当H电平信号经由电容器Cl输入到晶体管Trl2和Trie的栅极(G)时，L电平信号输入到晶体管 Trl2和Trl6的漏极(D)。另外，当L电平信号经由电容器Cl输入到晶体管Trl2和Trl6 的栅极(G)时，H电平信号输入到晶体管Trl2和Trl6的漏极(D)。除晶体管Trl和Tr3的栅极绝缘膜侧之外，这还允许电荷更不容易地累积在晶体管Trl2的栅极绝缘膜侧，因此可以抑制归因于电荷在栅极绝缘膜侧的累积的晶体管Trl2的阈值电压的移位。因此，可以抑制晶体管Trl、晶体管Tr3和晶体管Trl2的阈值电压的移位。此外，在第二实施例中，如上所述，与输入到晶体管Tr3的漏极⑶的信号相同的信号经由电容器Cl输入到晶体管Trl2的栅极(G)。因此，不需要另外准备用于抑制晶体管Trl2的阈值电压的移位的信号，这可以抑制电路配置的复杂度的增加。第二实施例的其它有益效果与上述第一实施例的相同。(第三实施例)参考图6，以下将描述本发明的第三实施例。不同于移位寄存器单元电路由七个晶体管构成的上述第一实施例，提供有根据第三实施例的扫描线驱动电路6b的液晶显示装置IOOb包括由四个晶体管构成的移位寄存器单元电路。在提供有根据第三实施例的扫描线驱动电路6b的液晶显示装置IOOb中，如图6 所示，移位寄存器单元电路14b由具有由非晶硅形成的活动层并具有相同传导类型(即，η 型)的四个η型晶体管(晶体管Tr21、晶体管Tr22、晶体管Tr23和晶体管Tr24)和一个电容器C21组成。液晶显示装置IOOb是本发明的“电光装置”的一个示例。晶体管Tr22是本发明的“第一晶体管”的一个示例。晶体管1^21是本发明的“第二晶体管”的一个示例。晶体管Tr21的源极⑶连接到CK端子且向其输入脉冲CKl信号。晶体管Tr21的漏极(D)连接到电容器C21的一个电极、OUT端子和晶体管Tr22的源极( 。晶体管Tr21
的栅极(G)连接到电容器C21的另一电极、晶体管Tr23的源极⑶和晶体管的源极 ⑶。此外，在第三实施例中，晶体管Tr22的栅极(G)连接到CKB端子且向其输入脉冲 CK2信号。晶体管Tr22的漏极(D)连接到CK端子且向其输入脉冲CKl信号。CKl信号和 CK2信号是基本上彼此反相的脉冲信号。当处于H电平的CK2信号输入到晶体管Tr22的栅极(G)且处于L电平的CKl信号输入到晶体管Tr22的漏极(D)时，晶体管Tr22的栅极(G)的电压变得高于其沟道的电压。因此，向着晶体管Tr22的栅极侧牵引电荷，且电荷累积在栅极绝缘膜侧。接下来，当处于L电平的CK2信号输入到晶体管Tr22的栅极(G)且处于H电平的CKl信号输入到晶体管Tr22的漏极(D)时，晶体管Tr22的沟道的电压变得高于其栅极的电压。这导致累积在晶体管Tr22的栅极绝缘膜侧的电荷从栅极绝缘膜侧移动到漏极(D)侧。结果，电荷更不容易累积在晶体管Tr22的栅极绝缘膜侧。晶体管Tr23的漏极⑶和栅极(G)连接到SET端子(STV端子)并输入SET信号 (STV信号)。晶体管的漏极⑶连接到VGL端子，L电平信号输入到该VGL端子。晶体管的栅极(G)连接到RESET端子，且输入来自下一级的移位寄存器单元电路14b的 OUT端子的输出信号。第三实施例的其它配置和操作与上述第一实施例的相同。(应用示例)图7到图9是用于解释采用分别提供有根据本发明的上述实施例的扫描线驱动电路6、6a和6b的液晶显示装置IOOUOOa和IOOb的电子设备的第一示例到第三示例的图。 参考图7到图9，以下将描述采用根据本发明实施例的液晶显示装置IOOUOOa和IOOb的电
子设备。如图7到图9所示，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于作为第一示例的个人计算机(PC) 200、作为第二示例的蜂窝电话300、作为第三示例的信息便携式终端(个人数字助理(PDA))400等。在图7的第一示例的PC 200中，提供有根据本发明实施例的扫描线驱动电路6、 6a和6b的液晶显示装置100、IOOa和IOOb可以用于比如键盘之类的输入单元210、显示屏幕220等。在图8的第二示例的蜂窝电话300中，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于显示屏幕310。在图9的第三示例的信息便携式终端400中，提供有根据本发明实施例的扫描线驱动电路6、6a和6b的液晶显示装置100、IOOa和IOOb可以用于显示屏幕410。在本说明书中公开的实施例应被认为是示例且在所有方面不限制实体。本发明的范围不由上述具体实施方式
而是由权利要求的范围所指示，且包含在等效于权利要求的范围并在权利要求的范围内的意义上的所有改变。例如，上述第一到第三实施例涉及到液晶显示装置的应用。但是，本发明不限于液晶显示装置。例如，本发明可以应用于液晶显示装置之外的显示装置。此外，在上述第一到第三实施例中，作为示例，移位寄存器单元电路由七个晶体管和由四个晶体管构成。但是，本发明不限于此。在本发明中，移位寄存器单元电路可以由数目在七个和四个以外的晶体管构成。另外，在上述第一到第三实施例中，作为示例，H电平信号和L电平信号以连续方式交替地输入到晶体管的栅极(G)和漏极(D)。但是，本发明不限于此。例如，可以将H电平信号和L电平信号每次一个信号地输入到晶体管的栅极(G)和漏极(D)。此外，在上述第一到第三实施例中，作为示例，H电平信号和L电平信号输入到晶体管的栅极(G)和漏极(D)。但是，本发明不限于此。例如，H电平信号和L电平信号可以输入到晶体管的栅极(G)和源极(S)。此外，在上述第一到第三实施例中，将应用了具有由非晶硅形成的活动层的晶体管的扫描线驱动电路示为本发明的扫描线驱动电路的一个示例。但是，本发明不限于此。例如，具有由低温多晶硅(LTPS)或高温多晶硅(HTPS)形成的活动层的晶体管可以应用于扫描线驱动电路。本申请包括与2010年2月沈日在日本专利局提交的日本优先权专利申请JP 2010-041673中公开的主题相关的主题，将其全部内容通过引用完全包括于此。
权利要求
1.一种移位寄存器，包括多级移位寄存器单元电路，其中所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一。
2.如权利要求1所述的移位寄存器，其中所述第一时钟信号和第二时钟信号之一在经过一时段之后从L电平变为H电平，在该时段期间，输入到所述第一晶体管的源极和漏极之一的第一时钟信号和输入到所述第一晶体管的栅极的第二时钟信号两者都处于L电平。
3.如权利要求1所述的移位寄存器，其中所述多级移位寄存器单元电路中的每一个包括第二晶体管，其具有源极和漏极，其中所述第一时钟信号输入该源极和漏极之一，所述第二晶体管的源极和漏极中的另一个连接到所述第一晶体管的源极和漏极中的另一个，并形成所述移位寄存器单元电路的输出端子，和所述移位寄存器单元电路的输出端子连接到下一级移位寄存器单元电路的输入端子。
4.如权利要求3所述的移位寄存器，其中所述多级移位寄存器单元电路中的每一个包括电容器和第三晶体管，将与输入到所述第一晶体管的源极和漏极之一的信号相同的信号输入到该电容器的一个电极，且所述第三晶体管的栅极连接到该电容器的另一电极，和当处于H电平的信号经由电容器输入到第三晶体管的栅极时，处于L电平的信号输入第三晶体管的源极和漏极之一，且当处于L电平的信号经由电容器输入到第三晶体管的栅极时，处于H电平的信号输入到第三晶体管的源极和漏极之一。
5.如权利要求4所述的移位寄存器，其中与输入到第一晶体管的栅极的信号相同的信号输入到所述第三晶体管的源极和漏极之一，和与输入到第一晶体管的源极和漏极之一的信号相同的信号经由所述电容器输入到所述第三晶体管的栅极。
6.如权利要求3所述的移位寄存器，其中所述第一和第二晶体管每个都具有由非晶硅形成的活动层。
7.如权利要求3所述的移位寄存器，其中所述第一和第二晶体管是相同传导类型的晶体管。
8.一种扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路包括移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
9.一种电光装置，包括扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路具有移位寄存器，所述移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
10.一种电子设备，包括电光装置，包括扫描线驱动电路，其与多条扫描线、多条数据线以及与扫描线和数据线的交叉点对应地提供的开关元件一起提供，且与扫描线连接，所述扫描线驱动电路具有移位寄存器，所述移位寄存器包括多级移位寄存器单元电路，所述多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极以及栅极，其中第一时钟信号输入到该源极和漏极之一，且通过基本上反相所述第一时钟信号获得的第二时钟信号输入到该栅极，和当处于H电平和L电平中之一的第二时钟信号输入到所述第一晶体管的栅极时，处于 H电平和L电平中的另一个的第一时钟信号输入到所述第一晶体管的源极和漏极之一， 其中，所述移位寄存器单元电路的输出端子连接到扫描线。
全文摘要
提供了移位寄存器、扫描线驱动电路、电光装置和电子设备。在这里公开了包括多级移位寄存器单元电路的移位寄存器。多级移位寄存器单元电路中的每一个包括第一晶体管，其具有源极和漏极(第一时钟信号输入到该源极和漏极之一)以及栅极(通过基本上反相第一时钟信号获得的第二时钟信号输入到该栅极)。当处于H电平和L电平中之一的第二时钟信号输入到第一晶体管的栅极时，处于H电平和L电平中的另一个的第一时钟信号输入到第一晶体管的源极和漏极之一。
文档编号G09G3/36GK102169675SQ20111004198
公开日2011年8月31日 申请日期2011年2月21日 优先权日2010年2月26日
发明者古河雅行, 平林幸哉 申请人:索尼公司
最新回复(0)