一种用于教学实验的数字锁相放大实验装置的制作方法
专利名称：一种用于教学实验的数字锁相放大实验装置的制作方法
技术领域：
本发明涉及微弱信号探测放大设备领域，更具体的说是一种用于教学实验的数字 锁相放大实验装置。
背景技术：
在自然科学的研究与测量工程实践中，经常会遇到微毫伏级信号测量的问题，如 何获取这些弱信号信息需要通过各种各样的检测方法。例如测定地震的波形和波速、材料 分析时测量荧光光强、卫星信号的接收、红外探测以及生物电信号测量等，它们最终都是把 自然界的非电物理量通过传感器转化为电压或电流信号。然而，这些被测信号非常微弱，很 容易被噪声淹没，对它们的检测往往变得十分困难。微弱信号检测就是利用近代电子学和信号处理方法从噪声中提取有用信号的一 门新兴技术学科。它是在信息论和随机过程理论研究的基础上，通过对信号噪声本质的研 究发展起来的。它用科学的方法分析噪声产生的原因和规律，研究被测信号和噪声的统计 特征及其差别，采用一系列信号处理方法，达到检测被测噪声覆盖的微弱信号的目的。在 这些方法中，锁相放大技术是其中一种被使用得最广泛得方法.也被认为是最为有效的方 法。国内已申请的锁相放大器相关专利都是针对科研实验设计的，没有专门用于物理 教学实验的锁相放大器专利。本实验室(中山大学光电材料与技术国家重点实验室)多年 来一直致力于数字锁相放大器的研究，已有一个名为一种数字锁相放大器的专利(授权公 告号CN100461629C)，该锁相放大器引进了自跟踪窄带滤波技术，极大地提高了锁相放大器 的动态储备，采用可编程逻辑器件实现双相锁相放大器相敏相关算法，是一款真正意义上 的数字锁相放大器。但该锁相放大器也是专门面向科研实验的。
发明内容
本发明的目的在于克服现有技术中的缺点与不足，提供了一种用于教学实验的数 字锁相放大实验装置，可以将数字锁相放大实验装置内部各个模块的信号输出到面板，学 生可以通过示波器观察各模块处理后信号的变化，帮助学生理解数字锁相放大实验装置内 部实现的原理，并让学生将各模块连接起来，便于教学实验。本发明的具体实现方案如下—种用于教学实验的数字锁相放大实验装置，包括信号通道、参考通道、信号处 理器，信号通道包括串联的信号前级放大模块和抗混叠滤波器，信号通道通过A/D转换器 与信号处理器连接，参考通道与信号处理器连接；所述信号处理器包括与A/D转换器、参 考通道连接的相敏相关检测模块，第一数字低通滤波器，第二数字低通滤波器及平方根和 arctan(i)运算模块；相敏相关检测模块的正弦相乘输出和余弦相乘输出分别对应通过第 一数字低通滤波器和第二数字低通滤波器连接平方根和arctan(i)运算模块；其特征在 于，信号前级放大模块的输出端通过继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通 过继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相 敏相关检测输入接口 ；参考通道通过继电器选择连接参考信号输出接口或相敏相关检测模 块，相敏相关检测模块还连接一参考信号输入接口 ；相敏相关检测模块的正弦相乘输出通 过第一 D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二 D/ A转换器连接X通道输出接口。本发明的数字锁相放大实验装置还包括一多路选择器，多路选择器的输入端连 有抗混叠滤波器的输入端、A/D转换器的输入端、相敏相关检测模块的正弦相乘输出端、第 一 D/A转换器的输出端和第二 D/A转换器的输出端。信号处理器连有数字低通滤波器输入接口和电阻，电阻连有电源，信号处理器通 过探测低通滤波器输入接口(84)与相敏相关检测输出接口的连接以控制第二 D/A转换器 的输出。本发明的数字锁相放大实验装置还包括信号发生器模块。所述信号发生器模块包括用于产生频率和幅值可调的正弦信号和TTL同步信号 的DDS模块，噪声发生器模块和用于将噪声加到正弦信号的加法器模块。第一数字低通滤波器和第二数字低通滤波器采用四阶IIR低通滤波器；采用四阶 IIR低通滤波器代替原来的积分运算，避开了由于积分不是信号的整数周期而带来的数据 不稳定性，而且UR低通滤波器比平均值滤波器有更好的衰减斜率，容易做到更低的截止 频率。所述信号前级放大模块具有两个信号输入端，还包括依次串联的电流电压转换模 块、输入耦合模块、差分放大器、程控放大器、数控衰减器。所述相敏相关检测模块(301)包括用于对参考信号进行测频的测频模块， Cordic发生器，第一乘法器和第二乘法器；测频模块输至Cordic发生器，经Cordic发生器 输出的正弦、余弦信号分别与A/D转换器的输入信号对应在第一乘法器和第二乘法器进行 相乘后，对应输至第一数字低通滤波器和第二数字低通滤波器。所述信号处理器采用一片可编程逻辑器件来实现。所述数字锁相放大器还包括一用于控制信号通道、参考通道和信号处理器的中 央控制器，中央控制器连一人机界面。本发明通过设计多个继电器将各模块分拆及设计各输出接口和输入接口，使得本 装置具有用户手动连接数字锁相放大实验装置内部各个模块的功能，也便于用户直观了解 各模块的工作，帮助用户理解数字锁相放大实验装置内部实现的原理，非常利于教学。本发明通过设计探测电路虚拟拆分数字部分(相敏相关检测模块和第一数字低 通滤波器)，进一步完善模块分拆，便于用户了解。本发明通过设计多路选择器，可在整个装置运作下(不切断各模块的连接)，在单 个输出口选择输出信号前级放大模块输出信号、抗混叠滤波器输出信号、相敏相关检测模 块输出信号和第一数字低通滤波器信号，便于直观看出整个装置的工作过程。还集成了信号发生器(可以产生噪声信号)，用户可以在一个实验仪器上完成锁 相放大器原理的实验。为了能更清晰的理解本发明，以下将结合
阐述本发明的具体实施方式
。
图1是本发明的方框图；图2是本发明的原理结构图；图3是本发明的相敏相关算法结构框图；图4是本发明的低通滤波器结构框图；图5是探测电路示意图；图6是本发明的信号发生器模块图；图7是本发明的噪声发生器的原理图。
具体实施例方式下面结合附图及具体实施例来更详细地描述本发明。如图1所示，一种用于教学实验的数字锁相放大实验装置，包括相互连接的人机 界面和中央控制器及受中央控制器控制的信号通道1、参考通道2、信号处理器3;待测信号 从信号通道1输入，在信号通道1中对其进行电流电压转换、放大和滤波。随后，该待测信 号经A/D转换器4转换成数字信号，并输入信号处理器3，在本实施例中采用可编程逻辑控 制器(FPGA)进行处理。参考信号经参考通道2进行整形后，可选择以方波信号或正弦波信 号输入信号处理器3。由信号处理器3将待测信号和参考信号进行运算后得到所需信号的 幅度值及相位。人机界面包括5.7英寸320XM0点阵液晶外界显示屏和键盘。使用者通 过人机界面进行操作，通过中央控制器控制本装置的运作，包括各继电器的运作。如图2所示，信号通道1包括信号前级放大模块101和抗混叠滤波器17，信号前级 放大模块的输出端通过继电器91选择连接信号前级放大输出接口 71或抗混叠滤波器17 的输入端，抗混叠滤波器17的输入端还连接有滤波器输入接口 81，抗混叠滤波器17的输出 端通过继电器92选择连接滤波器输出接口 72或A/D转换器4的输入端。信号前级放大模 块101具有两个信号输入端A和B，还包括依次串联的电流转电压模块11、耦合模块12、差 分放大器13、程控放大器15和数控衰减器16。信号通道1输入信号的幅值范围InV IV，频率范围ImHz 300kHz。由于输入 信号的幅值比较小，并且夹杂在各种噪声中，因此信号通道1要将输入的检测信号进行模 拟增益，并尽可能过滤掉噪音。其中，耦合模块I2包括输入耦合模块121和输入耦合模块122。信号输入端A连接电流转电压模块的输入端。电流转电压模块11的作用是将输 入的电流信号转换成电压信号，若输入信号为电压信号，该模块关断。输入耦合模块121的 输入端通过继电器94切换可以与信号输入端A直接连接，也可以与电流电压转换模块11 的输出端连接，输出端与差分放大器13的正端连接。信号输入端B与输入耦合模块122的输入端直接相连，该输入耦合模块122的输 出端与差分放大器13的负端连接。输入耦合模块122的输入端通过继电器95切换可以与 信号输入端B连接或接入地。耦合模块12具有交流耦合和直流耦合两种模式。交流放大 时应保证转换为数字信号时有足够大的幅值。差分放大器13的正负输入端分别与输入耦合模块121、122的输出端连接，输出端与程控放大器15的输入端连接。该差分放大器13的输入阻抗极大，噪声极低，用以对输入 A、B通道的信号实现差分运算和信号放大。程控放大器15的主要作用是对信号进行放大，其输入端与差分放大器13的的输 出端连接，输出端与数控衰减器16的输入端连接。数控衰减器16的输出端通过继电器91 选择连接信号前级放大输出接口 71或抗混叠滤波器17的输入端，其主要作用是对大信号 进行衰减。抗混叠滤波器17的作用是滤除不需要的信号，并在不失真前提下，将需要数字化 的信号的频率上限限制在采样频率的一半以下，避免A/D转换器4的信号出现虚假信号。 该抗混叠滤波器17采用自跟踪窄带滤波器，自跟踪窄带滤波器能够实时跟踪输入信号的 频率，将中心频率调到和输入信号频率一致，其Q值设置为1 ；这个部分的主要作用有两点 1.在模数转换前对信号进行抗混叠滤波；2.滤除大部分不相关的噪声，极大地提高了系统 的动态储备。A/D转换器4的输入端还连有相敏相关检测输入接口 82，信号经A/D转换器4的 模数转换后，送入信号处理器3中，依据一定的算法完成相敏检波器的功能，再通过数字低 通滤波器后获取差频后的直流信号。参考通道2与信号通道1采用相同的采样速率、提供数字相敏检波器所需要的相 位信息。参考通道2输入信号的频率范围ImHz 300kHz。参考通道2包括参考信号输入 端21和信号整形电路模块22，信号整形电路模块22的输出端通过继电器93选择连接参考 信号输出接口 73或信号处理器3。该信号整形电路模块22包括方波整形模块221和正弦 波整形模块222，并具有正沿触发和负沿触发两种模式，其主要作用是将参考信号输入整形 为信号处理器3可识别的数字信号。参考信号输入端21通过继电器96选择连接方波整形 模块221或正弦波整形模块222。如图2所示，信号处理器3由可编程逻辑器件(FPGA)来实现。在信号处理器3内设 置相敏相关检测模块301、第一低通滤波器34和第二低通滤波器34’及平方根和arctan (i) 运算模块35，相敏相关检测模块301将待测信号和参考信号进行相敏相关检测运算后形成 两路输出，两路输出分别输入第一数字低通滤波器34和第二数字低通滤波器34’，第一数 字低通滤波器34和第二数字低通滤波器34’的输出输入平方根和arctan(i)运算模块35 进行运算得到所需信号的幅度值R及相位θ。相敏相关检测模块301包括测频模块31、Cordic发生器32、第一乘法器33和第 二乘法器33’。为了减少数字锁相环的锁定时间，采用测频模块31用于对参考信号进行测 频。测频模块31将测到的参考信号频率输入到Cordic发生器32。该测频模块31的测频 精度到0. OOlHz0在本实施例中，测频模块31采用分频段测频法对不同频段的信号进行不 同的分频测量，再将测量数据输入到Cordic发生器32中。Cordic发生器32是一个基于Cordic算法的正弦信号发生器。Cordic算法可将 复杂运算分解为统一的简单移位、加法迭代运算，其基本思想是通过一系列固定的、与运算 基数相关的角度不断偏摆来逼近所需的旋转角度。其每一级运算依照如下公式(1) (3) 进行xi+1 = χ-γ^^^(1)yi+1 = Yi+Xid^^(2)
zi+1 = Zi-C^tarT1 (2_i) (3)使\ = 0的旋转称为旋转模式(rotation mode)，yn = 0的旋转称为向量模式 (vector mode)。本发明中的Cordic发生器32采用旋转模式，输入角度值，通过Cordic算 法就可以得到相应的正弦值或者余弦值。参考信号经过参考通道2进入信号处理器3经测频模块31对其进行频率测量，并 将测量结果输入到Cordic发生器32 ；Cordic发生器32根据测频模块31测得的频率值产 生相位相差90度的一路正弦信号和一路余弦信号。输入信号通过信号通道1再经A/D转换器4转换后进入信号处理器3后，与Cordi c 发生器32产生的相位相差90度的一路正弦信号、一路余弦信号分别在第一乘法器33、第 二乘法器33’进行相乘，相乘后的两路结果分别输入第一数字低通滤波器34和第二数字低 通滤波器34’，第一数字低通滤波器34和第二数字低通滤波器34’的输出均输入平方根和 arctan(i)运算模块35进行运算得到信号的幅度值及相位。即经输入信号分成两路分别进 行相敏相关检测的结果，再利用平方根和arctan (i)运算模块35得到信号的幅度值R及相 位θ。如图3所示，相敏相关算法的结构框图，假设输入信号的波形方程为
权利要求
1.一种用于教学实验的数字锁相放大实验装置，包括信号通道(1)、参考通道O)、信 号处理器(3)，信号通道(1)包括串联的信号前级放大模块(101)和抗混叠滤波器(17)，信 号通道(1)通过A/D转换器(4)与信号处理器C3)连接，参考通道( 与信号处理器(3) 连接；所述信号处理器C3)包括与A/D转换器0)、参考通道( 连接的相敏相关检测模块 (301)，第一数字低通滤波器(34)，第二数字低通滤波器(34’)及平方根和arctanG)运算 模块(35)；相敏相关检测模块(301)的正弦相乘输出和余弦相乘输出分别对应通过第一数 字低通滤波器(34)和第二数字低通滤波器(34’)连接平方根和arctan(i)运算模块(35)； 其特征在于信号前级放大模块(101)的输出端通过继电器(91)选择连接信号前级放大输出接口 (71)或抗混叠滤波器(17)的输入端；抗混叠滤波器(17)的输入端还连接有滤波器输入接 口(81)，抗混叠滤波器(17)的输出端通过继电器(9 选择连接滤波器输出接口(72)或 A/D转换器(4)的输入端；A/D转换器的输入端还连有相敏相关检测输入接口(82)；参考通道( 通过继电器(9 选择连接参考信号输出接口(7 或相敏相关检测模块 (301)，相敏相关检测模块(301)还连接一参考信号输入接口(83)；相敏相关检测模块(301)的正弦相乘输出通过第一 D/A转换器(5)连接相敏相关检测 输出接口(74)，第一数字低通滤波器(34)的输出端通过第二 D/A转换器(5，)连接X通道 输出接口。
2.根据权利要求1所述的数字锁相放大实验装置，其特征在于还包括多路选择器 (6)，多路选择器(6)的输入端连有抗混叠滤波器(17)的输入端、A/D转换器(4)的输入端、 相敏相关检测模块(301)的正弦相乘输出端、第一 D/A转换器(5)的输出端和第二 D/A转 换器(5’ )的输出端。
3.根据权利要求1所述的数字锁相放大实验装置，其特征在于信号处理器(3)连有 数字低通滤波器输入接口(84)和电阻，电阻连有电源，信号处理器C3)通过探测低通滤波 器输入接口(84)与相敏相关检测输出接口(74)的连接以控制第二 D/A转换器(5’ )的输出ο
4.根据权利要求1所述的数字锁相放大实验装置，其特征在于还包括信号发生器模块。
5.根据权利要求4所述的数字锁相放大实验装置，其特征在于所述信号发生器模块 包括用于产生频率和幅值可调的正弦信号和TTL同步信号的DDS模块，噪声发生器模块和 用于将噪声加到正弦信号的加法器模块。
6.根据权利要求1所述的数字锁相放大器，其特征在于第一数字低通滤波器(34)和 第二数字低通滤波器(34’ )采用四阶HR低通滤波器。
7.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述信号前级放大模 块(101)具有两个信号输入端，还包括依次串联的电流电压转换模块(11)、输入耦合模块 (12)、差分放大器(13)、程控放大器(15)、数控衰减器(16)。
8.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述相敏相关检测模 块(301)包括用于对参考信号进行测频的测频模块(31) ,Cordic发生器(32)，第一乘法器 (33)和第二乘法器(33’)；测频模块(31)输至Cordic发生器(32)，经Cordic发生器(33)输出的正弦、余弦信号分别与A/D转换器(4)的输入信号对应在第一乘法器(33)和第二乘 法器(33’)进行相乘后，对应输至第一数字低通滤波器(34)和第二数字低通滤波器(34’)。
9.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述信号处理器(3) 采用一片可编程逻辑器件来实现。
10.根据权利要求1所述的数字锁相放大器，其特征在于所述数字锁相放大器还包括 一用于控制信号通道(1)、参考通道( 和信号处理器(3)的中央控制器，中央控制器连接 一人机界面。
全文摘要
本发明公开了一种用于教学实验的数字锁相放大实验装置，信号前级放大模块的输出端通过继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通过继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相敏相关检测输入接口；参考通道通过继电器选择连接参考信号输出接口或相敏相关检测模块，相敏相关检测模块还连接一参考信号输入接口；相敏相关检测模块的正弦相乘输出通过第一D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二D/A转换器连接X通道输出接口。本发明便于教学实验。
文档编号G09B23/18GK102122456SQ201110044568
公开日2011年7月13日 申请日期2011年2月24日 优先权日2011年2月24日
发明者何振辉, 徐辉, 王自鑫, 胡庆荣, 蔡志岗 申请人:中山大学
技术领域：
本发明涉及微弱信号探测放大设备领域，更具体的说是一种用于教学实验的数字 锁相放大实验装置。
背景技术：
在自然科学的研究与测量工程实践中，经常会遇到微毫伏级信号测量的问题，如 何获取这些弱信号信息需要通过各种各样的检测方法。例如测定地震的波形和波速、材料 分析时测量荧光光强、卫星信号的接收、红外探测以及生物电信号测量等，它们最终都是把 自然界的非电物理量通过传感器转化为电压或电流信号。然而，这些被测信号非常微弱，很 容易被噪声淹没，对它们的检测往往变得十分困难。微弱信号检测就是利用近代电子学和信号处理方法从噪声中提取有用信号的一 门新兴技术学科。它是在信息论和随机过程理论研究的基础上，通过对信号噪声本质的研 究发展起来的。它用科学的方法分析噪声产生的原因和规律，研究被测信号和噪声的统计 特征及其差别，采用一系列信号处理方法，达到检测被测噪声覆盖的微弱信号的目的。在 这些方法中，锁相放大技术是其中一种被使用得最广泛得方法.也被认为是最为有效的方 法。国内已申请的锁相放大器相关专利都是针对科研实验设计的，没有专门用于物理 教学实验的锁相放大器专利。本实验室(中山大学光电材料与技术国家重点实验室)多年 来一直致力于数字锁相放大器的研究，已有一个名为一种数字锁相放大器的专利(授权公 告号CN100461629C)，该锁相放大器引进了自跟踪窄带滤波技术，极大地提高了锁相放大器 的动态储备，采用可编程逻辑器件实现双相锁相放大器相敏相关算法，是一款真正意义上 的数字锁相放大器。但该锁相放大器也是专门面向科研实验的。
发明内容
本发明的目的在于克服现有技术中的缺点与不足，提供了一种用于教学实验的数 字锁相放大实验装置，可以将数字锁相放大实验装置内部各个模块的信号输出到面板，学 生可以通过示波器观察各模块处理后信号的变化，帮助学生理解数字锁相放大实验装置内 部实现的原理，并让学生将各模块连接起来，便于教学实验。本发明的具体实现方案如下—种用于教学实验的数字锁相放大实验装置，包括信号通道、参考通道、信号处 理器，信号通道包括串联的信号前级放大模块和抗混叠滤波器，信号通道通过A/D转换器 与信号处理器连接，参考通道与信号处理器连接；所述信号处理器包括与A/D转换器、参 考通道连接的相敏相关检测模块，第一数字低通滤波器，第二数字低通滤波器及平方根和 arctan(i)运算模块；相敏相关检测模块的正弦相乘输出和余弦相乘输出分别对应通过第 一数字低通滤波器和第二数字低通滤波器连接平方根和arctan(i)运算模块；其特征在 于，信号前级放大模块的输出端通过继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通 过继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相 敏相关检测输入接口 ；参考通道通过继电器选择连接参考信号输出接口或相敏相关检测模 块，相敏相关检测模块还连接一参考信号输入接口 ；相敏相关检测模块的正弦相乘输出通 过第一 D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二 D/ A转换器连接X通道输出接口。本发明的数字锁相放大实验装置还包括一多路选择器，多路选择器的输入端连 有抗混叠滤波器的输入端、A/D转换器的输入端、相敏相关检测模块的正弦相乘输出端、第 一 D/A转换器的输出端和第二 D/A转换器的输出端。信号处理器连有数字低通滤波器输入接口和电阻，电阻连有电源，信号处理器通 过探测低通滤波器输入接口(84)与相敏相关检测输出接口的连接以控制第二 D/A转换器 的输出。本发明的数字锁相放大实验装置还包括信号发生器模块。所述信号发生器模块包括用于产生频率和幅值可调的正弦信号和TTL同步信号 的DDS模块，噪声发生器模块和用于将噪声加到正弦信号的加法器模块。第一数字低通滤波器和第二数字低通滤波器采用四阶IIR低通滤波器；采用四阶 IIR低通滤波器代替原来的积分运算，避开了由于积分不是信号的整数周期而带来的数据 不稳定性，而且UR低通滤波器比平均值滤波器有更好的衰减斜率，容易做到更低的截止 频率。所述信号前级放大模块具有两个信号输入端，还包括依次串联的电流电压转换模 块、输入耦合模块、差分放大器、程控放大器、数控衰减器。所述相敏相关检测模块(301)包括用于对参考信号进行测频的测频模块， Cordic发生器，第一乘法器和第二乘法器；测频模块输至Cordic发生器，经Cordic发生器 输出的正弦、余弦信号分别与A/D转换器的输入信号对应在第一乘法器和第二乘法器进行 相乘后，对应输至第一数字低通滤波器和第二数字低通滤波器。所述信号处理器采用一片可编程逻辑器件来实现。所述数字锁相放大器还包括一用于控制信号通道、参考通道和信号处理器的中 央控制器，中央控制器连一人机界面。本发明通过设计多个继电器将各模块分拆及设计各输出接口和输入接口，使得本 装置具有用户手动连接数字锁相放大实验装置内部各个模块的功能，也便于用户直观了解 各模块的工作，帮助用户理解数字锁相放大实验装置内部实现的原理，非常利于教学。本发明通过设计探测电路虚拟拆分数字部分(相敏相关检测模块和第一数字低 通滤波器)，进一步完善模块分拆，便于用户了解。本发明通过设计多路选择器，可在整个装置运作下(不切断各模块的连接)，在单 个输出口选择输出信号前级放大模块输出信号、抗混叠滤波器输出信号、相敏相关检测模 块输出信号和第一数字低通滤波器信号，便于直观看出整个装置的工作过程。还集成了信号发生器(可以产生噪声信号)，用户可以在一个实验仪器上完成锁 相放大器原理的实验。为了能更清晰的理解本发明，以下将结合
阐述本发明的具体实施方式
。
图1是本发明的方框图；图2是本发明的原理结构图；图3是本发明的相敏相关算法结构框图；图4是本发明的低通滤波器结构框图；图5是探测电路示意图；图6是本发明的信号发生器模块图；图7是本发明的噪声发生器的原理图。
具体实施例方式下面结合附图及具体实施例来更详细地描述本发明。如图1所示，一种用于教学实验的数字锁相放大实验装置，包括相互连接的人机 界面和中央控制器及受中央控制器控制的信号通道1、参考通道2、信号处理器3;待测信号 从信号通道1输入，在信号通道1中对其进行电流电压转换、放大和滤波。随后，该待测信 号经A/D转换器4转换成数字信号，并输入信号处理器3，在本实施例中采用可编程逻辑控 制器(FPGA)进行处理。参考信号经参考通道2进行整形后，可选择以方波信号或正弦波信 号输入信号处理器3。由信号处理器3将待测信号和参考信号进行运算后得到所需信号的 幅度值及相位。人机界面包括5.7英寸320XM0点阵液晶外界显示屏和键盘。使用者通 过人机界面进行操作，通过中央控制器控制本装置的运作，包括各继电器的运作。如图2所示，信号通道1包括信号前级放大模块101和抗混叠滤波器17，信号前级 放大模块的输出端通过继电器91选择连接信号前级放大输出接口 71或抗混叠滤波器17 的输入端，抗混叠滤波器17的输入端还连接有滤波器输入接口 81，抗混叠滤波器17的输出 端通过继电器92选择连接滤波器输出接口 72或A/D转换器4的输入端。信号前级放大模 块101具有两个信号输入端A和B，还包括依次串联的电流转电压模块11、耦合模块12、差 分放大器13、程控放大器15和数控衰减器16。信号通道1输入信号的幅值范围InV IV，频率范围ImHz 300kHz。由于输入 信号的幅值比较小，并且夹杂在各种噪声中，因此信号通道1要将输入的检测信号进行模 拟增益，并尽可能过滤掉噪音。其中，耦合模块I2包括输入耦合模块121和输入耦合模块122。信号输入端A连接电流转电压模块的输入端。电流转电压模块11的作用是将输 入的电流信号转换成电压信号，若输入信号为电压信号，该模块关断。输入耦合模块121的 输入端通过继电器94切换可以与信号输入端A直接连接，也可以与电流电压转换模块11 的输出端连接，输出端与差分放大器13的正端连接。信号输入端B与输入耦合模块122的输入端直接相连，该输入耦合模块122的输 出端与差分放大器13的负端连接。输入耦合模块122的输入端通过继电器95切换可以与 信号输入端B连接或接入地。耦合模块12具有交流耦合和直流耦合两种模式。交流放大 时应保证转换为数字信号时有足够大的幅值。差分放大器13的正负输入端分别与输入耦合模块121、122的输出端连接，输出端与程控放大器15的输入端连接。该差分放大器13的输入阻抗极大，噪声极低，用以对输入 A、B通道的信号实现差分运算和信号放大。程控放大器15的主要作用是对信号进行放大，其输入端与差分放大器13的的输 出端连接，输出端与数控衰减器16的输入端连接。数控衰减器16的输出端通过继电器91 选择连接信号前级放大输出接口 71或抗混叠滤波器17的输入端，其主要作用是对大信号 进行衰减。抗混叠滤波器17的作用是滤除不需要的信号，并在不失真前提下，将需要数字化 的信号的频率上限限制在采样频率的一半以下，避免A/D转换器4的信号出现虚假信号。 该抗混叠滤波器17采用自跟踪窄带滤波器，自跟踪窄带滤波器能够实时跟踪输入信号的 频率，将中心频率调到和输入信号频率一致，其Q值设置为1 ；这个部分的主要作用有两点 1.在模数转换前对信号进行抗混叠滤波；2.滤除大部分不相关的噪声，极大地提高了系统 的动态储备。A/D转换器4的输入端还连有相敏相关检测输入接口 82，信号经A/D转换器4的 模数转换后，送入信号处理器3中，依据一定的算法完成相敏检波器的功能，再通过数字低 通滤波器后获取差频后的直流信号。参考通道2与信号通道1采用相同的采样速率、提供数字相敏检波器所需要的相 位信息。参考通道2输入信号的频率范围ImHz 300kHz。参考通道2包括参考信号输入 端21和信号整形电路模块22，信号整形电路模块22的输出端通过继电器93选择连接参考 信号输出接口 73或信号处理器3。该信号整形电路模块22包括方波整形模块221和正弦 波整形模块222，并具有正沿触发和负沿触发两种模式，其主要作用是将参考信号输入整形 为信号处理器3可识别的数字信号。参考信号输入端21通过继电器96选择连接方波整形 模块221或正弦波整形模块222。如图2所示，信号处理器3由可编程逻辑器件(FPGA)来实现。在信号处理器3内设 置相敏相关检测模块301、第一低通滤波器34和第二低通滤波器34’及平方根和arctan (i) 运算模块35，相敏相关检测模块301将待测信号和参考信号进行相敏相关检测运算后形成 两路输出，两路输出分别输入第一数字低通滤波器34和第二数字低通滤波器34’，第一数 字低通滤波器34和第二数字低通滤波器34’的输出输入平方根和arctan(i)运算模块35 进行运算得到所需信号的幅度值R及相位θ。相敏相关检测模块301包括测频模块31、Cordic发生器32、第一乘法器33和第 二乘法器33’。为了减少数字锁相环的锁定时间，采用测频模块31用于对参考信号进行测 频。测频模块31将测到的参考信号频率输入到Cordic发生器32。该测频模块31的测频 精度到0. OOlHz0在本实施例中，测频模块31采用分频段测频法对不同频段的信号进行不 同的分频测量，再将测量数据输入到Cordic发生器32中。Cordic发生器32是一个基于Cordic算法的正弦信号发生器。Cordic算法可将 复杂运算分解为统一的简单移位、加法迭代运算，其基本思想是通过一系列固定的、与运算 基数相关的角度不断偏摆来逼近所需的旋转角度。其每一级运算依照如下公式(1) (3) 进行xi+1 = χ-γ^^^(1)yi+1 = Yi+Xid^^(2)
zi+1 = Zi-C^tarT1 (2_i) (3)使\ = 0的旋转称为旋转模式(rotation mode)，yn = 0的旋转称为向量模式 (vector mode)。本发明中的Cordic发生器32采用旋转模式，输入角度值，通过Cordic算 法就可以得到相应的正弦值或者余弦值。参考信号经过参考通道2进入信号处理器3经测频模块31对其进行频率测量，并 将测量结果输入到Cordic发生器32 ；Cordic发生器32根据测频模块31测得的频率值产 生相位相差90度的一路正弦信号和一路余弦信号。输入信号通过信号通道1再经A/D转换器4转换后进入信号处理器3后，与Cordi c 发生器32产生的相位相差90度的一路正弦信号、一路余弦信号分别在第一乘法器33、第 二乘法器33’进行相乘，相乘后的两路结果分别输入第一数字低通滤波器34和第二数字低 通滤波器34’，第一数字低通滤波器34和第二数字低通滤波器34’的输出均输入平方根和 arctan(i)运算模块35进行运算得到信号的幅度值及相位。即经输入信号分成两路分别进 行相敏相关检测的结果，再利用平方根和arctan (i)运算模块35得到信号的幅度值R及相 位θ。如图3所示，相敏相关算法的结构框图，假设输入信号的波形方程为
权利要求
1.一种用于教学实验的数字锁相放大实验装置，包括信号通道(1)、参考通道O)、信 号处理器(3)，信号通道(1)包括串联的信号前级放大模块(101)和抗混叠滤波器(17)，信 号通道(1)通过A/D转换器(4)与信号处理器C3)连接，参考通道( 与信号处理器(3) 连接；所述信号处理器C3)包括与A/D转换器0)、参考通道( 连接的相敏相关检测模块 (301)，第一数字低通滤波器(34)，第二数字低通滤波器(34’)及平方根和arctanG)运算 模块(35)；相敏相关检测模块(301)的正弦相乘输出和余弦相乘输出分别对应通过第一数 字低通滤波器(34)和第二数字低通滤波器(34’)连接平方根和arctan(i)运算模块(35)； 其特征在于信号前级放大模块(101)的输出端通过继电器(91)选择连接信号前级放大输出接口 (71)或抗混叠滤波器(17)的输入端；抗混叠滤波器(17)的输入端还连接有滤波器输入接 口(81)，抗混叠滤波器(17)的输出端通过继电器(9 选择连接滤波器输出接口(72)或 A/D转换器(4)的输入端；A/D转换器的输入端还连有相敏相关检测输入接口(82)；参考通道( 通过继电器(9 选择连接参考信号输出接口(7 或相敏相关检测模块 (301)，相敏相关检测模块(301)还连接一参考信号输入接口(83)；相敏相关检测模块(301)的正弦相乘输出通过第一 D/A转换器(5)连接相敏相关检测 输出接口(74)，第一数字低通滤波器(34)的输出端通过第二 D/A转换器(5，)连接X通道 输出接口。
2.根据权利要求1所述的数字锁相放大实验装置，其特征在于还包括多路选择器 (6)，多路选择器(6)的输入端连有抗混叠滤波器(17)的输入端、A/D转换器(4)的输入端、 相敏相关检测模块(301)的正弦相乘输出端、第一 D/A转换器(5)的输出端和第二 D/A转 换器(5’ )的输出端。
3.根据权利要求1所述的数字锁相放大实验装置，其特征在于信号处理器(3)连有 数字低通滤波器输入接口(84)和电阻，电阻连有电源，信号处理器C3)通过探测低通滤波 器输入接口(84)与相敏相关检测输出接口(74)的连接以控制第二 D/A转换器(5’ )的输出ο
4.根据权利要求1所述的数字锁相放大实验装置，其特征在于还包括信号发生器模块。
5.根据权利要求4所述的数字锁相放大实验装置，其特征在于所述信号发生器模块 包括用于产生频率和幅值可调的正弦信号和TTL同步信号的DDS模块，噪声发生器模块和 用于将噪声加到正弦信号的加法器模块。
6.根据权利要求1所述的数字锁相放大器，其特征在于第一数字低通滤波器(34)和 第二数字低通滤波器(34’ )采用四阶HR低通滤波器。
7.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述信号前级放大模 块(101)具有两个信号输入端，还包括依次串联的电流电压转换模块(11)、输入耦合模块 (12)、差分放大器(13)、程控放大器(15)、数控衰减器(16)。
8.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述相敏相关检测模 块(301)包括用于对参考信号进行测频的测频模块(31) ,Cordic发生器(32)，第一乘法器 (33)和第二乘法器(33’)；测频模块(31)输至Cordic发生器(32)，经Cordic发生器(33)输出的正弦、余弦信号分别与A/D转换器(4)的输入信号对应在第一乘法器(33)和第二乘 法器(33’)进行相乘后，对应输至第一数字低通滤波器(34)和第二数字低通滤波器(34’)。
9.根据权利要求1所述的数字锁相放大实验装置，其特征在于所述信号处理器(3) 采用一片可编程逻辑器件来实现。
10.根据权利要求1所述的数字锁相放大器，其特征在于所述数字锁相放大器还包括 一用于控制信号通道(1)、参考通道( 和信号处理器(3)的中央控制器，中央控制器连接 一人机界面。
全文摘要
本发明公开了一种用于教学实验的数字锁相放大实验装置，信号前级放大模块的输出端通过继电器选择连接信号前级放大输出接口或抗混叠滤波器的输入端；抗混叠滤波器的输入端还连接有滤波器输入接口，抗混叠滤波器的输出端通过继电器选择连接滤波器输出接口或A/D转换器的输入端；A/D转换器的输入端还连有相敏相关检测输入接口；参考通道通过继电器选择连接参考信号输出接口或相敏相关检测模块，相敏相关检测模块还连接一参考信号输入接口；相敏相关检测模块的正弦相乘输出通过第一D/A转换器连接相敏相关检测输出接口，第一数字低通滤波器的输出端通过第二D/A转换器连接X通道输出接口。本发明便于教学实验。
文档编号G09B23/18GK102122456SQ201110044568
公开日2011年7月13日 申请日期2011年2月24日 优先权日2011年2月24日
发明者何振辉, 徐辉, 王自鑫, 胡庆荣, 蔡志岗 申请人:中山大学
最新回复(0)