数据流转换方法、装置及平板显示器的制作方法
专利名称：数据流转换方法、装置及平板显示器的制作方法
技术领域：
本发明涉及电器领域，具体而言，涉及一种数据流转换方法、装置及平板显示器。
背景技术：
目前平板显示器的视频输入接口大部分为LVDS接口，当视频设备接入平板显示 器作视频显示的时候，由于视频设备的标准数字视频接口是与LVDS接口不同协议的HDMI 接口，因此，在这种情况下，视频设备无法直接接入平板显示装置作视频显示，因此，开发视 频信号转换装置对于平板显示器是必要的。图1是根据相关技术的数据流转换装置的结构示意图。如图1所示装置包括HDMI 解码器，MCU, FPGA，LVDS编码器，可以实现将HDMI数字标准接口信号转换为LVDS协议信 号，从而控制LVDS接口可以识别HDMI接口接收到的视频流。如图1所示，该现有技术的转换方案通过MCU(Micro Control Unit)来控制HDMI 接口与解码器之间的通信，HDMI接口用于接收视频流，MCU实现对解码器寄存器的读写以 及实时控制，解码器对HDMI视频流解码后输入FPGA作视频的处理和调整，FPGA输出处理 和调整后的视频流进入LVDS编码器，视频流通过LVDS编码器编码并输出，此时，视频流实 现以LVDS信号协议的形式输至平板显示器。由于该现有技术中，解码器的实时通信与控制由MCU实现，因此，增加了 MCU的芯 片成本以及板级设计的复杂性，另外LVDS编码器同样增加了编码器芯片的成本，而且LVDS 协议信号的输出形式按照严格的协议比特传送顺序输出，灵活性较差。目前针对相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，目 前尚未提出有效的解决方案。
发明内容
针对相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，目前尚 未提出有效的问题而提出本发明，为此，本发明的主要目的在于提供一种数据流转换方法、 装置及平板显示器，以解决上述问题。为了实现上述目的，根据本发明的一个方面，提供了一种数据流转换方法，该数据 流转换方法包括通过视频设备接口来接收第一数据流；解码器对接收到的第一数据流进 行处理，以获取第二数据流；可编程阵列器对第二数据流进行编码，以获取第三数据流；通 过平板显示器接口来识别并接收第三数据流。进一步地，在解码器对接收到的第一数据流进行处理，以获取第二数据流之前，方 法还包括可编程阵列器控制解码器的上电时序；上电后，可编程阵列器与解码器进行指 令通讯以启动解码器。进一步地，在通过视频设备接口来接收第一数据流之前，方法还包括设置视频设 备接口的优先级；选择优先级高的视频设备接口接收第一数据流。 进一步地，可编程阵列器检测各个视频设备接口的工作状态，其中，当任意一个视
4频设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当两个及以 上的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时关闭其它 视频设备接口。进一步地，通过视频设备接口来接收第一数据流的步骤包括读取EDID存储器中 的验证信息，其中，EDID存储器与视频设备接口连接；判断验证信息是否有效，其中，在验 证信息有效的情况下，视频设备接口开始接收第一数据流，否则，中断接收第一数据流。进一步地，可编程阵列器对第二数据流进行编码，以获取第三数据流的步骤包括 可编程阵列器接收第二数据流，并对第二数据流进行调整处理；按照平板显示器接口的接 口协议对调整处理后的第二数据流进行编码，生成第三数据流。进一步地，在通过平板显示器接口来识别并接收第三数据流之后，方法还包括配 置平板显示器接口的输出通道数目和每个通道单周期内的输出数据位；选择任意一个或多 个输出通道输出第三数据流。为了实现上述目的，根据本发明的另一方面，提供了一种数据流转换装置，该数据 流转换装置包括视频设备接口，用于接收第一数据流；解码器，用于对接收到的第一数据 流进行处理，以获取第二数据流；可编程阵列器，用于对第二数据流进行编码，以获取第三 数据流；平板显示器接口，用于识别并接收第三数据流。进一步地，装置还包括EDID存储器，与视频设备接口连接，用于保存验证信息， 在验证信息有效的情况下，视频设备接口开始接收第一数据流。进一步地，装置还包括设置模块，用于设置视频设备接口的优先级，优先级高的 视频设备接口接收第一数据流。进一步地，可编程阵列器控制解码器的上电时序，上电后，可编程阵列器与解码器 进行指令通讯以启动解码器；可编程阵列器检测各个视频设备接口的工作状态，其中，当任 意一个视频设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当 两个及以上的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时 关闭其它视频设备接口。进一步地，可编程阵列器包括处理模块，用于接收第二数据流，并对第二数据流 进行调整处理；编码模块，用于按照平板显示器接口的接口协议对调整处理后的第二数据 流进行编码，生成第三数据流。进一步地，装置还包括配置模块，用于配置平板显示器接口的输出通道数目和每 个通道单周期内的输出数据位；输出模块，用于选择任意一个或多个输出通道输出第三数 据流。 为了实现上述目的，根据本发明的又一方面，提供了 一种平板显示器，该平板显示 器包括上述任意一个数据流转换装置。 通过本发明，采用通过视频设备接口来接收第一数据流；解码器对接收到的第一 数据流进行解码，以获取第二数据流；可编程阵列器对第二数据流进行处理，以获取第三数 据流；通过平板显示器接口来识别并接收第三数据流，由于采用可编程阵列器实时地控制 解码器对第一数据流执行的处理操作，并将解码后的视频数据流进行编码，来获得平面显 示器接口可以识别和应用的数据流，即转换为符合该接口传输协议的数视频数据流，解决 了相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，进而实现简化数据流转换装置的电路结构，降低了成本，并且提高了电路的灵活性的效果。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据相关技术的数据流转换装置的结构示意图；图2是根据本发明实施例的数据流转换装置的结构示意图；图3是根据本发明优选实施例的数据流转换装置的结构示意图；以及图4是根据本发明实施例的数据流转换方法的流程图。
具体实施例方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本发明。图2是根据本发明实施例的数据流转换装置的结构示意图；图3是根据本发明优 选实施例的数据流转换装置的结构示意图。如图2所示，该装置包括视频设备接口 10，用 于接收第一数据流；解码器30，用于对接收到的第一数据流进行处理，以获取第二数据流； 可编程阵列器50，用于对第二数据流进行编码，以获取第三数据流；平板显示器接口 70，用 于识别并接收第三数据流。具体的，如图3所示，该数据流转换装置的视频设备接口 10可 以是HDMI接口，平板显示器接口 70可以是LVDS接口。本发明上述实施例中，解码器30将视频设备接口 10接收到的第一数据流进行解 码，该第一数据流为视频设备(例如DVD)发出的视频数据流，然后通过可编程阵列器50将 解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换 为符合该接口传输协议的数视频数据流，实现了将数字视频设备(视频设备的标准接口可 以为HDMI接口)的视频数据流应用于平板显示器，该过程中采用了可编程阵列器50完成 实时地控制解码器对第一数据流的解密和解码操作，并实现第二数据流至第三数据流的 视频数据流转换过程，解决了视频显示信号的转换问题，从而达到了简化了数据流转换装 置的电路结构，降低了成本，并且提高了电路的灵活性的效果。上述过程中，如果接收到的 第一数据流为加密后的数据流，解码器30在对第一数据流进行解码之前需要对该数据流 进行解密的操作。该数据流转换装置与现有的装置相比，首先在电路结构上得到优化，其中优化去 除了微控制器单元MCU，以及低压差分信号编码器单元，使得硬件电路设计的复杂度降低， 且成本也大为降低。如图3所示，本发明上述实施例装置还可以包括EDID存储器，与视频设备接口 10 连接，用于保存验证信息，在验证信息有效的情况下，视频设备接口 10开始接收第一数据 流。由该实施例可知，EDID存储器的内容是可以预设的，内容包含了转换装置的视频接收 信息，如HDMI解码为HDMI1. 3版本、本设备接收的最佳视频分辨率信息等，视频设备的HDMI 接口接入本发明的装置后，首先读取EDID存储的验证信息，在验证信息有效后开始发送视 频数据流，即验证该视频设备接口是否是允许传输该视频数据流的有效接口，如果不是，则 将该接口禁用，然后继续验证其它接口连接的EDID存储器中的验证信息，直到找到符合要求的视频设备接口，从而有效控制了视频数据流的有效输入。其中，该EDID存储器可以是 256Kbit 的 E2PR0M。本发明上述实施例中的装置还可以包括设置模块，用于设置视频设备接口 10的 优先级，优先级高的视频设备接口 10接收第一数据流。该实施例通过设置装置中各个视频 设备接口的优先级，实现在多个接口符合传输条件的情况下，仅选择一个接口传输视频数 据流，防止了接口资源的浪费，且如果传输过程中一个视频设备接口失效的情况下，还可以 使用其它的接口作为备用，以使得视频数据流的传输畅通。优选地，上述各个实施例还可以进一步实施为通过可编程阵列器50可以控制解 码器30的上电时序，上电后，可编程阵列器50通过与解码器30进行指令通讯来启动解码 器30 ；可编程阵列器50可以检测各个视频设备接口 10的工作状态，其中，当任意一个视频 设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当两个及以上 的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时关闭其它优 先级的视频设备接口。具体的，在本装置的板级电路上电时，由于解码器30有严格的上电时序要求，则 可以使用FPGA控制解码器30的上电工作过程，如解码器30需要两路供电电压1.8V和 3. 3V。而且1. 8V电压要先于3. 3V电压加载于解码器30给其供电，在两路电压加载解码器 30的供电过程中，解码器30需要处于复位状态，且在供电稳定后至少200ns后，才释放复位 引脚至正常状态。其中，该实施例中的可编程阵列器50可以包括处理模块，用于接收第二数据流， 并对第二数据流进行调整处理；编码模块，用于按照平板显示器接口 70的接口协议对调整 处理后的第二数据流进行编码，生成第三数据流。本发明的数据流转换装置还可以包括配置模块，用于配置平板显示器接口 70的 输出通道数目和每个通道单周期内的输出数据位；输出模块，用于选择任意一个或多个输 出通道输出第三数据流。该实施例中的FPGA接收到解码后的数据流，例如视频流RGB之 后，可以对RGB的传送位序进行调整和相关的处理，并进行LVDS协议的编码输出，从而使得 LVDS编码的输出是灵活的，即可以灵活配置单像素时钟下的传输比特数，也可以灵活配置 LVDS的输出通道数。有上述实施例可知，本发明的关键点是HDMI视频信号转换成LVDS视频信号的电 路系统架构，其中包括现场可编程逻辑阵列FPGA，FPGA用于控制解码器30的工作过程，以 及监测HDMI接口的状态和解码器30与外部视频设备的通信内容，并实时的作出相应的处 理。现场可编程逻辑阵列FPGA还包括解码后的视频信号RGB的调整以及LVDS的编码处理。 另外，装置中的解码器单元，可以完成HDMI视频流的解密和解码，来获取RGB视频信号。同 时可以提供两个电可擦写可编程的只读存储器EEPROM单元，用于存储转换装置的信息。图4是根据本发明实施例的数据流转换方法的流程图。如图4所示该方法包括如 下步骤步骤S102，通过图2中的视频设备接口 10来接收第一数据流。其中，该第一数据 流为视频数据流，视频设备接口可以是HDMI接口。步骤S104，通过图2中的解码器30对接收到的第一数据流进行处理，以获取第二 数据流。
步骤S106，通过图2中的可编程阵列器50对第二数据流进行编码，以获取第三数 据流。步骤S108，通过图2中的平板显示器接口 70来识别并接收第三数据流，其中，平板 显示器接口可以是LVDS接口。本发明上述实施例中，解码器30将视频设备接口 10接收到的第一数据流进行解 码，该第一数据流为视频设备(例如DVD)发出的视频数据流，然后通过可编程阵列器50将 解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换 为符合该接口传输协议的数视频数据流，实现了将数字视频设备(视频设备的标准接口可 以为HDMI接口)的视频数据流应用于平板显示器，该过程中采用了可编程阵列器50完成 视频数据流的转换过程，解决了视频显示信号的转换问题，从而达到了简化了数据流转换 装置的电路结构，降低成本，并且提高了电路的灵活性的效果。上述过程中，如果接收到的 第一数据流为加密后的数据流，解码器30在对第一数据流进行解码之前需要对该数据流 进行解密的操作。本发明上述实施例中，在解码器30对接收到的第一数据流进行解码，以获取第二 数据流之前，方法还可以包括可编程阵列器50控制解码器30的上电时序；上电后，可编 程阵列器50与解码器进行指令通讯以启动解码器30。具体的，如图2和3可知，本发明整体技术实施方案由HDMI的解码器30，单片机 FPGA以及两个256Kbit的E2PR0M实现，FPGA为主控制处理器，在板级电路上电时，由于 HDMI的解码器30有严格的上电时序要求，FPGA控制解码器30的上电工作过程，如解码器 30需要两路供电电压1. 8V和3. 3V。而且1. 8V电压要先于3. 3V电压加载于解码器30给 其供电，在两路电压加载解码器30的供电过程中，解码器30需要处于复位状态，且在供电 稳定后至少200ns后，才释放复位引脚至正常状态。在解码器30上电完成后，FPGA控制HDMI解码器30的工作启动过程，FPGA通过 I2C协议写入解码器30相应的内部寄存器值，通过逐个有次序的，并且严格按照时间间隔 的逐步写入各个寄存器的值，完成解码器30的初始化工作，解码器30完成初始化后将处于 工作状态，外部的HDMI视频接口可以接入本发明的转接转置进行视频信号的转接。本发明实施例中，在通过视频设备接口 10来接收第一数据流之前，方法还可以包 括设置视频设备接口 10的优先级；选择优先级高的视频设备接口 10接收第一数据流。该 实施例通过设置装置中各个视频设备接口的优先级，实现在多个接口符合传输条件的情况 下，仅选择一个接口传输视频数据流，防止了接口资源的浪费。优选地，可编程阵列器50可以检测各个视频设备接口 10的工作状态，其中，当任 意一个视频设备接口 10处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 10 ；当两个及以上的视频设备接口 10处于打开状态下时，选择打开优先级高的视频设备接 口 10，同时关闭其它优先级的视频设备接口。具体的，在本发明的实施过程中，将装置中涉及到的两路HDMI接口设置优先级， 且在数据流输入的过程中这两个接口不能同时使用，只能二选一的模式，并且有一路优先 级较高，即同时两路接入HDMI视频流接口，系统会自动选择优先级较高的HDMI接口接收视 频数据流。该过程中，FPGA实时监控两路HDMI 口的接入使用情况，当检测到某路HDMI端口 接入视频信号时，FPGA会随后启动写解码器30的寄存器工作，关闭其中一路未使用的HDMI端口，若监测到两路HDMI接口同时使用时，将关闭优先级较低的一路接口(视频设备接口 的优先级可以由FPGA设置)，同时监测HDMI接口与EDID以及HDMI接口与解码器30的通 信内容，一旦出现通信失误，FPGA将自动复位解码器30的工作状态。本发明上述实施例中，通过视频设备接口 10来接收第一数据流的步骤可以包括 读取EDID存储器中的验证信息，其中，EDID存储器与视频设备接口 10连接；判断验证信息 是否有效，其中，在验证信息有效的情况下，视频设备接口 10开始接收第一数据流，否则， 中断接收第一数据流。由该实施例可知，EDID存储器的内容是可以预设的，在视频设备的 HDMI接口接入本发明的装置后，首先读取EDID存储的验证信息，验证该视频设备接口是否 是允许传输该视频数据流的有效接口，如果不是，则将该接口禁用，然后继续验证其它接口 连接的EDID存储器中的验证信息，直到找到符合要求的视频设备接口，从而有效控制了视 频数据流的有效输入。其中，该EDID存储器可以是256Kbit的E2PR0M。在验证信息通过之后开始发送视频流，解码器30对视频数据流进行解码，在视频 流解码的过程中，外部视频设备通过HDMI端口与解码器进行不断通信以验证解码及解密 过程是否有误，若有误将中断视频流的发送。因此，本发明在硬件电路设计方面可以通过增 加三极管作为开关以防止外部设备与解码器的错误通信，在解码器工作稳定后，才打开其 与外部设备的通信。优选地，可编程阵列器50对第二数据流进行编码，以获取第三数据流的步骤可以 包括可编程阵列器50接收第二数据流，并对第二数据流进行调整处理；按照平板显示器 接口 70的接口协议对调整处理后的第二数据流进行编码，生成第三数据流。且在通过平板 显示器接口 70来识别并接收第三数据流之后，方法还包括配置平板显示器接口 70的输出 通道数目和每个通道单周期内的输出数据位；选择任意一个或多个输出通道输出第三数 据流。具体实施时，FPGA实行监测以实现在电路运行不稳定状态情况下的自动修复功 能，FPGA接收到解码后的第二数据流，即视频流RGB后，对RGB的传送位序进行调整和相关 的处理，并对第二数据流进行基于LVDS协议的编码，将得到的第三数据流输出，该实施例 中，FPGA实现LVDS编码输出是灵活的，即可以灵活配置单像素时钟下的传输比特数，也可 以灵活配置LVDS的输出通道数。本发明上述各个实施例中，通过单片机可编程阵列器(FPGA)来执行视频设备的 HDMI接口协议的解码及解密操作，以及LVDS协议标准的信号编码及传输，同时可以控制解 码器30的工作过程，以及监测HDMI接口的状态和解码器30与外部视频设备的通信内容， 并实时的作出相应的处理。现场可编程逻辑阵列FPGA还包括解码后的视频信号RGB的调 整以及LVDS的编码处理。从而实现了大大降低成本，优化电路结构。需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的 计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不 同于此处的顺序执行所示出或描述的步骤。为了实现上述目的，根据本发明的又一方面，提供了一种平板显示器，该平板显示 器包括上述任意一个数据流转换装置。从以上的描述中，可以看出，本发明实现了如下技术效果优化电路结构，比较现 有的技术优化去除了微控制器单元，以及低压差分信号编码器单元，使得硬件电路设计的
9复杂度降低；其次，转换设备装置的成本大为降低；另外，实现LVDS的通道和串行比特位的 可灵活配置使电路的灵活性更强。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们 中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的 硬件和软件结合。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种数据流转换方法，其特征在于，包括 通过视频设备接口来接收第一数据流；解码器对接收到的所述第一数据流进行处理，以获取第二数据流； 可编程阵列器对所述第二数据流进行编码，以获取第三数据流； 通过平板显示器接口来识别并接收所述第三数据流。
2.根据权利要求1所述的方法，其特征在于，在解码器对接收到的所述第一数据流进 行处理，以获取第二数据流之前，所述方法还包括所述可编程阵列器控制所述解码器的上电时序；上电后，所述可编程阵列器与所述解码器进行指令通讯以启动所述解码器。
3.根据权利要求1所述的方法，其特征在于，在通过视频设备接口来接收第一数据流 之前，所述方法还包括设置所述视频设备接口的优先级； 选择优先级高的所述视频设备接口接收所述第一数据流。
4.根据权利要求1所述的方法，其特征在于，所述可编程阵列器检测各个所述视频设 备接口的工作状态，其中，当任意一个所述视频设备接口处于打开状态下时，关闭其它处于未使用状态下的所述 视频设备接口；当两个及以上的所述视频设备接口处于打开状态下时，选择打开优先级高的所述视频 设备接口，同时关闭其它视频设备接口。
5.根据权利要求1-4中任一项所述的方法，其特征在于，通过视频设备接口来接收第 一数据流的步骤包括读取EDID存储器中的验证信息，其中，所述EDID存储器与所述视频设备接口连接； 判断所述验证信息是否有效，其中，在所述验证信息有效的情况下，所述视频设备接口 开始接收第一数据流，否则，中断接收所述第一数据流。
6.根据权利要求5所述的方法，其特征在于，可编程阵列器对所述第二数据流进行编 码，以获取第三数据流的步骤包括所述可编程阵列器接收所述第二数据流，并对所述第二数据流进行调整处理； 按照所述平板显示器接口的接口协议对调整处理后的所述第二数据流进行编码，生成 第三数据流。
7.根据权利要求6所述的方法，其特征在于，在通过平板显示器接口来识别并接收所 述第三数据流之后，所述方法还包括配置所述平板显示器接口的输出通道数目和每个通道单周期内的输出数据位；选择任 意一个或多个所述输出通道输出所述第三数据流。
8.一种数据流转换装置，其特征在于，包括 视频设备接口，用于接收第一数据流；解码器，用于对接收到的所述第一数据流进行处理，以获取第二数据流； 可编程阵列器，用于对所述第二数据流进行编码，以获取第三数据流； 平板显示器接口，用于识别并接收所述第三数据流。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括EDID存储器，与所述视频设备接口连接，用于保存验证信息，在所述验证信息有效的情 况下，所述视频设备接口开始接收所述第一数据流。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括设置模块，用于设置所 述视频设备接口的优先级，优先级高的所述视频设备接口接收所述第一数据流。
11.根据权利要求8-10中任一项所述的装置，其特征在于，所述可编程阵列器控制所述解码器的上电时序，上电后，所述可编程阵列器与所述解 码器进行指令通讯以启动所述解码器；所述可编程阵列器检测各个所述视频设备接口的工作状态，其中，当任意一个所述视 频设备接口处于打开状态下时，关闭其它处于未使用状态下的所述视频设备接口 ；当两个 及以上的所述视频设备接口处于打开状态下时，选择打开优先级高的所述视频设备接口， 同时关闭其他视频设备接口。
12.根据权利要求8所述的装置，其特征在于，所述可编程阵列器包括 处理模块，用于接收所述第二数据流，并对所述第二数据流进行调整处理；编码模块，用于按照所述平板显示器接口的接口协议对调整处理后的所述第二数据流 进行编码，生成第三数据流。
13.根据权利要求8所述的装置，其特征在于，所述装置还包括配置模块，用于配置所述平板显示器接口的输出通道数目和每个通道单周期内的输出 数据位；输出模块，用于选择任意一个或多个所述输出通道输出所述第三数据流。
14.一种平板显示器，其特征在于，包括权利要求8-13中任一项所述的数据流转换装置。
全文摘要
本发明公开了一种数据流转换方法、装置及平板显示器。其中，该方法包括通过视频设备接口来接收第一数据流；解码器对接收到的第一数据流进行处理，以获取第二数据流；可编程阵列器对第二数据流进行编码，以获取第三数据流；通过平板显示器接口来识别并接收第三数据流，由于采用可编程阵列器实时地控制解码器对第一数据流执行的处理操作，同时将解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换为符合该接口传输协议的视频数据流。通过本发明，能够简化数据流转换装置的电路结构，降低了成本，并且提高了电路的灵活性。
文档编号G09G3/20GK102075721SQ20111004963
公开日2011年5月25日 申请日期2011年3月1日 优先权日2011年3月1日
发明者卢长军, 谢少杰, 雷伟林 申请人:利亚德光电股份有限公司
技术领域：
本发明涉及电器领域，具体而言，涉及一种数据流转换方法、装置及平板显示器。
背景技术：
目前平板显示器的视频输入接口大部分为LVDS接口，当视频设备接入平板显示 器作视频显示的时候，由于视频设备的标准数字视频接口是与LVDS接口不同协议的HDMI 接口，因此，在这种情况下，视频设备无法直接接入平板显示装置作视频显示，因此，开发视 频信号转换装置对于平板显示器是必要的。图1是根据相关技术的数据流转换装置的结构示意图。如图1所示装置包括HDMI 解码器，MCU, FPGA，LVDS编码器，可以实现将HDMI数字标准接口信号转换为LVDS协议信 号，从而控制LVDS接口可以识别HDMI接口接收到的视频流。如图1所示，该现有技术的转换方案通过MCU(Micro Control Unit)来控制HDMI 接口与解码器之间的通信，HDMI接口用于接收视频流，MCU实现对解码器寄存器的读写以 及实时控制，解码器对HDMI视频流解码后输入FPGA作视频的处理和调整，FPGA输出处理 和调整后的视频流进入LVDS编码器，视频流通过LVDS编码器编码并输出，此时，视频流实 现以LVDS信号协议的形式输至平板显示器。由于该现有技术中，解码器的实时通信与控制由MCU实现，因此，增加了 MCU的芯 片成本以及板级设计的复杂性，另外LVDS编码器同样增加了编码器芯片的成本，而且LVDS 协议信号的输出形式按照严格的协议比特传送顺序输出，灵活性较差。目前针对相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，目 前尚未提出有效的解决方案。
发明内容
针对相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，目前尚 未提出有效的问题而提出本发明，为此，本发明的主要目的在于提供一种数据流转换方法、 装置及平板显示器，以解决上述问题。为了实现上述目的，根据本发明的一个方面，提供了一种数据流转换方法，该数据 流转换方法包括通过视频设备接口来接收第一数据流；解码器对接收到的第一数据流进 行处理，以获取第二数据流；可编程阵列器对第二数据流进行编码，以获取第三数据流；通 过平板显示器接口来识别并接收第三数据流。进一步地，在解码器对接收到的第一数据流进行处理，以获取第二数据流之前，方 法还包括可编程阵列器控制解码器的上电时序；上电后，可编程阵列器与解码器进行指 令通讯以启动解码器。进一步地，在通过视频设备接口来接收第一数据流之前，方法还包括设置视频设 备接口的优先级；选择优先级高的视频设备接口接收第一数据流。 进一步地，可编程阵列器检测各个视频设备接口的工作状态，其中，当任意一个视
4频设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当两个及以 上的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时关闭其它 视频设备接口。进一步地，通过视频设备接口来接收第一数据流的步骤包括读取EDID存储器中 的验证信息，其中，EDID存储器与视频设备接口连接；判断验证信息是否有效，其中，在验 证信息有效的情况下，视频设备接口开始接收第一数据流，否则，中断接收第一数据流。进一步地，可编程阵列器对第二数据流进行编码，以获取第三数据流的步骤包括 可编程阵列器接收第二数据流，并对第二数据流进行调整处理；按照平板显示器接口的接 口协议对调整处理后的第二数据流进行编码，生成第三数据流。进一步地，在通过平板显示器接口来识别并接收第三数据流之后，方法还包括配 置平板显示器接口的输出通道数目和每个通道单周期内的输出数据位；选择任意一个或多 个输出通道输出第三数据流。为了实现上述目的，根据本发明的另一方面，提供了一种数据流转换装置，该数据 流转换装置包括视频设备接口，用于接收第一数据流；解码器，用于对接收到的第一数据 流进行处理，以获取第二数据流；可编程阵列器，用于对第二数据流进行编码，以获取第三 数据流；平板显示器接口，用于识别并接收第三数据流。进一步地，装置还包括EDID存储器，与视频设备接口连接，用于保存验证信息， 在验证信息有效的情况下，视频设备接口开始接收第一数据流。进一步地，装置还包括设置模块，用于设置视频设备接口的优先级，优先级高的 视频设备接口接收第一数据流。进一步地，可编程阵列器控制解码器的上电时序，上电后，可编程阵列器与解码器 进行指令通讯以启动解码器；可编程阵列器检测各个视频设备接口的工作状态，其中，当任 意一个视频设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当 两个及以上的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时 关闭其它视频设备接口。进一步地，可编程阵列器包括处理模块，用于接收第二数据流，并对第二数据流 进行调整处理；编码模块，用于按照平板显示器接口的接口协议对调整处理后的第二数据 流进行编码，生成第三数据流。进一步地，装置还包括配置模块，用于配置平板显示器接口的输出通道数目和每 个通道单周期内的输出数据位；输出模块，用于选择任意一个或多个输出通道输出第三数 据流。 为了实现上述目的，根据本发明的又一方面，提供了 一种平板显示器，该平板显示 器包括上述任意一个数据流转换装置。 通过本发明，采用通过视频设备接口来接收第一数据流；解码器对接收到的第一 数据流进行解码，以获取第二数据流；可编程阵列器对第二数据流进行处理，以获取第三数 据流；通过平板显示器接口来识别并接收第三数据流，由于采用可编程阵列器实时地控制 解码器对第一数据流执行的处理操作，并将解码后的视频数据流进行编码，来获得平面显 示器接口可以识别和应用的数据流，即转换为符合该接口传输协议的数视频数据流，解决 了相关技术的电路接口实现复杂，成本较高，电路的灵活性较差的问题，进而实现简化数据流转换装置的电路结构，降低了成本，并且提高了电路的灵活性的效果。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据相关技术的数据流转换装置的结构示意图；图2是根据本发明实施例的数据流转换装置的结构示意图；图3是根据本发明优选实施例的数据流转换装置的结构示意图；以及图4是根据本发明实施例的数据流转换方法的流程图。
具体实施例方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本发明。图2是根据本发明实施例的数据流转换装置的结构示意图；图3是根据本发明优 选实施例的数据流转换装置的结构示意图。如图2所示，该装置包括视频设备接口 10，用 于接收第一数据流；解码器30，用于对接收到的第一数据流进行处理，以获取第二数据流； 可编程阵列器50，用于对第二数据流进行编码，以获取第三数据流；平板显示器接口 70，用 于识别并接收第三数据流。具体的，如图3所示，该数据流转换装置的视频设备接口 10可 以是HDMI接口，平板显示器接口 70可以是LVDS接口。本发明上述实施例中，解码器30将视频设备接口 10接收到的第一数据流进行解 码，该第一数据流为视频设备(例如DVD)发出的视频数据流，然后通过可编程阵列器50将 解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换 为符合该接口传输协议的数视频数据流，实现了将数字视频设备(视频设备的标准接口可 以为HDMI接口)的视频数据流应用于平板显示器，该过程中采用了可编程阵列器50完成 实时地控制解码器对第一数据流的解密和解码操作，并实现第二数据流至第三数据流的 视频数据流转换过程，解决了视频显示信号的转换问题，从而达到了简化了数据流转换装 置的电路结构，降低了成本，并且提高了电路的灵活性的效果。上述过程中，如果接收到的 第一数据流为加密后的数据流，解码器30在对第一数据流进行解码之前需要对该数据流 进行解密的操作。该数据流转换装置与现有的装置相比，首先在电路结构上得到优化，其中优化去 除了微控制器单元MCU，以及低压差分信号编码器单元，使得硬件电路设计的复杂度降低， 且成本也大为降低。如图3所示，本发明上述实施例装置还可以包括EDID存储器，与视频设备接口 10 连接，用于保存验证信息，在验证信息有效的情况下，视频设备接口 10开始接收第一数据 流。由该实施例可知，EDID存储器的内容是可以预设的，内容包含了转换装置的视频接收 信息，如HDMI解码为HDMI1. 3版本、本设备接收的最佳视频分辨率信息等，视频设备的HDMI 接口接入本发明的装置后，首先读取EDID存储的验证信息，在验证信息有效后开始发送视 频数据流，即验证该视频设备接口是否是允许传输该视频数据流的有效接口，如果不是，则 将该接口禁用，然后继续验证其它接口连接的EDID存储器中的验证信息，直到找到符合要求的视频设备接口，从而有效控制了视频数据流的有效输入。其中，该EDID存储器可以是 256Kbit 的 E2PR0M。本发明上述实施例中的装置还可以包括设置模块，用于设置视频设备接口 10的 优先级，优先级高的视频设备接口 10接收第一数据流。该实施例通过设置装置中各个视频 设备接口的优先级，实现在多个接口符合传输条件的情况下，仅选择一个接口传输视频数 据流，防止了接口资源的浪费，且如果传输过程中一个视频设备接口失效的情况下，还可以 使用其它的接口作为备用，以使得视频数据流的传输畅通。优选地，上述各个实施例还可以进一步实施为通过可编程阵列器50可以控制解 码器30的上电时序，上电后，可编程阵列器50通过与解码器30进行指令通讯来启动解码 器30 ；可编程阵列器50可以检测各个视频设备接口 10的工作状态，其中，当任意一个视频 设备接口处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 ；当两个及以上 的视频设备接口处于打开状态下时，选择打开优先级高的视频设备接口，同时关闭其它优 先级的视频设备接口。具体的，在本装置的板级电路上电时，由于解码器30有严格的上电时序要求，则 可以使用FPGA控制解码器30的上电工作过程，如解码器30需要两路供电电压1.8V和 3. 3V。而且1. 8V电压要先于3. 3V电压加载于解码器30给其供电，在两路电压加载解码器 30的供电过程中，解码器30需要处于复位状态，且在供电稳定后至少200ns后，才释放复位 引脚至正常状态。其中，该实施例中的可编程阵列器50可以包括处理模块，用于接收第二数据流， 并对第二数据流进行调整处理；编码模块，用于按照平板显示器接口 70的接口协议对调整 处理后的第二数据流进行编码，生成第三数据流。本发明的数据流转换装置还可以包括配置模块，用于配置平板显示器接口 70的 输出通道数目和每个通道单周期内的输出数据位；输出模块，用于选择任意一个或多个输 出通道输出第三数据流。该实施例中的FPGA接收到解码后的数据流，例如视频流RGB之 后，可以对RGB的传送位序进行调整和相关的处理，并进行LVDS协议的编码输出，从而使得 LVDS编码的输出是灵活的，即可以灵活配置单像素时钟下的传输比特数，也可以灵活配置 LVDS的输出通道数。有上述实施例可知，本发明的关键点是HDMI视频信号转换成LVDS视频信号的电 路系统架构，其中包括现场可编程逻辑阵列FPGA，FPGA用于控制解码器30的工作过程，以 及监测HDMI接口的状态和解码器30与外部视频设备的通信内容，并实时的作出相应的处 理。现场可编程逻辑阵列FPGA还包括解码后的视频信号RGB的调整以及LVDS的编码处理。 另外，装置中的解码器单元，可以完成HDMI视频流的解密和解码，来获取RGB视频信号。同 时可以提供两个电可擦写可编程的只读存储器EEPROM单元，用于存储转换装置的信息。图4是根据本发明实施例的数据流转换方法的流程图。如图4所示该方法包括如 下步骤步骤S102，通过图2中的视频设备接口 10来接收第一数据流。其中，该第一数据 流为视频数据流，视频设备接口可以是HDMI接口。步骤S104，通过图2中的解码器30对接收到的第一数据流进行处理，以获取第二 数据流。
步骤S106，通过图2中的可编程阵列器50对第二数据流进行编码，以获取第三数 据流。步骤S108，通过图2中的平板显示器接口 70来识别并接收第三数据流，其中，平板 显示器接口可以是LVDS接口。本发明上述实施例中，解码器30将视频设备接口 10接收到的第一数据流进行解 码，该第一数据流为视频设备(例如DVD)发出的视频数据流，然后通过可编程阵列器50将 解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换 为符合该接口传输协议的数视频数据流，实现了将数字视频设备(视频设备的标准接口可 以为HDMI接口)的视频数据流应用于平板显示器，该过程中采用了可编程阵列器50完成 视频数据流的转换过程，解决了视频显示信号的转换问题，从而达到了简化了数据流转换 装置的电路结构，降低成本，并且提高了电路的灵活性的效果。上述过程中，如果接收到的 第一数据流为加密后的数据流，解码器30在对第一数据流进行解码之前需要对该数据流 进行解密的操作。本发明上述实施例中，在解码器30对接收到的第一数据流进行解码，以获取第二 数据流之前，方法还可以包括可编程阵列器50控制解码器30的上电时序；上电后，可编 程阵列器50与解码器进行指令通讯以启动解码器30。具体的，如图2和3可知，本发明整体技术实施方案由HDMI的解码器30，单片机 FPGA以及两个256Kbit的E2PR0M实现，FPGA为主控制处理器，在板级电路上电时，由于 HDMI的解码器30有严格的上电时序要求，FPGA控制解码器30的上电工作过程，如解码器 30需要两路供电电压1. 8V和3. 3V。而且1. 8V电压要先于3. 3V电压加载于解码器30给 其供电，在两路电压加载解码器30的供电过程中，解码器30需要处于复位状态，且在供电 稳定后至少200ns后，才释放复位引脚至正常状态。在解码器30上电完成后，FPGA控制HDMI解码器30的工作启动过程，FPGA通过 I2C协议写入解码器30相应的内部寄存器值，通过逐个有次序的，并且严格按照时间间隔 的逐步写入各个寄存器的值，完成解码器30的初始化工作，解码器30完成初始化后将处于 工作状态，外部的HDMI视频接口可以接入本发明的转接转置进行视频信号的转接。本发明实施例中，在通过视频设备接口 10来接收第一数据流之前，方法还可以包 括设置视频设备接口 10的优先级；选择优先级高的视频设备接口 10接收第一数据流。该 实施例通过设置装置中各个视频设备接口的优先级，实现在多个接口符合传输条件的情况 下，仅选择一个接口传输视频数据流，防止了接口资源的浪费。优选地，可编程阵列器50可以检测各个视频设备接口 10的工作状态，其中，当任 意一个视频设备接口 10处于打开状态下时，关闭其它处于未使用状态下的视频设备接口 10 ；当两个及以上的视频设备接口 10处于打开状态下时，选择打开优先级高的视频设备接 口 10，同时关闭其它优先级的视频设备接口。具体的，在本发明的实施过程中，将装置中涉及到的两路HDMI接口设置优先级， 且在数据流输入的过程中这两个接口不能同时使用，只能二选一的模式，并且有一路优先 级较高，即同时两路接入HDMI视频流接口，系统会自动选择优先级较高的HDMI接口接收视 频数据流。该过程中，FPGA实时监控两路HDMI 口的接入使用情况，当检测到某路HDMI端口 接入视频信号时，FPGA会随后启动写解码器30的寄存器工作，关闭其中一路未使用的HDMI端口，若监测到两路HDMI接口同时使用时，将关闭优先级较低的一路接口(视频设备接口 的优先级可以由FPGA设置)，同时监测HDMI接口与EDID以及HDMI接口与解码器30的通 信内容，一旦出现通信失误，FPGA将自动复位解码器30的工作状态。本发明上述实施例中，通过视频设备接口 10来接收第一数据流的步骤可以包括 读取EDID存储器中的验证信息，其中，EDID存储器与视频设备接口 10连接；判断验证信息 是否有效，其中，在验证信息有效的情况下，视频设备接口 10开始接收第一数据流，否则， 中断接收第一数据流。由该实施例可知，EDID存储器的内容是可以预设的，在视频设备的 HDMI接口接入本发明的装置后，首先读取EDID存储的验证信息，验证该视频设备接口是否 是允许传输该视频数据流的有效接口，如果不是，则将该接口禁用，然后继续验证其它接口 连接的EDID存储器中的验证信息，直到找到符合要求的视频设备接口，从而有效控制了视 频数据流的有效输入。其中，该EDID存储器可以是256Kbit的E2PR0M。在验证信息通过之后开始发送视频流，解码器30对视频数据流进行解码，在视频 流解码的过程中，外部视频设备通过HDMI端口与解码器进行不断通信以验证解码及解密 过程是否有误，若有误将中断视频流的发送。因此，本发明在硬件电路设计方面可以通过增 加三极管作为开关以防止外部设备与解码器的错误通信，在解码器工作稳定后，才打开其 与外部设备的通信。优选地，可编程阵列器50对第二数据流进行编码，以获取第三数据流的步骤可以 包括可编程阵列器50接收第二数据流，并对第二数据流进行调整处理；按照平板显示器 接口 70的接口协议对调整处理后的第二数据流进行编码，生成第三数据流。且在通过平板 显示器接口 70来识别并接收第三数据流之后，方法还包括配置平板显示器接口 70的输出 通道数目和每个通道单周期内的输出数据位；选择任意一个或多个输出通道输出第三数 据流。具体实施时，FPGA实行监测以实现在电路运行不稳定状态情况下的自动修复功 能，FPGA接收到解码后的第二数据流，即视频流RGB后，对RGB的传送位序进行调整和相关 的处理，并对第二数据流进行基于LVDS协议的编码，将得到的第三数据流输出，该实施例 中，FPGA实现LVDS编码输出是灵活的，即可以灵活配置单像素时钟下的传输比特数，也可 以灵活配置LVDS的输出通道数。本发明上述各个实施例中，通过单片机可编程阵列器(FPGA)来执行视频设备的 HDMI接口协议的解码及解密操作，以及LVDS协议标准的信号编码及传输，同时可以控制解 码器30的工作过程，以及监测HDMI接口的状态和解码器30与外部视频设备的通信内容， 并实时的作出相应的处理。现场可编程逻辑阵列FPGA还包括解码后的视频信号RGB的调 整以及LVDS的编码处理。从而实现了大大降低成本，优化电路结构。需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的 计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不 同于此处的顺序执行所示出或描述的步骤。为了实现上述目的，根据本发明的又一方面，提供了一种平板显示器，该平板显示 器包括上述任意一个数据流转换装置。从以上的描述中，可以看出，本发明实现了如下技术效果优化电路结构，比较现 有的技术优化去除了微控制器单元，以及低压差分信号编码器单元，使得硬件电路设计的
9复杂度降低；其次，转换设备装置的成本大为降低；另外，实现LVDS的通道和串行比特位的 可灵活配置使电路的灵活性更强。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储 在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们 中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的 硬件和软件结合。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种数据流转换方法，其特征在于，包括 通过视频设备接口来接收第一数据流；解码器对接收到的所述第一数据流进行处理，以获取第二数据流； 可编程阵列器对所述第二数据流进行编码，以获取第三数据流； 通过平板显示器接口来识别并接收所述第三数据流。
2.根据权利要求1所述的方法，其特征在于，在解码器对接收到的所述第一数据流进 行处理，以获取第二数据流之前，所述方法还包括所述可编程阵列器控制所述解码器的上电时序；上电后，所述可编程阵列器与所述解码器进行指令通讯以启动所述解码器。
3.根据权利要求1所述的方法，其特征在于，在通过视频设备接口来接收第一数据流 之前，所述方法还包括设置所述视频设备接口的优先级； 选择优先级高的所述视频设备接口接收所述第一数据流。
4.根据权利要求1所述的方法，其特征在于，所述可编程阵列器检测各个所述视频设 备接口的工作状态，其中，当任意一个所述视频设备接口处于打开状态下时，关闭其它处于未使用状态下的所述 视频设备接口；当两个及以上的所述视频设备接口处于打开状态下时，选择打开优先级高的所述视频 设备接口，同时关闭其它视频设备接口。
5.根据权利要求1-4中任一项所述的方法，其特征在于，通过视频设备接口来接收第 一数据流的步骤包括读取EDID存储器中的验证信息，其中，所述EDID存储器与所述视频设备接口连接； 判断所述验证信息是否有效，其中，在所述验证信息有效的情况下，所述视频设备接口 开始接收第一数据流，否则，中断接收所述第一数据流。
6.根据权利要求5所述的方法，其特征在于，可编程阵列器对所述第二数据流进行编 码，以获取第三数据流的步骤包括所述可编程阵列器接收所述第二数据流，并对所述第二数据流进行调整处理； 按照所述平板显示器接口的接口协议对调整处理后的所述第二数据流进行编码，生成 第三数据流。
7.根据权利要求6所述的方法，其特征在于，在通过平板显示器接口来识别并接收所 述第三数据流之后，所述方法还包括配置所述平板显示器接口的输出通道数目和每个通道单周期内的输出数据位；选择任 意一个或多个所述输出通道输出所述第三数据流。
8.一种数据流转换装置，其特征在于，包括 视频设备接口，用于接收第一数据流；解码器，用于对接收到的所述第一数据流进行处理，以获取第二数据流； 可编程阵列器，用于对所述第二数据流进行编码，以获取第三数据流； 平板显示器接口，用于识别并接收所述第三数据流。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括EDID存储器，与所述视频设备接口连接，用于保存验证信息，在所述验证信息有效的情 况下，所述视频设备接口开始接收所述第一数据流。
10.根据权利要求8所述的装置，其特征在于，所述装置还包括设置模块，用于设置所 述视频设备接口的优先级，优先级高的所述视频设备接口接收所述第一数据流。
11.根据权利要求8-10中任一项所述的装置，其特征在于，所述可编程阵列器控制所述解码器的上电时序，上电后，所述可编程阵列器与所述解 码器进行指令通讯以启动所述解码器；所述可编程阵列器检测各个所述视频设备接口的工作状态，其中，当任意一个所述视 频设备接口处于打开状态下时，关闭其它处于未使用状态下的所述视频设备接口 ；当两个 及以上的所述视频设备接口处于打开状态下时，选择打开优先级高的所述视频设备接口， 同时关闭其他视频设备接口。
12.根据权利要求8所述的装置，其特征在于，所述可编程阵列器包括 处理模块，用于接收所述第二数据流，并对所述第二数据流进行调整处理；编码模块，用于按照所述平板显示器接口的接口协议对调整处理后的所述第二数据流 进行编码，生成第三数据流。
13.根据权利要求8所述的装置，其特征在于，所述装置还包括配置模块，用于配置所述平板显示器接口的输出通道数目和每个通道单周期内的输出 数据位；输出模块，用于选择任意一个或多个所述输出通道输出所述第三数据流。
14.一种平板显示器，其特征在于，包括权利要求8-13中任一项所述的数据流转换装置。
全文摘要
本发明公开了一种数据流转换方法、装置及平板显示器。其中，该方法包括通过视频设备接口来接收第一数据流；解码器对接收到的第一数据流进行处理，以获取第二数据流；可编程阵列器对第二数据流进行编码，以获取第三数据流；通过平板显示器接口来识别并接收第三数据流，由于采用可编程阵列器实时地控制解码器对第一数据流执行的处理操作，同时将解码后的视频数据流进行编码，来获得平面显示器接口可以识别和应用的数据流，即转换为符合该接口传输协议的视频数据流。通过本发明，能够简化数据流转换装置的电路结构，降低了成本，并且提高了电路的灵活性。
文档编号G09G3/20GK102075721SQ20111004963
公开日2011年5月25日 申请日期2011年3月1日 优先权日2011年3月1日
发明者卢长军, 谢少杰, 雷伟林 申请人:利亚德光电股份有限公司
最新回复(0)