有机发光二极管的像素驱动电路的制作方法
专利名称：有机发光二极管的像素驱动电路的制作方法
技术领域：
本发明涉及一种有机发光二极管的像素驱动电路，尤指一种可改善残影的有机发 光二极管的像素驱动电路。
背景技术：
请参考图1，图1为现有技术的有机发光二极管(organic light emittingdiode, 0LED)的显示面板的示意图。显示面板10包括数据驱动器11、扫描驱动器12以及显示阵 列13。数据驱动器11控制数据线DL1至DLn，且扫描驱动器12控制扫描线SL1至SLm。显 示阵列13是由数据线DL1至DLn以及扫描线SL1至SLm交错所形成，且每一交错的数据线和 扫描线形成一个显示单元，例如，数据线DL1和扫描线SL1形成显示单元14。如图1所示， 显示单元14(其他显示单元亦相同)的等效电路包含开关晶体管T11、储存电容C11、驱动 晶体管T12以及有机发光二极管D11，其中开关晶体管Tll为N型晶体管，驱动晶体管T12 为P型晶体管。扫描驱动器12依序送出扫描信号至扫描线SL1至SLm，而使在同一时间仅开启某 一列上所有显示单元的开关晶体管，而关闭其他列上所有显示单元的开关晶体管。数据驱 动器11则是根据待显示的影像数据，经数据线DL1至DLn，送出对应的视讯信号(灰阶值) 到一列的显示单元上。举例来说，当扫描驱动器12送出扫描信号至扫描线SL1时，显示单 元14的开关晶体管Tll导通，数据驱动器11则通过数据线DL1将对应的像素数据传送至 显示单元14中，且由储存电容Cll来储存像素数据的电压。驱动晶体管T12则根据储存电 容Cll所储存的电压，以提供驱动电流Isd来驱动有机发光二极管D11。由于有机发光二极管Dll为电流驱动元件，驱动电流Isd的值可决定有机发光二 极管Dll所产生的光亮度。驱动电流Isd即流过驱动晶体管T12的电流，可表示为式(1)Isd = ^k{Vsg-1 Vth I)2式⑴其中k为驱动晶体管T12的导电参数，Vsg为驱动晶体管T12的源极与栅极的电 压差，Vth为驱动晶体管T12的临界电压值。然而，P型晶体管的通道因为空穴捕捉(Hole trap)，使晶体管的通道在显示面板 10转换画面时仍有残存的空穴，造成显示面板10的画面残影(Imageretention)。
发明内容
因此，本发明的一目的在于提供一种有机发光二极管的像素驱动电路，以解决上 述的问题。本发明提供一种有机发光二极管的像素驱动电路，包含一第一开关、一电容、一晶 体管、一第二开关、一第三开关以及一有机发光二极管。该第一开关具有一第一端用来接收 一数据信号，一第二端，以及一控制端用来接收一扫描信号。该电容具有一第一端电性连接 于一第一电压源，以及一第二端电性连接于该第一开关的第二端。该晶体管具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体。该第二开关具有一第一端电 性连接于该第一电压源，一第二端电性连接于该晶体管的第一端，以及一控制端用来接收 一控制信号。该第三开关具有一第一端电性连接于该晶体管的基体，一第二端电性连接于 一参考电压源，以及一控制端用来接收该控制信号。该有机发光二极管具有一第一端电性 连接于该晶体管的第二端，以及一第二端电性连接于一第二电压源。本发明另提供一种有机发光二极管的像素驱动电路，包含一第一开关、一电容、一 第一晶体管、一第二晶体管、一第二开关、一第三开关以及一有机发光二极管。该第一开关 具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一扫描信号。该电容 具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开关的第二端。 该第一晶体管具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体， 其中该基体具有一第一端电性连接于该第一电压源以及一第二端。该第二晶体管具有一第 一端即为第一晶体管的基体的第一端，一控制端电性连接于该第一晶体管的控制端，以及 一第二端即为该第一晶体管的基体的第二端。该第二开关具有一第一端电性连接于该第一 电压源，一第二端电性连接于该第一晶体管的第一端，以及一控制端用来接收一控制信号。 该第三开关具有一第一端电性连接于该第二晶体管的第二端，一第二端电性连接于一参考 电压源，以及一控制端用来接收该控制信号。该有机发光二极管具有一第一端电性连接于 该第一晶体管的第二端，以及一第二端电性连接于一第二电压源。本发明的有益效果在于，本发明的机发光二极管的像素驱动电路包含一第一开 关、一电容、一晶体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的 操作主要包含晶体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管 重置以及数据写入段阶对该晶体管进行重置以帮助空穴释放。
40IN型半导体405P+ 掺杂区
403N+掺杂区 407栅极金属层 701多晶硅层 705P+掺杂区 709N-掺杂区409栅极绝缘层703栅极金属层707N+ 掺杂区D21有机发光二极管C21 电容
SW1-SW3第一至第三开关 T2UT22晶体管 OVSS第二电压源OVDD第一电压源EM控制信号
N扫描信号 VDATA数据电压 SDATA数据信号VREF参考电压
具体实施例方式请参考图2，图2为本发明的有机发光二极管的像素驱动电路的第一实施例的示 意图。像素驱动电路20包含第一开关SW1、电容C21、晶体管T21、第二开关SW2、第三开关 SW3以及有机发光二极管D21。第一开关SWl的第一端接收数据信号SDATA，第一开关SWl 的控制端接收扫描信号N。电容C21的第一端电性连接于第一电压源0VDD，电容C21的第 二端电性连接于第一开关SWl的第二端。晶体管T21的控制端电性连接于电容C21的第 二端。第二开关SW2的第一端电性连接于第一电压源0VDD，第二开关SW2的第二端电性连 接于晶体管T21的第一端，第二开关SW2的控制端接收控制信号EM。第三开关SW3的第一 端电性连接于晶体管T21的基体(body)，第三开关SW3的第二端电性连接于参考电压源 VREF，第三开关SW3的控制端接收控制信号EM。有机发光二极管D21的第一端电性连接于 晶体管T21的第二端，有机发光二极管D21的第二端电性连接于第二电压源0VSS。第二开 关SW2与第三开关SW3为互补的开关，当第二开关SW2开启时，第三开关SW3关闭，当第二 开关SW2关闭时，第三开关SW3开启。在本实施例中，第一开关SWl以及第三开关SW3为N 型晶体管，第二开关SW2以及晶体管T21为P型晶体管。请参考图3，图3为图2的有机发光二极管的像素驱动电路的操作波形图。像素 驱动电路20的操作主要包含重置、数据写入以及驱动发光三个阶段。像素电路20于时段 TDl进行重置。于时段TD1，扫描信号N为逻辑低电位，所以第一开关SWl被关闭，控制信号 EM为逻辑低电位，所以第二开关SW2被关闭，第三开关SW3被开启。因此，晶体管T21的基 体经第三开关SW3电性连接电性连接参考电压VREF，晶体管T21的控制端接收电容C21的 储存电压，其中参考电压VREF为负电压。如此，晶体管T21的第一端以及第二端浮接，晶体 管T21的控制端以及基体之间被施加正电压，使晶体管T21的N型基体将电子注入晶体管 T21的通道内，以帮助进行空穴释放(Hole de-trap) 0当晶体管T21的通道中具有残存的 空穴时，将影响下一次有机发光二极管D21的发光亮度，造成画面转换时的残影。本发明的 像素驱动电路20可对晶体管T21的通道进行空穴释放，改善残影的现象。像素电路20于 时段TD2进行数据写入。于时段TD2，扫描信号N由逻辑低电位转换为逻辑高电位，此时第 一开关SWl被开启，所以数据电压VDATA经第一开关SWl传送至晶体管T21的控制端。另 一方面，于时段TD2，控制信号EM的逻辑电位不变，所以第二开关SW2维持关闭，第三开关SW3维持开启，晶体管T21的通道持续进行空穴释放。像素电路20于时段TD3驱动有机发 光二极管D21发光。于时段TD3，扫描信号N以及控制信号EM由逻辑高电位转换为逻辑低 电位，所以第一开关SWl以及第三开关SW3被关闭，第二开关SW2被开启。当第三开关SW3 被关闭时，晶体管T21的基体浮接，晶体管T21将根据控制端的电压形成通道。因此，驱动 有机发光二极管的电流IOLED由晶体管T21所决定。请参考图4A-图4B，图4A为晶体管进行空穴释放的示意图，图4B为晶体管驱动发 光的示意图。晶体管T21为P型晶体管，晶体管T21的基体为N型半导体401，通过N+掺 杂区403电性连接参考电压VREF，晶体管T21的第一端以及第二端为P+掺杂区405，晶体 管T21的控制端由栅极金属层407以及栅极绝缘层409所形成。如图4A所示，于时段TD1、 TD2，第二开关SW2关闭，第三开关SW3开启，所以晶体管T21的P+掺杂区407浮接，晶体管 T21的栅极金属层407以及N+掺杂区403之间形成正电压，使N型半导体401中的电子往 栅极金属层407移动，空穴则往N+掺杂区403移动。因此，晶体管T21的基体的电子被注 入晶体管T21的通道区内，以帮助进行空穴释放。如图4B所示，于时段TD3，第二开关SW2 开启，第三开关SW3关闭，晶体管T21的控制端的电压将吸引空穴形成通道。请参考图5，图5为本发明的有机发光二极管的像素驱动电路的第二实施例的示 意图。像素驱动电路20包含第一开关SW1、电容C21、第一晶体管T21、第二晶体管T22、第 二开关SW2、第三开关SW3以及有机发光二极管D21。第一开关SWl的第一端接收数据信号 SDATA，第一开关SWl的控制端接收扫描信号N。电容C21的第一端电性连接于第一电压源 0VDD，电容C21的第二端电性连接于第一开关SWl的第二端。第一晶体管T21的控制端电 性连接于电容C21的第二端。第二晶体管T22与第一晶体管T21为共用栅极以及基体的结 构，所以第一晶体管T21的基体的第一端即为第二晶体管T22的第一端，第一晶体管T21的 控制端即为第二晶体管T22的控制端，第一晶体管T21的基体的第二端即为第二晶体管T22 的第二端。第二开关SW2的第一端电性连接于第一电压源0VDD，第二开关SW2的第二端电 性连接于第一晶体管T21的第一端，第二开关SW2的控制端接收控制信号EM。第三开关SW3 的第一端电性连接于第一晶体管T21的基体(body)，第三开关SW3的第二端电性连接于参 考电压源VREF，第三开关SW3的控制端接收控制信号EM。有机发光二极管D21的第一端电 性连接于第一晶体管T21的第二端，有机发光二极管D21的第二端电性连接于第二电压源 0VSS。第二开关SW2与第三开关SW3为互补的开关，当第二开关SW2开启时，第三开关SW3 关闭，当第二开关SW2关闭时，第三开关SW3开启。在本实施例中，第一开关SWl以及第三 开关SW3为N型晶体管，第二开关SW2以及第一晶体管T21为P型晶体管。请参考图6，图6为图5的有机发光二极管的像素驱动电路的操作波形图。像素 驱动电路50的操作主要包含重置、数据写入以及驱动发光三个阶段。像素电路50于时段 TDl进行重置。于时段TD1，扫描信号N为逻辑低电位，所以第一开关SWl被关闭，控制信号 EM为逻辑低电位，所以第二开关SW2被关闭，第三开关SW3被开启。因此，第二晶体管T22 的第二端经第三开关SW3电性连接电性连接参考电压VREF，第二晶体管T22的控制端接收 电容C21的储存电压，其中参考电压VREF为负电压。如此，第二晶体管T22的第一端以及 第二端之间将产生电子流，由于第二晶体管T22与第一晶体管T21为共用基体的结构，电子 流通过第一晶体管T21的通道区可帮助进行空穴释放。当第一晶体管T21的通道中具有残 存的空穴时，将影响下一次有机发光二极管D21的发光亮度，造成画面转换时的残影。本发明的像素驱动电路50可对第一晶体管T21的通道进行空穴释放，改善残影的现象。像素 电路50于时段TD2进行数据写入。于时段TD2，扫描信号N由逻辑低电位转换为逻辑高电 位，此时第一开关SWl被开启，所以数据电压VDATA经第一开关SWl传送至第一晶体管T21 的控制端。另一方面，于时段TD2，控制信号EM的逻辑电位不变，所以第二开关SW2维持关 闭，第三开关SW3维持开启，第二晶体管T22仍然导通，第一晶体管T21的通道持续进行空 穴释放。像素电路50于时段TD3驱动有机发光二极管D21发光。于时段TD3，扫描信号N 以及控制信号EM由逻辑高电位转换为逻辑低电位，所以第一开关SWl以及第三开关SW3被 关闭，第二开关SW2被开启。当第三开关SW3被关闭时，第一晶体管T21的基体浮接，第一 晶体管T21将根据控制端的电压形成通道。因此，驱动有机发光二极管的电流IOLED由第 一晶体管T21所决定。第一晶体管T21以及晶体管T22的电路布局60请参考图7A-图7B。图7A为晶体管进行空穴释放的示意图，图7B为晶体管驱动发光的示意图。第一 晶体管T21为P型晶体管，第一晶体管T21的基体为多晶硅层701，栅极金属层703形成第 一晶体管T21的控制端，P+掺杂区705形成第一晶体管T21的第一端以及第二端。另一方 面，晶体管T22为N型晶体管，晶体管T22的基体为多晶硅层701，栅极金属层703形成晶 体管T22的控制端，N+掺杂区707以及N-掺杂区709形成晶体管T22的第一端以及第二 端。如图7A所示，于时段TD1、TD2，第二开关SW2关闭，第三开关SW3开启，所以第一晶体管 T21的P+掺杂区705浮接，晶体管T22的第一端电性连接于第一电压源0VDD，晶体管T22 的第二端电性连接于参考电压VREF，由于晶体管T22为N型晶体管，所以晶体管T22的第一 端以及第二端之间将产生电子流，电子流通过第一晶体管T21的通道区可帮助进行空穴释 放。如图7B所示，于时段TD3，第二开关SW2开启，第三开关SW3关闭，第一晶体管T21的控 制端的电压将吸引空穴形成通道。另一方面，晶体管T22的第一端电性连接于第一电压源 0VDD,晶体管T22的第二端浮接，所以多晶硅层701与N-掺杂区709之间分别形成逆向二 极管，不会影响第一晶体管T21的操作。综上所述，本发明的机发光二极管的像素驱动电路包含一第一开关、一电容、一晶 体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的操作主要包含晶 体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管重置以及数据写 入段阶对该晶体管进行重置以帮助空穴释放。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种有机发光二极管的像素驱动电路，其特征在于，包含一第一开关，具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一 扫描信号；一电容，具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开 关的第二端；一晶体管，具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体；一第二开关，具有一第一端电性连接于该第一电压源，一第二端电性连接于该晶体管 的第一端，以及一控制端用来接收一控制信号；一第三开关，具有一第一端电性连接于该晶体管的基体，一第二端电性连接于一参考 电压源，以及一控制端用来接收该控制信号；以及一有机发光二极管，具有一第一端电性连接于该晶体管的第二端，以及一第二端电性 连接于一第二电压源。
2.根据权利要求1所述的像素驱动电路，其特征在于，该第一开关以及该第三开关为N 型晶体管，该第二开关以及该晶体管为P型晶体管。
3.根据权利要求1所述的像素驱动电路，其特征在于，该第二开关与该第三开关为互 补的开关，当该第二开关开启时，该第三开关关闭，当该第二开关关闭时，该第三开关开启。
4.根据权利要求3所述的像素驱动电路，其特征在于，当该第三开关被开启时，该晶体 管的基体经该第三开关电性连接于该参考电压源，使该晶体管的基体的电子注入该晶体管 的通道区进行空穴释放，以对该晶体管进行重置。
5.根据权利要求1所述的像素驱动电路，其特征在于，当该第一开关以及第二开关被 关闭且第三开关被开启时，该晶体管的基体经该第二开关电性连接于该参考电压源，使该 晶体管的基体的电子注入该晶体管的通道区进行空穴释放，以对该晶体管进行重置。
6.根据权利要求1所述的像素驱动电路，其特征在于，当该第一开关以及第三开关被 开启且第二开关被关闭时，该数据信号经该第一开关将一数据电压传输至该晶体管的控制 端。
7.根据权利要求6所述的像素驱动电路，其特征在于，当该第一开关以及第三开关被 关闭且第二开关被开启时，该有机发光二极管被根据该数据电压所产生的电流驱动而发光。
8.一种有机发光二极管的像素驱动电路，其特征在于，包含一第一开关，具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一 扫描信号；一电容，具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开 关的第二端；一第一晶体管，具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一 基体，其中该基体具有一第一端电性连接于该第一电压源以及一第二端；一第二晶体管，具有一第一端即为该第一晶体管的基体的第一端，一控制端即为该第 一晶体管的控制端，以及一第二端即为该第一晶体管的基体的第二端；一第二开关，具有一第一端电性连接于该第一电压源，一第二端电性连接于该第一晶体管的第一端，以及一控制端用来接收一控制信号；一第三开关，具有一第一端电性连接于该第二晶体管的第二端，一第二端电性连接于 一参考电压源，以及一控制端用来接收该控制信号；以及一有机发光二极管，具有一第一端电性连接于该第一晶体管的第二端，以及一第二端 电性连接于一第二电压源。
9.根据权利要求8所述的像素驱动电路，其特征在于，该第一开关、该第三开关以及该 第二晶体管为N型晶体管，该第二开关以及该第一晶体管为P型晶体管。
10.根据权利要求8所述的像素驱动电路，其特征在于，该第二开关与该第三开关为互 补的开关，当该第二开关开启时，该第三开关关闭，当该第二开关关闭时，该第三开关开启。
11.根据权利要求10所述的像素驱动电路，其特征在于，当该第三开关被开启时，该第 二晶体管产生电子流通过该第一晶体管的通道区进行空穴释放，以对该第一晶体管进行重 置。
12.根据权利要求8所述的像素驱动电路，其特征在于，当该第一开关以及第二开关被 关闭且第三开关被开启时，该第二晶体管产生电子流通过该第一晶体管的通道区进行空穴 释放，以对该第一晶体管进行重置。
13.根据权利要求8所述的像素驱动电路，其特征在于，当该第一开关以及第三开关 被开启且第二开关被关闭时，该数据信号经该第一开关将一数据电压传输至该电容的第二 端。
14.根据权利要求13所述的像素驱动电路，其特征在于，当该第一开关以及第三开关 被关闭且第二开关被开启时，该有机发光二极管被根据该数据电压所产生的电流驱动而发光。
全文摘要
本发明公开一种有机发光二极管的像素驱动电路包含一第一开关、一电容、一晶体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的操作主要包含晶体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管重置以及数据写入段阶对该晶体管进行重置以帮助空穴释放，消除因晶体管迟滞现象所造成的影像残影。
文档编号G09G3/32GK102081905SQ20111005099
公开日2011年6月1日 申请日期2011年2月25日 优先权日2010年12月30日
发明者刘俊彦, 蔡轩名 申请人:友达光电股份有限公司
技术领域：
本发明涉及一种有机发光二极管的像素驱动电路，尤指一种可改善残影的有机发 光二极管的像素驱动电路。
背景技术：
请参考图1，图1为现有技术的有机发光二极管(organic light emittingdiode, 0LED)的显示面板的示意图。显示面板10包括数据驱动器11、扫描驱动器12以及显示阵 列13。数据驱动器11控制数据线DL1至DLn，且扫描驱动器12控制扫描线SL1至SLm。显 示阵列13是由数据线DL1至DLn以及扫描线SL1至SLm交错所形成，且每一交错的数据线和 扫描线形成一个显示单元，例如，数据线DL1和扫描线SL1形成显示单元14。如图1所示， 显示单元14(其他显示单元亦相同)的等效电路包含开关晶体管T11、储存电容C11、驱动 晶体管T12以及有机发光二极管D11，其中开关晶体管Tll为N型晶体管，驱动晶体管T12 为P型晶体管。扫描驱动器12依序送出扫描信号至扫描线SL1至SLm，而使在同一时间仅开启某 一列上所有显示单元的开关晶体管，而关闭其他列上所有显示单元的开关晶体管。数据驱 动器11则是根据待显示的影像数据，经数据线DL1至DLn，送出对应的视讯信号(灰阶值) 到一列的显示单元上。举例来说，当扫描驱动器12送出扫描信号至扫描线SL1时，显示单 元14的开关晶体管Tll导通，数据驱动器11则通过数据线DL1将对应的像素数据传送至 显示单元14中，且由储存电容Cll来储存像素数据的电压。驱动晶体管T12则根据储存电 容Cll所储存的电压，以提供驱动电流Isd来驱动有机发光二极管D11。由于有机发光二极管Dll为电流驱动元件，驱动电流Isd的值可决定有机发光二 极管Dll所产生的光亮度。驱动电流Isd即流过驱动晶体管T12的电流，可表示为式(1)Isd = ^k{Vsg-1 Vth I)2式⑴其中k为驱动晶体管T12的导电参数，Vsg为驱动晶体管T12的源极与栅极的电 压差，Vth为驱动晶体管T12的临界电压值。然而，P型晶体管的通道因为空穴捕捉(Hole trap)，使晶体管的通道在显示面板 10转换画面时仍有残存的空穴，造成显示面板10的画面残影(Imageretention)。
发明内容
因此，本发明的一目的在于提供一种有机发光二极管的像素驱动电路，以解决上 述的问题。本发明提供一种有机发光二极管的像素驱动电路，包含一第一开关、一电容、一晶 体管、一第二开关、一第三开关以及一有机发光二极管。该第一开关具有一第一端用来接收 一数据信号，一第二端，以及一控制端用来接收一扫描信号。该电容具有一第一端电性连接 于一第一电压源，以及一第二端电性连接于该第一开关的第二端。该晶体管具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体。该第二开关具有一第一端电 性连接于该第一电压源，一第二端电性连接于该晶体管的第一端，以及一控制端用来接收 一控制信号。该第三开关具有一第一端电性连接于该晶体管的基体，一第二端电性连接于 一参考电压源，以及一控制端用来接收该控制信号。该有机发光二极管具有一第一端电性 连接于该晶体管的第二端，以及一第二端电性连接于一第二电压源。本发明另提供一种有机发光二极管的像素驱动电路，包含一第一开关、一电容、一 第一晶体管、一第二晶体管、一第二开关、一第三开关以及一有机发光二极管。该第一开关 具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一扫描信号。该电容 具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开关的第二端。 该第一晶体管具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体， 其中该基体具有一第一端电性连接于该第一电压源以及一第二端。该第二晶体管具有一第 一端即为第一晶体管的基体的第一端，一控制端电性连接于该第一晶体管的控制端，以及 一第二端即为该第一晶体管的基体的第二端。该第二开关具有一第一端电性连接于该第一 电压源，一第二端电性连接于该第一晶体管的第一端，以及一控制端用来接收一控制信号。 该第三开关具有一第一端电性连接于该第二晶体管的第二端，一第二端电性连接于一参考 电压源，以及一控制端用来接收该控制信号。该有机发光二极管具有一第一端电性连接于 该第一晶体管的第二端，以及一第二端电性连接于一第二电压源。本发明的有益效果在于，本发明的机发光二极管的像素驱动电路包含一第一开 关、一电容、一晶体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的 操作主要包含晶体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管 重置以及数据写入段阶对该晶体管进行重置以帮助空穴释放。
40IN型半导体405P+ 掺杂区
403N+掺杂区 407栅极金属层 701多晶硅层 705P+掺杂区 709N-掺杂区409栅极绝缘层703栅极金属层707N+ 掺杂区D21有机发光二极管C21 电容
SW1-SW3第一至第三开关 T2UT22晶体管 OVSS第二电压源OVDD第一电压源EM控制信号
N扫描信号 VDATA数据电压 SDATA数据信号VREF参考电压
具体实施例方式请参考图2，图2为本发明的有机发光二极管的像素驱动电路的第一实施例的示 意图。像素驱动电路20包含第一开关SW1、电容C21、晶体管T21、第二开关SW2、第三开关 SW3以及有机发光二极管D21。第一开关SWl的第一端接收数据信号SDATA，第一开关SWl 的控制端接收扫描信号N。电容C21的第一端电性连接于第一电压源0VDD，电容C21的第 二端电性连接于第一开关SWl的第二端。晶体管T21的控制端电性连接于电容C21的第 二端。第二开关SW2的第一端电性连接于第一电压源0VDD，第二开关SW2的第二端电性连 接于晶体管T21的第一端，第二开关SW2的控制端接收控制信号EM。第三开关SW3的第一 端电性连接于晶体管T21的基体(body)，第三开关SW3的第二端电性连接于参考电压源 VREF，第三开关SW3的控制端接收控制信号EM。有机发光二极管D21的第一端电性连接于 晶体管T21的第二端，有机发光二极管D21的第二端电性连接于第二电压源0VSS。第二开 关SW2与第三开关SW3为互补的开关，当第二开关SW2开启时，第三开关SW3关闭，当第二 开关SW2关闭时，第三开关SW3开启。在本实施例中，第一开关SWl以及第三开关SW3为N 型晶体管，第二开关SW2以及晶体管T21为P型晶体管。请参考图3，图3为图2的有机发光二极管的像素驱动电路的操作波形图。像素 驱动电路20的操作主要包含重置、数据写入以及驱动发光三个阶段。像素电路20于时段 TDl进行重置。于时段TD1，扫描信号N为逻辑低电位，所以第一开关SWl被关闭，控制信号 EM为逻辑低电位，所以第二开关SW2被关闭，第三开关SW3被开启。因此，晶体管T21的基 体经第三开关SW3电性连接电性连接参考电压VREF，晶体管T21的控制端接收电容C21的 储存电压，其中参考电压VREF为负电压。如此，晶体管T21的第一端以及第二端浮接，晶体 管T21的控制端以及基体之间被施加正电压，使晶体管T21的N型基体将电子注入晶体管 T21的通道内，以帮助进行空穴释放(Hole de-trap) 0当晶体管T21的通道中具有残存的 空穴时，将影响下一次有机发光二极管D21的发光亮度，造成画面转换时的残影。本发明的 像素驱动电路20可对晶体管T21的通道进行空穴释放，改善残影的现象。像素电路20于 时段TD2进行数据写入。于时段TD2，扫描信号N由逻辑低电位转换为逻辑高电位，此时第 一开关SWl被开启，所以数据电压VDATA经第一开关SWl传送至晶体管T21的控制端。另 一方面，于时段TD2，控制信号EM的逻辑电位不变，所以第二开关SW2维持关闭，第三开关SW3维持开启，晶体管T21的通道持续进行空穴释放。像素电路20于时段TD3驱动有机发 光二极管D21发光。于时段TD3，扫描信号N以及控制信号EM由逻辑高电位转换为逻辑低 电位，所以第一开关SWl以及第三开关SW3被关闭，第二开关SW2被开启。当第三开关SW3 被关闭时，晶体管T21的基体浮接，晶体管T21将根据控制端的电压形成通道。因此，驱动 有机发光二极管的电流IOLED由晶体管T21所决定。请参考图4A-图4B，图4A为晶体管进行空穴释放的示意图，图4B为晶体管驱动发 光的示意图。晶体管T21为P型晶体管，晶体管T21的基体为N型半导体401，通过N+掺 杂区403电性连接参考电压VREF，晶体管T21的第一端以及第二端为P+掺杂区405，晶体 管T21的控制端由栅极金属层407以及栅极绝缘层409所形成。如图4A所示，于时段TD1、 TD2，第二开关SW2关闭，第三开关SW3开启，所以晶体管T21的P+掺杂区407浮接，晶体管 T21的栅极金属层407以及N+掺杂区403之间形成正电压，使N型半导体401中的电子往 栅极金属层407移动，空穴则往N+掺杂区403移动。因此，晶体管T21的基体的电子被注 入晶体管T21的通道区内，以帮助进行空穴释放。如图4B所示，于时段TD3，第二开关SW2 开启，第三开关SW3关闭，晶体管T21的控制端的电压将吸引空穴形成通道。请参考图5，图5为本发明的有机发光二极管的像素驱动电路的第二实施例的示 意图。像素驱动电路20包含第一开关SW1、电容C21、第一晶体管T21、第二晶体管T22、第 二开关SW2、第三开关SW3以及有机发光二极管D21。第一开关SWl的第一端接收数据信号 SDATA，第一开关SWl的控制端接收扫描信号N。电容C21的第一端电性连接于第一电压源 0VDD，电容C21的第二端电性连接于第一开关SWl的第二端。第一晶体管T21的控制端电 性连接于电容C21的第二端。第二晶体管T22与第一晶体管T21为共用栅极以及基体的结 构，所以第一晶体管T21的基体的第一端即为第二晶体管T22的第一端，第一晶体管T21的 控制端即为第二晶体管T22的控制端，第一晶体管T21的基体的第二端即为第二晶体管T22 的第二端。第二开关SW2的第一端电性连接于第一电压源0VDD，第二开关SW2的第二端电 性连接于第一晶体管T21的第一端，第二开关SW2的控制端接收控制信号EM。第三开关SW3 的第一端电性连接于第一晶体管T21的基体(body)，第三开关SW3的第二端电性连接于参 考电压源VREF，第三开关SW3的控制端接收控制信号EM。有机发光二极管D21的第一端电 性连接于第一晶体管T21的第二端，有机发光二极管D21的第二端电性连接于第二电压源 0VSS。第二开关SW2与第三开关SW3为互补的开关，当第二开关SW2开启时，第三开关SW3 关闭，当第二开关SW2关闭时，第三开关SW3开启。在本实施例中，第一开关SWl以及第三 开关SW3为N型晶体管，第二开关SW2以及第一晶体管T21为P型晶体管。请参考图6，图6为图5的有机发光二极管的像素驱动电路的操作波形图。像素 驱动电路50的操作主要包含重置、数据写入以及驱动发光三个阶段。像素电路50于时段 TDl进行重置。于时段TD1，扫描信号N为逻辑低电位，所以第一开关SWl被关闭，控制信号 EM为逻辑低电位，所以第二开关SW2被关闭，第三开关SW3被开启。因此，第二晶体管T22 的第二端经第三开关SW3电性连接电性连接参考电压VREF，第二晶体管T22的控制端接收 电容C21的储存电压，其中参考电压VREF为负电压。如此，第二晶体管T22的第一端以及 第二端之间将产生电子流，由于第二晶体管T22与第一晶体管T21为共用基体的结构，电子 流通过第一晶体管T21的通道区可帮助进行空穴释放。当第一晶体管T21的通道中具有残 存的空穴时，将影响下一次有机发光二极管D21的发光亮度，造成画面转换时的残影。本发明的像素驱动电路50可对第一晶体管T21的通道进行空穴释放，改善残影的现象。像素 电路50于时段TD2进行数据写入。于时段TD2，扫描信号N由逻辑低电位转换为逻辑高电 位，此时第一开关SWl被开启，所以数据电压VDATA经第一开关SWl传送至第一晶体管T21 的控制端。另一方面，于时段TD2，控制信号EM的逻辑电位不变，所以第二开关SW2维持关 闭，第三开关SW3维持开启，第二晶体管T22仍然导通，第一晶体管T21的通道持续进行空 穴释放。像素电路50于时段TD3驱动有机发光二极管D21发光。于时段TD3，扫描信号N 以及控制信号EM由逻辑高电位转换为逻辑低电位，所以第一开关SWl以及第三开关SW3被 关闭，第二开关SW2被开启。当第三开关SW3被关闭时，第一晶体管T21的基体浮接，第一 晶体管T21将根据控制端的电压形成通道。因此，驱动有机发光二极管的电流IOLED由第 一晶体管T21所决定。第一晶体管T21以及晶体管T22的电路布局60请参考图7A-图7B。图7A为晶体管进行空穴释放的示意图，图7B为晶体管驱动发光的示意图。第一 晶体管T21为P型晶体管，第一晶体管T21的基体为多晶硅层701，栅极金属层703形成第 一晶体管T21的控制端，P+掺杂区705形成第一晶体管T21的第一端以及第二端。另一方 面，晶体管T22为N型晶体管，晶体管T22的基体为多晶硅层701，栅极金属层703形成晶 体管T22的控制端，N+掺杂区707以及N-掺杂区709形成晶体管T22的第一端以及第二 端。如图7A所示，于时段TD1、TD2，第二开关SW2关闭，第三开关SW3开启，所以第一晶体管 T21的P+掺杂区705浮接，晶体管T22的第一端电性连接于第一电压源0VDD，晶体管T22 的第二端电性连接于参考电压VREF，由于晶体管T22为N型晶体管，所以晶体管T22的第一 端以及第二端之间将产生电子流，电子流通过第一晶体管T21的通道区可帮助进行空穴释 放。如图7B所示，于时段TD3，第二开关SW2开启，第三开关SW3关闭，第一晶体管T21的控 制端的电压将吸引空穴形成通道。另一方面，晶体管T22的第一端电性连接于第一电压源 0VDD,晶体管T22的第二端浮接，所以多晶硅层701与N-掺杂区709之间分别形成逆向二 极管，不会影响第一晶体管T21的操作。综上所述，本发明的机发光二极管的像素驱动电路包含一第一开关、一电容、一晶 体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的操作主要包含晶 体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管重置以及数据写 入段阶对该晶体管进行重置以帮助空穴释放。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟 悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种有机发光二极管的像素驱动电路，其特征在于，包含一第一开关，具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一 扫描信号；一电容，具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开 关的第二端；一晶体管，具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一基体；一第二开关，具有一第一端电性连接于该第一电压源，一第二端电性连接于该晶体管 的第一端，以及一控制端用来接收一控制信号；一第三开关，具有一第一端电性连接于该晶体管的基体，一第二端电性连接于一参考 电压源，以及一控制端用来接收该控制信号；以及一有机发光二极管，具有一第一端电性连接于该晶体管的第二端，以及一第二端电性 连接于一第二电压源。
2.根据权利要求1所述的像素驱动电路，其特征在于，该第一开关以及该第三开关为N 型晶体管，该第二开关以及该晶体管为P型晶体管。
3.根据权利要求1所述的像素驱动电路，其特征在于，该第二开关与该第三开关为互 补的开关，当该第二开关开启时，该第三开关关闭，当该第二开关关闭时，该第三开关开启。
4.根据权利要求3所述的像素驱动电路，其特征在于，当该第三开关被开启时，该晶体 管的基体经该第三开关电性连接于该参考电压源，使该晶体管的基体的电子注入该晶体管 的通道区进行空穴释放，以对该晶体管进行重置。
5.根据权利要求1所述的像素驱动电路，其特征在于，当该第一开关以及第二开关被 关闭且第三开关被开启时，该晶体管的基体经该第二开关电性连接于该参考电压源，使该 晶体管的基体的电子注入该晶体管的通道区进行空穴释放，以对该晶体管进行重置。
6.根据权利要求1所述的像素驱动电路，其特征在于，当该第一开关以及第三开关被 开启且第二开关被关闭时，该数据信号经该第一开关将一数据电压传输至该晶体管的控制 端。
7.根据权利要求6所述的像素驱动电路，其特征在于，当该第一开关以及第三开关被 关闭且第二开关被开启时，该有机发光二极管被根据该数据电压所产生的电流驱动而发光。
8.一种有机发光二极管的像素驱动电路，其特征在于，包含一第一开关，具有一第一端用来接收一数据信号，一第二端，以及一控制端用来接收一 扫描信号；一电容，具有一第一端电性连接于一第一电压源，以及一第二端电性连接于该第一开 关的第二端；一第一晶体管，具有一第一端，一控制端电性连接于该电容的第二端，一第二端以及一 基体，其中该基体具有一第一端电性连接于该第一电压源以及一第二端；一第二晶体管，具有一第一端即为该第一晶体管的基体的第一端，一控制端即为该第 一晶体管的控制端，以及一第二端即为该第一晶体管的基体的第二端；一第二开关，具有一第一端电性连接于该第一电压源，一第二端电性连接于该第一晶体管的第一端，以及一控制端用来接收一控制信号；一第三开关，具有一第一端电性连接于该第二晶体管的第二端，一第二端电性连接于 一参考电压源，以及一控制端用来接收该控制信号；以及一有机发光二极管，具有一第一端电性连接于该第一晶体管的第二端，以及一第二端 电性连接于一第二电压源。
9.根据权利要求8所述的像素驱动电路，其特征在于，该第一开关、该第三开关以及该 第二晶体管为N型晶体管，该第二开关以及该第一晶体管为P型晶体管。
10.根据权利要求8所述的像素驱动电路，其特征在于，该第二开关与该第三开关为互 补的开关，当该第二开关开启时，该第三开关关闭，当该第二开关关闭时，该第三开关开启。
11.根据权利要求10所述的像素驱动电路，其特征在于，当该第三开关被开启时，该第 二晶体管产生电子流通过该第一晶体管的通道区进行空穴释放，以对该第一晶体管进行重 置。
12.根据权利要求8所述的像素驱动电路，其特征在于，当该第一开关以及第二开关被 关闭且第三开关被开启时，该第二晶体管产生电子流通过该第一晶体管的通道区进行空穴 释放，以对该第一晶体管进行重置。
13.根据权利要求8所述的像素驱动电路，其特征在于，当该第一开关以及第三开关 被开启且第二开关被关闭时，该数据信号经该第一开关将一数据电压传输至该电容的第二 端。
14.根据权利要求13所述的像素驱动电路，其特征在于，当该第一开关以及第三开关 被关闭且第二开关被开启时，该有机发光二极管被根据该数据电压所产生的电流驱动而发光。
全文摘要
本发明公开一种有机发光二极管的像素驱动电路包含一第一开关、一电容、一晶体管、一第二开关、一第三开关以及一有机发光二极管。该像素驱动电路的操作主要包含晶体管重置、数据写入以及驱动发光三个阶段。该像素驱动电路可于晶体管重置以及数据写入段阶对该晶体管进行重置以帮助空穴释放，消除因晶体管迟滞现象所造成的影像残影。
文档编号G09G3/32GK102081905SQ20111005099
公开日2011年6月1日 申请日期2011年2月25日 优先权日2010年12月30日
发明者刘俊彦, 蔡轩名 申请人:友达光电股份有限公司
最新回复(0)