显示驱动电路与其操作方法
专利名称：显示驱动电路与其操作方法
技术领域：
本发明有关ー种显示驱动电路与其操作方法，且特别是有关ー种显示驱动电路与其操作方法，于测试时，避开不易达成稳态电路。
背景技术：
在电路制造完成后，要进行测试，以检验其操作是否正常。以源极驱动电路而言，其模拟输出部份通常包括多位数字模拟转换电路(DAC)与运算放大器等。如果数字模拟转换电路为m位的话，则要测试2m次以验证m位DAC的所有内部信号路径是否皆为正常。只要有一条信号路径有问题的话，则此DAC与其源极驱动电路需被舍弃。但是，面前测试吋，运算放大器的电路特性导致收敛时间过长(其达成稳态时间过长)，将拉长整体测试时间。
发明内容
本发明的目的是提供一种显示驱动电路与其操作方法，于测试此显示驱动电路吋，测试信号不流经不易稳态元件，以缩短测试时间。根据本发明一方面提出显示驱动电路，包括一待测电路；一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至ー输出端，该第一电路的ー稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路。于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路。于测试吋，ー测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。根据本发明另一方面提出ー种显示驱动电路的操作方法，包括于该显示驱动电路处于一正常操作时，一正常信号流经该显示驱动电路的ー待测电路后，流经ー第一电路但不流经ー测试辅助电路；以及，于该显示驱动电路处于测试吋，ー测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。该第一电路选择性耦接至该待测电路，且该第一电路还选择性耦接至ー输出端，该第一电路的一稳态时间长于该待测电路。本发明的有益技术效果是由于测试信号不会经过不易稳态电路，因此测试时间得以缩短。为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合附图作详细说明如下
图I显示根据本发明第一实施例的源极驱动电路的电路示意图。图2显示本第一实施例的另ー种可能实施方式。图3显示本第一实施例的又ー种可能实施方式。图4显示根据本发明第二实施例的源极驱动电路的电路示意图与其测试方法。图5显示本发明第二实施例的源极驱动电路的另ー种测试方法。
图6显示根据本发明第二实施例的数字模拟转换器的架构示意图。图7显示根据本发明第三实施例的源极驱动电路的电路示意图。
具体实施例方式于本发明数个实施例所提出的显示驱动电路与其测试方法中，于测试时，避开不易达成稳态的元件(通常是运算放大器)，以缩短测试时间。第一实施例现请參考图1，其显示根据本发明第一实施例的源极驱动电路的电路示意图。如图I所示，根据本发明第一实施例的源极驱动电路100至少包括伽玛电阻分压器(ga_aresistor divider) 110、数字模拟转换器(DAC) 120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、测试辅助电路160A 160B与电荷分 享开关SW_CH。伽玛电阻分压器110的结构可不被特别限定，故其细节于此不重述。于图I中，当源极驱动电路100处于正常操作时，数据由DAC 120A 120B输入，通过开关130A 130B、运算放大器140A 140B与输出开关150A 150B，而由输出端CH_ODD与CH_EVEN输出。当源极驱动电路100处于正常操作时，测试辅助电路处于关闭。于图I中，测试路径以虚线标示。由图I可看出，在测试源极驱动电路时，测试信号由DAC 120A 120B输入，通过测试辅助电路160A 160B而输出至输出端CH_0DD与CH_EVEN。在测试时，开关130A 130B与150A 150B关闭，以避免输出端CH_0DD与CH_EVEN同时接收到运算放大器及测试辅助电路的输出結果。于图I中，测试辅助电路比如以开关予以实现。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。 此外，运算放大器的内部信号路径不像数字模拟转换器的内部信号路径众多。所以，当测试数字模拟转换器的某一条内部信号路径吋，同时测试运算放大器是否正常操作即可，亦即测试运算放大器能否将电压完整传递至输出端。图2显示本第一实施例的另ー种可能实施方式。如图2所示，于源极驱动电路100A’中，测试辅助电路160A’与160B’不同于图I的测试辅助电路160A与160B，其余皆相同或相似。如图2所示，测试辅助电路160A’包括开关PSW_0UT与缓冲电路161A。相似地，测试辅助电路160B’包括开关NSW_0UT与缓冲电路161B。缓冲电路161A与161B比如但不受限于稳定快速，且其架构简単，比如但不受限于，其架构简单于运算放大器140A与140B。比如，缓冲电路161A与161B的晶体管数量较少，其驱动能力亦较弱。不过，缓冲电路161A与161B仍具有些许驱动能力，以减轻输出端上的负载效应。图3显示本发明第一实施例的又另ー种可能实施方式。如图3所示，于源极驱动电路100A”中，测试辅助电路160A”与160B”不同于图I的测试辅助电路160A与160B，其余皆相同或相似。如图3所示，测试辅助电路160A”包括开关PSW_0UT与电平转换电路(Ievelshifter) 162A，具备可加强电流驱动后级负载的能力。相似地，测试辅助电路160B”包括开关NSW_0UT与电平转换电路162B。
第二实施例图4显示根据本发明第二实施例的源极驱动电路的电路示意图。如图4所示，根据本发明第二实施例的源极驱动电路400至少包括伽玛电阻分压器110、数字模拟转换器120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、开关410与电荷分享开关SW_CH。相同或相似于先前实施例的元件于此不重述。于图4中，当源极驱动电路100处于正常操作时，数据由DAC 120A 120B输入，通过开关130A 130B、运算放大器140A 140B与输出开关150A 150B，而由输出端CH_ODD与CH_EVEN输出。当然，当源极驱动电路100处于正常操作时，开关410处于关闭。于图4中，测试路径以虚线标示。由图4可看出，在测试源极驱动电路时，测试电流由DAC 120A 120B的其中之ー输入，通过开关410而输出至另ー DAC。在测试时，开关130A 130B与150A 150B皆为关闭，以避免操作放大器汲取测试电流而可能影响测试结 果的正确性。此外，于测试时，伽玛电阻分压器110不耦接至数字模拟转换器120A 120B。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。如果数字模拟转换器120A 120B正常的话，由此两者之一所注入的测试电流值应该要等于由此两者的另ー个所测得的电流值。如果两者电流有差异，代表至少有ー个DAC是有瑕疵的。此外，利用图4的架构，可以一次测试2个DAC。不过，不需要特别知道是哪ー个DAC是有问题的，因为当有ー个DAC有问题的话，则此源极驱动电路比如就要被舍弃。图5显示本发明第二实施例的源极驱动电路400的另ー种测试方法。于图5中，虚线所标示的信号路径是测试时的路径。由图5可看出，在测试源极驱动电路时，测试电压由DAC的ー输入，通过开关410而输出至另ー DAC。在测试时，开关130A 130B与150A 150B皆为关闭，以避免操作放大器汲取测试电压，影响测试结果的正确性。此外，于测试吋，伽玛电阻分压器110不耦接至数字模拟转换器120A 120B。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。在测试时，由于两个DAC的内部测试路径是由测试者所决定的。在已知输入测试电压的情况下，如果数字模拟转换器120A 120B都正常的话，则由DAC的另ー个所测得的电压值应该要等于理想值。否则，代表至少有ー个DAC是有瑕疵的。此外，利用图5的架构，可以一次测试2个DAC。不过，不需要特别知道是哪ー个DAC是有问题的，因为只要有ー个DAC是有问题的话，则此源极驱动电路就要被舍弃。比较本发明第一与第二实施例后可得知，第二实施例中的开关410可视为第一实施例中的测试辅助电路的又一种实施方式。于第一实施例中，测试辅助电路稱接于待测电路(如DAC)与输出端之间，使得测试信号能避开不易稳态电路(如运算放大器)；相反地，于第二实施例中，测试辅助电路耦接于两个待测电路之间，使得测试信号能避开不易稳态电路(如运算放大器)。图6显示根据本发明第二实施例的数字模拟转换器的架构示意图。如图6所示，数字模拟转换器120A包括多个开关(未标示出)，用以选择由电阻串610所分压出的參考电压。此外，于本发明第二实施例中，于测试时，数字模拟转换器的内部信号路径是双向的，亦即，其内部信号路径可由输入端流至输出端，亦可由输出端流至输入端。
第三实施例图7显示根据本发明第三实施例的源极驱动电路的电路示意图。如图7所示，根据本发明第三实施例的源极驱动电路700至少包括伽玛电阻分压器110、数字模拟转换器120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、测试辅助电路160A 160B与电荷分享开关SW_CH。由图7可看出，本发明第三实施例可视为第一与第二实施例的结合。亦即，于测试吋，由数字模拟转换器120A 12 0B注入测试电压(或测试电流)，此测试电压(或测试电流)流经测试辅助电路160A 160B后，而由输出端CH_0DD与CH_EVEN流出。通过检验输出端CH_0DD与CH_EVEN的输出电压(或输出电流)，即可得知数字模拟转换器的操作是否正常。当然，测试辅助电路160A 160B的实施方式可如第一与第二实施例所示。综上所述，虽然本发明已以数个实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作出各种等同的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求所界定的范围为准。
权利要求
1.ー种显示驱动电路，其特征在于，包括 一待测电路； 一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至ー输出端，该第一电路的ー稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路； 其中 于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路；以及 于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。
2.根据权利要求I所述的显示驱动电路，其特征在于，该待测电路包括一数字模拟转换器，以及该第一电路包括一运算放大器。
3.根据权利要求I所述的显示驱动电路，其特征在于，还包括 一第一开关，耦接于该待测电路与该第一电路之间；以及 一第二开关，耦接于该第一电路与该输出端之间； 其中 于正常操作时，该第一与该第二开关处于导通状态以使得该正常信号流经该第一与该第二开关；以及 于测试时，该第一与该第二开关处于关闭状态。
4.根据权利要求I所述的显示驱动电路，其特征在于，该测试辅助电路包括 一测试辅助开关，耦接于该待测电路与该输出端之间； 其中 于正常操作吋，该测试辅助开关处于关闭状态；以及 于测试吋，该测试辅助开关处于导通状态，以使得该测试信号流经该测试辅助开关。
5.根据权利要求I所述的显示驱动电路，其特征在于，该测试辅助电路包括 一测试辅助开关，耦接于该待测电路间；以及 一驱动单元，耦接于该测试辅助开关与该输出端之间； 其中 于正常操作吋，该测试辅助开关与该驱动单元处于关闭状态；以及于测试吋，该测试辅助开关与该驱动单元处于导通状态，以使得该测试信号流经该测试辅助开关与该驱动単元。
6.根据权利要求I所述的显示驱动电路，其特征在于，还包括一另ー待测电路，该测试辅助电路耦接于该待测电路与该另ー待测电路之间； 其中 于正常操作时，该正常信号流经该待测电路与该另ー待测电路但不流经该测试辅助电路；以及 于测试吋，该测试信号由该待测电路流经该测试辅助电路而到达该另ー待测电路。
7.根据权利要求6所述的显示驱动电路，其特征在干，该测试信号包括一测试电流或一测试电压。
8.—种显示驱动电路的操作方法，其特征在于包括 于该显示驱动电路处于一正常操作时，一正常信号流经该显示驱动电路的ー待测电路后，流经ー第一电路但不流经一测试辅助电路；以及 于该显示驱动电路处于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路； 其中 该第一电路选择性耦接至该待测电路，且该第一电路还选择性耦接至ー输出端，该第一电路的一稳态时间长于该待测电路。
9.根据权利要求8所述的操作方法，其特征在干，该待测电路包括一数字模拟转换器，以及该第一电路包括一运算放大器。
10.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路还包括一第一开关，耦接于该待测电路与该第一电路之间；以及一第二开关，耦接于该第一电路与该输出端之间； 该操作方法还包括 于正常操作吋，控制该第一与该第二开关处于导通状态以使得该正常信号流经该第一与该第二开关；以及 于测试吋，控制该第一与该第二开关处于关闭状态。
11.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路的该测试辅助电路包括一测试辅助开关，耦接于该待测电路与该输出端之间； 该操作方法还包括 于正常操作吋，控制该测试辅助开关处于关闭状态；以及 于测试吋，控制该测试辅助开关处于导通状态，以使得该测试信号流经该测试辅助开关。
12.根据权利要求8所述的操作方法，其特征在干，该显示驱动电路的该测试辅助电路包括一测试辅助开关，耦接于该待测电路间；以及一驱动单元，耦接于该测试辅助开关与该输出端之间； 该操作方法还包括 于正常操作吋，控制该测试辅助开关与该驱动单元处于关闭状态；以及于测试时，控制该测试辅助开关与该驱动单元处于导通状态，以使得该测试信号流经该测试辅助开关与该驱动单元。
13.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路还包括ー另ー待测电路，该测试辅助电路耦接于该待测电路与该另ー待测电路之间； 该操作方法还包括 于正常操作吋，控制该正常信号流经该待测电路与该另ー待测电路但不流经该测试辅助电路；以及 于测试时，控制该测试信号由该待测电路流经该测试辅助电路而到达该另一待测电路。
14.根据权利要求13所述的操作方法，其特征在干，该测试信号包括一测试电流或一测试电压。
全文摘要
本发明是一种显示驱动电路与其操作方法，该显示驱动电路包括一待测电路；一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至一输出端，该第一电路的一稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路。于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路。于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。
文档编号G09G3/20GK102651185SQ20111005160
公开日2012年8月29日 申请日期2011年2月23日 优先权日2011年2月23日
发明者宋光峰, 陈季廷 申请人:联咏科技股份有限公司
技术领域：
本发明有关ー种显示驱动电路与其操作方法，且特别是有关ー种显示驱动电路与其操作方法，于测试时，避开不易达成稳态电路。
背景技术：
在电路制造完成后，要进行测试，以检验其操作是否正常。以源极驱动电路而言，其模拟输出部份通常包括多位数字模拟转换电路(DAC)与运算放大器等。如果数字模拟转换电路为m位的话，则要测试2m次以验证m位DAC的所有内部信号路径是否皆为正常。只要有一条信号路径有问题的话，则此DAC与其源极驱动电路需被舍弃。但是，面前测试吋，运算放大器的电路特性导致收敛时间过长(其达成稳态时间过长)，将拉长整体测试时间。
发明内容
本发明的目的是提供一种显示驱动电路与其操作方法，于测试此显示驱动电路吋，测试信号不流经不易稳态元件，以缩短测试时间。根据本发明一方面提出显示驱动电路，包括一待测电路；一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至ー输出端，该第一电路的ー稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路。于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路。于测试吋，ー测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。根据本发明另一方面提出ー种显示驱动电路的操作方法，包括于该显示驱动电路处于一正常操作时，一正常信号流经该显示驱动电路的ー待测电路后，流经ー第一电路但不流经ー测试辅助电路；以及，于该显示驱动电路处于测试吋，ー测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。该第一电路选择性耦接至该待测电路，且该第一电路还选择性耦接至ー输出端，该第一电路的一稳态时间长于该待测电路。本发明的有益技术效果是由于测试信号不会经过不易稳态电路，因此测试时间得以缩短。为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合附图作详细说明如下
图I显示根据本发明第一实施例的源极驱动电路的电路示意图。图2显示本第一实施例的另ー种可能实施方式。图3显示本第一实施例的又ー种可能实施方式。图4显示根据本发明第二实施例的源极驱动电路的电路示意图与其测试方法。图5显示本发明第二实施例的源极驱动电路的另ー种测试方法。
图6显示根据本发明第二实施例的数字模拟转换器的架构示意图。图7显示根据本发明第三实施例的源极驱动电路的电路示意图。
具体实施例方式于本发明数个实施例所提出的显示驱动电路与其测试方法中，于测试时，避开不易达成稳态的元件(通常是运算放大器)，以缩短测试时间。第一实施例现请參考图1，其显示根据本发明第一实施例的源极驱动电路的电路示意图。如图I所示，根据本发明第一实施例的源极驱动电路100至少包括伽玛电阻分压器(ga_aresistor divider) 110、数字模拟转换器(DAC) 120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、测试辅助电路160A 160B与电荷分 享开关SW_CH。伽玛电阻分压器110的结构可不被特别限定，故其细节于此不重述。于图I中，当源极驱动电路100处于正常操作时，数据由DAC 120A 120B输入，通过开关130A 130B、运算放大器140A 140B与输出开关150A 150B，而由输出端CH_ODD与CH_EVEN输出。当源极驱动电路100处于正常操作时，测试辅助电路处于关闭。于图I中，测试路径以虚线标示。由图I可看出，在测试源极驱动电路时，测试信号由DAC 120A 120B输入，通过测试辅助电路160A 160B而输出至输出端CH_0DD与CH_EVEN。在测试时，开关130A 130B与150A 150B关闭，以避免输出端CH_0DD与CH_EVEN同时接收到运算放大器及测试辅助电路的输出結果。于图I中，测试辅助电路比如以开关予以实现。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。 此外，运算放大器的内部信号路径不像数字模拟转换器的内部信号路径众多。所以，当测试数字模拟转换器的某一条内部信号路径吋，同时测试运算放大器是否正常操作即可，亦即测试运算放大器能否将电压完整传递至输出端。图2显示本第一实施例的另ー种可能实施方式。如图2所示，于源极驱动电路100A’中，测试辅助电路160A’与160B’不同于图I的测试辅助电路160A与160B，其余皆相同或相似。如图2所示，测试辅助电路160A’包括开关PSW_0UT与缓冲电路161A。相似地，测试辅助电路160B’包括开关NSW_0UT与缓冲电路161B。缓冲电路161A与161B比如但不受限于稳定快速，且其架构简単，比如但不受限于，其架构简单于运算放大器140A与140B。比如，缓冲电路161A与161B的晶体管数量较少，其驱动能力亦较弱。不过，缓冲电路161A与161B仍具有些许驱动能力，以减轻输出端上的负载效应。图3显示本发明第一实施例的又另ー种可能实施方式。如图3所示，于源极驱动电路100A”中，测试辅助电路160A”与160B”不同于图I的测试辅助电路160A与160B，其余皆相同或相似。如图3所示，测试辅助电路160A”包括开关PSW_0UT与电平转换电路(Ievelshifter) 162A，具备可加强电流驱动后级负载的能力。相似地，测试辅助电路160B”包括开关NSW_0UT与电平转换电路162B。
第二实施例图4显示根据本发明第二实施例的源极驱动电路的电路示意图。如图4所示，根据本发明第二实施例的源极驱动电路400至少包括伽玛电阻分压器110、数字模拟转换器120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、开关410与电荷分享开关SW_CH。相同或相似于先前实施例的元件于此不重述。于图4中，当源极驱动电路100处于正常操作时，数据由DAC 120A 120B输入，通过开关130A 130B、运算放大器140A 140B与输出开关150A 150B，而由输出端CH_ODD与CH_EVEN输出。当然，当源极驱动电路100处于正常操作时，开关410处于关闭。于图4中，测试路径以虚线标示。由图4可看出，在测试源极驱动电路时，测试电流由DAC 120A 120B的其中之ー输入，通过开关410而输出至另ー DAC。在测试时，开关130A 130B与150A 150B皆为关闭，以避免操作放大器汲取测试电流而可能影响测试结 果的正确性。此外，于测试时，伽玛电阻分压器110不耦接至数字模拟转换器120A 120B。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。如果数字模拟转换器120A 120B正常的话，由此两者之一所注入的测试电流值应该要等于由此两者的另ー个所测得的电流值。如果两者电流有差异，代表至少有ー个DAC是有瑕疵的。此外，利用图4的架构，可以一次测试2个DAC。不过，不需要特别知道是哪ー个DAC是有问题的，因为当有ー个DAC有问题的话，则此源极驱动电路比如就要被舍弃。图5显示本发明第二实施例的源极驱动电路400的另ー种测试方法。于图5中，虚线所标示的信号路径是测试时的路径。由图5可看出，在测试源极驱动电路时，测试电压由DAC的ー输入，通过开关410而输出至另ー DAC。在测试时，开关130A 130B与150A 150B皆为关闭，以避免操作放大器汲取测试电压，影响测试结果的正确性。此外，于测试吋，伽玛电阻分压器110不耦接至数字模拟转换器120A 120B。由于测试信号不会经过不易稳态电路(如运算放大器140A 140B)，所以，测试时间得以缩短。在测试时，由于两个DAC的内部测试路径是由测试者所决定的。在已知输入测试电压的情况下，如果数字模拟转换器120A 120B都正常的话，则由DAC的另ー个所测得的电压值应该要等于理想值。否则，代表至少有ー个DAC是有瑕疵的。此外，利用图5的架构，可以一次测试2个DAC。不过，不需要特别知道是哪ー个DAC是有问题的，因为只要有ー个DAC是有问题的话，则此源极驱动电路就要被舍弃。比较本发明第一与第二实施例后可得知，第二实施例中的开关410可视为第一实施例中的测试辅助电路的又一种实施方式。于第一实施例中，测试辅助电路稱接于待测电路(如DAC)与输出端之间，使得测试信号能避开不易稳态电路(如运算放大器)；相反地，于第二实施例中，测试辅助电路耦接于两个待测电路之间，使得测试信号能避开不易稳态电路(如运算放大器)。图6显示根据本发明第二实施例的数字模拟转换器的架构示意图。如图6所示，数字模拟转换器120A包括多个开关(未标示出)，用以选择由电阻串610所分压出的參考电压。此外，于本发明第二实施例中，于测试时，数字模拟转换器的内部信号路径是双向的，亦即，其内部信号路径可由输入端流至输出端，亦可由输出端流至输入端。
第三实施例图7显示根据本发明第三实施例的源极驱动电路的电路示意图。如图7所示，根据本发明第三实施例的源极驱动电路700至少包括伽玛电阻分压器110、数字模拟转换器120A 120B、开关130A 130B、运算放大器140A 140B、输出开关150A 150B、测试辅助电路160A 160B与电荷分享开关SW_CH。由图7可看出，本发明第三实施例可视为第一与第二实施例的结合。亦即，于测试吋，由数字模拟转换器120A 12 0B注入测试电压(或测试电流)，此测试电压(或测试电流)流经测试辅助电路160A 160B后，而由输出端CH_0DD与CH_EVEN流出。通过检验输出端CH_0DD与CH_EVEN的输出电压(或输出电流)，即可得知数字模拟转换器的操作是否正常。当然，测试辅助电路160A 160B的实施方式可如第一与第二实施例所示。综上所述，虽然本发明已以数个实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作出各种等同的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求所界定的范围为准。
权利要求
1.ー种显示驱动电路，其特征在于，包括 一待测电路； 一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至ー输出端，该第一电路的ー稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路； 其中 于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路；以及 于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。
2.根据权利要求I所述的显示驱动电路，其特征在于，该待测电路包括一数字模拟转换器，以及该第一电路包括一运算放大器。
3.根据权利要求I所述的显示驱动电路，其特征在于，还包括 一第一开关，耦接于该待测电路与该第一电路之间；以及 一第二开关，耦接于该第一电路与该输出端之间； 其中 于正常操作时，该第一与该第二开关处于导通状态以使得该正常信号流经该第一与该第二开关；以及 于测试时，该第一与该第二开关处于关闭状态。
4.根据权利要求I所述的显示驱动电路，其特征在于，该测试辅助电路包括 一测试辅助开关，耦接于该待测电路与该输出端之间； 其中 于正常操作吋，该测试辅助开关处于关闭状态；以及 于测试吋，该测试辅助开关处于导通状态，以使得该测试信号流经该测试辅助开关。
5.根据权利要求I所述的显示驱动电路，其特征在于，该测试辅助电路包括 一测试辅助开关，耦接于该待测电路间；以及 一驱动单元，耦接于该测试辅助开关与该输出端之间； 其中 于正常操作吋，该测试辅助开关与该驱动单元处于关闭状态；以及于测试吋，该测试辅助开关与该驱动单元处于导通状态，以使得该测试信号流经该测试辅助开关与该驱动単元。
6.根据权利要求I所述的显示驱动电路，其特征在于，还包括一另ー待测电路，该测试辅助电路耦接于该待测电路与该另ー待测电路之间； 其中 于正常操作时，该正常信号流经该待测电路与该另ー待测电路但不流经该测试辅助电路；以及 于测试吋，该测试信号由该待测电路流经该测试辅助电路而到达该另ー待测电路。
7.根据权利要求6所述的显示驱动电路，其特征在干，该测试信号包括一测试电流或一测试电压。
8.—种显示驱动电路的操作方法，其特征在于包括 于该显示驱动电路处于一正常操作时，一正常信号流经该显示驱动电路的ー待测电路后，流经ー第一电路但不流经一测试辅助电路；以及 于该显示驱动电路处于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路； 其中 该第一电路选择性耦接至该待测电路，且该第一电路还选择性耦接至ー输出端，该第一电路的一稳态时间长于该待测电路。
9.根据权利要求8所述的操作方法，其特征在干，该待测电路包括一数字模拟转换器，以及该第一电路包括一运算放大器。
10.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路还包括一第一开关，耦接于该待测电路与该第一电路之间；以及一第二开关，耦接于该第一电路与该输出端之间； 该操作方法还包括 于正常操作吋，控制该第一与该第二开关处于导通状态以使得该正常信号流经该第一与该第二开关；以及 于测试吋，控制该第一与该第二开关处于关闭状态。
11.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路的该测试辅助电路包括一测试辅助开关，耦接于该待测电路与该输出端之间； 该操作方法还包括 于正常操作吋，控制该测试辅助开关处于关闭状态；以及 于测试吋，控制该测试辅助开关处于导通状态，以使得该测试信号流经该测试辅助开关。
12.根据权利要求8所述的操作方法，其特征在干，该显示驱动电路的该测试辅助电路包括一测试辅助开关，耦接于该待测电路间；以及一驱动单元，耦接于该测试辅助开关与该输出端之间； 该操作方法还包括 于正常操作吋，控制该测试辅助开关与该驱动单元处于关闭状态；以及于测试时，控制该测试辅助开关与该驱动单元处于导通状态，以使得该测试信号流经该测试辅助开关与该驱动单元。
13.根据权利要求8所述的操作方法，其特征在于，该显示驱动电路还包括ー另ー待测电路，该测试辅助电路耦接于该待测电路与该另ー待测电路之间； 该操作方法还包括 于正常操作吋，控制该正常信号流经该待测电路与该另ー待测电路但不流经该测试辅助电路；以及 于测试时，控制该测试信号由该待测电路流经该测试辅助电路而到达该另一待测电路。
14.根据权利要求13所述的操作方法，其特征在干，该测试信号包括一测试电流或一测试电压。
全文摘要
本发明是一种显示驱动电路与其操作方法，该显示驱动电路包括一待测电路；一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至一输出端，该第一电路的一稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路。于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路。于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。
文档编号G09G3/20GK102651185SQ20111005160
公开日2012年8月29日 申请日期2011年2月23日 优先权日2011年2月23日
发明者宋光峰, 陈季廷 申请人:联咏科技股份有限公司
最新回复(0)