差分放大电路、显示面板驱动器和显示设备的制作方法
专利名称：差分放大电路、显示面板驱动器和显示设备的制作方法
技术领域：
本发明涉及设置有差分放大电路的显示面板驱动器，和显示设备。
背景技术：
近年来，将面板显示设备，诸如液晶显示设备，开发成具有更高分辨率和更大屏幕尺寸，由于此，要求用于驱动显示面板的源极驱动器具有以更高速度驱动大电容负载的能力。因此，有必要提高用在源极驱动器的输出级中的差分放大电路的转换速率。另一方面，在配备有内置面板显示设备的便携式电话和其他便携式装置的市场中，低电流消耗量的需求增加，以便延长电池驱动时段。由于在面板显示设备的源极驱动器中，根据显示面板的大小，使用几十至几百个差分放大电路，因此，减少每单个差分放大电路的电流消耗量很重要。用于实现高转换速率的一种技术是增大提供给差分放大电路的输入级中的差分对的偏置电流。如果偏置电流增大，那么差分对的每一晶体管的互导gm增大，由此能实现高转换速率。然而，该技术陷入差分放大电路的电流消耗量增加的问题。为在抑制电流消耗量增加的同时实现高转换速率，在一种技术中，仅当反相输入信号和非反相输入信号的信号电平改变时，提供给输入级中的差分对的偏置电流才增大。 在JP 2001-156559A(专利文献1)中公开了这种差分放大电路。图6是示出在JP 2001-156559A中公开的差分放大电路的结构的电路图。图6中所示的差分放大电路包括PMOS差分输入部1、NMOS差分输入部2、电流镜电路3和4、推挽输出级5、PMOS子电流源6和NMOS子电流源7。PMOS差分输入部1包括PMOS晶体管Ml、M2和M3。PMOS晶体管M2和M3将它们的源极共同连接，并且构成差分晶体管对。PMOS晶体管M2的栅极连接到反相输入h_，并且PMOS晶体管M3的栅极连接到非反相输入h+。为PMOS晶体管Ml的栅极提供偏置电压 Vbl,以便将偏置电流提供给PMOS晶体管M2和M3。将来自PMOS晶体管M2和M3的、PMOS 差分输入部1的输出信号提供给电流镜电路4。同时，NMOS差分输入部2包括匪OS晶体管M4、M5和M6。匪OS晶体管M4和M5将它们的源极共同连接，并且构成差分晶体管对。NMOS晶体管M4的栅极连接到反相输入并且NMOS晶体管M5的栅极连接到非反相输入IN+。为NMOS晶体管M6的栅极提供偏置电压 Vb2,以便将偏置电流提供给匪OS晶体管M4和M5。将来自匪OS晶体管M4和M5的、匪OS 差分输入部2的输出信号提供给电流镜电路3。电流镜电路3包括PMOS晶体管M7、M8、M9和M10，其中，为PMOS晶体管M9和MlO 的栅极提供偏置电压Vb3。同时，电流镜电路4包括NMOS晶体管Mil、M12、M13和M14，其中，为NMOS晶体管Mll和M12的栅极提供偏置电压Vb4。经电阻器元件RlOl和R102，连接电流镜电路3和电流镜电路4。可以用MOS晶体管等替换电阻器元件RlOl和R102。推挽输出级5包括PMOS输出晶体管M15和NMOS输出晶体管M16，并连接到输出端子Vout。PMOS输出晶体管M15的栅极连接到PMOS晶体管MlO和电阻器元件R102的一端之间的连接节点。推挽输出级5的NMOS输出晶体管M16的栅极连接到NMOS晶体管M12和电阻器元件R102的另一端之间的连接点。此外，在输出端子Vout和PMOS晶体管MlO的源极之间，连接相位补偿电容器C101，以及在输出端子Vout和NMOS晶体管M12的源极之间， 连接相位补偿电容器C2。PMOS子电流源6包括PMOS子电流源晶体管M18，并且为其栅极提供PMOS输出晶体管Ml5的栅极电压。PMOS子电流源6与PMOS差分输入部1的PMOS晶体管Ml并联连接。 类似地，NMOS子电流源7包括NMOS子电流源晶体管M19，并且为其栅极提供推挽输出级5 的NMOS输出晶体管M16的栅极电压。NMOS子电流源7与NMOS差分输入部2的NMOS晶体管M6并联连接。在图6中，符号CL表示连接到推挽输出级5的输出端子Vout的外部负载，符号 Vdd表示正电源线，以及符号Vss表示负电源线。图6中所示的差分放大电路如下所述操作。S卩，在抑制电流消耗量增加的同时，实现高输出转换速率。具体地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压VirT的状态时，PMOS子电流源晶体管M18导通，由此PMOS子电流源6工作。 因此，临时增大PMOS差分输入部1的偏置电流。类似地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，NMOS子电流源晶体管M19导通，由此NMOS子电流源7工作。因此，临时增大NMOS差分输入部2的偏置电流。在任一情况下，当非反相输入电压Vin+和反相输入电压Vin-存在变化时，偏置电流临时增大，由此实现高转换速率。另一方面，由于偏置电流的增大是临时的，因此，能抑制电流消耗量的增加。引用列表[专利文献1] JP 2001-156559A
发明内容
然而，即使在图6所示的差分放大电路的结构中，也不能解决增加电流消耗量的问题。这是因为，当PMOS差分输入部1或NMOS差分输入部2的电流增大时，有必要馈送大电流通过推挽输出级5以便确保相位裕度。如上所述，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压VirT的状态或非反相输入电极Vin+的电平低于反相输入电压VirT的状态时，PMOS子电流源6或NMOS子电流源7导通，由此增大PMOS差分输入部1或NMOS差分输入部2的偏置电流。如果PMOS差分输入部1或NMOS差分输入部2的偏置电流增大，那么相位裕度降低，并且差分放大电路的稳定性降低。此时，为避免差分放大电路背离稳定操作，有必要预先馈送大电流通过推挽输出级5，因此，难以在降低电流消耗量的同时驱动差分放大电路。将考虑图6中的差分放大电路的稳定性和增大将要馈送通过推挽输出级5的电流的必要性。图7A和7B是示出图6中所示的差分放大电路的频率特性的示意图并表示电压增益的角频率特性和相位延迟的角频率特性。差分放大电路的频率特性能用第一极点频率
ωρ1|、第二极点频率I ωρ2|和单位增益频率^^来表示。例如，关于差分放大电路的电压增益Adc和相位延迟之间的关系，在第一极点频率I ωρ1|前后，产生90°的相位延迟，此外， 在第二极点频率I ωρ2|前后，也产生90°的相位延迟。由于在单位增益频率《。时的相位延迟越小，差分放大电路越稳定，因此，当设计差分放大电路时，有必要尽可以小地降低相位延迟并且尽可能大地增大相位裕度。此处，相位裕度是通过从180°减去相位延迟值而获得的值。能由下述的等式(1)表示第二极点频率I ωρ2|和单位增益频率Cou I ωρ2| = gm6/C2 (1)cou = gml/Cc (2)此处，gml是图6中的PMOS晶体管M2和M3以及匪OS晶体管M4和M5的每一个的互导gm，以及gm6是PMOS输出晶体管M15和NMOS输出晶体管M16的每一个的互导gm。 Cc是相位补偿电容器ClOl和C102的每一个的电容值，以及等式(1)中的C2是外部负载 CL的电容值。MOS晶体管的互导gm与流过MOS晶体管的电流值的平方根成比例。其中，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，使单位增益频率Ou更高。具体地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，PMOS差分输入部 1或NMOS差分输入部2的偏置电流增大。因此，PMOS晶体管M2和M3以及NMOS晶体管M4 和M5的每一个的互导gm增大。即，等式(2)中的^增大，如果等式(2)中的‘增大，那么单位增益频率变得更高。另一方面，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，第二极点频率I ωρ2|变得更低。首先，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，流过PMOS晶体管Μ2的电流增大，以致NMOS晶体管Μ13的漏极电压升高并且进一步使NMOS晶体管Mll的漏极电压以及NMOS晶体管Μ13和Μ14的栅极电压升高。因此，降低NMOS输出晶体管Μ16 的栅极电压并且减小流过NMOS输出晶体管Μ16的电流。另一方面，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，流过NMOS晶体管Μ4 的电流增大，以致降低PMOS晶体管Μ7的漏极电流并进一步降低PMOS晶体管Μ9的漏极电压和PMOS晶体管Μ7和Μ8的栅极电压。因此，使PMOS输出晶体管Μ15的栅极电压升高，并且减小流过PMOS输出晶体管Μ15的电流。如上所述，即使操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态，流过PMOS输出晶体管Μ15 或匪OS输出晶体管Μ16的电流也降低，因此，PMOS输出晶体管Μ15或匪OS输出晶体管Μ16 的互导gm降低。因此，如从等式⑴理解的，第二极点频率I ωρ2|降低。如上所述，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，单位增益频率ω/变得更高，并且第二极点频率I ωρ2|变得更低。因此，如从图7Α和7Β理解的，相位裕度降低。在具有如上所述的特性的、图6中所示的差分放大电路中，有必要预先使第二极点频率I ωρ2|升得更高，以便防止稳定性下降， 因此，在稳定状态中，不能降低流过推挽输出级5的电流。本发明的主题是提供在抑制电流消耗量增加的同时实现高转换速率的差分放大电路。在本发明的一方面中，差分放大电路包括PM0S晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极；第一恒定电流源部，配置为将第一偏置电流提供给第一差分晶体管对；NMOS晶体管的第二差分晶体管对，具有分别与非反相输入和反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给第二差分晶体管对； 与第一差分晶体管对连接的第一电流镜电路；与第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和输出端子之间，并且具有与第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对第一电流镜电路执行反馈操作，以抑制 NMOS输出晶体管的栅极电压的降低，并且对第二电流镜电路执行反馈操作，以抑制PMOS输出晶体管的栅极电压的上升。第一恒定电流源部配置为响应于PMOS输出晶体管的栅极电压的降低，增大第一偏置电流，并且第二恒定电流源部配置为响应于NMOS输出晶体管的栅极电压的上升，增大第二偏置电流。在本发明的另一方面中，一种显示面板驱动器，其驱动显示面板、并包括输出电路，该输出电路包含上述差分放大电路。在本发明的又一方面中，一种显示设备包括显示面板；以及包括输出电路的驱动器，其配置为驱动显示面板的数据线。输出电路包括上述差分放大电路。根据本发明，能够提供在抑制电流消耗量增加的同时实现高转换速率的差分放大电路。
从结合附图的某些实施例的下述描述，本发明的上述和其他目的、优点和特征将更显而易见，其中图1是示出根据本发明的第一实施例的差分放大电路的结构的电路图；图2A和2B是示出根据第一实施例的差分放大电路的特性的图；图3是示出根据本发明的第二实施例的差分放大电路的结构的电路图；图4是示出根据本发明的第三实施例的差分放大电路的结构的电路图；图5是示出包含根据本发明的差分放大电路的液晶显示设备的结构的框图；图6是示出现有的差分放大电路的结构的电路图；以及图7A和7B是示出现有的差分放大电路的特性的图。
具体实施例方式[第一实施例]图1是示出根据本发明的第一实施例的差分放大电路的结构的电路图。图1中所示的差分放大电路包括PMOS差分输入部101、NM0S差分输入部102、电流镜电路103和104、 电阻器RlOl和R102、推挽输出级105、PMOS子电流源106、匪OS子电流源107和反馈电路 108。PMOS差分输入部101包括PMOS晶体管M101、M102和M103。PMOS晶体管M102和 M103将它们的源极共同连接，并且构成PMOS差分晶体管对。PMOS晶体管M102的栅极连接到非反相输入(IrO，并且PMOS晶体管M103的栅极连接到反相输入(In+)。PM0S晶体管MlOl 的栅极连接到偏置端子VblOl，并充当用于将偏置电流提供给PMOS晶体管M102和M103的共同连接的源极的恒定电流源。NMOS差分输入部102包括NMOS晶体管M104、M105和M106。NMOS晶体管M104和M105将它们的源极共同连接，并且构成NMOS差分晶体管对。NMOS晶体管M104的栅极连接到非反相输入(IrO，并且NMOS晶体管M105的栅极连接到反相输入(In+)。NMOS晶体管 M106的栅极连接到偏置端子Vbl02，并充当用于从NMOS晶体管M104和M105的共同连接的源极获得偏置电流的恒定电流源。电流镜电路103包括PMOS晶体管M107、M108、M109和M110。PMOS晶体管M107和 M108的源极共同连接到正电源线Vdd，并且它们的栅极共同连接到PMOS晶体管M109的漏极。PMOS晶体管M109和MllO的源极分别连接到PMOS晶体管M107和M108的漏极，并且它们的栅极共同连接到偏置端子Vbl03。另一方面，电流镜电路104包括NMOS晶体管M111、M112、M113和M114。NMOS晶体管M113和M114的源极共同连接到负电源线Vss，并且它们的栅极共同连接到NMOS晶体管 Mill的漏极。NMOS晶体管Mill和Ml 12的源极分别连接到NMOS晶体管Ml 13和Ml 14的漏极，并且它们的栅极共同连接到偏置端子Vbl04。电阻器RlOl和R102连接在电流镜电路103和104之间，并充当电流镜电路103 和104的负载。应注意到，可以使用包括MOS晶体管的负载(例如浮动电流源)，代替电阻器 RlOl 和 R102。推挽输出级105包括PMOS输出晶体管M115和NMOS输出晶体管M116。PMOS输出晶体管M115的源极连接到正电源线Vdd，其漏极连接到输出端子Vout。NMOS输出晶体管M116的源极连接到负电源线Vss，其漏极连接到输出端子Vout。PMOS输出晶体管M115 的栅极连接到电流镜电路103的PMOS晶体管MllO的漏极(即电阻器R102的一端)，并且 NMOS输出晶体管Ml 16的栅极连接到电流镜电路104的NMOS晶体管Ml 12的漏极(即电阻器R102的另一端)。PMOS子电流源106包括与PMOS晶体管MlOl并联连接的PMOS子电流源晶体管 M120。PMOS子电流源晶体管M120的栅极连接到PMOS输出晶体管Ml 15的栅极，其漏极连接到PMOS晶体管M102和M103的共同连接的源极。NMOS子电流源107包括与匪OS晶体管M106并联连接的NMOS子电流源晶体管 M121。NMOS子电流源晶体管M121的栅极连接到NMOS输出晶体管Ml 16的栅极，其漏极连接到NMOS晶体管M104和M105的共同连接的源极。反馈电路108构造成对电流镜电路103执行反馈操作，以便响应于PMOS输出晶体管M115的栅极电压的上升，降低电流镜电路103的输出端子(即PMOS晶体管MllO的漏极)的电压。同时，反馈电路108也构造成对电流镜电路104执行反馈操作，以便响应于 NMOS输出晶体管M116的栅极电压的下降，升高电流镜电路104的输出端子(即NMOS晶体管M112的漏极)的电压。更具体地说，在本发明中，反馈电路108包括PMOS晶体管M150、M160、M152和NMOS 晶体管M151、M161和M162。PMOS晶体管M150和NMOS晶体管M151的栅极分别连接到PMOS 输出晶体管Ml 15和NMOS输出晶体管Ml 16的栅极，它们的漏极共同连接。PMOS晶体管M160 和NMOS晶体管M161的栅极分别连接到PMOS输出晶体管Ml 15和NMOS输出晶体管Ml 16的栅极，它们的漏极共同连接。PMOS晶体管M152的栅极连接到PMOS晶体管M150和NMOS晶体管M151的共同连接的漏极，其漏极连接到电流镜电路103中的PMOS晶体管M109的漏极， 并且其源极连接到PMOS晶体管M109的源极。此外，NMOS晶体管162的栅极连接到PMOS晶体管M160和NMOS晶体管M161的共同连接的漏极，其漏极连接到电流镜电路104中的NMOS 晶体管Mill的漏极，并且其源极连接到NMOS晶体管Mill的源极。相位补偿电容器ClOl连接在电流镜电路103中的PMOS晶体管MllO的源极和输出端子Vout之间，并且相位补偿电容器C102连接在电流镜电路104中的NMOS晶体管Ml 12 的源极和输出端子Vout之间。外部负载CL连接到推挽输出级105的输出端子Vout。在根据本实施例的差分放大电路中，当操作状态从稳定状态(即非反相输入电压 Vin+的电平等于反相输入电压Vin-的状态)改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，PMOS子电流源晶体管M120工作，由此临时增大PMOS差分输入部 101的偏置电流。因此，有效地提高转换速率。此时，PMOS晶体管M160和NMOS晶体管M161 的共同连接的漏极的电压升高，响应于此，NMOS晶体管M162导通。当NMOS晶体管M162导通时，在NMOS晶体管Ml 11的源极和漏极之间形成短路，由此防止NMOS晶体管Ml 13和NMOS 晶体管M114的栅极电压升高。因此，抑制NMOS输出晶体管M116的栅极电压的下降，并且能抑制NMOS输出晶体管M116的电流的降低。同时，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，NMOS子电流源晶体管M121工作，由此临时增大NMOS差分输入部102 的偏置电流。因此，有效地提高转换速率。此时，PMOS晶体管M150和匪OS晶体管M151的共同连接的漏极的电压升高，以致PMOS晶体管M152导通。当PMOS晶体管M152导通时，在 PMOS晶体管M109的源极和漏极之间形成短路，由此防止PMOS晶体管M107和PMOS晶体管 M108的栅极电压降低。因此，抑制NMOS输出晶体管M116的栅极电压的升高，并且能抑制 PMOS输出晶体管M115的电流的降低。根据图1中所示的差分放大电路，在任一情况下，能抑制流过PMOS输出晶体管 Ml 15和NMOS输出晶体管Ml 16的电流的降低。这抑制PMOS输出晶体管Ml 15和NMOS输出晶体管M116的每一个的互导gm的降低，防止第二极点频率I ωρ2|降低，并且有效增大相位裕度。这消除事先增大推挽输出级105的电流的需求并且有效地降低差分放大电路的电流消耗量。在下文中，将详细地描述通过抑制流过PMOS输出晶体管Ml 15和NMOS输出晶体管 Μ116的电流的降低，能增大相位裕度的事实。图2Α和2Β是示出在图1中所示的差分放大电路中，电压增益和相位延迟相对于角频率的特性的图。如上所述，能分别用等式(1)和( 表示第二极点频率I ωρ2|和单位增益频率ou。此处，gml相当于图1中所示的PMOS晶体管M102或M103、或NMOS晶体管 M104或M105的互导gm，并且gm6相当于PMOS输出晶体管Ml 15或NMOS输出晶体管Ml 16 的互导gm。Cc相当于相位补偿电容器ClOl或C102的电容，并且等式(1)中的C2相当于外部负载CL的电容。在本实施例中，即使当操作状态改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，也能抑制流过NMOS输出晶体管Ml 16的电流的降低，而且，即使当操作改变改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，也能抑制流过PMOS输出晶体管Ml 15的电流降低。因此，能抑制PMOS输出晶体管Ml 15和NMOS输出晶体管M116的每一个的互导gm的降低，S卩，等式(1)中的gm6的降低。相应地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时， 能抑制第二极点频率I ωρ2|的下降。如从图2Α和2Β与图6的比较能理解的，如果能抑制第二极点频率|ωρ2|的下降，则能抑制相位裕度的降低。抑制相位裕度的降低消除了预先增大推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗量，如上所述。其中，如果选择PMOS输出晶体管M115、NM0S输出晶体管M116、PM0S晶体管M150、 NMOS晶体管M151、PM0S晶体管M160和NMOS晶体管M161的每一个的栅极宽度与栅极长度的比(即，W/L)以满足下述等式C3)和G)，那么在这种情况下，能使在稳定状态中、流过 PMOS晶体管M152和匪OS晶体管M162的电流为0 ff/L(M115)/ff/L(M116) < W/L(M150)/ff/L(M151) (3)ff/L(M115)/ff/L(M116) > W/L(M160)/ff/L(M161) (4)其中，ff/L(M115)、ff/L(M116)、ff/L(M150)、ff/L(M151)、W/L(_)和ff/L(M161)分别是 PMOS 输出晶体管Ml 15、NMOS输出晶体管Ml 16、PMOS晶体管M150、NMOS晶体管M151、PMOS晶体管M160 和NMOS晶体管M161的栅极宽度与栅极长度的比。选择W/L比满足等式(3)和(4)有效地降低了稳定状态中的电流消耗量。[第二实施例]图3是示出根据本发明的第二实施例的差分放大电路的结构的电路图。第二实施例的差分放大电路具有将PMOS晶体管M153和NMOS晶体管M163增加到图1所示的第一实施例的差分放大电路中的反馈电路108的结构。PMOS晶体管M153的栅极连接到PMOS晶体管M150和NMOS晶体管M151的共同连接的漏极，其漏极连接到PMOS晶体管MllO的漏极， 并且其源极连接到PMOS晶体管MllO的源极。NMOS晶体管M163的栅极连接到PMOS晶体管M160和NMOS晶体管M161的共同连接的漏极，其漏极连接到NMOS晶体管M112的漏极， 并且其源极连接到NMOS晶体管M112的源极。第二实施例的差分放大电路基本上执行与第一实施例相同的操作，因此，能获得抑制相位裕度的降低的优点。这消除了预先增大推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗量。此外，根据第二实施例，由于MOS晶体管与电流镜电路103和104的连接是对称的，因此，提高了电流镜特性，由此获得了具有小的偏移量的差分放大电路的输出。[第三实施例]图4是示出根据本发明的第三实施例的差分放大电路的结构的电路图。在第三实施例的差分放大电路中，从第一和第二实施例的结构，修改了反馈电路108的结构。具体地，NMOS晶体管M151的栅极连接偏置端子Vbl51而不是NMOS输出晶体管M116的栅极。将预定偏置电压通过偏置端子Vbl51提供给NMOS晶体管M151的栅极。类似地，PMOS晶体管 M160的栅极连接偏置端子Vbl52而不是PMOS输出晶体管M115的栅极。将预定偏置电压通过偏置端子Vbl52提供给PMOS晶体管M160的栅极。在这种情况下，NMOS晶体管M151仅充当连接在PMOS晶体管M150和负电源线Vss之间的负载，并且PMOS晶体管M160也仅充当连接在NMOS晶体管M161和正电源线Vdd之间的负载。然而，第三实施例中的差分放大电路的操作基本上与第一和第二实施例相同，并且能获得抑制相位裕度的降低的优点。这消除了预先增大流过推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗。此外，在第三实施例中，由于减少了连接到PMOS输出晶体管Ml 15和NMOS输出晶体管M116的栅极的MOS晶体管，所以降低了连接到相应栅极的布线的寄生电容，由此获得了更高的响应速度。而且，在第三实施例的差分放大电路中，可采用其中反馈电路108另外设置有PMOS晶体管M153和NMOS晶体管M163的结构，与第二实施例类似。[差分放大电路的优选应用]如上所述的差分放大电路的每一个适用于在用于驱动液晶显示设备中的IXD(液晶显示器)面板的数据线的源极驱动器中的输出放大器。图5是示意性地示出液晶显示设备111的结构的框图，其中，将上述差分放大电路应用于源极驱动器。液晶显示设备111包括IXD控制器112、源极驱动器113、扫描线驱动器114和IXD面板115。IXD面板115在数据线和扫描线的各个交叉位置设置有像素。IXD控制器112将显示数据提供给源极驱动器 113，以便指定IXD面板115的每一像素的灰度。源极驱动器113响应于显示数据而驱动 IXD面板115的数据线(信号线)。扫描线驱动器114驱动IXD面板115的扫描线。因此， IXD面板115显示对应于显示数据的图像。源极驱动器113包括D/A转换器电路116和输出电路117。D/A转换器电路116 输出对应于显示数据的灰度电压。输出电路117包括上述的差分放大电路100。差分放大电路100的每一个可具有图1、3和4的结构的任何一个。差分放大电路100的输出端子连接到输入端子的一个(例如反相输入端子并充当电压跟随器。差分放大电路100的每一个将与从D/A转换器电路116接收的灰度电压对应的驱动电压输出到相应的数据线。 由此，驱动IXD面板115中的像素的每一个。此处，尽管本说明涉及如下的液晶显示设备， 即，其中，将差分放大电路100的每一个应用于驱动LCD面板的源极驱动器，但对本领域技术人员来说，不言而喻的是，本发明能应用于显示面板驱动器以驱动充当电容负载的、另一不同的显示面板的数据线。
权利要求
1.一种差分放大电路，包括PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
2.如权利要求1所述的差分放大电路，其中，所述第二电流镜电路包括第一和第二 PMOS晶体管，分别具有与所述正电源线相连的源极以及彼此相连的栅极；以及第三和第四PMOS晶体管，分别具有与所述第一和第二 PMOS晶体管的漏极相连的源极以及彼此相连的栅极，其中，所述第一和第二 PMOS晶体管的栅极与所述第三PMOS晶体管的漏极相连， 其中，所述第二差分晶体管对的所述NMOS晶体管的漏极分别与所述第一和第二 PMOS 晶体管的漏极相连，其中，所述第四PMOS晶体管的漏极与所述PMOS输出晶体管的栅极相连，以及其中，所述反馈电路包括第五PMOS晶体管，具有与所述PMOS输出晶体管的栅极相连的栅极以及与所述正电源线相连的源极；以及第六PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第三PMOS 晶体管的源极相连的源极，以及与所述第三PMOS晶体管的漏极相连的漏极。
3.如权利要求1所述的差分放大电路，其中，所述第一电流镜电路包括第一和第二 NMOS晶体管，分别具有与所述负电源线相连的源极以及彼此相连的栅极；以及第三和第四NMOS晶体管，分别具有与所述第一和第二 NMOS晶体管的漏极相连的源极以及彼此相连的栅极，其中，所述第一和第二 NMOS晶体管的栅极与所述第三NMOS晶体管的漏极相连， 其中，所述第一差分晶体管对的所述PMOS晶体管的漏极分别与所述第一和第二 NMOS晶体管的漏极相连，其中，所述第四NMOS晶体管的漏极与所述NMOS输出晶体管的栅极相连，以及其中，所述反馈电路包括第五NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极以及与所述负电源线相连的源极；以及第六NMOS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第三NMOS 晶体管的源极相连的源极，以及与所述第三NMOS晶体管的漏极相连的漏极。
4.如权利要求2所述的差分放大电路，其中，所述反馈电路进一步包括第七PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第四PMOS 晶体管的源极相连的源极，以及与所述第四PMOS晶体管的漏极相连的漏极。
5.如权利要求3所述的差分放大电路，其中，所述反馈电路进一步包括第七NMOS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第四NMOS 晶体管的源极相连的源极，以及与所述第四NMOS晶体管的漏极相连的漏极。
6.如权利要求2所述的差分放大电路，其中，所述反馈电路进一步包括第八NMOS晶体管，具有被提供有固定电极偏置的栅极，与所述第五PMOS晶体管的漏极相连的漏极，以及与所述负电源线相连的源极。
7.如权利要求3所述的差分放大电路，其中，所述反馈电路进一步包括第八PMOS晶体管，具有被提供有固定偏置的栅极，与所述第五NMOS晶体管的漏极相连的漏极，以及与所述正电源线相连的源极。
8.如权利要求1所述的差分放大电路，其中，所述第一电流镜电路包括第一和第二 NMOS晶体管，分别具有与所述负电源线相连的源极以及彼此相连的栅极；以及第三和第四NMOS晶体管，分别具有彼此相连的栅极，以及与所述第一和第二 NMOS晶体管的漏极相连的源极，其中，所述第一和第二 NMOS晶体管的栅极与所述第三NMOS晶体管的漏极相连， 其中，所述第一差分晶体管对的所述PMOS晶体管的漏极分别与所述第一和第二 NMOS 晶体管的漏极相连，其中，所述第四NMOS晶体管的漏极与所述NMOS输出晶体管的栅极相连， 其中，所述第二电流镜电路包括第一和第二 PMOS晶体管，分别具有与所述正电源线相连的源极以及彼此相连的栅极；以及第三和第四PMOS晶体管，分别具有与所述第一和第二 PMOS晶体管的漏极相连的源极， 以及彼此相连的栅极，其中，所述第一和第二 PMOS晶体管的栅极与所述第三PMOS晶体管的漏极相连， 其中，所述第二差分晶体管对的所述NMOS晶体管的漏极与所述第一和第二 PMOS晶体管的漏极相连，其中，所述第四PMOS晶体管的漏极与所述PMOS输出晶体管的栅极相连， 其中，所述反馈电路包括第五PMOS晶体管，具有与所述PMOS输出晶体管的栅极相连的栅极以及与所述正电源线相连的源极；第六PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第三PMOS 晶体管的源极相连的源极，以及与所述第三PMOS晶体管的漏极相连的漏极；第八PMOS晶体管，具有与所述PMOS输出晶体管相连的栅极，以及与所述正电源线相连的源极；第五NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极以及与所述负电源线相连的源极；第六匪OS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第三NMOS 晶体管的源极相连的源极，以及与所述第三NMOS晶体管的漏极相连的漏极；第八NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极，与所述负电源线相连的源极，以及与所述第五PMOS晶体管的漏极相连的漏极；以及其中，所述PMOS输出晶体管中的栅极宽度与栅极长度的比W/L(M115)、所述NMOS输出晶体管中的栅极宽度与栅极长度的比W/L(M116)、所述第五PMOS晶体管中的栅极宽度与栅极长度的比Wzlail5c^所述第八NMOS晶体管中的栅极宽度与栅极长度的比Wzlail51P所述第八 PMOS晶体管中的栅极宽度与栅极长度的比W/L(M16CI)、所述第五NMOS晶体管中的栅极宽度与栅极长度的比Wzlail61)满足下述等式W/L(M115)/W/L(M116) < W/L(M150)/ff/L(M151), W/L(M115)/W/L(M116) > WZLftll6tl)/WZLftll61)。
9.一种显示面板驱动器，其驱动显示面板，所述显示面板驱动器包括输出电路，所述输出电路包括差分放大电路，其中，所述差分放大电路包括PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
10.一种显示设备，包括显示面板；以及驱动器，包括输出电路，所述驱动器配置为驱动所述显示面板的数据线， 其中，所述输出电路包括差分放大电路，所述差分放大电路包括 PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
全文摘要
本发明涉及一种差分放大电路、显示面板驱动器和显示设备，差分放大电路包括PMOS晶体管的第一差分晶体管对；第一恒定电流源部；NMOS晶体管的第二差分晶体管对；第二恒定电流源部；第一电流镜电路；第二电流镜电路；PMOS输出晶体管；NMOS输出晶体管；以及反馈电路，配置为对第一电流镜电路执行反馈操作，以便抑制NMOS输出晶体管的栅极电压的降低，并且对第二电流镜电路执行反馈操作，以便抑制PMOS输出晶体管的栅极电压的上升。第一恒定电流源部配置为响应于PMOS输出晶体管的栅极电压的降低，增大第一偏置电流，并且第二恒定电流源部配置为响应于NMOS输出晶体管的栅极电压的上升，增大第二偏置电流。
文档编号G09G3/36GK102194395SQ20111005176
公开日2011年9月21日 申请日期2011年3月2日 优先权日2010年3月2日
发明者加藤文彦 申请人:瑞萨电子株式会社
技术领域：
本发明涉及设置有差分放大电路的显示面板驱动器，和显示设备。
背景技术：
近年来，将面板显示设备，诸如液晶显示设备，开发成具有更高分辨率和更大屏幕尺寸，由于此，要求用于驱动显示面板的源极驱动器具有以更高速度驱动大电容负载的能力。因此，有必要提高用在源极驱动器的输出级中的差分放大电路的转换速率。另一方面，在配备有内置面板显示设备的便携式电话和其他便携式装置的市场中，低电流消耗量的需求增加，以便延长电池驱动时段。由于在面板显示设备的源极驱动器中，根据显示面板的大小，使用几十至几百个差分放大电路，因此，减少每单个差分放大电路的电流消耗量很重要。用于实现高转换速率的一种技术是增大提供给差分放大电路的输入级中的差分对的偏置电流。如果偏置电流增大，那么差分对的每一晶体管的互导gm增大，由此能实现高转换速率。然而，该技术陷入差分放大电路的电流消耗量增加的问题。为在抑制电流消耗量增加的同时实现高转换速率，在一种技术中，仅当反相输入信号和非反相输入信号的信号电平改变时，提供给输入级中的差分对的偏置电流才增大。 在JP 2001-156559A(专利文献1)中公开了这种差分放大电路。图6是示出在JP 2001-156559A中公开的差分放大电路的结构的电路图。图6中所示的差分放大电路包括PMOS差分输入部1、NMOS差分输入部2、电流镜电路3和4、推挽输出级5、PMOS子电流源6和NMOS子电流源7。PMOS差分输入部1包括PMOS晶体管Ml、M2和M3。PMOS晶体管M2和M3将它们的源极共同连接，并且构成差分晶体管对。PMOS晶体管M2的栅极连接到反相输入h_，并且PMOS晶体管M3的栅极连接到非反相输入h+。为PMOS晶体管Ml的栅极提供偏置电压 Vbl,以便将偏置电流提供给PMOS晶体管M2和M3。将来自PMOS晶体管M2和M3的、PMOS 差分输入部1的输出信号提供给电流镜电路4。同时，NMOS差分输入部2包括匪OS晶体管M4、M5和M6。匪OS晶体管M4和M5将它们的源极共同连接，并且构成差分晶体管对。NMOS晶体管M4的栅极连接到反相输入并且NMOS晶体管M5的栅极连接到非反相输入IN+。为NMOS晶体管M6的栅极提供偏置电压 Vb2,以便将偏置电流提供给匪OS晶体管M4和M5。将来自匪OS晶体管M4和M5的、匪OS 差分输入部2的输出信号提供给电流镜电路3。电流镜电路3包括PMOS晶体管M7、M8、M9和M10，其中，为PMOS晶体管M9和MlO 的栅极提供偏置电压Vb3。同时，电流镜电路4包括NMOS晶体管Mil、M12、M13和M14，其中，为NMOS晶体管Mll和M12的栅极提供偏置电压Vb4。经电阻器元件RlOl和R102，连接电流镜电路3和电流镜电路4。可以用MOS晶体管等替换电阻器元件RlOl和R102。推挽输出级5包括PMOS输出晶体管M15和NMOS输出晶体管M16，并连接到输出端子Vout。PMOS输出晶体管M15的栅极连接到PMOS晶体管MlO和电阻器元件R102的一端之间的连接节点。推挽输出级5的NMOS输出晶体管M16的栅极连接到NMOS晶体管M12和电阻器元件R102的另一端之间的连接点。此外，在输出端子Vout和PMOS晶体管MlO的源极之间，连接相位补偿电容器C101，以及在输出端子Vout和NMOS晶体管M12的源极之间， 连接相位补偿电容器C2。PMOS子电流源6包括PMOS子电流源晶体管M18，并且为其栅极提供PMOS输出晶体管Ml5的栅极电压。PMOS子电流源6与PMOS差分输入部1的PMOS晶体管Ml并联连接。 类似地，NMOS子电流源7包括NMOS子电流源晶体管M19，并且为其栅极提供推挽输出级5 的NMOS输出晶体管M16的栅极电压。NMOS子电流源7与NMOS差分输入部2的NMOS晶体管M6并联连接。在图6中，符号CL表示连接到推挽输出级5的输出端子Vout的外部负载，符号 Vdd表示正电源线，以及符号Vss表示负电源线。图6中所示的差分放大电路如下所述操作。S卩，在抑制电流消耗量增加的同时，实现高输出转换速率。具体地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压VirT的状态时，PMOS子电流源晶体管M18导通，由此PMOS子电流源6工作。 因此，临时增大PMOS差分输入部1的偏置电流。类似地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，NMOS子电流源晶体管M19导通，由此NMOS子电流源7工作。因此，临时增大NMOS差分输入部2的偏置电流。在任一情况下，当非反相输入电压Vin+和反相输入电压Vin-存在变化时，偏置电流临时增大，由此实现高转换速率。另一方面，由于偏置电流的增大是临时的，因此，能抑制电流消耗量的增加。引用列表[专利文献1] JP 2001-156559A
发明内容
然而，即使在图6所示的差分放大电路的结构中，也不能解决增加电流消耗量的问题。这是因为，当PMOS差分输入部1或NMOS差分输入部2的电流增大时，有必要馈送大电流通过推挽输出级5以便确保相位裕度。如上所述，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压VirT的状态或非反相输入电极Vin+的电平低于反相输入电压VirT的状态时，PMOS子电流源6或NMOS子电流源7导通，由此增大PMOS差分输入部1或NMOS差分输入部2的偏置电流。如果PMOS差分输入部1或NMOS差分输入部2的偏置电流增大，那么相位裕度降低，并且差分放大电路的稳定性降低。此时，为避免差分放大电路背离稳定操作，有必要预先馈送大电流通过推挽输出级5，因此，难以在降低电流消耗量的同时驱动差分放大电路。将考虑图6中的差分放大电路的稳定性和增大将要馈送通过推挽输出级5的电流的必要性。图7A和7B是示出图6中所示的差分放大电路的频率特性的示意图并表示电压增益的角频率特性和相位延迟的角频率特性。差分放大电路的频率特性能用第一极点频率
ωρ1|、第二极点频率I ωρ2|和单位增益频率^^来表示。例如，关于差分放大电路的电压增益Adc和相位延迟之间的关系，在第一极点频率I ωρ1|前后，产生90°的相位延迟，此外， 在第二极点频率I ωρ2|前后，也产生90°的相位延迟。由于在单位增益频率《。时的相位延迟越小，差分放大电路越稳定，因此，当设计差分放大电路时，有必要尽可以小地降低相位延迟并且尽可能大地增大相位裕度。此处，相位裕度是通过从180°减去相位延迟值而获得的值。能由下述的等式(1)表示第二极点频率I ωρ2|和单位增益频率Cou I ωρ2| = gm6/C2 (1)cou = gml/Cc (2)此处，gml是图6中的PMOS晶体管M2和M3以及匪OS晶体管M4和M5的每一个的互导gm，以及gm6是PMOS输出晶体管M15和NMOS输出晶体管M16的每一个的互导gm。 Cc是相位补偿电容器ClOl和C102的每一个的电容值，以及等式(1)中的C2是外部负载 CL的电容值。MOS晶体管的互导gm与流过MOS晶体管的电流值的平方根成比例。其中，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，使单位增益频率Ou更高。具体地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，PMOS差分输入部 1或NMOS差分输入部2的偏置电流增大。因此，PMOS晶体管M2和M3以及NMOS晶体管M4 和M5的每一个的互导gm增大。即，等式(2)中的^增大，如果等式(2)中的‘增大，那么单位增益频率变得更高。另一方面，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，第二极点频率I ωρ2|变得更低。首先，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，流过PMOS晶体管Μ2的电流增大，以致NMOS晶体管Μ13的漏极电压升高并且进一步使NMOS晶体管Mll的漏极电压以及NMOS晶体管Μ13和Μ14的栅极电压升高。因此，降低NMOS输出晶体管Μ16 的栅极电压并且减小流过NMOS输出晶体管Μ16的电流。另一方面，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，流过NMOS晶体管Μ4 的电流增大，以致降低PMOS晶体管Μ7的漏极电流并进一步降低PMOS晶体管Μ9的漏极电压和PMOS晶体管Μ7和Μ8的栅极电压。因此，使PMOS输出晶体管Μ15的栅极电压升高，并且减小流过PMOS输出晶体管Μ15的电流。如上所述，即使操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态，流过PMOS输出晶体管Μ15 或匪OS输出晶体管Μ16的电流也降低，因此，PMOS输出晶体管Μ15或匪OS输出晶体管Μ16 的互导gm降低。因此，如从等式⑴理解的，第二极点频率I ωρ2|降低。如上所述，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时，单位增益频率ω/变得更高，并且第二极点频率I ωρ2|变得更低。因此，如从图7Α和7Β理解的，相位裕度降低。在具有如上所述的特性的、图6中所示的差分放大电路中，有必要预先使第二极点频率I ωρ2|升得更高，以便防止稳定性下降， 因此，在稳定状态中，不能降低流过推挽输出级5的电流。本发明的主题是提供在抑制电流消耗量增加的同时实现高转换速率的差分放大电路。在本发明的一方面中，差分放大电路包括PM0S晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极；第一恒定电流源部，配置为将第一偏置电流提供给第一差分晶体管对；NMOS晶体管的第二差分晶体管对，具有分别与非反相输入和反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给第二差分晶体管对； 与第一差分晶体管对连接的第一电流镜电路；与第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和输出端子之间，并且具有与第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对第一电流镜电路执行反馈操作，以抑制 NMOS输出晶体管的栅极电压的降低，并且对第二电流镜电路执行反馈操作，以抑制PMOS输出晶体管的栅极电压的上升。第一恒定电流源部配置为响应于PMOS输出晶体管的栅极电压的降低，增大第一偏置电流，并且第二恒定电流源部配置为响应于NMOS输出晶体管的栅极电压的上升，增大第二偏置电流。在本发明的另一方面中，一种显示面板驱动器，其驱动显示面板、并包括输出电路，该输出电路包含上述差分放大电路。在本发明的又一方面中，一种显示设备包括显示面板；以及包括输出电路的驱动器，其配置为驱动显示面板的数据线。输出电路包括上述差分放大电路。根据本发明，能够提供在抑制电流消耗量增加的同时实现高转换速率的差分放大电路。
从结合附图的某些实施例的下述描述，本发明的上述和其他目的、优点和特征将更显而易见，其中图1是示出根据本发明的第一实施例的差分放大电路的结构的电路图；图2A和2B是示出根据第一实施例的差分放大电路的特性的图；图3是示出根据本发明的第二实施例的差分放大电路的结构的电路图；图4是示出根据本发明的第三实施例的差分放大电路的结构的电路图；图5是示出包含根据本发明的差分放大电路的液晶显示设备的结构的框图；图6是示出现有的差分放大电路的结构的电路图；以及图7A和7B是示出现有的差分放大电路的特性的图。
具体实施例方式[第一实施例]图1是示出根据本发明的第一实施例的差分放大电路的结构的电路图。图1中所示的差分放大电路包括PMOS差分输入部101、NM0S差分输入部102、电流镜电路103和104、 电阻器RlOl和R102、推挽输出级105、PMOS子电流源106、匪OS子电流源107和反馈电路 108。PMOS差分输入部101包括PMOS晶体管M101、M102和M103。PMOS晶体管M102和 M103将它们的源极共同连接，并且构成PMOS差分晶体管对。PMOS晶体管M102的栅极连接到非反相输入(IrO，并且PMOS晶体管M103的栅极连接到反相输入(In+)。PM0S晶体管MlOl 的栅极连接到偏置端子VblOl，并充当用于将偏置电流提供给PMOS晶体管M102和M103的共同连接的源极的恒定电流源。NMOS差分输入部102包括NMOS晶体管M104、M105和M106。NMOS晶体管M104和M105将它们的源极共同连接，并且构成NMOS差分晶体管对。NMOS晶体管M104的栅极连接到非反相输入(IrO，并且NMOS晶体管M105的栅极连接到反相输入(In+)。NMOS晶体管 M106的栅极连接到偏置端子Vbl02，并充当用于从NMOS晶体管M104和M105的共同连接的源极获得偏置电流的恒定电流源。电流镜电路103包括PMOS晶体管M107、M108、M109和M110。PMOS晶体管M107和 M108的源极共同连接到正电源线Vdd，并且它们的栅极共同连接到PMOS晶体管M109的漏极。PMOS晶体管M109和MllO的源极分别连接到PMOS晶体管M107和M108的漏极，并且它们的栅极共同连接到偏置端子Vbl03。另一方面，电流镜电路104包括NMOS晶体管M111、M112、M113和M114。NMOS晶体管M113和M114的源极共同连接到负电源线Vss，并且它们的栅极共同连接到NMOS晶体管 Mill的漏极。NMOS晶体管Mill和Ml 12的源极分别连接到NMOS晶体管Ml 13和Ml 14的漏极，并且它们的栅极共同连接到偏置端子Vbl04。电阻器RlOl和R102连接在电流镜电路103和104之间，并充当电流镜电路103 和104的负载。应注意到，可以使用包括MOS晶体管的负载(例如浮动电流源)，代替电阻器 RlOl 和 R102。推挽输出级105包括PMOS输出晶体管M115和NMOS输出晶体管M116。PMOS输出晶体管M115的源极连接到正电源线Vdd，其漏极连接到输出端子Vout。NMOS输出晶体管M116的源极连接到负电源线Vss，其漏极连接到输出端子Vout。PMOS输出晶体管M115 的栅极连接到电流镜电路103的PMOS晶体管MllO的漏极(即电阻器R102的一端)，并且 NMOS输出晶体管Ml 16的栅极连接到电流镜电路104的NMOS晶体管Ml 12的漏极(即电阻器R102的另一端)。PMOS子电流源106包括与PMOS晶体管MlOl并联连接的PMOS子电流源晶体管 M120。PMOS子电流源晶体管M120的栅极连接到PMOS输出晶体管Ml 15的栅极，其漏极连接到PMOS晶体管M102和M103的共同连接的源极。NMOS子电流源107包括与匪OS晶体管M106并联连接的NMOS子电流源晶体管 M121。NMOS子电流源晶体管M121的栅极连接到NMOS输出晶体管Ml 16的栅极，其漏极连接到NMOS晶体管M104和M105的共同连接的源极。反馈电路108构造成对电流镜电路103执行反馈操作，以便响应于PMOS输出晶体管M115的栅极电压的上升，降低电流镜电路103的输出端子(即PMOS晶体管MllO的漏极)的电压。同时，反馈电路108也构造成对电流镜电路104执行反馈操作，以便响应于 NMOS输出晶体管M116的栅极电压的下降，升高电流镜电路104的输出端子(即NMOS晶体管M112的漏极)的电压。更具体地说，在本发明中，反馈电路108包括PMOS晶体管M150、M160、M152和NMOS 晶体管M151、M161和M162。PMOS晶体管M150和NMOS晶体管M151的栅极分别连接到PMOS 输出晶体管Ml 15和NMOS输出晶体管Ml 16的栅极，它们的漏极共同连接。PMOS晶体管M160 和NMOS晶体管M161的栅极分别连接到PMOS输出晶体管Ml 15和NMOS输出晶体管Ml 16的栅极，它们的漏极共同连接。PMOS晶体管M152的栅极连接到PMOS晶体管M150和NMOS晶体管M151的共同连接的漏极，其漏极连接到电流镜电路103中的PMOS晶体管M109的漏极， 并且其源极连接到PMOS晶体管M109的源极。此外，NMOS晶体管162的栅极连接到PMOS晶体管M160和NMOS晶体管M161的共同连接的漏极，其漏极连接到电流镜电路104中的NMOS 晶体管Mill的漏极，并且其源极连接到NMOS晶体管Mill的源极。相位补偿电容器ClOl连接在电流镜电路103中的PMOS晶体管MllO的源极和输出端子Vout之间，并且相位补偿电容器C102连接在电流镜电路104中的NMOS晶体管Ml 12 的源极和输出端子Vout之间。外部负载CL连接到推挽输出级105的输出端子Vout。在根据本实施例的差分放大电路中，当操作状态从稳定状态(即非反相输入电压 Vin+的电平等于反相输入电压Vin-的状态)改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，PMOS子电流源晶体管M120工作，由此临时增大PMOS差分输入部 101的偏置电流。因此，有效地提高转换速率。此时，PMOS晶体管M160和NMOS晶体管M161 的共同连接的漏极的电压升高，响应于此，NMOS晶体管M162导通。当NMOS晶体管M162导通时，在NMOS晶体管Ml 11的源极和漏极之间形成短路，由此防止NMOS晶体管Ml 13和NMOS 晶体管M114的栅极电压升高。因此，抑制NMOS输出晶体管M116的栅极电压的下降，并且能抑制NMOS输出晶体管M116的电流的降低。同时，当操作状态从稳定状态改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，NMOS子电流源晶体管M121工作，由此临时增大NMOS差分输入部102 的偏置电流。因此，有效地提高转换速率。此时，PMOS晶体管M150和匪OS晶体管M151的共同连接的漏极的电压升高，以致PMOS晶体管M152导通。当PMOS晶体管M152导通时，在 PMOS晶体管M109的源极和漏极之间形成短路，由此防止PMOS晶体管M107和PMOS晶体管 M108的栅极电压降低。因此，抑制NMOS输出晶体管M116的栅极电压的升高，并且能抑制 PMOS输出晶体管M115的电流的降低。根据图1中所示的差分放大电路，在任一情况下，能抑制流过PMOS输出晶体管 Ml 15和NMOS输出晶体管Ml 16的电流的降低。这抑制PMOS输出晶体管Ml 15和NMOS输出晶体管M116的每一个的互导gm的降低，防止第二极点频率I ωρ2|降低，并且有效增大相位裕度。这消除事先增大推挽输出级105的电流的需求并且有效地降低差分放大电路的电流消耗量。在下文中，将详细地描述通过抑制流过PMOS输出晶体管Ml 15和NMOS输出晶体管 Μ116的电流的降低，能增大相位裕度的事实。图2Α和2Β是示出在图1中所示的差分放大电路中，电压增益和相位延迟相对于角频率的特性的图。如上所述，能分别用等式(1)和( 表示第二极点频率I ωρ2|和单位增益频率ou。此处，gml相当于图1中所示的PMOS晶体管M102或M103、或NMOS晶体管 M104或M105的互导gm，并且gm6相当于PMOS输出晶体管Ml 15或NMOS输出晶体管Ml 16 的互导gm。Cc相当于相位补偿电容器ClOl或C102的电容，并且等式(1)中的C2相当于外部负载CL的电容。在本实施例中，即使当操作状态改变成非反相输入电压Vin+的电平高于反相输入电压Vin-的状态时，也能抑制流过NMOS输出晶体管Ml 16的电流的降低，而且，即使当操作改变改变成非反相输入电压Vin+的电平低于反相输入电压Vin-的状态时，也能抑制流过PMOS输出晶体管Ml 15的电流降低。因此，能抑制PMOS输出晶体管Ml 15和NMOS输出晶体管M116的每一个的互导gm的降低，S卩，等式(1)中的gm6的降低。相应地，当操作状态从稳定状态改变成非反相输入电压Vin+的电平高于或低于反相输入电压Vin-的状态时， 能抑制第二极点频率I ωρ2|的下降。如从图2Α和2Β与图6的比较能理解的，如果能抑制第二极点频率|ωρ2|的下降，则能抑制相位裕度的降低。抑制相位裕度的降低消除了预先增大推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗量，如上所述。其中，如果选择PMOS输出晶体管M115、NM0S输出晶体管M116、PM0S晶体管M150、 NMOS晶体管M151、PM0S晶体管M160和NMOS晶体管M161的每一个的栅极宽度与栅极长度的比(即，W/L)以满足下述等式C3)和G)，那么在这种情况下，能使在稳定状态中、流过 PMOS晶体管M152和匪OS晶体管M162的电流为0 ff/L(M115)/ff/L(M116) < W/L(M150)/ff/L(M151) (3)ff/L(M115)/ff/L(M116) > W/L(M160)/ff/L(M161) (4)其中，ff/L(M115)、ff/L(M116)、ff/L(M150)、ff/L(M151)、W/L(_)和ff/L(M161)分别是 PMOS 输出晶体管Ml 15、NMOS输出晶体管Ml 16、PMOS晶体管M150、NMOS晶体管M151、PMOS晶体管M160 和NMOS晶体管M161的栅极宽度与栅极长度的比。选择W/L比满足等式(3)和(4)有效地降低了稳定状态中的电流消耗量。[第二实施例]图3是示出根据本发明的第二实施例的差分放大电路的结构的电路图。第二实施例的差分放大电路具有将PMOS晶体管M153和NMOS晶体管M163增加到图1所示的第一实施例的差分放大电路中的反馈电路108的结构。PMOS晶体管M153的栅极连接到PMOS晶体管M150和NMOS晶体管M151的共同连接的漏极，其漏极连接到PMOS晶体管MllO的漏极， 并且其源极连接到PMOS晶体管MllO的源极。NMOS晶体管M163的栅极连接到PMOS晶体管M160和NMOS晶体管M161的共同连接的漏极，其漏极连接到NMOS晶体管M112的漏极， 并且其源极连接到NMOS晶体管M112的源极。第二实施例的差分放大电路基本上执行与第一实施例相同的操作，因此，能获得抑制相位裕度的降低的优点。这消除了预先增大推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗量。此外，根据第二实施例，由于MOS晶体管与电流镜电路103和104的连接是对称的，因此，提高了电流镜特性，由此获得了具有小的偏移量的差分放大电路的输出。[第三实施例]图4是示出根据本发明的第三实施例的差分放大电路的结构的电路图。在第三实施例的差分放大电路中，从第一和第二实施例的结构，修改了反馈电路108的结构。具体地，NMOS晶体管M151的栅极连接偏置端子Vbl51而不是NMOS输出晶体管M116的栅极。将预定偏置电压通过偏置端子Vbl51提供给NMOS晶体管M151的栅极。类似地，PMOS晶体管 M160的栅极连接偏置端子Vbl52而不是PMOS输出晶体管M115的栅极。将预定偏置电压通过偏置端子Vbl52提供给PMOS晶体管M160的栅极。在这种情况下，NMOS晶体管M151仅充当连接在PMOS晶体管M150和负电源线Vss之间的负载，并且PMOS晶体管M160也仅充当连接在NMOS晶体管M161和正电源线Vdd之间的负载。然而，第三实施例中的差分放大电路的操作基本上与第一和第二实施例相同，并且能获得抑制相位裕度的降低的优点。这消除了预先增大流过推挽输出级105的电流的必要性，并且有效地降低差分放大电路的电流消耗。此外，在第三实施例中，由于减少了连接到PMOS输出晶体管Ml 15和NMOS输出晶体管M116的栅极的MOS晶体管，所以降低了连接到相应栅极的布线的寄生电容，由此获得了更高的响应速度。而且，在第三实施例的差分放大电路中，可采用其中反馈电路108另外设置有PMOS晶体管M153和NMOS晶体管M163的结构，与第二实施例类似。[差分放大电路的优选应用]如上所述的差分放大电路的每一个适用于在用于驱动液晶显示设备中的IXD(液晶显示器)面板的数据线的源极驱动器中的输出放大器。图5是示意性地示出液晶显示设备111的结构的框图，其中，将上述差分放大电路应用于源极驱动器。液晶显示设备111包括IXD控制器112、源极驱动器113、扫描线驱动器114和IXD面板115。IXD面板115在数据线和扫描线的各个交叉位置设置有像素。IXD控制器112将显示数据提供给源极驱动器 113，以便指定IXD面板115的每一像素的灰度。源极驱动器113响应于显示数据而驱动 IXD面板115的数据线(信号线)。扫描线驱动器114驱动IXD面板115的扫描线。因此， IXD面板115显示对应于显示数据的图像。源极驱动器113包括D/A转换器电路116和输出电路117。D/A转换器电路116 输出对应于显示数据的灰度电压。输出电路117包括上述的差分放大电路100。差分放大电路100的每一个可具有图1、3和4的结构的任何一个。差分放大电路100的输出端子连接到输入端子的一个(例如反相输入端子并充当电压跟随器。差分放大电路100的每一个将与从D/A转换器电路116接收的灰度电压对应的驱动电压输出到相应的数据线。 由此，驱动IXD面板115中的像素的每一个。此处，尽管本说明涉及如下的液晶显示设备， 即，其中，将差分放大电路100的每一个应用于驱动LCD面板的源极驱动器，但对本领域技术人员来说，不言而喻的是，本发明能应用于显示面板驱动器以驱动充当电容负载的、另一不同的显示面板的数据线。
权利要求
1.一种差分放大电路，包括PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
2.如权利要求1所述的差分放大电路，其中，所述第二电流镜电路包括第一和第二 PMOS晶体管，分别具有与所述正电源线相连的源极以及彼此相连的栅极；以及第三和第四PMOS晶体管，分别具有与所述第一和第二 PMOS晶体管的漏极相连的源极以及彼此相连的栅极，其中，所述第一和第二 PMOS晶体管的栅极与所述第三PMOS晶体管的漏极相连， 其中，所述第二差分晶体管对的所述NMOS晶体管的漏极分别与所述第一和第二 PMOS 晶体管的漏极相连，其中，所述第四PMOS晶体管的漏极与所述PMOS输出晶体管的栅极相连，以及其中，所述反馈电路包括第五PMOS晶体管，具有与所述PMOS输出晶体管的栅极相连的栅极以及与所述正电源线相连的源极；以及第六PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第三PMOS 晶体管的源极相连的源极，以及与所述第三PMOS晶体管的漏极相连的漏极。
3.如权利要求1所述的差分放大电路，其中，所述第一电流镜电路包括第一和第二 NMOS晶体管，分别具有与所述负电源线相连的源极以及彼此相连的栅极；以及第三和第四NMOS晶体管，分别具有与所述第一和第二 NMOS晶体管的漏极相连的源极以及彼此相连的栅极，其中，所述第一和第二 NMOS晶体管的栅极与所述第三NMOS晶体管的漏极相连， 其中，所述第一差分晶体管对的所述PMOS晶体管的漏极分别与所述第一和第二 NMOS晶体管的漏极相连，其中，所述第四NMOS晶体管的漏极与所述NMOS输出晶体管的栅极相连，以及其中，所述反馈电路包括第五NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极以及与所述负电源线相连的源极；以及第六NMOS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第三NMOS 晶体管的源极相连的源极，以及与所述第三NMOS晶体管的漏极相连的漏极。
4.如权利要求2所述的差分放大电路，其中，所述反馈电路进一步包括第七PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第四PMOS 晶体管的源极相连的源极，以及与所述第四PMOS晶体管的漏极相连的漏极。
5.如权利要求3所述的差分放大电路，其中，所述反馈电路进一步包括第七NMOS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第四NMOS 晶体管的源极相连的源极，以及与所述第四NMOS晶体管的漏极相连的漏极。
6.如权利要求2所述的差分放大电路，其中，所述反馈电路进一步包括第八NMOS晶体管，具有被提供有固定电极偏置的栅极，与所述第五PMOS晶体管的漏极相连的漏极，以及与所述负电源线相连的源极。
7.如权利要求3所述的差分放大电路，其中，所述反馈电路进一步包括第八PMOS晶体管，具有被提供有固定偏置的栅极，与所述第五NMOS晶体管的漏极相连的漏极，以及与所述正电源线相连的源极。
8.如权利要求1所述的差分放大电路，其中，所述第一电流镜电路包括第一和第二 NMOS晶体管，分别具有与所述负电源线相连的源极以及彼此相连的栅极；以及第三和第四NMOS晶体管，分别具有彼此相连的栅极，以及与所述第一和第二 NMOS晶体管的漏极相连的源极，其中，所述第一和第二 NMOS晶体管的栅极与所述第三NMOS晶体管的漏极相连， 其中，所述第一差分晶体管对的所述PMOS晶体管的漏极分别与所述第一和第二 NMOS 晶体管的漏极相连，其中，所述第四NMOS晶体管的漏极与所述NMOS输出晶体管的栅极相连， 其中，所述第二电流镜电路包括第一和第二 PMOS晶体管，分别具有与所述正电源线相连的源极以及彼此相连的栅极；以及第三和第四PMOS晶体管，分别具有与所述第一和第二 PMOS晶体管的漏极相连的源极， 以及彼此相连的栅极，其中，所述第一和第二 PMOS晶体管的栅极与所述第三PMOS晶体管的漏极相连， 其中，所述第二差分晶体管对的所述NMOS晶体管的漏极与所述第一和第二 PMOS晶体管的漏极相连，其中，所述第四PMOS晶体管的漏极与所述PMOS输出晶体管的栅极相连， 其中，所述反馈电路包括第五PMOS晶体管，具有与所述PMOS输出晶体管的栅极相连的栅极以及与所述正电源线相连的源极；第六PMOS晶体管，具有与所述第五PMOS晶体管的漏极相连的栅极，与所述第三PMOS 晶体管的源极相连的源极，以及与所述第三PMOS晶体管的漏极相连的漏极；第八PMOS晶体管，具有与所述PMOS输出晶体管相连的栅极，以及与所述正电源线相连的源极；第五NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极以及与所述负电源线相连的源极；第六匪OS晶体管，具有与所述第五NMOS晶体管的漏极相连的栅极，与所述第三NMOS 晶体管的源极相连的源极，以及与所述第三NMOS晶体管的漏极相连的漏极；第八NMOS晶体管，具有与所述NMOS输出晶体管的栅极相连的栅极，与所述负电源线相连的源极，以及与所述第五PMOS晶体管的漏极相连的漏极；以及其中，所述PMOS输出晶体管中的栅极宽度与栅极长度的比W/L(M115)、所述NMOS输出晶体管中的栅极宽度与栅极长度的比W/L(M116)、所述第五PMOS晶体管中的栅极宽度与栅极长度的比Wzlail5c^所述第八NMOS晶体管中的栅极宽度与栅极长度的比Wzlail51P所述第八 PMOS晶体管中的栅极宽度与栅极长度的比W/L(M16CI)、所述第五NMOS晶体管中的栅极宽度与栅极长度的比Wzlail61)满足下述等式W/L(M115)/W/L(M116) < W/L(M150)/ff/L(M151), W/L(M115)/W/L(M116) > WZLftll6tl)/WZLftll61)。
9.一种显示面板驱动器，其驱动显示面板，所述显示面板驱动器包括输出电路，所述输出电路包括差分放大电路，其中，所述差分放大电路包括PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
10.一种显示设备，包括显示面板；以及驱动器，包括输出电路，所述驱动器配置为驱动所述显示面板的数据线， 其中，所述输出电路包括差分放大电路，所述差分放大电路包括 PMOS晶体管的第一差分晶体管对，具有分别与非反相输入和反相输入连接的栅极； 第一恒定电流源部，配置为将第一偏置电流提供给所述第一差分晶体管对； NMOS晶体管的第二差分晶体管对，具有分别与所述非反相输入和所述反相输入连接的栅极；第二恒定电流源部，配置为将第二偏置电流提供给所述第二差分晶体管对； 与所述第一差分晶体管对连接的第一电流镜电路； 与所述第二差分晶体管对连接的第二电流镜电路；PMOS输出晶体管，连接在正电源线和输出端子之间，并且具有与所述第二电流镜电路的输出相连的栅极；NMOS输出晶体管，连接在负电源线和所述输出端子之间，并且具有与所述第一电流镜电路的输出相连的栅极；以及反馈电路，配置为对所述第一电流镜电路执行反馈操作，以抑制所述NMOS输出晶体管的栅极电压的降低，并且对所述第二电流镜电路执行反馈操作，以抑制所述PMOS输出晶体管的栅极电压的上升，其中，所述第一恒定电流源部配置为响应于所述PMOS输出晶体管的栅极电压的降低， 增大所述第一偏置电流，并且所述第二恒定电流源部配置为响应于所述NMOS输出晶体管的栅极电压的上升，增大所述第二偏置电流。
全文摘要
本发明涉及一种差分放大电路、显示面板驱动器和显示设备，差分放大电路包括PMOS晶体管的第一差分晶体管对；第一恒定电流源部；NMOS晶体管的第二差分晶体管对；第二恒定电流源部；第一电流镜电路；第二电流镜电路；PMOS输出晶体管；NMOS输出晶体管；以及反馈电路，配置为对第一电流镜电路执行反馈操作，以便抑制NMOS输出晶体管的栅极电压的降低，并且对第二电流镜电路执行反馈操作，以便抑制PMOS输出晶体管的栅极电压的上升。第一恒定电流源部配置为响应于PMOS输出晶体管的栅极电压的降低，增大第一偏置电流，并且第二恒定电流源部配置为响应于NMOS输出晶体管的栅极电压的上升，增大第二偏置电流。
文档编号G09G3/36GK102194395SQ20111005176
公开日2011年9月21日 申请日期2011年3月2日 优先权日2010年3月2日
发明者加藤文彦 申请人:瑞萨电子株式会社
最新回复(0)