驱动电路与显示器的驱动方法
专利名称：驱动电路与显示器的驱动方法
技术领域：
本发明有关于一种显示器，且特别是有关于一种显示器的驱动电路及其驱动方 法，藉由本发明的架构数据栓锁(data latching)与极性(POL)储存可同步进行，并可降低 应用在驱动电路中的多任务器(multiplexers)与总线线(bus lines)的数量。
背景技术：
显示面板具有基板与形成于其上的数个像素元素。这些像素元素实质上以一矩阵 型式排列，此矩阵具有数列栅极线与数行数据线。显示面板为驱动电路所驱动，此驱动电路 包含栅极驱动器与源极驱动器。栅极驱动器产生多个栅极信号(扫描信号)，这些栅极信号 循序施加在栅极线，以逐列地开启像素元素。源极驱动器藉由循序取样影像数据产生多个 数据信号(源极信号)，这些数据信号施加于数据在线，并结合施加于栅极线的栅极信号， 以在面板上显示影像。图8为一种传统显示器的源极驱动器10的方块图。源极驱动器10包含移位缓 存器(shift register)(未绘示)、第一栓锁器阵列11、第一多任务器阵列12、第二栓锁 器阵列13、位准移位器(level shifter)阵列14、数字模拟转换器(digital-to-analog converter ；DAC)阵列15、第二多任务器阵列16以及输出缓冲器阵列17。源极驱动器10电 性耦合至数据输入处理器(数据缓存器)20，数据输入处理器20具有迷你低电压差分信号 (Mini Low Voltage Differential Signal ；Mini-LVDS)输入接口 21 与串联至并联转换器 (Series to Parallel converter)22。影像信号LV0、LV1、…、RV2先接收在Mini-LVDS输入接口 21中，并将这些影像信 号处理成适合于显示器的空间寻址(spatial addressing)与灰阶能力的数字影像格式，即 像素数据信号，其具有分别对应于红色、绿色与蓝色信号的R、G、B元素。每个颜色信号由 N个位所组成。在串联至并联转换器22中，将像素数据信号从串联格式转换成并联格式， 接着藉由总线线23将这些信号输出至第一栓锁器阵列11。接着，移位缓存器输出多个致 能(enable)信号至第一栓锁器阵列11。第一栓锁器阵列11与第二栓锁器阵列13响应这 些致能信号，进行像素数据栓锁并输出像素数据信号。具有多个多任务器的第一多任务器 阵列12排列在第一栓锁器阵列11与第二栓锁器阵列13之间，以决定响应来自时序控制器 (timing controller)(未绘示)的极性控制信号P0L，而从第一栓锁器阵列11输出至第二 栓锁器阵列13的像素数据信号的路径。位准移位器阵列14接收来自第二栓锁器阵列13 的像素数据信号，并改变这些像素数据信号的电压位准，再将这些像素数据信号输出至DAC 阵列15。DAC阵列15将接收自位准移位器阵列14的这些像素数据信号转换成数个模拟像 素信号。具有多个多任务器的第二多任务器阵列16根据极性控制信号P0L，选择性地在数 条路径上，将接收自DAC阵列15的模拟像素信号输出至输出缓冲器阵列17。最后，输出缓 冲器阵列17将这些模拟像素信号写入面板像素，例如液晶晶元(cells)，来进行显示。如图9所示，极性控制信号POL具有周期性反转的极性。极性控制信号POL的周 期性的极性反转可透过第一多任务器阵列12与第二多任务器阵列16，而控制像素数据R、G与B的极性。然而，包含第一多任务器阵列12与第二多任务器阵列16的极性反转电路实 际上占据显示面板上的源极驱动器的面积的约3%或更多。像素数据R、G与B的位愈多， 第一多任务器阵列12与第二多任务器阵列16中的多任务器就愈多，而导致源极驱动器的 复杂度与制作成本增加。因此，业界急需一个解决上述缺点与不适当的技术。
发明内容
在本发明的一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且这 些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影像 信号处理成与显示器的像素矩阵和数个灰阶有关的多个数字像素信号；一时序控制器，用 以产生一极性控制信号POL ；以及一串联至并联转换器，电性耦合至输入接口以将数字像 素信号从串联格式转换成并联格式、以及时序控制器以控制并联的数字像素信号的多个输 出路径。串联至并联转换器具有多个栓锁器LATCH，用以栓锁与输出这些并联数字像素信 号；以及多个多任务器MUX，电性耦合至前述的栓锁器LATCH以接收来自栓锁器LATCH的并 联数字像素信号，且由极性控制信号POL所控制以选取并联数字像素信号的输出路径。在 一实施例中，前述的多个栓锁器LATCH具有六个栓锁器LATCH，且前述的多个多任务器MUX 具有六个多任务器MUX。极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)，且在 低状态POL(-)与高状态P0L(+)中交替。输入接口包含一迷你LVDS输入接口。上述的驱动电路亦包含一源极驱动器，此源极驱动器电性耦合到串联至并联转换 器与时序控制器，以将上述的数字像素信号转换成数个模拟像素信号，并根据极性控制信 号P0L，而将这些模拟像素信号写入像素矩阵中。在一实施例中，上述的源极驱动器包含一第一栓锁器阵列，具有多个栓锁器 Latchl，这些栓锁器Latchl透过数条总线线而电性耦合至上述的多任务器MUX，以栓锁接 收自上述的多任务器MUX的数字像素信号，并同时输出遭栓锁的数字像素信号；一第二栓 锁器阵列，具有多个栓锁器Latch2，这些栓锁器Latch2电性耦合至前述的第一栓锁器阵 列，以栓锁接收自第一栓锁器阵列的数字像素信号，并同时输出遭栓锁的数字像素信号；一 位准移位器阵列，具有多个位准移位器Leveljhifter，这些位准移位器Leveljhifter电 性耦合至第二栓锁器阵列，以改变接收自第二栓锁器阵列的数字像素信号的电压位准；一 DAC阵列，具有交替设置的多个正DAC PDAC与负DAC NDAC，这些正DACPDAC与负DAC NDAC 电性耦合至位准移位器阵列，以将接收自位准移位器阵列的数字像素信号转换成多个模拟 像素信号；一多任务器阵列，电性耦合至DAC阵列，以接收来自DAC阵列的模拟像素信号，并 根据上述的极性控制信号P0L，选择性地输出这些模拟像素信号；以及一输出缓冲器阵列， 具有多个输出缓冲器Output_Buffer，这些输出缓冲器Output_Buffer电性耦合至多任务 器阵列，以将接收自多任务器阵列的模拟像素信号写入上述的显示器的像素矩阵中。在一实施例中，从上述的栓锁器Latch至显示器的像素矩阵的数字像素信号的传 送路径在这些数字像素信号于第一栓锁器阵列中遭栓锁前，根据极性控制信号POL而决 定。在本发明的另一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；一时序控制器，用以产 生一极性控制信号POL ；—对多任务器MUX，电性耦合至前述的输入接口，以接收来自输入 接口的像素信号，且由极性控制信号POL所控制以选取并联像素信号的传送路径；一数据 缓存器，电性耦合至前述的多任务器MUX对，以储存像素信号，这些像素信号包含其由极性 控制信号POL所决定的传送路径；以及一源极驱动器，具有一栓锁器阵列电性耦合至数据 缓存器，以接收来自数据缓存器所储存的像素信号，此源极驱动器配置来根据极性控制信 号P0L，而将所储存的像素信号写入像素矩阵中。极性控制信号POL具有一低状态POL (_)与一高状态POL (+)，且在低状态POL (-) 与高状态P0L(+)中交替。在一实施例中，数据缓存器包含一串联至并联转换器。上述的输入接口包含一对 迷你LVDS输入接口。在一实施例中，上述的源极驱动器更包含一移位缓存器，电性耦合至上述的第一 栓锁器阵列。在本发明的又一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影 像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；一时序控制器，用以 产生一极性控制信号POL ；以及一源极驱动器。此源极驱动器具有一移位缓存器，用以产 生多个循序脉冲(sequential pulses)；一对多任务器MUX，用以改变前述的循序脉冲的次 序，藉以根据极性控制信号POL来决定像素信号的传送路径；以及一第一栓锁器阵列，用以 根据极性控制信号POL来栓锁像素信号、以及这些像素信号至像素矩阵的传送路径。上述的驱动电路更包含一串联至并联转换器，用以将接收自输入接口的像素信号 从串联格式转换成并联格式，并将并联像素信号输出至第一栓锁器阵列。极性控制信号POL具有一低状态POL (“)与一高状态POL (+)，且在低状态POL (-) 与高状态P0L(+)中交替。在一实施例中，上述的输入接口包含一迷你LVDS输入接口。于再一态样中，本发明有关于一种显示器的驱动方法，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。在一实施例中，此方法包含下列步骤将多个输入影 像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；产生一极性控制信号 POL ；根据极性控制信号P0L，决定像素信号的数个传送路径；以及沿着所决定的传送路径， 将像素信号写入像素矩阵中。极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)， 且在低状态POL(-)与高状态P0L(+)中交替。在一实施例中，上述的决定步骤利用多个栓锁器进行来进行。此外，上述的决定步 骤利用一串联至并联转换器。进行上述的处理步骤利用一迷你LVDS输入接口。从结合附图所做的较佳实施例的以下描述，本发明的这些与其它态样将变得更加 地显而易见，虽然在此的各种变化与修改可在不脱离本公开的创新概念的精神与范围下，
予以变更。
附图绘示出本发明的一或多个实施例，连同所载描述，用以解释本发明的原理。只 要有可能，相同参考符号应用于整份附图中，以表示一实施例的相同或相似组件，其中图1为依照本发明的一实施例的一种针对正极性的控制信号的驱动显示器的驱 动电路的方块示意图；图2为针对负极性的控制信号的图1的驱动电路的方块示意图；图3为依照本发明的另一实施例的一种针对正极性的控制信号的驱动显示器的 驱动电路的方块示意图；图4为针对负极性的控制信号的图3的驱动电路的方块示意图；图5为依照本发明的又一实施例的一种针对正极性的控制信号的驱动显示器的 驱动电路的方块示意图；图6为针对负极性的控制信号的图5的驱动电路的方块示意图；图7为依照本发明的一实施例的一种驱动电路的信号的时序示意图；图8为一种传统驱动电路的方块示意图；以及图9为一种驱动电路的信号的时序示意图。其中，附图标记10 源极驱动器14 位准移位器阵列20 数据输入处理器100:驱动电路122:栓锁器 LATCH150 第二栓锁器阵列190 输出缓冲器阵列320:多任务器 MUX342 第一栓锁器阵列520:多任务器 MUX544 :0ΡΑ 阵列13 第二栓锁器阵列17 输出缓冲器阵列23 总线线120:串联至并联转换器1 :多任务器MUX140 第一栓锁器阵列160:位准移位器阵列180 多任务器阵列300:驱动电路310:输入接口330 数据缓存器341 移位缓存器
346 多任务器阵列501 极性控制信号POL541 第一栓锁器阵列543 =DAC 阵列M6:多任务器阵列
具体实施例方式本发明现将于此后参照附图绘示进行数个示范实施例并伴随着文字描述进一步 说明本发明的原理。然而，本发明可以许多不同形式加以体现，而不应被解读成受限于在此 所提出的实施例中。相反地，提供这些实施例，使得本公开会更完善且完整，而可充分地将 本发明的范围表达给本领域的技术人员。相同的参考数字在各处标示相同元素。在此所使用的术语的目的仅为描述特定实施例，并非意欲做为本发明的限制。除 非特别定义，否则在此所使用的所有用词(terms)(包含科技与科学用词)具有相同于本领 域的技术人员所广为了解的意义。将可进一步了解的是，用词，例如以常用辞典定义的用 词，应解释成具有与它们在相关领域和本公开的上下文中的意义一致的意义，且将不会以 理想化或过度正式的意义来加以解读，除非在此这样特别定义。如应用于此者，除非内容 清楚指定，否则单数形式“一(a)”、“一(an)”与“该(the) ”也意欲包含复数形式(plural forms)。如应用于此者，“大约(around) ”、“约(about) ”或“近乎(approximately) ”应大 体上意味在给定值或范围的20 %以内，较佳在10 %以内，更佳在5 %内。在此所给的数量为 近似的，因此意味着若无特别陈述，用词“大约”、“约”或“近乎”可用以表示。将进一步了 解的是，用词“包含(comprises)”及/或“包含(comprising) ”、或“包含(includes) ”及/ 或“包含(including)”、或“具有(has)”及/或“具有(having) ”应用在说明书中时，明确 说明所述特征、区域、整体、步骤、操作、元素、及/或构件的存在，但并未排除一或更多其它 特征、区域、整体、步骤、操作、元素、构件及/或其组合的存在或加入。请参照图1与图2，其为依照本发明的一实施例的一种驱动显示器的驱动电路 100，此显示器具有多个像素，且这些像素在空间中以一矩阵型式排列。驱动电路100包含输入接口 110，例如迷你LVDS Rx,以将输入影像信号LV0、LV1、 LV2、RV0、RV1与RV2处理成与显示器的像素矩阵和灰阶有关的数字像素信号。这些数字像 素信号具有R、G、B元素，即分别表示红色、绿色与蓝色的三种颜色信号。在图1与图2所示 的本示范实施例中，每个颜色信号具有八个位。通常，这些数字像素信号呈串联格式。驱动电路100亦包含时序控制器(未绘示)，用以产生一极性控制信号P0L101。驱动电路100更包含串联至并联转换器120，此串联至并联转换器120电性耦合至 输入接口 110，以将数字像素信号从串联格式转换成并联格式。串联至并联转换器120亦电 性耦合至时序控制器，以控制并联的数字像素信号的数个输出/传送路径。串联至并联转 换器120具有六个栓锁器LATCH 122，用以栓锁与输出这些并联数字像素信号；以及六个多 任务器MUX 1 电性耦合至栓锁器LATCH 122，用以接收来自栓锁器LATCH 122的并联数字 像素信号，且由极性控制信号POL 101所控制以选取并联数字像素信号的输出/传送路径。 极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)，且在低状态POL(-)与高状态 POL (+)中交替。输入接口包含迷你LVDS输入接口。
此外，驱动电路100亦包含源极驱动器，此源极驱动器电性耦合到串联至并联转 换器120与时序控制器，以将数字像素信号转换成数个模拟像素信号，并根据极性控制信 号P0L，而将这些模拟像素信号写入像素矩阵中。特别地，源极驱动器包含第一栓锁器阵列140、第二栓锁器阵列150、位准移位器 阵列160、DAC阵列170、多任务器阵列180与输出缓冲器阵列190。第一栓锁器阵列140具 有多个栓锁器Latchl，这些栓锁器Latchl透过数条总线线130而电性耦合六个多任务器 MUX 124，以栓锁接收自多任务器MUX 1 的数字像素信号，并同时输出的前栓锁的数字像 素信号。第二栓锁器阵列150具有多个栓锁器Latch2，这些栓锁器Latch2电性耦合至第一 栓锁器阵列140，以栓锁接收自第一栓锁器阵列140的数字像素信号，并同时输出的前栓锁 的数字像素信号。像素信号自第一栓锁器阵列140输出至第二栓锁器阵列150时，无需极 性控制信号POL。位准移位器阵列160具有多个位准移位器Leveljhifter，这些位准移位 器Leveljihifter电性耦合至第二栓锁器阵列150，以改变接收自第二栓锁器阵列150的 数字像素信号的电压位准。DAC阵列170具有交替设置的多个PDAC与NDAC，这些PDAC与 NDAC电性耦合至位准移位器阵列160，以将接收自位准移位器阵列160的数字像素信号转 换成数个模拟像素信号。多任务器阵列180电性耦合至DAC阵列170，以接收来自DAC阵列 170的模拟像素信号，并根据极性控制信号POL 101，选择性地输出这些模拟像素信号。输 出缓冲器阵列190具有多个输出缓冲器Output_Buffer，这些输出缓冲器Output_Buffer电 性耦合至多任务器阵列180，以将接收自多任务器阵列180的模拟像素信号写入显示器的 像素矩阵的数据线Υ1、Υ2、...、^!-1与^!中。根据本发明，在串联至并联转换器120中，仅利用六个栓锁器LATCH 122与六个多 任务器MUX 1 来决定数字像素信号的传送路径。此外，在数字像素信号在第一栓锁器阵 列140中栓锁前，根据极性控制信号POL 101，决定数字像素信号从栓锁器LATCH 122至显 示器的像素矩阵的数据线Yl、Y2、…、^i-I与的传送路径。图1对应于极性控制信号 POL 101的正极性POL(+)，而图2对应于极性控制信号POL 101的负极性POL(-)。图3与图4其为依照本发明的另一实施例的一种驱动显示器的驱动电路300。此 驱动电路300包含输入接口 310、极性控制信号POL 301、一对多任务器MUX 320、数据缓存 器330与源极驱动器340。极性控制信号POL 301可具有正极性POL(+)，如图3所示，或者 可为负极性POL(-)，如图4所示。输入接口 310包含一对迷你LVDS Rx,以分别将输入影像信号LVO、LV1、LV2、以及 RV0、RV1、RV2处理成数个像素信号。极性控制信号POL 301为时序控制器所产生。此对多任务器MUX 320电性耦合至输入接口 310，以接收来自输入接口 310的像素 信号，且由极性控制信号POL 301所控制以选取并联像素信号的数条传送路径。数据缓存 器330电性耦合至此对多任务器MUX 320，以储存像素信号，这些像素信号包含其由极性控 制信号POL所决定的传送路径。数据缓存器330可包含串联至并联转换器。源极驱动器340具有栓锁器阵列342电性耦合至数据缓存器330，以接收来自数 据缓存器330所储存的像素信号；以及移位缓存器341电性耦合至第一栓锁器阵列342。源 极驱动器340配置来根据极性控制信号P0L，而将所储存的像素信号写入像素矩阵中。在此实施例中，多任务器阵列346适用以响应于来自时序控制器的极性控制信号 POL 301，而选取运算放大器(Operational Amplifier ;0ΡΑ)阵列的输出的路径。举例而言，图3对应于极性控制信号POL 301的正极性POL(+)，而图4对应于极性控制信号POL 301的负极性P0L(-)。图5与图6为依照本发明的又一实施例的一种驱动显示器的驱动电路500。驱动 电路500包含输入接口(未绘示)，用以将数个输入影像信号处理成与显示器的像素矩阵 和数个灰阶有关的数个像素信号；极性控制信号P0L501 ；以及源极驱动器。源极驱动器具 有移位缓存器，用以产生多个循序脉冲(sequential pulses)，例如SPl与SP2 ；—对多任 务器MUX 520，用以改变循序脉冲SPl与SP2的次序，藉以根据极性控制信号POL 501来决 定像素信号的传送路径；以及第一栓锁器阵列Ml，用以根据极性控制信号POL来栓锁像素 信号、以及这些像素信号至像素矩阵的传送路径。换言之，根据本发明，可同时进行数据栓 锁与极性控制信号POL储存，如图7所示。源极驱动器亦具有第二栓锁器阵列M2、DAC阵 列M3、OPA阵列544与多任务器阵列M6，其中多任务器阵列546适用以响应于极性控制 信号POL 501，而选取OPA阵列544的输出的路径。在第一栓锁器阵列541与第二栓锁器阵 列542之间并无极性控制。驱动电路500亦可包含串联至并联转换器，用以将接收自输入接口的串联格式的 像素信号转换成并联格式，并将并联像素信号输出至第一栓锁器阵列讨1。类似地，图5对应于极性控制信号POL 501的正极性POL (+)，而图6对应于极性控 制信号POL 501的负极性P0L(-)。本发明的一态样有关于一种显示器的驱动方法，此显示器具有一像素矩阵。此方 法包含将数个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的数个像素信 号；产生极性控制信号POL ；根据极性控制信号P0L，决定像素信号的数个传送路径；以及沿 着所决定的传送路径，将像素信号写入像素矩阵中。除此以外，本发明还列举了数个驱动显示器的驱动电路，这些驱动电路配置以同 步进行数据栓锁与极性控制信号POL储存，如此应用在驱动电路中的多任务器MUX与总线 线的数量可获得实质缩减，因而可减少源极驱动器的芯片尺寸与制作成本。已提交本发明的示范实施例的上述描述，其仅作为举例说明与描述的用，并非用 以将本发明限制在所公开的刻板型式。根据上述的教示，可能有许多修改与变化。实施例的选择与描述为了解释本发明的原理及其实施上的应用，藉以使其它本领 域的技术人员来利用本发明、各实施例、与各种适用于预期的特定使用的修改。与本发明有 关但未脱离其精神与范围的替代实施例，对于本领域的技术人员将是显而易见的。因此，本 发明的范围由所附权利要求书的专利保护范围所界定，而非上述描述与在那所描述的示范 实施例。
权利要求
1.一种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，且该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个数字像素信号；(b)一时序控制器，用以产生一极性控制信号；(c)一串联至并联转换器，电性耦合至该输入接口以将该些数字像素信号从一串联格 式转换成一并联格式、以及该时序控制器以控制具该并联格式的该些数字像素信号的多个 输出路径，该串联至并联转换器包含多个栓锁器，用以栓锁与输出具该并联格式的该些数字像素信号；以及多个多任务器，电性耦合至该些栓锁器以接收来自该些栓锁器的具该并联格式的该些 数字像素信号，且由该极性控制信号所控制以选取具该并联格式的该些数字像素信号的该 些输出路径；以及(d)一源极驱动器，电性耦合到该串联至并联转换器与该时序控制器，以将该些数字像 素信号转换成多个模拟像素信号，并根据该极性控制信号，而将该些模拟像素信号写入该 像素矩阵中。
2.如权利要求1所述的驱动电路，其特征在于，该些栓锁器具有六个栓锁器，且该些多 任务器具有六个多任务器。
3.如权利要求1所述的驱动电路，其特征在于，该源极驱动器包含(a)一第一栓锁器阵列，具有多个栓锁器，该些栓锁器透过多个总线线而电性耦合至该 些多任务器，以栓锁接收自该些多任务器的该些数字像素信号，并同时输出遭栓锁的该些 数字像素信号；(b)一第二栓锁器阵列，具有多个栓锁器，该些栓锁器电性耦合至该第一栓锁器阵列， 以栓锁接收自该第一栓锁器阵列的该些数字像素信号，并同时输出遭栓锁的该些数字像素 信号；(c)一位准移位器阵列，具有多个位准移位器，该些位准移位器电性耦合至该第二栓锁 器阵列，以改变接收自该第二栓锁器阵列的该些数字像素信号的电压位准；(d)一数字模拟转换器阵列，具有交替设置的多个正数字模拟转换器与负数位模拟转 换器，该些正数字模拟转换器与负数位模拟转换器电性耦合至该位准移位器阵列，以将接 收自该位准移位器阵列的该些数字像素信号转换成该些模拟像素信号；(e)一多任务器阵列，电性耦合至该数字模拟转换器阵列，以接收来自该数字模拟转换 器阵列的该些模拟像素信号，并根据该极性控制信号，选择性地输出该些模拟像素信号；以 及(f)一输出缓冲器阵列，具有多个输出缓冲器，该些输出缓冲器电性耦合至该多任务器 阵列，以将接收自该多任务器阵列的该些模拟像素信号写入该显示器的该像素矩阵中。
4.如权利要求3所述的驱动电路，其特征在于，从该些栓锁器至该显示器的该像素矩 阵的该些数字像素信号的多个传送路径在该些数字像素信号于该第一栓锁器阵列中遭栓 锁前，根据该极性控制信号而决定。
5.如权利要求1所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一高 状态，且在该低状态与该高状态中交替。
6.如权利要求1所述的驱动电路，其特征在于，该输入接口包含一迷你低电压差分信 号输入接口。
7.—种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个像素信号；(b)一时序控制器，用以产生一极性控制信号；(c)一对多任务器，电性耦合至该输入接口，以接收来自该输入接口的该些像素信号， 且由该极性控制信号所控制以选取具该并联格式的该些像素信号的多个传送路径；(d)一数据缓存器，电性耦合至该对多任务器，以储存该些像素信号，该些像素信号包 含该些像素信号由该极性控制信号所决定的该些传送路径；以及(e)一源极驱动器，具有一栓锁器阵列电性耦合至该数据缓存器，以接收来自该数据缓 存器所储存的该些像素信号，该源极驱动器配置来根据该极性控制信号，而将所储存的该 些像素信号写入该像素矩阵中。
8.如权利要求7所述的驱动电路，其特征在于，该数据缓存器包含一串联至并联转换ο
9.如权利要求7所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一高 状态，且在该低状态与该高状态中交替。
10.如权利要求7所述的驱动电路，其特征在于，该输入接口包含一对迷你低电压差分 信号输入接口。
11.如权利要求7所述的驱动电路，其特征在于，该源极驱动器更包含一移位缓存器， 电性耦合至该第一栓锁器阵列。
12.—种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个像素信号；(b)一时序控制器，用以产生一极性控制信号；以及(c)一源极驱动器，包含一移位缓存器，用以产生多个循序脉冲；一对多任务器，用以改变该些循序脉冲的次序，藉以根据该极性控制信号来决定该些 像素信号的多个传送路径；以及一第一栓锁器阵列，用以根据该极性控制信号来栓锁该些像素信号、以及该些像素信 号至该像素矩阵的该些传送路径。
13.如权利要求12所述的驱动电路，其特征在于，更包含一串联至并联转换器，用以将 接收自该输入接口的该些像素信号从一串联格式转换成一并联格式，并将具有该并联格式 的该些像素信号输出至该第一栓锁器阵列。
14.如权利要求12所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一 高状态，且在该低状态与该高状态中交替。
15.如权利要求12所述的驱动电路，其特征在于，该输入接口包含一迷你低电压差分信号输入接口。
16.一种显示器的驱动方法，该显示器具有多个像素，且该些像素在空间中排列成一像 素矩阵，其特征在于，该驱动方法包含(a)将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰阶有关的多个像素 信号；(b)产生一极性控制信号；(c)根据该极性控制信号，决定该些像素信号的多个传送路径；以及(d)沿着所决定的该些传送路径，将该些像素信号写入该像素矩阵中。
17.如权利要求16所述的驱动方法，其特征在于，进行决定该些像素信号的该些传送 路径的步骤利用多个栓锁器。
18.如权利要求17所述的驱动方法，其特征在于，进行决定该些像素信号的该些传送 路径的步骤利用一串联至并联转换器。
19.如权利要求16所述的驱动方法，其特征在于，将该些输入影像信号处理成该些像 素信号的步骤利用一迷你低电压差分信号输入接口。
20.如权利要求16所述的驱动方法，其特征在于，该极性控制信号具有一低状态与一 高状态，且在该低状态与该高状态中交替。
全文摘要
本发明公开了一种驱动电路与显示器的驱动方法，该方法包含下列步骤将多个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的数个像素信号；产生一极性控制信号POL；根据极性控制信号POL，决定像素信号的数个传送路径；以及沿着所决定的传送路径，将像素信号写入像素矩阵中。
文档编号G09G5/00GK102136264SQ20111005235
公开日2011年7月27日 申请日期2011年3月2日 优先权日2010年10月7日
发明者何宇玺, 林勇旭, 钟竣帆 申请人:友达光电股份有限公司
技术领域：
本发明有关于一种显示器，且特别是有关于一种显示器的驱动电路及其驱动方 法，藉由本发明的架构数据栓锁(data latching)与极性(POL)储存可同步进行，并可降低 应用在驱动电路中的多任务器(multiplexers)与总线线(bus lines)的数量。
背景技术：
显示面板具有基板与形成于其上的数个像素元素。这些像素元素实质上以一矩阵 型式排列，此矩阵具有数列栅极线与数行数据线。显示面板为驱动电路所驱动，此驱动电路 包含栅极驱动器与源极驱动器。栅极驱动器产生多个栅极信号(扫描信号)，这些栅极信号 循序施加在栅极线，以逐列地开启像素元素。源极驱动器藉由循序取样影像数据产生多个 数据信号(源极信号)，这些数据信号施加于数据在线，并结合施加于栅极线的栅极信号， 以在面板上显示影像。图8为一种传统显示器的源极驱动器10的方块图。源极驱动器10包含移位缓 存器(shift register)(未绘示)、第一栓锁器阵列11、第一多任务器阵列12、第二栓锁 器阵列13、位准移位器(level shifter)阵列14、数字模拟转换器(digital-to-analog converter ；DAC)阵列15、第二多任务器阵列16以及输出缓冲器阵列17。源极驱动器10电 性耦合至数据输入处理器(数据缓存器)20，数据输入处理器20具有迷你低电压差分信号 (Mini Low Voltage Differential Signal ；Mini-LVDS)输入接口 21 与串联至并联转换器 (Series to Parallel converter)22。影像信号LV0、LV1、…、RV2先接收在Mini-LVDS输入接口 21中，并将这些影像信 号处理成适合于显示器的空间寻址(spatial addressing)与灰阶能力的数字影像格式，即 像素数据信号，其具有分别对应于红色、绿色与蓝色信号的R、G、B元素。每个颜色信号由 N个位所组成。在串联至并联转换器22中，将像素数据信号从串联格式转换成并联格式， 接着藉由总线线23将这些信号输出至第一栓锁器阵列11。接着，移位缓存器输出多个致 能(enable)信号至第一栓锁器阵列11。第一栓锁器阵列11与第二栓锁器阵列13响应这 些致能信号，进行像素数据栓锁并输出像素数据信号。具有多个多任务器的第一多任务器 阵列12排列在第一栓锁器阵列11与第二栓锁器阵列13之间，以决定响应来自时序控制器 (timing controller)(未绘示)的极性控制信号P0L，而从第一栓锁器阵列11输出至第二 栓锁器阵列13的像素数据信号的路径。位准移位器阵列14接收来自第二栓锁器阵列13 的像素数据信号，并改变这些像素数据信号的电压位准，再将这些像素数据信号输出至DAC 阵列15。DAC阵列15将接收自位准移位器阵列14的这些像素数据信号转换成数个模拟像 素信号。具有多个多任务器的第二多任务器阵列16根据极性控制信号P0L，选择性地在数 条路径上，将接收自DAC阵列15的模拟像素信号输出至输出缓冲器阵列17。最后，输出缓 冲器阵列17将这些模拟像素信号写入面板像素，例如液晶晶元(cells)，来进行显示。如图9所示，极性控制信号POL具有周期性反转的极性。极性控制信号POL的周 期性的极性反转可透过第一多任务器阵列12与第二多任务器阵列16，而控制像素数据R、G与B的极性。然而，包含第一多任务器阵列12与第二多任务器阵列16的极性反转电路实 际上占据显示面板上的源极驱动器的面积的约3%或更多。像素数据R、G与B的位愈多， 第一多任务器阵列12与第二多任务器阵列16中的多任务器就愈多，而导致源极驱动器的 复杂度与制作成本增加。因此，业界急需一个解决上述缺点与不适当的技术。
发明内容
在本发明的一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且这 些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影像 信号处理成与显示器的像素矩阵和数个灰阶有关的多个数字像素信号；一时序控制器，用 以产生一极性控制信号POL ；以及一串联至并联转换器，电性耦合至输入接口以将数字像 素信号从串联格式转换成并联格式、以及时序控制器以控制并联的数字像素信号的多个输 出路径。串联至并联转换器具有多个栓锁器LATCH，用以栓锁与输出这些并联数字像素信 号；以及多个多任务器MUX，电性耦合至前述的栓锁器LATCH以接收来自栓锁器LATCH的并 联数字像素信号，且由极性控制信号POL所控制以选取并联数字像素信号的输出路径。在 一实施例中，前述的多个栓锁器LATCH具有六个栓锁器LATCH，且前述的多个多任务器MUX 具有六个多任务器MUX。极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)，且在 低状态POL(-)与高状态P0L(+)中交替。输入接口包含一迷你LVDS输入接口。上述的驱动电路亦包含一源极驱动器，此源极驱动器电性耦合到串联至并联转换 器与时序控制器，以将上述的数字像素信号转换成数个模拟像素信号，并根据极性控制信 号P0L，而将这些模拟像素信号写入像素矩阵中。在一实施例中，上述的源极驱动器包含一第一栓锁器阵列，具有多个栓锁器 Latchl，这些栓锁器Latchl透过数条总线线而电性耦合至上述的多任务器MUX，以栓锁接 收自上述的多任务器MUX的数字像素信号，并同时输出遭栓锁的数字像素信号；一第二栓 锁器阵列，具有多个栓锁器Latch2，这些栓锁器Latch2电性耦合至前述的第一栓锁器阵 列，以栓锁接收自第一栓锁器阵列的数字像素信号，并同时输出遭栓锁的数字像素信号；一 位准移位器阵列，具有多个位准移位器Leveljhifter，这些位准移位器Leveljhifter电 性耦合至第二栓锁器阵列，以改变接收自第二栓锁器阵列的数字像素信号的电压位准；一 DAC阵列，具有交替设置的多个正DAC PDAC与负DAC NDAC，这些正DACPDAC与负DAC NDAC 电性耦合至位准移位器阵列，以将接收自位准移位器阵列的数字像素信号转换成多个模拟 像素信号；一多任务器阵列，电性耦合至DAC阵列，以接收来自DAC阵列的模拟像素信号，并 根据上述的极性控制信号P0L，选择性地输出这些模拟像素信号；以及一输出缓冲器阵列， 具有多个输出缓冲器Output_Buffer，这些输出缓冲器Output_Buffer电性耦合至多任务 器阵列，以将接收自多任务器阵列的模拟像素信号写入上述的显示器的像素矩阵中。在一实施例中，从上述的栓锁器Latch至显示器的像素矩阵的数字像素信号的传 送路径在这些数字像素信号于第一栓锁器阵列中遭栓锁前，根据极性控制信号POL而决 定。在本发明的另一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；一时序控制器，用以产 生一极性控制信号POL ；—对多任务器MUX，电性耦合至前述的输入接口，以接收来自输入 接口的像素信号，且由极性控制信号POL所控制以选取并联像素信号的传送路径；一数据 缓存器，电性耦合至前述的多任务器MUX对，以储存像素信号，这些像素信号包含其由极性 控制信号POL所决定的传送路径；以及一源极驱动器，具有一栓锁器阵列电性耦合至数据 缓存器，以接收来自数据缓存器所储存的像素信号，此源极驱动器配置来根据极性控制信 号P0L，而将所储存的像素信号写入像素矩阵中。极性控制信号POL具有一低状态POL (_)与一高状态POL (+)，且在低状态POL (-) 与高状态P0L(+)中交替。在一实施例中，数据缓存器包含一串联至并联转换器。上述的输入接口包含一对 迷你LVDS输入接口。在一实施例中，上述的源极驱动器更包含一移位缓存器，电性耦合至上述的第一 栓锁器阵列。在本发明的又一态样中，一种驱动显示器的驱动电路，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。此驱动电路包含一输入接口，用以将多个输入影 像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；一时序控制器，用以 产生一极性控制信号POL ；以及一源极驱动器。此源极驱动器具有一移位缓存器，用以产 生多个循序脉冲(sequential pulses)；一对多任务器MUX，用以改变前述的循序脉冲的次 序，藉以根据极性控制信号POL来决定像素信号的传送路径；以及一第一栓锁器阵列，用以 根据极性控制信号POL来栓锁像素信号、以及这些像素信号至像素矩阵的传送路径。上述的驱动电路更包含一串联至并联转换器，用以将接收自输入接口的像素信号 从串联格式转换成并联格式，并将并联像素信号输出至第一栓锁器阵列。极性控制信号POL具有一低状态POL (“)与一高状态POL (+)，且在低状态POL (-) 与高状态P0L(+)中交替。在一实施例中，上述的输入接口包含一迷你LVDS输入接口。于再一态样中，本发明有关于一种显示器的驱动方法，此显示器具有多个像素，且 这些像素在空间中以一矩阵型式排列。在一实施例中，此方法包含下列步骤将多个输入影 像信号处理成与显示器的像素矩阵和数个灰阶有关的多个像素信号；产生一极性控制信号 POL ；根据极性控制信号P0L，决定像素信号的数个传送路径；以及沿着所决定的传送路径， 将像素信号写入像素矩阵中。极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)， 且在低状态POL(-)与高状态P0L(+)中交替。在一实施例中，上述的决定步骤利用多个栓锁器进行来进行。此外，上述的决定步 骤利用一串联至并联转换器。进行上述的处理步骤利用一迷你LVDS输入接口。从结合附图所做的较佳实施例的以下描述，本发明的这些与其它态样将变得更加 地显而易见，虽然在此的各种变化与修改可在不脱离本公开的创新概念的精神与范围下，
予以变更。
附图绘示出本发明的一或多个实施例，连同所载描述，用以解释本发明的原理。只 要有可能，相同参考符号应用于整份附图中，以表示一实施例的相同或相似组件，其中图1为依照本发明的一实施例的一种针对正极性的控制信号的驱动显示器的驱 动电路的方块示意图；图2为针对负极性的控制信号的图1的驱动电路的方块示意图；图3为依照本发明的另一实施例的一种针对正极性的控制信号的驱动显示器的 驱动电路的方块示意图；图4为针对负极性的控制信号的图3的驱动电路的方块示意图；图5为依照本发明的又一实施例的一种针对正极性的控制信号的驱动显示器的 驱动电路的方块示意图；图6为针对负极性的控制信号的图5的驱动电路的方块示意图；图7为依照本发明的一实施例的一种驱动电路的信号的时序示意图；图8为一种传统驱动电路的方块示意图；以及图9为一种驱动电路的信号的时序示意图。其中，附图标记10 源极驱动器14 位准移位器阵列20 数据输入处理器100:驱动电路122:栓锁器 LATCH150 第二栓锁器阵列190 输出缓冲器阵列320:多任务器 MUX342 第一栓锁器阵列520:多任务器 MUX544 :0ΡΑ 阵列13 第二栓锁器阵列17 输出缓冲器阵列23 总线线120:串联至并联转换器1 :多任务器MUX140 第一栓锁器阵列160:位准移位器阵列180 多任务器阵列300:驱动电路310:输入接口330 数据缓存器341 移位缓存器
346 多任务器阵列501 极性控制信号POL541 第一栓锁器阵列543 =DAC 阵列M6:多任务器阵列
具体实施例方式本发明现将于此后参照附图绘示进行数个示范实施例并伴随着文字描述进一步 说明本发明的原理。然而，本发明可以许多不同形式加以体现，而不应被解读成受限于在此 所提出的实施例中。相反地，提供这些实施例，使得本公开会更完善且完整，而可充分地将 本发明的范围表达给本领域的技术人员。相同的参考数字在各处标示相同元素。在此所使用的术语的目的仅为描述特定实施例，并非意欲做为本发明的限制。除 非特别定义，否则在此所使用的所有用词(terms)(包含科技与科学用词)具有相同于本领 域的技术人员所广为了解的意义。将可进一步了解的是，用词，例如以常用辞典定义的用 词，应解释成具有与它们在相关领域和本公开的上下文中的意义一致的意义，且将不会以 理想化或过度正式的意义来加以解读，除非在此这样特别定义。如应用于此者，除非内容 清楚指定，否则单数形式“一(a)”、“一(an)”与“该(the) ”也意欲包含复数形式(plural forms)。如应用于此者，“大约(around) ”、“约(about) ”或“近乎(approximately) ”应大 体上意味在给定值或范围的20 %以内，较佳在10 %以内，更佳在5 %内。在此所给的数量为 近似的，因此意味着若无特别陈述，用词“大约”、“约”或“近乎”可用以表示。将进一步了 解的是，用词“包含(comprises)”及/或“包含(comprising) ”、或“包含(includes) ”及/ 或“包含(including)”、或“具有(has)”及/或“具有(having) ”应用在说明书中时，明确 说明所述特征、区域、整体、步骤、操作、元素、及/或构件的存在，但并未排除一或更多其它 特征、区域、整体、步骤、操作、元素、构件及/或其组合的存在或加入。请参照图1与图2，其为依照本发明的一实施例的一种驱动显示器的驱动电路 100，此显示器具有多个像素，且这些像素在空间中以一矩阵型式排列。驱动电路100包含输入接口 110，例如迷你LVDS Rx,以将输入影像信号LV0、LV1、 LV2、RV0、RV1与RV2处理成与显示器的像素矩阵和灰阶有关的数字像素信号。这些数字像 素信号具有R、G、B元素，即分别表示红色、绿色与蓝色的三种颜色信号。在图1与图2所示 的本示范实施例中，每个颜色信号具有八个位。通常，这些数字像素信号呈串联格式。驱动电路100亦包含时序控制器(未绘示)，用以产生一极性控制信号P0L101。驱动电路100更包含串联至并联转换器120，此串联至并联转换器120电性耦合至 输入接口 110，以将数字像素信号从串联格式转换成并联格式。串联至并联转换器120亦电 性耦合至时序控制器，以控制并联的数字像素信号的数个输出/传送路径。串联至并联转 换器120具有六个栓锁器LATCH 122，用以栓锁与输出这些并联数字像素信号；以及六个多 任务器MUX 1 电性耦合至栓锁器LATCH 122，用以接收来自栓锁器LATCH 122的并联数字 像素信号，且由极性控制信号POL 101所控制以选取并联数字像素信号的输出/传送路径。 极性控制信号POL具有一低状态POL (-)与一高状态P0L(+)，且在低状态POL(-)与高状态 POL (+)中交替。输入接口包含迷你LVDS输入接口。
此外，驱动电路100亦包含源极驱动器，此源极驱动器电性耦合到串联至并联转 换器120与时序控制器，以将数字像素信号转换成数个模拟像素信号，并根据极性控制信 号P0L，而将这些模拟像素信号写入像素矩阵中。特别地，源极驱动器包含第一栓锁器阵列140、第二栓锁器阵列150、位准移位器 阵列160、DAC阵列170、多任务器阵列180与输出缓冲器阵列190。第一栓锁器阵列140具 有多个栓锁器Latchl，这些栓锁器Latchl透过数条总线线130而电性耦合六个多任务器 MUX 124，以栓锁接收自多任务器MUX 1 的数字像素信号，并同时输出的前栓锁的数字像 素信号。第二栓锁器阵列150具有多个栓锁器Latch2，这些栓锁器Latch2电性耦合至第一 栓锁器阵列140，以栓锁接收自第一栓锁器阵列140的数字像素信号，并同时输出的前栓锁 的数字像素信号。像素信号自第一栓锁器阵列140输出至第二栓锁器阵列150时，无需极 性控制信号POL。位准移位器阵列160具有多个位准移位器Leveljhifter，这些位准移位 器Leveljihifter电性耦合至第二栓锁器阵列150，以改变接收自第二栓锁器阵列150的 数字像素信号的电压位准。DAC阵列170具有交替设置的多个PDAC与NDAC，这些PDAC与 NDAC电性耦合至位准移位器阵列160，以将接收自位准移位器阵列160的数字像素信号转 换成数个模拟像素信号。多任务器阵列180电性耦合至DAC阵列170，以接收来自DAC阵列 170的模拟像素信号，并根据极性控制信号POL 101，选择性地输出这些模拟像素信号。输 出缓冲器阵列190具有多个输出缓冲器Output_Buffer，这些输出缓冲器Output_Buffer电 性耦合至多任务器阵列180，以将接收自多任务器阵列180的模拟像素信号写入显示器的 像素矩阵的数据线Υ1、Υ2、...、^!-1与^!中。根据本发明，在串联至并联转换器120中，仅利用六个栓锁器LATCH 122与六个多 任务器MUX 1 来决定数字像素信号的传送路径。此外，在数字像素信号在第一栓锁器阵 列140中栓锁前，根据极性控制信号POL 101，决定数字像素信号从栓锁器LATCH 122至显 示器的像素矩阵的数据线Yl、Y2、…、^i-I与的传送路径。图1对应于极性控制信号 POL 101的正极性POL(+)，而图2对应于极性控制信号POL 101的负极性POL(-)。图3与图4其为依照本发明的另一实施例的一种驱动显示器的驱动电路300。此 驱动电路300包含输入接口 310、极性控制信号POL 301、一对多任务器MUX 320、数据缓存 器330与源极驱动器340。极性控制信号POL 301可具有正极性POL(+)，如图3所示，或者 可为负极性POL(-)，如图4所示。输入接口 310包含一对迷你LVDS Rx,以分别将输入影像信号LVO、LV1、LV2、以及 RV0、RV1、RV2处理成数个像素信号。极性控制信号POL 301为时序控制器所产生。此对多任务器MUX 320电性耦合至输入接口 310，以接收来自输入接口 310的像素 信号，且由极性控制信号POL 301所控制以选取并联像素信号的数条传送路径。数据缓存 器330电性耦合至此对多任务器MUX 320，以储存像素信号，这些像素信号包含其由极性控 制信号POL所决定的传送路径。数据缓存器330可包含串联至并联转换器。源极驱动器340具有栓锁器阵列342电性耦合至数据缓存器330，以接收来自数 据缓存器330所储存的像素信号；以及移位缓存器341电性耦合至第一栓锁器阵列342。源 极驱动器340配置来根据极性控制信号P0L，而将所储存的像素信号写入像素矩阵中。在此实施例中，多任务器阵列346适用以响应于来自时序控制器的极性控制信号 POL 301，而选取运算放大器(Operational Amplifier ;0ΡΑ)阵列的输出的路径。举例而言，图3对应于极性控制信号POL 301的正极性POL(+)，而图4对应于极性控制信号POL 301的负极性P0L(-)。图5与图6为依照本发明的又一实施例的一种驱动显示器的驱动电路500。驱动 电路500包含输入接口(未绘示)，用以将数个输入影像信号处理成与显示器的像素矩阵 和数个灰阶有关的数个像素信号；极性控制信号P0L501 ；以及源极驱动器。源极驱动器具 有移位缓存器，用以产生多个循序脉冲(sequential pulses)，例如SPl与SP2 ；—对多任 务器MUX 520，用以改变循序脉冲SPl与SP2的次序，藉以根据极性控制信号POL 501来决 定像素信号的传送路径；以及第一栓锁器阵列Ml，用以根据极性控制信号POL来栓锁像素 信号、以及这些像素信号至像素矩阵的传送路径。换言之，根据本发明，可同时进行数据栓 锁与极性控制信号POL储存，如图7所示。源极驱动器亦具有第二栓锁器阵列M2、DAC阵 列M3、OPA阵列544与多任务器阵列M6，其中多任务器阵列546适用以响应于极性控制 信号POL 501，而选取OPA阵列544的输出的路径。在第一栓锁器阵列541与第二栓锁器阵 列542之间并无极性控制。驱动电路500亦可包含串联至并联转换器，用以将接收自输入接口的串联格式的 像素信号转换成并联格式，并将并联像素信号输出至第一栓锁器阵列讨1。类似地，图5对应于极性控制信号POL 501的正极性POL (+)，而图6对应于极性控 制信号POL 501的负极性P0L(-)。本发明的一态样有关于一种显示器的驱动方法，此显示器具有一像素矩阵。此方 法包含将数个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的数个像素信 号；产生极性控制信号POL ；根据极性控制信号P0L，决定像素信号的数个传送路径；以及沿 着所决定的传送路径，将像素信号写入像素矩阵中。除此以外，本发明还列举了数个驱动显示器的驱动电路，这些驱动电路配置以同 步进行数据栓锁与极性控制信号POL储存，如此应用在驱动电路中的多任务器MUX与总线 线的数量可获得实质缩减，因而可减少源极驱动器的芯片尺寸与制作成本。已提交本发明的示范实施例的上述描述，其仅作为举例说明与描述的用，并非用 以将本发明限制在所公开的刻板型式。根据上述的教示，可能有许多修改与变化。实施例的选择与描述为了解释本发明的原理及其实施上的应用，藉以使其它本领 域的技术人员来利用本发明、各实施例、与各种适用于预期的特定使用的修改。与本发明有 关但未脱离其精神与范围的替代实施例，对于本领域的技术人员将是显而易见的。因此，本 发明的范围由所附权利要求书的专利保护范围所界定，而非上述描述与在那所描述的示范 实施例。
权利要求
1.一种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，且该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个数字像素信号；(b)一时序控制器，用以产生一极性控制信号；(c)一串联至并联转换器，电性耦合至该输入接口以将该些数字像素信号从一串联格 式转换成一并联格式、以及该时序控制器以控制具该并联格式的该些数字像素信号的多个 输出路径，该串联至并联转换器包含多个栓锁器，用以栓锁与输出具该并联格式的该些数字像素信号；以及多个多任务器，电性耦合至该些栓锁器以接收来自该些栓锁器的具该并联格式的该些 数字像素信号，且由该极性控制信号所控制以选取具该并联格式的该些数字像素信号的该 些输出路径；以及(d)一源极驱动器，电性耦合到该串联至并联转换器与该时序控制器，以将该些数字像 素信号转换成多个模拟像素信号，并根据该极性控制信号，而将该些模拟像素信号写入该 像素矩阵中。
2.如权利要求1所述的驱动电路，其特征在于，该些栓锁器具有六个栓锁器，且该些多 任务器具有六个多任务器。
3.如权利要求1所述的驱动电路，其特征在于，该源极驱动器包含(a)一第一栓锁器阵列，具有多个栓锁器，该些栓锁器透过多个总线线而电性耦合至该 些多任务器，以栓锁接收自该些多任务器的该些数字像素信号，并同时输出遭栓锁的该些 数字像素信号；(b)一第二栓锁器阵列，具有多个栓锁器，该些栓锁器电性耦合至该第一栓锁器阵列， 以栓锁接收自该第一栓锁器阵列的该些数字像素信号，并同时输出遭栓锁的该些数字像素 信号；(c)一位准移位器阵列，具有多个位准移位器，该些位准移位器电性耦合至该第二栓锁 器阵列，以改变接收自该第二栓锁器阵列的该些数字像素信号的电压位准；(d)一数字模拟转换器阵列，具有交替设置的多个正数字模拟转换器与负数位模拟转 换器，该些正数字模拟转换器与负数位模拟转换器电性耦合至该位准移位器阵列，以将接 收自该位准移位器阵列的该些数字像素信号转换成该些模拟像素信号；(e)一多任务器阵列，电性耦合至该数字模拟转换器阵列，以接收来自该数字模拟转换 器阵列的该些模拟像素信号，并根据该极性控制信号，选择性地输出该些模拟像素信号；以 及(f)一输出缓冲器阵列，具有多个输出缓冲器，该些输出缓冲器电性耦合至该多任务器 阵列，以将接收自该多任务器阵列的该些模拟像素信号写入该显示器的该像素矩阵中。
4.如权利要求3所述的驱动电路，其特征在于，从该些栓锁器至该显示器的该像素矩 阵的该些数字像素信号的多个传送路径在该些数字像素信号于该第一栓锁器阵列中遭栓 锁前，根据该极性控制信号而决定。
5.如权利要求1所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一高 状态，且在该低状态与该高状态中交替。
6.如权利要求1所述的驱动电路，其特征在于，该输入接口包含一迷你低电压差分信 号输入接口。
7.—种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个像素信号；(b)一时序控制器，用以产生一极性控制信号；(c)一对多任务器，电性耦合至该输入接口，以接收来自该输入接口的该些像素信号， 且由该极性控制信号所控制以选取具该并联格式的该些像素信号的多个传送路径；(d)一数据缓存器，电性耦合至该对多任务器，以储存该些像素信号，该些像素信号包 含该些像素信号由该极性控制信号所决定的该些传送路径；以及(e)一源极驱动器，具有一栓锁器阵列电性耦合至该数据缓存器，以接收来自该数据缓 存器所储存的该些像素信号，该源极驱动器配置来根据该极性控制信号，而将所储存的该 些像素信号写入该像素矩阵中。
8.如权利要求7所述的驱动电路，其特征在于，该数据缓存器包含一串联至并联转换ο
9.如权利要求7所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一高 状态，且在该低状态与该高状态中交替。
10.如权利要求7所述的驱动电路，其特征在于，该输入接口包含一对迷你低电压差分 信号输入接口。
11.如权利要求7所述的驱动电路，其特征在于，该源极驱动器更包含一移位缓存器， 电性耦合至该第一栓锁器阵列。
12.—种驱动显示器的驱动电路，该显示器具有多个像素，且该些像素在空间中排列成 一像素矩阵，其特征在于，该驱动电路包含(a)一输入接口，用以将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰 阶有关的多个像素信号；(b)一时序控制器，用以产生一极性控制信号；以及(c)一源极驱动器，包含一移位缓存器，用以产生多个循序脉冲；一对多任务器，用以改变该些循序脉冲的次序，藉以根据该极性控制信号来决定该些 像素信号的多个传送路径；以及一第一栓锁器阵列，用以根据该极性控制信号来栓锁该些像素信号、以及该些像素信 号至该像素矩阵的该些传送路径。
13.如权利要求12所述的驱动电路，其特征在于，更包含一串联至并联转换器，用以将 接收自该输入接口的该些像素信号从一串联格式转换成一并联格式，并将具有该并联格式 的该些像素信号输出至该第一栓锁器阵列。
14.如权利要求12所述的驱动电路，其特征在于，该极性控制信号具有一低状态与一 高状态，且在该低状态与该高状态中交替。
15.如权利要求12所述的驱动电路，其特征在于，该输入接口包含一迷你低电压差分信号输入接口。
16.一种显示器的驱动方法，该显示器具有多个像素，且该些像素在空间中排列成一像 素矩阵，其特征在于，该驱动方法包含(a)将多个输入影像信号处理成与该显示器的该像素矩阵和多个灰阶有关的多个像素 信号；(b)产生一极性控制信号；(c)根据该极性控制信号，决定该些像素信号的多个传送路径；以及(d)沿着所决定的该些传送路径，将该些像素信号写入该像素矩阵中。
17.如权利要求16所述的驱动方法，其特征在于，进行决定该些像素信号的该些传送 路径的步骤利用多个栓锁器。
18.如权利要求17所述的驱动方法，其特征在于，进行决定该些像素信号的该些传送 路径的步骤利用一串联至并联转换器。
19.如权利要求16所述的驱动方法，其特征在于，将该些输入影像信号处理成该些像 素信号的步骤利用一迷你低电压差分信号输入接口。
20.如权利要求16所述的驱动方法，其特征在于，该极性控制信号具有一低状态与一 高状态，且在该低状态与该高状态中交替。
全文摘要
本发明公开了一种驱动电路与显示器的驱动方法，该方法包含下列步骤将多个输入影像信号处理成与显示器的像素矩阵和数个灰阶有关的数个像素信号；产生一极性控制信号POL；根据极性控制信号POL，决定像素信号的数个传送路径；以及沿着所决定的传送路径，将像素信号写入像素矩阵中。
文档编号G09G5/00GK102136264SQ20111005235
公开日2011年7月27日 申请日期2011年3月2日 优先权日2010年10月7日
发明者何宇玺, 林勇旭, 钟竣帆 申请人:友达光电股份有限公司
最新回复(0)