驱动电路和显示装置的制作方法
专利名称：驱动电路和显示装置的制作方法
技术领域：
本发明涉及适合应用于使用例如有机EL(电致发光)元件的显示装置的驱动电路。更具体而言，本发明涉及具有该驱动电路的显示装置。
背景技术：
近年来，在用于显示图像的显示装置的领域中，使用例如有机EL元件之类的发光亮度根据流动的电流的值而变化的电流驱动型光学元件作为像素的发光元件的显示装置正被开发和商业化。有机EL元件是与液晶元件等等不同的自发光元件。因此，在使用有机 EL元件的显示装置(有机EL显示装置)中，通过控制在有机EL元件中流动的电流的值，来获得颜色的色调。与液晶显示器一样，有机EL显示装置具有以下驱动方法简单(无源)矩阵方法， 以及有源矩阵方法。前一种方法虽然结构简单，但却有难以实现大尺寸和高清晰度显示装置的缺点。因此，目前，有源矩阵方法正被积极地开发。在该方法中，在为每个像素布置的发光元件中流动的电流由驱动晶体管控制。在驱动晶体管中，存在这样的情况，即阈值电压Vth和迁移率μ随着时间而变化， 或者在像素之间由于制造工艺的变动而有所不同。在阈值电压Vth或迁移率μ在像素之间有所不同的情况下，在驱动晶体管中流动的电流的值在像素之间有所不同。因此，即使当相同的电压被施加到驱动晶体管的栅极时，有机EL元件的发光亮度也有所不同，并且屏幕的均一性恶化。因此，开发了具有对阈值电压Vth或迁移率μ的波动进行校正的功能的显示装置(例如参见日本未实审专利申请公布No. 2008-083272)。对阈值电压Vth或迁移率μ的波动的校正是由为每个像素布置的像素电路执行的。像素电路如图22所示例如包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr1，用于向驱动晶体管Tr1施加信号线DTL的电压的写入晶体管Tr2，以及保持电容器Cs， 并且具有2TrlC的电路配置。驱动晶体管Tr1和写入晶体管Tr2例如是η沟道MOS型的薄膜晶体管(TFT)。图21示出了施加到像素电路的电压的波形的示例和驱动晶体管的栅极电压和源极电压的变化的示例。图21中的㈧示出了信号电压Vsig和偏移电压八^被施加到信号线 DTL的状态。图21中的(B)示出了用于接通驱动晶体管的电压Vdd和用于关断驱动晶体管的电压Vss被施加到写入线WSL的状态。图21中的(C)示出了高电压火㈣和低电压ν。Λ被施加到电源线PSL的状态。另外，图21中的⑶和(E)示出了驱动晶体管Tr1的栅极电压 Vg和源极电压Vs根据向电源线PSL、信号线DTL和写入线WSL的电压施加而瞬时变化的状态。从图21 了解到，WS脉冲Pl在IH中被施加到写入线WSL两次，阈值校正由第一次的WS脉冲Pl执行，而迁移率校正和信号写入由第二次的WS脉冲Pl执行。换言之，在图21 中，WS脉冲Pl不仅用于信号写入，还用于驱动晶体管Tr1中的阈值校正和迁移率校正。以下，将描述驱动晶体管Tr1中的阈值校正和迁移率校正。通过施加第二次的WS脉冲P1，信号电压Vsig被施加到驱动晶体管Tr1的栅极。相应地，驱动晶体管Tr1被接通，并且电流在驱动晶体管Tr1中流动。当假定逆偏置被施加到有机EL元件111时，从驱动晶体管Tr1流出的电荷被积累在保持电容器Cs和有机EL元件111的器件电容器(未示出)中， 并且源极电压Vs上升。在驱动晶体管Tr1的迁移率较高的情况下，在驱动晶体管Tr1中流动的电流变大，从而源极电压Vs的上升加快。相反，在驱动晶体管Tr1的迁移率较低的情况下，在驱动晶体管Tr1中流动的电流变小，从而源极电压Vs的上升比驱动晶体管Tr1的迁移率较高的情况中的慢。因此，通过调整校正迁移率的时段，校正迁移率。
发明内容
在有源矩阵方法的显示装置中，用于驱动信号线的水平驱动电路和用于顺次选择像素的写入扫描电路中的每一个基本上包括移位寄存器(未示出)并且与每一列或每一行像素相对应地逐级地具有缓冲器电路。例如，扫描电路中的缓冲器电路是通过如图23所示串联连接两个反相器电路210和220构成的。在图23的缓冲器电路200中，反相器电路 210和220中的每一个具有如下电路配置p沟道型的MOS晶体管和η沟道型的MOS晶体管并联连接。缓冲器电路200被插入在被施加高电平电压的高电压线Lh和被施加低电平电压的低电压线k之间。然而，在缓冲器电路200中，例如，如图M所示，当P沟道型的MOS晶体管的阈值电压Vthl变动AVthl时，输出OUT的电压Vout的上升定时(rising timing)偏移At10在缓冲器电路200中，例如，如图M所示，当η沟道型的MOS晶体管的阈值电压Vth2变动AVth2 时，输出OUT的电压V。ut的下降定时(trailing timing)偏移At20因此，例如，在输出OUT 的电压V。ut的上升定时和下降定时变动并且迁移率校正时段Δ T变动Δ、+Δ t2时，例如，如图25所示，发光时的电流Ids变动AIds，并且有这样一个缺点，即该变动导致亮度的变动。 图25示出了迁移率校正时段Δ T与发光亮度之间的关系的示例。阈值电压Vth的变动不仅发生在显示装置的扫描电路中而且发生在其他装置中。因此，希望提供一种实现输出电压的驱动电路的下降定时和上升定时两者的变动的减小的驱动电路以及具有该驱动电路的显示装置。根据本发明实施例的驱动电路包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括第一晶体管，其漏极连接到高电压线一侧并且源极连接到输出侧反相器电路的输出侧；以及第二晶体管，其漏极连接到低电压线一侧并且源极连接到输出侧反相器电路的输出侧。该输出侧反相器电路还包括校正电路，用于对第一和第二晶体管的栅极电压进行校正。根据本发明实施例的显示装置具有包括行状布置的多条扫描线、列状布置的多条信号线和以矩阵形式布置的多个像素的显示部以及用于驱动各像素的驱动部。驱动部具有以一一对应方式为扫描线设置的多个驱动电路，并且驱动部中的每个驱动电路包括与上述驱动电路相同的组件。在本发明实施例的驱动电路和显示装置中，用于校正第一和第二晶体管的栅极电压的校正电路被装配在相互串联连接的输入侧反相器电路和输出侧反相器电路之中的输出侧反相器电路中。利用该配置，对于第一晶体管的栅极，第一晶体管的阈值电压或与第一晶体管的阈值电压相对应的电压被设定为对第一晶体管的偏移电压。对于第二晶体管的栅极，第二晶体管的阈值电压或与第二晶体管的阈值电压相对应的电压被设定为对第二晶体管的偏移电压。根据本发明实施例的驱动电路和显示装置，对于第一和第二晶体管中每一个的栅极，阈值电压或与阈值电压相对应的电压被设定为偏移电压。利用该配置，在驱动电路的输出电压的下降定时和上升定时都减小了变动。因此，例如，在有机EL显示装置中，在发光时在有机EL元件中流动的电流的变动得以减小，从而亮度的均一性得以改善。从以下描述将更充分地清楚本发明的其他和进一步目的、特征和优点。
图1是示出根据本发明第一实施例的缓冲器电路的示例的电路图。图2是示出图1中的缓冲器电路的操作的示例的波形图。图3是示出图1中的缓冲器电路的操作的另一示例的波形图。图4是示出图1中的缓冲器电路的另一示例的电路图。图5是示出图4中的缓冲器电路的操作的示例的波形图。图6是示出图4中的缓冲器电路的操作的另一示例的波形图。图7是示出根据本发明第二实施例的缓冲器电路的示例的电路图。图8是示出图7中的缓冲器电路的操作的示例的波形图。图9是示出图7中的缓冲器电路的操作的另一示例的波形图。图10是示出图7中的缓冲器电路的另一示例的电路图。图11是示出图10中的缓冲器电路的操作的示例的波形图。图12是示出图10中的缓冲器电路的操作的另一示例的波形图。图13是示出根据本发明第三实施例的缓冲器电路的示例的电路图。图14是示出图13中的缓冲器电路的操作的示例的波形图。图15是示出图13中的缓冲器电路的操作的另一示例的波形图。图16是示出图13中的缓冲器电路的另一示例的电路图。图17是示出图16中的缓冲器电路的操作的示例的波形图。图18是示出图16中的缓冲器电路的操作的另一示例的波形图。图19是作为任何实施例的缓冲器电路的应用的示例的显示装置的示意性配置图。图20是示出图19的写入线驱动电路和像素电路的示例的电路图。图21是示出图19的显示装置的操作的示例的波形图。图22是示出现有技术的显示装置中的像素电路的示例的电路图。图23是示出现有技术的缓冲器电路的示例的电路图。图M是示出图23的缓冲器电路的操作的示例的波形图。图25是示出迁移率校正时间与显示亮度之间的关系的示例的关系图。
具体实施例方式下面，将参考附图详细描述本发明的实现方式。将按以下顺序给出描述。1.第一实施例(图1至6)
2.第二实施例(图7至12)3.第三实施例(图13至18)4.应用示例(图19至21)5.对现有技术的描述(图21至25)第一实施例配置图1示出了根据本发明第一实施例的缓冲器电路1(驱动电路)的总体配置的示例。缓冲器电路1从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路1具有反相器电路10 (输入侧反相器电路)和反相器电路20 (输出侧反相器电路)。反相器电路10和20输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和20相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路10相对于反相器电路20而言被布置在输入端IN —侧，并且反相器电路10的输入端对应于缓冲器电路1的输入端IN。另一方面，反相器电路20相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路20的输出端对应于缓冲器电路1的输出端OUT。 反相器电路10的输出端(与图1中的A相对应的部分)连接到反相器电路20的输入端， 并且缓冲器电路1被构造成使得反相器电路10的输出被输入到反相器电路20。反相器电路10具有第一导电类型的晶体管Tr11和第二导电类型的晶体管Tr12。晶体管Tr11例如是ρ沟道型的MOS (金属氧化物半导体)晶体管，而晶体管Tr12例如是η沟道型的MOS晶体管。晶体管Tr11和Tr12相互并联连接。具体而言，晶体管Tr11的栅极和晶体管Tr12的栅极相互连接。另外，晶体管Tr11W源极或漏极与晶体管Tr12的源极或漏极相互连接。晶体管Tr11的栅极和晶体管Tr12的连接到反相器电路10的输入端(缓冲器电路1的输入端 IN)。晶体管Tr11的源极或漏极与晶体管Tr12的源极或漏极之间的连接点A连接到反相器电路10的输出端。晶体管Tr11的源极或漏极中未连接到晶体管Tr12的那个连接到高电压线Lh。另一方面，晶体管Tr12的源极或漏极中未连接到晶体管Tr11的那个连接到低电压线
在反相器电路10中，在晶体管Tr11与Tr12之间、晶体管Tr11与高电压线Lh之间以及晶体管Tr12与低电压线k之间可以设置任何器件。反相器电路20具有第一导电类型的晶体管Tr21 (第一晶体管)和第二导电类型的晶体管Τι·22 (第二晶体管)。晶体管Tr21例如是ρ沟道型的MOS (金属氧化物半导体)晶体管，而晶体管Ti^2例如是η沟道型的MOS晶体管。与晶体管Tr11和Tr12 —样，晶体管Tr21和IY22相互并联连接。具体而言，晶体管 Tr21的栅极和晶体管Ti^2的栅极经由稍后将描述的阈值校正电路21的电容性元件C21和C22 相互连接。晶体管Tr21的栅极经由电容性元件C21连接到反相器电路20的输入端。晶体管TA2的栅极经由电容性元件C22连接到反相器电路20的输入端。另外，晶体管Tr21的源极或漏极和晶体管TA2的源极或漏极经由稍后将描述的阈值校正电路21的晶体管TrM和 Tr28相互连接。晶体管Tr21的源极或漏极经由晶体管TrM连接到反相器电路20的输出端 (缓冲器电路1的输出端OUT)。另一方面，晶体管Ti^2的源极或漏极经由晶体管Tr28连接到反相器电路20的输出端(缓冲器电路1的输出端OUT)。晶体管Tr21的源极或漏极中没有连接到晶体管TrM的那个连接到高电压线Lh。晶体管Ti^2的源极或漏极中没有连接到晶体管Ti^8的那个连接到低电压线K。在反相器电路20中，在晶体管Tr21与Ti^22之间、晶体管Tr21与高电压线Lh之间以及晶体管Ti^2与低电压线k之间可以设置任何器件。反相器电路20还包括阈值校正电路21 (校正电路)，用于对晶体管Tr21和Ti^2中每一个的栅极电压Vg(未示出)进行校正。具体而言，对于晶体管Tr21的栅极，阈值校正电路21设定晶体管Tr21的阈值电压Vthl (未示出)或者与晶体管Tr21的阈值电压Vthl相对应的电压作为偏移电压。而且，对于晶体管Τι·22的栅极，阈值校正电路21设定晶体管Ti^2的阈值电压Vth2(未示出)或者与晶体管Ti^2的阈值电压Vth2相对应的电压作为偏移电压。阈值校正电路21具有第二导电类型的晶体管Tr23(第三晶体管)、第二导电类型的晶体管Tr24(第四晶体管)、第一导电类型的晶体管Tr25(第五晶体管)以及电容性元件 C21 (第一电容性元件)。晶体管Τι·23和Ti^4例如是η沟道型的MOS晶体管，而晶体管TrM例如是P沟道型的MOS晶体管。晶体管Ti^3的源极或漏极连接到晶体管TrM的源极或漏极和电容性元件C21。晶体管Ti^3的源极或漏极、晶体管Ti^4的源极或漏极和电容性元件C21相互连接的连接点B连接到晶体管Tr21的栅极。电容性元件C21被插入在晶体管Tr21的栅极(或者说连接点B)与反相器电路20的输入端之间。晶体管Ti^3的源极或漏极中未连接到连接点B的那个连接到低电压线‘晶体管的源极或漏极中未连接到连接点B的那个连接到晶体管TrM的源极或漏极。晶体管TrM的源极或漏极中未连接到连接点B的那个与晶体管TrM的源极或漏极之间的连接点D连接到晶体管Tr21的源极或漏极中未连接到高电压线Lh的那个。晶体管Ti^5的源极或漏极中未连接到连接点D的那个连接到稍后将描述的晶体管Ti^8的源极或漏极和反相器电路20的输出端(缓冲器电路1的输出端OUT)。在阈值校正电路21中， 在晶体管TrM与Τι·24之间、晶体管TrM与TrM之间、晶体管TrM与电容性元件C21之间、晶体管Τι·25与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管TrM与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管TrM与高电压线Lh之间以及晶体管TrM与低电压线k之间可以设置任何器件。阈值校正电路21具有第一导电类型的晶体管Tr26(第六晶体管)、第二导电类型的晶体管Tr27(第七晶体管)、第二导电类型的晶体管Tr28(第八晶体管)以及电容性元件 C22 (第二电容性元件)。晶体管Τι·26例如是ρ沟道型的MOS晶体管，而晶体管Tr27和11 例如是η沟道型的MOS晶体管。晶体管Tr26的源极或漏极连接到晶体管Tr27的源极或漏极和电容性元件C22。晶体管Tr26的源极或漏极、晶体管Tr27的源极或漏极和电容性元件C22相互连接的连接点C连接到晶体管TA2的栅极。电容性元件C22被插入在晶体管Ti^2的栅极(或者说连接点C)与反相器电路20的输入端之间。晶体管Trai的源极或漏极中未连接到连接点C的那个连接到高电压线Lh。晶体管Tr27的源极或漏极中未连接到连接点C的那个连接到晶体管Ti^8的源极或漏极。晶体管Tr27的源极或漏极中未连接到连接点C的那个与晶体管Ti^8的源极或漏极之间的连接点E连接到晶体管Ti^2的源极或漏极中未连接到低电压线k的那个。晶体管Ti^8的源极或漏极中未连接到连接点E的那个连接到晶体管TrM的源极或漏极和反相器电路20的输出端(缓冲器电路1的输出端OUT)。在阈值校正电路21中，在晶体管Τι·26 与Tr27之间、晶体管Tr27与Trw之间、晶体管Tr27与电容性元件C22之间、晶体管Ti^8与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管Τι·27与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管1^6与高电压线1^之间以及晶体管Τι·28 与低电压线k之间可以设置任何器件。阈值校正电路21中的六个晶体管(晶体管Ti^3至Tr28)的栅极中的每一个连接到未示出的控制信号线，并且控制信号AZl至AZ6经由控制信号线被输入到晶体管Ta3至 Tr28的栅极。操作接下来，将描述本实施例中的缓冲器电路1的操作。以下，主要将描述的缓冲器电路1中的阈值校正(Vth抵消)。图2和3示出了缓冲器电路1的操作的示例。图2示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图3示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。 假定如图2中的(A)所示，高电压线Lh的电压在操作期间具有恒定值(Vdd)。Vss被输入到缓冲器电路1的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vdd，并且晶体管Tr21被关断。此时，控制信号AZl至kTi都是Vss，晶体管 Tr23和Τι·24被关断，并且晶体管Τι·25被接通。接下来，控制信号AZl和kTi变成Vdd(T2)，晶体管T1^3被接通，并且晶体管1^5被关断。结果，连接点B处的电压变成Vss。然后，控制信号AZl变成Vss (T3)，晶体管Ti^3被关断，控制信号AZ2达到略大于Vdd的电压值(T4)，并且晶体管Tr24和Tr21被接通。电流在晶体管Tr24和Tr21中流动，并且连接点B处的电压逐渐上升。当连接点B处的电压变成Vdd+Vthl时，晶体管扑21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl 相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下， 也会根据到缓冲器电路1的输入端IN的Vss的输入脉冲从缓冲器电路1的输出端OUT准确地输出宽度没有变动的Vss的输出脉冲。因此，在缓冲器电路1的输出电压的从Vdd到Vss的下降定时和从Vss到Vdd的上升定时都可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。假定如图3中的㈧所示，高电压线Lh的电压在操作期间具有恒定值(Vdd)。Vdd被输入到缓冲器电路1的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ4是Vdd，并且控制信号 AZ5和AZ6都是Vss。因此，晶体管Tr26、Tr27和11 被关断。接下来，控制信号AZ4变成Vss， 另外，控制信号AZ6变成Vdd (T2)，并且晶体管Tr26和Ti^8被接通。结果，连接点C处的电压变成Vdd。随后，控制信号AZ4变成Vdd(T3)，晶体管Tr26被关断，控制信号AZ5达到略大于 Vdd的电压值(T4)，并且晶体管Τι·27和Ti^2被接通。电流在晶体管Tr27和Ti^2中流动，并且连接点C处的电压逐渐降低。当连接点C处的电压变成Vss+Vth2时，晶体管1^2被关断。它将连接点C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在vss+vth2。换言之，通过执行这一系列操作，对于晶体管Ta2的栅极，晶体管TA2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈
9值电压Vth2变动的情况下，也会根据到缓冲器电路1的输入端IN的Vdd的输入脉冲从缓冲器电路1的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路1的输出电压的从Vss到Vdd的上升定时和从Vdd到Vss的下降定时都可以减小变动。如上所述，在本实施例的缓冲器电路1中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路1的输出电压的下降定时和缓冲器电路1的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路1应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路1的输出电压的脉冲宽度来规定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。对第一实施例的修改虽然在前述实施例中晶体管Tr23、Tr24和Tr27是η沟道型的MOS晶体管并且晶体管Trai是P沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图4 所示，晶体管扑23、Tr24和Tr27可以是ρ沟道型的MOS晶体管，而晶体管Tr26可以是η沟道型的MOS晶体管。在此情况下，例如，如图5和6所示，控制信号ΑΖ1、ΑΖ2、ΑΖ4和ΑΖ5的信号波形是通过反转图2和3所示的控制信号ΑΖ1、ΑΖ2、ΑΖ4和ΑΖ5的信号波形来获得的。第二实施例接下来，将描述根据本发明第二实施例的缓冲器电路2(驱动电路)。图7示出了缓冲器电路2的总体配置的示例。与缓冲器电路1 一样，缓冲器电路2从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路2具有反相器电路10 (输入侧反相器电路)和反相器电路30 (输出侧反相器电路)。反相器电路30输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和30相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路30相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路30的输出端对应于缓冲器电路2的输出端OUT。反相器电路10的输出端(与图7中的A相对应的部分) 连接到反相器电路30的输入端，并且缓冲器电路2被构造成使得反相器电路10的输出被输入到反相器电路30。反相器电路30具有如下电路配置其中，取代先前实施例的反相器电路20中的阈值校正电路21设置了阈值校正电路31。阈值校正电路31具有通过从先前实施例的阈值校正电路21中去除晶体管1^3和Trai而获得的电路配置。在阈值校正电路31中，晶体管 Tr24是第二导电类型的MOS晶体管，例如ρ沟道型的MOS晶体管。反相器电路30具有取代高电压线Lh的、相互独立的高电压线Lm和Lh2，并且具有取代低电压线k的、相互独立的低电压线Lu和k。高电压线Lhi用于反相器电路10并且连接到晶体管Tr11的源极或漏极中没有连接到连接点A的那个。低电压线Lu用于反相器电路10并且连接到晶体管Tr12的源极或漏极中没有连接到连接点A的那个。高电压线Lh2 用于反相器电路30并且连接到晶体管Tr21的源极或漏极中没有连接到连接点D的那个。低电压线I^2用于反相器电路30并且连接到晶体管Ti^2的源极或漏极中没有连接到连接点的那个。操作接下来，将描述本实施例中的缓冲器电路2的操作。以下，主要将描述的缓冲器电路2中的阈值校正(Vth抵消)。图8和9示出了缓冲器电路2的操作的示例。图8示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图9示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。 本实施例与第一实施例相比的一个很大不同点在于，如图8中的(A)所示，在预定的定时从 Vdd下降到Vss的脉冲信号被施加到高电压线LH2。Vss被输入到缓冲器电路2的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成vdd，并且晶体管Tr21被关断。此时，控制信号AZ2是Vdd，并且控制信号 AD是Vss。相应地，晶体管1^4被关断，并且晶体管Ti^5被接通。接下来，高电压线Lh2的电压从Vdd下降到Vss (T2)，此后，控制信号AZ2变成Vss (T3)，并且晶体管TrM被接通。结果，连接点B处的电压变成Vss。然后，控制信号ΚΙ 变成Vdd(T4)，晶体管Ti^5被关断，并且此后， 高电压线Lh2的电压从Vss上升到Vdd(T5)。结果，电流在晶体管1^4和Tr21中流动。当连接点B处的电压逐渐上升并且变成Vdd+Vthl时，晶体管Tr21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl 相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下， 也会根据到缓冲器电路2的输入端IN的Vss的输入脉冲从缓冲器电路2的输出端OUT准确地输出宽度没有任何变动的Vss的输出脉冲。因此，在缓冲器电路2的输出电压的从Vdd到 Vss的下降定时和从Vss到Vdd的上升定时都可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。本实施例与第一实施例相比的一个很大不同点在于，如图9中的(A)所示，在预定的定时从Vss上升到Vdd的脉冲信号被施加到低电压线k。Vdd被输入到缓冲器电路2的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ5是Vss，并且控制信号 AZ6是Vdd。因此，晶体管Tr27被关断，并且晶体管Ti^8被接通。接下来，低电压线L12的电压从Vss上升到Vdd(T2)，此后，控制信号AZ5变成Vdd (T3)，并且晶体管Tr27被接通。结果，连接点C处的电压变成Vdd。随后，控制信号AZ6变成Vss(T4)，晶体管Ti^8被关断，并且此后， 低电压线K2的电压从Vdd下降到Vss(T5)。电流在晶体管Tr27和Ti^2中流动，并且连接点C 处的电压逐渐降低。当连接点C处的电压变成Vss+Vth2时，晶体管1^2被关断。它将连接点 C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在Vss+Vth2。换言之，通过执行这一系列操作，对于晶体管Ta2的栅极，晶体管Ta2的阈值电压Vth2或者与晶体管Tr22 的阈值电压Vth2相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈值电压Vth2 变动的情况下，也会根据到缓冲器电路2的输入端IN的Vdd的输入脉冲从缓冲器电路2的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路2的输出电压的从Vss到Vdd的上升定时和从Vdd到Vss的下降定时都可以减小变动。
如上所述，在本实施例的缓冲器电路2中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路2的输出电压的下降定时和缓冲器电路2的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路2应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路2的输出电压的脉冲宽度来规定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。对第二实施例的修改虽然在第二实施例中晶体管TrM是ρ沟道型的MOS晶体管并且晶体管Tr27是η沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图10所示，晶体管 Tr24可以是η沟道型的MOS晶体管，而晶体管Tiv可以是ρ沟道型的MOS晶体管。在此情况下，例如，如图11和12所示，控制信号ΑΖ2和ΑΖ5的信号波形是通过反转图8和9所示的控制信号ΑΖ2和ΑΖ5的信号波形来获得的。第三实施例接下来，将描述根据本发明第三实施例的缓冲器电路3 (驱动电路)。图13示出了缓冲器电路3的总体配置的示例。与缓冲器电路1 一样，缓冲器电路3从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路3具有反相器电路10 (输入侧反相器电路)和反相器电路40 (输出侧反相器电路)。反相器电路40输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和40相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路40相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路40的输出端对应于缓冲器电路3的输出端OUT。反相器电路10的输出端(与图13中的A相对应的部分) 连接到反相器电路40的输入端，并且缓冲器电路3被构造成使得反相器电路10的输出被输入到反相器电路40。反相器电路40具有如下电路配置其中，取代第二实施例的反相器电路30中的阈值校正电路31设置了阈值校正电路41。阈值校正电路41具有通过从第二实施例的阈值校正电路31中去除晶体管TrM和Ti^8而获得的电路配置。操作接下来，将描述本实施例中的缓冲器电路3的操作。以下，主要将描述缓冲器电路 3中的阈值校正(Vth抵消)。图14和15示出了缓冲器电路3的操作的示例。图14示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图15示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。在本实施例中，与第二实施例类似，如图14中的(A)所示，在预定的定时从Vdd下降到 Vss的脉冲信号被施加到高电压线LH2。Vss被输入到缓冲器电路3的输入端IN(T1)。连接点A(反相器电路10的输出端)处的电压于是变成Vdd，并且晶体管Tr21被关断。此时，控制信号AZ2是Vdd，并且晶体管Tr24 相应地被关断。接下来，高电压线Lh2的电压从Vdd下降到Vss (T2),此后，控制信号AZ2变成 Vdd(T3),并且晶体管1^4被接通。结果，连接点B处的电压变成Vss。然后，控制信号AZ2变成Vss(T4)，晶体管TrM被关断，并且此后，Vdd被输入到输入端IN(T5)。结果，连接点A处的电压变成Vss，并且晶体管Tr21被接通。此时，连接点B处的电压由于经由电容性元件C21的耦合而降低到2VSS-Vdd。随后，控制信号AZ2再次变成Vdd(T6),并且晶体管1^4被接通。电流在晶体管TrM和Tr21中流动。当连接点B处的电压逐渐上升并且变成Vdd+Vthl时，晶体管 Tr21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下，也会根据到缓冲器电路3的输入端IN的Vss的输入脉冲从缓冲器电路3的输出端OUT准确地输出宽度没有任何变动的Vss的输出脉冲。因此，在缓冲器电路3的输出电压的从Vss到Vdd的上升定时可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。在本实施例中，与第二实施例类似，如图15中的(A)所示，在预定的定时从Vss上升到 Vdd的脉冲信号被施加到低电压线k。Vdd被输入到缓冲器电路3的输入端IN(T1)。连接点A处的电压变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ5是Vss，并且晶体管扑27相应地被关断。接下来，低电压线Ll2的电压从Vss上升到Vdd (T2)，此后，控制信号AZ5变成Vss (T3)，并且晶体管Tr27被接通。 结果，连接点C处的电压变成Vdd。随后，控制信号AZ5变成Vdd (T4)，晶体管Tr27被关断，并且Vss被输入到输入端IN(T5)。结果，连接点A处的电压变成Vdd，并且晶体管Tr22被接通。 此时，连接点C处的电压由于经由电容性元件C22的耦合而上升到2Vdd-Vss。随后，控制信号 AZ5再次变成Vss(T6)，并且晶体管Tr27被接通。电流在晶体管Tr27和Ti^2中流动。当连接点C处的电压逐渐上升并且变成Vss+Vth2时，晶体管Ti^2被关断。它将连接点C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在Vss+Vth2。换言之，通过执行这一系列操作，对于晶体管TA2的栅极，晶体管TA2的阈值电压Vth2或者与晶体管TA2的阈值电压Vth2 相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈值电压Vth2变动的情况下， 也会根据到缓冲器电路3的输入端IN的Vdd的输入脉冲从缓冲器电路3的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路3的输出电压的从Vdd到 Vss的下降定时可以减小变动。如上所述，在本实施例的缓冲器电路3中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路3的输出电压的下降定时和缓冲器电路3的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路3应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路3的输出电压的脉冲宽度来指定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。
对第三实施例的修改虽然在第三实施例中晶体管TrM是η沟道型的MOS晶体管并且晶体管Tr27是ρ沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图16所示，晶体管 Tr24可以是ρ沟道型的MOS晶体管，而晶体管Τι·27可以是η沟道型的MOS晶体管。在此情况下，例如，如图17和18所示，控制信号ΑΖ2和ΑΖ5的信号波形是通过反转图14和15所示的控制信号ΑΖ2和ΑΖ5的信号波形来获得的。应用示例图19示出了显示装置100的生成配置的示例，作为根据实施例的缓冲器电路1至 3的应用示例。显示装置100例如具有显示面板110 (显示部)和驱动电路120 (驱动部)。显示面板110显示面板110具有显示区域110Α，其中二维地布置了不同发光颜色的三种有机EL 元件111R、11IG和111Β。显示区域1IOA是用于通过利用从有机EL元件111R、11IG和11IB 发出的光来显示视频图像的区域。有机EL元件IllR是发出红光的有机EL元件，有机EL 元件IllG是发出绿光的有机EL元件，并且有机EL元件IllB是发出蓝光的有机EL元件。 以下，作为有机EL元件111R、11IG和11IB的统称，将适当地使用有机EL元件111。显示区域IlOA图20示出了显示区域IlOA的电路配置的示例以及稍后将描述的写入线驱动电路 124的示例。在显示区域IlOA中，以与有机EL元件111成对的方式二维地布置了多个像素电路112。在本应用示例中，一对有机EL元件111和像素电路112形成一个像素113。更具体而言，如图19所示，有机EL元件IllR和像素电路112的一对形成一个红色像素113R， 有机EL元件IllG和像素电路112的一对形成一个绿色像素113G，并且有机EL元件IllB 和像素电路112的一对形成一个蓝色像素113Β。另外，相邻的三个像素113R、113G和11 形成一个显示像素114。每个像素电路112例如包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr1，用于向驱动晶体管Tr1施加信号线DTL的电压的写入晶体管Tr2,以及保持电容器 Cs,并且具有2TrlC的电路配置。驱动晶体管Tr1和写入晶体管Tr2例如是η沟道MOS型的薄膜晶体管(TFT)。驱动晶体管Tr1或写入晶体管Tr2例如可以是ρ沟道MOS型的TFT。在显示区域1IOA中，按行布置了多条写入线WSL (扫描线)，并且按列布置了多条信号线DTL。另外，在显示区域IlOA中，沿着写入线WSL按行布置了多条电源线PSL(被提供以电源电压的构件)。在信号线DTL与写入线WSL的一个交点附近设置一个有机EL元件111。每条信号线DTL连接到稍后将描述的信号线驱动电路123的输出端(未示出)和写入晶体管Tr2的漏电极或源电极(未示出)。每条写入线WSL连接到稍后将描述的写入线驱动电路124的输出端(未示出)和写入晶体管Tr2的栅电极(未示出)。每条电源线 PSL连接到稍后将描述的电源线驱动电路125的输出端(未示出)和驱动晶体管Tr1的漏电极或源电极(未示出)。写入晶体管Tr2的漏电极或源电极(未示出)中未连接到信号线DTL的那个连接到驱动晶体管Tr1的栅电极(未示出)和保持电容器Cs的一端。驱动晶体管Tr1的漏电极或源电极(未示出)中未连接到电源线PSL的那个和保持电容器Cs的另一端连接到有机EL元件111的阳电极(未示出)。有机EL元件111的阴电极(未示出) 例如连接到地线GND。
14
驱动电路120现在将参考图19和20来描述驱动电路120中的电路。驱动电路120具有定时生成电路121、视频信号处理电路122、信号线驱动电路123、写入线驱动电路IM和电源线驱动电路125。定时生成电路121执行控制以使得视频信号处理电路122、信号线驱动电路123、 写入线驱动电路1 和电源线驱动电路125相互连动地工作。定时生成电路121例如根据从外界输入的同步信号120B(与之相同步地)向上述电路输出控制信号121A。视频信号处理电路122对从外界输入的视频信号120A执行预定的校正并且将经校正的视频信号122A输出到信号线驱动电路123。预定校正的示例包括伽马校正和过驱动校正。信号线驱动电路123根据控制信号121A的输入(与之相同步地)把从视频信号处理电路122输入的视频信号122A (信号电压Vsig)施加到信号线DTL，从而将数据写入到要选择的像素113。写入指的是向驱动晶体管Tr1的栅极施加预定的电压。信号线驱动电路123例如包括移位寄存器(未示出)，并且与每一列像素113相对应地逐级地具有缓冲器电路(未示出)。信号线驱动电路123根据控制信号121A的输入(与之相同步地)向信号线DTL输出两种电压(V。fs*Vsig)。具体而言，信号线驱动电路 123经由连接到像素113的信号线DTL顺次地向被写入线驱动电路124选择的像素113提供两种电压(v。fjnvsig)。偏移电压V。fs具有低于有机EL元件111的阈值电压Vel的电压值。信号电压Vsig 具有对应于视频信号122A的电压值。信号电压Vsig的最小电压具有低于偏移电压V-的电压值，并且信号电压Vsig的最大电压具有高于偏移电压V。fs的电压值。写入线驱动电路IM例如包括移位寄存器(未示出)，并且与每一行像素113相对应地逐级地具有缓冲器电路1、2或3。写入线驱动电路IM根据控制信号121A的输入(与之相同步地)向写入线WSL输出两种电压(Vd(^PVss)。具体而言，写入线驱动电路1 经由连接到像素113的写入线WSL向要驱动的像素113提供两种电压(Vdt^PVss)以控制写入晶体管Tr2。电压Vdd具有等于或大于写入晶体管Tr2的导通状态电压的值。Vdd是在稍后将描述的光灭或阈值校正时从写入线驱动电路IM输出的电压的值。Vss具有低于写入晶体管 Tr2的通导状态电压并且低于Vdd的值。电源线驱动电路125例如包括移位寄存器(未示出)，并且与每一行像素113相对应地逐级地具有缓冲器电路(未示出)。电源线驱动电路125根据控制信号121A的输入 (与之相同步地)输出两种电压(V。。H和V。J。具体而言，电源线驱动电路125经由连接到像素113的电源线PSL向要驱动的像素113提供两种电压(V。。H和V。J，以控制有机EL元件111的发光和光灭。电压Nccl具有低于通过将有机EL元件111的阈值电压Vel与有机EL元件111的阴极的电压v。a相加而获得的电压(vel+vj的值。v。。H具有等于或大于电压(vel+vj的值。接下来，将描述本应用示例的显示装置100的操作(从光灭到光亮的操作)的示例。在本应用示例中，执行对阈值电压Vth和迁移率μ的波动进行校正的操作以便即使在驱动晶体管Tr1的阈值电压Vth或迁移率μ随着时间而变化时也维持有机EL元件111的发光亮度恒定，不受该波动的影响。图21示出了施加到像素电路112的电压的波形的示例和驱动晶体管Tr1的栅极电压Vg和源极电压Vs的变化的示例。图21中的㈧示出了信号电压Vsig和偏移电压V。fs 被施加到信号线DTL的状态。图21中的⑶示出了用于接通驱动晶体管Tr1的电压Vdd和用于关断驱动晶体管Tr1的电压Vss被施加到写入线WSL的状态。图21中的(C)示出了电压V。。H和电压ν。Λ被施加到电源线PSL的状态。另外，图21中的⑶和(E)示出了驱动晶体管Tr1的栅极电压Vg和源极电压Vs根据对电源线PSL、信号线DTL和写入线WSL的电压施加而随着时间变化的状态。Vth校正准备时段首先，准备Vth校正。具体而言，当写入线WSL的电压是V。ff，信号线DTL的电压是 Vsig，并且电源线PSL的电压是Vccll时(S卩，当有机EL元件111发光时)，电源线驱动电路 125使电源线PSL中的电压从V。。H降低到Vecl(T1)。相应地，源极电压Vs变成Veci,并且有机 EL元件111被关断。接下来，信号线驱动电路123将信号线DTL的电压从Vsig切换到V。fs， 并且在电源线PSL的电压是Vccll期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n。结果，栅极电压\降低到V。fs。在电源线驱动电路125和信号线驱动电路123中， 施加到电源线PSL和信号线DTL的电压(Vecl和V。fs)被设定成使得栅极-源极电压Vgs (= Vofs-VccL)变得大于驱动晶体管Tr1的阈值电压Vth。第一 Vth校正时段接下来，执行Vth校正。具体而言，在信号线DTL的电压是V。fs的时段期间，电源线驱动电路125使电源线PSL的电压从Nccl提高到Vcxh(T2)。电流Ids在驱动晶体管Tr1的漏极和源极之间流动并且源极电压Vs上升。此后，在信号线驱动电路123将信号线DTL的电压从V。fs切换到Vsig之前，写入线驱动电路124使写入线WSL的电压从V。n降低到Vrff(T3)。 这使得驱动晶体管Tr1的栅极浮动，并且Vth校正停止。第一 Vth校正中止时段在Vth校正中止的时段期间，例如，在与经历Vth校正的行(像素)不同的行(像素)中，信号线DTL的电压被采样。此时，由于在经历Vth校正的行(像素)中源极电压Vs 低于V。fs_Vth，所以在Vth校正中止时段中，在经历Vth校正的行(像素)中电流Ids也在驱动晶体管M的漏极和源极之间流动，源极电压Vs提高，并且栅极电压Vg由于保持电容器Cs的耦合也提高。第二 Vth校正时段接下来，再次执行Vth校正。具体而言，在信号线DTL的电压是V。fs并且有可能进行Vth校正的时段期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n并且驱动晶体管Tr1的栅极被设定到Vrfs(T4)。在源极电压Vs低于V。fs-Vth的情况下(在Vth校正尚未完成的情况下)，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，直到驱动晶体管 1^截止为止(直到栅极-源极电压Vgs变成Vth为止)。此后，在信号线驱动电路123将信号线DTL的电压从V。fs切换到Vsig之前，写入线驱动电路124使写入线WSL的电压从V。n降低到V。ff(T5)。由于驱动晶体管Tr1的栅极浮动，所以无论信号线DTL的电压的大小如何，栅极-源极电压Vgs都被维持恒定。在Vth校正时段中，在保持电容器Cs被充电到Vth并且栅极-源极电压Vgs变成Vth的情况下，驱动电路120完成Vth校正。然而，在栅极-源极电压Vgs未达到Vth的情况下，驱动电路120反复地执行Vth校正和Vth校正中止，直到栅极-源极电压Vgs达到Vth为止。写入/μ校正时段在Vth校正中止时段完成之后，执行写入和μ校正。具体而言，在信号线DTL的电压为Vsig的时段期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n(T6)并且将驱动晶体管Tr1的栅极连接到信号线DTL。相应地，驱动晶体管Tr1的栅极电压Vg变得等于信号线DTL的电压Vsig。在这个阶段，有机EL元件111的阳极电压仍小于有机EL元件 111的阈值电压Vel，并且有机EL元件111关断。因此，电流Ids在有机EL元件111中的器件电容器(未示出)中流动，并且该器件电容器被充电。从而，源极电压Vs上升AVx，并且最终栅极-源极电压Vgs变成Vsig+Vth-AVx。这样，在写入的同时执行了 μ校正。驱动晶体管Tr1的迁移率μ越高，Δνχ就变得越大。因此，通过在发光前将栅极-源极电压Vgs设定到小AVx，逐个像素113地去除了迁移率μ的变动。发光时段最后，写入线驱动电路124使写入线WSL的电压从V。n降低到V。ff (T8)。驱动晶体管Tr1的栅极变成浮动，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，并且源极电压Vs 上升。结果，等于或高于阈值电压Vel的电压被施加到有机EL元件111，并且有机EL元件 111以期望的亮度发光。在本应用示例的显示装置100中，如上所述，每个像素113中的像素电路112被如上所述地加以通/断控制，驱动电流被注入到每个像素113中的有机EL元件111中，空穴和电子再结合，从而发生发光。所生成的光被取到外部。结果，在显示面板110中的显示区域IlOA中显示了图像。过去，在有源矩阵型的显示装置中，扫描电路中的缓冲器电路通常是通过如图23 所示串联连接两个反相器电路210和220来构成的。然而，在缓冲器电路200中，例如，如图M所示，当ρ沟道型的MOS晶体管的阈值电压Vthl变动Δ Vthl时，输出OUT的电压Vout的上升定时偏移Δ、。在缓冲器电路200中，例如，如图对所示，当η沟道型的MOS晶体管的阈值电压Vth2变动Δ Vth2时，输出OUT的电压V-的下降定时偏移At2。因此，例如，在输出 OUT的电压V。ut的上升定时和下降定时变动并且迁移率校正时段Δ T变动At1+At2时，例如，如图25所示，发光时的电流Ids变动AIds，并且该变动变成了亮度的变动。另一方面，在本应用示例中，根据前述实施例的缓冲器电路1至3中的任何一个被用在写入线驱动电路124的输出级。因此，迁移率校正时段由缓冲器电路1至3中每一个的输出电压的脉冲宽度指定，从而发光时在有机EL元件111中流动的电流Ids的变动得以减小，并且亮度的均一性得以改善。虽然已经利用实施例和应用示例来描述了本发明，但是本发明并不限于前述实施例等等，而是可以被进行各种修改。例如，在该应用示例中，根据实施例的缓冲器电路1至3中的任何一个被用于写入线驱动电路124的输出级。缓冲器电路1至3可被用于电源线驱动电路125的输出级而不是写入线驱动电路124的输出级，或者可被用于写入线驱动电路124的输出级和电源线驱动电路125的输出级两者。在前述实施例等等中，只要阈值校正操作之前写入晶体管Ti^2的栅极电压低于Vdd+Vthl并且阈值校正操作之前晶体管Tr21的栅极电压高于Vss+Vth2就足够了。因此，在设定阈值校正操作前晶体管Ti^2的栅极电压时，可以使用除高电压线1^和Lh2以外的电压线。 在设定阈值校正操作前晶体管Tr21的栅极电压时，可以使用除低电压线k和I^2以外的电压线。由于晶体管Tr21和Ti^2中每一个的栅极电压分别被电容性元件C21和C22保持，所以在该应用示例中，缓冲器电路1至3上的阈值校正操作可以每场执行一次或者每几场执行一次。在每几场执行一次缓冲器电路1至3的阈值校正操作的情况下，阈值校正操作的次数可得以减少，从而功耗可得以降低。在前述实施例等等中，执行阈值校正操作直到晶体管Tr21和Ti^2中每一个的栅极电压变得稳定为止。然而，阈值校正操作可在晶体管Tr21和TA2中每一个的栅极电压变得稳定之前被停止。例如，在晶体管Tr21的阈值校正操作期间，晶体管Tr21的迁移率μ越高， 晶体管Tr21的栅极电压就变得越低，而晶体管Tr21的迁移率μ越低，晶体管Tr21的栅极电压就变得越高。当阈值校正操作在这个时间点停止时，晶体管Tr21的迁移率μ越高，晶体管Tr21的栅极-源极电压Vgs就变得越窄，而晶体管Tr21的迁移率μ越低，晶体管Tr21的栅极-源极电压Vgs就变得越宽。换言之，通过在中途结束阈值校正操作，晶体管Tr21的迁移率μ被校正。晶体管TA2类似于晶体管Tr21。因此，可在中途结束阈值校正操作，并且可校正晶体管Tr21和TA2的迁移率μ。本申请包含与2010年3月23日向日本专利局提交的日本优先权专利申请JP 2010-066383中公开的主题相关的主题，这里通过引用将该申请的全部内容并入。本领域的技术人员应当理解，取决于设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要它们处于权利要求或其等同物的范围之内即可。
权利要求
1.一种驱动电路，包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路，其中，所述输出侧反相器电路包括第一晶体管，其漏极连接到所述高电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；第二晶体管，其漏极连接到所述低电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；以及校正电路，其对所述第一晶体管和第二晶体管中每一个的栅极电压进行校正。
2.根据权利要求1所述的驱动电路，其中，所述校正电路对于所述第一晶体管的栅极将所述第一晶体管的阈值电压或与所述第一晶体管的阈值电压相对应的电压设定为对所述第一晶体管的偏移电压，并且对于所述第二晶体管的栅极将所述第二晶体管的阈值电压或与所述第二晶体管的阈值电压相对应的电压设定为对所述第二晶体管的偏移电压。
3.根据权利要求2所述的驱动电路，其中，所述校正电路包括第三晶体管，其源极或漏极连接到所述第一晶体管的栅极侧并且其源极或漏极中未连接到所述第一晶体管的栅极侧的那个连接到所述第一晶体管的源极侧；以及第一电容性元件，其一端连接到所述第一晶体管的栅极侧并且其另一端连接到所述输出侧反相器电路的输入侧。
4.根据权利要求3所述的驱动电路，其中，所述校正电路还包括第四晶体管，该第四晶体管的源极或漏极连接到所述第一晶体管的源极侧并且该第四晶体管的源极或漏极中未连接到所述第一晶体管的源极侧的那个连接到所述输出侧反相器电路的输出侧。
5.根据权利要求4所述的驱动电路，其中，所述校正电路还包括第五晶体管，该第五晶体管的源极或漏极连接到所述第一晶体管的栅极侧并且该第五晶体管的源极或漏极中未连接到所述第一晶体管的栅极侧的那个连接到所述第二晶体管的漏极侧。
6.根据权利要求2所述的驱动电路，其中，所述校正电路还包括第六晶体管，其源极或漏极连接到所述第二晶体管的栅极侧并且其源极或漏极中未连接到所述第二晶体管的栅极侧的那个连接到所述第二晶体管的源极侧；以及第二电容性元件，其一端连接到所述第二晶体管的栅极侧并且其另一端连接到所述输出侧反相器电路的输入侧。
7.根据权利要求6所述的驱动电路，其中，所述校正电路还包括第七晶体管，该第七晶体管的源极或漏极连接到所述第二晶体管的源极侧并且该第七晶体管的源极或漏极中未连接到所述第二晶体管的源极侧的那个连接所述输出侧反相器电路的输出侧。
8.根据权利要求7所述的驱动电路，其中，所述校正电路还包括第八晶体管，该第八晶体管的源极或漏极连接到所述第二晶体管的栅极侧并且该第八晶体管的源极或漏极中未连接到所述第二晶体管的栅极侧的那个连接到所述第一晶体管的漏极侧。
9.一种显示装置，包括显示部，包括行状布置的多条扫描线、列状布置的多条信号线以及以矩阵形式布置的多个像素；以及用于驱动各像素的驱动部，其中，所述驱动部具有以一一对应方式为所述扫描线设置的多个驱动电路， 所述驱动电路具有相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路，并且所述输出侧反相器电路包括第一晶体管，其漏极连接到所述高电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；第二晶体管，其漏极连接到所述低电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；以及校正电路，其对所述第一晶体管和第二晶体管中每一个的栅极电压进行校正。
全文摘要
本发明提供了驱动电路和显示装置。本发明提供了在输出电压的下降定时和上升定时两者都实现减小的变动的驱动电路和显示装置。驱动电路包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括第一晶体管，其漏极连接到高电压线一侧并且源极连接到输出侧反相器电路的输出侧；第二晶体管，其漏极连接到低电压线一侧并且源极连接到输出侧反相器电路的输出侧；以及校正电路，其对第一和第二晶体管中第一个的栅极电压进行校正。
文档编号G09G3/32GK102201197SQ201110065729
公开日2011年9月28日 申请日期2011年3月16日 优先权日2010年3月23日
发明者尾本启介 申请人:索尼公司
技术领域：
本发明涉及适合应用于使用例如有机EL(电致发光)元件的显示装置的驱动电路。更具体而言，本发明涉及具有该驱动电路的显示装置。
背景技术：
近年来，在用于显示图像的显示装置的领域中，使用例如有机EL元件之类的发光亮度根据流动的电流的值而变化的电流驱动型光学元件作为像素的发光元件的显示装置正被开发和商业化。有机EL元件是与液晶元件等等不同的自发光元件。因此，在使用有机 EL元件的显示装置(有机EL显示装置)中，通过控制在有机EL元件中流动的电流的值，来获得颜色的色调。与液晶显示器一样，有机EL显示装置具有以下驱动方法简单(无源)矩阵方法， 以及有源矩阵方法。前一种方法虽然结构简单，但却有难以实现大尺寸和高清晰度显示装置的缺点。因此，目前，有源矩阵方法正被积极地开发。在该方法中，在为每个像素布置的发光元件中流动的电流由驱动晶体管控制。在驱动晶体管中，存在这样的情况，即阈值电压Vth和迁移率μ随着时间而变化， 或者在像素之间由于制造工艺的变动而有所不同。在阈值电压Vth或迁移率μ在像素之间有所不同的情况下，在驱动晶体管中流动的电流的值在像素之间有所不同。因此，即使当相同的电压被施加到驱动晶体管的栅极时，有机EL元件的发光亮度也有所不同，并且屏幕的均一性恶化。因此，开发了具有对阈值电压Vth或迁移率μ的波动进行校正的功能的显示装置(例如参见日本未实审专利申请公布No. 2008-083272)。对阈值电压Vth或迁移率μ的波动的校正是由为每个像素布置的像素电路执行的。像素电路如图22所示例如包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr1，用于向驱动晶体管Tr1施加信号线DTL的电压的写入晶体管Tr2，以及保持电容器Cs， 并且具有2TrlC的电路配置。驱动晶体管Tr1和写入晶体管Tr2例如是η沟道MOS型的薄膜晶体管(TFT)。图21示出了施加到像素电路的电压的波形的示例和驱动晶体管的栅极电压和源极电压的变化的示例。图21中的㈧示出了信号电压Vsig和偏移电压八^被施加到信号线 DTL的状态。图21中的(B)示出了用于接通驱动晶体管的电压Vdd和用于关断驱动晶体管的电压Vss被施加到写入线WSL的状态。图21中的(C)示出了高电压火㈣和低电压ν。Λ被施加到电源线PSL的状态。另外，图21中的⑶和(E)示出了驱动晶体管Tr1的栅极电压 Vg和源极电压Vs根据向电源线PSL、信号线DTL和写入线WSL的电压施加而瞬时变化的状态。从图21 了解到，WS脉冲Pl在IH中被施加到写入线WSL两次，阈值校正由第一次的WS脉冲Pl执行，而迁移率校正和信号写入由第二次的WS脉冲Pl执行。换言之，在图21 中，WS脉冲Pl不仅用于信号写入，还用于驱动晶体管Tr1中的阈值校正和迁移率校正。以下，将描述驱动晶体管Tr1中的阈值校正和迁移率校正。通过施加第二次的WS脉冲P1，信号电压Vsig被施加到驱动晶体管Tr1的栅极。相应地，驱动晶体管Tr1被接通，并且电流在驱动晶体管Tr1中流动。当假定逆偏置被施加到有机EL元件111时，从驱动晶体管Tr1流出的电荷被积累在保持电容器Cs和有机EL元件111的器件电容器(未示出)中， 并且源极电压Vs上升。在驱动晶体管Tr1的迁移率较高的情况下，在驱动晶体管Tr1中流动的电流变大，从而源极电压Vs的上升加快。相反，在驱动晶体管Tr1的迁移率较低的情况下，在驱动晶体管Tr1中流动的电流变小，从而源极电压Vs的上升比驱动晶体管Tr1的迁移率较高的情况中的慢。因此，通过调整校正迁移率的时段，校正迁移率。
发明内容
在有源矩阵方法的显示装置中，用于驱动信号线的水平驱动电路和用于顺次选择像素的写入扫描电路中的每一个基本上包括移位寄存器(未示出)并且与每一列或每一行像素相对应地逐级地具有缓冲器电路。例如，扫描电路中的缓冲器电路是通过如图23所示串联连接两个反相器电路210和220构成的。在图23的缓冲器电路200中，反相器电路 210和220中的每一个具有如下电路配置p沟道型的MOS晶体管和η沟道型的MOS晶体管并联连接。缓冲器电路200被插入在被施加高电平电压的高电压线Lh和被施加低电平电压的低电压线k之间。然而，在缓冲器电路200中，例如，如图M所示，当P沟道型的MOS晶体管的阈值电压Vthl变动AVthl时，输出OUT的电压Vout的上升定时(rising timing)偏移At10在缓冲器电路200中，例如，如图M所示，当η沟道型的MOS晶体管的阈值电压Vth2变动AVth2 时，输出OUT的电压V。ut的下降定时(trailing timing)偏移At20因此，例如，在输出OUT 的电压V。ut的上升定时和下降定时变动并且迁移率校正时段Δ T变动Δ、+Δ t2时，例如，如图25所示，发光时的电流Ids变动AIds，并且有这样一个缺点，即该变动导致亮度的变动。 图25示出了迁移率校正时段Δ T与发光亮度之间的关系的示例。阈值电压Vth的变动不仅发生在显示装置的扫描电路中而且发生在其他装置中。因此，希望提供一种实现输出电压的驱动电路的下降定时和上升定时两者的变动的减小的驱动电路以及具有该驱动电路的显示装置。根据本发明实施例的驱动电路包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括第一晶体管，其漏极连接到高电压线一侧并且源极连接到输出侧反相器电路的输出侧；以及第二晶体管，其漏极连接到低电压线一侧并且源极连接到输出侧反相器电路的输出侧。该输出侧反相器电路还包括校正电路，用于对第一和第二晶体管的栅极电压进行校正。根据本发明实施例的显示装置具有包括行状布置的多条扫描线、列状布置的多条信号线和以矩阵形式布置的多个像素的显示部以及用于驱动各像素的驱动部。驱动部具有以一一对应方式为扫描线设置的多个驱动电路，并且驱动部中的每个驱动电路包括与上述驱动电路相同的组件。在本发明实施例的驱动电路和显示装置中，用于校正第一和第二晶体管的栅极电压的校正电路被装配在相互串联连接的输入侧反相器电路和输出侧反相器电路之中的输出侧反相器电路中。利用该配置，对于第一晶体管的栅极，第一晶体管的阈值电压或与第一晶体管的阈值电压相对应的电压被设定为对第一晶体管的偏移电压。对于第二晶体管的栅极，第二晶体管的阈值电压或与第二晶体管的阈值电压相对应的电压被设定为对第二晶体管的偏移电压。根据本发明实施例的驱动电路和显示装置，对于第一和第二晶体管中每一个的栅极，阈值电压或与阈值电压相对应的电压被设定为偏移电压。利用该配置，在驱动电路的输出电压的下降定时和上升定时都减小了变动。因此，例如，在有机EL显示装置中，在发光时在有机EL元件中流动的电流的变动得以减小，从而亮度的均一性得以改善。从以下描述将更充分地清楚本发明的其他和进一步目的、特征和优点。
图1是示出根据本发明第一实施例的缓冲器电路的示例的电路图。图2是示出图1中的缓冲器电路的操作的示例的波形图。图3是示出图1中的缓冲器电路的操作的另一示例的波形图。图4是示出图1中的缓冲器电路的另一示例的电路图。图5是示出图4中的缓冲器电路的操作的示例的波形图。图6是示出图4中的缓冲器电路的操作的另一示例的波形图。图7是示出根据本发明第二实施例的缓冲器电路的示例的电路图。图8是示出图7中的缓冲器电路的操作的示例的波形图。图9是示出图7中的缓冲器电路的操作的另一示例的波形图。图10是示出图7中的缓冲器电路的另一示例的电路图。图11是示出图10中的缓冲器电路的操作的示例的波形图。图12是示出图10中的缓冲器电路的操作的另一示例的波形图。图13是示出根据本发明第三实施例的缓冲器电路的示例的电路图。图14是示出图13中的缓冲器电路的操作的示例的波形图。图15是示出图13中的缓冲器电路的操作的另一示例的波形图。图16是示出图13中的缓冲器电路的另一示例的电路图。图17是示出图16中的缓冲器电路的操作的示例的波形图。图18是示出图16中的缓冲器电路的操作的另一示例的波形图。图19是作为任何实施例的缓冲器电路的应用的示例的显示装置的示意性配置图。图20是示出图19的写入线驱动电路和像素电路的示例的电路图。图21是示出图19的显示装置的操作的示例的波形图。图22是示出现有技术的显示装置中的像素电路的示例的电路图。图23是示出现有技术的缓冲器电路的示例的电路图。图M是示出图23的缓冲器电路的操作的示例的波形图。图25是示出迁移率校正时间与显示亮度之间的关系的示例的关系图。
具体实施例方式下面，将参考附图详细描述本发明的实现方式。将按以下顺序给出描述。1.第一实施例(图1至6)
2.第二实施例(图7至12)3.第三实施例(图13至18)4.应用示例(图19至21)5.对现有技术的描述(图21至25)第一实施例配置图1示出了根据本发明第一实施例的缓冲器电路1(驱动电路)的总体配置的示例。缓冲器电路1从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路1具有反相器电路10 (输入侧反相器电路)和反相器电路20 (输出侧反相器电路)。反相器电路10和20输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和20相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路10相对于反相器电路20而言被布置在输入端IN —侧，并且反相器电路10的输入端对应于缓冲器电路1的输入端IN。另一方面，反相器电路20相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路20的输出端对应于缓冲器电路1的输出端OUT。 反相器电路10的输出端(与图1中的A相对应的部分)连接到反相器电路20的输入端， 并且缓冲器电路1被构造成使得反相器电路10的输出被输入到反相器电路20。反相器电路10具有第一导电类型的晶体管Tr11和第二导电类型的晶体管Tr12。晶体管Tr11例如是ρ沟道型的MOS (金属氧化物半导体)晶体管，而晶体管Tr12例如是η沟道型的MOS晶体管。晶体管Tr11和Tr12相互并联连接。具体而言，晶体管Tr11的栅极和晶体管Tr12的栅极相互连接。另外，晶体管Tr11W源极或漏极与晶体管Tr12的源极或漏极相互连接。晶体管Tr11的栅极和晶体管Tr12的连接到反相器电路10的输入端(缓冲器电路1的输入端 IN)。晶体管Tr11的源极或漏极与晶体管Tr12的源极或漏极之间的连接点A连接到反相器电路10的输出端。晶体管Tr11的源极或漏极中未连接到晶体管Tr12的那个连接到高电压线Lh。另一方面，晶体管Tr12的源极或漏极中未连接到晶体管Tr11的那个连接到低电压线
在反相器电路10中，在晶体管Tr11与Tr12之间、晶体管Tr11与高电压线Lh之间以及晶体管Tr12与低电压线k之间可以设置任何器件。反相器电路20具有第一导电类型的晶体管Tr21 (第一晶体管)和第二导电类型的晶体管Τι·22 (第二晶体管)。晶体管Tr21例如是ρ沟道型的MOS (金属氧化物半导体)晶体管，而晶体管Ti^2例如是η沟道型的MOS晶体管。与晶体管Tr11和Tr12 —样，晶体管Tr21和IY22相互并联连接。具体而言，晶体管 Tr21的栅极和晶体管Ti^2的栅极经由稍后将描述的阈值校正电路21的电容性元件C21和C22 相互连接。晶体管Tr21的栅极经由电容性元件C21连接到反相器电路20的输入端。晶体管TA2的栅极经由电容性元件C22连接到反相器电路20的输入端。另外，晶体管Tr21的源极或漏极和晶体管TA2的源极或漏极经由稍后将描述的阈值校正电路21的晶体管TrM和 Tr28相互连接。晶体管Tr21的源极或漏极经由晶体管TrM连接到反相器电路20的输出端 (缓冲器电路1的输出端OUT)。另一方面，晶体管Ti^2的源极或漏极经由晶体管Tr28连接到反相器电路20的输出端(缓冲器电路1的输出端OUT)。晶体管Tr21的源极或漏极中没有连接到晶体管TrM的那个连接到高电压线Lh。晶体管Ti^2的源极或漏极中没有连接到晶体管Ti^8的那个连接到低电压线K。在反相器电路20中，在晶体管Tr21与Ti^22之间、晶体管Tr21与高电压线Lh之间以及晶体管Ti^2与低电压线k之间可以设置任何器件。反相器电路20还包括阈值校正电路21 (校正电路)，用于对晶体管Tr21和Ti^2中每一个的栅极电压Vg(未示出)进行校正。具体而言，对于晶体管Tr21的栅极，阈值校正电路21设定晶体管Tr21的阈值电压Vthl (未示出)或者与晶体管Tr21的阈值电压Vthl相对应的电压作为偏移电压。而且，对于晶体管Τι·22的栅极，阈值校正电路21设定晶体管Ti^2的阈值电压Vth2(未示出)或者与晶体管Ti^2的阈值电压Vth2相对应的电压作为偏移电压。阈值校正电路21具有第二导电类型的晶体管Tr23(第三晶体管)、第二导电类型的晶体管Tr24(第四晶体管)、第一导电类型的晶体管Tr25(第五晶体管)以及电容性元件 C21 (第一电容性元件)。晶体管Τι·23和Ti^4例如是η沟道型的MOS晶体管，而晶体管TrM例如是P沟道型的MOS晶体管。晶体管Ti^3的源极或漏极连接到晶体管TrM的源极或漏极和电容性元件C21。晶体管Ti^3的源极或漏极、晶体管Ti^4的源极或漏极和电容性元件C21相互连接的连接点B连接到晶体管Tr21的栅极。电容性元件C21被插入在晶体管Tr21的栅极(或者说连接点B)与反相器电路20的输入端之间。晶体管Ti^3的源极或漏极中未连接到连接点B的那个连接到低电压线‘晶体管的源极或漏极中未连接到连接点B的那个连接到晶体管TrM的源极或漏极。晶体管TrM的源极或漏极中未连接到连接点B的那个与晶体管TrM的源极或漏极之间的连接点D连接到晶体管Tr21的源极或漏极中未连接到高电压线Lh的那个。晶体管Ti^5的源极或漏极中未连接到连接点D的那个连接到稍后将描述的晶体管Ti^8的源极或漏极和反相器电路20的输出端(缓冲器电路1的输出端OUT)。在阈值校正电路21中， 在晶体管TrM与Τι·24之间、晶体管TrM与TrM之间、晶体管TrM与电容性元件C21之间、晶体管Τι·25与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管TrM与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管TrM与高电压线Lh之间以及晶体管TrM与低电压线k之间可以设置任何器件。阈值校正电路21具有第一导电类型的晶体管Tr26(第六晶体管)、第二导电类型的晶体管Tr27(第七晶体管)、第二导电类型的晶体管Tr28(第八晶体管)以及电容性元件 C22 (第二电容性元件)。晶体管Τι·26例如是ρ沟道型的MOS晶体管，而晶体管Tr27和11 例如是η沟道型的MOS晶体管。晶体管Tr26的源极或漏极连接到晶体管Tr27的源极或漏极和电容性元件C22。晶体管Tr26的源极或漏极、晶体管Tr27的源极或漏极和电容性元件C22相互连接的连接点C连接到晶体管TA2的栅极。电容性元件C22被插入在晶体管Ti^2的栅极(或者说连接点C)与反相器电路20的输入端之间。晶体管Trai的源极或漏极中未连接到连接点C的那个连接到高电压线Lh。晶体管Tr27的源极或漏极中未连接到连接点C的那个连接到晶体管Ti^8的源极或漏极。晶体管Tr27的源极或漏极中未连接到连接点C的那个与晶体管Ti^8的源极或漏极之间的连接点E连接到晶体管Ti^2的源极或漏极中未连接到低电压线k的那个。晶体管Ti^8的源极或漏极中未连接到连接点E的那个连接到晶体管TrM的源极或漏极和反相器电路20的输出端(缓冲器电路1的输出端OUT)。在阈值校正电路21中，在晶体管Τι·26 与Tr27之间、晶体管Tr27与Trw之间、晶体管Tr27与电容性元件C22之间、晶体管Ti^8与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管Τι·27与反相器电路20的输出端(缓冲器电路1的输出端OUT)之间、晶体管1^6与高电压线1^之间以及晶体管Τι·28 与低电压线k之间可以设置任何器件。阈值校正电路21中的六个晶体管(晶体管Ti^3至Tr28)的栅极中的每一个连接到未示出的控制信号线，并且控制信号AZl至AZ6经由控制信号线被输入到晶体管Ta3至 Tr28的栅极。操作接下来，将描述本实施例中的缓冲器电路1的操作。以下，主要将描述的缓冲器电路1中的阈值校正(Vth抵消)。图2和3示出了缓冲器电路1的操作的示例。图2示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图3示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。 假定如图2中的(A)所示，高电压线Lh的电压在操作期间具有恒定值(Vdd)。Vss被输入到缓冲器电路1的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vdd，并且晶体管Tr21被关断。此时，控制信号AZl至kTi都是Vss，晶体管 Tr23和Τι·24被关断，并且晶体管Τι·25被接通。接下来，控制信号AZl和kTi变成Vdd(T2)，晶体管T1^3被接通，并且晶体管1^5被关断。结果，连接点B处的电压变成Vss。然后，控制信号AZl变成Vss (T3)，晶体管Ti^3被关断，控制信号AZ2达到略大于Vdd的电压值(T4)，并且晶体管Tr24和Tr21被接通。电流在晶体管Tr24和Tr21中流动，并且连接点B处的电压逐渐上升。当连接点B处的电压变成Vdd+Vthl时，晶体管扑21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl 相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下， 也会根据到缓冲器电路1的输入端IN的Vss的输入脉冲从缓冲器电路1的输出端OUT准确地输出宽度没有变动的Vss的输出脉冲。因此，在缓冲器电路1的输出电压的从Vdd到Vss的下降定时和从Vss到Vdd的上升定时都可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。假定如图3中的㈧所示，高电压线Lh的电压在操作期间具有恒定值(Vdd)。Vdd被输入到缓冲器电路1的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ4是Vdd，并且控制信号 AZ5和AZ6都是Vss。因此，晶体管Tr26、Tr27和11 被关断。接下来，控制信号AZ4变成Vss， 另外，控制信号AZ6变成Vdd (T2)，并且晶体管Tr26和Ti^8被接通。结果，连接点C处的电压变成Vdd。随后，控制信号AZ4变成Vdd(T3)，晶体管Tr26被关断，控制信号AZ5达到略大于 Vdd的电压值(T4)，并且晶体管Τι·27和Ti^2被接通。电流在晶体管Tr27和Ti^2中流动，并且连接点C处的电压逐渐降低。当连接点C处的电压变成Vss+Vth2时，晶体管1^2被关断。它将连接点C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在vss+vth2。换言之，通过执行这一系列操作，对于晶体管Ta2的栅极，晶体管TA2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈
9值电压Vth2变动的情况下，也会根据到缓冲器电路1的输入端IN的Vdd的输入脉冲从缓冲器电路1的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路1的输出电压的从Vss到Vdd的上升定时和从Vdd到Vss的下降定时都可以减小变动。如上所述，在本实施例的缓冲器电路1中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路1的输出电压的下降定时和缓冲器电路1的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路1应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路1的输出电压的脉冲宽度来规定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。对第一实施例的修改虽然在前述实施例中晶体管Tr23、Tr24和Tr27是η沟道型的MOS晶体管并且晶体管Trai是P沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图4 所示，晶体管扑23、Tr24和Tr27可以是ρ沟道型的MOS晶体管，而晶体管Tr26可以是η沟道型的MOS晶体管。在此情况下，例如，如图5和6所示，控制信号ΑΖ1、ΑΖ2、ΑΖ4和ΑΖ5的信号波形是通过反转图2和3所示的控制信号ΑΖ1、ΑΖ2、ΑΖ4和ΑΖ5的信号波形来获得的。第二实施例接下来，将描述根据本发明第二实施例的缓冲器电路2(驱动电路)。图7示出了缓冲器电路2的总体配置的示例。与缓冲器电路1 一样，缓冲器电路2从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路2具有反相器电路10 (输入侧反相器电路)和反相器电路30 (输出侧反相器电路)。反相器电路30输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和30相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路30相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路30的输出端对应于缓冲器电路2的输出端OUT。反相器电路10的输出端(与图7中的A相对应的部分) 连接到反相器电路30的输入端，并且缓冲器电路2被构造成使得反相器电路10的输出被输入到反相器电路30。反相器电路30具有如下电路配置其中，取代先前实施例的反相器电路20中的阈值校正电路21设置了阈值校正电路31。阈值校正电路31具有通过从先前实施例的阈值校正电路21中去除晶体管1^3和Trai而获得的电路配置。在阈值校正电路31中，晶体管 Tr24是第二导电类型的MOS晶体管，例如ρ沟道型的MOS晶体管。反相器电路30具有取代高电压线Lh的、相互独立的高电压线Lm和Lh2，并且具有取代低电压线k的、相互独立的低电压线Lu和k。高电压线Lhi用于反相器电路10并且连接到晶体管Tr11的源极或漏极中没有连接到连接点A的那个。低电压线Lu用于反相器电路10并且连接到晶体管Tr12的源极或漏极中没有连接到连接点A的那个。高电压线Lh2 用于反相器电路30并且连接到晶体管Tr21的源极或漏极中没有连接到连接点D的那个。低电压线I^2用于反相器电路30并且连接到晶体管Ti^2的源极或漏极中没有连接到连接点的那个。操作接下来，将描述本实施例中的缓冲器电路2的操作。以下，主要将描述的缓冲器电路2中的阈值校正(Vth抵消)。图8和9示出了缓冲器电路2的操作的示例。图8示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图9示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。 本实施例与第一实施例相比的一个很大不同点在于，如图8中的(A)所示，在预定的定时从 Vdd下降到Vss的脉冲信号被施加到高电压线LH2。Vss被输入到缓冲器电路2的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成vdd，并且晶体管Tr21被关断。此时，控制信号AZ2是Vdd，并且控制信号 AD是Vss。相应地，晶体管1^4被关断，并且晶体管Ti^5被接通。接下来，高电压线Lh2的电压从Vdd下降到Vss (T2)，此后，控制信号AZ2变成Vss (T3)，并且晶体管TrM被接通。结果，连接点B处的电压变成Vss。然后，控制信号ΚΙ 变成Vdd(T4)，晶体管Ti^5被关断，并且此后， 高电压线Lh2的电压从Vss上升到Vdd(T5)。结果，电流在晶体管1^4和Tr21中流动。当连接点B处的电压逐渐上升并且变成Vdd+Vthl时，晶体管Tr21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl 相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下， 也会根据到缓冲器电路2的输入端IN的Vss的输入脉冲从缓冲器电路2的输出端OUT准确地输出宽度没有任何变动的Vss的输出脉冲。因此，在缓冲器电路2的输出电压的从Vdd到 Vss的下降定时和从Vss到Vdd的上升定时都可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。本实施例与第一实施例相比的一个很大不同点在于，如图9中的(A)所示，在预定的定时从Vss上升到Vdd的脉冲信号被施加到低电压线k。Vdd被输入到缓冲器电路2的输入端IN(T1)。连接点A(反相器电路10的输出端) 处的电压于是变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ5是Vss，并且控制信号 AZ6是Vdd。因此，晶体管Tr27被关断，并且晶体管Ti^8被接通。接下来，低电压线L12的电压从Vss上升到Vdd(T2)，此后，控制信号AZ5变成Vdd (T3)，并且晶体管Tr27被接通。结果，连接点C处的电压变成Vdd。随后，控制信号AZ6变成Vss(T4)，晶体管Ti^8被关断，并且此后， 低电压线K2的电压从Vdd下降到Vss(T5)。电流在晶体管Tr27和Ti^2中流动，并且连接点C 处的电压逐渐降低。当连接点C处的电压变成Vss+Vth2时，晶体管1^2被关断。它将连接点 C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在Vss+Vth2。换言之，通过执行这一系列操作，对于晶体管Ta2的栅极，晶体管Ta2的阈值电压Vth2或者与晶体管Tr22 的阈值电压Vth2相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈值电压Vth2 变动的情况下，也会根据到缓冲器电路2的输入端IN的Vdd的输入脉冲从缓冲器电路2的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路2的输出电压的从Vss到Vdd的上升定时和从Vdd到Vss的下降定时都可以减小变动。
如上所述，在本实施例的缓冲器电路2中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路2的输出电压的下降定时和缓冲器电路2的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路2应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路2的输出电压的脉冲宽度来规定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。对第二实施例的修改虽然在第二实施例中晶体管TrM是ρ沟道型的MOS晶体管并且晶体管Tr27是η沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图10所示，晶体管 Tr24可以是η沟道型的MOS晶体管，而晶体管Tiv可以是ρ沟道型的MOS晶体管。在此情况下，例如，如图11和12所示，控制信号ΑΖ2和ΑΖ5的信号波形是通过反转图8和9所示的控制信号ΑΖ2和ΑΖ5的信号波形来获得的。第三实施例接下来，将描述根据本发明第三实施例的缓冲器电路3 (驱动电路)。图13示出了缓冲器电路3的总体配置的示例。与缓冲器电路1 一样，缓冲器电路3从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号的相位几乎相同的相位。缓冲器电路3具有反相器电路10 (输入侧反相器电路)和反相器电路40 (输出侧反相器电路)。反相器电路40输出通过将输入脉冲信号的波形几乎反转而获得的脉冲信号。反相器电路10和40相互串联连接并且被插入在高电压线Lh和低电压线k之间。反相器电路40相对于反相器电路10而言被布置在输出端OUT —侧，并且反相器电路40的输出端对应于缓冲器电路3的输出端OUT。反相器电路10的输出端(与图13中的A相对应的部分) 连接到反相器电路40的输入端，并且缓冲器电路3被构造成使得反相器电路10的输出被输入到反相器电路40。反相器电路40具有如下电路配置其中，取代第二实施例的反相器电路30中的阈值校正电路31设置了阈值校正电路41。阈值校正电路41具有通过从第二实施例的阈值校正电路31中去除晶体管TrM和Ti^8而获得的电路配置。操作接下来，将描述本实施例中的缓冲器电路3的操作。以下，主要将描述缓冲器电路 3中的阈值校正(Vth抵消)。图14和15示出了缓冲器电路3的操作的示例。图14示出了抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作的示例。图15示出了抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作的示例。首先，将描述抵消晶体管Tr21的栅极-源极电压Vgs中包括的阈值电压Vthl的操作。在本实施例中，与第二实施例类似，如图14中的(A)所示，在预定的定时从Vdd下降到 Vss的脉冲信号被施加到高电压线LH2。Vss被输入到缓冲器电路3的输入端IN(T1)。连接点A(反相器电路10的输出端)处的电压于是变成Vdd，并且晶体管Tr21被关断。此时，控制信号AZ2是Vdd，并且晶体管Tr24 相应地被关断。接下来，高电压线Lh2的电压从Vdd下降到Vss (T2),此后，控制信号AZ2变成 Vdd(T3),并且晶体管1^4被接通。结果，连接点B处的电压变成Vss。然后，控制信号AZ2变成Vss(T4)，晶体管TrM被关断，并且此后，Vdd被输入到输入端IN(T5)。结果，连接点A处的电压变成Vss，并且晶体管Tr21被接通。此时，连接点B处的电压由于经由电容性元件C21的耦合而降低到2VSS-Vdd。随后，控制信号AZ2再次变成Vdd(T6),并且晶体管1^4被接通。电流在晶体管TrM和Tr21中流动。当连接点B处的电压逐渐上升并且变成Vdd+Vthl时，晶体管 Tr21被关断。它将连接点B处的电压的上升停止在Vdd+Vthl，并且连接点B处的电压被保持在Vdd+Vthl。换言之，通过执行这一系列操作，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。结果，即使在晶体管Tr21的阈值电压Vthl变动的情况下，也会根据到缓冲器电路3的输入端IN的Vss的输入脉冲从缓冲器电路3的输出端OUT准确地输出宽度没有任何变动的Vss的输出脉冲。因此，在缓冲器电路3的输出电压的从Vss到Vdd的上升定时可以减小变动。接下来，将描述抵消晶体管Ti^2的栅极-源极电压Vgs中包括的阈值电压Vth2的操作。在本实施例中，与第二实施例类似，如图15中的(A)所示，在预定的定时从Vss上升到 Vdd的脉冲信号被施加到低电压线k。Vdd被输入到缓冲器电路3的输入端IN(T1)。连接点A处的电压变成Vss，并且晶体管Ti^2被关断。此时，控制信号AZ5是Vss，并且晶体管扑27相应地被关断。接下来，低电压线Ll2的电压从Vss上升到Vdd (T2)，此后，控制信号AZ5变成Vss (T3)，并且晶体管Tr27被接通。 结果，连接点C处的电压变成Vdd。随后，控制信号AZ5变成Vdd (T4)，晶体管Tr27被关断，并且Vss被输入到输入端IN(T5)。结果，连接点A处的电压变成Vdd，并且晶体管Tr22被接通。 此时，连接点C处的电压由于经由电容性元件C22的耦合而上升到2Vdd-Vss。随后，控制信号 AZ5再次变成Vss(T6)，并且晶体管Tr27被接通。电流在晶体管Tr27和Ti^2中流动。当连接点C处的电压逐渐上升并且变成Vss+Vth2时，晶体管Ti^2被关断。它将连接点C处的电压的降低停止在Vss+Vth2，并且连接点C处的电压被保持在Vss+Vth2。换言之，通过执行这一系列操作，对于晶体管TA2的栅极，晶体管TA2的阈值电压Vth2或者与晶体管TA2的阈值电压Vth2 相对应的电压被设定为偏移电压。结果，即使在晶体管Ti^2的阈值电压Vth2变动的情况下， 也会根据到缓冲器电路3的输入端IN的Vdd的输入脉冲从缓冲器电路3的输出端OUT准确地输出宽度没有任何变动的Vdd的输出脉冲。因此，在缓冲器电路3的输出电压的从Vdd到 Vss的下降定时可以减小变动。如上所述，在本实施例的缓冲器电路3中，对于晶体管Tr21的栅极，晶体管Tr21的阈值电压Vthl或者与晶体管Tr21的阈值电压Vthl相对应的电压被设定为偏移电压。另外， 对于晶体管Ti^2的栅极，晶体管Ti^2的阈值电压Vth2或者与晶体管Ti^2的阈值电压Vth2相对应的电压被设定为偏移电压。这样，在缓冲器电路3的输出电压的下降定时和缓冲器电路3的输出电压的上升定时都可以减小变动。在将本实施例的缓冲器电路3应用到例如有机EL显示装置的扫描器的输出级的情况下，可通过缓冲器电路3的输出电压的脉冲宽度来指定迁移率校正时段。由于以这种方式减小了迁移率校正时段的变动，所以减小了发光时在有机EL元件中流动的电流的变动，并且改善了亮度的均一性。
对第三实施例的修改虽然在第三实施例中晶体管TrM是η沟道型的MOS晶体管并且晶体管Tr27是ρ沟道型的MOS晶体管，但是晶体管的导电类型可以是相反的。具体而言，如图16所示，晶体管 Tr24可以是ρ沟道型的MOS晶体管，而晶体管Τι·27可以是η沟道型的MOS晶体管。在此情况下，例如，如图17和18所示，控制信号ΑΖ2和ΑΖ5的信号波形是通过反转图14和15所示的控制信号ΑΖ2和ΑΖ5的信号波形来获得的。应用示例图19示出了显示装置100的生成配置的示例，作为根据实施例的缓冲器电路1至 3的应用示例。显示装置100例如具有显示面板110 (显示部)和驱动电路120 (驱动部)。显示面板110显示面板110具有显示区域110Α，其中二维地布置了不同发光颜色的三种有机EL 元件111R、11IG和111Β。显示区域1IOA是用于通过利用从有机EL元件111R、11IG和11IB 发出的光来显示视频图像的区域。有机EL元件IllR是发出红光的有机EL元件，有机EL 元件IllG是发出绿光的有机EL元件，并且有机EL元件IllB是发出蓝光的有机EL元件。 以下，作为有机EL元件111R、11IG和11IB的统称，将适当地使用有机EL元件111。显示区域IlOA图20示出了显示区域IlOA的电路配置的示例以及稍后将描述的写入线驱动电路 124的示例。在显示区域IlOA中，以与有机EL元件111成对的方式二维地布置了多个像素电路112。在本应用示例中，一对有机EL元件111和像素电路112形成一个像素113。更具体而言，如图19所示，有机EL元件IllR和像素电路112的一对形成一个红色像素113R， 有机EL元件IllG和像素电路112的一对形成一个绿色像素113G，并且有机EL元件IllB 和像素电路112的一对形成一个蓝色像素113Β。另外，相邻的三个像素113R、113G和11 形成一个显示像素114。每个像素电路112例如包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr1，用于向驱动晶体管Tr1施加信号线DTL的电压的写入晶体管Tr2,以及保持电容器 Cs,并且具有2TrlC的电路配置。驱动晶体管Tr1和写入晶体管Tr2例如是η沟道MOS型的薄膜晶体管(TFT)。驱动晶体管Tr1或写入晶体管Tr2例如可以是ρ沟道MOS型的TFT。在显示区域1IOA中，按行布置了多条写入线WSL (扫描线)，并且按列布置了多条信号线DTL。另外，在显示区域IlOA中，沿着写入线WSL按行布置了多条电源线PSL(被提供以电源电压的构件)。在信号线DTL与写入线WSL的一个交点附近设置一个有机EL元件111。每条信号线DTL连接到稍后将描述的信号线驱动电路123的输出端(未示出)和写入晶体管Tr2的漏电极或源电极(未示出)。每条写入线WSL连接到稍后将描述的写入线驱动电路124的输出端(未示出)和写入晶体管Tr2的栅电极(未示出)。每条电源线 PSL连接到稍后将描述的电源线驱动电路125的输出端(未示出)和驱动晶体管Tr1的漏电极或源电极(未示出)。写入晶体管Tr2的漏电极或源电极(未示出)中未连接到信号线DTL的那个连接到驱动晶体管Tr1的栅电极(未示出)和保持电容器Cs的一端。驱动晶体管Tr1的漏电极或源电极(未示出)中未连接到电源线PSL的那个和保持电容器Cs的另一端连接到有机EL元件111的阳电极(未示出)。有机EL元件111的阴电极(未示出) 例如连接到地线GND。
14
驱动电路120现在将参考图19和20来描述驱动电路120中的电路。驱动电路120具有定时生成电路121、视频信号处理电路122、信号线驱动电路123、写入线驱动电路IM和电源线驱动电路125。定时生成电路121执行控制以使得视频信号处理电路122、信号线驱动电路123、 写入线驱动电路1 和电源线驱动电路125相互连动地工作。定时生成电路121例如根据从外界输入的同步信号120B(与之相同步地)向上述电路输出控制信号121A。视频信号处理电路122对从外界输入的视频信号120A执行预定的校正并且将经校正的视频信号122A输出到信号线驱动电路123。预定校正的示例包括伽马校正和过驱动校正。信号线驱动电路123根据控制信号121A的输入(与之相同步地)把从视频信号处理电路122输入的视频信号122A (信号电压Vsig)施加到信号线DTL，从而将数据写入到要选择的像素113。写入指的是向驱动晶体管Tr1的栅极施加预定的电压。信号线驱动电路123例如包括移位寄存器(未示出)，并且与每一列像素113相对应地逐级地具有缓冲器电路(未示出)。信号线驱动电路123根据控制信号121A的输入(与之相同步地)向信号线DTL输出两种电压(V。fs*Vsig)。具体而言，信号线驱动电路 123经由连接到像素113的信号线DTL顺次地向被写入线驱动电路124选择的像素113提供两种电压(v。fjnvsig)。偏移电压V。fs具有低于有机EL元件111的阈值电压Vel的电压值。信号电压Vsig 具有对应于视频信号122A的电压值。信号电压Vsig的最小电压具有低于偏移电压V-的电压值，并且信号电压Vsig的最大电压具有高于偏移电压V。fs的电压值。写入线驱动电路IM例如包括移位寄存器(未示出)，并且与每一行像素113相对应地逐级地具有缓冲器电路1、2或3。写入线驱动电路IM根据控制信号121A的输入(与之相同步地)向写入线WSL输出两种电压(Vd(^PVss)。具体而言，写入线驱动电路1 经由连接到像素113的写入线WSL向要驱动的像素113提供两种电压(Vdt^PVss)以控制写入晶体管Tr2。电压Vdd具有等于或大于写入晶体管Tr2的导通状态电压的值。Vdd是在稍后将描述的光灭或阈值校正时从写入线驱动电路IM输出的电压的值。Vss具有低于写入晶体管 Tr2的通导状态电压并且低于Vdd的值。电源线驱动电路125例如包括移位寄存器(未示出)，并且与每一行像素113相对应地逐级地具有缓冲器电路(未示出)。电源线驱动电路125根据控制信号121A的输入 (与之相同步地)输出两种电压(V。。H和V。J。具体而言，电源线驱动电路125经由连接到像素113的电源线PSL向要驱动的像素113提供两种电压(V。。H和V。J，以控制有机EL元件111的发光和光灭。电压Nccl具有低于通过将有机EL元件111的阈值电压Vel与有机EL元件111的阴极的电压v。a相加而获得的电压(vel+vj的值。v。。H具有等于或大于电压(vel+vj的值。接下来，将描述本应用示例的显示装置100的操作(从光灭到光亮的操作)的示例。在本应用示例中，执行对阈值电压Vth和迁移率μ的波动进行校正的操作以便即使在驱动晶体管Tr1的阈值电压Vth或迁移率μ随着时间而变化时也维持有机EL元件111的发光亮度恒定，不受该波动的影响。图21示出了施加到像素电路112的电压的波形的示例和驱动晶体管Tr1的栅极电压Vg和源极电压Vs的变化的示例。图21中的㈧示出了信号电压Vsig和偏移电压V。fs 被施加到信号线DTL的状态。图21中的⑶示出了用于接通驱动晶体管Tr1的电压Vdd和用于关断驱动晶体管Tr1的电压Vss被施加到写入线WSL的状态。图21中的(C)示出了电压V。。H和电压ν。Λ被施加到电源线PSL的状态。另外，图21中的⑶和(E)示出了驱动晶体管Tr1的栅极电压Vg和源极电压Vs根据对电源线PSL、信号线DTL和写入线WSL的电压施加而随着时间变化的状态。Vth校正准备时段首先，准备Vth校正。具体而言，当写入线WSL的电压是V。ff，信号线DTL的电压是 Vsig，并且电源线PSL的电压是Vccll时(S卩，当有机EL元件111发光时)，电源线驱动电路 125使电源线PSL中的电压从V。。H降低到Vecl(T1)。相应地，源极电压Vs变成Veci,并且有机 EL元件111被关断。接下来，信号线驱动电路123将信号线DTL的电压从Vsig切换到V。fs， 并且在电源线PSL的电压是Vccll期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n。结果，栅极电压\降低到V。fs。在电源线驱动电路125和信号线驱动电路123中， 施加到电源线PSL和信号线DTL的电压(Vecl和V。fs)被设定成使得栅极-源极电压Vgs (= Vofs-VccL)变得大于驱动晶体管Tr1的阈值电压Vth。第一 Vth校正时段接下来，执行Vth校正。具体而言，在信号线DTL的电压是V。fs的时段期间，电源线驱动电路125使电源线PSL的电压从Nccl提高到Vcxh(T2)。电流Ids在驱动晶体管Tr1的漏极和源极之间流动并且源极电压Vs上升。此后，在信号线驱动电路123将信号线DTL的电压从V。fs切换到Vsig之前，写入线驱动电路124使写入线WSL的电压从V。n降低到Vrff(T3)。 这使得驱动晶体管Tr1的栅极浮动，并且Vth校正停止。第一 Vth校正中止时段在Vth校正中止的时段期间，例如，在与经历Vth校正的行(像素)不同的行(像素)中，信号线DTL的电压被采样。此时，由于在经历Vth校正的行(像素)中源极电压Vs 低于V。fs_Vth，所以在Vth校正中止时段中，在经历Vth校正的行(像素)中电流Ids也在驱动晶体管M的漏极和源极之间流动，源极电压Vs提高，并且栅极电压Vg由于保持电容器Cs的耦合也提高。第二 Vth校正时段接下来，再次执行Vth校正。具体而言，在信号线DTL的电压是V。fs并且有可能进行Vth校正的时段期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n并且驱动晶体管Tr1的栅极被设定到Vrfs(T4)。在源极电压Vs低于V。fs-Vth的情况下(在Vth校正尚未完成的情况下)，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，直到驱动晶体管 1^截止为止(直到栅极-源极电压Vgs变成Vth为止)。此后，在信号线驱动电路123将信号线DTL的电压从V。fs切换到Vsig之前，写入线驱动电路124使写入线WSL的电压从V。n降低到V。ff(T5)。由于驱动晶体管Tr1的栅极浮动，所以无论信号线DTL的电压的大小如何，栅极-源极电压Vgs都被维持恒定。在Vth校正时段中，在保持电容器Cs被充电到Vth并且栅极-源极电压Vgs变成Vth的情况下，驱动电路120完成Vth校正。然而，在栅极-源极电压Vgs未达到Vth的情况下，驱动电路120反复地执行Vth校正和Vth校正中止，直到栅极-源极电压Vgs达到Vth为止。写入/μ校正时段在Vth校正中止时段完成之后，执行写入和μ校正。具体而言，在信号线DTL的电压为Vsig的时段期间，写入线驱动电路124使写入线WSL的电压从V。ff提高到V。n(T6)并且将驱动晶体管Tr1的栅极连接到信号线DTL。相应地，驱动晶体管Tr1的栅极电压Vg变得等于信号线DTL的电压Vsig。在这个阶段，有机EL元件111的阳极电压仍小于有机EL元件 111的阈值电压Vel，并且有机EL元件111关断。因此，电流Ids在有机EL元件111中的器件电容器(未示出)中流动，并且该器件电容器被充电。从而，源极电压Vs上升AVx，并且最终栅极-源极电压Vgs变成Vsig+Vth-AVx。这样，在写入的同时执行了 μ校正。驱动晶体管Tr1的迁移率μ越高，Δνχ就变得越大。因此，通过在发光前将栅极-源极电压Vgs设定到小AVx，逐个像素113地去除了迁移率μ的变动。发光时段最后，写入线驱动电路124使写入线WSL的电压从V。n降低到V。ff (T8)。驱动晶体管Tr1的栅极变成浮动，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，并且源极电压Vs 上升。结果，等于或高于阈值电压Vel的电压被施加到有机EL元件111，并且有机EL元件 111以期望的亮度发光。在本应用示例的显示装置100中，如上所述，每个像素113中的像素电路112被如上所述地加以通/断控制，驱动电流被注入到每个像素113中的有机EL元件111中，空穴和电子再结合，从而发生发光。所生成的光被取到外部。结果，在显示面板110中的显示区域IlOA中显示了图像。过去，在有源矩阵型的显示装置中，扫描电路中的缓冲器电路通常是通过如图23 所示串联连接两个反相器电路210和220来构成的。然而，在缓冲器电路200中，例如，如图M所示，当ρ沟道型的MOS晶体管的阈值电压Vthl变动Δ Vthl时，输出OUT的电压Vout的上升定时偏移Δ、。在缓冲器电路200中，例如，如图对所示，当η沟道型的MOS晶体管的阈值电压Vth2变动Δ Vth2时，输出OUT的电压V-的下降定时偏移At2。因此，例如，在输出 OUT的电压V。ut的上升定时和下降定时变动并且迁移率校正时段Δ T变动At1+At2时，例如，如图25所示，发光时的电流Ids变动AIds，并且该变动变成了亮度的变动。另一方面，在本应用示例中，根据前述实施例的缓冲器电路1至3中的任何一个被用在写入线驱动电路124的输出级。因此，迁移率校正时段由缓冲器电路1至3中每一个的输出电压的脉冲宽度指定，从而发光时在有机EL元件111中流动的电流Ids的变动得以减小，并且亮度的均一性得以改善。虽然已经利用实施例和应用示例来描述了本发明，但是本发明并不限于前述实施例等等，而是可以被进行各种修改。例如，在该应用示例中，根据实施例的缓冲器电路1至3中的任何一个被用于写入线驱动电路124的输出级。缓冲器电路1至3可被用于电源线驱动电路125的输出级而不是写入线驱动电路124的输出级，或者可被用于写入线驱动电路124的输出级和电源线驱动电路125的输出级两者。在前述实施例等等中，只要阈值校正操作之前写入晶体管Ti^2的栅极电压低于Vdd+Vthl并且阈值校正操作之前晶体管Tr21的栅极电压高于Vss+Vth2就足够了。因此，在设定阈值校正操作前晶体管Ti^2的栅极电压时，可以使用除高电压线1^和Lh2以外的电压线。 在设定阈值校正操作前晶体管Tr21的栅极电压时，可以使用除低电压线k和I^2以外的电压线。由于晶体管Tr21和Ti^2中每一个的栅极电压分别被电容性元件C21和C22保持，所以在该应用示例中，缓冲器电路1至3上的阈值校正操作可以每场执行一次或者每几场执行一次。在每几场执行一次缓冲器电路1至3的阈值校正操作的情况下，阈值校正操作的次数可得以减少，从而功耗可得以降低。在前述实施例等等中，执行阈值校正操作直到晶体管Tr21和Ti^2中每一个的栅极电压变得稳定为止。然而，阈值校正操作可在晶体管Tr21和TA2中每一个的栅极电压变得稳定之前被停止。例如，在晶体管Tr21的阈值校正操作期间，晶体管Tr21的迁移率μ越高， 晶体管Tr21的栅极电压就变得越低，而晶体管Tr21的迁移率μ越低，晶体管Tr21的栅极电压就变得越高。当阈值校正操作在这个时间点停止时，晶体管Tr21的迁移率μ越高，晶体管Tr21的栅极-源极电压Vgs就变得越窄，而晶体管Tr21的迁移率μ越低，晶体管Tr21的栅极-源极电压Vgs就变得越宽。换言之，通过在中途结束阈值校正操作，晶体管Tr21的迁移率μ被校正。晶体管TA2类似于晶体管Tr21。因此，可在中途结束阈值校正操作，并且可校正晶体管Tr21和TA2的迁移率μ。本申请包含与2010年3月23日向日本专利局提交的日本优先权专利申请JP 2010-066383中公开的主题相关的主题，这里通过引用将该申请的全部内容并入。本领域的技术人员应当理解，取决于设计要求和其他因素，可以进行各种修改、组合、子组合和变更，只要它们处于权利要求或其等同物的范围之内即可。
权利要求
1.一种驱动电路，包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路，其中，所述输出侧反相器电路包括第一晶体管，其漏极连接到所述高电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；第二晶体管，其漏极连接到所述低电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；以及校正电路，其对所述第一晶体管和第二晶体管中每一个的栅极电压进行校正。
2.根据权利要求1所述的驱动电路，其中，所述校正电路对于所述第一晶体管的栅极将所述第一晶体管的阈值电压或与所述第一晶体管的阈值电压相对应的电压设定为对所述第一晶体管的偏移电压，并且对于所述第二晶体管的栅极将所述第二晶体管的阈值电压或与所述第二晶体管的阈值电压相对应的电压设定为对所述第二晶体管的偏移电压。
3.根据权利要求2所述的驱动电路，其中，所述校正电路包括第三晶体管，其源极或漏极连接到所述第一晶体管的栅极侧并且其源极或漏极中未连接到所述第一晶体管的栅极侧的那个连接到所述第一晶体管的源极侧；以及第一电容性元件，其一端连接到所述第一晶体管的栅极侧并且其另一端连接到所述输出侧反相器电路的输入侧。
4.根据权利要求3所述的驱动电路，其中，所述校正电路还包括第四晶体管，该第四晶体管的源极或漏极连接到所述第一晶体管的源极侧并且该第四晶体管的源极或漏极中未连接到所述第一晶体管的源极侧的那个连接到所述输出侧反相器电路的输出侧。
5.根据权利要求4所述的驱动电路，其中，所述校正电路还包括第五晶体管，该第五晶体管的源极或漏极连接到所述第一晶体管的栅极侧并且该第五晶体管的源极或漏极中未连接到所述第一晶体管的栅极侧的那个连接到所述第二晶体管的漏极侧。
6.根据权利要求2所述的驱动电路，其中，所述校正电路还包括第六晶体管，其源极或漏极连接到所述第二晶体管的栅极侧并且其源极或漏极中未连接到所述第二晶体管的栅极侧的那个连接到所述第二晶体管的源极侧；以及第二电容性元件，其一端连接到所述第二晶体管的栅极侧并且其另一端连接到所述输出侧反相器电路的输入侧。
7.根据权利要求6所述的驱动电路，其中，所述校正电路还包括第七晶体管，该第七晶体管的源极或漏极连接到所述第二晶体管的源极侧并且该第七晶体管的源极或漏极中未连接到所述第二晶体管的源极侧的那个连接所述输出侧反相器电路的输出侧。
8.根据权利要求7所述的驱动电路，其中，所述校正电路还包括第八晶体管，该第八晶体管的源极或漏极连接到所述第二晶体管的栅极侧并且该第八晶体管的源极或漏极中未连接到所述第二晶体管的栅极侧的那个连接到所述第一晶体管的漏极侧。
9.一种显示装置，包括显示部，包括行状布置的多条扫描线、列状布置的多条信号线以及以矩阵形式布置的多个像素；以及用于驱动各像素的驱动部，其中，所述驱动部具有以一一对应方式为所述扫描线设置的多个驱动电路， 所述驱动电路具有相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路，并且所述输出侧反相器电路包括第一晶体管，其漏极连接到所述高电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；第二晶体管，其漏极连接到所述低电压线一侧并且源极连接到所述输出侧反相器电路的输出侧；以及校正电路，其对所述第一晶体管和第二晶体管中每一个的栅极电压进行校正。
全文摘要
本发明提供了驱动电路和显示装置。本发明提供了在输出电压的下降定时和上升定时两者都实现减小的变动的驱动电路和显示装置。驱动电路包括相互串联连接并插入在高电压线和低电压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括第一晶体管，其漏极连接到高电压线一侧并且源极连接到输出侧反相器电路的输出侧；第二晶体管，其漏极连接到低电压线一侧并且源极连接到输出侧反相器电路的输出侧；以及校正电路，其对第一和第二晶体管中第一个的栅极电压进行校正。
文档编号G09G3/32GK102201197SQ201110065729
公开日2011年9月28日 申请日期2011年3月16日 优先权日2010年3月23日
发明者尾本启介 申请人:索尼公司
最新回复(0)