移位寄存器、扫描线及数据线驱动电路、电光装置及电子设备的制作方法
专利名称：移位寄存器、扫描线及数据线驱动电路、电光装置及电子设备的制作方法
技术领域：
本发明涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。
背景技术：
利用液晶和/或有机EL等进行显示的电光装置广泛使用。在这样的电光装置中， 扫描线驱动电路具备移位寄存器，生成依次选择多条扫描线的扫描信号。该移位寄存器，由同一导电型的晶体管构成，以2相的时钟信号进行工作(例如，参照专利文献1)。图13是表示以2相的时钟信号进行工作的移位寄存器的结构的框图。移位寄存器 200，若对初级的单位电路210(1)供给起始脉冲信号STV，则依次移位并输出输出信号G。图14是表示单位电路210的结构例的电路图。如该图所示，单位电路210具备上拉晶体管PUTr、下拉晶体管PDTr、电容器Cl、节点A控制部212。节点A控制部212具备晶体管Tr3和晶体管Tr4，控制上拉晶体管PUTr的栅(以下，称为节点A)的电位。图15是说明单位电路210的工作的时序图。期间Fl是初始状态，此时，上拉晶体管PUTr、下拉晶体管PDTr成为截止状态。在时刻tl，反相时钟信号CLKB从低电平转变为高电平，下拉晶体管PDTr成为导通状态。由此，对电容器Cl的一个端子供给电源电位VGL。此时，起始脉冲信号STV或前级的输出信号G(n-l)为高电平，晶体管Tr4成为导通状态。因此，对电容器Cl的另一个端子， 供给电流，开始充电。这样，节点A的电位上升。在该过程中，节点A的电位超过上拉晶体管PUTr的阈值电压，上拉晶体管PUTr成为导通状态。接着，在时刻t2，由于起始脉冲信号STV或前级的输出信号G(n-l)成为低电平，所以晶体管Tr4成为截止状态。此外，若反相时钟信号CLKB成为低电平，则下拉晶体管PDTr 成为截止状态。此时，由于节点A的电位高于上拉晶体管PUTr的阈值电压，所以上拉晶体管PUTr处于导通状态。由于从时刻t2起时钟信号CLK成为高电平，所以输出端子OT的电位上升。这样，节点A的电位由于自举而上升，超过时钟信号CLK的高电平。由此，能够使输出信号G(n)的高电平与时钟信号CLK的高电平一致。接着，在时刻t3，若反相时钟信号CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出信号G(n)成为低电平。此外，下级的输出信号G(n+1)作为控制信号而输入， 使晶体管Tr3导通。由此，由于蓄积到电容器Cl的电荷放电，所以节点A的电位成为低电平。[专利文献1]专利第4083581号公报如图15所示，在移位寄存器200的一系列的移位工作中，上拉晶体管PUTr为了使输出信号G(n)成为高电平而进行一次的导通、截止工作。相对于此，下拉晶体管PDTr与反相时钟信号CLKB同步地反复导通、截止。因而，由于下拉晶体管PDTr成为导通状态的期间比上拉晶体管PUTr长，所以下拉晶体管PDTr与上拉晶体管PUTr相比较会早期劣化。
4
若下拉晶体管PDTr劣化，则导通电阻增加。输出信号G(n)的电位随着连接于输出端子OT的负荷和下拉晶体管PDTr的导通电阻等所赋予的时间常数而变化。因此，若由于历时劣化而导通电阻增加，则如图15中虚线所示，在时刻t3切换为导通时，输出信号G(n) 不立即降为低电平，输出信号G (η)的下降波形钝化。其结果，会产生输出信号G (η)与下级的输出信号G(n+1)双方成为高电平的期间dT，有可能成为应用了移位寄存器200的装置的误工作发生和/或品质劣化的原因。
发明内容
因此，本发明的目的在于在以2相时钟工作且具备通过第1晶体管及第2晶体管的工作而切换输出信号的输出电平的单位电路的移位寄存器中，即使在第2晶体管劣化了的情况下，也维持正常的输出电平的切换。为了解决上述的问题，本发明的移位寄存器串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备第1控制端子，其被供给前述时钟信号；第2控制端子，其被供给前述反相时钟信号；第3控制端子，其被供给从下级的输出端子输出的输出信号；电源端子，其被供给电源电位；第1晶体管，其设置于前述第1控制端子与前述输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第2控制端子连接；第1电容器，其设置于前述输出端子与前述第1晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第1晶体管的栅而将第1控制端子连接于前述输出端子，并且使供给至前述第3 控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第1 晶体管的栅而将前述第1控制端子和前述电源端子连接于前述输出端子。根据本发明，通过第1晶体管与下级的单位电路的输出信号的供给定时相比延迟地从导通变为截止，第1晶体管在时钟信号降为低电平的时刻也保持导通状态，输出端子与第1控制端子维持导通状态。因而，高电平的输出信号，能够与时钟信号的下降一起立即降为低电平。由此，由于即使在第2晶体管劣化了的情况下，也可进行正常的输出电平的切换，而不会产生输出信号与下级的输出信号双方变为高电平的期间，所以能够防止误工作发生。在此，所谓“下级的输出信号的供给定时”，意味着下级的输出信号从无效转变为有效的定时。另外，在上述的发明中，第1晶体管例如相当于实施方式的上拉晶体管PUTr，第2 晶体管例如相当于实施方式的下拉晶体管PDTr。前述控制部能够构成为具备第3晶体管，若前述下级的输出信号被供给于其栅， 则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及时间常数电路，其设置于前述第1晶体管的栅与前述第3晶体管之间。更具体地，前述时间常数电路能够由下述部件构成第2电容器，其一个电极与前述第1晶体管的栅连接，另一个电极被供给固定电位； 以及电阻，其设置于前述第3晶体管与前述第1晶体管的栅之间。通过时间常数电路，若在电荷充电于第1电容器的状态下第3晶体管变为导通，则第1晶体管的栅电位缓慢地降落。因此，第1晶体管，能够在时钟信号降为低电平的时刻也保持导通状态。另外，在上述的发明中，第3晶体管例如相当于实施方式的晶体管Tr3。
或者，前述控制部也可以构成为具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及延迟电路，其设置于前述第3晶体管的栅与前述第3控制端子之间。更具体地，前述延迟电路能够由多级连接而成的偶数个反相器构成。延迟电路，使供给于第3控制端子的下级的输出信号延迟预定时间而供给至前述第3晶体管的栅。由此，充电到了第1电容器的电荷的放电开始时刻延迟。因此，第1晶体管能够在时钟信号降为低电平的时刻也保持导通状态。另外，前述第1电容器，也可以由前述第1晶体管的寄生电容或包含前述寄生电容而构成。接着，本发明所涉及的扫描线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该扫描线驱动电路具备上述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条扫描线的多个扫描信号。根据本发明， 能够提供防止误工作而可靠性高的扫描线驱动电路。接着，本发明所涉及的数据线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该数据线驱动电路具备上述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条数据线的多个数据线选择信号。在该情况下，对数据线供给点顺次的数据信号。根据本发明，能够提供防止误工作而可靠性高的数据线驱动电路。接着，根据本发明所涉及的电光装置，具备多条扫描线；多条数据线；对应于前述扫描线与前述数据线的交叉处而设置的电光元件；以及上述的扫描线驱动电路或上述的数据线驱动电路。根据本发明，能够防止误工作而实现可靠性高的驱动。特别地，适合于基板上的全部电路仅由单沟道的晶体管构成的电光装置或者使用了无定形的薄膜晶体管的液晶装置。接着，本发明所涉及的电子设备，具备上述的电光装置。作为这样的电子设备，例如对应便携信息终端、便携电话机、笔记本型计算机、摄像机及投影机等。
图1是表示本实施方式相关的以2相时钟工作的移位寄存器的结构的框图。图2是表示本实施方式相关的单位电路的结构例的电路图。图3是说明节点A控制部的第1实施例的电路图。图4是说明时间常数电路的工作的电路图。图5是说明本实施方式的第1实施例的单位电路的工作的时序图。图6是说明节点A控制部的第2实施例的电路图。图7是表示延迟电路的电路结构例和工作的电路图和工作图。图8是说明本实施方式的第2实施例的单位电路的工作的时序图。图9是表示本发明相关的电光装置的电结构的框图。图10是表示作为应用了电光装置的电子设备的一例的个人计算机的结构的立体图。图11是作为应用了该装置的电子设备的一例的投影机的框图。图12是作为应用了该装置的电子设备的一例的摄像机的框图。图13是表示以2相的时钟信号工作的移位寄存器的结构的框图。图14是表示单位电路的结构例的电路图。图15是说明现有的单位电路的工作的时序图。符号说明100...移位寄存器，110...单位电路，112...节点A控制部，113...时间常数电路，114...延迟电路，200...移位寄存器，210...单位电路，212...节点A控制部， 500...电光装置。
具体实施例方式1.第1实施方式图1是表示本实施方式所涉及的以2相的时钟信号工作的移位寄存器的结构的框图。如该图所示，移位寄存器100具备多级的单位电路110(110(1)、11(K2)...)，对于各单位电路110，供给成为低电平的基准电位的电源电位VGL、时钟信号CLK和相位与时钟信号 CLK有180°不同的反相的反相时钟信号CLKB。对初级的单位电路110(1)的输入端子，供给起始脉冲信号STV，对次级及以后的单位电路llO(n)的输入端子，供给前级的单位电路llO(n-l)的输出信号G(n_l)。此外，对于各单位电路IlO(Ii)的控制端子，供给下级单位电路110(n+l)的输出信号G(n+1)。通过该结构，移位寄存器110，若初级的单位电路110(1)被供给起始脉冲信号STV，则依次移位并输出输出信号G。图2是表示本实施方式所涉及的单位电路110的结构例的电路图。关于与在现有例中所说明的电路相同的结构，附加相同符号。如该图所示，单位电路110，具备输入端子 IT、输出端子0T、时钟输入端子CT(第1控制端子)、反相时钟输入端子CbT、控制信号输入端子CtrT及电源端子VT，作为外部端子。对于输入端子IT，输入起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，从输出端子0T，输出输出信号G(n)。此外，对于时钟输入端子CT，输入时钟信号 CLK，对于反相时钟输入端子CbT，输入反相时钟信号CLKB。并且，对于控制信号输入端子 CtrT，输入下级的输出信号G(n+1)，在电源端子VT上连接电源电位VGL。此外，单位电路110，具备上拉晶体管PUTr、下拉晶体管PDTr、电容器Cl及节点A 控制部112。节点A控制部112，基于供给至输入端子IT的起始脉冲信号STV或前级的输出信号G(n-l)、供给至控制信号输入端子CtrT的下级的输出信号G(η+l)，生成节点A的电位。此外，在本实施方式中，上拉晶体管PUTr的漏连接于时钟输入端子CT，源连接于输出端子0T。因而，上拉晶体管PUTr在导通状态下将供给于时钟输入端子CT的时钟信号CLK供给至输出端子0T。另外，如后所述，节点A的电位通过由电容器Cl实现的自举，超过上拉晶体管PUTr的漏电位而上升。因此，作为输出信号G (η)，能够获得与时钟信号CLK的振幅相同大小的振幅。电容器Cl，设置于上拉晶体管PUTr的源与节点A之间。但是，电容器Cl的电容，也可以由上拉晶体管PUTr的寄生电容构成。或者，也可以包含上拉晶体管PUTr的寄生电容而构成。下拉晶体管PDTr，其栅连接于反相时钟输入端子CbT。此外，在本实施方式中，下拉晶体管PDTr的漏连接于输出端子0T，其源连接于电源端子VT。因而，若反相时钟信号 CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出端子OT的电位成为本身为基准电位的电源电位VGL。在本实施方式中，节点A控制部112以下述方式进行控制对节点A供给被供给于输入端子IT的起始脉冲信号STV或前级的单位电路lio(n-l)的输出信号G (n_l)，上拉晶体管PUTr从截止变为导通。此外，节点A控制部112以下述方式进行控制若对控制信号输入端子CtrT供给次级单位电路110 (n+1)的输出信号G (n+1)，则上拉晶体管PUTr不立即截止，而与次级的输出信号G (n+1)的供给定时相比延迟地从导通变为截止。通过上拉晶体管PUTr与次级的输出信号G (n+1)的供给定时相比延迟地从导通变为截止，上拉晶体管PUTr在时钟信号CLK降为低电平的时刻也保持导通状态，从而维持输出端子OT与时钟输入端子CT之间的导通状态。因而，上拉晶体管PUTr导通状态下的输出信号G (η)，与时钟信号CLK的下降一起立即降为低电平。由此，由于即使在下拉晶体管PDTr劣化了的情况下，也可进行正常的输出电平的切换，而不会产生输出信号G(n)与下级的输出信号G(n+1)双方成为高电平的期间，所以能够防止误工作发生。在将移位寄存器100用于显示装置的驱动电路等的情况下，由于即使在下拉晶体管PDTr劣化了的情况下，也能够保持显示品质，所以能够延长装置的工作寿命。图3是说明节点A控制部112的第1实施例的电路图。如该图所示，在第1实施例中，节点A控制部112具备晶体管Tr3、晶体管Tr4和时间常数电路113。晶体管Tr3，其栅连接于控制信号输入端子CtrT，漏经由时间常数电路113与节点 A连接，源连接于电源端子VT，该晶体管Tr3通过下级的输出信号G (n+1)而成为导通状态， 使节点A的电位成为本身为基准电位的电源电位VGL。晶体管Tr4，被连接为二极管，且隔着时间常数电路113设置于输入端子IT与节点A之间。时间常数电路113具备设置于节点A与固定电位之间的电容器C2和设置于节点 A与晶体管Tr3的漏之间的电阻R1。另外，只要能够进行与时间常数电路同等的工作，也可以是仅电容或仅电阻等。此外，固定电位，也可以设定为VGL。通过时间常数电路113，在电荷充电于电容器Cl的状态下，若晶体管Tr3变为导通，则如图4示意性地所示，节电A的电位缓慢地降低。因此，下拉晶体管PUTr在时钟信号 CLK降为低电平的时刻也保持导通状态。S卩，时间常数电路113以下述方式控制节点A的电位若被供给下级的输出信号G(n+1)，则上拉晶体管PUTr与下级的输出信号G(n+1)的供给定时(成为有效的定时)相比延迟地从导通变为截止。在该意义方面，时间常数电路 113作为使下级的输出信号G(n+1)延迟而控制节点A的电位的延迟电路而起作用。图5是说明本实施方式的第1实施例的单位电路110的工作的时序图。在本例中，关于下拉晶体管PDTr的劣化发展、下拉晶体管PDTr的导通电阻增大的情况进行说明。在该图中，从时刻tO到时刻tl的期间F1，是初始状态，上拉晶体管PUTr以及下拉晶体管PDTr共同处于截止状态。节点A的电位是电源电位VGL，输出信号G(n)也保持低电平。在时刻tl，若供给起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，则晶体管Tr4成为导通状态。在期间F2，由于反相时钟信号CLKB为高电平，所以下拉晶体管PDTr成为导通状态。因此，在期间F2，按晶体管Tr4 —电容器Cl —下拉晶体管 PDTr的顺序流动电流，对电容器Cl进行电荷充电，节点A的电位上升。若节点A的电位超过上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为导通状态。此外，在期间F3，由于输出信号G(n+1)成为低电平，所以晶体管Tr3成为截止状态。若在时刻t2起始脉冲信号STV或前级的输出信号G (n-1)转变为低电平而开始期间F3，则晶体管Tr4成为截止状态。因此，节点A的电位不受起始脉冲信号STV或前级的输出信号G(n-l)的影响。在期间F3，由于反相时钟信号CLKB为低电平，所以下拉晶体管 PDTr成为截止状态。另一方面，在时刻t2，节点A的电位从期间F2起继续为高电平，上拉晶体管PUTr继续导通状态。若到达时刻t2，则由于时钟信号CLK从低电平转变为高电平， 所以电流经由上拉晶体管PUTr流入至输出端子0T，输出端子OT的电位上升。伴随于此，节点A的电位通过电容器Cl的自举而上升。此时，由于节点A的电位超过漏的电位而上升， 所以能够使输出信号G(n)的振幅与时钟信号CLK的振幅一致。输出信号G(n)成为下级的输入信号。若在时刻t3时钟信号CLK成为低电平，从而开始期间F4而反相时钟信号CLKB成为高电平，则下拉晶体管PDTr变为导通。但是，由于下拉晶体管PDTr的导通电阻因历时劣化而增加，所以不能够通过下拉晶体管PDTr转变为导通状态而使输出端子OT的电位立即下降为电源电位VGL。因此，在本实施方式中，通过延长上拉晶体管PUTr的导通状态而修正下拉晶体管PDTr的历时劣化。在时刻t3，移位而输出的次级的输出信号G(n+1)作为控制信号而输入至节点A控制部112，晶体管Tr3成为导通。由此，蓄积到电容器Cl的电荷开始放电。此时，通过时间常数电路113的作用，节点A的电位如图5所示，下降下去。然后，若节点A的电位低于上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为截止状态。因此，上拉晶体管PUTr的导通状态变得延长时间dL。因而，由于即使时刻t3下的时钟信号CLK从高电平向低电平转变，上拉晶体管 PUTr也维持导通状态，所以能够经由上拉晶体管PUTr将输出信号G(n)立即降为低电平， 进行正常的输出电平的切换。因此，如该图所示，不会产生输出信号G(n)与下级的输出信号G(n+1)同时成为高电平的期间，能够防止误工作发生。如上所述，通过使节点A的电压波形钝化，能够在从时刻t3到节点A的电位下降而达到上拉晶体管PUTr的阈值电压为止的期间，将上拉晶体管PUTr保持为导通状态。因而，使节点A的电压波形钝化的程度，只要以能够使输出信号G(n)可靠地转变为低电平的方式确定即可，只要以满足其的方式确定电阻Rl及电容器C2即可。另外，使节点A的电压波形钝化的最大的范围，是直至时钟信号 CLK接着成为高电平为止的半周期的范围。图6是说明节点A控制部112的第2实施例的电路图。如该图所示，在第2实施例中，节点A控制部112具备晶体管Tr3、晶体管Tr4和延迟电路114。晶体管Tr3，其栅经由延迟电路114连接于控制信号输入端子CtrT，漏与节点A连接，源连接于电源端子VT，该晶体管Tr3通过下级的输出信号G(n+1)而成为导通状态，使节点A的电位成为本身为基准电位的电源电位VGL。晶体管Tr4，被连接为二极管，且设置于输入端子IT与节点A之间。延迟电路114使供给于控制信号输入端子CtrT的下级的输出信号G(n+1)延迟预定时间而供给至晶体管Tr3的栅。由此，充电至电容器Cl的电荷的放电开始时刻延迟。因此，上拉晶体管PUTr在时钟信号CLK降为低电平的时刻也保持导通状态。因而，即使因下拉晶体管PDTr的历时劣化而其导通电阻增加，从而下拉晶体管 PDTr无法在某时间内使输出信号G(n)下降为电源电位VGL，也能够通过上拉晶体管PUTr 的作用将输出信号G(n)立即下降为电源电位VGL。图7是表示延迟电路114的电路结构例和工作的图。在本例中，延迟电路114如图7(a)所示，将由晶体管Tr5和晶体管Tr6构成的反相器与由晶体管7和晶体管8构成的反相器相连接而构成。当然，反相器的级数，为了调整延迟时间，并不限于2级，而能够设定为任意的偶数级。此外，并不限于反相器，而也可以使用其他电路构成延迟电路114。该情况的工作，如图7(b)所示，在下级的输出信号G(n+1)为低电平的状态下，延迟电路114的输出也为低电平，晶体管Tr3保持截止状态。若下级的输出信号G(n+1)切换为高电平，则晶体管Tr6变为导通，接着，晶体管TrS变为截止，接着，晶体管Tr3变为导通。 通过这样进行工作，延迟电路114能够使晶体管Tr3的从截止向导通的切换时间，与输出信号G(n+1)的输入时间相比延迟。其结果，能够将上拉晶体管PUTr的导通状态延长。图8是说明本实施方式的第2实施例的单位电路110的工作的时序图。在本例中， 也关于下拉晶体管PDTr的历时劣化发展了的情况进行说明。在该图中，从时刻t0到时刻tl的期间F1，是初始状态，上拉晶体管PUTr及下拉晶体管PDTr共同处于截止状态。节点A的电位是电源电位VGL，输出信号G(n)也保持低电平。在时刻tl，若供给起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，则晶体管Tr4成为导通状态。在期间F2，由于反相时钟信号CLKB为高电平，所以下拉晶体管PDTr成为导通状态。因此，在期间F2，按晶体管Tr4 —电容器Cl —下拉晶体管 PDTr的顺序流动电流，对电容器Cl进行电荷充电，节点A的电位上升。若节点A的电位超过上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为导通状态。此外，在期间F3，由于输出信号G(n+1)成为低电平，所以晶体管Tr3成为截止状态。在时刻t2，虽然起始脉冲信号STV或前级的输出信号G (n-1)转变为低电平，但是由于晶体管Tr4成为截止状态，所以节点A的电位不受起始脉冲信号STV或前级的输出信号G(n-l)的影响。然后，若通过时钟信号CLK成为高电平而经由上拉晶体管PUTr使输出端子OT的电位上升，则节点A的电位通过电容器Cl的自举而上升。由此，由于节点A的电位超过漏的电位而上升，所以能够使输出信号G(n)的振幅与时钟信号CLK的振幅一致。若在时刻t3时钟信号CLK成为低电平、反相时钟信号CLKB成为高电平，则下拉晶体管PD1Tr变为导通。此外，在时刻t3，移位而输出的次级的输出信号G(n+1)作为控制信号而输入。该控制信号通过延迟电路114延迟时间dL而供给至晶体管Tr3，使晶体管Tr3成为导通。由此，从时刻t3起延迟时间dL，蓄积于电容器Cl的电荷开始放电。因此，节点A的电位即使达到时刻t3也不变化，而从时刻t3起延迟时间dL而转变为低电平，上拉晶体管PUTr的导通状态变得延长时间dL。通过将上拉晶体管PUTr的导通状态延长，若在时刻t3时钟信号CLK向低电平切换，则能够使输出信号G(n)立即转变为低电平，从而进行正常的输出电平的切换。因此，如图8所示，不会产生输出信号G(η)与下级的输出信号G(n+1)同时成为高电平的期间，能够防止误工作发生。以上，关于本发明的第1实施方式进行了说明。另外，节点A控制部112的用于以下述方式进行控制的结构，并不限于上述的时间常数电路113、延迟电路114，所述方式为 若对控制信号输入端子CtrT供给下级的输出信号G (n+1)，则上拉晶体管PUTr与下级的输出信号G(n+1)的供给定时相比延迟地从导通变为截止。总之，只要能够使上拉晶体管PUTr 截止的定时延迟，怎样的结构都可以。2.第2实施方式接着，关于将上述的移位寄存器100应用于驱动电路的电光装置进行说明。图9是表示本发明所涉及的电光装置500的电结构的框图。该电光装置500使用液晶作为电光材料。电光装置500具有液晶面板AA作为主要部分。液晶面板AA，使作为开关元件而形成有薄膜晶体管(Thin Film Transistor，以下称为“TFT”)的元件基板与对置基板其电极形成面相互相对，并且保持一定的间隙而粘贴，并在该间隙夹持有液晶。此外，电光装置500具备液晶面板AA、定时发生电路300及图像处理电路400。液晶面板AA在其元件基板上具备图像显示区域A、扫描线驱动电路310、数据线驱动电路320、 采样电路330及图像信号供给线L。供给于该电光装置500的输入图像数据D，例如是3位并行的形式。定时发生电路300与输入图像数据D同步地生成第IY时钟信号YCK1、第2Y 时钟信号YCK2、第IX时钟信号XCKl、第2X时钟信号XCK2、Y传送开始脉冲DY及X传送开始脉冲DX，并供给至扫描线驱动电路310及数据线驱动电路320。此外，定时发生电路300 生成控制图像处理电路400的各种定时信号，并将其输出。Y传送开始脉冲DY是指示扫描线52的选择开始的脉冲，另一方面，X传送开始脉冲DX是指示数据线53的选择开始的脉冲。接着，图像处理电路400在对输入图像数据D实施了考虑了液晶面板的光透射特性的伽马修正等之后，对RGB各色的图像数据进行D/A变换，生成图像信号VID而供给至液晶面板AA。接着，在图像显示区域A，如图9所示，沿着X方向平行地排列形成有m(m是大于等于2的自然数)条扫描线52，另一方面，沿着Y方向平行地排列形成有η (η是大于等于 2的自然数)条数据线53。并且，在扫描线52与数据线53的交叉处附近，TFT50的栅连接于扫描线52，另一方面，TFT50的源连接于数据线53，并且TFT50的漏连接于像素电极56。 并且，各像素由像素电极56、形成于对置基板的对置电极、夹持于这两个电极之间的液晶构成。其结果，对应于扫描线52与数据线53的各交叉处，像素排列为矩阵状。此外，对连接TFT50的栅的各扫描线52，脉冲性地线依次施加扫描信号G1、
G2.....Gm。因此，若对某扫描线52供给扫描信号，则由于连接于该扫描线的TFT50导通，
所以从数据线53以预定的定时供给的图像信号X1、X2.....fti依次写入至对应的像素，之
后保持预定的期间。在以上的结构中，对于扫描线驱动电路310及数据线驱动电路320能够使用在上述的第1实施方式中说明的移位寄存器100。在应用于扫描线驱动电路310的情况下，只要使用第IY时钟信号YCKl及第2Y时钟信号YCK2作为第1时钟信号CKl及第2时钟信号 CK2，使用Y传送开始脉冲DY作为起始脉冲信号STV即可。此外，在应用于数据线驱动电路 320的情况下，只要使用第IX时钟信号XCKl及第2X时钟信号XCK2作为第1时钟信号CKl 及第2时钟信号CK2，使用X传送开始脉冲DX作为起始脉冲信号STV即可。另外，上述的电光装置500，是对于电光物质使用了液晶的液晶显示装置，该液晶显示装置也可以应用于透射型、反射型或半透射半反射型的任意一种。进而，作为电光装置，也可以应用于有机EL装置、荧光显示管、等离子体显示面板、数字微镜器件等各种装置。3.电子设备接着，关于几种使用了上述的实施方式所涉及的电光装置的电子设备进行说明。在图10中，示出应用了电光装置500的便携式的个人计算机的结构。个人计算机 1000，具备作为显示单元的电光装置500和主体部1010。在主体部1010，设置有电源开光及键盘1002。图11中示出使用了电光装置500的投影机的结构。如该图所示，在投影机2000 内部，设置有由卤素灯等白色光源构成的灯单元2002。从该灯单元2002射出的投影光由在内部配置的3块反射镜2006以及2块分色镜2008分离为R(红)色、G(绿)色、B(蓝) 色这3原色，并分别被引导至与各原色对应的光阀500R、500B以及500G。在此，光阀510R、 510G及510B与上述的实施方式所涉及的电光装置500、即透射型的液晶显示装置基本相同。即，光阀510R、510G、510B分别作为生成RGB的各原色图像的光调制器而起作用。此外， B光，由于如果与其他的R和/或G光比较，则光路长，所以为了防止其损失，经过由入射透镜2022、中继透镜2023以及出射透镜20M构成的中继透镜系统2021对其进行引导。由光阀510R、510G、510B分别调制后的光，从3个方向入射到分色棱镜2012。并且，在该分色棱镜2012中，R以及B光曲折90度，另一方面，G光直线前进。由此，各原色图像合成而得到的彩色图像，经由投影透镜2014投影到屏幕2020。在图12中示出使用了电光装置500的摄像机的结构。如该图所示，在摄像机3000 的主体，除了作为监视器510而使用的电光装置500之外，还设置光学系统3012等。在此， 成为下述结构电光装置500以轴30 为中心，相对于铰链3016安装为转动自由，进而，铰链3016，以轴3022为中心，相对于主体3010进行开闭。因此，电光装置500，需要在图中所示的状态与摄影者位于图的进深侧而以取景器来使用的状态下，使显示图像的上下左右成为反转的关系。在这样的情况下，只要对于驱动电路采用移位寄存器100而使由扫描线驱动电路310实现的垂直扫描方向以及由数据线驱动电路320实现的水平扫描方向分别相互成为反向，便能够使显示图像的上下左右反转。另外，作为应用电光装置500的电子设备，除了图10 图12所示的例子之外，还可列举数字照相机、液晶电视机、取景器型/监视器直视型的录像机、汽车导航装置、寻呼机、电子记事簿、电子计算器、文字处理机、工作站、电视电话、POS终端、具备触摸面板的设备等。
权利要求
1.一种移位寄存器，其特征在于，串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备 第1控制端子，其被供给前述时钟信号； 第2控制端子，其被供给前述反相时钟信号； 第3控制端子，其被供给从下级的输出端子输出的输出信号； 电源端子，其被供给电源电位；第1晶体管，其设置于前述第1控制端子与前述输出端子之间； 第2晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第2控制端子连接；第1电容器，其设置于前述输出端子与前述第1晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第1 晶体管的栅而将第1控制端子连接于前述输出端子，并且使供给至前述第3控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第1晶体管的栅而将前述第1控制端子和前述电源端子连接于前述输出端子。
2.根据权利要求1所述的移位寄存器，其特征在于，前述控制部具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及时间常数电路，其设置于前述第1晶体管的栅与前述第3晶体管之间。
3.根据权利要求2所述的移位寄存器，其特征在于，前述时间常数电路具备第2电容器，其一个电极与前述第1晶体管的栅连接，另一个电极被供给固定电位；以及电阻，其设置于前述第3晶体管与前述第1晶体管的栅之间。
4.根据权利要求1所述的移位寄存器，其特征在于，前述控制部具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及延迟电路，其设置于前述第3晶体管的栅与前述第3控制端子之间。
5.根据权利要求4所述的移位寄存器，其特征在于， 前述延迟电路，具备多级连接而成的偶数个反相器。
6.根据权利要求1 5中的任意一项所述的移位寄存器，其特征在于， 前述第1电容器，由前述第1晶体管的寄生电容或包含前述寄生电容而构成。
7.一种扫描线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该扫描线驱动电路具备权利要求1 6中的任意一项所述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条扫描线的多个扫描信号。
8.一种数据线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该数据线驱动电路具备权利要求1 6中的任意一项所述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条数据线的多个数据线选择信号。
9.一种电光装置，其特征在于，具备 多条扫描线；多条数据线；对应于前述扫描线与前述数据线的交叉处而设置的电光元件；以及权利要求7所述的扫描线驱动电路或权利要求8所述的数据线驱动电路。
10.一种电子设备，具备权利要求9所述的电光装置。
全文摘要
本发明涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。该移位寄存器依次传送供给至初级的单位电路的开始信号，前述单位电路具备时钟端子；反相时钟端子；控制端子，其被供给下级的输出信号；电源端子；第1晶体管，其设置于前述时钟端子与输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间；第1电容器；控制部，若将前述开始信号或前级的输出信号供给至前述第1晶体管的栅而对前述第1控制端子供给下级的输出信号，则其以使前述第1晶体管与下级的输出信号的供给定时相比延迟地成为截止状态的方式进行控制。
文档编号G09G3/36GK102214430SQ20111007406
公开日2011年10月12日 申请日期2011年3月25日 优先权日2010年3月26日
发明者吉井贵志, 平林幸哉, 清水公司 申请人:爱普生映像元器件有限公司
技术领域：
本发明涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。
背景技术：
利用液晶和/或有机EL等进行显示的电光装置广泛使用。在这样的电光装置中， 扫描线驱动电路具备移位寄存器，生成依次选择多条扫描线的扫描信号。该移位寄存器，由同一导电型的晶体管构成，以2相的时钟信号进行工作(例如，参照专利文献1)。图13是表示以2相的时钟信号进行工作的移位寄存器的结构的框图。移位寄存器 200，若对初级的单位电路210(1)供给起始脉冲信号STV，则依次移位并输出输出信号G。图14是表示单位电路210的结构例的电路图。如该图所示，单位电路210具备上拉晶体管PUTr、下拉晶体管PDTr、电容器Cl、节点A控制部212。节点A控制部212具备晶体管Tr3和晶体管Tr4，控制上拉晶体管PUTr的栅(以下，称为节点A)的电位。图15是说明单位电路210的工作的时序图。期间Fl是初始状态，此时，上拉晶体管PUTr、下拉晶体管PDTr成为截止状态。在时刻tl，反相时钟信号CLKB从低电平转变为高电平，下拉晶体管PDTr成为导通状态。由此，对电容器Cl的一个端子供给电源电位VGL。此时，起始脉冲信号STV或前级的输出信号G(n-l)为高电平，晶体管Tr4成为导通状态。因此，对电容器Cl的另一个端子， 供给电流，开始充电。这样，节点A的电位上升。在该过程中，节点A的电位超过上拉晶体管PUTr的阈值电压，上拉晶体管PUTr成为导通状态。接着，在时刻t2，由于起始脉冲信号STV或前级的输出信号G(n-l)成为低电平，所以晶体管Tr4成为截止状态。此外，若反相时钟信号CLKB成为低电平，则下拉晶体管PDTr 成为截止状态。此时，由于节点A的电位高于上拉晶体管PUTr的阈值电压，所以上拉晶体管PUTr处于导通状态。由于从时刻t2起时钟信号CLK成为高电平，所以输出端子OT的电位上升。这样，节点A的电位由于自举而上升，超过时钟信号CLK的高电平。由此，能够使输出信号G(n)的高电平与时钟信号CLK的高电平一致。接着，在时刻t3，若反相时钟信号CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出信号G(n)成为低电平。此外，下级的输出信号G(n+1)作为控制信号而输入， 使晶体管Tr3导通。由此，由于蓄积到电容器Cl的电荷放电，所以节点A的电位成为低电平。[专利文献1]专利第4083581号公报如图15所示，在移位寄存器200的一系列的移位工作中，上拉晶体管PUTr为了使输出信号G(n)成为高电平而进行一次的导通、截止工作。相对于此，下拉晶体管PDTr与反相时钟信号CLKB同步地反复导通、截止。因而，由于下拉晶体管PDTr成为导通状态的期间比上拉晶体管PUTr长，所以下拉晶体管PDTr与上拉晶体管PUTr相比较会早期劣化。
4
若下拉晶体管PDTr劣化，则导通电阻增加。输出信号G(n)的电位随着连接于输出端子OT的负荷和下拉晶体管PDTr的导通电阻等所赋予的时间常数而变化。因此，若由于历时劣化而导通电阻增加，则如图15中虚线所示，在时刻t3切换为导通时，输出信号G(n) 不立即降为低电平，输出信号G (η)的下降波形钝化。其结果，会产生输出信号G (η)与下级的输出信号G(n+1)双方成为高电平的期间dT，有可能成为应用了移位寄存器200的装置的误工作发生和/或品质劣化的原因。
发明内容
因此，本发明的目的在于在以2相时钟工作且具备通过第1晶体管及第2晶体管的工作而切换输出信号的输出电平的单位电路的移位寄存器中，即使在第2晶体管劣化了的情况下，也维持正常的输出电平的切换。为了解决上述的问题，本发明的移位寄存器串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备第1控制端子，其被供给前述时钟信号；第2控制端子，其被供给前述反相时钟信号；第3控制端子，其被供给从下级的输出端子输出的输出信号；电源端子，其被供给电源电位；第1晶体管，其设置于前述第1控制端子与前述输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第2控制端子连接；第1电容器，其设置于前述输出端子与前述第1晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第1晶体管的栅而将第1控制端子连接于前述输出端子，并且使供给至前述第3 控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第1 晶体管的栅而将前述第1控制端子和前述电源端子连接于前述输出端子。根据本发明，通过第1晶体管与下级的单位电路的输出信号的供给定时相比延迟地从导通变为截止，第1晶体管在时钟信号降为低电平的时刻也保持导通状态，输出端子与第1控制端子维持导通状态。因而，高电平的输出信号，能够与时钟信号的下降一起立即降为低电平。由此，由于即使在第2晶体管劣化了的情况下，也可进行正常的输出电平的切换，而不会产生输出信号与下级的输出信号双方变为高电平的期间，所以能够防止误工作发生。在此，所谓“下级的输出信号的供给定时”，意味着下级的输出信号从无效转变为有效的定时。另外，在上述的发明中，第1晶体管例如相当于实施方式的上拉晶体管PUTr，第2 晶体管例如相当于实施方式的下拉晶体管PDTr。前述控制部能够构成为具备第3晶体管，若前述下级的输出信号被供给于其栅， 则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及时间常数电路，其设置于前述第1晶体管的栅与前述第3晶体管之间。更具体地，前述时间常数电路能够由下述部件构成第2电容器，其一个电极与前述第1晶体管的栅连接，另一个电极被供给固定电位； 以及电阻，其设置于前述第3晶体管与前述第1晶体管的栅之间。通过时间常数电路，若在电荷充电于第1电容器的状态下第3晶体管变为导通，则第1晶体管的栅电位缓慢地降落。因此，第1晶体管，能够在时钟信号降为低电平的时刻也保持导通状态。另外，在上述的发明中，第3晶体管例如相当于实施方式的晶体管Tr3。
或者，前述控制部也可以构成为具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及延迟电路，其设置于前述第3晶体管的栅与前述第3控制端子之间。更具体地，前述延迟电路能够由多级连接而成的偶数个反相器构成。延迟电路，使供给于第3控制端子的下级的输出信号延迟预定时间而供给至前述第3晶体管的栅。由此，充电到了第1电容器的电荷的放电开始时刻延迟。因此，第1晶体管能够在时钟信号降为低电平的时刻也保持导通状态。另外，前述第1电容器，也可以由前述第1晶体管的寄生电容或包含前述寄生电容而构成。接着，本发明所涉及的扫描线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该扫描线驱动电路具备上述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条扫描线的多个扫描信号。根据本发明， 能够提供防止误工作而可靠性高的扫描线驱动电路。接着，本发明所涉及的数据线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该数据线驱动电路具备上述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条数据线的多个数据线选择信号。在该情况下，对数据线供给点顺次的数据信号。根据本发明，能够提供防止误工作而可靠性高的数据线驱动电路。接着，根据本发明所涉及的电光装置，具备多条扫描线；多条数据线；对应于前述扫描线与前述数据线的交叉处而设置的电光元件；以及上述的扫描线驱动电路或上述的数据线驱动电路。根据本发明，能够防止误工作而实现可靠性高的驱动。特别地，适合于基板上的全部电路仅由单沟道的晶体管构成的电光装置或者使用了无定形的薄膜晶体管的液晶装置。接着，本发明所涉及的电子设备，具备上述的电光装置。作为这样的电子设备，例如对应便携信息终端、便携电话机、笔记本型计算机、摄像机及投影机等。
图1是表示本实施方式相关的以2相时钟工作的移位寄存器的结构的框图。图2是表示本实施方式相关的单位电路的结构例的电路图。图3是说明节点A控制部的第1实施例的电路图。图4是说明时间常数电路的工作的电路图。图5是说明本实施方式的第1实施例的单位电路的工作的时序图。图6是说明节点A控制部的第2实施例的电路图。图7是表示延迟电路的电路结构例和工作的电路图和工作图。图8是说明本实施方式的第2实施例的单位电路的工作的时序图。图9是表示本发明相关的电光装置的电结构的框图。图10是表示作为应用了电光装置的电子设备的一例的个人计算机的结构的立体图。图11是作为应用了该装置的电子设备的一例的投影机的框图。图12是作为应用了该装置的电子设备的一例的摄像机的框图。图13是表示以2相的时钟信号工作的移位寄存器的结构的框图。图14是表示单位电路的结构例的电路图。图15是说明现有的单位电路的工作的时序图。符号说明100...移位寄存器，110...单位电路，112...节点A控制部，113...时间常数电路，114...延迟电路，200...移位寄存器，210...单位电路，212...节点A控制部， 500...电光装置。
具体实施例方式1.第1实施方式图1是表示本实施方式所涉及的以2相的时钟信号工作的移位寄存器的结构的框图。如该图所示，移位寄存器100具备多级的单位电路110(110(1)、11(K2)...)，对于各单位电路110，供给成为低电平的基准电位的电源电位VGL、时钟信号CLK和相位与时钟信号 CLK有180°不同的反相的反相时钟信号CLKB。对初级的单位电路110(1)的输入端子，供给起始脉冲信号STV，对次级及以后的单位电路llO(n)的输入端子，供给前级的单位电路llO(n-l)的输出信号G(n_l)。此外，对于各单位电路IlO(Ii)的控制端子，供给下级单位电路110(n+l)的输出信号G(n+1)。通过该结构，移位寄存器110，若初级的单位电路110(1)被供给起始脉冲信号STV，则依次移位并输出输出信号G。图2是表示本实施方式所涉及的单位电路110的结构例的电路图。关于与在现有例中所说明的电路相同的结构，附加相同符号。如该图所示，单位电路110，具备输入端子 IT、输出端子0T、时钟输入端子CT(第1控制端子)、反相时钟输入端子CbT、控制信号输入端子CtrT及电源端子VT，作为外部端子。对于输入端子IT，输入起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，从输出端子0T，输出输出信号G(n)。此外，对于时钟输入端子CT，输入时钟信号 CLK，对于反相时钟输入端子CbT，输入反相时钟信号CLKB。并且，对于控制信号输入端子 CtrT，输入下级的输出信号G(n+1)，在电源端子VT上连接电源电位VGL。此外，单位电路110，具备上拉晶体管PUTr、下拉晶体管PDTr、电容器Cl及节点A 控制部112。节点A控制部112，基于供给至输入端子IT的起始脉冲信号STV或前级的输出信号G(n-l)、供给至控制信号输入端子CtrT的下级的输出信号G(η+l)，生成节点A的电位。此外，在本实施方式中，上拉晶体管PUTr的漏连接于时钟输入端子CT，源连接于输出端子0T。因而，上拉晶体管PUTr在导通状态下将供给于时钟输入端子CT的时钟信号CLK供给至输出端子0T。另外，如后所述，节点A的电位通过由电容器Cl实现的自举，超过上拉晶体管PUTr的漏电位而上升。因此，作为输出信号G (η)，能够获得与时钟信号CLK的振幅相同大小的振幅。电容器Cl，设置于上拉晶体管PUTr的源与节点A之间。但是，电容器Cl的电容，也可以由上拉晶体管PUTr的寄生电容构成。或者，也可以包含上拉晶体管PUTr的寄生电容而构成。下拉晶体管PDTr，其栅连接于反相时钟输入端子CbT。此外，在本实施方式中，下拉晶体管PDTr的漏连接于输出端子0T，其源连接于电源端子VT。因而，若反相时钟信号 CLKB成为高电平，则下拉晶体管PDTr成为导通状态，使输出端子OT的电位成为本身为基准电位的电源电位VGL。在本实施方式中，节点A控制部112以下述方式进行控制对节点A供给被供给于输入端子IT的起始脉冲信号STV或前级的单位电路lio(n-l)的输出信号G (n_l)，上拉晶体管PUTr从截止变为导通。此外，节点A控制部112以下述方式进行控制若对控制信号输入端子CtrT供给次级单位电路110 (n+1)的输出信号G (n+1)，则上拉晶体管PUTr不立即截止，而与次级的输出信号G (n+1)的供给定时相比延迟地从导通变为截止。通过上拉晶体管PUTr与次级的输出信号G (n+1)的供给定时相比延迟地从导通变为截止，上拉晶体管PUTr在时钟信号CLK降为低电平的时刻也保持导通状态，从而维持输出端子OT与时钟输入端子CT之间的导通状态。因而，上拉晶体管PUTr导通状态下的输出信号G (η)，与时钟信号CLK的下降一起立即降为低电平。由此，由于即使在下拉晶体管PDTr劣化了的情况下，也可进行正常的输出电平的切换，而不会产生输出信号G(n)与下级的输出信号G(n+1)双方成为高电平的期间，所以能够防止误工作发生。在将移位寄存器100用于显示装置的驱动电路等的情况下，由于即使在下拉晶体管PDTr劣化了的情况下，也能够保持显示品质，所以能够延长装置的工作寿命。图3是说明节点A控制部112的第1实施例的电路图。如该图所示，在第1实施例中，节点A控制部112具备晶体管Tr3、晶体管Tr4和时间常数电路113。晶体管Tr3，其栅连接于控制信号输入端子CtrT，漏经由时间常数电路113与节点 A连接，源连接于电源端子VT，该晶体管Tr3通过下级的输出信号G (n+1)而成为导通状态， 使节点A的电位成为本身为基准电位的电源电位VGL。晶体管Tr4，被连接为二极管，且隔着时间常数电路113设置于输入端子IT与节点A之间。时间常数电路113具备设置于节点A与固定电位之间的电容器C2和设置于节点 A与晶体管Tr3的漏之间的电阻R1。另外，只要能够进行与时间常数电路同等的工作，也可以是仅电容或仅电阻等。此外，固定电位，也可以设定为VGL。通过时间常数电路113，在电荷充电于电容器Cl的状态下，若晶体管Tr3变为导通，则如图4示意性地所示，节电A的电位缓慢地降低。因此，下拉晶体管PUTr在时钟信号 CLK降为低电平的时刻也保持导通状态。S卩，时间常数电路113以下述方式控制节点A的电位若被供给下级的输出信号G(n+1)，则上拉晶体管PUTr与下级的输出信号G(n+1)的供给定时(成为有效的定时)相比延迟地从导通变为截止。在该意义方面，时间常数电路 113作为使下级的输出信号G(n+1)延迟而控制节点A的电位的延迟电路而起作用。图5是说明本实施方式的第1实施例的单位电路110的工作的时序图。在本例中，关于下拉晶体管PDTr的劣化发展、下拉晶体管PDTr的导通电阻增大的情况进行说明。在该图中，从时刻tO到时刻tl的期间F1，是初始状态，上拉晶体管PUTr以及下拉晶体管PDTr共同处于截止状态。节点A的电位是电源电位VGL，输出信号G(n)也保持低电平。在时刻tl，若供给起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，则晶体管Tr4成为导通状态。在期间F2，由于反相时钟信号CLKB为高电平，所以下拉晶体管PDTr成为导通状态。因此，在期间F2，按晶体管Tr4 —电容器Cl —下拉晶体管 PDTr的顺序流动电流，对电容器Cl进行电荷充电，节点A的电位上升。若节点A的电位超过上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为导通状态。此外，在期间F3，由于输出信号G(n+1)成为低电平，所以晶体管Tr3成为截止状态。若在时刻t2起始脉冲信号STV或前级的输出信号G (n-1)转变为低电平而开始期间F3，则晶体管Tr4成为截止状态。因此，节点A的电位不受起始脉冲信号STV或前级的输出信号G(n-l)的影响。在期间F3，由于反相时钟信号CLKB为低电平，所以下拉晶体管 PDTr成为截止状态。另一方面，在时刻t2，节点A的电位从期间F2起继续为高电平，上拉晶体管PUTr继续导通状态。若到达时刻t2，则由于时钟信号CLK从低电平转变为高电平， 所以电流经由上拉晶体管PUTr流入至输出端子0T，输出端子OT的电位上升。伴随于此，节点A的电位通过电容器Cl的自举而上升。此时，由于节点A的电位超过漏的电位而上升， 所以能够使输出信号G(n)的振幅与时钟信号CLK的振幅一致。输出信号G(n)成为下级的输入信号。若在时刻t3时钟信号CLK成为低电平，从而开始期间F4而反相时钟信号CLKB成为高电平，则下拉晶体管PDTr变为导通。但是，由于下拉晶体管PDTr的导通电阻因历时劣化而增加，所以不能够通过下拉晶体管PDTr转变为导通状态而使输出端子OT的电位立即下降为电源电位VGL。因此，在本实施方式中，通过延长上拉晶体管PUTr的导通状态而修正下拉晶体管PDTr的历时劣化。在时刻t3，移位而输出的次级的输出信号G(n+1)作为控制信号而输入至节点A控制部112，晶体管Tr3成为导通。由此，蓄积到电容器Cl的电荷开始放电。此时，通过时间常数电路113的作用，节点A的电位如图5所示，下降下去。然后，若节点A的电位低于上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为截止状态。因此，上拉晶体管PUTr的导通状态变得延长时间dL。因而，由于即使时刻t3下的时钟信号CLK从高电平向低电平转变，上拉晶体管 PUTr也维持导通状态，所以能够经由上拉晶体管PUTr将输出信号G(n)立即降为低电平， 进行正常的输出电平的切换。因此，如该图所示，不会产生输出信号G(n)与下级的输出信号G(n+1)同时成为高电平的期间，能够防止误工作发生。如上所述，通过使节点A的电压波形钝化，能够在从时刻t3到节点A的电位下降而达到上拉晶体管PUTr的阈值电压为止的期间，将上拉晶体管PUTr保持为导通状态。因而，使节点A的电压波形钝化的程度，只要以能够使输出信号G(n)可靠地转变为低电平的方式确定即可，只要以满足其的方式确定电阻Rl及电容器C2即可。另外，使节点A的电压波形钝化的最大的范围，是直至时钟信号 CLK接着成为高电平为止的半周期的范围。图6是说明节点A控制部112的第2实施例的电路图。如该图所示，在第2实施例中，节点A控制部112具备晶体管Tr3、晶体管Tr4和延迟电路114。晶体管Tr3，其栅经由延迟电路114连接于控制信号输入端子CtrT，漏与节点A连接，源连接于电源端子VT，该晶体管Tr3通过下级的输出信号G(n+1)而成为导通状态，使节点A的电位成为本身为基准电位的电源电位VGL。晶体管Tr4，被连接为二极管，且设置于输入端子IT与节点A之间。延迟电路114使供给于控制信号输入端子CtrT的下级的输出信号G(n+1)延迟预定时间而供给至晶体管Tr3的栅。由此，充电至电容器Cl的电荷的放电开始时刻延迟。因此，上拉晶体管PUTr在时钟信号CLK降为低电平的时刻也保持导通状态。因而，即使因下拉晶体管PDTr的历时劣化而其导通电阻增加，从而下拉晶体管 PDTr无法在某时间内使输出信号G(n)下降为电源电位VGL，也能够通过上拉晶体管PUTr 的作用将输出信号G(n)立即下降为电源电位VGL。图7是表示延迟电路114的电路结构例和工作的图。在本例中，延迟电路114如图7(a)所示，将由晶体管Tr5和晶体管Tr6构成的反相器与由晶体管7和晶体管8构成的反相器相连接而构成。当然，反相器的级数，为了调整延迟时间，并不限于2级，而能够设定为任意的偶数级。此外，并不限于反相器，而也可以使用其他电路构成延迟电路114。该情况的工作，如图7(b)所示，在下级的输出信号G(n+1)为低电平的状态下，延迟电路114的输出也为低电平，晶体管Tr3保持截止状态。若下级的输出信号G(n+1)切换为高电平，则晶体管Tr6变为导通，接着，晶体管TrS变为截止，接着，晶体管Tr3变为导通。 通过这样进行工作，延迟电路114能够使晶体管Tr3的从截止向导通的切换时间，与输出信号G(n+1)的输入时间相比延迟。其结果，能够将上拉晶体管PUTr的导通状态延长。图8是说明本实施方式的第2实施例的单位电路110的工作的时序图。在本例中， 也关于下拉晶体管PDTr的历时劣化发展了的情况进行说明。在该图中，从时刻t0到时刻tl的期间F1，是初始状态，上拉晶体管PUTr及下拉晶体管PDTr共同处于截止状态。节点A的电位是电源电位VGL，输出信号G(n)也保持低电平。在时刻tl，若供给起始脉冲信号STV或前级单位电路llO(n-l)的输出信号 G(n-l)，则晶体管Tr4成为导通状态。在期间F2，由于反相时钟信号CLKB为高电平，所以下拉晶体管PDTr成为导通状态。因此，在期间F2，按晶体管Tr4 —电容器Cl —下拉晶体管 PDTr的顺序流动电流，对电容器Cl进行电荷充电，节点A的电位上升。若节点A的电位超过上拉晶体管PUTr的阈值电压，则上拉晶体管PUTr成为导通状态。此外，在期间F3，由于输出信号G(n+1)成为低电平，所以晶体管Tr3成为截止状态。在时刻t2，虽然起始脉冲信号STV或前级的输出信号G (n-1)转变为低电平，但是由于晶体管Tr4成为截止状态，所以节点A的电位不受起始脉冲信号STV或前级的输出信号G(n-l)的影响。然后，若通过时钟信号CLK成为高电平而经由上拉晶体管PUTr使输出端子OT的电位上升，则节点A的电位通过电容器Cl的自举而上升。由此，由于节点A的电位超过漏的电位而上升，所以能够使输出信号G(n)的振幅与时钟信号CLK的振幅一致。若在时刻t3时钟信号CLK成为低电平、反相时钟信号CLKB成为高电平，则下拉晶体管PD1Tr变为导通。此外，在时刻t3，移位而输出的次级的输出信号G(n+1)作为控制信号而输入。该控制信号通过延迟电路114延迟时间dL而供给至晶体管Tr3，使晶体管Tr3成为导通。由此，从时刻t3起延迟时间dL，蓄积于电容器Cl的电荷开始放电。因此，节点A的电位即使达到时刻t3也不变化，而从时刻t3起延迟时间dL而转变为低电平，上拉晶体管PUTr的导通状态变得延长时间dL。通过将上拉晶体管PUTr的导通状态延长，若在时刻t3时钟信号CLK向低电平切换，则能够使输出信号G(n)立即转变为低电平，从而进行正常的输出电平的切换。因此，如图8所示，不会产生输出信号G(η)与下级的输出信号G(n+1)同时成为高电平的期间，能够防止误工作发生。以上，关于本发明的第1实施方式进行了说明。另外，节点A控制部112的用于以下述方式进行控制的结构，并不限于上述的时间常数电路113、延迟电路114，所述方式为 若对控制信号输入端子CtrT供给下级的输出信号G (n+1)，则上拉晶体管PUTr与下级的输出信号G(n+1)的供给定时相比延迟地从导通变为截止。总之，只要能够使上拉晶体管PUTr 截止的定时延迟，怎样的结构都可以。2.第2实施方式接着，关于将上述的移位寄存器100应用于驱动电路的电光装置进行说明。图9是表示本发明所涉及的电光装置500的电结构的框图。该电光装置500使用液晶作为电光材料。电光装置500具有液晶面板AA作为主要部分。液晶面板AA，使作为开关元件而形成有薄膜晶体管(Thin Film Transistor，以下称为“TFT”)的元件基板与对置基板其电极形成面相互相对，并且保持一定的间隙而粘贴，并在该间隙夹持有液晶。此外，电光装置500具备液晶面板AA、定时发生电路300及图像处理电路400。液晶面板AA在其元件基板上具备图像显示区域A、扫描线驱动电路310、数据线驱动电路320、 采样电路330及图像信号供给线L。供给于该电光装置500的输入图像数据D，例如是3位并行的形式。定时发生电路300与输入图像数据D同步地生成第IY时钟信号YCK1、第2Y 时钟信号YCK2、第IX时钟信号XCKl、第2X时钟信号XCK2、Y传送开始脉冲DY及X传送开始脉冲DX，并供给至扫描线驱动电路310及数据线驱动电路320。此外，定时发生电路300 生成控制图像处理电路400的各种定时信号，并将其输出。Y传送开始脉冲DY是指示扫描线52的选择开始的脉冲，另一方面，X传送开始脉冲DX是指示数据线53的选择开始的脉冲。接着，图像处理电路400在对输入图像数据D实施了考虑了液晶面板的光透射特性的伽马修正等之后，对RGB各色的图像数据进行D/A变换，生成图像信号VID而供给至液晶面板AA。接着，在图像显示区域A，如图9所示，沿着X方向平行地排列形成有m(m是大于等于2的自然数)条扫描线52，另一方面，沿着Y方向平行地排列形成有η (η是大于等于 2的自然数)条数据线53。并且，在扫描线52与数据线53的交叉处附近，TFT50的栅连接于扫描线52，另一方面，TFT50的源连接于数据线53，并且TFT50的漏连接于像素电极56。 并且，各像素由像素电极56、形成于对置基板的对置电极、夹持于这两个电极之间的液晶构成。其结果，对应于扫描线52与数据线53的各交叉处，像素排列为矩阵状。此外，对连接TFT50的栅的各扫描线52，脉冲性地线依次施加扫描信号G1、
G2.....Gm。因此，若对某扫描线52供给扫描信号，则由于连接于该扫描线的TFT50导通，
所以从数据线53以预定的定时供给的图像信号X1、X2.....fti依次写入至对应的像素，之
后保持预定的期间。在以上的结构中，对于扫描线驱动电路310及数据线驱动电路320能够使用在上述的第1实施方式中说明的移位寄存器100。在应用于扫描线驱动电路310的情况下，只要使用第IY时钟信号YCKl及第2Y时钟信号YCK2作为第1时钟信号CKl及第2时钟信号 CK2，使用Y传送开始脉冲DY作为起始脉冲信号STV即可。此外，在应用于数据线驱动电路 320的情况下，只要使用第IX时钟信号XCKl及第2X时钟信号XCK2作为第1时钟信号CKl 及第2时钟信号CK2，使用X传送开始脉冲DX作为起始脉冲信号STV即可。另外，上述的电光装置500，是对于电光物质使用了液晶的液晶显示装置，该液晶显示装置也可以应用于透射型、反射型或半透射半反射型的任意一种。进而，作为电光装置，也可以应用于有机EL装置、荧光显示管、等离子体显示面板、数字微镜器件等各种装置。3.电子设备接着，关于几种使用了上述的实施方式所涉及的电光装置的电子设备进行说明。在图10中，示出应用了电光装置500的便携式的个人计算机的结构。个人计算机 1000，具备作为显示单元的电光装置500和主体部1010。在主体部1010，设置有电源开光及键盘1002。图11中示出使用了电光装置500的投影机的结构。如该图所示，在投影机2000 内部，设置有由卤素灯等白色光源构成的灯单元2002。从该灯单元2002射出的投影光由在内部配置的3块反射镜2006以及2块分色镜2008分离为R(红)色、G(绿)色、B(蓝) 色这3原色，并分别被引导至与各原色对应的光阀500R、500B以及500G。在此，光阀510R、 510G及510B与上述的实施方式所涉及的电光装置500、即透射型的液晶显示装置基本相同。即，光阀510R、510G、510B分别作为生成RGB的各原色图像的光调制器而起作用。此外， B光，由于如果与其他的R和/或G光比较，则光路长，所以为了防止其损失，经过由入射透镜2022、中继透镜2023以及出射透镜20M构成的中继透镜系统2021对其进行引导。由光阀510R、510G、510B分别调制后的光，从3个方向入射到分色棱镜2012。并且，在该分色棱镜2012中，R以及B光曲折90度，另一方面，G光直线前进。由此，各原色图像合成而得到的彩色图像，经由投影透镜2014投影到屏幕2020。在图12中示出使用了电光装置500的摄像机的结构。如该图所示，在摄像机3000 的主体，除了作为监视器510而使用的电光装置500之外，还设置光学系统3012等。在此， 成为下述结构电光装置500以轴30 为中心，相对于铰链3016安装为转动自由，进而，铰链3016，以轴3022为中心，相对于主体3010进行开闭。因此，电光装置500，需要在图中所示的状态与摄影者位于图的进深侧而以取景器来使用的状态下，使显示图像的上下左右成为反转的关系。在这样的情况下，只要对于驱动电路采用移位寄存器100而使由扫描线驱动电路310实现的垂直扫描方向以及由数据线驱动电路320实现的水平扫描方向分别相互成为反向，便能够使显示图像的上下左右反转。另外，作为应用电光装置500的电子设备，除了图10 图12所示的例子之外，还可列举数字照相机、液晶电视机、取景器型/监视器直视型的录像机、汽车导航装置、寻呼机、电子记事簿、电子计算器、文字处理机、工作站、电视电话、POS终端、具备触摸面板的设备等。
权利要求
1.一种移位寄存器，其特征在于，串联连接有分别具备输入端子和输出端子的多个单位电路，且同步于时钟信号和与该时钟信号反相的反相时钟信号而依次传送供给至初级的输入端子的开始信号，前述多个单位电路分别具备 第1控制端子，其被供给前述时钟信号； 第2控制端子，其被供给前述反相时钟信号； 第3控制端子，其被供给从下级的输出端子输出的输出信号； 电源端子，其被供给电源电位；第1晶体管，其设置于前述第1控制端子与前述输出端子之间； 第2晶体管，其设置于前述输出端子与前述电源端子之间，且栅与前述第2控制端子连接；第1电容器，其设置于前述输出端子与前述第1晶体管的栅之间；以及控制部，其将从前述输入端子供给的前级的输出信号或前述开始信号供给至前述第1 晶体管的栅而将第1控制端子连接于前述输出端子，并且使供给至前述第3控制端子的下级的输出信号与前述下级的输出信号的供给定时相比延迟地供给至前述第1晶体管的栅而将前述第1控制端子和前述电源端子连接于前述输出端子。
2.根据权利要求1所述的移位寄存器，其特征在于，前述控制部具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及时间常数电路，其设置于前述第1晶体管的栅与前述第3晶体管之间。
3.根据权利要求2所述的移位寄存器，其特征在于，前述时间常数电路具备第2电容器，其一个电极与前述第1晶体管的栅连接，另一个电极被供给固定电位；以及电阻，其设置于前述第3晶体管与前述第1晶体管的栅之间。
4.根据权利要求1所述的移位寄存器，其特征在于，前述控制部具备第3晶体管，若前述下级的输出信号被供给于其栅，则其使前述第1晶体管的栅与前述电源端子成为连接状态；以及延迟电路，其设置于前述第3晶体管的栅与前述第3控制端子之间。
5.根据权利要求4所述的移位寄存器，其特征在于， 前述延迟电路，具备多级连接而成的偶数个反相器。
6.根据权利要求1 5中的任意一项所述的移位寄存器，其特征在于， 前述第1电容器，由前述第1晶体管的寄生电容或包含前述寄生电容而构成。
7.一种扫描线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该扫描线驱动电路具备权利要求1 6中的任意一项所述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条扫描线的多个扫描信号。
8.一种数据线驱动电路，使用于电光装置，该电光装置具备多条扫描线、多条数据线和对应于前述扫描线与前述数据线的交叉处而设置的电光元件，该数据线驱动电路具备权利要求1 6中的任意一项所述的移位寄存器，基于使用前述移位寄存器传送前述输入信号而生成的前述多个输出信号，生成排他地依次选择前述多条数据线的多个数据线选择信号。
9.一种电光装置，其特征在于，具备 多条扫描线；多条数据线；对应于前述扫描线与前述数据线的交叉处而设置的电光元件；以及权利要求7所述的扫描线驱动电路或权利要求8所述的数据线驱动电路。
10.一种电子设备，具备权利要求9所述的电光装置。
全文摘要
本发明涉及移位寄存器、扫描线驱动电路、数据线驱动电路、电光装置及电子设备。该移位寄存器依次传送供给至初级的单位电路的开始信号，前述单位电路具备时钟端子；反相时钟端子；控制端子，其被供给下级的输出信号；电源端子；第1晶体管，其设置于前述时钟端子与输出端子之间；第2晶体管，其设置于前述输出端子与前述电源端子之间；第1电容器；控制部，若将前述开始信号或前级的输出信号供给至前述第1晶体管的栅而对前述第1控制端子供给下级的输出信号，则其以使前述第1晶体管与下级的输出信号的供给定时相比延迟地成为截止状态的方式进行控制。
文档编号G09G3/36GK102214430SQ20111007406
公开日2011年10月12日 申请日期2011年3月25日 优先权日2010年3月26日
发明者吉井贵志, 平林幸哉, 清水公司 申请人:爱普生映像元器件有限公司
最新回复(0)