像素结构及其制造方法
专利名称：像素结构及其制造方法
技术领域：
本发明涉及一种像素结构及其制造方法，且特别是有关于一种具有高开口率(aperture ratio)的像素结构及其制造方法。
技术背景在3C时代的生活当中，市面上有许多琳琅满目的信息设备，例如行动电 话、数字相机、数字摄影机、笔记型计算机以及桌上型计算机等数字化工具， 无不朝向更便利、多功能且美观的方向发展。在大部分的信息设备中，都是以 平面显示器作为主要的沟通接口，通过平面显示器的显示功能，使得使用者在 产品的操作上更为便利。其中，液晶显示器因具有省电、高画质、空间利用效 率佳、低消耗功率、无辐射等优越特性，已成为市场的主流。一般而言，液晶显示器的像素结构包括扫描线、数据线、主动元件与像素 电极。在像素结构中，数据线与像素电极之间的杂散电容(Capacitance between pixel and data line, Cpd)是影响开口率的因素之一。详言之，当数 据线与像素电极的距离縮短时，数据线与像素电极之间的杂散电容(Cpd)会随之 增加，为了避免数据线与像素电极之间的杂散电容(Cpd)所导致的串音效应 (crosstalk),设计者通常会让数据线与像素电极保持一定的距离，以降低垂 直的串音效应(vertical cross talk),然而，数据线与像素电极的距离越远， 造成像素开口率的下降也越多。为降低上述像素结构的串音效应，同时使像素结构的开口率维持在一定程 度，已有许多像素结构相继被提出。举例而言，可以在像素电极与数据线之间 配置较厚的绝缘层以降低杂散电容的效应。然而，常见的绝缘层材料为有机材 料，例如是丙烯酸树脂，除了具有容易吸收水气造成附着力变差的缺点，在工 艺中还有因为材料本身无法完全脱色(bleach)而使得像素结构整体的穿透度 下降的缺点。发明内容本发明所要解决的技术问题在于提供一种像素结构的制造方法，以降低像 素电极与数据线过于接近时，所产生的串音效应。本发明另提供一种像素结构，其具有较高的开口率。本发明提出-一种像素结构的制造方法。首先，于基板上形成第一图案化导 体层，其包括栅极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一 图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅 极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电 极线以及源极与漏极。扫描线与栅极电性连接，共通电极线位于数据线上方， 而源极与漏极位于半导体通道层上，且源极电性连接数据线。随之，于基板上 形成保护层，以覆盖第二图案化导体层，然后，于保护层上形成像素电极，且 像素电极与漏极电性连接。在本发明的一实施例中，上述的像素电极与共通电极线部分重迭，以构成 一储存电容。在本发明的一实施例中，上述的形成半导体通道层的方法包括以下歩骤。 首先，于栅极绝缘层上形成半导体材料层，并进行沉积或掺杂工艺，以于半导 体材料层的上表面形成欧姆接触层。然后，图案化半导体材料层，以形成半导 体通道层。在本发明的一实施例中，上述的形成栅极绝缘层的方法例如是先于基板上形成第一介电层，并接着于第一介电层中形成第一接触窗以及第二接触窗，以分别暴露出栅极以及数据线的部分区域。在本发明的一实施例中，上述的扫描线通过第一接触窗与栅极电性连接。 在本发明的一实施例中，上述的源极通过第二接触窗与数据线电性连接。 在本发明的一实施例中，上述的形成保护层的方法包括先于基板上形成第二介电层，并覆盖第二图案化导体层，接着于第二介电层中形成第三接触窗，以暴露出漏极的部分区域。在本发明的一实施例中，上述的像素电极通过第三接触窗与漏极电性连接。在本发明的一实施例中，上述的像素结构的制造方法还包括于形成第一图 案化导体层时，形成位于观极的一侧的连接层。此外，于形成半导体通道层后以及形成第二图案化导体层之前，更可以形成一第四接触窗于栅极绝缘层中， 以暴露出部分连接层，以使第二图案化导体层形成之后，漏极通过第四接触窗 与连接层电性连接。在本发明的一实施例中，上述的像素结构的制造方法还包括于形成保护层 后以及形成像素电极之前，形成一第五接触窗于保护层以与栅极绝缘层中，以 暴露出部分连接层，并且使像素电极形成之后，像素电极通过第五接触窗电性 连接连接层。依据上述实施例的像素结构的制造方法，本发明另提出一种像素结构，其 适于配置于基板上。此像素结构包括第一图案化导体层、栅极绝缘层、半导体 信道层、第二图案化导体层、保护层以及像素电极。第一图案化导体层包括栅 极以及数据线，而栅极绝缘层覆盖第一图案化导体层。半导体信道层配置于栅 极上方的栅极绝缘层上，而第二图案化导体层配置于栅极绝缘层以及半导体通 道层上。第二图案化导体层包括扫描线、共通电极线以及源极与漏极，其中扫 描线与栅极电性连接，共通电极线位于数据线上方，而源极与漏极位于半导体 通道层上，且源极电性连接数据线。此外，保护层覆盖第二图案化导体层，而 像素电极配置于保护层上，且像素电极与漏极电性连接。在本发明的一实施例中，上述的半导体通道层的上表面还包括一欧姆接触层。在本发明的一实施例中，上述的栅极绝缘层具有一第一接触窗以及一第二 接触窗，分别位于栅极以及数据线上方。同时，扫描线通过第一接触窗与栅极 电性连接，而源极通过第二接触窗与数据线电性连接。在本发明的一实施例中，上述的保护层具有位于漏极上方的第三接触窗， 且像素电极通过第三接触窗与漏极电性连接。在本发明的一实施例中，上述的第一图案化导体层还包括一连接层，位于 漏极以及像素电极下方。此外，栅极绝缘层例如具有第四接触窗，以使漏极通 过第四接触窗电性连接连接层。另外，保护层以与栅极绝缘层例如具有第五接 触窗，以使像素电极通过第五接触窗电性连接连接层。本发明再提出一种像素结构，适于配置于一基板上。此像素结构包括第一 图案化导体层、栅极绝缘层、半导体信道层、第二图案化导体层、保护层以及 像素电极。第一图案化导体层配置于基板上，且第一图案化导体层至少包括栅极以及连接层。栅极绝缘层覆盖第一图案化导体层。半导体信道层配置于栅极 上方的栅极绝缘层上。第二图案化导体层配置于栅极绝缘层以及半导体通道层 上，第二图案化导体层至少包括源极与漏极。第一图案化导体层、半导体信道 层与第二图案化导体层共同构成薄膜晶体管以及与薄膜晶体管电性连接的数 据线以及扫描线。保护层覆盖第二图案化导体层。像素电极则配置于保护层上， 且像素电极通过连接层与漏极电性连接。在本发明的一实施例中，上述的数据线包括一第一线段以及一第二线段， 且第一线段由部分第一图案化导体层构成，而第二线段由第二图案化导体层所 构成并与第一线段电性连接。本发明还提出一种液晶显示面板，其包括第一基板、第二基板以及液晶层。 第一基板包括如上述实施例中任一项所述的像素结构，而第二基板，与第一基 板对向设置。同时，液晶层设置于第一基板以及第二基板之间。本发明的像素结构及其制造方法中，将共通电极线配置于像素电极以及数 据线之间，有助于降低杂散电容的效应并提高像素结构的开口率。此外，本发 明于形成第一图案化导体层的同时，形成一连接层以使像素电极与漏极通过连 接层电性连接。如此一来，像素电极与漏极间不会有断线的情形发生，而且本 发明的像素结构应用于液晶显示器时，共通电极线位于连接层上方也有助于辅 助液晶分子的倾倒方向。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施 例，并配合所附附图，作详细说明如下。
图1A到图1F为本发明的一实施例的像素结构的制造方法的上视示意图；图2A到图2F各别为图1A到图1F中沿剖线M'、剖线BB'、剖线CC'所 为的剖面图；图3A为本发明的另一实施例的像素结构的上视示意图； 图3B为沿图3A的剖线D-D，所为的剖面图； 图4为本发明的又一实施例的像素结构的上视示意图； 图5为本发明的一实施例的一种液晶显示面板。 其中，附图标记
100:基板110:第一图案化导体层112:栅极114、414:数据线116:连接层120:栅极绝缘层120a第一介电层122:第一接触窗124:第二接触窗126:第四接触窗130:半导体通道层132:欧姆接触层132a:图案化掺杂半导体材料层140:第二图案化导体层142、418:扫描线144:共通电极线146:源极148、446:漏极150:保护层152:第三接触窗154:第五接触窗跳像素电极170、300、 400、 540:像素结构180:薄膜晶体管414A:第一线段414B:第二线段416:第六接触窗500:液晶显示面板510:第一基板520:第二基板530:液晶层Cst:储存电容具体实施方式
图1A到图IF为本发明的一实施例的像素结构的制造方法的上视示意图， 而图2A到图2F各别为图1A到图IF中沿剖线AA，、剖线BB，以及剖线CC，所为 的剖面图。本实施例的像素结构的制造方法包括以下所述各步骤。首先，请先 参照图1A与图2A，于基板100上形成第一图案化导体层110，其中第一图案 化导体层110包括栅极112以及数据线114。形成第一图案化导体层110的方 式包括先于基板100上形成第一导体层(未示出)，并将第一导体层(未示出) 图案化。在本实施例中，基板100例如是玻璃基板或塑料基板等透光基板，而第一 导体层的材质可以是本发明所属技术领域的中应用于栅极112制作以及数据 线114制作的任一种或是多种材质。举例而言，第一图案化导体层110的材质 例如是铝(A1)、铜(Cu)、钼(Mo)、银(Ag)、金(Au)，或是这些金属所构成的合 金、多层金属层或复合金属层。
接着请参照图]B以及图2B，于基板100上形成第一介电层120a以覆盖 第一图案化导体层110，并于栅极112上方的第一介电层120a上形成半导体 通道层130。在本实施例中，形成第一介电层120a的方式例如是化学气相沉 积法。举例来说，第一介电层120a的材质例如是二氧化硅、氮化硅或是氮氧 化硅等介电材料。另外，形成半导体通道层130的方法包括以下步骤。首先，于栅极绝缘层 120上形成非晶硅等半导体材料层(未示出)，并进行掺杂工艺，以于半导体材 料层(未示出)的上表面形成掺杂半导体材料层(未示出)，如N型掺杂半导体材 料层(N+ doped semiconductor layer)。然后，图案化半导体材料层(未示出)， 以形成位于栅极112上方的半导体通道层130及其上表面的图案化掺杂半导体 材料层132a。接着请参照图1C与图2C，于第一介电层120a中形成第一接触窗122以 及第二接触窗124，以形成栅极绝缘层120。由图1C与图2C可知，第一接触 窗122会暴露出栅极112的部分区域，而第二接触窗124会暴露出数据线114 的部分区域。在本实施例中，第一介电层120a中的第一接触窗122以及第二 接触窗124例如是通过微影蚀刻工艺所形成。然后，请参照图1D与图2D，于栅极绝缘层120、半导体信道层130以及 图案化掺杂半导体材料层132a上形成第二图案化导体层140。具体而言，形 成第二图案化导体层140的方式例如是于栅极绝缘层120以及半导体通道层 130上形成第二导体层(未示出)，并将第二导体层(未示出)图案化，以形成第 二图案化导体层140。值得注意的是，在第二导体层(未示出)进行图案化的同 时，部分的图案化掺杂半导体材料层132a会一并地被移除。详言之，在第二 导体层(未示出)被图案化之后，会形成扫描线142、共通电极线144、源极146 与漏极148，而未被源极146以及漏极148所覆盖住的图案化掺杂半导体材料 层132a会被移除以形成欧姆接触层132，直到部分的半导体通道层130被暴 露出来为止。由图1D与2D可知，扫描线142与栅极112通过第一接触窗122电性连接， 而共通电极线144位于数据线114上方。此外，源极146通过第二接触窗124 电性连接数据线114。然后，请参照图1E与图2E，于栅极绝缘层120上形成保护层150，以覆盖第二图案化导体层140。形成保护层150的方法包括先于基板100上形成覆 盖于栅极绝缘层120以及第二图案化导体层140上的第二介电层(未示出)，接 着于第二介电层(未示出)中形成第三接触窗152，以暴露出漏极148的部分区 域。在本实施例中，保护层150的材质包括氧化硅、氮化硅或是氮氧化硅。随之，请参照图1F与图2F，于保护层150上形成像素电极160，以使像 素电极160是通过第三接触窗152与漏极148电性连接。像素电极160的形成 方式可以是于保护层150上形成铟锡氧化物、铟锌氧化物或是其它材质的透明 导电层(未示出)，并将透明导电层(未示出)图案化以形成像素电极150。此夕卜， 共通电极线144例如是与像素电极160部分重迭而构成一储存电容Cst。由图1F与图2F可知，像素结构170是配置于基板100上，其包括第一图 案化导体层110、栅极绝缘层120、半导体通道层130、第二图案化导体层140、 保护层150以及像素电极160。具体来说，栅极绝缘层120覆盖第一图案化导 体层110。半导体信道层130配置于栅极绝缘层120上，而第二图案化导体层 140配置于栅极绝缘层120以及半导体通道层130上。此外，保护层150覆盖 第二图案化导体层140，而像素电极160配置于保护层150上。详言之，第一图案化导体层110包括栅极112以及数据线114，而第二图 案化导体层140包括扫描线142、共通电极线144以及源极146与漏极148。 同时，半导体通道层130位于栅极112上方，共通电极线144位于数据线114 上方，而源极146与漏极148位于半导体通道层130上。另外，栅极绝缘层 120例如具有位于栅极112上方的第一接触窗122以及位于数据线114上方的 第二接触窗124且扫描线142通过第一接触窗122与栅极112电性连接，而源 极146通过第二接触窗124电性连接数据线114。此外，保护层150例如具有 第三接触窗152，以使漏极148与像素电极160电性连接。整体而言，第一图 案化导体层110、半导体通道层130与第二图案化导体层140共同构成薄膜晶 体管180以及与薄膜晶体管180电性连接的数据线114以及扫描线142。一般来说，数据线U4与像素电极160的距离越近，其间的杂散电容效应 越大，而使像素电极160的电压容易受到数据线114所传输的不同电压影响， 进而发生明显的串音效应。为了避免串音效应的影响，通常会縮减数据线114 与像素电极160之间的重迭面积，但此举却使得开口率受到限制。在本实施例 的像素结构170中，由于配置于数据线114与像素电极160之间的共通电极线144能够遮蔽数据线114与像素电极160间所产生的杂散电容效应，故使像素 电极160的配置不会因而受限，而可有效地提高像素结构170的开口率。更进 一步来说，由部份第一图案化导体层110所构成的数据线114为连续的线段， 因此数据线114不易发生断线的情形，而有助于提升像素结构170的质量。在本实施例中，共通电极线144与像素电极160之间部分重迭而构成一储 存电容Cst。同时，值得注意的是，共通电极线144例如是配置在相邻的两数 据线114之间，并围绕像素电极160的边缘(如图1F所示)。因此，共通电极 线144的配置不会使像素结构170的开口率大幅度地下滑。当围绕像素电极 160边缘的共通电极线144具有一共通电压时，有助于形成由像素结构170边 缘向像素结构170中心变化的变形电场。因此，像素结构170应用于液晶显示 面板中可使液晶分子具有较快的反应速率，且液晶分子可朝向正确的方向倾 倒。当然，本发明的像素结构170并不限定将共通电极线144围绕像素电极 160周围。换言之，共通电极线114也可以呈现线性或其它方式分布。当然，第一图案化导体层U0、半导体通道层130与第二图案化导体层140 可以通过其它不同的连接方式连接，以构成薄膜晶体管180以及与薄膜晶体管 180电性连接的数据线114以及扫描线142。图3A为本发明的另一实施例的像 素结构的上视示意图，而图3B为沿图3A的剖线D-D，所为的剖面图。请先参照 图3A，像素结构300与像素结构170的组成元件大致相同，其差异之处如下 所述。像素结构300中，第一图案化导体层110还包括一连接层116，位于漏 极148以及像素电极160下方。同时，请参照图3A与图3B，像素结构300中， 栅极绝缘层120中例如具有第四接触窗126，以使漏极148通过第四接触窗126 与连接层116电性连接。另外，保护层150以与栅极绝缘层120中例如具有第 五接触窗154，以使像素电极160通过第五接触窗154电性连接连接层116。 此时，漏极148例如是通过连接层116与像素电极160电性连接的。详细而言，本实施例中使漏极148与像素电极160电性连接的方法包括以 下步骤。首先，于形成第一图案化导体层110的同时，例如可形成位于栅极 112的一侧的连接层116。也就是说，连接层116在本实施例中会直接形成于 基板100上。此外，于形成半导体通道层130后以及形成第二图案化导体层 140之前，例如可形成第四接触窗126于栅极绝缘层120中，以在第二图案化 导体层140形成之后，使漏极148通过第四接触窗126与连接层116电性连接。 另外，于形成保护层150后以及形成像素电极160之前，例如形成第五接触窗 154于保护层150以与栅极绝缘层120中，并且使像素电极160形成之后，{象 素电极160通过第五接触窗154电性连接连接层116。
当形成第四接触窗126与第五接触窗154时，可能因为工艺上对准的误差 而使接触窗(126或154)的范围超出连接层116的范围外而暴露出连接层116 周围的部分基板IOO。在形成漏极148或是像素电极160后，漏极148或是像 素电极160的部份区域会直接形成于基板100上。此时，漏极148与像素电极 160的一部分会由连接层116的上表面延伸至连接层116的一侧而仍为一连续 沉积的膜层。换言之，即使形成接触窗(126或154)的工艺有些微误差，像素 电极160与连接层116以及连接层116与漏极146间的连接情形仍相当良好。 也即，本实施例的像素结构300具有高的工艺良率。
另外，本实施例的连接层116位于环状的共通电极线144下方，因此像素 电极160周围区域例如会受到共通电极线144的共通电压的影响。此时，像素 结构300应用于液晶显示面板时，共通电极线144所具有的共通电压有助于辅 助液晶分子的朝特定方向排列。进一步而言，当具有像素结构300的液晶显示 面板受到单点施压(例如以手指按压液晶显示面板)时，由于共通电极线144 的配置而使液晶分子可以快速地恢复其正确的排列方向。也就是说，像素结构 300的设计有助于提高液晶显示面板的质量。
除此之外，本发明的像素结构还可有其它种类的设计。举例而言，图4 为本发明的又一实施例的像素结构的上视示意图。请参照图4，像素结构400 与像素结构300大致相似，其差异在于像素结构400的数据线414可分为两 个线段，其中第一线段414A可以是由第一图案化导体层构成而第二线段414B 由第二图案化导体层构成。换言之，像素结构400的数据线并非仅由一层导体 层制作而成。
第一线段414A与第二线段414B例如是通过第六接触窗416彼此电性连 接，且漏极446例如是与第二线段414B直接连接。也就是说，漏极446与第 二线段414B例如都由第二图案化金属层制作。此外，像素结构400中扫描线 418与栅极112例如都是由第一图案化导体层所构成。同时，第二线段414B 跨于扫描线142上方并且电性连接第一线段414A。其中，漏极148也是通过 一连接层116与像素电极160电性连接的。像素结构400的共通电极线144 也可以避免数据线414传输信号时所产生的串音现象，而有助于使液晶显示面 板具有良好的质量。图5为本发明的一实施例的一种液晶显示面板。请参照图5，液晶显示面 板500包括第一基板510、第二基板520以及液晶层530。第一基板510包括 多个像素结构540，而第二基板520与第一基板510对向设置。第二基板520 举例可为彩色滤光片。同时，液晶层530设置于第一基板510以及第二基板 520之间。像素结构540为以上所述实施例中任一种像素结构，其共通电极线 的设计可以降低像素电极与数据线之间的杂散电容，而可避免串音效应的发 生。像素结构540中可以采用同一导体层形成数据线，以使数据线的接触阻抗 降低，因此数据传输的质量相当良好，也即具有此像素结构540的液晶显示面 板500具有良好的质量。同时，像素结构540中可由一连接层使漏极与像素电 极之间电性连接，以避免漏极与像素电极之间发生断线的情形，而有助于提高 液晶显示面板500的工艺良率。进一步而言，本发明的像素结构中，共通电极 线配置于像素电极周围，其共通电压有助于辅助液晶层530的液晶分子排列。 特别是，共通电极线的共通电压可使位于薄膜晶体管旁的液晶分子倾向正确的 排列方向，而使液晶显示面板500维持良好的显示质量。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变 形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种像素结构的制造方法，其特征在于，包括形成一第一图案化导体层于一基板上，该第一图案化导体层包括一栅极以及一数据线；形成一栅极绝缘层于该基板上，以覆盖该第一图案化导体层；形成一半导体通道层于该栅极上方的该栅极绝缘层上；形成一第二图案化导体层于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、一共通电极线以及一源极与一漏极，其中该扫描线与该栅极电性连接，该共通电极线位于该数据线上方，而该源极与该漏极位于该半导体通道层上，且该源极电性连接该数据线；形成一保护层于该基板上，以覆盖该第二图案化导体层；以及形成一像素电极于该保护层上，且该像素电极与该漏极电性连接。
2. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该半导 体通道戻的方法包括形成一半导体材料层于该栅极绝缘上；进行一掺杂工艺，以于该半导体材料层的上表面形成一欧姆接触层；以及 图案化该半导体材料层，以形成该半导体通道层。
3. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该栅极 绝缘层的方法包括形成一第一介电层于该基板上；以及形成一第一接触窗以及一第二接触窗于该第一介电层中，以分别暴露出该 栅极以及该数据线的部分区域。
4. 根据权利要求3所述的像素结构的制造方法，其特征在于，该扫描线通 过该第一接触窗与该栅极电性连接且该源极通过该第二接触窗与该数据线电 性连接。
5. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该保护 层的方法包括形成一第二介电层于该基板上，并覆盖该第二图案化导体层；以及 形成一第三接触窗于该第二介电层中，以暴露出该漏极的部分区域。
6. 根据权利要求5所述的像素结构的制造方法，其特征在于，该像素电极 通过该第三接触窗与该漏极电性连接。
7. 根据权利要求1所述的像素结构的制造方法，其特征在于，还包括于形 成该第一图案化导体层时，形成一位于该栅极的一侧的连接层。
8. 根据权利要求7所述的像素结构的制造方法，其特征在于，还包括于形成该半导体通道层后以及形成该第二图案化导体层之前，形成一第四接触窗于 该栅极绝缘层中，以暴露出部分该连接层，以使该第二图案化导体层形成之后， 该漏极通过该第四接触窗与该连接层电性连接。
9. 根据权利要求8所述的像素结构的制造方法，其特征在于，还包括于形 成该保护层后以及形成该像素电极之前，形成一第五接触窗于该保护层以及该 栅极绝缘层中，以暴露出部分该连接层，并且使该像素电极形成之后，该像素 电极通过该第五接触窗电性连接该连接层。
10. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括一第一图案化导体层，配置于该基板上，该第一图案化导体层包括一栅极以及一数据线；一栅极绝缘层，覆盖该第一图案化导体层； 一半导体信道层，配置于该栅极上方的该栅极绝缘层上； 一第二图案化导体层，配置于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、 一共通电极线以及一源极与一漏极，该扫描线与该栅极电性连接，该共通电极线位于该数据线上方，而该源极与该漏极位于该半导体通道层上，且该源极电性连接该数据线； 一保护层，覆盖该第二图案化导体层；以及一像素电极，配置于该保护层上，且该像素电极与该漏极电性连接。
11. 根据权利要求10所述的像素结构，其特征在于，该栅极绝缘层具有一 第一接触窗以及一第二接触窗，分别位于该栅极以及该数据线上方。
12. 根据权利要求11所述的像素结构，其特征在于，该扫描线通过该第一 接触窗与该栅极电性连接且该源极通过该第二接触窗与该数据线电性连接。
13. 根据权利要求10所述的像素结构，其特征在于，该保护层具有一第三 接触窗，位于该漏极上方，该像素电极通过该第三接触窗与该漏极电性连接。
14. 根据权利要求10所述的像素结构，其特征在于，该第一图案化导体层 还包括一连接层，位于该漏极以及该像素电极下方。
15. 根据权利要求14所述的像素结构，其特征在于，该栅极绝缘层具有一 第四接触窗，以使该漏极通过该第四接触窗电性连接该连接层。
16. 根据权利要求14所述的像素结构，其特征在于，该该保护层以及该栅 极绝缘层具有一第五接触窗，以使该像素电极通过该第五接触窗电性连接该连 接层。
17. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括: 一第一图案化导体层，配置于该基板上，该第一图案化导体层至少包括一栅极以及一连接层；一栅极绝缘层，覆盖该第一图案化导体层； 一半导体信道层，配置于该栅极上方的该栅极绝缘层上； 一第二图案化导体层，配置于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层至少包括一源极与一漏极，其特征在于，该第一图案化导体层、该半导体通道层与该第二图案化导体层共同构成一薄膜晶体管以及与该薄膜晶体管电性连接的一数据线以及一扫描线；一保护层，覆盖该第二图案化导体层；以及一像素电极，配置于该保护层上，且该像素电极通过该连接层与该漏极电 性连接。
18. 根据权利要求17所述的像素结构，其特征在于，该数据线包括一第 一线段以及一第二线段，且该第一线段由部分该第一图案化导体层构成，而该 第二线段由该第二图案化导体层所构成并与该第一线段电性连接。
全文摘要
本发明公开了一种像素结构及其制造方法。首先，于基板上形成第一图案化导体层，其包括栅极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电极线以及源极与漏极。扫描线与栅极电性连接，共通电极线位于数据线上方，而源极与漏极位于半导体通道层上，且源极电性连接数据线。随之，于基板上形成保护层，以覆盖第二图案化导体层，然后于保护层上形成像素电极，且像素电极与漏极电性连接。
文档编号G09G3/36GK101109882SQ200710140138
公开日2008年1月23日 申请日期2007年8月6日 优先权日2007年4月5日
发明者刘松高, 林祥麟 申请人:友达光电股份有限公司
技术领域：
本发明涉及一种像素结构及其制造方法，且特别是有关于一种具有高开口率(aperture ratio)的像素结构及其制造方法。
技术背景在3C时代的生活当中，市面上有许多琳琅满目的信息设备，例如行动电 话、数字相机、数字摄影机、笔记型计算机以及桌上型计算机等数字化工具， 无不朝向更便利、多功能且美观的方向发展。在大部分的信息设备中，都是以 平面显示器作为主要的沟通接口，通过平面显示器的显示功能，使得使用者在 产品的操作上更为便利。其中，液晶显示器因具有省电、高画质、空间利用效 率佳、低消耗功率、无辐射等优越特性，已成为市场的主流。一般而言，液晶显示器的像素结构包括扫描线、数据线、主动元件与像素 电极。在像素结构中，数据线与像素电极之间的杂散电容(Capacitance between pixel and data line, Cpd)是影响开口率的因素之一。详言之，当数 据线与像素电极的距离縮短时，数据线与像素电极之间的杂散电容(Cpd)会随之 增加，为了避免数据线与像素电极之间的杂散电容(Cpd)所导致的串音效应 (crosstalk),设计者通常会让数据线与像素电极保持一定的距离，以降低垂 直的串音效应(vertical cross talk),然而，数据线与像素电极的距离越远， 造成像素开口率的下降也越多。为降低上述像素结构的串音效应，同时使像素结构的开口率维持在一定程 度，已有许多像素结构相继被提出。举例而言，可以在像素电极与数据线之间 配置较厚的绝缘层以降低杂散电容的效应。然而，常见的绝缘层材料为有机材 料，例如是丙烯酸树脂，除了具有容易吸收水气造成附着力变差的缺点，在工 艺中还有因为材料本身无法完全脱色(bleach)而使得像素结构整体的穿透度 下降的缺点。发明内容本发明所要解决的技术问题在于提供一种像素结构的制造方法，以降低像 素电极与数据线过于接近时，所产生的串音效应。本发明另提供一种像素结构，其具有较高的开口率。本发明提出-一种像素结构的制造方法。首先，于基板上形成第一图案化导 体层，其包括栅极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一 图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅 极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电 极线以及源极与漏极。扫描线与栅极电性连接，共通电极线位于数据线上方， 而源极与漏极位于半导体通道层上，且源极电性连接数据线。随之，于基板上 形成保护层，以覆盖第二图案化导体层，然后，于保护层上形成像素电极，且 像素电极与漏极电性连接。在本发明的一实施例中，上述的像素电极与共通电极线部分重迭，以构成 一储存电容。在本发明的一实施例中，上述的形成半导体通道层的方法包括以下歩骤。 首先，于栅极绝缘层上形成半导体材料层，并进行沉积或掺杂工艺，以于半导 体材料层的上表面形成欧姆接触层。然后，图案化半导体材料层，以形成半导 体通道层。在本发明的一实施例中，上述的形成栅极绝缘层的方法例如是先于基板上形成第一介电层，并接着于第一介电层中形成第一接触窗以及第二接触窗，以分别暴露出栅极以及数据线的部分区域。在本发明的一实施例中，上述的扫描线通过第一接触窗与栅极电性连接。 在本发明的一实施例中，上述的源极通过第二接触窗与数据线电性连接。 在本发明的一实施例中，上述的形成保护层的方法包括先于基板上形成第二介电层，并覆盖第二图案化导体层，接着于第二介电层中形成第三接触窗，以暴露出漏极的部分区域。在本发明的一实施例中，上述的像素电极通过第三接触窗与漏极电性连接。在本发明的一实施例中，上述的像素结构的制造方法还包括于形成第一图 案化导体层时，形成位于观极的一侧的连接层。此外，于形成半导体通道层后以及形成第二图案化导体层之前，更可以形成一第四接触窗于栅极绝缘层中， 以暴露出部分连接层，以使第二图案化导体层形成之后，漏极通过第四接触窗 与连接层电性连接。在本发明的一实施例中，上述的像素结构的制造方法还包括于形成保护层 后以及形成像素电极之前，形成一第五接触窗于保护层以与栅极绝缘层中，以 暴露出部分连接层，并且使像素电极形成之后，像素电极通过第五接触窗电性 连接连接层。依据上述实施例的像素结构的制造方法，本发明另提出一种像素结构，其 适于配置于基板上。此像素结构包括第一图案化导体层、栅极绝缘层、半导体 信道层、第二图案化导体层、保护层以及像素电极。第一图案化导体层包括栅 极以及数据线，而栅极绝缘层覆盖第一图案化导体层。半导体信道层配置于栅 极上方的栅极绝缘层上，而第二图案化导体层配置于栅极绝缘层以及半导体通 道层上。第二图案化导体层包括扫描线、共通电极线以及源极与漏极，其中扫 描线与栅极电性连接，共通电极线位于数据线上方，而源极与漏极位于半导体 通道层上，且源极电性连接数据线。此外，保护层覆盖第二图案化导体层，而 像素电极配置于保护层上，且像素电极与漏极电性连接。在本发明的一实施例中，上述的半导体通道层的上表面还包括一欧姆接触层。在本发明的一实施例中，上述的栅极绝缘层具有一第一接触窗以及一第二 接触窗，分别位于栅极以及数据线上方。同时，扫描线通过第一接触窗与栅极 电性连接，而源极通过第二接触窗与数据线电性连接。在本发明的一实施例中，上述的保护层具有位于漏极上方的第三接触窗， 且像素电极通过第三接触窗与漏极电性连接。在本发明的一实施例中，上述的第一图案化导体层还包括一连接层，位于 漏极以及像素电极下方。此外，栅极绝缘层例如具有第四接触窗，以使漏极通 过第四接触窗电性连接连接层。另外，保护层以与栅极绝缘层例如具有第五接 触窗，以使像素电极通过第五接触窗电性连接连接层。本发明再提出一种像素结构，适于配置于一基板上。此像素结构包括第一 图案化导体层、栅极绝缘层、半导体信道层、第二图案化导体层、保护层以及 像素电极。第一图案化导体层配置于基板上，且第一图案化导体层至少包括栅极以及连接层。栅极绝缘层覆盖第一图案化导体层。半导体信道层配置于栅极 上方的栅极绝缘层上。第二图案化导体层配置于栅极绝缘层以及半导体通道层 上，第二图案化导体层至少包括源极与漏极。第一图案化导体层、半导体信道 层与第二图案化导体层共同构成薄膜晶体管以及与薄膜晶体管电性连接的数 据线以及扫描线。保护层覆盖第二图案化导体层。像素电极则配置于保护层上， 且像素电极通过连接层与漏极电性连接。在本发明的一实施例中，上述的数据线包括一第一线段以及一第二线段， 且第一线段由部分第一图案化导体层构成，而第二线段由第二图案化导体层所 构成并与第一线段电性连接。本发明还提出一种液晶显示面板，其包括第一基板、第二基板以及液晶层。 第一基板包括如上述实施例中任一项所述的像素结构，而第二基板，与第一基 板对向设置。同时，液晶层设置于第一基板以及第二基板之间。本发明的像素结构及其制造方法中，将共通电极线配置于像素电极以及数 据线之间，有助于降低杂散电容的效应并提高像素结构的开口率。此外，本发 明于形成第一图案化导体层的同时，形成一连接层以使像素电极与漏极通过连 接层电性连接。如此一来，像素电极与漏极间不会有断线的情形发生，而且本 发明的像素结构应用于液晶显示器时，共通电极线位于连接层上方也有助于辅 助液晶分子的倾倒方向。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施 例，并配合所附附图，作详细说明如下。
图1A到图1F为本发明的一实施例的像素结构的制造方法的上视示意图；图2A到图2F各别为图1A到图1F中沿剖线M'、剖线BB'、剖线CC'所 为的剖面图；图3A为本发明的另一实施例的像素结构的上视示意图； 图3B为沿图3A的剖线D-D，所为的剖面图； 图4为本发明的又一实施例的像素结构的上视示意图； 图5为本发明的一实施例的一种液晶显示面板。 其中，附图标记
100:基板110:第一图案化导体层112:栅极114、414:数据线116:连接层120:栅极绝缘层120a第一介电层122:第一接触窗124:第二接触窗126:第四接触窗130:半导体通道层132:欧姆接触层132a:图案化掺杂半导体材料层140:第二图案化导体层142、418:扫描线144:共通电极线146:源极148、446:漏极150:保护层152:第三接触窗154:第五接触窗跳像素电极170、300、 400、 540:像素结构180:薄膜晶体管414A:第一线段414B:第二线段416:第六接触窗500:液晶显示面板510:第一基板520:第二基板530:液晶层Cst:储存电容具体实施方式
图1A到图IF为本发明的一实施例的像素结构的制造方法的上视示意图， 而图2A到图2F各别为图1A到图IF中沿剖线AA，、剖线BB，以及剖线CC，所为 的剖面图。本实施例的像素结构的制造方法包括以下所述各步骤。首先，请先 参照图1A与图2A，于基板100上形成第一图案化导体层110，其中第一图案 化导体层110包括栅极112以及数据线114。形成第一图案化导体层110的方 式包括先于基板100上形成第一导体层(未示出)，并将第一导体层(未示出) 图案化。在本实施例中，基板100例如是玻璃基板或塑料基板等透光基板，而第一 导体层的材质可以是本发明所属技术领域的中应用于栅极112制作以及数据 线114制作的任一种或是多种材质。举例而言，第一图案化导体层110的材质 例如是铝(A1)、铜(Cu)、钼(Mo)、银(Ag)、金(Au)，或是这些金属所构成的合 金、多层金属层或复合金属层。
接着请参照图]B以及图2B，于基板100上形成第一介电层120a以覆盖 第一图案化导体层110，并于栅极112上方的第一介电层120a上形成半导体 通道层130。在本实施例中，形成第一介电层120a的方式例如是化学气相沉 积法。举例来说，第一介电层120a的材质例如是二氧化硅、氮化硅或是氮氧 化硅等介电材料。另外，形成半导体通道层130的方法包括以下步骤。首先，于栅极绝缘层 120上形成非晶硅等半导体材料层(未示出)，并进行掺杂工艺，以于半导体材 料层(未示出)的上表面形成掺杂半导体材料层(未示出)，如N型掺杂半导体材 料层(N+ doped semiconductor layer)。然后，图案化半导体材料层(未示出)， 以形成位于栅极112上方的半导体通道层130及其上表面的图案化掺杂半导体 材料层132a。接着请参照图1C与图2C，于第一介电层120a中形成第一接触窗122以 及第二接触窗124，以形成栅极绝缘层120。由图1C与图2C可知，第一接触 窗122会暴露出栅极112的部分区域，而第二接触窗124会暴露出数据线114 的部分区域。在本实施例中，第一介电层120a中的第一接触窗122以及第二 接触窗124例如是通过微影蚀刻工艺所形成。然后，请参照图1D与图2D，于栅极绝缘层120、半导体信道层130以及 图案化掺杂半导体材料层132a上形成第二图案化导体层140。具体而言，形 成第二图案化导体层140的方式例如是于栅极绝缘层120以及半导体通道层 130上形成第二导体层(未示出)，并将第二导体层(未示出)图案化，以形成第 二图案化导体层140。值得注意的是，在第二导体层(未示出)进行图案化的同 时，部分的图案化掺杂半导体材料层132a会一并地被移除。详言之，在第二 导体层(未示出)被图案化之后，会形成扫描线142、共通电极线144、源极146 与漏极148，而未被源极146以及漏极148所覆盖住的图案化掺杂半导体材料 层132a会被移除以形成欧姆接触层132，直到部分的半导体通道层130被暴 露出来为止。由图1D与2D可知，扫描线142与栅极112通过第一接触窗122电性连接， 而共通电极线144位于数据线114上方。此外，源极146通过第二接触窗124 电性连接数据线114。然后，请参照图1E与图2E，于栅极绝缘层120上形成保护层150，以覆盖第二图案化导体层140。形成保护层150的方法包括先于基板100上形成覆 盖于栅极绝缘层120以及第二图案化导体层140上的第二介电层(未示出)，接 着于第二介电层(未示出)中形成第三接触窗152，以暴露出漏极148的部分区 域。在本实施例中，保护层150的材质包括氧化硅、氮化硅或是氮氧化硅。随之，请参照图1F与图2F，于保护层150上形成像素电极160，以使像 素电极160是通过第三接触窗152与漏极148电性连接。像素电极160的形成 方式可以是于保护层150上形成铟锡氧化物、铟锌氧化物或是其它材质的透明 导电层(未示出)，并将透明导电层(未示出)图案化以形成像素电极150。此夕卜， 共通电极线144例如是与像素电极160部分重迭而构成一储存电容Cst。由图1F与图2F可知，像素结构170是配置于基板100上，其包括第一图 案化导体层110、栅极绝缘层120、半导体通道层130、第二图案化导体层140、 保护层150以及像素电极160。具体来说，栅极绝缘层120覆盖第一图案化导 体层110。半导体信道层130配置于栅极绝缘层120上，而第二图案化导体层 140配置于栅极绝缘层120以及半导体通道层130上。此外，保护层150覆盖 第二图案化导体层140，而像素电极160配置于保护层150上。详言之，第一图案化导体层110包括栅极112以及数据线114，而第二图 案化导体层140包括扫描线142、共通电极线144以及源极146与漏极148。 同时，半导体通道层130位于栅极112上方，共通电极线144位于数据线114 上方，而源极146与漏极148位于半导体通道层130上。另外，栅极绝缘层 120例如具有位于栅极112上方的第一接触窗122以及位于数据线114上方的 第二接触窗124且扫描线142通过第一接触窗122与栅极112电性连接，而源 极146通过第二接触窗124电性连接数据线114。此外，保护层150例如具有 第三接触窗152，以使漏极148与像素电极160电性连接。整体而言，第一图 案化导体层110、半导体通道层130与第二图案化导体层140共同构成薄膜晶 体管180以及与薄膜晶体管180电性连接的数据线114以及扫描线142。一般来说，数据线U4与像素电极160的距离越近，其间的杂散电容效应 越大，而使像素电极160的电压容易受到数据线114所传输的不同电压影响， 进而发生明显的串音效应。为了避免串音效应的影响，通常会縮减数据线114 与像素电极160之间的重迭面积，但此举却使得开口率受到限制。在本实施例 的像素结构170中，由于配置于数据线114与像素电极160之间的共通电极线144能够遮蔽数据线114与像素电极160间所产生的杂散电容效应，故使像素 电极160的配置不会因而受限，而可有效地提高像素结构170的开口率。更进 一步来说，由部份第一图案化导体层110所构成的数据线114为连续的线段， 因此数据线114不易发生断线的情形，而有助于提升像素结构170的质量。在本实施例中，共通电极线144与像素电极160之间部分重迭而构成一储 存电容Cst。同时，值得注意的是，共通电极线144例如是配置在相邻的两数 据线114之间，并围绕像素电极160的边缘(如图1F所示)。因此，共通电极 线144的配置不会使像素结构170的开口率大幅度地下滑。当围绕像素电极 160边缘的共通电极线144具有一共通电压时，有助于形成由像素结构170边 缘向像素结构170中心变化的变形电场。因此，像素结构170应用于液晶显示 面板中可使液晶分子具有较快的反应速率，且液晶分子可朝向正确的方向倾 倒。当然，本发明的像素结构170并不限定将共通电极线144围绕像素电极 160周围。换言之，共通电极线114也可以呈现线性或其它方式分布。当然，第一图案化导体层U0、半导体通道层130与第二图案化导体层140 可以通过其它不同的连接方式连接，以构成薄膜晶体管180以及与薄膜晶体管 180电性连接的数据线114以及扫描线142。图3A为本发明的另一实施例的像 素结构的上视示意图，而图3B为沿图3A的剖线D-D，所为的剖面图。请先参照 图3A，像素结构300与像素结构170的组成元件大致相同，其差异之处如下 所述。像素结构300中，第一图案化导体层110还包括一连接层116，位于漏 极148以及像素电极160下方。同时，请参照图3A与图3B，像素结构300中， 栅极绝缘层120中例如具有第四接触窗126，以使漏极148通过第四接触窗126 与连接层116电性连接。另外，保护层150以与栅极绝缘层120中例如具有第 五接触窗154，以使像素电极160通过第五接触窗154电性连接连接层116。 此时，漏极148例如是通过连接层116与像素电极160电性连接的。详细而言，本实施例中使漏极148与像素电极160电性连接的方法包括以 下步骤。首先，于形成第一图案化导体层110的同时，例如可形成位于栅极 112的一侧的连接层116。也就是说，连接层116在本实施例中会直接形成于 基板100上。此外，于形成半导体通道层130后以及形成第二图案化导体层 140之前，例如可形成第四接触窗126于栅极绝缘层120中，以在第二图案化 导体层140形成之后，使漏极148通过第四接触窗126与连接层116电性连接。 另外，于形成保护层150后以及形成像素电极160之前，例如形成第五接触窗 154于保护层150以与栅极绝缘层120中，并且使像素电极160形成之后，{象 素电极160通过第五接触窗154电性连接连接层116。
当形成第四接触窗126与第五接触窗154时，可能因为工艺上对准的误差 而使接触窗(126或154)的范围超出连接层116的范围外而暴露出连接层116 周围的部分基板IOO。在形成漏极148或是像素电极160后，漏极148或是像 素电极160的部份区域会直接形成于基板100上。此时，漏极148与像素电极 160的一部分会由连接层116的上表面延伸至连接层116的一侧而仍为一连续 沉积的膜层。换言之，即使形成接触窗(126或154)的工艺有些微误差，像素 电极160与连接层116以及连接层116与漏极146间的连接情形仍相当良好。 也即，本实施例的像素结构300具有高的工艺良率。
另外，本实施例的连接层116位于环状的共通电极线144下方，因此像素 电极160周围区域例如会受到共通电极线144的共通电压的影响。此时，像素 结构300应用于液晶显示面板时，共通电极线144所具有的共通电压有助于辅 助液晶分子的朝特定方向排列。进一步而言，当具有像素结构300的液晶显示 面板受到单点施压(例如以手指按压液晶显示面板)时，由于共通电极线144 的配置而使液晶分子可以快速地恢复其正确的排列方向。也就是说，像素结构 300的设计有助于提高液晶显示面板的质量。
除此之外，本发明的像素结构还可有其它种类的设计。举例而言，图4 为本发明的又一实施例的像素结构的上视示意图。请参照图4，像素结构400 与像素结构300大致相似，其差异在于像素结构400的数据线414可分为两 个线段，其中第一线段414A可以是由第一图案化导体层构成而第二线段414B 由第二图案化导体层构成。换言之，像素结构400的数据线并非仅由一层导体 层制作而成。
第一线段414A与第二线段414B例如是通过第六接触窗416彼此电性连 接，且漏极446例如是与第二线段414B直接连接。也就是说，漏极446与第 二线段414B例如都由第二图案化金属层制作。此外，像素结构400中扫描线 418与栅极112例如都是由第一图案化导体层所构成。同时，第二线段414B 跨于扫描线142上方并且电性连接第一线段414A。其中，漏极148也是通过 一连接层116与像素电极160电性连接的。像素结构400的共通电极线144 也可以避免数据线414传输信号时所产生的串音现象，而有助于使液晶显示面 板具有良好的质量。图5为本发明的一实施例的一种液晶显示面板。请参照图5，液晶显示面 板500包括第一基板510、第二基板520以及液晶层530。第一基板510包括 多个像素结构540，而第二基板520与第一基板510对向设置。第二基板520 举例可为彩色滤光片。同时，液晶层530设置于第一基板510以及第二基板 520之间。像素结构540为以上所述实施例中任一种像素结构，其共通电极线 的设计可以降低像素电极与数据线之间的杂散电容，而可避免串音效应的发 生。像素结构540中可以采用同一导体层形成数据线，以使数据线的接触阻抗 降低，因此数据传输的质量相当良好，也即具有此像素结构540的液晶显示面 板500具有良好的质量。同时，像素结构540中可由一连接层使漏极与像素电 极之间电性连接，以避免漏极与像素电极之间发生断线的情形，而有助于提高 液晶显示面板500的工艺良率。进一步而言，本发明的像素结构中，共通电极 线配置于像素电极周围，其共通电压有助于辅助液晶层530的液晶分子排列。 特别是，共通电极线的共通电压可使位于薄膜晶体管旁的液晶分子倾向正确的 排列方向，而使液晶显示面板500维持良好的显示质量。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变 形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种像素结构的制造方法，其特征在于，包括形成一第一图案化导体层于一基板上，该第一图案化导体层包括一栅极以及一数据线；形成一栅极绝缘层于该基板上，以覆盖该第一图案化导体层；形成一半导体通道层于该栅极上方的该栅极绝缘层上；形成一第二图案化导体层于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、一共通电极线以及一源极与一漏极，其中该扫描线与该栅极电性连接，该共通电极线位于该数据线上方，而该源极与该漏极位于该半导体通道层上，且该源极电性连接该数据线；形成一保护层于该基板上，以覆盖该第二图案化导体层；以及形成一像素电极于该保护层上，且该像素电极与该漏极电性连接。
2. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该半导 体通道戻的方法包括形成一半导体材料层于该栅极绝缘上；进行一掺杂工艺，以于该半导体材料层的上表面形成一欧姆接触层；以及 图案化该半导体材料层，以形成该半导体通道层。
3. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该栅极 绝缘层的方法包括形成一第一介电层于该基板上；以及形成一第一接触窗以及一第二接触窗于该第一介电层中，以分别暴露出该 栅极以及该数据线的部分区域。
4. 根据权利要求3所述的像素结构的制造方法，其特征在于，该扫描线通 过该第一接触窗与该栅极电性连接且该源极通过该第二接触窗与该数据线电 性连接。
5. 根据权利要求1所述的像素结构的制造方法，其特征在于，形成该保护 层的方法包括形成一第二介电层于该基板上，并覆盖该第二图案化导体层；以及 形成一第三接触窗于该第二介电层中，以暴露出该漏极的部分区域。
6. 根据权利要求5所述的像素结构的制造方法，其特征在于，该像素电极 通过该第三接触窗与该漏极电性连接。
7. 根据权利要求1所述的像素结构的制造方法，其特征在于，还包括于形 成该第一图案化导体层时，形成一位于该栅极的一侧的连接层。
8. 根据权利要求7所述的像素结构的制造方法，其特征在于，还包括于形成该半导体通道层后以及形成该第二图案化导体层之前，形成一第四接触窗于 该栅极绝缘层中，以暴露出部分该连接层，以使该第二图案化导体层形成之后， 该漏极通过该第四接触窗与该连接层电性连接。
9. 根据权利要求8所述的像素结构的制造方法，其特征在于，还包括于形 成该保护层后以及形成该像素电极之前，形成一第五接触窗于该保护层以及该 栅极绝缘层中，以暴露出部分该连接层，并且使该像素电极形成之后，该像素 电极通过该第五接触窗电性连接该连接层。
10. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括一第一图案化导体层，配置于该基板上，该第一图案化导体层包括一栅极以及一数据线；一栅极绝缘层，覆盖该第一图案化导体层； 一半导体信道层，配置于该栅极上方的该栅极绝缘层上； 一第二图案化导体层，配置于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层包括一扫描线、 一共通电极线以及一源极与一漏极，该扫描线与该栅极电性连接，该共通电极线位于该数据线上方，而该源极与该漏极位于该半导体通道层上，且该源极电性连接该数据线； 一保护层，覆盖该第二图案化导体层；以及一像素电极，配置于该保护层上，且该像素电极与该漏极电性连接。
11. 根据权利要求10所述的像素结构，其特征在于，该栅极绝缘层具有一 第一接触窗以及一第二接触窗，分别位于该栅极以及该数据线上方。
12. 根据权利要求11所述的像素结构，其特征在于，该扫描线通过该第一 接触窗与该栅极电性连接且该源极通过该第二接触窗与该数据线电性连接。
13. 根据权利要求10所述的像素结构，其特征在于，该保护层具有一第三 接触窗，位于该漏极上方，该像素电极通过该第三接触窗与该漏极电性连接。
14. 根据权利要求10所述的像素结构，其特征在于，该第一图案化导体层 还包括一连接层，位于该漏极以及该像素电极下方。
15. 根据权利要求14所述的像素结构，其特征在于，该栅极绝缘层具有一 第四接触窗，以使该漏极通过该第四接触窗电性连接该连接层。
16. 根据权利要求14所述的像素结构，其特征在于，该该保护层以及该栅 极绝缘层具有一第五接触窗，以使该像素电极通过该第五接触窗电性连接该连 接层。
17. —种像素结构，适于配置于一基板上，其特征在于，该像素结构包括: 一第一图案化导体层，配置于该基板上，该第一图案化导体层至少包括一栅极以及一连接层；一栅极绝缘层，覆盖该第一图案化导体层； 一半导体信道层，配置于该栅极上方的该栅极绝缘层上； 一第二图案化导体层，配置于该栅极绝缘层以及该半导体通道层上，该第二图案化导体层至少包括一源极与一漏极，其特征在于，该第一图案化导体层、该半导体通道层与该第二图案化导体层共同构成一薄膜晶体管以及与该薄膜晶体管电性连接的一数据线以及一扫描线；一保护层，覆盖该第二图案化导体层；以及一像素电极，配置于该保护层上，且该像素电极通过该连接层与该漏极电 性连接。
18. 根据权利要求17所述的像素结构，其特征在于，该数据线包括一第 一线段以及一第二线段，且该第一线段由部分该第一图案化导体层构成，而该 第二线段由该第二图案化导体层所构成并与该第一线段电性连接。
全文摘要
本发明公开了一种像素结构及其制造方法。首先，于基板上形成第一图案化导体层，其包括栅极以及数据线。接着，于基板上形成栅极绝缘层，以覆盖第一图案化导体层，并于栅极上方的栅极绝缘层上形成半导体通道层。然后，于栅极绝缘层以及半导体通道层上形成第二图案化导体层，其包括扫描线、共通电极线以及源极与漏极。扫描线与栅极电性连接，共通电极线位于数据线上方，而源极与漏极位于半导体通道层上，且源极电性连接数据线。随之，于基板上形成保护层，以覆盖第二图案化导体层，然后于保护层上形成像素电极，且像素电极与漏极电性连接。
文档编号G09G3/36GK101109882SQ200710140138
公开日2008年1月23日 申请日期2007年8月6日 优先权日2007年4月5日
发明者刘松高, 林祥麟 申请人:友达光电股份有限公司
最新回复(0)