功率电路、显示装置和移动终端的制作方法
专利名称：功率电路、显示装置和移动终端的制作方法
技术领域：
本发明涉及包括在绝缘衬底上配备的低温多晶硅薄膜晶体管的功率电 路、诸如液晶显示装置的有源矩阵型显示装置、以及包含该功率电路和显示 装置的移动终端。
背景技术：
近来，诸如蜂窝电话和PDA(个人数字助理)的移动终端已广泛普及。移 动终端的这种快速普及的一个原因是在移动终端上作为输出显示单元而安装 的液晶显示装置的发展。液晶显示装置推动了移动终端的普及，这是因为这 种显示装置是具有原则上基本不需要驱动功率的特性的低功耗型显示装置。目前，这样的有源矩阵型显示装置的数目一直在增长，其使用多晶硅 TFT(薄膜晶体管)作为像素的开关元件，并且在与包含按矩阵排列的像素的显 示区域的相同村底上具有数字接口驱动电路。以此结构，与显示区域集成地 提供数字接口驱动电路。在此驱动电路集成型显示装置中，在有源显示单元的外围区域(框架) 上布置水平驱动系统和垂直驱动系统。在相同的衬底上，与像素区域集成地 形成这些使用低温多晶硅TFT的驱动系统。图1图解了典型的驱动电路集成型显示装置的总体结构(例如，见 JP-A-2002陽175033 )。如图l所示，此液晶显示装置集成了其中按矩阵布置了包括液晶单元(cell) 的多个像素的有源显示单元2、位于图1中的有源显示单元2之上和之下的 一对水平驱动电路(H驱动器)对3U和3D、在图1中的有源显示单元2的 一侧布置的垂直驱动电路(V驱动器)4、用于生成多个基准电压的基准电压生
成电路5、数据处理电路6、以及其他部件，在诸如玻璃衬底1之类的透明绝 缘衬底上配备所有这些组件。如可从图中看到的，图1所示的驱动电路集成型显示装置具有在有源像素单元2的两侧(图1上部和下部)布置的两个水平驱动电路3U和3D,以 便分离地驱动数据线(dataline)的奇数线和偶数线。图2是示出用于分离地驱动奇数线和偶数线的、图l所示的水平驱动电 路3U和3D的结构示例的框图。如图2所示，用于驱动奇数线的水平驱动电路3U和用于驱动偶数线的 水平驱动电路3D具有相同的结构。更具体地，水平驱动电路3U和3D的每一个具有移位寄存器(HSR)组 3HSRU或3HSRD，用于与水平传输时钟HCK(未示出)同步地从每个传输通 道顺序地输出移位脉冲(采样脉冲)；采样锁存电路组3SMPLU或3SMPLD，图像数据；线性顺序处理锁存电路组3LTCU或3LTCD,用于对来自采样锁 存电路32U或32D的各个锁存数据执行线性顺序处理；以及数字/模拟转换 电路(DAC)组3DACU或3DACD,用于将经过线性顺序处理锁存电路33U或 33D线性顺序处理后而获得的数字图像数据转换为模拟图像信号。通常，在DAC 34U和34D的每个输入通道上布置电平移位电路，使得 可将电平上升的凄t据输入到DAC 34U和34D。发明内容根据图1和其他图所示的液晶显示装置，由包括DC-DC转换器的功率 电路与从外部提供的预定电平的主时钟MCK同步地对从外部提供的电压电 平进行移位(升压)，以生成用于面板内部的组件的驱动电压。将此驱动电压 提供到在绝缘衬底上形成的期望电路。根据目前的低温多晶硅TFT,在重新升压时，阈值电压Vth增加到大约 1.5V。然而，为提供期望的低功耗型系统，要输入到液晶显示装置的同步信号 和图像数据在许多情况下变为高频低压信号和数据。当同步信号和图像数据是高频低压信号和数据时，难以在通过低温多晶 硅TFT处理形成的面板内部移动从外部输入的高频低压信号的电平和对该信
号进行分频。期望提供能够提供和控制与接口的电压和频率相独立地操作的独立电路 块的功率电路、以及使用该功率电路的显示装置和移动终端。根据本发明的实施例，提供了一种功率电路，其包括由源电压驱动的分频电路，用来对第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电压驱动的升压电路，用来根据来自分频电路的输出信号、 或作为升压脉冲的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将第一信号的电平移位升压电路的输出电压；以及切换单元， 其将电平移位器的输出信号互补地输入到分频电路，以及将第二信号输入到 分频电路或升压电路。第一信号具有第一幅度，并且第二信号具有第二幅度， 该第二幅度等于或大于第一幅度，并等于或低于包括第一幅度的源电压的电 平。切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升 压电路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执 行第一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由 分频电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的另一实施例，提供了一种显示装置，其包括显示单元， 在其上按矩阵布置像素；驱动电路，其驱动所述显示单元；以及功率电路， 其生成内部驱动电压。该功率电路包括由源电压驱动的分频电路，用来对 第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电 压驱动的升压电路，用来根据来自分频电路的输出信号、或作为升压脉冲的 具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将第 一信号的电平移位升压电路的输出电压；以及切换单元，其将电平移位器的 输出信号互补地输入到分频电路，以及将第二信号输入到分频电路或升压电 路。第一信号具有第一幅度，并且第二信号具有第二幅度，该第二幅度等于 或大于第一幅度，并等于或低于源电压的电平。切换单元在由已接收到第二 信号的升压电路执行的升压操作之后，从升压电路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执行第一信号的电平转换，并且停 止根据第二信号执行的升压操作，此后经由分频电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的再一实施例，提供了一种移动终端，其包括显示装置。该 显示装置包括显示单元，在其上按矩阵布置像素；驱动电路，其驱动所述
显示单元；以及功率电^各，其生成内部驱动电压。该功率电3各包括由源电压驱动的分频电路，用来对第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电压驱动的升压电路，用来根据来自分频电路的输 出信号、或作为升压脉沖的具有比第一信号更低的频率的第二信号，来升高 电压；电平移位器，其将第一信号的电平移位升压电路的输出电压；以及切 换单元，其将电平移位器的输出信号互补地输入到分频电路，以及将第二信 号输入到分频电路或升压电路。第一信号具有第一幅度，并且第二信号具有 第二幅度，该第二幅度等于或大于第一幅度，并等于或低于源电压的电平。 切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升压电 路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执行第 一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由分频 电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的这些实施例，例如，在启动向其输入来自升压电路的升压 输出的电路之前，切换单元将第二信号输入到升压电路，以便由升压电路升 高电压。然后，切换单元将根据第二信号的升压输出输入到电平移位器，使得电 平移位器可执行第 一 信号的电平转换。在停止根据第二信号执行的升压操作之后，切换单元将经电平移位的第 一信号输入到分频电路，以进行分频，然后输入到升压电路，以获得稳定的 升压输出。根据本发明的这些实施例，独立于接口的电压和频率而构造和控制电路 块。由此，可提供适合于低压高频型接口的电路集成型液晶显示装置。
图1图解了典型的驱动电路集成型显示装置的总体结构。 图2是示出分离地驱动奇数线和偶数线的图1中的水平驱动电路的结构 示例的框图。图3图解了根据本发明的第一实施例的驱动电路集成型显示装置的结构 布局。图4是示出根据本发明的第 一 实施例的驱动电路集成型显示装置的电路 功能的系统框图。 图5是示出液晶显示装置的有源显示单元的结构示例的电路图。 图6是示出根据第一实施例的第一和第二水平驱动电路的基本结构示例 的框图。图7是示出根据第一实施例使用升压(boost)脉沖切换系统的DC-DC转换器的基本结构的框图。图8是示出根据第一实施例使用升压脉冲切换系统的DC-DC转换器的特定结构示例的框图。图9A至9F是图8所示的DC-DC转换器的时序图。图10图解了根据第二实施例的驱动电路集成型显示装置的结构布局。图11图解了根据第二实施例的DC-DC转换器的结构示例。图12A至12F是图11所示的DC-DC转换器的时序图。图13图解了环形振荡器的结构示例。图14示出了根据第二实施例的分频校正系统的输入/输出频率特性。 图15图解了根据本发明的实施例的、作为移动终端的蜂窝电话的总体结 构的外表。
具体实施方式
下文中参照附图详细描述根据本发明的实施例。图3和图4图解了根据本发明的第一实施例的驱动电路集成型显示装置 的总体结构示例。图3示出了第一实施例中的驱动电路集成型显示装置的结 构布局，而图4是示出第一实施例中的驱动电路集成型显示装置的电路功能 的系统框图。在此实施例中，将驱动电路集成型显示装置应用于使用液晶单元作为各 个像素的电光元件的有源矩阵型液晶显示装置。如图3所示，液晶显示装置10集成了有源显示单元(ACDSP)12,其上 按矩阵布置了包含液晶单元的多个像素； 一对第一和第二水平驱动电路(H驱动器HDRV) 13U和13D,在图3中布置在有源显示单元12之上和之下； 垂直驱动电路(V驱动器VDRV) 14,在图3中布置在有源显示单元12的侧 面；数据处理电路(DATAPRC)15;功率电路(DC-DC)16,包括DC-DC转换器； 接口电路(I/F)17;定时生成器(TG)18;基准电压驱动电路(REFDRV)19,用于 向水平驱动电路13U和13D提供多个驱动基准电压；以及其他部件，在诸如
玻璃衬底11的透明绝缘衬底上配备所有这些组件。另外，在玻璃衬底11的外围区域上接近于第二水平驱动电路13D的位置配备用于输入电压等的输入焊盘(pad) 20。玻璃衬底11包括第一村底和第二衬底，在第一村底上按矩阵布置了包含 有源元件(如晶体管)的多个像素电路，第二衬底相对于第一衬底，与第一衬底之间留有预定空隙(clearance)。液晶被密封到第一衬底和第二衬底之间的 空间中。通过低温多晶硅TFT处理来产生在绝缘衬底上配备的电路组。更具体地， 驱动电路集成型显示装置IO具有在有源显示单元的外围区域(框架)上的水 平驱动系统和垂直驱动系统。这些使用多晶硅TFT的驱动系统被配备在像素 区域的同一衬底上，并且与像素区域集成地形成。此实施例中的驱动电路集成型液晶显示装置10具有在有源像素单元12 的两侧上(图3的上部和下部)布置的两个水平驱动电路13U和13D，以便 分离地驱动数据线的奇数线和偶数线。 相^ g丄j两个水平驱动电路13U和13D采用RGB选择器系统，其在t样锁存电 路中存储三个数字数据，在一个水平周期(H)期间，使用公共数字/模拟转换电 路将数字数据转换为模拟数据三次，并且在该水平周期内以时间共享方式选 择三个模拟数据，以将所选的数据输出给数据线(信号线)。在此实施例中，假设在三个数字图像数据R、 G和B中，数字R数据、 数字B数据和数字G数据分别是第一数字数据、第二数字数据和第三数字数 据。现在逐一描述此实施例中的液晶显示装置10中所包括的各个组件的结 构和功能。有源显示单元12包括多个像素，这些像素包含液晶单元并且按矩阵排列。有源显示单元12还包括按矩阵排列、且由水平驱动电路13U和13D以 及垂直驱动电路14驱动的数据线和垂直扫描线。图5图解了有源显示单元12的特定结构的示例。在此图中，为简化该图，作为示例示出了具有三条线(n-l线到n+l线) 和4行(m-2行到m+l行)的像素布局。在图5中，显示单元12具有按矩阵排列的垂直扫描线121n-l、 121n、ii 121n+l等，以及数据线122m-2、 122m-l、 122m、 122m+l等。在这些线的交 点上配备单位像素123。每个单位像素123具有作为像素晶体管的薄膜晶体管TFT、液晶单元LC 、 以及保持电容Cs。在此，液晶单元LC是指在薄膜晶体管TFT形成的像素电 极(一个电极)与相对于该一个电极的相对电极(另一电极)之间生成的电 容。薄膜晶体管TFT的栅电极与垂直扫描线121n-l、 121n、 121n+l等相连， TFT的源电极与数据线122m-2、 122m-l、 122m、 122m+l等相连。液晶单元LC的像素电极与薄膜晶体管TFT的漏电极相连，液晶单元LC 的相对电极与公共线124相连。保持电容Cs连接在薄膜晶体管TFT的漏电 才及和/>共线124之间。通过玻璃衬底11上与驱动电路等集成地形成的VCOM电路21,将预定 交流电压的7>共电压Vcom提供给公共线124 。垂直扫描线121n-l、 121n、 121n+l等的每一个的一端与图3所示的垂直 驱动电路14的相应线的输出端相连。例如，垂直驱动电路14包括移位寄存器，并且通过与垂直传输时钟 VCK(未示出)同步地顺序生成垂直选择脉冲、并将垂直选择脉冲输出到垂直 扫描线121n-l、 121n、 121n+l等,来执行垂直扫描。例如，在显示单元12中，数据线122m-l、 122m+l等的每一个的一端与 图3所示的第一水平驱动电路13U的相应线的输出端相连，并且每个数据线 的另一端与图3所示的第二水平驱动电路13D的相应线的输出端相连。第一水平驱动电路13U在相应的采样锁存电路中存储作为R数据、B数 据和G数据的三类数字数据。然后，第一水平驱动电路13U在一个水平周期 (H)期间，将所存储的数据转换为模拟数据三次，并且在该水平周期期间，以 时间共享方式来选择三个数据，并将数据输出到相应的数据线。第一水平驱动电路13U根据RGB选择器系统，以时间共享方式，将由 第一和第二采样锁存电路锁存的R数据和B数据传输到第一锁存电路，并进 一步传输到第二锁存电路。当将R数据和B数据以时间共享方式传输到锁存 电路时，第一水平驱动电路13U将由第三采样锁存电路锁存的G数据传输到 第三锁存电路。然后，第一水平驱动电路13U在一个水平周期内选择性地输 出由第二和第三锁存电路锁存的R、 B和G数据，并将所选的数据转换为模
拟数据，此后电路13U在该水平周期内以时间共享方式选择三个模拟数据， 并将所选的数据输出到相应的数据线。显然，根据此实施例的水平驱动电路13U具有用于两类数字R和B数据 的第一锁存序列、以及用于平行布置的一类数字G数据的第二锁存序列，并 且使用包含数字/模拟转换电路(DAC)、模拟緩冲器和线路选择器的后选择器 公共组件，以实现RGB选择器系统。此结构有助于缩小框架和降低功耗。第二水平驱动电路13D基本上具有与第一水平驱动电路13U相同的结构。图6是示出根据此实施例的第 一水平驱动电路13U和第二水平驱动电路 13D的基本结构的示例的框图。在以下描述中，将水平驱动电路13U和13D 统称为水平驱动电路13。图6所示的水平驱动电路具有对应于三类数字数据的基本结构，并用于 实践应用而平行布置类似的多个结构。如图6所示，水平驱动电路13具有移位寄存器(HSR)组13HSR、采样锁 存电路组13SMPL、锁存输出选择开关130SEL、数字/模拟转换电路13DAC、 模拟緩冲器13ABUF、以及线路选择器13LSEL。移位寄存器13HSRU具有多个移位寄存器(HSR)，用于与水平传输时钟 HCK(未示出)同步地将移位脉冲(采样脉冲)从对应于各个行的传输通道顺 序输出到采样锁存电路组13SMPL。采样锁存电路组13SMPL具有第一采样锁存电路131,用于顺序地采 样和锁存作为第一数字数据的R数据；第二采样锁存电路132,用于顺序地 采样和锁存作为第二数字数据的B数据，且用于根据预定定时来锁存由第一 采样锁存电路131锁存的R数据；第三采样锁存电路133，用于顺序地采样 和锁存作为第三数字数据的G数据；第一锁存电路134,用于连续地传输由 第二采样锁存电路132锁存的数字R数据和B数据；第二锁存电路135,具 有用于将第一锁存电路134锁存的数字R数据或B数据转换为具有更高电压 幅度的数据的电平移位功能，且用于锁存所得数据；以及第三锁存电路136， 具有用于将第三采样锁存电路133锁存的数字G数据转换为具有更高电压幅 度的数据的电平移位功能，且用于锁存所得数据。根据具有此结构的采样锁存电路组13SMPL,提供了第一锁存序列137 和第二锁存序列138，第一锁存序列137包含第一采样锁存电路131、第二釆
样锁存电路132、第一锁存电路134、以及第二锁存电路B5，第二锁存序列 138包含第三采样锁存电路133以及第三锁存电路136。根据此实施例，以0-3V(2.9V)电平的电平来提供从数据处理电路15 输入到各个水平驱动电路13U和13D的数据。例如，在采样锁存电路组13SMPL的输出通道处，通过第二和第四锁存 电路135和136的电平移位功能，将此电平上的数据提升到从-2.3V到4.8V 的范围中的电平。锁存输出选#^开关130SEL选^H"生地切换来自釆样锁存电路组13SMPL 的输出，并且将该输出提供给数字/模拟电路13DAC。数字/模拟转换电路13DAC在一个水平周期期间执行数字/模拟转换三 次。更具体地，数字/模拟转换电路13DAC在一个水平周期期间，将三个数 字数据R、 G和B转换为各自的模拟数据。模拟緩冲器13ABUF緩冲由数字/模拟转换电路13DAC转换为模拟信号 的R、 B和G数据，并将所得数据输出到线路选择器13LSEL。线路选择器13LSEL在一个水平周期期间选择三个模拟数据R、 B和G， 并且将数据输出到相应的数据线DTL-R、 DTL-B和DTL-G。现在讨论水平驱动电路13的操作。当对图像数据进行采样时，水平驱动电路13在第一、第二和第三采样锁 存电路131、 132和133中存储连续(serial)图像数据。当在第一、第二和第三采样锁存电路131到133中存储了一个水平线上 的所有数据时，在水平消隐(blanking)周期期间，将第二采样锁存电路132中 包含的数据传输到第一锁存电路134。紧接在传输到第一锁存电路134之后， 进一步将该数据传输到第二锁存电路135,并存储在其中。然后，将第一采样锁存电路131中包含的数据传输到第二采样锁存电路 132。紧接在传输到第二釆样锁存电路132之后，进一步将该数据传输到第一 锁存电路134并存储在其中。在同一周期期间，将第三采样锁存电路133中 包含的数据传输到第三锁存电路136。接着，将下一水平线上的数据存储在第一、第二和第三采样锁存电路 131、 132和133中。当正在存储下一水平线上的数据时，通过切换锁存输出选择开关 130SEL,将第二锁存电路135和第三锁存电路136中存储的数据输出到数字/模拟转换电路DDAC。然后，将第一锁存电路134中存储的数据传输到第二锁存电路135并存 储在其中。通过切换锁存输出选择开关130SEL,将所存储的数据输出到数 字/模拟转换电路13DAC。此采样锁存系统将三个数字数据输出到数字/模拟转换电路13DAC,因 而有助于增加精度和缩小框架。将G数据(对人眼最有效的颜色数据)选择为第三数字数据的原因在于， 当正在存储一个水平线上的数据时不传输第三数据，并且考虑到液晶在RGB 选择器驱动的情况下的VT特性，最好按照B (蓝)、G (绿)和R (红)的 次序来写入数据。由此，可降低图像质量的不均匀性。如图4所示，数据处理电路15具有电平移位器151,用于将从外部输 入的并行数字R、 G和B数据的电平从0-3V (2.9V)电平移位到6V电平； 串/并转换电路152,用于将串行数据转换为并行数据，以调整经电平移位的 R、 G和B数据的相位并降低它们的频率；以及下转换器153,用于将并行数 据的电平从6V电平降低到0-3V (2.9V)电平，并且将奇数据输出到水平驱 动电路13U，将偶数据输出到水平驱动电路13D。功率电路16包括采用升压脉沖切换系统的DC-DC转换器，并且，例如， 从外部接收液晶电压(接口电压)VDD1 (如2.9V)。通过使用所包含的振荡 电路等、或者基于通过根据预定校正系统和水平同步信号HSYHC校正具有 低频(慢)和不同振荡频率的时钟而产生的校正时钟，功率电路16与从接口 电路17提供的主时钟MCK和水平同步信号HSYNC同步地将所接收的电压 升高到6V电平的双倍内部面板电压VDD2 (如5.8V),并将所得的电压提供 给面板内部的各个电路。功率电路16还生成VSS2 (如-1.9V)和VSS3(-3.8V)，作为内部面板电 压的负压，并将这些电压提供给面板内部的预定电路(如接口电路)。接口电路17将从外部提供的主时钟MCK、水平同步信号HSYNC、以 及垂直同步信号VSYNC的电平移位到面板内部逻辑电平(如VDD2电平)。 然后，接口电路17将经电平移位的主时钟MCK、水平同步信号HSYNC、以 及垂直同步信号VSYNC提供给定时生成器18，并将水平同步信号HSYNC 提供给功率电路16。当功率电路16基于通过校正来自所包含的振荡电路的时钟而产生的校 正时钟来升高电压而不使用主时钟时，接口电路17不需要将主时钟MCK提供给功率电路16。可替换地，可将功率电路16设计为不使用主时钟MCK进 行升压，让从接口电路17到功率电路16的主时钟MCK供应线保持原样。定时生成器18与从接口电路17提供的主时钟MCK、水平同步信号 HSYNC、以及垂直同步信号VSYNC同步地生成被用作水平驱动电路13U和 13D的时钟的水平时钟脉沖HCK(HCKX)和水平开始脉冲HST、以及被用作 垂直驱动电路14的时钟的垂直时钟VCK(VCKX)和垂直开始脉冲VST。然后， 定时生成器18将水平开始脉冲HST和水平时钟脉冲HCK(HCKX)提供给水 平驱动电路13U和13D,并将垂直开始脉冲VST和垂直时钟VCK(VCKX) 提供给垂直驱动电路14。现在，讨论作为此实施例的特征结构的、将从外部给出的液晶电压VDD1 升高到6V电平的双倍内部面板电压VDD2(如5.8V)、并将所得电压提供给面 板内部的各个电路的功率电路16的DC-DC转换器的结构。图7是示出根据第一实施例使用升压脉冲切换系统的DC-DC转换器的 基本结构的框图。的DC-DC转换器160。 DC-DC转换器160主要包括电平移位器161、开关 162和163、分频电路164、以及升压电路165。开关162和163提供切换单 元。在DC-DC转换器160中，分频电路164和升压电路165由源电压VDD 驱动。两个输入信号是具有对应于VDDI (接口电压)的幅度AMP1的信号 VI、以及具有在范围VDDKAMP2^VDD内的幅度AMP2的信号V2。信号VI是不能将电平从VDDI转换到VDD的高频脉冲，而信号V2是 能够将电平从VDDI转换到VDD的低频脉冲。将信号VI输入到电平移位器161，将信号V2输入到开关162。开关162的固定触点a与信号V2的输入线相连，而开关162的操作触 点b与分频电路164的输入相连。开关163的固定触点a与电平移位器161的输出相连，而开关163的操 作触点b与分频电路164的输入相连。由时钟选4奪信号SELMCK互补地导通和切断开关162和163。当时钟选 择信号SELMCK是低电平时，例如，导通开关162,切断开关163。当时钟
选择信号SELMCK是高电平时，切断开关162，导通开关163。分频电路164的输出与升压电路165相连。从这里输出由升压电路165升高的DC电压VDD2，并且还将此电压VDD2提供给电平移位器161。在具有此结构的DC-DC转换器160中，在启动与DC-DC转换器160相连的电路组之前，根据时钟选择信号SELMCK导通开关162并切断开关163。通过此步骤，经由分频电路164，将信号V2作为升压脉冲而提供给升压电路165,以便升高电压并获得稳定的升压输出VDD2。然而，基于信号V2的升压频率是低的，并且，当在此条件下启动电路组时，DC-DC转换器160的电流供应能力是不够的。结果，难以维持期望的电压f命出。然而，可以通过使用由轻负载(或空负载)启动的DC-DC转换器160 的稳定输出VDD2,来将信号VI的电平从VDDI转换为VDD。在此情况下， 通过时钟选#^信号SELMCK切断开关162并导通开关163,并将信号VI输 入到分频电路164。通过此方法，可获得能够驱动分频电路164的高频升压 脉冲。因此，通过由时钟选择信号SELMCK将升压脉冲切换到V2以升高电压， 并在输出稳定之后启动电路组，可提供期望的电流供应能力和电压输出。已解释了根据此实施例的功率电路的DC-DC转换器的基本概念。现在 讨论根据此实施例的功率电路的DC-DC转换器的特定结构示例。图8是示出第一实施例中使用升压脉冲切换系统的DC-DC转换器的特 定结构示例的框图。图9中的图表(A)到(F)是图8所示的DC-DC转换器的时序图。图8所示的DC-DC转换器160A被在配备在多晶硅TFT玻璃衬底上， 并且接收具有幅度VDDI的MCK和HSYNC，作为外部输入信号。信号MCK 代表液晶驱动装置的主时钟，而信号HSYNC代表水平同步信号。主时钟MCK是不能在衬底上将电平从VDDI转换为VDD的高频脉冲， 并且对应于图7中的信号VI。水平同步信号HSYNC是能够在衬底上将电平 从VDDI转换为VDD的低频脉冲，并且对应于图7中的信号V2。图8中的DC-DC转换器160A具有反转型触发器(TFF)166，用于将作为 信号V2的水平同步信号HSYNC的频率分为两半，并且将由TFF 166分频为 两半后产生的时钟CK1经由开关162而输入到升压电路165。而且，将由电 平移位器161移位主时钟MCK的电平而产生的时钟CK2经由开关163而输 入到分频电路164。还将水平同步信号HSYNC提供给分频电路164，并进一步将时钟选择 信号SELMCK提供给电平移位器161。在图8的DC-DC转换器160A中，时钟CK1是水平同步信号HSYNC 被TFF 166分频为两半并被电平转换到VDD后获得的信号，因此具有用于驱 动升压电路165的适合频率。由此，时钟CK1不需要进一步分频，而原样提 供给升压电路165。当时钟选择信号SELMCK是低电平时，导通开关162并切断开关163。 在此情况下，重置电平移位器161。当时钟选择信号SELMCK是高电平时，切断开关162并导通开关163。 在此情况下，操作电平移位器161。现在讨论具有此结构的DC-DC转换器160A的操作。将外部供应电压VDD0和VDD1输入到功率电3各16。根据功率电路16的DC-DC转换器160A，在连接到DC-DC转换器和低 电平时钟选择信号SELMCK的电路组停止时，将时钟CK1提供给升压电路 165。升压电路165根据作为升压脉冲的时钟CK1而升高电压，并获得稳定 的电压输出VDD2。通过使用来自DC-DC转换器160A的稳定输出VDD2,将时钟CK2的 电平从VDDI转换为VDD,以获得足以驱动分频电路164的高频升压脉冲。在此步骤之后，将时钟选择信号SELMCK设置为高电平，并经由开关 163和分频电路164而将其提供给升压电路165。升压电路165根据作为升压 脉冲的时钟CK2而升高电压，并启动相连接的电路组，以获得期望的电流供 应能力和电压输出VDD2。然后，在玻璃衬底11上配备的数据处理电路15对从外部输入的并行数 字数据执行并行转换，以调整相位并降低频率。将由此获得的R数据、B数 据和G数据输入到第一和第二水平驱动电路13U和13D。在第一和第二水平驱动电路13U和13D中，在1H的周期内，对从数据 处理电路15输入的数字G数据顺序地采样，并由第三采样锁存电路133保 存。此后，在水平消隐周期期间，将G数据传输到第三锁存电路136。同时，在1H周期内分别对R数据和B数据采样，并由第一和第二采样
锁存电路131和132保存。然后，在下一水平消隐周期期间，将R和G数据 传输到第一锁存电路134。当在第一、第二和第三釆样锁存电路131到133中存储了一条水平线上 的所有数据时，在水平消隐周期期间将第二采样锁存电路132中的数据传输 到第一锁存电路134。在传输到第一锁存电路134之后，紧接着将该数据传 输到第二锁存电路135并存储在其中。然后，将第一采样锁存电路131中的数据传输到第二采样锁存电路132。 在传输到第二采样锁存电路132之后，紧接着将该数据传输到第一锁存电路 134并存储在其中。而且，在同一周期内，将第三采样锁存电路133中的数 据传输到第三锁存电路136。接着，将下一水平线上的数据存储在第一、第二和第三采样锁存电路 131、 132和133中。当正在存储下一水平线上的数据时，通过切换锁存数据选择开关 130SEL,将第二锁存电路135和第三锁存电路136中存储的数据输出到数字 /模拟转换电路13DAC。然后，将第一锁存电路134中存储的数据传输到第二锁存电路135并存 储在其中。此后，通过切换锁存输出选择开关130SEL,将所存储的数据输 出到数字/模拟转换电路13DAC。在接着的1H周期期间，由模拟緩冲器13ABUF保存被数字/模拟转换电 路13DAC转换为模拟数据的R、 B和G数据，并且，通过将1H的周期分为 三个部分周期，将各个模拟R、 B和G数据输出到相应的数据线。当实践此实施例时，可以改变G、 R和B数据的处理次序。在根据上述实施例的功率电路16中包括的DC-DC转换器中，在启动与 DC-DC转换器相连的电路组之前，根据时钟选择信号SELMCK导通开关162 并切断开关163。然后，经由分频电路164,将作为升压脉冲的信号V2提供 给升压电路165,以升高电压并获得稳定的升压输出VDD2。然而，基于信号 V2的升压频率是低的，并且，当在此条件下启动电路组时，DC-DC转换器 160的电流供应能力是不够的。结果，不能维持期望的电压输出。然而，在此实施例中，可以通过使用由轻负载(或空负载)启动的DC -DC 转换器160的稳定输出VDD2，来将信号VI的电平从VDDI转换为VDD。 在此情况下，通过时钟选择信号SELMCK切断开关162并导通开关163,并 将信号Vl输入到分频电路164。通过此方法，可获得能够驱动分频电路164的高频升压脉冲。因此，根据此实施例，可通过由用于升高电压的时钟选择信号SELMCK 将升压脉冲切换到V2，并在输出稳定之后启动电路组，而提供期望的电流供 应能力和电压输出。因此，可与接口的电压和频率相独立地启动DC-DC转换器，由此可提 供低压高频型接口以及使用此接口的电路集成型液晶显示装置。此外，该低压高频型接口具有简化的结构。根据此实施例，显示装置包括第一锁存序列137，垂直连接用于第一 数字数据(R)和第二数字数据(B)的釆样锁存电路131和132、第一锁存电路 134、以及用于连续(serial)传输的第二锁存电路135;第二锁存序列138, 垂直连接用于第三数字数据的采样锁存电路133以及第三锁存电路136;以 及公共数字/模拟(DA)转换电路13DAC、模拟緩沖器电路13ABUF、以及在水 平周期(H)期间将三类模拟数据(R、B和G)选择性地输出到相应数据线的线路 选择器13LSEL。此结构可带来以下优点。根据此结构，DA转换电路和模拟緩冲器电路的必要数目比用于相同点 距宽度(dot pitch width)的公知系统更少。由此，可缩小框架(frame )。此外，因为数据处理电路具有用于第 一和第二数字数据的采样锁存电路、 以及用于第三数字数据的采样锁存电路，所以准确度增加。由此，根据此实施例的系统可提供能够实现高准确度和在绝缘衬底上缩 小框架的三线选择器系统、以及使用此系统的驱动电路集成型显示装置。此外，因为减少了水平驱动电路中包括的电路的数目，所以根据此实施 例的系统可提供低功耗型三线选择器系统、以及使用此系统的驱动电路集成 型显示装置。另外，因为数据被分为三个部分并在一个水平周期期间输出到信号线， 所以根据此实施例的系统可以提供高速操作、且提供具有降低的不均匀性的 图像质量的三线选择器系统、以及使用此系统的驱动电路集成型显示装置。下面，描述笫二实施例。图10图解了根据第二实施例的驱动电路集成型显示装置的结构布局。 第二实施例中的显示装置10A与第一实施例中的显示装置10的不同之 处在于显示装置IOA釆用了升压脉冲切换系统，该系统利用了包含面板内
部的振荡器22并校正功率电路16A中的振荡单元(OSC)21的振荡频率变化的分频才交正系统。图11图解了第二实施例中的DC-DC转换器的结构示例。图12中的图表(A)到(F)是图11所示的DC-DC转换器的时序图。图11中的DC-DC转换器160B与图8中的DC-DC转换器160A的不同之处在于DC-DC转换器160B使用振荡器(环形振荡器)22B取代TFF,使用分频校正系统167取代分频电路，使得可经由开关162,将时钟CKIB从环形振荡器22B输入到分频校正系统167。DC-DC转换器160B类似地接收具有幅度VDDI的主时钟MCK和水平同步信号HSYNC，作为外部输入信号。 振荡单元21使用环形振荡器22B。如图13所示，通过以环的形式连接奇数个倒相器INV而形成环形振荡 器22B。包括由低温多晶硅处理产生的晶体管的振荡器呈现出随着各种条件(如 晶体管状态、温度和湿度)而变化的晶体管特性。结果，振荡器的振荡频率 显著变化。因此，环形振荡器22B被提供为输出具有频率变化的方波信号的振荡电路。分频校正系统167是对输入的脉冲频率提供图14所示的输出特性的分频 电路组。分频校正系统167对水平同步信号HSYNC —个循环内的输入脉冲进行 计数，并选择最佳输出频率。通过此步骤，将环形振荡器(振荡器)22B的 输出频率的变化限制到固定的频率范围。主时钟MCK是具有不能在衬底上将电平从VDDI转换为VDD的频率 Fck的脉冲，而时钟CK1B是具有频率Fck/2并与具有VDD幅度的主时钟 MCK不同步的脉沖。根据DC-DC转换器160B,当时钟选择信号SELMCK处于低电平时， 导通开关162并切断开关163。在此情况下，重置电平移位器161,并且操作 环形振荡器22B。另一方面，当时钟选择信号SELMCK处于高电平时，切断开关162并导 通开关163。在此情况下，重置环形振荡器22B,并且操作电平移位器161。
在DC-DC转换器160B中，在与DC-DC转换器和低电平时钟选择信号 SELMCK相连的电路组停止时，将时钟CK1提供给升压电路165。升压电路 165响应于作为升压脉冲的时钟CK1而升高电压，以获得稳定的电压输出 VDD2。由此，可通过使用来自DC-DC转换器160B的稳定输出VDD2来将时钟 CK2的电平从VDD2转换为VDD，而获得足以驱动分频电路的高频升压脉 冲。在此情况下，将时钟选择信号SELMCK设置为高电平，并通过开关163 和分频校正系统167将时钟CK2提供给升压电路165。升压电路165根据作 为升压脉冲的时钟CK2而升高电压，并且启动所连接的电路组，以获得期望 的电流供应能力和电压输出VDD2。根据第二实施例，因为输出频率被分频校正系统167限制到特定的固定 频率范围，所以DDC频率在切换前后几乎不改变。因此，可几乎独立于升压 脉沖源地获得稳定的DC电压输出VDD2。尽管在上述实施例中描述了有源矩阵型液晶显示装置，但根据本发明的 实施例提供的液晶装置可以是其他类型的有源矩阵型显示装置，如使用电致 发光(EL)元件作为各个像素的电光元件的EL显示装置。此外，根据本发明的实施例提供的、且由上述实施例中的有源矩阵型液 晶显示装置代表的有源矩阵型显示装置可应用于个人计算机、诸如字处理器 之类的OA设备、电视接收机以及其他装置中包含的显示器。根据本发明的 实施例提供的显示装置特别适用于诸如蜂窝电话和PDA (其机身正不断变小 并变得紧凑)的移动终端的显示单元。图15图解了包括根据本发明的实施例提供的显示装置的、诸如蜂窝电话 之类的移动终端的总体结构的外观。此例中的蜂窝电话200包括在装置机壳210的上表面上按照以下次序从 上端布置的扬声器单元220、显示单元230、操作单元240、以及麦克风单 元250。根据具有此结构的蜂窝电话，例如，显示单元230具有液晶显示装置， 并且此液晶显示装置使用根据上述实施例之一的有源矩阵型液晶显示装置。当在诸如蜂窝电话的移动终端中使用根据上述实施例的有源矩阵型液晶 显示装置之一作为显示单元230时，可将振荡器的输出的频率变化限制到固 定的保证范围。此外，因为独立于接口的电压和频率来构造和控制电路块， 所以可提供适合于低压高频型接口的电路集成型液晶显示装置。本领域技术人员应理解，可根据设计要求和其他因素来进行各种修改、 组合、子组合和变化，只要它们在所附权利要求及其等价物的范围内即可。
权利要求
1、 一种功率电路，包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉冲的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行了升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
2、 如权利要求1所述的功率电路，其中升压电路接收到第二信号之后由所述升压电路执行的升压操作，获得所述升 压电路的升压输出，将所述升压输出输入到执行第 一信号的电平转换的电平 移位器，并且停止根据第二信号执行的升压操作，此后经由分频电路将经过 电平移位的第一信号输入到升压电路。
3、 如权利要求2所述的功率电路，其中所述第一信号是不能将电平从第一幅度电平转换为源电压电平的高频脉 冲；以及所述第二信号是能够将电平从第一幅度电平转换为源电压电平的低频脉冲。
4、 如权利要求1所述的功率电路，其中经由所述切换单元而将所述第二 信号输入到所述分频电路。
5、 如权利要求1所述的功率电路，其中 将已被分频的第二信号提供给切换单元；以及 切换单元将经分频的第二信号输入到升压电路。
6、 如权利要求3所述的功率电路，其中 所述第一信号是从外部提供的主时钟；以及 所述第二信号是^L频信号的水平同步信号。
7、 如权利要求1所述的功率电路，还包括 在绝缘衬底上配备的低温多晶硅薄膜晶体管；以及 振荡器，其生成具有频率变化的脉冲信号，其中所述第二信号是所述振荡器的振荡输出，并且通过所述切换单元提 供给分频电路，以及所述分频电路具有校正频率变化的功能。
8、 一种显示装置，包括 显示单元，在其上按矩阵布置像素； 驱动电路，其驱动所述显示单元；以及 功率电路，其生成内部驱动电压， 其中所述功率电路包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉沖的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行的升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
9、 如权利要求8所述的显示装置，其中 所迷第一信号是从外部提供的主时钟；以及 所述第二信号是视频信号的水平同步信号。
10、 如权利要求8所述的显示装置，还包括 在绝缘衬底上配备的低温多晶硅薄膜晶体管；以及 振荡器，其生成具有频率变化的脉冲信号，其中所述第二信号是所述振荡器的振荡输出，并且通过所述切换单元提 供给分频电路，以及所述分频电路具有校正频率变化的功能。
11、 一种包括显示装置的移动终端，其中所述显示装置包括 显示单元，在其上按矩阵布置像素；驱动电路，其驱动所述显示单元；以及 功率电路，其生成内部驱动电压， 其中所述功率电路包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉沖的具有比第 一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行的升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
全文摘要
一种功率电路，包括分频电路，对已应用了电平移位处理的第一信号进行分频；升压电路，根据来自分频电路的输出信号、或作为升压脉冲的具有比第一信号更低的频率的第二信号来升高电压；电平移位器；以及切换单元。切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升压电路获得升压输出，将该升压输出输入到电平移位器，使得电平移位器可执行第一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由分频电路将经电平移位的第一信号输入到升压电路，以获得最终的升压。
文档编号G09G3/36GK101123425SQ20071014094
公开日2008年2月13日 申请日期2007年8月10日 优先权日2006年8月10日
发明者中西贵之, 高桥佑介 申请人:索尼株式会社
技术领域：
本发明涉及包括在绝缘衬底上配备的低温多晶硅薄膜晶体管的功率电 路、诸如液晶显示装置的有源矩阵型显示装置、以及包含该功率电路和显示 装置的移动终端。
背景技术：
近来，诸如蜂窝电话和PDA(个人数字助理)的移动终端已广泛普及。移 动终端的这种快速普及的一个原因是在移动终端上作为输出显示单元而安装 的液晶显示装置的发展。液晶显示装置推动了移动终端的普及，这是因为这 种显示装置是具有原则上基本不需要驱动功率的特性的低功耗型显示装置。目前，这样的有源矩阵型显示装置的数目一直在增长，其使用多晶硅 TFT(薄膜晶体管)作为像素的开关元件，并且在与包含按矩阵排列的像素的显 示区域的相同村底上具有数字接口驱动电路。以此结构，与显示区域集成地 提供数字接口驱动电路。在此驱动电路集成型显示装置中，在有源显示单元的外围区域(框架) 上布置水平驱动系统和垂直驱动系统。在相同的衬底上，与像素区域集成地 形成这些使用低温多晶硅TFT的驱动系统。图1图解了典型的驱动电路集成型显示装置的总体结构(例如，见 JP-A-2002陽175033 )。如图l所示，此液晶显示装置集成了其中按矩阵布置了包括液晶单元(cell) 的多个像素的有源显示单元2、位于图1中的有源显示单元2之上和之下的 一对水平驱动电路(H驱动器)对3U和3D、在图1中的有源显示单元2的 一侧布置的垂直驱动电路(V驱动器)4、用于生成多个基准电压的基准电压生
成电路5、数据处理电路6、以及其他部件，在诸如玻璃衬底1之类的透明绝 缘衬底上配备所有这些组件。如可从图中看到的，图1所示的驱动电路集成型显示装置具有在有源像素单元2的两侧(图1上部和下部)布置的两个水平驱动电路3U和3D,以 便分离地驱动数据线(dataline)的奇数线和偶数线。图2是示出用于分离地驱动奇数线和偶数线的、图l所示的水平驱动电 路3U和3D的结构示例的框图。如图2所示，用于驱动奇数线的水平驱动电路3U和用于驱动偶数线的 水平驱动电路3D具有相同的结构。更具体地，水平驱动电路3U和3D的每一个具有移位寄存器(HSR)组 3HSRU或3HSRD，用于与水平传输时钟HCK(未示出)同步地从每个传输通 道顺序地输出移位脉冲(采样脉冲)；采样锁存电路组3SMPLU或3SMPLD，图像数据；线性顺序处理锁存电路组3LTCU或3LTCD,用于对来自采样锁 存电路32U或32D的各个锁存数据执行线性顺序处理；以及数字/模拟转换 电路(DAC)组3DACU或3DACD,用于将经过线性顺序处理锁存电路33U或 33D线性顺序处理后而获得的数字图像数据转换为模拟图像信号。通常，在DAC 34U和34D的每个输入通道上布置电平移位电路，使得 可将电平上升的凄t据输入到DAC 34U和34D。发明内容根据图1和其他图所示的液晶显示装置，由包括DC-DC转换器的功率 电路与从外部提供的预定电平的主时钟MCK同步地对从外部提供的电压电 平进行移位(升压)，以生成用于面板内部的组件的驱动电压。将此驱动电压 提供到在绝缘衬底上形成的期望电路。根据目前的低温多晶硅TFT,在重新升压时，阈值电压Vth增加到大约 1.5V。然而，为提供期望的低功耗型系统，要输入到液晶显示装置的同步信号 和图像数据在许多情况下变为高频低压信号和数据。当同步信号和图像数据是高频低压信号和数据时，难以在通过低温多晶 硅TFT处理形成的面板内部移动从外部输入的高频低压信号的电平和对该信
号进行分频。期望提供能够提供和控制与接口的电压和频率相独立地操作的独立电路 块的功率电路、以及使用该功率电路的显示装置和移动终端。根据本发明的实施例，提供了一种功率电路，其包括由源电压驱动的分频电路，用来对第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电压驱动的升压电路，用来根据来自分频电路的输出信号、 或作为升压脉冲的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将第一信号的电平移位升压电路的输出电压；以及切换单元， 其将电平移位器的输出信号互补地输入到分频电路，以及将第二信号输入到 分频电路或升压电路。第一信号具有第一幅度，并且第二信号具有第二幅度， 该第二幅度等于或大于第一幅度，并等于或低于包括第一幅度的源电压的电 平。切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升 压电路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执 行第一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由 分频电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的另一实施例，提供了一种显示装置，其包括显示单元， 在其上按矩阵布置像素；驱动电路，其驱动所述显示单元；以及功率电路， 其生成内部驱动电压。该功率电路包括由源电压驱动的分频电路，用来对 第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电 压驱动的升压电路，用来根据来自分频电路的输出信号、或作为升压脉冲的 具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将第 一信号的电平移位升压电路的输出电压；以及切换单元，其将电平移位器的 输出信号互补地输入到分频电路，以及将第二信号输入到分频电路或升压电 路。第一信号具有第一幅度，并且第二信号具有第二幅度，该第二幅度等于 或大于第一幅度，并等于或低于源电压的电平。切换单元在由已接收到第二 信号的升压电路执行的升压操作之后，从升压电路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执行第一信号的电平转换，并且停 止根据第二信号执行的升压操作，此后经由分频电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的再一实施例，提供了一种移动终端，其包括显示装置。该 显示装置包括显示单元，在其上按矩阵布置像素；驱动电路，其驱动所述
显示单元；以及功率电^各，其生成内部驱动电压。该功率电3各包括由源电压驱动的分频电路，用来对第一信号进行分频，其中已至少将电平移位处理应用于该第一信号；由源电压驱动的升压电路，用来根据来自分频电路的输 出信号、或作为升压脉沖的具有比第一信号更低的频率的第二信号，来升高 电压；电平移位器，其将第一信号的电平移位升压电路的输出电压；以及切 换单元，其将电平移位器的输出信号互补地输入到分频电路，以及将第二信 号输入到分频电路或升压电路。第一信号具有第一幅度，并且第二信号具有 第二幅度，该第二幅度等于或大于第一幅度，并等于或低于源电压的电平。 切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升压电 路获得升压输出，将升压输出输入到电平移位器，使得电平移位器可执行第 一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由分频 电路，将经过电平移位的第一信号输入到升压电路，以获得最终的升压。根据本发明的这些实施例，例如，在启动向其输入来自升压电路的升压 输出的电路之前，切换单元将第二信号输入到升压电路，以便由升压电路升 高电压。然后，切换单元将根据第二信号的升压输出输入到电平移位器，使得电 平移位器可执行第 一 信号的电平转换。在停止根据第二信号执行的升压操作之后，切换单元将经电平移位的第 一信号输入到分频电路，以进行分频，然后输入到升压电路，以获得稳定的 升压输出。根据本发明的这些实施例，独立于接口的电压和频率而构造和控制电路 块。由此，可提供适合于低压高频型接口的电路集成型液晶显示装置。
图1图解了典型的驱动电路集成型显示装置的总体结构。 图2是示出分离地驱动奇数线和偶数线的图1中的水平驱动电路的结构 示例的框图。图3图解了根据本发明的第一实施例的驱动电路集成型显示装置的结构 布局。图4是示出根据本发明的第 一 实施例的驱动电路集成型显示装置的电路 功能的系统框图。 图5是示出液晶显示装置的有源显示单元的结构示例的电路图。 图6是示出根据第一实施例的第一和第二水平驱动电路的基本结构示例 的框图。图7是示出根据第一实施例使用升压(boost)脉沖切换系统的DC-DC转换器的基本结构的框图。图8是示出根据第一实施例使用升压脉冲切换系统的DC-DC转换器的特定结构示例的框图。图9A至9F是图8所示的DC-DC转换器的时序图。图10图解了根据第二实施例的驱动电路集成型显示装置的结构布局。图11图解了根据第二实施例的DC-DC转换器的结构示例。图12A至12F是图11所示的DC-DC转换器的时序图。图13图解了环形振荡器的结构示例。图14示出了根据第二实施例的分频校正系统的输入/输出频率特性。 图15图解了根据本发明的实施例的、作为移动终端的蜂窝电话的总体结 构的外表。
具体实施方式
下文中参照附图详细描述根据本发明的实施例。图3和图4图解了根据本发明的第一实施例的驱动电路集成型显示装置 的总体结构示例。图3示出了第一实施例中的驱动电路集成型显示装置的结 构布局，而图4是示出第一实施例中的驱动电路集成型显示装置的电路功能 的系统框图。在此实施例中，将驱动电路集成型显示装置应用于使用液晶单元作为各 个像素的电光元件的有源矩阵型液晶显示装置。如图3所示，液晶显示装置10集成了有源显示单元(ACDSP)12,其上 按矩阵布置了包含液晶单元的多个像素； 一对第一和第二水平驱动电路(H驱动器HDRV) 13U和13D,在图3中布置在有源显示单元12之上和之下； 垂直驱动电路(V驱动器VDRV) 14,在图3中布置在有源显示单元12的侧 面；数据处理电路(DATAPRC)15;功率电路(DC-DC)16,包括DC-DC转换器； 接口电路(I/F)17;定时生成器(TG)18;基准电压驱动电路(REFDRV)19,用于 向水平驱动电路13U和13D提供多个驱动基准电压；以及其他部件，在诸如
玻璃衬底11的透明绝缘衬底上配备所有这些组件。另外，在玻璃衬底11的外围区域上接近于第二水平驱动电路13D的位置配备用于输入电压等的输入焊盘(pad) 20。玻璃衬底11包括第一村底和第二衬底，在第一村底上按矩阵布置了包含 有源元件(如晶体管)的多个像素电路，第二衬底相对于第一衬底，与第一衬底之间留有预定空隙(clearance)。液晶被密封到第一衬底和第二衬底之间的 空间中。通过低温多晶硅TFT处理来产生在绝缘衬底上配备的电路组。更具体地， 驱动电路集成型显示装置IO具有在有源显示单元的外围区域(框架)上的水 平驱动系统和垂直驱动系统。这些使用多晶硅TFT的驱动系统被配备在像素 区域的同一衬底上，并且与像素区域集成地形成。此实施例中的驱动电路集成型液晶显示装置10具有在有源像素单元12 的两侧上(图3的上部和下部)布置的两个水平驱动电路13U和13D，以便 分离地驱动数据线的奇数线和偶数线。 相^ g丄j两个水平驱动电路13U和13D采用RGB选择器系统，其在t样锁存电 路中存储三个数字数据，在一个水平周期(H)期间，使用公共数字/模拟转换电 路将数字数据转换为模拟数据三次，并且在该水平周期内以时间共享方式选 择三个模拟数据，以将所选的数据输出给数据线(信号线)。在此实施例中，假设在三个数字图像数据R、 G和B中，数字R数据、 数字B数据和数字G数据分别是第一数字数据、第二数字数据和第三数字数 据。现在逐一描述此实施例中的液晶显示装置10中所包括的各个组件的结 构和功能。有源显示单元12包括多个像素，这些像素包含液晶单元并且按矩阵排列。有源显示单元12还包括按矩阵排列、且由水平驱动电路13U和13D以 及垂直驱动电路14驱动的数据线和垂直扫描线。图5图解了有源显示单元12的特定结构的示例。在此图中，为简化该图，作为示例示出了具有三条线(n-l线到n+l线) 和4行(m-2行到m+l行)的像素布局。在图5中，显示单元12具有按矩阵排列的垂直扫描线121n-l、 121n、ii 121n+l等，以及数据线122m-2、 122m-l、 122m、 122m+l等。在这些线的交 点上配备单位像素123。每个单位像素123具有作为像素晶体管的薄膜晶体管TFT、液晶单元LC 、 以及保持电容Cs。在此，液晶单元LC是指在薄膜晶体管TFT形成的像素电 极(一个电极)与相对于该一个电极的相对电极(另一电极)之间生成的电 容。薄膜晶体管TFT的栅电极与垂直扫描线121n-l、 121n、 121n+l等相连， TFT的源电极与数据线122m-2、 122m-l、 122m、 122m+l等相连。液晶单元LC的像素电极与薄膜晶体管TFT的漏电极相连，液晶单元LC 的相对电极与公共线124相连。保持电容Cs连接在薄膜晶体管TFT的漏电 才及和/>共线124之间。通过玻璃衬底11上与驱动电路等集成地形成的VCOM电路21,将预定 交流电压的7>共电压Vcom提供给公共线124 。垂直扫描线121n-l、 121n、 121n+l等的每一个的一端与图3所示的垂直 驱动电路14的相应线的输出端相连。例如，垂直驱动电路14包括移位寄存器，并且通过与垂直传输时钟 VCK(未示出)同步地顺序生成垂直选择脉冲、并将垂直选择脉冲输出到垂直 扫描线121n-l、 121n、 121n+l等,来执行垂直扫描。例如，在显示单元12中，数据线122m-l、 122m+l等的每一个的一端与 图3所示的第一水平驱动电路13U的相应线的输出端相连，并且每个数据线 的另一端与图3所示的第二水平驱动电路13D的相应线的输出端相连。第一水平驱动电路13U在相应的采样锁存电路中存储作为R数据、B数 据和G数据的三类数字数据。然后，第一水平驱动电路13U在一个水平周期 (H)期间，将所存储的数据转换为模拟数据三次，并且在该水平周期期间，以 时间共享方式来选择三个数据，并将数据输出到相应的数据线。第一水平驱动电路13U根据RGB选择器系统，以时间共享方式，将由 第一和第二采样锁存电路锁存的R数据和B数据传输到第一锁存电路，并进 一步传输到第二锁存电路。当将R数据和B数据以时间共享方式传输到锁存 电路时，第一水平驱动电路13U将由第三采样锁存电路锁存的G数据传输到 第三锁存电路。然后，第一水平驱动电路13U在一个水平周期内选择性地输 出由第二和第三锁存电路锁存的R、 B和G数据，并将所选的数据转换为模
拟数据，此后电路13U在该水平周期内以时间共享方式选择三个模拟数据， 并将所选的数据输出到相应的数据线。显然，根据此实施例的水平驱动电路13U具有用于两类数字R和B数据 的第一锁存序列、以及用于平行布置的一类数字G数据的第二锁存序列，并 且使用包含数字/模拟转换电路(DAC)、模拟緩冲器和线路选择器的后选择器 公共组件，以实现RGB选择器系统。此结构有助于缩小框架和降低功耗。第二水平驱动电路13D基本上具有与第一水平驱动电路13U相同的结构。图6是示出根据此实施例的第 一水平驱动电路13U和第二水平驱动电路 13D的基本结构的示例的框图。在以下描述中，将水平驱动电路13U和13D 统称为水平驱动电路13。图6所示的水平驱动电路具有对应于三类数字数据的基本结构，并用于 实践应用而平行布置类似的多个结构。如图6所示，水平驱动电路13具有移位寄存器(HSR)组13HSR、采样锁 存电路组13SMPL、锁存输出选择开关130SEL、数字/模拟转换电路13DAC、 模拟緩冲器13ABUF、以及线路选择器13LSEL。移位寄存器13HSRU具有多个移位寄存器(HSR)，用于与水平传输时钟 HCK(未示出)同步地将移位脉冲(采样脉冲)从对应于各个行的传输通道顺 序输出到采样锁存电路组13SMPL。采样锁存电路组13SMPL具有第一采样锁存电路131,用于顺序地采 样和锁存作为第一数字数据的R数据；第二采样锁存电路132,用于顺序地 采样和锁存作为第二数字数据的B数据，且用于根据预定定时来锁存由第一 采样锁存电路131锁存的R数据；第三采样锁存电路133，用于顺序地采样 和锁存作为第三数字数据的G数据；第一锁存电路134,用于连续地传输由 第二采样锁存电路132锁存的数字R数据和B数据；第二锁存电路135,具 有用于将第一锁存电路134锁存的数字R数据或B数据转换为具有更高电压 幅度的数据的电平移位功能，且用于锁存所得数据；以及第三锁存电路136， 具有用于将第三采样锁存电路133锁存的数字G数据转换为具有更高电压幅 度的数据的电平移位功能，且用于锁存所得数据。根据具有此结构的采样锁存电路组13SMPL,提供了第一锁存序列137 和第二锁存序列138，第一锁存序列137包含第一采样锁存电路131、第二釆
样锁存电路132、第一锁存电路134、以及第二锁存电路B5，第二锁存序列 138包含第三采样锁存电路133以及第三锁存电路136。根据此实施例，以0-3V(2.9V)电平的电平来提供从数据处理电路15 输入到各个水平驱动电路13U和13D的数据。例如，在采样锁存电路组13SMPL的输出通道处，通过第二和第四锁存 电路135和136的电平移位功能，将此电平上的数据提升到从-2.3V到4.8V 的范围中的电平。锁存输出选#^开关130SEL选^H"生地切换来自釆样锁存电路组13SMPL 的输出，并且将该输出提供给数字/模拟电路13DAC。数字/模拟转换电路13DAC在一个水平周期期间执行数字/模拟转换三 次。更具体地，数字/模拟转换电路13DAC在一个水平周期期间，将三个数 字数据R、 G和B转换为各自的模拟数据。模拟緩冲器13ABUF緩冲由数字/模拟转换电路13DAC转换为模拟信号 的R、 B和G数据，并将所得数据输出到线路选择器13LSEL。线路选择器13LSEL在一个水平周期期间选择三个模拟数据R、 B和G， 并且将数据输出到相应的数据线DTL-R、 DTL-B和DTL-G。现在讨论水平驱动电路13的操作。当对图像数据进行采样时，水平驱动电路13在第一、第二和第三采样锁 存电路131、 132和133中存储连续(serial)图像数据。当在第一、第二和第三采样锁存电路131到133中存储了一个水平线上 的所有数据时，在水平消隐(blanking)周期期间，将第二采样锁存电路132中 包含的数据传输到第一锁存电路134。紧接在传输到第一锁存电路134之后， 进一步将该数据传输到第二锁存电路135,并存储在其中。然后，将第一采样锁存电路131中包含的数据传输到第二采样锁存电路 132。紧接在传输到第二釆样锁存电路132之后，进一步将该数据传输到第一 锁存电路134并存储在其中。在同一周期期间，将第三采样锁存电路133中 包含的数据传输到第三锁存电路136。接着，将下一水平线上的数据存储在第一、第二和第三采样锁存电路 131、 132和133中。当正在存储下一水平线上的数据时，通过切换锁存输出选择开关 130SEL,将第二锁存电路135和第三锁存电路136中存储的数据输出到数字/模拟转换电路DDAC。然后，将第一锁存电路134中存储的数据传输到第二锁存电路135并存 储在其中。通过切换锁存输出选择开关130SEL,将所存储的数据输出到数 字/模拟转换电路13DAC。此采样锁存系统将三个数字数据输出到数字/模拟转换电路13DAC,因 而有助于增加精度和缩小框架。将G数据(对人眼最有效的颜色数据)选择为第三数字数据的原因在于， 当正在存储一个水平线上的数据时不传输第三数据，并且考虑到液晶在RGB 选择器驱动的情况下的VT特性，最好按照B (蓝)、G (绿)和R (红)的 次序来写入数据。由此，可降低图像质量的不均匀性。如图4所示，数据处理电路15具有电平移位器151,用于将从外部输 入的并行数字R、 G和B数据的电平从0-3V (2.9V)电平移位到6V电平； 串/并转换电路152,用于将串行数据转换为并行数据，以调整经电平移位的 R、 G和B数据的相位并降低它们的频率；以及下转换器153,用于将并行数 据的电平从6V电平降低到0-3V (2.9V)电平，并且将奇数据输出到水平驱 动电路13U，将偶数据输出到水平驱动电路13D。功率电路16包括采用升压脉沖切换系统的DC-DC转换器，并且，例如， 从外部接收液晶电压(接口电压)VDD1 (如2.9V)。通过使用所包含的振荡 电路等、或者基于通过根据预定校正系统和水平同步信号HSYHC校正具有 低频(慢)和不同振荡频率的时钟而产生的校正时钟，功率电路16与从接口 电路17提供的主时钟MCK和水平同步信号HSYNC同步地将所接收的电压 升高到6V电平的双倍内部面板电压VDD2 (如5.8V),并将所得的电压提供 给面板内部的各个电路。功率电路16还生成VSS2 (如-1.9V)和VSS3(-3.8V)，作为内部面板电 压的负压，并将这些电压提供给面板内部的预定电路(如接口电路)。接口电路17将从外部提供的主时钟MCK、水平同步信号HSYNC、以 及垂直同步信号VSYNC的电平移位到面板内部逻辑电平(如VDD2电平)。 然后，接口电路17将经电平移位的主时钟MCK、水平同步信号HSYNC、以 及垂直同步信号VSYNC提供给定时生成器18，并将水平同步信号HSYNC 提供给功率电路16。当功率电路16基于通过校正来自所包含的振荡电路的时钟而产生的校 正时钟来升高电压而不使用主时钟时，接口电路17不需要将主时钟MCK提供给功率电路16。可替换地，可将功率电路16设计为不使用主时钟MCK进 行升压，让从接口电路17到功率电路16的主时钟MCK供应线保持原样。定时生成器18与从接口电路17提供的主时钟MCK、水平同步信号 HSYNC、以及垂直同步信号VSYNC同步地生成被用作水平驱动电路13U和 13D的时钟的水平时钟脉沖HCK(HCKX)和水平开始脉冲HST、以及被用作 垂直驱动电路14的时钟的垂直时钟VCK(VCKX)和垂直开始脉冲VST。然后， 定时生成器18将水平开始脉冲HST和水平时钟脉冲HCK(HCKX)提供给水 平驱动电路13U和13D,并将垂直开始脉冲VST和垂直时钟VCK(VCKX) 提供给垂直驱动电路14。现在，讨论作为此实施例的特征结构的、将从外部给出的液晶电压VDD1 升高到6V电平的双倍内部面板电压VDD2(如5.8V)、并将所得电压提供给面 板内部的各个电路的功率电路16的DC-DC转换器的结构。图7是示出根据第一实施例使用升压脉冲切换系统的DC-DC转换器的 基本结构的框图。的DC-DC转换器160。 DC-DC转换器160主要包括电平移位器161、开关 162和163、分频电路164、以及升压电路165。开关162和163提供切换单 元。在DC-DC转换器160中，分频电路164和升压电路165由源电压VDD 驱动。两个输入信号是具有对应于VDDI (接口电压)的幅度AMP1的信号 VI、以及具有在范围VDDKAMP2^VDD内的幅度AMP2的信号V2。信号VI是不能将电平从VDDI转换到VDD的高频脉冲，而信号V2是 能够将电平从VDDI转换到VDD的低频脉冲。将信号VI输入到电平移位器161，将信号V2输入到开关162。开关162的固定触点a与信号V2的输入线相连，而开关162的操作触 点b与分频电路164的输入相连。开关163的固定触点a与电平移位器161的输出相连，而开关163的操 作触点b与分频电路164的输入相连。由时钟选4奪信号SELMCK互补地导通和切断开关162和163。当时钟选 择信号SELMCK是低电平时，例如，导通开关162,切断开关163。当时钟
选择信号SELMCK是高电平时，切断开关162，导通开关163。分频电路164的输出与升压电路165相连。从这里输出由升压电路165升高的DC电压VDD2，并且还将此电压VDD2提供给电平移位器161。在具有此结构的DC-DC转换器160中，在启动与DC-DC转换器160相连的电路组之前，根据时钟选择信号SELMCK导通开关162并切断开关163。通过此步骤，经由分频电路164，将信号V2作为升压脉冲而提供给升压电路165,以便升高电压并获得稳定的升压输出VDD2。然而，基于信号V2的升压频率是低的，并且，当在此条件下启动电路组时，DC-DC转换器160的电流供应能力是不够的。结果，难以维持期望的电压f命出。然而，可以通过使用由轻负载(或空负载)启动的DC-DC转换器160 的稳定输出VDD2,来将信号VI的电平从VDDI转换为VDD。在此情况下， 通过时钟选#^信号SELMCK切断开关162并导通开关163,并将信号VI输 入到分频电路164。通过此方法，可获得能够驱动分频电路164的高频升压 脉冲。因此，通过由时钟选择信号SELMCK将升压脉冲切换到V2以升高电压， 并在输出稳定之后启动电路组，可提供期望的电流供应能力和电压输出。已解释了根据此实施例的功率电路的DC-DC转换器的基本概念。现在 讨论根据此实施例的功率电路的DC-DC转换器的特定结构示例。图8是示出第一实施例中使用升压脉冲切换系统的DC-DC转换器的特 定结构示例的框图。图9中的图表(A)到(F)是图8所示的DC-DC转换器的时序图。图8所示的DC-DC转换器160A被在配备在多晶硅TFT玻璃衬底上， 并且接收具有幅度VDDI的MCK和HSYNC，作为外部输入信号。信号MCK 代表液晶驱动装置的主时钟，而信号HSYNC代表水平同步信号。主时钟MCK是不能在衬底上将电平从VDDI转换为VDD的高频脉冲， 并且对应于图7中的信号VI。水平同步信号HSYNC是能够在衬底上将电平 从VDDI转换为VDD的低频脉冲，并且对应于图7中的信号V2。图8中的DC-DC转换器160A具有反转型触发器(TFF)166，用于将作为 信号V2的水平同步信号HSYNC的频率分为两半，并且将由TFF 166分频为 两半后产生的时钟CK1经由开关162而输入到升压电路165。而且，将由电 平移位器161移位主时钟MCK的电平而产生的时钟CK2经由开关163而输 入到分频电路164。还将水平同步信号HSYNC提供给分频电路164，并进一步将时钟选择 信号SELMCK提供给电平移位器161。在图8的DC-DC转换器160A中，时钟CK1是水平同步信号HSYNC 被TFF 166分频为两半并被电平转换到VDD后获得的信号，因此具有用于驱 动升压电路165的适合频率。由此，时钟CK1不需要进一步分频，而原样提 供给升压电路165。当时钟选择信号SELMCK是低电平时，导通开关162并切断开关163。 在此情况下，重置电平移位器161。当时钟选择信号SELMCK是高电平时，切断开关162并导通开关163。 在此情况下，操作电平移位器161。现在讨论具有此结构的DC-DC转换器160A的操作。将外部供应电压VDD0和VDD1输入到功率电3各16。根据功率电路16的DC-DC转换器160A，在连接到DC-DC转换器和低 电平时钟选择信号SELMCK的电路组停止时，将时钟CK1提供给升压电路 165。升压电路165根据作为升压脉冲的时钟CK1而升高电压，并获得稳定 的电压输出VDD2。通过使用来自DC-DC转换器160A的稳定输出VDD2,将时钟CK2的 电平从VDDI转换为VDD,以获得足以驱动分频电路164的高频升压脉冲。在此步骤之后，将时钟选择信号SELMCK设置为高电平，并经由开关 163和分频电路164而将其提供给升压电路165。升压电路165根据作为升压 脉冲的时钟CK2而升高电压，并启动相连接的电路组，以获得期望的电流供 应能力和电压输出VDD2。然后，在玻璃衬底11上配备的数据处理电路15对从外部输入的并行数 字数据执行并行转换，以调整相位并降低频率。将由此获得的R数据、B数 据和G数据输入到第一和第二水平驱动电路13U和13D。在第一和第二水平驱动电路13U和13D中，在1H的周期内，对从数据 处理电路15输入的数字G数据顺序地采样，并由第三采样锁存电路133保 存。此后，在水平消隐周期期间，将G数据传输到第三锁存电路136。同时，在1H周期内分别对R数据和B数据采样，并由第一和第二采样
锁存电路131和132保存。然后，在下一水平消隐周期期间，将R和G数据 传输到第一锁存电路134。当在第一、第二和第三釆样锁存电路131到133中存储了一条水平线上 的所有数据时，在水平消隐周期期间将第二采样锁存电路132中的数据传输 到第一锁存电路134。在传输到第一锁存电路134之后，紧接着将该数据传 输到第二锁存电路135并存储在其中。然后，将第一采样锁存电路131中的数据传输到第二采样锁存电路132。 在传输到第二采样锁存电路132之后，紧接着将该数据传输到第一锁存电路 134并存储在其中。而且，在同一周期内，将第三采样锁存电路133中的数 据传输到第三锁存电路136。接着，将下一水平线上的数据存储在第一、第二和第三采样锁存电路 131、 132和133中。当正在存储下一水平线上的数据时，通过切换锁存数据选择开关 130SEL,将第二锁存电路135和第三锁存电路136中存储的数据输出到数字 /模拟转换电路13DAC。然后，将第一锁存电路134中存储的数据传输到第二锁存电路135并存 储在其中。此后，通过切换锁存输出选择开关130SEL,将所存储的数据输 出到数字/模拟转换电路13DAC。在接着的1H周期期间，由模拟緩冲器13ABUF保存被数字/模拟转换电 路13DAC转换为模拟数据的R、 B和G数据，并且，通过将1H的周期分为 三个部分周期，将各个模拟R、 B和G数据输出到相应的数据线。当实践此实施例时，可以改变G、 R和B数据的处理次序。在根据上述实施例的功率电路16中包括的DC-DC转换器中，在启动与 DC-DC转换器相连的电路组之前，根据时钟选择信号SELMCK导通开关162 并切断开关163。然后，经由分频电路164,将作为升压脉冲的信号V2提供 给升压电路165,以升高电压并获得稳定的升压输出VDD2。然而，基于信号 V2的升压频率是低的，并且，当在此条件下启动电路组时，DC-DC转换器 160的电流供应能力是不够的。结果，不能维持期望的电压输出。然而，在此实施例中，可以通过使用由轻负载(或空负载)启动的DC -DC 转换器160的稳定输出VDD2，来将信号VI的电平从VDDI转换为VDD。 在此情况下，通过时钟选择信号SELMCK切断开关162并导通开关163,并 将信号Vl输入到分频电路164。通过此方法，可获得能够驱动分频电路164的高频升压脉冲。因此，根据此实施例，可通过由用于升高电压的时钟选择信号SELMCK 将升压脉冲切换到V2，并在输出稳定之后启动电路组，而提供期望的电流供 应能力和电压输出。因此，可与接口的电压和频率相独立地启动DC-DC转换器，由此可提 供低压高频型接口以及使用此接口的电路集成型液晶显示装置。此外，该低压高频型接口具有简化的结构。根据此实施例，显示装置包括第一锁存序列137，垂直连接用于第一 数字数据(R)和第二数字数据(B)的釆样锁存电路131和132、第一锁存电路 134、以及用于连续(serial)传输的第二锁存电路135;第二锁存序列138, 垂直连接用于第三数字数据的采样锁存电路133以及第三锁存电路136;以 及公共数字/模拟(DA)转换电路13DAC、模拟緩沖器电路13ABUF、以及在水 平周期(H)期间将三类模拟数据(R、B和G)选择性地输出到相应数据线的线路 选择器13LSEL。此结构可带来以下优点。根据此结构，DA转换电路和模拟緩冲器电路的必要数目比用于相同点 距宽度(dot pitch width)的公知系统更少。由此，可缩小框架(frame )。此外，因为数据处理电路具有用于第 一和第二数字数据的采样锁存电路、 以及用于第三数字数据的采样锁存电路，所以准确度增加。由此，根据此实施例的系统可提供能够实现高准确度和在绝缘衬底上缩 小框架的三线选择器系统、以及使用此系统的驱动电路集成型显示装置。此外，因为减少了水平驱动电路中包括的电路的数目，所以根据此实施 例的系统可提供低功耗型三线选择器系统、以及使用此系统的驱动电路集成 型显示装置。另外，因为数据被分为三个部分并在一个水平周期期间输出到信号线， 所以根据此实施例的系统可以提供高速操作、且提供具有降低的不均匀性的 图像质量的三线选择器系统、以及使用此系统的驱动电路集成型显示装置。下面，描述笫二实施例。图10图解了根据第二实施例的驱动电路集成型显示装置的结构布局。 第二实施例中的显示装置10A与第一实施例中的显示装置10的不同之 处在于显示装置IOA釆用了升压脉冲切换系统，该系统利用了包含面板内
部的振荡器22并校正功率电路16A中的振荡单元(OSC)21的振荡频率变化的分频才交正系统。图11图解了第二实施例中的DC-DC转换器的结构示例。图12中的图表(A)到(F)是图11所示的DC-DC转换器的时序图。图11中的DC-DC转换器160B与图8中的DC-DC转换器160A的不同之处在于DC-DC转换器160B使用振荡器(环形振荡器)22B取代TFF,使用分频校正系统167取代分频电路，使得可经由开关162,将时钟CKIB从环形振荡器22B输入到分频校正系统167。DC-DC转换器160B类似地接收具有幅度VDDI的主时钟MCK和水平同步信号HSYNC，作为外部输入信号。 振荡单元21使用环形振荡器22B。如图13所示，通过以环的形式连接奇数个倒相器INV而形成环形振荡 器22B。包括由低温多晶硅处理产生的晶体管的振荡器呈现出随着各种条件(如 晶体管状态、温度和湿度)而变化的晶体管特性。结果，振荡器的振荡频率 显著变化。因此，环形振荡器22B被提供为输出具有频率变化的方波信号的振荡电路。分频校正系统167是对输入的脉冲频率提供图14所示的输出特性的分频 电路组。分频校正系统167对水平同步信号HSYNC —个循环内的输入脉冲进行 计数，并选择最佳输出频率。通过此步骤，将环形振荡器(振荡器)22B的 输出频率的变化限制到固定的频率范围。主时钟MCK是具有不能在衬底上将电平从VDDI转换为VDD的频率 Fck的脉冲，而时钟CK1B是具有频率Fck/2并与具有VDD幅度的主时钟 MCK不同步的脉沖。根据DC-DC转换器160B,当时钟选择信号SELMCK处于低电平时， 导通开关162并切断开关163。在此情况下，重置电平移位器161,并且操作 环形振荡器22B。另一方面，当时钟选择信号SELMCK处于高电平时，切断开关162并导 通开关163。在此情况下，重置环形振荡器22B,并且操作电平移位器161。
在DC-DC转换器160B中，在与DC-DC转换器和低电平时钟选择信号 SELMCK相连的电路组停止时，将时钟CK1提供给升压电路165。升压电路 165响应于作为升压脉冲的时钟CK1而升高电压，以获得稳定的电压输出 VDD2。由此，可通过使用来自DC-DC转换器160B的稳定输出VDD2来将时钟 CK2的电平从VDD2转换为VDD，而获得足以驱动分频电路的高频升压脉 冲。在此情况下，将时钟选择信号SELMCK设置为高电平，并通过开关163 和分频校正系统167将时钟CK2提供给升压电路165。升压电路165根据作 为升压脉冲的时钟CK2而升高电压，并且启动所连接的电路组，以获得期望 的电流供应能力和电压输出VDD2。根据第二实施例，因为输出频率被分频校正系统167限制到特定的固定 频率范围，所以DDC频率在切换前后几乎不改变。因此，可几乎独立于升压 脉沖源地获得稳定的DC电压输出VDD2。尽管在上述实施例中描述了有源矩阵型液晶显示装置，但根据本发明的 实施例提供的液晶装置可以是其他类型的有源矩阵型显示装置，如使用电致 发光(EL)元件作为各个像素的电光元件的EL显示装置。此外，根据本发明的实施例提供的、且由上述实施例中的有源矩阵型液 晶显示装置代表的有源矩阵型显示装置可应用于个人计算机、诸如字处理器 之类的OA设备、电视接收机以及其他装置中包含的显示器。根据本发明的 实施例提供的显示装置特别适用于诸如蜂窝电话和PDA (其机身正不断变小 并变得紧凑)的移动终端的显示单元。图15图解了包括根据本发明的实施例提供的显示装置的、诸如蜂窝电话 之类的移动终端的总体结构的外观。此例中的蜂窝电话200包括在装置机壳210的上表面上按照以下次序从 上端布置的扬声器单元220、显示单元230、操作单元240、以及麦克风单 元250。根据具有此结构的蜂窝电话，例如，显示单元230具有液晶显示装置， 并且此液晶显示装置使用根据上述实施例之一的有源矩阵型液晶显示装置。当在诸如蜂窝电话的移动终端中使用根据上述实施例的有源矩阵型液晶 显示装置之一作为显示单元230时，可将振荡器的输出的频率变化限制到固 定的保证范围。此外，因为独立于接口的电压和频率来构造和控制电路块， 所以可提供适合于低压高频型接口的电路集成型液晶显示装置。本领域技术人员应理解，可根据设计要求和其他因素来进行各种修改、 组合、子组合和变化，只要它们在所附权利要求及其等价物的范围内即可。
权利要求
1、 一种功率电路，包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉冲的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行了升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
2、 如权利要求1所述的功率电路，其中升压电路接收到第二信号之后由所述升压电路执行的升压操作，获得所述升 压电路的升压输出，将所述升压输出输入到执行第 一信号的电平转换的电平 移位器，并且停止根据第二信号执行的升压操作，此后经由分频电路将经过 电平移位的第一信号输入到升压电路。
3、 如权利要求2所述的功率电路，其中所述第一信号是不能将电平从第一幅度电平转换为源电压电平的高频脉 冲；以及所述第二信号是能够将电平从第一幅度电平转换为源电压电平的低频脉冲。
4、 如权利要求1所述的功率电路，其中经由所述切换单元而将所述第二 信号输入到所述分频电路。
5、 如权利要求1所述的功率电路，其中 将已被分频的第二信号提供给切换单元；以及 切换单元将经分频的第二信号输入到升压电路。
6、 如权利要求3所述的功率电路，其中 所述第一信号是从外部提供的主时钟；以及 所述第二信号是^L频信号的水平同步信号。
7、 如权利要求1所述的功率电路，还包括 在绝缘衬底上配备的低温多晶硅薄膜晶体管；以及 振荡器，其生成具有频率变化的脉冲信号，其中所述第二信号是所述振荡器的振荡输出，并且通过所述切换单元提 供给分频电路，以及所述分频电路具有校正频率变化的功能。
8、 一种显示装置，包括 显示单元，在其上按矩阵布置像素； 驱动电路，其驱动所述显示单元；以及 功率电路，其生成内部驱动电压， 其中所述功率电路包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉沖的具有比第一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行的升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
9、 如权利要求8所述的显示装置，其中 所迷第一信号是从外部提供的主时钟；以及 所述第二信号是视频信号的水平同步信号。
10、 如权利要求8所述的显示装置，还包括 在绝缘衬底上配备的低温多晶硅薄膜晶体管；以及 振荡器，其生成具有频率变化的脉冲信号，其中所述第二信号是所述振荡器的振荡输出，并且通过所述切换单元提 供给分频电路，以及所述分频电路具有校正频率变化的功能。
11、 一种包括显示装置的移动终端，其中所述显示装置包括 显示单元，在其上按矩阵布置像素；驱动电路，其驱动所述显示单元；以及 功率电路，其生成内部驱动电压， 其中所述功率电路包括分频电路，由源电压驱动，用来对第一信号进行分频，其中已至少将电 平移位处理应用于所述第一信号；升压电路，由源电压驱动，用来根据来自所述分频电路的输出信号、或 作为升压脉沖的具有比第 一信号更低的频率的第二信号，来升高电压；电平移位器，其将所述第一信号的电平移位所述升压电路的输出电压；以及切换单元，其将所述电平移位器的输出信号互补地输入到所述分频电路， 以及将所述第二信号输入到所述分频电路或所述升压电路，其中所述第一信号具有第一幅度，并且所述第二信号具有第二幅度，所 述第二幅度等于或大于所述第一幅度，并等于或低于包括所述第一幅度的所 述源电压的电平，以及所述切换单元在由已接收到所述第二信号的升压电路执行的升压操作之 后，从所述升压电路获得升压输出，将所述升压输出输入到所述电平移位器， 使得所述电平移位器可执行所述第一信号的电平转换，并且停止根据所述第 二信号执行的升压操作，此后经由所述分频电路，将经过电平移位的第一信 号输入到所述升压电路，以获得最终的升压。
全文摘要
一种功率电路，包括分频电路，对已应用了电平移位处理的第一信号进行分频；升压电路，根据来自分频电路的输出信号、或作为升压脉冲的具有比第一信号更低的频率的第二信号来升高电压；电平移位器；以及切换单元。切换单元在由已接收到第二信号的升压电路执行的升压操作之后，从升压电路获得升压输出，将该升压输出输入到电平移位器，使得电平移位器可执行第一信号的电平转换，并且停止根据第二信号执行的升压操作，此后经由分频电路将经电平移位的第一信号输入到升压电路，以获得最终的升压。
文档编号G09G3/36GK101123425SQ20071014094
公开日2008年2月13日 申请日期2007年8月10日 优先权日2006年8月10日
发明者中西贵之, 高桥佑介 申请人:索尼株式会社
最新回复(0)