显示装置及驱动其的方法
专利名称：显示装置及驱动其的方法
技术领域：
本发明涉及显示装置及驱动该显示装置的方法。而且更具体地，本发明涉及具有 改善的显示质量的显示装置及驱动该显示装置的方法。
背景技术：
通常，液晶显示器包括用于显示图像的液晶显示面板。液晶显示面板包括下层基 板、与下层基板相对的上层基板、以及插入在下层基板与上层基板之间的液晶层。液晶显示器进一步包括多条栅极线、多条数据线、以及连接到多条栅极线和多条 数据线的多个像素。液晶显示器进一步包括通过薄膜处理在其上直接形成的栅极驱动器。 栅极驱动器向多条栅极线顺序地输出栅极信号。通常，栅极驱动器包括移位寄存器，其中级联多个级中的单独的级。例如，每个级 响应于来自相邻的前一级的输出信号而被导通，并响应于来信相邻的下一级的输出信号而 被截止。由于第一级不具有相关的前一级，所以第一级接收开始信号代替来自前一级的输 出信号。然而，当开始信号具有比水平扫描周期长的高电平期间而且被施加到第一级时，第 一级在第一栅极信号转变为低电平时失灵。结果，第一栅极信号失真。另外，当由于其失真而在第一栅极信号完全转变为低电平之前数据驱动器输出施 加到第二像素行的第二数据信号时，因第二数据信号而造成充电到第一像素行的像素电压 降低。于是，出现这样的故障，其中第一像素行的像素比液晶显示面板中的其它像素更亮。
发明内容
本发明提供具有改善的显示质量的显示装置以及驱动该显示装置的方法。本发明的一个示范性实施例中，一种显示装置包括栅极驱动器、数据驱动器、以及 显示面板。栅极驱动器响应于栅极控制信号顺序地输出处于高状态的栅极信号。数据驱动 器响应于数据控制信号将图像数据转换为数据信号。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极和所述多条数据线的多个像素，其响应于所述 栅极信号接收所述数据信号以显示图像。所述数据信号的极性在至少每一条线或每一个点处被反转。所述栅极控制信号包括开始信号；第一时钟信号，其确定施加到所述多条栅极 线中的奇数编号的栅极线的栅极信号的持续时间；以及第二时钟信号，其确定施加到所述 多条栅极线中的偶数编号的栅极线的栅极信号的持续时间，而且具有与所述第一时钟信号 的相位相反的相位。
所述显示装置进一步包括时钟发生器，其响应于第一输出使能信号产生所述第一 时钟信号，响应于第二输出使能信号产生所述第二时钟信号，产生具有与所述第一输出使 能信号的相位不同的相位的所述第二输出使能信号，并产生时钟产生信号，其中所述第一 时钟信号的期间等于所述第一输出使能信号转变为第一输出使能信号第一高状态的第一 时刻与所述第二输出使能信号转变为第二输出使能信号第一高状态的第二时刻之间的持 续时间。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自大于或等于大约5. 5微秒。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自分别大于或等于第一输出使能信号后续高状态的持续时间以 及第二输出使能信号后续高状态的持续时间。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自为大约5. 5微秒，而所述第一输出使能信号后续高状态的持续 时间以及所述第二输出使能信号后续高状态的持续时间可以各自为大约3. 7微秒。根据本发明的可选择示范性实施例的显示装置包括栅极驱动器，其响应于栅极 控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数 据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述栅极线和所述数据线的多个像素，其响应于所述栅极信 号接收所述数据信号以显示图像。所述栅极驱动器包括第一虚设级，其响应于开始信号输出虚设进位(carry)信 号；以及多个级联级，其响应于所述虚设进位信号操作以将所述栅极信号顺序地施加到所 述多条栅极线。所述第一虚设级被配置为与级联级基本相同。所述多个级联级中的每个级联级响应于前一相邻进位信号而导通并响应于下一 相邻栅极信号而截止，而且所述栅极驱动器进一步包括第二虚设级，其产生虚设栅极信号 以截止所述多个级联级中的最后级联级。本发明的另一个可选择示范性实施例中，一种显示装置包括栅极驱动器，其响应 于栅极控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转 换为数据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所 述栅极信号接收所述数据信号以显示图像。所述栅极驱动器包括脉宽调制器，其接收第一开始信号并响应于选择信号输出 具有比所述第一开始信号的脉宽更小的脉宽的第二开始信号；以及多个级联级，其响应于 来自所述脉宽调制器的第二开始信号操作以将所述栅极信号顺序地施加到所述多条栅极 线。所述第二开始信号具有与所述栅极信号的水平扫描周期的脉宽相等的脉宽。所述脉宽调制器包括晶体管，而且所述晶体管包括输入极，其接收所述第一开始信号；控制极，其接收所述选择信号；以及输出极，其输出所述第二开始信号。进一步，所述多个级联级中的奇数编号的级响应于所述栅极控制信号的第一时钟 信号而向所述多条栅极线中的奇数编号的栅极线输出所述栅极信号。所述多个级联级中的 偶数编号的级响应于所述栅极控制信号的第二时钟信号而向所述多条栅极线中的偶数编 号的栅极线输出所述栅极信号。所述第二开始信号被施加到第一级，所述选择信号是所述第二时钟信号，而且所 述第一时钟信号具有与所述第二时钟信号相反的相位。本发明的另一个可选择示范性实施例中，一种显示装置包括包含多个级联级的 栅极驱动器，所述多个级联级包括第一级联级、以及多个后续级联级，以响应于栅极控制信 号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数据信号， 并输出所述数据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所 述栅极信号接收所述数据信号以显示图像。所述多个级联级中的第一级联级以及每个后续级联级包括第一晶体管，其将栅 极信号上拉到栅极-导通电压；连接到控制极的第二晶体管，其接收前一相邻输出信号以 导通所述第一晶体管；连接到所述控制极的第三晶体管，其接收下一相邻输出信号以截止 所述第一晶体管；以及连接到输出端子的第四晶体管，其接收下一相邻输出信号以将所述 栅极信号下拉到栅极-截止电压。所述第一级联级的第四晶体管具有大于或者等于所述多个级联级中的后续级联 级的第四晶体管的沟道宽度的大约两倍的沟道宽度。所述第一级联级的第四晶体管可以具有大约3000微米的沟道宽度，而所述多个 级联级中的每个后续级联级的第四晶体管可以具有大约1100微米的沟道宽度。所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括第五晶体 管，其将所述控制极的电势保持在所述栅极-截止电压。所述第一级联级的第五晶体管可以具有小于或者等于所述多个级联级中的后续 级联级的第五晶体管的沟道宽度的大约十分之一的沟道宽度。所述第一级联级的第五晶体管可以具有大约25微米的沟道宽度，而所述后续级 联级的第五晶体管可以具有大约350微米的沟道宽度。另外，所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括第六 晶体管，其响应于所述控制极的电势将进位信号上拉到栅极-导通电压。施加到当前级的 前一相邻输出信号可以是从前一相邻级输出的前一进位信号，而施加到当前级的下一相邻 输出信号可以是从下一级输出的下一相邻栅极信号。另外，所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括连接 到所述多条栅极线的第七晶体管，用于将栅极信号放电为所述栅极-截止电压。所述第一级联级的第七晶体管可以具有大于或者等于所述多个级联级中的后续 级联级的第七晶体管的沟道宽度的大约1. 5倍的沟道宽度。进一步，所述第一级联级的第七晶体管可以具有大约6000微米的沟道宽度，而所 述多个级联级中的每个后续级联级的第七晶体管可以具有大约4000微米的沟道宽度。
本发明的另一个示范性实施例中，一种驱动显示装置的方法包括响应于栅极控 制信号顺序地输出处于高状态的栅极信号；响应于数据控制信号将图像数据转换为数据信 号；在所述栅极信号转变为低状态之后改变所述数据信号的极性；以及响应于所述栅极信 号接收所述数据信号以显示图像。所述数据信号的极性在至少每一条线或每一个点处被反转。所述栅极控制信号包括开始信号，启动所述栅极信号的输出；第一时钟信号，其 确定所述栅极信号中的奇数编号的栅极信号的高电平期间；以及第二时钟信号，其确定所 述栅极信号中的偶数编号的栅极信号的高电平期间，而且具有与所述第一时钟信号的相位 相反的相位。所述方法进一步包括响应于第一输出使能信号产生所述第一时钟信号；响应于 具有与所述第一输出使能信号的相位不同的相位的第二输出使能信号产生所述第二时钟 信号；以及产生时钟产生信号，其中所述第一时钟信号的期间等于所述第一输出使能信号 转变为第一输出使能信号第一高状态的第一时刻与所述第二输出使能信号转变为第二输 出使能信号第一高状态的第二时刻之间的持续时间。进一步，所述第一输出使能信号第一高状态以及所述第二输出使能信号第一高状 态的持续时间可以分别大于或等于第一输出使能信号后续高状态的持续时间以及第二输 出使能信号后续高状态的持续时间。根据本发明的示范性实施例，可以比其中数据信号的极性被反转的时刻更快地将 从栅极驱动器的第一级输出的第一栅极信号降低为低电平。于是，可以有效地减少或避免 第一像素行的线缺陷，从而改善显示装置的显示质量。
通过参照附图进一步详细描述其示范性实施例，本发明的以上和其它发明、特征 和优点将变得更加显而易见，其中图1是根据本发明的示范性实施例的液晶显示器的框图；图2是示出图1中的根据本发明的示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图；图3是示出根据本发明的可选择示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图；图4是示出图1中的根据本发明的示范性实施例的液晶显示器的栅极驱动器的框 图；图5A是说明现有技术的液晶显示器中的第一栅极信号与数据信号之间的关系的 栅极信号和数据信号对时间的曲线图；图5B是说明根据本发明的示范性实施例的液晶显示器中的第一栅极信号与数据 信号之间的关系的栅极信号和数据信号对时间的曲线图；图6A是根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图；图6B是说明图6A中的根据本发明的该示范性实施例的显示设备的栅极驱动器的 虚设级D-SRC的输入和输出信号的波形图；图7是示出根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图8是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的脉 宽调制器的输入和输出信号的波形图；图9是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的第 一栅极信号输出的曲线图；图10是根据本发明的另一个示范性实施例的栅极驱动器的第一级的示意性电路 图；图IlA是图10中的根据本发明的该示范性实施例的栅极驱动器的第一级的第一 防波纹晶体管的平面图；以及图IlB是图10中的根据本发明的该示范性实施例的栅极驱动器的第二级的第一 防波纹晶体管的平面图。
具体实施例方式以下将参照其中示出本发明的示范性实施例的附图来更全面地说明本发明。然 而，本发明也可以以许多不同的形式具体化而不应当被解读为限于这里阐述的实施例。相 反，提供这些实施例是为了使本公开彻底和完整，并向本领域技术人员全面地传达本发明 的范围。全文中类似的引用数字代表类似的元素。应当理解，当元素被称为“在”其它元素“上”时，其可以直接在其它元素之上或者 其之间可以存在中间元素。相反，当原始被称为“直接在”其它元素“上”时，则不存在中间 元素。如这里所使用的，术语“和/或”包括一个或多个相关列出条目的任何和全部组合。应当理解，虽然这里可以使用术语“第一”、“第二”、“第三”等等来描述各种元素、 组件、区域、层和/或部分，这些元素、组件、区域、层和/或部分不应当为这些术语所限制。 这些术语仅仅用于将一个元素、组件、区域、层或部分与另一个元素、组件、区域、层或部分 区分开。因而，可以将下面讨论的第一元素、组件、区域、层或部分称为第二元素、组件、区 域、层或部分而不背离本发明的教导。这里使用的术语仅仅是用于描述具体实施例的目的，并不打算限制本发明。如这 里所使用的，单数形式“一”、“一个”以及“该”意在同样包含复数形式，除非上下文清楚地 另外指出。进一步应当理解，术语“包括”或“包含”当在本说明书中使用时，指定所述的特 征、区域、整数、步骤、操作、元素、和/或组件的存在，但并不排除存在附加一个或多个其它 特征、区域、整数、步骤、操作、元素、组件和/或其群体。另外，这里可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如图中 所示的一个元素与其它元素的关系。应当理解，相对术语意在涵盖除图中所示的朝向之外 的设备的不同的朝向。例如，如果一幅图中的设备被翻转，则被描述为在其它元素的“下” 侧的元素将在其它元素的“上”侧方位。因而，依赖于图的具体朝向，示范性术语“下”可以 涵盖“下”和“上” 二者的方位。类似地，如果一幅图中的设备被翻转，则被描述为在其它元 素“下”或“下面”的元素将在其它元素的“上”方。因而，示范性术语“下”或“下面”可以 涵盖下和上二者的方位。除非另外说明，这里使用的全部术语(包括技术和科学术语)具有与本发明所述 领域普通技术人员通常理解的相同的含义，进一步应当理解，诸如在常用词典中定义的术 语应当被解读为具有与它们在相关技术和本公开的上下文中的含义相一致的含义，而不应当在理性化或过度正式的意义上解读，除非这里明确地这样说明。这里参照作为本发明的理想化实施例的示意性图示的截面图描述本发明的示范 性实施例。同样，可以预料例如作为制造技术和/或容许偏差的结果的图示的形状的变化。 因而，本发明的实施例不应当被解读为限于这里图示的区域的具体形状，而应包括例如因 制造导致的形状的偏差。例如，被图示或描述为平坦的区域典型地可以具有粗糙和/或非 线性的特征。另外，图示的锐角可以是钝圆的。于是，图中图示的区域本质上是示意性的， 它们的形状并非意在说明区域的精确形状，而且不打算限制本发明的范围。以下将参照附图更详细地描述本发明。图1是根据本发明的示范性实施例的液晶显示器的框图。参照图1，液晶显示器包括在其上显示图像的液晶显示面板100、向液晶显示面板 100输出数据信号Dl-Dm的数据驱动器320、以及向液晶显示面板100输出栅极信号Gl-Gn 的栅极驱动器210。液晶显示面板100包括阵列基板(未示出)、与阵列基板相对的滤色器基板(未示 出)、以及插入在阵列基板与滤色器基板之间的液晶层(未示出)。液晶显示面板100进一步包括多条栅极线GLl-GLru以及与栅极线GLl-GLn绝缘并 交叉的多条数据线DLl-DLm，以在其上定义基本为矩阵结构的多个像素区域。在每个像素区 域中，像素Pl包括薄膜晶体管Tr以及液晶电容器Clc。根据图1中所示的本发明的示范性 实施例，第一像素的薄膜晶体管Tr包括电连接到第一栅极线GLl的栅极、电连接到第一数 据线DLl的源极、以及电连接到担当液晶电容器Clc的第一电极的像素极的漏极。可以将栅极驱动器210直接形成在液晶显示面板100上并置于邻近栅极线 GLl-GLn的一端。将栅极驱动器210电连接到栅极线GLl-GLn的一端以向栅极线GLl-GLn 顺序地施加栅极信号G1-&1。数据驱动器320包括多个芯片(未示出)，将所述芯片安装在液晶显示面板100 上、或单独的薄膜上(未示出)。可以将数据驱动器320直接安装在液晶显示面板100上。将 数据驱动器320电连接到数据线DLl-DLm的一端以向数据线DLl-DLm施加数据信号Dl_Dm。 数据信号Dl-Dm至少在每一条线或每一个点处被反转。所述液晶显示装置进一步包括定时控制器350和时钟发生器360，以控制栅极驱 动器210和数据驱动器320。定时控制器350接收图像数据信号I-data以及诸如(但并不限于)垂直同步信 号Vsync、水平同步信号Hsync、和主时钟Mclk的各种控制信号。定时控制器350向数据驱 动器320提供图像数据信号I-data，并向数据驱动器320提供诸如输出开始信号TP、数据 使能信号DE、水平开始信号STH、和反转信号REV的数据控制信号。数据驱动器320响应于 数据控制信号将图像数据信号I-data转换为数据信号Dl-Dm并向数据线DLl-DLm输出数 据信号Dl-Dm。定时驱动器350还向栅极驱动器210提供垂直开始信号STV，并向时钟发生器360 提供时钟产生信号CPV、第一输出使能信号OEl和第二输出使能信号0E2。时钟发生器360 基于时钟产生信号CPV、以及第一输出使能信号OEl和第二输出使能信号0E2来产生第一时 钟信号CKV和第二时钟信号CKVB。将由时钟发生器360分别产生的第一和第二时钟信号 CKV和CKVB施加到栅极驱动器210。
9
栅极驱动器210响应于包括垂直开始信号STV以及第一和第二时钟信号CKV和 CKVB的栅极控制信号分别向栅极线GLl-GLn顺序地输出栅极信号G1-&1。栅极驱动器210 可以接收栅极-截止电压Voff。现在将参照图2更详细地描述时钟发生器300。图2是示出图1中的根据本发明 的示范性实施例的液晶显示器的时钟发生器的输入和输出信号的波形图。参照图1和2，第一输出使能信号OEl和第二输出使能信号0E2周期性地处于高电 平，而且第二输出使能信号0E2具有与第一输出使能信号OEl的周期持续时间相等的周期。 第二输出使能信号0E2具有与第一输出使能信号OEl不同的相位。进一步参照图2，第一输出使能信号OEl的第一高电平期间tl与第一输出使能信 号OEl的后续高电平期间t2不同。如图2中所示，第一输出使能信号OEl的第一高电平期 间tl具有比第一输出使能信号OEl的每个后续高电平期间t2的持续时间更长的持续时 间。本发明的示范性实施例中，将第一输出使能信号OEl的第一高电平期间tl维持在高状 态大约5. 5微秒每个周期，并将第一输出使能信号OEl的每个后续高电平期间t2维持在高 状态大约3. 7微秒每个周期。从另一方面看，将第一输出使能信号OEl的第一高电平期间 tl维持在高状态比第一输出使能信号OEl的每个后续高电平期间t2长大约1. 8微秒。进一步参照图2，第二输出使能信号0E2的第一高电平期间t3与第二输出使能信 号0E2的后续高电平期间t4不同。如图2中所示，第二输出使能信号0E2的第一高电平期间t3具有比第二输出使能 信号0E2的每个后续高电平期间t4的持续时间更长的持续时间。本发明的示范性实施例 中，将第二输出使能信号0E2的第一高电平期间t3维持在高状态大约5. 5微秒每个周期， 并将第二输出使能信号0E2的每个后续高电平期间t4维持在高状态大约3. 7微秒每个周 期。从另一方面看，将第二输出使能信号0E2的第一高电平期间t3维持在高状态比第二输 出使能信号0E2的每个后续高电平期间t4长大约1. 8微秒仍参照图2，第一时钟信号CKV与第一输出使能信号OEl的第一高电平期间tl的 上升沿对应上升到高电平，并与第二输出使能信号0E2的第一高电平期间t3的上升沿对应 逐渐下降到低电平。第一时钟信号CKV与时钟产生信号CPV的下降沿对应处于低电平，而 且维持在低电平直到第一输出使能信号OEl的第二高电平期间t2处于高状态。由于第一 和第二输出顺信号OEl和0E2各自的第一高电平期间tl和t3被维持在高状态比第一和第 二输出顺信号OEl和0E2各自的余下的高电平期间t2和t4长大约1. 8微秒，所以第一时 钟信号CKV的第一高电平期间t5具有比第一时钟信号CKV的后续高电平期间t6更长的持 续时间。因而，第一时钟信号CKV的第一时钟可以由第一输出使能信号OEl更早地在高状 态中改变，并由第二输出使能信号0E2更早地在低状态中改变。栅极驱动器210输出与第 一时钟信号CKV的第一高电平期间t5对应的第一栅极信号Gl。于是，在向数据线DLl DLm施加数据信号Dl Dm之前可以将第一栅极信号Gl充分地放电。进一步，如图2中所示，第二时钟信号CKVB具有与第一时钟信号CKV的相位相反 的相位。因而，第二时钟信号CKVB的第一高电平期间t7具有比第二时钟信号CKVB的后续 高电平期间伪更长的持续时间。如上所述，由于将第一输出使能信号OEl的第一高电平期间tl维持在高状态比第 一输出使能信号OEl的后续高电平期间t2长大约1. 8微秒，所以提早大约1. 8微秒向栅极驱动器210施加第一时钟信号CKV的第一高电平期间t5。于是，栅极驱动器210可以将来 自其的第一栅极信号Gl的输出定时和下降定时提前，从而在向数据线施加数据信号之前 将第一栅极信号Gl充分地放电。因而，可以避免液晶显示面板100上显示的图像的失真。图3是示出根据本发明的可选择示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图。参照图1和3，将第一输出使能信号OEl的高电平期间tl维持在 高状态大约5. 5微秒。同样，将第二输出使能信号0E2的高电平期间t3维持在高状态大约 5. 5微秒。第二输出使能信号0E2具有与第一输出使能信号OEl的相位不同的相位。第一时钟信号CKV与第一输出使能信号OEl的高电平期间tl的上升沿对应上升 到高电平，并与第二输出使能信号0E2的高电平期间t3的上升沿对应逐渐下降到低电平。 第一时钟信号CKV与时钟产生信号CPV的下降沿对应处于低电平，而且维持在低电平直到 第一输出使能信号OEl的下一后续高电平期间t2。第一时钟信号CKV具有比第一时钟信号 CKV的后续高电平期间t6更长的多个高电平期间t5(图2中所示)。第二时钟信号CKVB 具有与第一时钟信号CKV的相位相反的相位。因而，第二时钟信号CKVB具有比第二时钟信 号CKVB的后续高电平期间伪更长的多个高电平期间t7。(图2中所示)。因而，第一时钟信号CKV的第一时钟可以由第一输出使能信号OEl更早地在高状 态中改变，并由第二输出使能信号0E2更早地在低状态中改变。栅极驱动器210输出与第 一时钟信号CKV的第一时钟对应的第一栅极信号Gl。于是，在向数据线DLl DLm施加数 据信号Dl Dm之前可以将第一栅极信号Gl充分地放电。结果，栅极驱动器210可以将来自其的第一栅极信号Gl的输出定时和下降定时提 前，从而在向数据线DLl DLm施加数据信号Dl Dm之前将第一栅极信号Gl充分地放电。 因而，可以避免液晶显示面板100上显示的图像的失真。同样，由于第一和第二输出使能信号OEl和0E2的高电平期间分别被维持5. 5微 秒，所以时钟产生信号CPV与第一和第二输出使能信号OEl和0E2的高电平期间tl和t3 之间的重叠期间得到增加。于是，第一时钟信号CKV的下降期间以及第二时钟信号CKVB的 上升期间增加。由于第一时钟信号CKV的下降期间以及第二时钟信号CKVB的上升期间进 而彼此重叠，在从栅极驱动器210输出的栅极信号Gl-Gn之间建立了预定时间差。因而，第 一时钟信号CKV的下降期间以及第二时钟信号CKVB的上升期间增加，而且栅极信号Gl-Gn 中的相邻栅极信号之间的时间差因而恒定。图4是示出图1中的根据本发明的示范性实施例的液晶显示器的栅极驱动器的框 图。参照图4，栅极驱动器210包括其中级联有多个级SRCl-SRCn+Ι的移位寄存器 210a。每个级包括第一输入端子IN1、第一时钟端子CK1、第二时钟端子CK2、第二输入端子 IN2、电压输入端子Vin、重置端子RE、进位端子CR、以及输出端子OUT。将级SRC2-SRCn+l中的每一个级的第一输入端子1附电连接到级SRCl-SRCn中的 前一相邻级的进位端子CR以接收前一进位信号。然而，级SRCl-SRCn+Ι中的第一级SRCl的 第一输入端子mi接收启动栅极驱动器210的操作的垂直开始信号STV。将级SRCl-SRCn 中的每一个级的第二输入端子IN2电连接到级SRC2-SRCn+l中的下一相邻级的输出端子 OUT以接收下一栅极信号。然而，级SRCl-SRCn+Ι中的最后级SRCn+Ι的第二输入端子IN2 接收垂直开始信号STV。
向级SRCl-SRCn+Ι中的奇数编号的级SRC1、SRC3、. . .、SRCn+l的第一时钟端子CKl
施加第一时钟信号CKV，并向奇数编号的级SRC1、SRC3.....SRCn+1的第二时钟端子CK2施
加具有与第一时钟信号CKV相反的相位的第二时钟信号CKVB。同样，向级SRCl-SRCn+Ι中
的偶数编号的级SRC2.....SRCn的第一时钟端子CKl施加第二时钟信号CKVB，并向偶数编
号的级SRC2.....SRCn的第二时钟端子CK2施加第一时钟信号CKV。级SRCl-SRCn+Ι中的每一个级的电压输入端子Vin接收地电压(未示出)或栅 极-截止电压Voff。另外，将最后级SRCn+Ι的进位端子CR电连接到级SRCl-SRCn+Ι中的 每一个级的重置端子RE。将级SRCl-SRCn+Ι的输出端子OUT分别电连接到栅极线GLl_GLn。于是，级 SRCl-SRCn+Ι通过输出端子OUT顺序地输出栅极信号Gl_Gn，以向栅极线GLl-GLn施加栅极 信号Gl-Gn。将移位寄存器210a置于靠近栅极线GLl-GLn的第一端(图1)。在一个示范性实施 例中，栅极驱动器210进一步包括置于靠近栅极线GLl-GLn的第二端的放电电路210b(图 4)，使得放电电路210b响应于下一相邻级的下一栅极信号输出将各条栅极线的电压放电 为栅极-截止电压Voff。放电电路210b包括多个放电晶体管NT16。与给定栅极线相关的 每个放电晶体管NT16包括连接到下一相邻栅极线的控制极、接收栅极-截止电压Voff的 输入极、以及连接到相关的栅极线的输出极。图5A是说明一般液晶显示器中的第一栅极信号与数据信号之间的关系的栅极信 号和数据信号对时间的曲线图，而图5B是说明根据本发明的示范性实施例的液晶显示器 中的第一栅极信号与数据信号之间的关系的栅极信号和数据信号对时间的曲线图。参照图 5A，由于一般栅极驱动器中的第一极没有相邻的在先极，所以第一级以上面参照图4所述 的方式接收垂直开始信号STV以启动操作。进一步，施加到一般栅极驱动器的垂直开始信号STV具有比一个水平扫描周期的 持续时间更长的高电平持续时间。于是，当向第一级施加垂直开始信号时，从第一级输出的 第一栅极信号G' 1在其下降期间失真，如图5A中所示。当第一栅极信号G' 1失真时，在第一栅极信号G' 1下降为低电平之前向数据线 施加数据信号。更具体地，在使用线反转驱动方法的显示设备中，数据信号的极性在第一栅 极信号G' 1下降为低电平之前被反转。结果，当施加到连接到第一栅极线的第一像素行的 具有负极性的数据信号在第一栅极信号G' 1完全下降为低电平之前被反转为具有正极性 时，充电到第一像素行的像素电压因数据信号具有的负极性而降低。结果，出现行缺陷，导 致第一像素行变得比其它像素行更亮。参照图5B，根据本发明的示范性实施例的第一栅极信号Gl比栅极信号G' 1更早 地被放电。更具体地，由于提早大约1. 8微秒产生第一输出使能信号OEl的第一高电平期 间tl (参照图幻，从栅极驱动器比栅极信号G' 1更早地输出第一栅极信号Gl。同样，由于 提早大约1. 8微秒产生第二输出使能信号0E2的第一高电平期间t2(参照图2、，比栅极信 号G' 1更早地将第一栅极信号Gl放电。因而，可以在向数据线DLl DLm施加数据信号 Dl Dm之前将第一栅极信号Gl充分地放电，从而避免液晶显示面板100上显示的图像的 失真。结果，本发明的示范性实施例的第一栅极信号Gl在数据信号的极性被反转时基本处于低电平(图5B)。因而，根据本发明的示范性实施例的栅极驱动器210避免第一像素 行受下一像素行的数据信号的不利影响，从而有效地防止或减少上面图5A中比照现有技 术讨论的第一像素行的线缺陷。图6A是根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图，而 图6B是说明图6A中的根据本发明的该示范性实施例的显示设备的栅极驱动器的虚设级 D-SRC的输入和输出信号的波形图。图6A中，以类似的引用数字指代图4中相同或类似的 元素，因而下面将略去相同或类似元素的重复说明。参照图6A，根据本发明的示范性实施例的栅极驱动器220包括移位寄存器220a和 放电电路220b。移位寄存器220a包括第一至第n+1级SRCl_SRCn+l以及虚设级D-SRC。将第一至第η级SRCl-SRCn连接到显示面板的第一至第η栅极线GLl-GLn (图1)， 以顺序地输出栅极信号G1-&1。第n+1级SRCn+Ι被提供为靠近并在第η级SRCn之后，用于 关闭第η级SRCn。更具体地，将从第n+1级SRCn+Ι的输出端子OUT输出的虚设栅极信号 施加到第η级SRCn的第二输入端子ΙΝ2，以将从第η级SRCn输出的栅极信号GN降低为栅 极-截止电压Voff。进一步，虚设级D-SRC被提供为靠近并在第一级SRCl之前，并响应于垂直开始信 号STV而操作。将从虚设级D-SRC输出的进位信号输出D-CR施加到第一级SRCl的第一输 入端子INl0参照图6A和6B，虚设级D-SRC在垂直开始信号STV的高电平期间响应于第二时钟 信号CKVB而输出进位信号D-CR。而且，第一级SRCl响应于虚设级D-SRC的进位信号D-CR 而输出第一栅极信号Gl，使得栅极驱动器220避免第一栅极信号Gl被垂直开始信号STV造 成失真，如上面详细描述的。由于虚设级D-SRC驱动第一级SRC1，虚设级D-SRC不连接到栅极线GLl_GLn。从 而，虽然从虚设级D-SRC的输出端子OUT输出的虚设栅极信号被垂直开始信号STV造成失 真，但是虚设栅极信号的失真并不显示在显示面板上。如上所述，将从虚设级D-SRC输出的进位信号D-CR输出到第一级SRCl代替垂直 开始信号STV。因而，可以避免从第一级SRCl输出的第一栅极信号的失真，有效地防止或减 少显示面板的第一像素行的线缺陷。图7是示出根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图， 图8是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的脉宽调制器 的输入和输出信号的波形图，而图9是说明图7中的根据本发明的该示范性实施例的显示 设备的栅极驱动器的第一栅极信号输出的曲线图。图7中，以类似的引用数字指代图4中 相同或类似的元素，因而下面将略去相同或类似元素的重复说明。参照图7，根据本发明的另一个示范性实施例的栅极驱动器230包括移位寄存器 230a、脉宽调制器230b、以及放电电路230c。脉宽调制器230b包括晶体管。该晶体管的控制极接收第二时钟信号CKVB，该晶 体管的输入极接收第一垂直开始信号STV1，而该晶体管的输出极输出第二垂直开始信号 STV2并连接到第一级SRCl的第一输入端子INl。参照图7和8，将第一垂直开始信号STVl维持在高状态持续大于或等于第一时钟 信号CKV的半周期而且小于或等于第一时钟信号CKV的一个周期T的时间。第二时钟信号CKVB具有与第一时钟信号CKV的相位相反的相位，使得在第一时钟信号CKV的高电平期间 将第二时钟信号CKVB维持在低电平。于是，在第二时钟信号CKVB的高电平期间脉宽调制 器230b的晶体管被导通，而且通过脉宽调制器230b的输出极向第一级SRCl输出第一垂直 开始信号STVl。当第二时钟信号CKVB转变到低电平而且第一时钟信号CKV转变到高电平时，脉宽 调制器230b的晶体管被截止而且在第二时钟信号CKVB的低电平期间保持截止。于是，施 加到该晶体管的第一垂直开始信号STVl在第二时钟信号CKVB的低电平期间不通过脉宽调 制器230b的晶体管到达第一级SRCl。结果，第二垂直开始信号STV2具有与第二时钟信号CKVB的高电平期间的一半对 应的高电平期间而且被从脉宽调制器230b的晶体管的输出极输出到第一级SRC1。将从脉 宽调制器230b输出的第二垂直开始信号STV2施加到移位寄存器230a的第一级SRCl的第 一输入端子INl。图9中，第一曲线Al说明在向第一级SRCl的第一输入端子1附施加第一垂直开 始信号STVl时从第一级SRCl输出的第一栅极信号G1。第二曲线A2说明根据上述本发明 的示范性实施例在向第一级SRCl的第一输入端子mi施加第二垂直开始信号STV2时从第 一级SRCl输出的第一栅极信号Gl。参照图9，当向第一级SRCl施加第一垂直开始信号STVl时(Al)，从第一级SRCl 输出的第一栅极信号Gl的下降沿失真。例如，当在第一时钟信号CKV的低电平期间将第一 垂直开始信号STVl维持在高电平时，第一栅极信号Gl在第一时钟信号CKV的下降沿迅速 降低，导致失真。应当在第二栅极信号G2的高电平期间将第一栅极信号Gl完全放电到低电平。然 而，由于如上所述第一栅极信号Gl在第一时钟信号CKV的下降沿迅速降低，在第二栅极信 号G2转变为高电平之前存在间隔，而且例如产生第一栅极信号Gl被维持在低电平与高电 平之间的中间电平的期间，第一栅极信号失真。然而，在图7的本发明的示范性实施例中，当向第一级SRCl施加图8中所示的第 二垂直开始信号STV2时，第二垂直开始信号STV2在第一时钟信号CKV转变为低电平时转 变为低电平，从而避免第一栅极信号Gl在第一时钟信号CKV的下降沿迅速降低。于是，将 第一栅极信号Gl维持在高电平直到产生第二栅极信号G2，并由第二栅极信号G2将第一栅 极信号Gl放电为低电平。因而，根据本发明的示范性实施例的栅极驱动器230防止来自第 一级SRCl的栅极信号Gl输出的失真，如图9的A2所示。图10是根据本发明的另一个示范性实施例的栅极驱动器的第一级SRCl的示意性 电路图。参照图10描述的第一 SRCl具有与栅极驱动器的其它级SRC2-SRCn+l相同的结构 和功能，因而下面将略去其它级的重复说明。参照图10，第一级SRCl包括上拉部分211、进位部分212、下拉部分213、上拉驱动 部分214、防波纹(ripple preventing)部分215、保持部分216、倒相器部分217、以及重置 部分218。上拉部分211包括上拉晶体管NT1，其控制极连接到上拉驱动部分214的节点 QN(以下称为“Q-节点”)，输入极连接到第一时钟端子CK1，而输出极连接到输出端子OUT。 于是，如下面详细描述的，上拉晶体管NTl响应于从上拉驱动部分214输出的电压将到输出端子OUT的栅极信号上拉到通过第一时钟端子CKl提供的第一时钟信号CKV。上拉晶体管 NTl在第一时钟信号CKV的高电平期间导通以将栅极信号维持在高电平。进位部分212包括进位晶体管NT2，其控制极连接到Q-节点QN，输入极连接到第 一时钟端子CK1，而输出极连接到进位端子CR。进位晶体管NT2响应于从上拉驱动部分214 输出的电压将施加到输出端子OUT的进位信号上拉到通过第一时钟端子CKl提供的第一时 钟信号CKV。进位晶体管NT2在第一时钟信号CKV的高电平期间导通以将进位信号维持在 高电平。下拉部分213包括下拉晶体管NT3，其控制极连接到第二输入端子IN2，输入极连 接到电压输入端子Vin，而输出极连接到输出端子OUT。下拉晶体管NT3响应于下一相邻栅 极信号将栅极信号下拉到通过电压输入端子Vin提供的栅极-截止电压Voff (图4)。在本 发明的可选择示范性实施例中，例如可以(但不限于)在水平扫描周期接收之后将栅极信 号下拉到低电平。下拉驱动部分214包括缓冲晶体管NT4、第一电容器Cl、第一放电晶体管NT5和第 二放电晶体管NT6、第四电容器C4。缓冲晶体管NT4包括共同连接到第一输入端子mi的 输入极和控制极、以及连接到Q-节点QN的输出极。将第一电容器Cl连接在Q-节点QN与 输出端子OUT之间。第一放电晶体管NT5包括连接到Q-节点QN的输入极、连接到第二输 入端子IN2的控制极、以及连接到电压输入端子Vin的输出极。第二放电晶体管NT6包括 连接到输出端子OUT的输入极、连接到第二时钟端子CK2的控制极、以及连接到电压输入端 子Vin的输出极。将第四电容器C4连接在Q-节点QN与进位端子CR之间。当缓冲晶体管NT4响应于相邻前一栅极信号而导通时，第一和第四电容器Cl和C4 被充电。当例如高于上拉晶体管NTl的阈电压的电压充电到第一电容器Cl时，Q-节点QN 的电势增加到高于该阈电压而且上拉晶体管NTl导通。同样，当例如高于进位晶体管NT2 的阈电压的电压充电到第四电容器C4时，Q-节点QN的电势增加到高于该阈电压而且进位 晶体管NT2导通。于是，向输出端子OUT和进位端子CR输出第一时钟信号CKV，使得栅极信 号和进位信号转变为高电平。在第一时钟信号CKV的一个高电平期间将栅极信号维持在高 电平。当第一放电晶体管NT5响应于下一相邻栅极信号而导通时，充电到第一电容器Cl 的电压通过第一放电晶体管NT5被放电为栅极-截止电压Voff。于是，Q-节点QN的电势 被相邻下一栅极信号降低为栅极-截止电压Voff，从而截止上拉晶体管NTl。进一步，第一 放电晶体管NT5避免栅极信号在相关的水平扫描周期结束后被输出。当第二放电晶体管NT6响应于施加到第二时钟端子CK2的第二时钟信号CKVB而 导通时，输出端子OUT通过第二放电晶体管NT6被电连接到电压输入端子Vin。因而，输出 端子OUT的栅极信号通过第二放电晶体管NT6放电为栅极-截止电压Voff。如下面详细描述的，防波纹部分215防止栅极信号在前一水平扫描周期(n-l)H期 间被第一时钟信号CKV或第二时钟信号CKVB造成波纹。防波纹部分215包括第一防波纹 晶体管NT7和第二防波纹晶体管NT8。第一防波纹晶体管NT7包括连接到第二时钟端子CK2的控制极、连接到第一输入 端子mi的输入极、以及连接到Q-节点QN的输出极。第二防波纹晶体管NT8包括连接到 第一时钟端子CKl的控制极、连接到Q-节点QN的输入极、以及连接到输出端子OUT的输出极。第一防波纹晶体管NT7响应于通过第二时钟端子CK2提供的第二时钟信号CKVB 而导通，以电连接第一输入端子mi和Q-节点QN。从而，第一防波纹晶体管NT7将Q-节 点QN的电势保持为维持在栅极-截止电压Voff的前一相邻栅极信号。进而，第一防波纹 晶体管NT7避免上拉晶体管NTl在(n-l)H周期中第二时钟信号CKVB的高电平期间导通， 从而防止栅极信号产生波纹。第二防波纹晶体管NT8响应于通过第一时钟信号CKV而导通，以将输出端子OUT 电连接到Q-节点QN。于是，将Q-节点QN的电势保持为维持在栅极-截止电压Voff的栅 极信号。结果，第二防波纹晶体管NT8避免上拉晶体管NTl在(n-l)H周期中第一时钟信号 CKV的高电平期间导通，从而防止栅极信号产生波纹。保持部分216包括保持晶体管NT10，其控制极连接到倒相器部分217的输出，输入 极连接到电压输入端子Vin，而输出极连接到输出端子OUT。倒相器部分217包括第一倒相晶体管NT11、第二倒相晶体管NT12、第三倒相晶体 管NT13、第四倒相晶体管NT14、以及第二电容器C2和第三电容器C3，用于导通或截止保持 晶体管NTlO。第一倒相晶体管NTll包括共同连接到第一时钟端子CKl的输入极和控制极、以及 通过第三电容器C3连接到第二倒相晶体管NT12的输出极的输出极。第二倒相晶体管NT12 包括连接到第一时钟端子CKl的输入极、通过第二电容器C2连接到其输入极的控制极、以 及连接到保持晶体管NTlO的控制极的输出极。第三倒相晶体管NT13包括连接到第一倒相 晶体管NTll的输出极的输入极、连接到输出端子OUT的控制极、以及连接到电压输入端子 Vin的输出极。第四倒相晶体管NT14包括连接到保持晶体管NTlO的控制极的输入极、连接 到输出端子OUT的控制极、以及连接到电压输入端子Vin的输出极。第三和第四倒相晶体管NT13和NT14分别响应于通过处于高电平的输出端子OUT 的处于高电平的栅极信号而导通，而且分别从第一和第二倒相晶体管NTll和NT12输出的 第一时钟信号CKV被放电为栅极-截止电压Voff。于是，保持晶体管NTlO在水平扫描周 期IH期间当当前栅极信号被维持在高电平时被截止。当当前栅极信号转变为低电平时，第 三和第四倒相晶体管NT13和NT14被截止。于是，保持晶体管NTlO响应于分别从第一和第 二倒相晶体管NTll和NT12输出的第一时钟输入CKV而导通。结果，在前一水平扫描周期 (n-l)H期间第一时钟信号CKV的高电平期间由保持晶体管NTlO将当前栅极信号保持在栅 极-截止电压。重置部分218部件重置晶体管NT15，其控制极连接到重置端子RE，输入极连接到 Q-节点QN，而输出极连接到电压输入端子Vin。重置晶体管NT15响应于通过重置端子RE 输入级SRCn的最后栅极信号(图4)而将通过第一输入端子mi输入的噪声放电为从最 后级SRCn+Ι输出的栅极-截止电压Voff。因而，上拉晶体管NTl响应于来自级SRCn的最 后栅极信号截止。进而，上拉晶体管NTl截止η个级中的每个级的上拉晶体管ΝΤ1，从而 响应于级SRCn的最后栅极信号Gn而重置级SRCl-SRCn。本发明的示范性实施例中，第一级SRCl的下拉晶体管ΝΤ3具有大于或等于级 SRC2-SRCn的下拉晶体管NT3的沟道宽度的大约两倍的沟道宽度。更具体地，本发明的可选 择示范性实施例中，第一级SRCl的下拉晶体管NT3可以具有大约3000微米的沟道宽度，而
16级SRC2-SRCn中的每个级的下拉晶体管NT3可以具有大约1100微米的沟道宽度，但不限于 此。下拉晶体管NT3响应于相邻下一栅极信号将栅极信号放电为栅极-截止电压 Voff。当第一级SRCl的下拉晶体管NT3的沟道宽度大于级SRC2-SRCn的下拉晶体管NT3 的沟道宽度时，第一级SRCl的放电能力得到增强。于是，如上面参照图5B详细描述的，即 便Q-节点QN因垂直开始信号STV而没有在第一级SRCl中被迅速放电，从第一级SRCl向 栅极线GLl输出的第一栅极信号Gl也可以被迅速放电，而且第一栅极信号Gl与第一时钟 信号CKV的下降沿对应被快速降低。因而，由于第一级SRCl的下拉晶体管NT3的能力因第一级SRCl的下拉晶体管NT3 的沟道宽度大于级SRC2-SRCn的下拉晶体管NT3的沟道宽度而得到提高，第一栅极信号Gl 被迅速放电，从而避免第一栅极信号Gl的失真。连接到第一栅极线GLl用于将第一栅极信号Gl放电的放电晶体管NT16具有大于 或等于连接到栅极线GL2-GLn用于将栅极信号G2_Gn放电的放电晶体管NT16的沟道宽度 的1. 5倍的沟道宽度。更具体地，连接到第一栅极线GLl的放电晶体管NT16可以具有大约 6000微米的沟道宽度，而连接到栅极线GL2-GLn的放电晶体管NT16可以具有大约4000微 米的沟道宽度。于是，将第一栅极信号Gl放电的放电晶体管NT16的放电能力与连接到栅极线 GL2-GLn的放电晶体管NT16的放电能力相比得到提高，从而将第一栅极信号Gl迅速放电， 避免第一栅极信号Gl的失真。连接到第一级SRCl的Q-节点QN的第一防波纹晶体管NT7可以具有小于或等于级 SRC2-SRCn的第一防波纹晶体管NT7的沟道宽度的大约十分之一的沟道宽度。更具体地，第 一级SRCl的第一防波纹晶体管NT7可以具有大约25微米的沟道宽度，而级SRC2_SRCn的 第一防波纹晶体管NT7可以具有大约350微米的沟道宽度。第一级SRCl中的第一防波纹晶体管NT7响应于第二时钟信号CKVB而向Q-节点 QN施加垂直开始信号STV。然而，如果第一级SRCl中的第一防波纹晶体管NT7的能力退 化，例如第一级SRCl的第一防波纹晶体管NT7的沟道宽度增加了，则在第二时钟信号CKVB 的高电平期间Q-节点QN的电势的增加可能因垂直开始信号STV具有高电平而被延迟。从 而，如上所述，与级SRC2-SRCn中的相关的晶体管各自的沟道宽度相比，第一级SRCl中下拉 晶体管NT3和放电晶体管NT16的沟道宽度相对较大，而第一防波纹晶体管NT7的沟道宽度 较小，以便有效地减少或避免第一栅极信号Gl的失真。本发明的示范性实施例中，将第一级SRCl置于靠近显示面板的外围区域，使得与 其它级SRC2-SRCn中相比可以容易地增强第一级SRCl的晶体管的沟道宽度。图IlA是图10中的根据本发明的该示范性实施例的栅极驱动器的第一级SRCl的 第一防波纹晶体管NT7的平面图，而图IlB是图10中的根据本发明的该示范性实施例的栅 极驱动器的第二级SRC2的第一防波纹晶体管NT7的平面图。参照图IlA和11B，第一级SRCl的第一防波纹晶体管NT7包括第一栅极GE1、第一 源极SE1、以及第一漏极DE1。第二级SRC2的第一防波纹晶体管NT7包括第二栅极GE2、第 二源极SE2、以及第二漏极DE2。如图IlA和IlB中所示，第一级SRCl的第一防波纹晶体管 NT7具有比第二级SRC2的第一防波纹晶体管NT7的沟道宽度W2更窄的沟道宽度W1。
本发明的示范性实施例中，第一级SRCl的第一防波纹晶体管NT7具有具有大约25 微米的沟道宽度，而第二级SRC2的第一防波纹晶体管NT7具有大约350微米的沟道宽度。 如上所述，当第一级SRCl的第一防波纹晶体管NT7的沟道宽度Wl小于第二级 SRC2的第一防波纹晶体管NT7的沟道宽度W2时，可以有效地减少或避免第一栅极信号Gl 的时钟。然而，当第一级SRCl的第一防波纹晶体管NT7的沟道宽度减小时，第一级SRCl的 Q-节点QN处的波纹电压可能增大。更具体地，第一级SRCl的Q-节点QN处的波纹电压与 连接到Q-节点QN的电容器的总电容成反比例。例如，当连接到Q-节点QN的包括寄生电 容的总电容增大时，Q-节点QN处的波纹电压减小。因而，将第一级SRCl的第一防波纹晶体管NT7设计为具有与第二级SRC2的第一 防波纹晶体管NT7的寄生电容相等的寄生电容。更具体地，第一级SRCl的第一防波纹晶体管NT7包括在第一栅极GEl与第一源极 SEl之间形成的第一寄生电容器Cgsl、以及在第一栅极GEl与第一漏极DEl之间形成的第 二寄生电容器Cgdl。第二级SRC2的第一防波纹晶体管NT7包括在第二栅极GE2与第二源 极SE2之间形成的第三寄生电容器Cgs2、以及在第二栅极GE2与第二漏极DE2之间形成的 第四寄生电容器Cgd2，使得第一级SRCl的第一防波纹晶体管NT7寄生电容与第二级SRC2 的第一防波纹晶体管NT7的寄生电容基本相等。更具体地，在本发明的示范性实施例中，第一源极SEl的尺寸是这样的，以使得第 一源极SEl与第一栅极GEl之间的重叠区域等于第二源极SE2与第二栅极GE2之间的重叠 区域。于是，第一寄生电容器Cgsl具有与第三寄生电容器Cgs2相等的电容。此外，第一漏极DEl的尺寸是这样的，以使得第一漏极DEl与第一栅极GEl之间的 重叠区域等于第二漏极DE2与第二栅极GE2之间的重叠区域。于是，第二寄生电容器Cgdl 具有与第四寄生电容器Cgd2相等的电容。从而，连接到第一级SRCl的Q-节点QN的电容器的总电容不减少，以便有效地减 少或避免Q-节点QN处的波纹电压。根据这里描述的本发明的示范性实施例，可以比其中数据信号的极性被反转的时 刻更快地将从栅极驱动器的第一级输出的第一栅极信号降低为低电平。于是，可以有效地 减少或基本避免第一像素行的线缺陷，从而改善显示装置的显示质量。此外，由于例如使用诸如来自虚设级的进位信号的信号来代替开始信号控制栅极 驱动器的第一级，这里描述的本发明的示范性实施例中从第一级输出的第一栅极信号不失 真。因而，可以进一步有效地减少或基本避免第一像素行的线缺陷，从而进一步改善显示装 置的显示质量。本发明不应当被解读为限于这里描述的其示范性实施例。相反，提供这些示范性 实施例是为了使本公开彻底和完整，并向本领域技术人员全面地传达本发明的概念。虽然已经参照其示范性实施例具体地展示和描述了本发明，但是本领域普通技术 人员应当理解，本领域普通技术人员可以在其中作出各种变更和修改而不背离由所附权利 要求书限定的本发明的精神和范围。对相关申请的交叉引用本申请要求2007年3月8日提交的韩国专利申请No. 2007-23216的优先权，其全 部内容通过引用而被合并于此。
权利要求
1.一种显示装置，包括栅极驱动器，其响应于栅极控制信号顺序地输出栅极信号； 数据驱动器，其响应于数据控制信号将图像数据转换为数据信号；以及 显示面板，包括多条栅极线，其顺序地接收所述栅极信号； 多条数据线，其接收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所述栅极信号接收所 述数据信号以显示图像，其中所述栅极驱动器包括脉宽调制器，其接收第一开始信号并响应于选择信号输出具有比所述第一开始信号的 脉宽更小的脉宽的第二开始信号；以及多个级联级，其响应于来自所述脉宽调制器的第二开始信号操作以将所述栅极信号顺 序地施加到所述多条栅极线。
2.如权利要求1所述的显示装置，其中所述第二开始信号具有与所述栅极信号的水平 扫描周期的脉宽相等的脉宽。
3.如权利要求1所述的显示装置，其中所述脉宽调制器包括晶体管，该晶体管包括 输入极，其接收所述第一开始信号；控制极，其接收所述选择信号；以及 输出极，其输出所述第二开始信号。
4.如权利要求1所述的显示装置，其中所述多个级联级中的奇数编号的级响应于所述 栅极控制信号的第一时钟信号而向所述多条栅极线中的奇数编号的栅极线输出所述栅极 信号，而所述多个级联级中的偶数编号的级响应于所述栅极控制信号的第二时钟信号而向 所述多条栅极线中的偶数编号的栅极线输出所述栅极信号。
5.如权利要求4所述的显示装置，其中所述第二开始信号被施加到第一级，而所述选 择信号是所述第二时钟信号。
6.如权利要求4所述的显示装置，其中所述第一时钟信号具有与所述第二时钟信号的 相位相反的相位。
7.如权利要求1所述的显示装置，其中所述脉宽调制器包括第一虚设级，其响应于所 述第一开始信号而输出所述第二开始信号。
8.如权利要求7所述的显示装置，其中所述第一虚设级被配置为与所述级联级基本相同。
9.如权利要求1所述的显示装置，其中所述多个级联级中的每个级联级响应于前一相 邻进位信号而导通并响应于下一相邻栅极信号而截止，而且所述栅极驱动器进一步包括第 二虚设级，其产生虚设栅极信号以截止所述多个级联级中的最后级联级。
10.一种显示装置，包括包含多个级联级的栅极驱动器，所述多个级联级包括第一级联级、以及多个后续级联 级，以响应于栅极控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数据信号，并输出所述数据信 号；以及显示面板，包括多条栅极线，其顺序地接收所述栅极信号； 多条数据线，其接收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所述栅极信号接收所 述数据信号以显示图像，其中所述多个级联级中的第一级联级以及每个后续级联级包括 第一晶体管，其将栅极信号上拉到栅极-导通电压； 连接到控制极的第二晶体管，其接收前一相邻输出信号以导通所述 第一晶体管；连接到所述控制极的第三晶体管，其接收下一相邻输出信号以截止 所述第一晶体管；以及连接到输出端子的第四晶体管，其接收下一相邻输出信号以将所述栅极信号下拉到栅 极-截止电压。其中所述第一级联级的第四晶体管具有大于或者等于所述多个级联级中的后续级联 级的第四晶体管的沟道宽度的大约两倍的沟道宽度。
11.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后 续级联级进一步包括第五晶体管，其将所述控制极的电势保持在所述栅极-截止电压。
12.如权利要求11所述的显示装置，其中所述第一级联级的第五晶体管具有小于或者 等于所述多个级联级中的后续级联级的第五晶体管的沟道宽度的大约十分之一的沟道宽 度。
13.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后续级联级进一步包括第六晶体管，其响应 于所述控制极的电势将进位信号上拉到栅极-导通电压，施加到当前级的前一相邻输出信号是从前一相邻级输出的前一进位信号，而且 施加到当前级的下一相邻输出信号是从下一级输出的下一相邻栅极信号。
14.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后 续级联级进一步包括连接到所述多条栅极线的第七晶体管，用于将栅极信号放电为所述栅 极-截止电压。
15.如权利要求14所述的显示装置，其中所述第一级联级的第七晶体管具有大于或者 等于所述多个级联级中的后续级联级的第七晶体管的沟道宽度的大约1. 5倍的沟道宽度。
16.如权利要求14所述的显示装置，其中所述第一级联级的第七晶体管具有大约6000 微米的沟道宽度，而所述多个级联级中的每个后续级联级的第七晶体管具有大约4000微 米的沟道宽度。
全文摘要
一种显示装置，包括栅极驱动器，其响应于栅极控制信号顺序地输出处于高状态的栅极信号；以及数据驱动器，其响应于数据控制信号将图像数据转换为数据信号。该显示装置进一步包括显示面板，所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接收所述数据信号；以及连接到所述栅极和数据线的多个像素，其响应于所述栅极信号接收所述数据信号以显示图像。所述数据信号的极性在所述栅极信号转变为低状态之后被反转。
文档编号G09G3/36GK102141711SQ20111008734
公开日2011年8月3日 申请日期2008年3月7日 优先权日2007年3月8日
发明者安炳宰, 文然奎, 李旼哲, 李钟焕, 李钟赫 申请人:三星电子株式会社
技术领域：
本发明涉及显示装置及驱动该显示装置的方法。而且更具体地，本发明涉及具有 改善的显示质量的显示装置及驱动该显示装置的方法。
背景技术：
通常，液晶显示器包括用于显示图像的液晶显示面板。液晶显示面板包括下层基 板、与下层基板相对的上层基板、以及插入在下层基板与上层基板之间的液晶层。液晶显示器进一步包括多条栅极线、多条数据线、以及连接到多条栅极线和多条 数据线的多个像素。液晶显示器进一步包括通过薄膜处理在其上直接形成的栅极驱动器。 栅极驱动器向多条栅极线顺序地输出栅极信号。通常，栅极驱动器包括移位寄存器，其中级联多个级中的单独的级。例如，每个级 响应于来自相邻的前一级的输出信号而被导通，并响应于来信相邻的下一级的输出信号而 被截止。由于第一级不具有相关的前一级，所以第一级接收开始信号代替来自前一级的输 出信号。然而，当开始信号具有比水平扫描周期长的高电平期间而且被施加到第一级时，第 一级在第一栅极信号转变为低电平时失灵。结果，第一栅极信号失真。另外，当由于其失真而在第一栅极信号完全转变为低电平之前数据驱动器输出施 加到第二像素行的第二数据信号时，因第二数据信号而造成充电到第一像素行的像素电压 降低。于是，出现这样的故障，其中第一像素行的像素比液晶显示面板中的其它像素更亮。
发明内容
本发明提供具有改善的显示质量的显示装置以及驱动该显示装置的方法。本发明的一个示范性实施例中，一种显示装置包括栅极驱动器、数据驱动器、以及 显示面板。栅极驱动器响应于栅极控制信号顺序地输出处于高状态的栅极信号。数据驱动 器响应于数据控制信号将图像数据转换为数据信号。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极和所述多条数据线的多个像素，其响应于所述 栅极信号接收所述数据信号以显示图像。所述数据信号的极性在至少每一条线或每一个点处被反转。所述栅极控制信号包括开始信号；第一时钟信号，其确定施加到所述多条栅极 线中的奇数编号的栅极线的栅极信号的持续时间；以及第二时钟信号，其确定施加到所述 多条栅极线中的偶数编号的栅极线的栅极信号的持续时间，而且具有与所述第一时钟信号 的相位相反的相位。
所述显示装置进一步包括时钟发生器，其响应于第一输出使能信号产生所述第一 时钟信号，响应于第二输出使能信号产生所述第二时钟信号，产生具有与所述第一输出使 能信号的相位不同的相位的所述第二输出使能信号，并产生时钟产生信号，其中所述第一 时钟信号的期间等于所述第一输出使能信号转变为第一输出使能信号第一高状态的第一 时刻与所述第二输出使能信号转变为第二输出使能信号第一高状态的第二时刻之间的持 续时间。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自大于或等于大约5. 5微秒。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自分别大于或等于第一输出使能信号后续高状态的持续时间以 及第二输出使能信号后续高状态的持续时间。所述第一输出使能信号第一高状态的持续时间以及所述第二输出使能信号第一 高状态的持续时间可以各自为大约5. 5微秒，而所述第一输出使能信号后续高状态的持续 时间以及所述第二输出使能信号后续高状态的持续时间可以各自为大约3. 7微秒。根据本发明的可选择示范性实施例的显示装置包括栅极驱动器，其响应于栅极 控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数 据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述栅极线和所述数据线的多个像素，其响应于所述栅极信 号接收所述数据信号以显示图像。所述栅极驱动器包括第一虚设级，其响应于开始信号输出虚设进位(carry)信 号；以及多个级联级，其响应于所述虚设进位信号操作以将所述栅极信号顺序地施加到所 述多条栅极线。所述第一虚设级被配置为与级联级基本相同。所述多个级联级中的每个级联级响应于前一相邻进位信号而导通并响应于下一 相邻栅极信号而截止，而且所述栅极驱动器进一步包括第二虚设级，其产生虚设栅极信号 以截止所述多个级联级中的最后级联级。本发明的另一个可选择示范性实施例中，一种显示装置包括栅极驱动器，其响应 于栅极控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转 换为数据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所 述栅极信号接收所述数据信号以显示图像。所述栅极驱动器包括脉宽调制器，其接收第一开始信号并响应于选择信号输出 具有比所述第一开始信号的脉宽更小的脉宽的第二开始信号；以及多个级联级，其响应于 来自所述脉宽调制器的第二开始信号操作以将所述栅极信号顺序地施加到所述多条栅极 线。所述第二开始信号具有与所述栅极信号的水平扫描周期的脉宽相等的脉宽。所述脉宽调制器包括晶体管，而且所述晶体管包括输入极，其接收所述第一开始信号；控制极，其接收所述选择信号；以及输出极，其输出所述第二开始信号。进一步，所述多个级联级中的奇数编号的级响应于所述栅极控制信号的第一时钟 信号而向所述多条栅极线中的奇数编号的栅极线输出所述栅极信号。所述多个级联级中的 偶数编号的级响应于所述栅极控制信号的第二时钟信号而向所述多条栅极线中的偶数编 号的栅极线输出所述栅极信号。所述第二开始信号被施加到第一级，所述选择信号是所述第二时钟信号，而且所 述第一时钟信号具有与所述第二时钟信号相反的相位。本发明的另一个可选择示范性实施例中，一种显示装置包括包含多个级联级的 栅极驱动器，所述多个级联级包括第一级联级、以及多个后续级联级，以响应于栅极控制信 号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数据信号， 并输出所述数据信号；以及显示面板。所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接 收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所 述栅极信号接收所述数据信号以显示图像。所述多个级联级中的第一级联级以及每个后续级联级包括第一晶体管，其将栅 极信号上拉到栅极-导通电压；连接到控制极的第二晶体管，其接收前一相邻输出信号以 导通所述第一晶体管；连接到所述控制极的第三晶体管，其接收下一相邻输出信号以截止 所述第一晶体管；以及连接到输出端子的第四晶体管，其接收下一相邻输出信号以将所述 栅极信号下拉到栅极-截止电压。所述第一级联级的第四晶体管具有大于或者等于所述多个级联级中的后续级联 级的第四晶体管的沟道宽度的大约两倍的沟道宽度。所述第一级联级的第四晶体管可以具有大约3000微米的沟道宽度，而所述多个 级联级中的每个后续级联级的第四晶体管可以具有大约1100微米的沟道宽度。所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括第五晶体 管，其将所述控制极的电势保持在所述栅极-截止电压。所述第一级联级的第五晶体管可以具有小于或者等于所述多个级联级中的后续 级联级的第五晶体管的沟道宽度的大约十分之一的沟道宽度。所述第一级联级的第五晶体管可以具有大约25微米的沟道宽度，而所述后续级 联级的第五晶体管可以具有大约350微米的沟道宽度。另外，所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括第六 晶体管，其响应于所述控制极的电势将进位信号上拉到栅极-导通电压。施加到当前级的 前一相邻输出信号可以是从前一相邻级输出的前一进位信号，而施加到当前级的下一相邻 输出信号可以是从下一级输出的下一相邻栅极信号。另外，所述多个级联级中的第一级联级以及每个后续级联级可以进一步包括连接 到所述多条栅极线的第七晶体管，用于将栅极信号放电为所述栅极-截止电压。所述第一级联级的第七晶体管可以具有大于或者等于所述多个级联级中的后续 级联级的第七晶体管的沟道宽度的大约1. 5倍的沟道宽度。进一步，所述第一级联级的第七晶体管可以具有大约6000微米的沟道宽度，而所 述多个级联级中的每个后续级联级的第七晶体管可以具有大约4000微米的沟道宽度。
本发明的另一个示范性实施例中，一种驱动显示装置的方法包括响应于栅极控 制信号顺序地输出处于高状态的栅极信号；响应于数据控制信号将图像数据转换为数据信 号；在所述栅极信号转变为低状态之后改变所述数据信号的极性；以及响应于所述栅极信 号接收所述数据信号以显示图像。所述数据信号的极性在至少每一条线或每一个点处被反转。所述栅极控制信号包括开始信号，启动所述栅极信号的输出；第一时钟信号，其 确定所述栅极信号中的奇数编号的栅极信号的高电平期间；以及第二时钟信号，其确定所 述栅极信号中的偶数编号的栅极信号的高电平期间，而且具有与所述第一时钟信号的相位 相反的相位。所述方法进一步包括响应于第一输出使能信号产生所述第一时钟信号；响应于 具有与所述第一输出使能信号的相位不同的相位的第二输出使能信号产生所述第二时钟 信号；以及产生时钟产生信号，其中所述第一时钟信号的期间等于所述第一输出使能信号 转变为第一输出使能信号第一高状态的第一时刻与所述第二输出使能信号转变为第二输 出使能信号第一高状态的第二时刻之间的持续时间。进一步，所述第一输出使能信号第一高状态以及所述第二输出使能信号第一高状 态的持续时间可以分别大于或等于第一输出使能信号后续高状态的持续时间以及第二输 出使能信号后续高状态的持续时间。根据本发明的示范性实施例，可以比其中数据信号的极性被反转的时刻更快地将 从栅极驱动器的第一级输出的第一栅极信号降低为低电平。于是，可以有效地减少或避免 第一像素行的线缺陷，从而改善显示装置的显示质量。
通过参照附图进一步详细描述其示范性实施例，本发明的以上和其它发明、特征 和优点将变得更加显而易见，其中图1是根据本发明的示范性实施例的液晶显示器的框图；图2是示出图1中的根据本发明的示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图；图3是示出根据本发明的可选择示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图；图4是示出图1中的根据本发明的示范性实施例的液晶显示器的栅极驱动器的框 图；图5A是说明现有技术的液晶显示器中的第一栅极信号与数据信号之间的关系的 栅极信号和数据信号对时间的曲线图；图5B是说明根据本发明的示范性实施例的液晶显示器中的第一栅极信号与数据 信号之间的关系的栅极信号和数据信号对时间的曲线图；图6A是根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图；图6B是说明图6A中的根据本发明的该示范性实施例的显示设备的栅极驱动器的 虚设级D-SRC的输入和输出信号的波形图；图7是示出根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图8是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的脉 宽调制器的输入和输出信号的波形图；图9是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的第 一栅极信号输出的曲线图；图10是根据本发明的另一个示范性实施例的栅极驱动器的第一级的示意性电路 图；图IlA是图10中的根据本发明的该示范性实施例的栅极驱动器的第一级的第一 防波纹晶体管的平面图；以及图IlB是图10中的根据本发明的该示范性实施例的栅极驱动器的第二级的第一 防波纹晶体管的平面图。
具体实施例方式以下将参照其中示出本发明的示范性实施例的附图来更全面地说明本发明。然 而，本发明也可以以许多不同的形式具体化而不应当被解读为限于这里阐述的实施例。相 反，提供这些实施例是为了使本公开彻底和完整，并向本领域技术人员全面地传达本发明 的范围。全文中类似的引用数字代表类似的元素。应当理解，当元素被称为“在”其它元素“上”时，其可以直接在其它元素之上或者 其之间可以存在中间元素。相反，当原始被称为“直接在”其它元素“上”时，则不存在中间 元素。如这里所使用的，术语“和/或”包括一个或多个相关列出条目的任何和全部组合。应当理解，虽然这里可以使用术语“第一”、“第二”、“第三”等等来描述各种元素、 组件、区域、层和/或部分，这些元素、组件、区域、层和/或部分不应当为这些术语所限制。 这些术语仅仅用于将一个元素、组件、区域、层或部分与另一个元素、组件、区域、层或部分 区分开。因而，可以将下面讨论的第一元素、组件、区域、层或部分称为第二元素、组件、区 域、层或部分而不背离本发明的教导。这里使用的术语仅仅是用于描述具体实施例的目的，并不打算限制本发明。如这 里所使用的，单数形式“一”、“一个”以及“该”意在同样包含复数形式，除非上下文清楚地 另外指出。进一步应当理解，术语“包括”或“包含”当在本说明书中使用时，指定所述的特 征、区域、整数、步骤、操作、元素、和/或组件的存在，但并不排除存在附加一个或多个其它 特征、区域、整数、步骤、操作、元素、组件和/或其群体。另外，这里可以使用诸如“下”或“底”以及“上”或“顶”的相对术语来描述如图中 所示的一个元素与其它元素的关系。应当理解，相对术语意在涵盖除图中所示的朝向之外 的设备的不同的朝向。例如，如果一幅图中的设备被翻转，则被描述为在其它元素的“下” 侧的元素将在其它元素的“上”侧方位。因而，依赖于图的具体朝向，示范性术语“下”可以 涵盖“下”和“上” 二者的方位。类似地，如果一幅图中的设备被翻转，则被描述为在其它元 素“下”或“下面”的元素将在其它元素的“上”方。因而，示范性术语“下”或“下面”可以 涵盖下和上二者的方位。除非另外说明，这里使用的全部术语(包括技术和科学术语)具有与本发明所述 领域普通技术人员通常理解的相同的含义，进一步应当理解，诸如在常用词典中定义的术 语应当被解读为具有与它们在相关技术和本公开的上下文中的含义相一致的含义，而不应当在理性化或过度正式的意义上解读，除非这里明确地这样说明。这里参照作为本发明的理想化实施例的示意性图示的截面图描述本发明的示范 性实施例。同样，可以预料例如作为制造技术和/或容许偏差的结果的图示的形状的变化。 因而，本发明的实施例不应当被解读为限于这里图示的区域的具体形状，而应包括例如因 制造导致的形状的偏差。例如，被图示或描述为平坦的区域典型地可以具有粗糙和/或非 线性的特征。另外，图示的锐角可以是钝圆的。于是，图中图示的区域本质上是示意性的， 它们的形状并非意在说明区域的精确形状，而且不打算限制本发明的范围。以下将参照附图更详细地描述本发明。图1是根据本发明的示范性实施例的液晶显示器的框图。参照图1，液晶显示器包括在其上显示图像的液晶显示面板100、向液晶显示面板 100输出数据信号Dl-Dm的数据驱动器320、以及向液晶显示面板100输出栅极信号Gl-Gn 的栅极驱动器210。液晶显示面板100包括阵列基板(未示出)、与阵列基板相对的滤色器基板(未示 出)、以及插入在阵列基板与滤色器基板之间的液晶层(未示出)。液晶显示面板100进一步包括多条栅极线GLl-GLru以及与栅极线GLl-GLn绝缘并 交叉的多条数据线DLl-DLm，以在其上定义基本为矩阵结构的多个像素区域。在每个像素区 域中，像素Pl包括薄膜晶体管Tr以及液晶电容器Clc。根据图1中所示的本发明的示范性 实施例，第一像素的薄膜晶体管Tr包括电连接到第一栅极线GLl的栅极、电连接到第一数 据线DLl的源极、以及电连接到担当液晶电容器Clc的第一电极的像素极的漏极。可以将栅极驱动器210直接形成在液晶显示面板100上并置于邻近栅极线 GLl-GLn的一端。将栅极驱动器210电连接到栅极线GLl-GLn的一端以向栅极线GLl-GLn 顺序地施加栅极信号G1-&1。数据驱动器320包括多个芯片(未示出)，将所述芯片安装在液晶显示面板100 上、或单独的薄膜上(未示出)。可以将数据驱动器320直接安装在液晶显示面板100上。将 数据驱动器320电连接到数据线DLl-DLm的一端以向数据线DLl-DLm施加数据信号Dl_Dm。 数据信号Dl-Dm至少在每一条线或每一个点处被反转。所述液晶显示装置进一步包括定时控制器350和时钟发生器360，以控制栅极驱 动器210和数据驱动器320。定时控制器350接收图像数据信号I-data以及诸如(但并不限于)垂直同步信 号Vsync、水平同步信号Hsync、和主时钟Mclk的各种控制信号。定时控制器350向数据驱 动器320提供图像数据信号I-data，并向数据驱动器320提供诸如输出开始信号TP、数据 使能信号DE、水平开始信号STH、和反转信号REV的数据控制信号。数据驱动器320响应于 数据控制信号将图像数据信号I-data转换为数据信号Dl-Dm并向数据线DLl-DLm输出数 据信号Dl-Dm。定时驱动器350还向栅极驱动器210提供垂直开始信号STV，并向时钟发生器360 提供时钟产生信号CPV、第一输出使能信号OEl和第二输出使能信号0E2。时钟发生器360 基于时钟产生信号CPV、以及第一输出使能信号OEl和第二输出使能信号0E2来产生第一时 钟信号CKV和第二时钟信号CKVB。将由时钟发生器360分别产生的第一和第二时钟信号 CKV和CKVB施加到栅极驱动器210。
9
栅极驱动器210响应于包括垂直开始信号STV以及第一和第二时钟信号CKV和 CKVB的栅极控制信号分别向栅极线GLl-GLn顺序地输出栅极信号G1-&1。栅极驱动器210 可以接收栅极-截止电压Voff。现在将参照图2更详细地描述时钟发生器300。图2是示出图1中的根据本发明 的示范性实施例的液晶显示器的时钟发生器的输入和输出信号的波形图。参照图1和2，第一输出使能信号OEl和第二输出使能信号0E2周期性地处于高电 平，而且第二输出使能信号0E2具有与第一输出使能信号OEl的周期持续时间相等的周期。 第二输出使能信号0E2具有与第一输出使能信号OEl不同的相位。进一步参照图2，第一输出使能信号OEl的第一高电平期间tl与第一输出使能信 号OEl的后续高电平期间t2不同。如图2中所示，第一输出使能信号OEl的第一高电平期 间tl具有比第一输出使能信号OEl的每个后续高电平期间t2的持续时间更长的持续时 间。本发明的示范性实施例中，将第一输出使能信号OEl的第一高电平期间tl维持在高状 态大约5. 5微秒每个周期，并将第一输出使能信号OEl的每个后续高电平期间t2维持在高 状态大约3. 7微秒每个周期。从另一方面看，将第一输出使能信号OEl的第一高电平期间 tl维持在高状态比第一输出使能信号OEl的每个后续高电平期间t2长大约1. 8微秒。进一步参照图2，第二输出使能信号0E2的第一高电平期间t3与第二输出使能信 号0E2的后续高电平期间t4不同。如图2中所示，第二输出使能信号0E2的第一高电平期间t3具有比第二输出使能 信号0E2的每个后续高电平期间t4的持续时间更长的持续时间。本发明的示范性实施例 中，将第二输出使能信号0E2的第一高电平期间t3维持在高状态大约5. 5微秒每个周期， 并将第二输出使能信号0E2的每个后续高电平期间t4维持在高状态大约3. 7微秒每个周 期。从另一方面看，将第二输出使能信号0E2的第一高电平期间t3维持在高状态比第二输 出使能信号0E2的每个后续高电平期间t4长大约1. 8微秒仍参照图2，第一时钟信号CKV与第一输出使能信号OEl的第一高电平期间tl的 上升沿对应上升到高电平，并与第二输出使能信号0E2的第一高电平期间t3的上升沿对应 逐渐下降到低电平。第一时钟信号CKV与时钟产生信号CPV的下降沿对应处于低电平，而 且维持在低电平直到第一输出使能信号OEl的第二高电平期间t2处于高状态。由于第一 和第二输出顺信号OEl和0E2各自的第一高电平期间tl和t3被维持在高状态比第一和第 二输出顺信号OEl和0E2各自的余下的高电平期间t2和t4长大约1. 8微秒，所以第一时 钟信号CKV的第一高电平期间t5具有比第一时钟信号CKV的后续高电平期间t6更长的持 续时间。因而，第一时钟信号CKV的第一时钟可以由第一输出使能信号OEl更早地在高状 态中改变，并由第二输出使能信号0E2更早地在低状态中改变。栅极驱动器210输出与第 一时钟信号CKV的第一高电平期间t5对应的第一栅极信号Gl。于是，在向数据线DLl DLm施加数据信号Dl Dm之前可以将第一栅极信号Gl充分地放电。进一步，如图2中所示，第二时钟信号CKVB具有与第一时钟信号CKV的相位相反 的相位。因而，第二时钟信号CKVB的第一高电平期间t7具有比第二时钟信号CKVB的后续 高电平期间伪更长的持续时间。如上所述，由于将第一输出使能信号OEl的第一高电平期间tl维持在高状态比第 一输出使能信号OEl的后续高电平期间t2长大约1. 8微秒，所以提早大约1. 8微秒向栅极驱动器210施加第一时钟信号CKV的第一高电平期间t5。于是，栅极驱动器210可以将来 自其的第一栅极信号Gl的输出定时和下降定时提前，从而在向数据线施加数据信号之前 将第一栅极信号Gl充分地放电。因而，可以避免液晶显示面板100上显示的图像的失真。图3是示出根据本发明的可选择示范性实施例的液晶显示器的时钟发生器的输 入和输出信号的波形图。参照图1和3，将第一输出使能信号OEl的高电平期间tl维持在 高状态大约5. 5微秒。同样，将第二输出使能信号0E2的高电平期间t3维持在高状态大约 5. 5微秒。第二输出使能信号0E2具有与第一输出使能信号OEl的相位不同的相位。第一时钟信号CKV与第一输出使能信号OEl的高电平期间tl的上升沿对应上升 到高电平，并与第二输出使能信号0E2的高电平期间t3的上升沿对应逐渐下降到低电平。 第一时钟信号CKV与时钟产生信号CPV的下降沿对应处于低电平，而且维持在低电平直到 第一输出使能信号OEl的下一后续高电平期间t2。第一时钟信号CKV具有比第一时钟信号 CKV的后续高电平期间t6更长的多个高电平期间t5(图2中所示)。第二时钟信号CKVB 具有与第一时钟信号CKV的相位相反的相位。因而，第二时钟信号CKVB具有比第二时钟信 号CKVB的后续高电平期间伪更长的多个高电平期间t7。(图2中所示)。因而，第一时钟信号CKV的第一时钟可以由第一输出使能信号OEl更早地在高状 态中改变，并由第二输出使能信号0E2更早地在低状态中改变。栅极驱动器210输出与第 一时钟信号CKV的第一时钟对应的第一栅极信号Gl。于是，在向数据线DLl DLm施加数 据信号Dl Dm之前可以将第一栅极信号Gl充分地放电。结果，栅极驱动器210可以将来自其的第一栅极信号Gl的输出定时和下降定时提 前，从而在向数据线DLl DLm施加数据信号Dl Dm之前将第一栅极信号Gl充分地放电。 因而，可以避免液晶显示面板100上显示的图像的失真。同样，由于第一和第二输出使能信号OEl和0E2的高电平期间分别被维持5. 5微 秒，所以时钟产生信号CPV与第一和第二输出使能信号OEl和0E2的高电平期间tl和t3 之间的重叠期间得到增加。于是，第一时钟信号CKV的下降期间以及第二时钟信号CKVB的 上升期间增加。由于第一时钟信号CKV的下降期间以及第二时钟信号CKVB的上升期间进 而彼此重叠，在从栅极驱动器210输出的栅极信号Gl-Gn之间建立了预定时间差。因而，第 一时钟信号CKV的下降期间以及第二时钟信号CKVB的上升期间增加，而且栅极信号Gl-Gn 中的相邻栅极信号之间的时间差因而恒定。图4是示出图1中的根据本发明的示范性实施例的液晶显示器的栅极驱动器的框 图。参照图4，栅极驱动器210包括其中级联有多个级SRCl-SRCn+Ι的移位寄存器 210a。每个级包括第一输入端子IN1、第一时钟端子CK1、第二时钟端子CK2、第二输入端子 IN2、电压输入端子Vin、重置端子RE、进位端子CR、以及输出端子OUT。将级SRC2-SRCn+l中的每一个级的第一输入端子1附电连接到级SRCl-SRCn中的 前一相邻级的进位端子CR以接收前一进位信号。然而，级SRCl-SRCn+Ι中的第一级SRCl的 第一输入端子mi接收启动栅极驱动器210的操作的垂直开始信号STV。将级SRCl-SRCn 中的每一个级的第二输入端子IN2电连接到级SRC2-SRCn+l中的下一相邻级的输出端子 OUT以接收下一栅极信号。然而，级SRCl-SRCn+Ι中的最后级SRCn+Ι的第二输入端子IN2 接收垂直开始信号STV。
向级SRCl-SRCn+Ι中的奇数编号的级SRC1、SRC3、. . .、SRCn+l的第一时钟端子CKl
施加第一时钟信号CKV，并向奇数编号的级SRC1、SRC3.....SRCn+1的第二时钟端子CK2施
加具有与第一时钟信号CKV相反的相位的第二时钟信号CKVB。同样，向级SRCl-SRCn+Ι中
的偶数编号的级SRC2.....SRCn的第一时钟端子CKl施加第二时钟信号CKVB，并向偶数编
号的级SRC2.....SRCn的第二时钟端子CK2施加第一时钟信号CKV。级SRCl-SRCn+Ι中的每一个级的电压输入端子Vin接收地电压(未示出)或栅 极-截止电压Voff。另外，将最后级SRCn+Ι的进位端子CR电连接到级SRCl-SRCn+Ι中的 每一个级的重置端子RE。将级SRCl-SRCn+Ι的输出端子OUT分别电连接到栅极线GLl_GLn。于是，级 SRCl-SRCn+Ι通过输出端子OUT顺序地输出栅极信号Gl_Gn，以向栅极线GLl-GLn施加栅极 信号Gl-Gn。将移位寄存器210a置于靠近栅极线GLl-GLn的第一端(图1)。在一个示范性实施 例中，栅极驱动器210进一步包括置于靠近栅极线GLl-GLn的第二端的放电电路210b(图 4)，使得放电电路210b响应于下一相邻级的下一栅极信号输出将各条栅极线的电压放电 为栅极-截止电压Voff。放电电路210b包括多个放电晶体管NT16。与给定栅极线相关的 每个放电晶体管NT16包括连接到下一相邻栅极线的控制极、接收栅极-截止电压Voff的 输入极、以及连接到相关的栅极线的输出极。图5A是说明一般液晶显示器中的第一栅极信号与数据信号之间的关系的栅极信 号和数据信号对时间的曲线图，而图5B是说明根据本发明的示范性实施例的液晶显示器 中的第一栅极信号与数据信号之间的关系的栅极信号和数据信号对时间的曲线图。参照图 5A，由于一般栅极驱动器中的第一极没有相邻的在先极，所以第一级以上面参照图4所述 的方式接收垂直开始信号STV以启动操作。进一步，施加到一般栅极驱动器的垂直开始信号STV具有比一个水平扫描周期的 持续时间更长的高电平持续时间。于是，当向第一级施加垂直开始信号时，从第一级输出的 第一栅极信号G' 1在其下降期间失真，如图5A中所示。当第一栅极信号G' 1失真时，在第一栅极信号G' 1下降为低电平之前向数据线 施加数据信号。更具体地，在使用线反转驱动方法的显示设备中，数据信号的极性在第一栅 极信号G' 1下降为低电平之前被反转。结果，当施加到连接到第一栅极线的第一像素行的 具有负极性的数据信号在第一栅极信号G' 1完全下降为低电平之前被反转为具有正极性 时，充电到第一像素行的像素电压因数据信号具有的负极性而降低。结果，出现行缺陷，导 致第一像素行变得比其它像素行更亮。参照图5B，根据本发明的示范性实施例的第一栅极信号Gl比栅极信号G' 1更早 地被放电。更具体地，由于提早大约1. 8微秒产生第一输出使能信号OEl的第一高电平期 间tl (参照图幻，从栅极驱动器比栅极信号G' 1更早地输出第一栅极信号Gl。同样，由于 提早大约1. 8微秒产生第二输出使能信号0E2的第一高电平期间t2(参照图2、，比栅极信 号G' 1更早地将第一栅极信号Gl放电。因而，可以在向数据线DLl DLm施加数据信号 Dl Dm之前将第一栅极信号Gl充分地放电，从而避免液晶显示面板100上显示的图像的 失真。结果，本发明的示范性实施例的第一栅极信号Gl在数据信号的极性被反转时基本处于低电平(图5B)。因而，根据本发明的示范性实施例的栅极驱动器210避免第一像素 行受下一像素行的数据信号的不利影响，从而有效地防止或减少上面图5A中比照现有技 术讨论的第一像素行的线缺陷。图6A是根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图，而 图6B是说明图6A中的根据本发明的该示范性实施例的显示设备的栅极驱动器的虚设级 D-SRC的输入和输出信号的波形图。图6A中，以类似的引用数字指代图4中相同或类似的 元素，因而下面将略去相同或类似元素的重复说明。参照图6A，根据本发明的示范性实施例的栅极驱动器220包括移位寄存器220a和 放电电路220b。移位寄存器220a包括第一至第n+1级SRCl_SRCn+l以及虚设级D-SRC。将第一至第η级SRCl-SRCn连接到显示面板的第一至第η栅极线GLl-GLn (图1)， 以顺序地输出栅极信号G1-&1。第n+1级SRCn+Ι被提供为靠近并在第η级SRCn之后，用于 关闭第η级SRCn。更具体地，将从第n+1级SRCn+Ι的输出端子OUT输出的虚设栅极信号 施加到第η级SRCn的第二输入端子ΙΝ2，以将从第η级SRCn输出的栅极信号GN降低为栅 极-截止电压Voff。进一步，虚设级D-SRC被提供为靠近并在第一级SRCl之前，并响应于垂直开始信 号STV而操作。将从虚设级D-SRC输出的进位信号输出D-CR施加到第一级SRCl的第一输 入端子INl0参照图6A和6B，虚设级D-SRC在垂直开始信号STV的高电平期间响应于第二时钟 信号CKVB而输出进位信号D-CR。而且，第一级SRCl响应于虚设级D-SRC的进位信号D-CR 而输出第一栅极信号Gl，使得栅极驱动器220避免第一栅极信号Gl被垂直开始信号STV造 成失真，如上面详细描述的。由于虚设级D-SRC驱动第一级SRC1，虚设级D-SRC不连接到栅极线GLl_GLn。从 而，虽然从虚设级D-SRC的输出端子OUT输出的虚设栅极信号被垂直开始信号STV造成失 真，但是虚设栅极信号的失真并不显示在显示面板上。如上所述，将从虚设级D-SRC输出的进位信号D-CR输出到第一级SRCl代替垂直 开始信号STV。因而，可以避免从第一级SRCl输出的第一栅极信号的失真，有效地防止或减 少显示面板的第一像素行的线缺陷。图7是示出根据本发明的另一个示范性实施例的显示设备的栅极驱动器的框图， 图8是说明图7中的根据本发明的该示范性实施例的显示设备的栅极驱动器的脉宽调制器 的输入和输出信号的波形图，而图9是说明图7中的根据本发明的该示范性实施例的显示 设备的栅极驱动器的第一栅极信号输出的曲线图。图7中，以类似的引用数字指代图4中 相同或类似的元素，因而下面将略去相同或类似元素的重复说明。参照图7，根据本发明的另一个示范性实施例的栅极驱动器230包括移位寄存器 230a、脉宽调制器230b、以及放电电路230c。脉宽调制器230b包括晶体管。该晶体管的控制极接收第二时钟信号CKVB，该晶 体管的输入极接收第一垂直开始信号STV1，而该晶体管的输出极输出第二垂直开始信号 STV2并连接到第一级SRCl的第一输入端子INl。参照图7和8，将第一垂直开始信号STVl维持在高状态持续大于或等于第一时钟 信号CKV的半周期而且小于或等于第一时钟信号CKV的一个周期T的时间。第二时钟信号CKVB具有与第一时钟信号CKV的相位相反的相位，使得在第一时钟信号CKV的高电平期间 将第二时钟信号CKVB维持在低电平。于是，在第二时钟信号CKVB的高电平期间脉宽调制 器230b的晶体管被导通，而且通过脉宽调制器230b的输出极向第一级SRCl输出第一垂直 开始信号STVl。当第二时钟信号CKVB转变到低电平而且第一时钟信号CKV转变到高电平时，脉宽 调制器230b的晶体管被截止而且在第二时钟信号CKVB的低电平期间保持截止。于是，施 加到该晶体管的第一垂直开始信号STVl在第二时钟信号CKVB的低电平期间不通过脉宽调 制器230b的晶体管到达第一级SRCl。结果，第二垂直开始信号STV2具有与第二时钟信号CKVB的高电平期间的一半对 应的高电平期间而且被从脉宽调制器230b的晶体管的输出极输出到第一级SRC1。将从脉 宽调制器230b输出的第二垂直开始信号STV2施加到移位寄存器230a的第一级SRCl的第 一输入端子INl。图9中，第一曲线Al说明在向第一级SRCl的第一输入端子1附施加第一垂直开 始信号STVl时从第一级SRCl输出的第一栅极信号G1。第二曲线A2说明根据上述本发明 的示范性实施例在向第一级SRCl的第一输入端子mi施加第二垂直开始信号STV2时从第 一级SRCl输出的第一栅极信号Gl。参照图9，当向第一级SRCl施加第一垂直开始信号STVl时(Al)，从第一级SRCl 输出的第一栅极信号Gl的下降沿失真。例如，当在第一时钟信号CKV的低电平期间将第一 垂直开始信号STVl维持在高电平时，第一栅极信号Gl在第一时钟信号CKV的下降沿迅速 降低，导致失真。应当在第二栅极信号G2的高电平期间将第一栅极信号Gl完全放电到低电平。然 而，由于如上所述第一栅极信号Gl在第一时钟信号CKV的下降沿迅速降低，在第二栅极信 号G2转变为高电平之前存在间隔，而且例如产生第一栅极信号Gl被维持在低电平与高电 平之间的中间电平的期间，第一栅极信号失真。然而，在图7的本发明的示范性实施例中，当向第一级SRCl施加图8中所示的第 二垂直开始信号STV2时，第二垂直开始信号STV2在第一时钟信号CKV转变为低电平时转 变为低电平，从而避免第一栅极信号Gl在第一时钟信号CKV的下降沿迅速降低。于是，将 第一栅极信号Gl维持在高电平直到产生第二栅极信号G2，并由第二栅极信号G2将第一栅 极信号Gl放电为低电平。因而，根据本发明的示范性实施例的栅极驱动器230防止来自第 一级SRCl的栅极信号Gl输出的失真，如图9的A2所示。图10是根据本发明的另一个示范性实施例的栅极驱动器的第一级SRCl的示意性 电路图。参照图10描述的第一 SRCl具有与栅极驱动器的其它级SRC2-SRCn+l相同的结构 和功能，因而下面将略去其它级的重复说明。参照图10，第一级SRCl包括上拉部分211、进位部分212、下拉部分213、上拉驱动 部分214、防波纹(ripple preventing)部分215、保持部分216、倒相器部分217、以及重置 部分218。上拉部分211包括上拉晶体管NT1，其控制极连接到上拉驱动部分214的节点 QN(以下称为“Q-节点”)，输入极连接到第一时钟端子CK1，而输出极连接到输出端子OUT。 于是，如下面详细描述的，上拉晶体管NTl响应于从上拉驱动部分214输出的电压将到输出端子OUT的栅极信号上拉到通过第一时钟端子CKl提供的第一时钟信号CKV。上拉晶体管 NTl在第一时钟信号CKV的高电平期间导通以将栅极信号维持在高电平。进位部分212包括进位晶体管NT2，其控制极连接到Q-节点QN，输入极连接到第 一时钟端子CK1，而输出极连接到进位端子CR。进位晶体管NT2响应于从上拉驱动部分214 输出的电压将施加到输出端子OUT的进位信号上拉到通过第一时钟端子CKl提供的第一时 钟信号CKV。进位晶体管NT2在第一时钟信号CKV的高电平期间导通以将进位信号维持在 高电平。下拉部分213包括下拉晶体管NT3，其控制极连接到第二输入端子IN2，输入极连 接到电压输入端子Vin，而输出极连接到输出端子OUT。下拉晶体管NT3响应于下一相邻栅 极信号将栅极信号下拉到通过电压输入端子Vin提供的栅极-截止电压Voff (图4)。在本 发明的可选择示范性实施例中，例如可以(但不限于)在水平扫描周期接收之后将栅极信 号下拉到低电平。下拉驱动部分214包括缓冲晶体管NT4、第一电容器Cl、第一放电晶体管NT5和第 二放电晶体管NT6、第四电容器C4。缓冲晶体管NT4包括共同连接到第一输入端子mi的 输入极和控制极、以及连接到Q-节点QN的输出极。将第一电容器Cl连接在Q-节点QN与 输出端子OUT之间。第一放电晶体管NT5包括连接到Q-节点QN的输入极、连接到第二输 入端子IN2的控制极、以及连接到电压输入端子Vin的输出极。第二放电晶体管NT6包括 连接到输出端子OUT的输入极、连接到第二时钟端子CK2的控制极、以及连接到电压输入端 子Vin的输出极。将第四电容器C4连接在Q-节点QN与进位端子CR之间。当缓冲晶体管NT4响应于相邻前一栅极信号而导通时，第一和第四电容器Cl和C4 被充电。当例如高于上拉晶体管NTl的阈电压的电压充电到第一电容器Cl时，Q-节点QN 的电势增加到高于该阈电压而且上拉晶体管NTl导通。同样，当例如高于进位晶体管NT2 的阈电压的电压充电到第四电容器C4时，Q-节点QN的电势增加到高于该阈电压而且进位 晶体管NT2导通。于是，向输出端子OUT和进位端子CR输出第一时钟信号CKV，使得栅极信 号和进位信号转变为高电平。在第一时钟信号CKV的一个高电平期间将栅极信号维持在高 电平。当第一放电晶体管NT5响应于下一相邻栅极信号而导通时，充电到第一电容器Cl 的电压通过第一放电晶体管NT5被放电为栅极-截止电压Voff。于是，Q-节点QN的电势 被相邻下一栅极信号降低为栅极-截止电压Voff，从而截止上拉晶体管NTl。进一步，第一 放电晶体管NT5避免栅极信号在相关的水平扫描周期结束后被输出。当第二放电晶体管NT6响应于施加到第二时钟端子CK2的第二时钟信号CKVB而 导通时，输出端子OUT通过第二放电晶体管NT6被电连接到电压输入端子Vin。因而，输出 端子OUT的栅极信号通过第二放电晶体管NT6放电为栅极-截止电压Voff。如下面详细描述的，防波纹部分215防止栅极信号在前一水平扫描周期(n-l)H期 间被第一时钟信号CKV或第二时钟信号CKVB造成波纹。防波纹部分215包括第一防波纹 晶体管NT7和第二防波纹晶体管NT8。第一防波纹晶体管NT7包括连接到第二时钟端子CK2的控制极、连接到第一输入 端子mi的输入极、以及连接到Q-节点QN的输出极。第二防波纹晶体管NT8包括连接到 第一时钟端子CKl的控制极、连接到Q-节点QN的输入极、以及连接到输出端子OUT的输出极。第一防波纹晶体管NT7响应于通过第二时钟端子CK2提供的第二时钟信号CKVB 而导通，以电连接第一输入端子mi和Q-节点QN。从而，第一防波纹晶体管NT7将Q-节 点QN的电势保持为维持在栅极-截止电压Voff的前一相邻栅极信号。进而，第一防波纹 晶体管NT7避免上拉晶体管NTl在(n-l)H周期中第二时钟信号CKVB的高电平期间导通， 从而防止栅极信号产生波纹。第二防波纹晶体管NT8响应于通过第一时钟信号CKV而导通，以将输出端子OUT 电连接到Q-节点QN。于是，将Q-节点QN的电势保持为维持在栅极-截止电压Voff的栅 极信号。结果，第二防波纹晶体管NT8避免上拉晶体管NTl在(n-l)H周期中第一时钟信号 CKV的高电平期间导通，从而防止栅极信号产生波纹。保持部分216包括保持晶体管NT10，其控制极连接到倒相器部分217的输出，输入 极连接到电压输入端子Vin，而输出极连接到输出端子OUT。倒相器部分217包括第一倒相晶体管NT11、第二倒相晶体管NT12、第三倒相晶体 管NT13、第四倒相晶体管NT14、以及第二电容器C2和第三电容器C3，用于导通或截止保持 晶体管NTlO。第一倒相晶体管NTll包括共同连接到第一时钟端子CKl的输入极和控制极、以及 通过第三电容器C3连接到第二倒相晶体管NT12的输出极的输出极。第二倒相晶体管NT12 包括连接到第一时钟端子CKl的输入极、通过第二电容器C2连接到其输入极的控制极、以 及连接到保持晶体管NTlO的控制极的输出极。第三倒相晶体管NT13包括连接到第一倒相 晶体管NTll的输出极的输入极、连接到输出端子OUT的控制极、以及连接到电压输入端子 Vin的输出极。第四倒相晶体管NT14包括连接到保持晶体管NTlO的控制极的输入极、连接 到输出端子OUT的控制极、以及连接到电压输入端子Vin的输出极。第三和第四倒相晶体管NT13和NT14分别响应于通过处于高电平的输出端子OUT 的处于高电平的栅极信号而导通，而且分别从第一和第二倒相晶体管NTll和NT12输出的 第一时钟信号CKV被放电为栅极-截止电压Voff。于是，保持晶体管NTlO在水平扫描周 期IH期间当当前栅极信号被维持在高电平时被截止。当当前栅极信号转变为低电平时，第 三和第四倒相晶体管NT13和NT14被截止。于是，保持晶体管NTlO响应于分别从第一和第 二倒相晶体管NTll和NT12输出的第一时钟输入CKV而导通。结果，在前一水平扫描周期 (n-l)H期间第一时钟信号CKV的高电平期间由保持晶体管NTlO将当前栅极信号保持在栅 极-截止电压。重置部分218部件重置晶体管NT15，其控制极连接到重置端子RE，输入极连接到 Q-节点QN，而输出极连接到电压输入端子Vin。重置晶体管NT15响应于通过重置端子RE 输入级SRCn的最后栅极信号(图4)而将通过第一输入端子mi输入的噪声放电为从最 后级SRCn+Ι输出的栅极-截止电压Voff。因而，上拉晶体管NTl响应于来自级SRCn的最 后栅极信号截止。进而，上拉晶体管NTl截止η个级中的每个级的上拉晶体管ΝΤ1，从而 响应于级SRCn的最后栅极信号Gn而重置级SRCl-SRCn。本发明的示范性实施例中，第一级SRCl的下拉晶体管ΝΤ3具有大于或等于级 SRC2-SRCn的下拉晶体管NT3的沟道宽度的大约两倍的沟道宽度。更具体地，本发明的可选 择示范性实施例中，第一级SRCl的下拉晶体管NT3可以具有大约3000微米的沟道宽度，而
16级SRC2-SRCn中的每个级的下拉晶体管NT3可以具有大约1100微米的沟道宽度，但不限于 此。下拉晶体管NT3响应于相邻下一栅极信号将栅极信号放电为栅极-截止电压 Voff。当第一级SRCl的下拉晶体管NT3的沟道宽度大于级SRC2-SRCn的下拉晶体管NT3 的沟道宽度时，第一级SRCl的放电能力得到增强。于是，如上面参照图5B详细描述的，即 便Q-节点QN因垂直开始信号STV而没有在第一级SRCl中被迅速放电，从第一级SRCl向 栅极线GLl输出的第一栅极信号Gl也可以被迅速放电，而且第一栅极信号Gl与第一时钟 信号CKV的下降沿对应被快速降低。因而，由于第一级SRCl的下拉晶体管NT3的能力因第一级SRCl的下拉晶体管NT3 的沟道宽度大于级SRC2-SRCn的下拉晶体管NT3的沟道宽度而得到提高，第一栅极信号Gl 被迅速放电，从而避免第一栅极信号Gl的失真。连接到第一栅极线GLl用于将第一栅极信号Gl放电的放电晶体管NT16具有大于 或等于连接到栅极线GL2-GLn用于将栅极信号G2_Gn放电的放电晶体管NT16的沟道宽度 的1. 5倍的沟道宽度。更具体地，连接到第一栅极线GLl的放电晶体管NT16可以具有大约 6000微米的沟道宽度，而连接到栅极线GL2-GLn的放电晶体管NT16可以具有大约4000微 米的沟道宽度。于是，将第一栅极信号Gl放电的放电晶体管NT16的放电能力与连接到栅极线 GL2-GLn的放电晶体管NT16的放电能力相比得到提高，从而将第一栅极信号Gl迅速放电， 避免第一栅极信号Gl的失真。连接到第一级SRCl的Q-节点QN的第一防波纹晶体管NT7可以具有小于或等于级 SRC2-SRCn的第一防波纹晶体管NT7的沟道宽度的大约十分之一的沟道宽度。更具体地，第 一级SRCl的第一防波纹晶体管NT7可以具有大约25微米的沟道宽度，而级SRC2_SRCn的 第一防波纹晶体管NT7可以具有大约350微米的沟道宽度。第一级SRCl中的第一防波纹晶体管NT7响应于第二时钟信号CKVB而向Q-节点 QN施加垂直开始信号STV。然而，如果第一级SRCl中的第一防波纹晶体管NT7的能力退 化，例如第一级SRCl的第一防波纹晶体管NT7的沟道宽度增加了，则在第二时钟信号CKVB 的高电平期间Q-节点QN的电势的增加可能因垂直开始信号STV具有高电平而被延迟。从 而，如上所述，与级SRC2-SRCn中的相关的晶体管各自的沟道宽度相比，第一级SRCl中下拉 晶体管NT3和放电晶体管NT16的沟道宽度相对较大，而第一防波纹晶体管NT7的沟道宽度 较小，以便有效地减少或避免第一栅极信号Gl的失真。本发明的示范性实施例中，将第一级SRCl置于靠近显示面板的外围区域，使得与 其它级SRC2-SRCn中相比可以容易地增强第一级SRCl的晶体管的沟道宽度。图IlA是图10中的根据本发明的该示范性实施例的栅极驱动器的第一级SRCl的 第一防波纹晶体管NT7的平面图，而图IlB是图10中的根据本发明的该示范性实施例的栅 极驱动器的第二级SRC2的第一防波纹晶体管NT7的平面图。参照图IlA和11B，第一级SRCl的第一防波纹晶体管NT7包括第一栅极GE1、第一 源极SE1、以及第一漏极DE1。第二级SRC2的第一防波纹晶体管NT7包括第二栅极GE2、第 二源极SE2、以及第二漏极DE2。如图IlA和IlB中所示，第一级SRCl的第一防波纹晶体管 NT7具有比第二级SRC2的第一防波纹晶体管NT7的沟道宽度W2更窄的沟道宽度W1。
本发明的示范性实施例中，第一级SRCl的第一防波纹晶体管NT7具有具有大约25 微米的沟道宽度，而第二级SRC2的第一防波纹晶体管NT7具有大约350微米的沟道宽度。 如上所述，当第一级SRCl的第一防波纹晶体管NT7的沟道宽度Wl小于第二级 SRC2的第一防波纹晶体管NT7的沟道宽度W2时，可以有效地减少或避免第一栅极信号Gl 的时钟。然而，当第一级SRCl的第一防波纹晶体管NT7的沟道宽度减小时，第一级SRCl的 Q-节点QN处的波纹电压可能增大。更具体地，第一级SRCl的Q-节点QN处的波纹电压与 连接到Q-节点QN的电容器的总电容成反比例。例如，当连接到Q-节点QN的包括寄生电 容的总电容增大时，Q-节点QN处的波纹电压减小。因而，将第一级SRCl的第一防波纹晶体管NT7设计为具有与第二级SRC2的第一 防波纹晶体管NT7的寄生电容相等的寄生电容。更具体地，第一级SRCl的第一防波纹晶体管NT7包括在第一栅极GEl与第一源极 SEl之间形成的第一寄生电容器Cgsl、以及在第一栅极GEl与第一漏极DEl之间形成的第 二寄生电容器Cgdl。第二级SRC2的第一防波纹晶体管NT7包括在第二栅极GE2与第二源 极SE2之间形成的第三寄生电容器Cgs2、以及在第二栅极GE2与第二漏极DE2之间形成的 第四寄生电容器Cgd2，使得第一级SRCl的第一防波纹晶体管NT7寄生电容与第二级SRC2 的第一防波纹晶体管NT7的寄生电容基本相等。更具体地，在本发明的示范性实施例中，第一源极SEl的尺寸是这样的，以使得第 一源极SEl与第一栅极GEl之间的重叠区域等于第二源极SE2与第二栅极GE2之间的重叠 区域。于是，第一寄生电容器Cgsl具有与第三寄生电容器Cgs2相等的电容。此外，第一漏极DEl的尺寸是这样的，以使得第一漏极DEl与第一栅极GEl之间的 重叠区域等于第二漏极DE2与第二栅极GE2之间的重叠区域。于是，第二寄生电容器Cgdl 具有与第四寄生电容器Cgd2相等的电容。从而，连接到第一级SRCl的Q-节点QN的电容器的总电容不减少，以便有效地减 少或避免Q-节点QN处的波纹电压。根据这里描述的本发明的示范性实施例，可以比其中数据信号的极性被反转的时 刻更快地将从栅极驱动器的第一级输出的第一栅极信号降低为低电平。于是，可以有效地 减少或基本避免第一像素行的线缺陷，从而改善显示装置的显示质量。此外，由于例如使用诸如来自虚设级的进位信号的信号来代替开始信号控制栅极 驱动器的第一级，这里描述的本发明的示范性实施例中从第一级输出的第一栅极信号不失 真。因而，可以进一步有效地减少或基本避免第一像素行的线缺陷，从而进一步改善显示装 置的显示质量。本发明不应当被解读为限于这里描述的其示范性实施例。相反，提供这些示范性 实施例是为了使本公开彻底和完整，并向本领域技术人员全面地传达本发明的概念。虽然已经参照其示范性实施例具体地展示和描述了本发明，但是本领域普通技术 人员应当理解，本领域普通技术人员可以在其中作出各种变更和修改而不背离由所附权利 要求书限定的本发明的精神和范围。对相关申请的交叉引用本申请要求2007年3月8日提交的韩国专利申请No. 2007-23216的优先权，其全 部内容通过引用而被合并于此。
权利要求
1.一种显示装置，包括栅极驱动器，其响应于栅极控制信号顺序地输出栅极信号； 数据驱动器，其响应于数据控制信号将图像数据转换为数据信号；以及 显示面板，包括多条栅极线，其顺序地接收所述栅极信号； 多条数据线，其接收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所述栅极信号接收所 述数据信号以显示图像，其中所述栅极驱动器包括脉宽调制器，其接收第一开始信号并响应于选择信号输出具有比所述第一开始信号的 脉宽更小的脉宽的第二开始信号；以及多个级联级，其响应于来自所述脉宽调制器的第二开始信号操作以将所述栅极信号顺 序地施加到所述多条栅极线。
2.如权利要求1所述的显示装置，其中所述第二开始信号具有与所述栅极信号的水平 扫描周期的脉宽相等的脉宽。
3.如权利要求1所述的显示装置，其中所述脉宽调制器包括晶体管，该晶体管包括 输入极，其接收所述第一开始信号；控制极，其接收所述选择信号；以及 输出极，其输出所述第二开始信号。
4.如权利要求1所述的显示装置，其中所述多个级联级中的奇数编号的级响应于所述 栅极控制信号的第一时钟信号而向所述多条栅极线中的奇数编号的栅极线输出所述栅极 信号，而所述多个级联级中的偶数编号的级响应于所述栅极控制信号的第二时钟信号而向 所述多条栅极线中的偶数编号的栅极线输出所述栅极信号。
5.如权利要求4所述的显示装置，其中所述第二开始信号被施加到第一级，而所述选 择信号是所述第二时钟信号。
6.如权利要求4所述的显示装置，其中所述第一时钟信号具有与所述第二时钟信号的 相位相反的相位。
7.如权利要求1所述的显示装置，其中所述脉宽调制器包括第一虚设级，其响应于所 述第一开始信号而输出所述第二开始信号。
8.如权利要求7所述的显示装置，其中所述第一虚设级被配置为与所述级联级基本相同。
9.如权利要求1所述的显示装置，其中所述多个级联级中的每个级联级响应于前一相 邻进位信号而导通并响应于下一相邻栅极信号而截止，而且所述栅极驱动器进一步包括第 二虚设级，其产生虚设栅极信号以截止所述多个级联级中的最后级联级。
10.一种显示装置，包括包含多个级联级的栅极驱动器，所述多个级联级包括第一级联级、以及多个后续级联 级，以响应于栅极控制信号顺序地输出栅极信号；数据驱动器，其响应于数据控制信号将图像数据转换为数据信号，并输出所述数据信 号；以及显示面板，包括多条栅极线，其顺序地接收所述栅极信号； 多条数据线，其接收所述数据信号；以及连接到所述多条栅极线和所述多条数据线的多个像素，其响应于所述栅极信号接收所 述数据信号以显示图像，其中所述多个级联级中的第一级联级以及每个后续级联级包括 第一晶体管，其将栅极信号上拉到栅极-导通电压； 连接到控制极的第二晶体管，其接收前一相邻输出信号以导通所述 第一晶体管；连接到所述控制极的第三晶体管，其接收下一相邻输出信号以截止 所述第一晶体管；以及连接到输出端子的第四晶体管，其接收下一相邻输出信号以将所述栅极信号下拉到栅 极-截止电压。其中所述第一级联级的第四晶体管具有大于或者等于所述多个级联级中的后续级联 级的第四晶体管的沟道宽度的大约两倍的沟道宽度。
11.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后 续级联级进一步包括第五晶体管，其将所述控制极的电势保持在所述栅极-截止电压。
12.如权利要求11所述的显示装置，其中所述第一级联级的第五晶体管具有小于或者 等于所述多个级联级中的后续级联级的第五晶体管的沟道宽度的大约十分之一的沟道宽 度。
13.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后续级联级进一步包括第六晶体管，其响应 于所述控制极的电势将进位信号上拉到栅极-导通电压，施加到当前级的前一相邻输出信号是从前一相邻级输出的前一进位信号，而且 施加到当前级的下一相邻输出信号是从下一级输出的下一相邻栅极信号。
14.如权利要求10所述的显示装置，其中所述多个级联级中的第一级联级以及每个后 续级联级进一步包括连接到所述多条栅极线的第七晶体管，用于将栅极信号放电为所述栅 极-截止电压。
15.如权利要求14所述的显示装置，其中所述第一级联级的第七晶体管具有大于或者 等于所述多个级联级中的后续级联级的第七晶体管的沟道宽度的大约1. 5倍的沟道宽度。
16.如权利要求14所述的显示装置，其中所述第一级联级的第七晶体管具有大约6000 微米的沟道宽度，而所述多个级联级中的每个后续级联级的第七晶体管具有大约4000微 米的沟道宽度。
全文摘要
一种显示装置，包括栅极驱动器，其响应于栅极控制信号顺序地输出处于高状态的栅极信号；以及数据驱动器，其响应于数据控制信号将图像数据转换为数据信号。该显示装置进一步包括显示面板，所述显示面板包括多条栅极线，其顺序地接收所述栅极信号；多条数据线，其接收所述数据信号；以及连接到所述栅极和数据线的多个像素，其响应于所述栅极信号接收所述数据信号以显示图像。所述数据信号的极性在所述栅极信号转变为低状态之后被反转。
文档编号G09G3/36GK102141711SQ20111008734
公开日2011年8月3日 申请日期2008年3月7日 优先权日2007年3月8日
发明者安炳宰, 文然奎, 李旼哲, 李钟焕, 李钟赫 申请人:三星电子株式会社
最新回复(0)