移位缓存器的时钟信号供应方法与电路的制作方法
专利名称：移位缓存器的时钟信号供应方法与电路的制作方法
技术领域：
本发明是有关于一种移位缓存器的操作方法与电路，且特别是有关于一种移位缓 存器的时钟信号供应方法与时钟信号供应电路。
背景技术：
目前的平面液晶显示装置的移位缓存电路利用非晶硅(a-Si)或者多晶硅(p-Si) 制程而直接制作在玻璃基板上，藉此节省栅极驱动芯片的成本、简化模块段制造流程以及 增加玻璃基板利用效率等。而以常见的移位缓存电路来说，一般会包括多个级联耦接的移 位缓存器。各个移位缓存器接收高频率的时钟信号，并依序驱动移位缓存器相电性耦接的 栅极线与对应像素进行数据显示的操作。但是，当平面液晶显示装置的移位缓存电路制作在玻璃基板上，且又使用高频率 的时钟信号时，将产生很大的寄生电容效应而造成整体电路的动态功率消耗大幅上升。
发明内容
本发明的目的之一就是在提供一种移位缓存器的时钟信号供应方法，其可大幅度 地降低相关的动态功率消耗。本发明的另一目的是提供一种移位缓存器的时钟信号供应电路，其采用上述的移 位缓存器的时钟信号供应方法以减少相关的动态功率消耗。本发明提出一种移位缓存器的时钟信号供应方法，包括下列步骤接收时钟信号。 将时钟信号同时提供至两个第一阶信号传递路径上，这些第一阶信号传递路径被第一控制 信号决定是否导通，且各第一阶信号传递路径在不同时间被导通。在本发明一实施例所述的时钟信号供应方法中，所称的第一控制信号包括第一控 制信号本身及第一控制信号的反相信号。在本发明一实施例所述的时钟信号供应方法中，至少有一个第一阶信号传递路径 还分岔为两个第二阶信号传递路径，这些第二阶信号传递路径被第二控制信号决定是否导 通，且各第二阶信号传递路径在不同时间被导通。在本发明一实施例所述的时钟信号供应方法中，所称的第二控制信号包括第二控 制信号本身及第二控制信号的反相信号。在本发明一实施例所述的时钟信号供应方法，其中由同一个第一阶信号传递路径 所分岔出的多个第二阶信号传递路径所传递的信号，被提供至不同的移位缓存器上；另外， 由不同的第一阶信号传递路径所传递的信号，也被提供至不同的移位缓存器上。本发明亦提出一种移位缓存器的时钟信号供应电路，此电路包括一组信号源、第 一信号传递线路、第二信号传递线路、第一开关以及第二开关。信号源接收时钟信号。第一 开关电性耦接于信号源与第一信号传递线路之间。第二开关电性耦接于信号源与第二信号 传递线路之间。第一开关与第二开关由一个第一控制信号来决定是否导通，且第一开关与 第二开关在不同时间导通。
在本发明一实施例所述的时钟信号供应电路中，此电路还包括第三信号传递线 路、第四信号传递线路、第三开关以及第四开关。第三开关电性耦接于第一信号传递线路与 第三信号传递线路之间。第四开关电性耦接于第一信号传递线路与第四信号传递线路之 间。而第三开关与第四开关则由一个第二控制信号来决定是否导通，且第三开关与第四开 关在不同时间导通。在本发明一实施例所述的时钟信号供应电路，上述的第三开关为N型晶体管或P 型晶体管，而第四开关则为N型晶体管与P型晶体管中不同于第三开关者；类似的，第一开 关也可为N型晶体管或P型晶体管，而第二开关则为N型晶体管与P型晶体管中不同于第
一开关者。本发明解决前述问题的方式，乃是在时钟信号供应电路上应用上述的时钟信号供 应方法。因此，本发明的时钟信号供应电路在接收时钟信号之后，会将时钟信号传递至多阶 的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新分配的时钟信 号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降低，因而整体 电路的功率消耗减少。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1为依照本发明一实施例的移位缓存电路的局部电路方块图；图2为依照本发明一实施例的时钟信号供应电路的示意图；图3(A)皆为依照本发明一实施例的时钟信号供应方法的时序图；图3(B)皆为依照本发明一实施例的时钟信号供应方法的时序图；图3(C)为依照本发明一实施例的时钟信号供应电路的示意图；图4为依照本发明另一实施例的时钟信号供应电路的示意图；图5为依照本发明另一实施例的时钟信号供应方法的时序图。其中，附图标记160:移位缓存电路100、400 时钟信号供应电路102、106 移位缓存器CKJCK 高频时钟信号CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3.XCK4 低频时钟信号200 信号源211、213 第一信号传递线路212、214 第二信号传递线路411、413、415、417 第三信号传递线路412、414、416、418 第四信号传递线路S21、S23:第一开关S22、S24:第二开关201、202、401、402、403、404 信号传递路径组
Ctrl_a 第一控制信号Ctrl_b 第二控制信号
具体实施例方式以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。以下将配合图式说明本案为改善现有手段缺陷所发展出来的移位缓存器的时钟 信号供应方法与时钟信号供应电路。第一实施例图1为依照本发明一实施例的移位缓存电路的局部电路方块图。请参照图1，移位 缓存电路160包括有时钟信号供应电路100以及多个级联耦接的移位缓存器，例如移位缓 存器102及106等。其中时钟信号供应电路100通过导线接收高频时钟信号如CK与XCK，并 通过时钟信号供应电路100在不同的时间上依序产生对应的，相对较为低频的低频时钟信 号如CK1、CK2、XCK1与XCK2。也就是说，其一高频时钟信号CK通过时钟信号供应电路100 以产生二个低频时钟信号CKl与CK2，并通过导线传递至不同的移位缓存器如102与106， 以使每一个移位缓存器在不同的时间上依序开始工作。图2为依照本发明一实施例的时钟信号供应电路的示意图。请参照图2，时钟信号 供应电路100包括信号源200、信号传递线路211、212、213与214以及开关S21、S22、S23 与S24。其中，信号源200接收上述的二个高频时钟信号CK与XCK之一(在此实施例中是 同时接收二者，但在只有一个高频时钟信号的状况下当然也可以只接受唯一存在的高频时 钟信号)，且将所接收的高频时钟信号CK与XCK向后传递。信号源200将所接收到的高频 时钟信号CK提供至信号传递路径组201上，并将另一高频时钟信号XCK提供至另一信号传 递路径组202上。以下以信号传递路径组201来进行解说。信号传递路径组202的运作方式与信号 传递路径组201十分相似，为了简化篇幅，以下并不特别说明。请继续参照图2。信号传递路径组201包含了两条信号传递线路211与212 (后续 被归类于第一阶信号传递路径)，当信号传递路径组201被控制信号Ctrl_a (即后述的第一 控制信号)决定是否导通时，将使两条信号传递线路211与212在不同时间上被决定是否 导通。当信号源200所接收到的高频时钟信号CK传递至信号传递路径组201时，高频时 钟信号CK会通过上述二个开关S21与S22，而在二条信号传递线路211与212产生对应的 低频时钟信号CKl与CK2。其中，开关S21(即后述的第一开关)电性耦接于信号源200与 信号传递线路211(即后述的第一信号传递线路)之间。开关S22(即后述的第二开关)电 性耦接于信号源200与信号传递线路212(即后述的第二信号传递线路)之间。控制信号 Ctrl_a (即第一控制信号)用以控制二个开关S21与S22是否导通，且使得二个开关S21与 S22被此控制信号Ctrl_a控制在不同时间上导通。另外说明的是，信号源200也将所接收到的另一高频时钟信号XCK亦传递至信号 传递路径组202上，并通过二个开关S23与SM在二条信号传递线路213与214上，以产生 对应的低频时钟信号XCKl与XCK2，相关的操作方式与上述颇为类似，在此不多加赘述。以图2所示的例子来说，控制信号Ctrl_a会同时决定出开关S21、S22、S23与SM是否导通，且每一个开关会在不同时间上被导通。在此例中，所述的高频时钟信号CK与高 频时钟信号XCK互为反相，举例来说，当高频时钟信号CK为致能(高电平状态)时，高频时 钟信号XCK为禁能(低电平状态)；当高频时钟信号XCK为致能(高电平状态)时，高频时 钟信号CK为禁能(低电平状态)。所以，当上述的二个高频时钟信号CK与XCK传递至时钟 信号供应电路100时，可以是依照图3(A)或图3(B)所示的方式来进行时钟信号重新分配 的动作。图3(A)与图3(B)分别为依照本发明一实施例的时钟信号供应方法的时序图。请 同时参照图2与图3 (A)，当控制信号Ctrl_a为高电平时，开关S21与开关S23为导通。然 后，在第一时间tl，只有高频时钟信号CK为高电平状态，因此高频时钟信号CK通过开关 S21在信号传递线路211上产生对应的低频时钟信号CKl的脉冲。接下来，在第二时间t2， 只有高频时钟信号XCK为高电平状态，因此高频时钟信号XCK通过开关S23在信号传递线 路213上产生对应的低频时钟信号XCKl的脉冲。类似地，当控制信号Ctrl_a为低电平时，开关S22与开关SM为导通。由于在第 三时间t3只有高频时钟信号CK为高电平状态，因此高频时钟信号CK通过开关S22在信号 传递线路212上产生对应的低频时钟信号CK2的脉冲。接下来，在第四时间t4，只有高频时 钟信号XCK为高电平状态，因此高频时钟信号XCK通过开关SM在信号传递线路214上产 生对应的低频时钟信号XCK2的脉冲。请同时参照图2与图3 (B)。当控制信号Ctrl_a为高电平时，开关S21与开关S23 为导通。然后，在高频时钟信号CK为高电平状态时，高频时钟信号CK将通过开关S21传递 至信号传递线路211上，以进一步产生对应的低频时钟信号CKl ；而在高频时钟信号XCK为 高电平状态时，高频时钟信号XCK将通过开关S23传递至信号传递线路213上，以进一步产 生对应的低频时钟信号XCKl。类似地，当控制信号Ctrl_a为低电平时，开关S22与开关SM为导通。然后，在高 频时钟信号CK为高电平状态时，高频时钟信号CK将通过开关S22传递至信号传递线路212 上，以进一步产生对应的低频时钟信号CK2 ；而在高频时钟信号XCK为高电平状态时，高频 时钟信号XCK将通过开关SM传递至信号传递线路214上，以进一步产生对应的低频时钟 信号XCK2。从图3㈧、⑶与图2可知，开关S21与S23在控制信号Ctrl_a为高电平时被导 通，而开关S22与SM则在同时被截止。所以在每一信号传递路径组的二个开关可各自采 用例如是N型晶体管或P型晶体管来实现。再者，从上述操作的方式可知，每一信号传递路 径组的二个开关的导通状态在相同时间上互为反相关系，因此，只要是在不影响时钟信号 重新分配的工作，控制信号Ctrl_a更可以通过例如是非门或是其它电子元件来实现，一如 0 3(C)所示。通过上述的说明可知，时钟信号供应电路100在接收时钟信号之后，会将时钟信 号传递至多阶的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新 分配的时钟信号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降 低，因而整体电路的功率消耗减少。第二实施例图4为依照本发明另一实施例的时钟信号供应电路的示意图。图4所示的实施例大致上与图2所示的实施例相当，其不同之处在于图2所示的实施例仅使用了第一阶信 号传递路径，而图4所示的实施例则在第一阶信号传递路径之后增加了第二阶信号传递路 径。更详细地说，图4所示的实施例利用图2所示的二个信号传递路径组201与202(归类 于第一阶信号传递路径)，分岔为四个信号传递路径组401、402、403与404(后续归类于第 二阶信号传递路径)，且利用图2所示的实施例的信号传递线路211、212、213与214电性耦 接至信号传递路径组401、402、403与404上，并通过开关S41-S48在信号传递线路411-418 产生对应的低频时钟信号CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3与XCK4。而在此例中，所述 的每一个信号传递路径组的二个开关被控制信号Ctrl_b决定是否导通，且每一信号传递 路径组的二个开关在不同时间上被导通。以下以信号传递路径组401来进行解说。信号传递路径组402、403与404的运作 方式与信号传递路径组401十分相似，为了简化篇幅，以下将不特别说明。信号传递路径组401包含了信号传递线路411(即后述的第三信号传递线路) 与信号传递线路412 (即后述的第四信号传递线路)，当信号传递路径组401被控制信号 Ctrl_b (即后述的第二控制信号)决定是否导通时，使两条信号传递线路411与412在不同 时间导通。请继续参照图4。当信号传递线路211上的信号传递至信号传递路径组401时，此 信号会通过二个开关S41与S42，而在二条信号传递线路411与412产生对应的低频时钟信 号CKl与CK2。其中，开关S41(即后述的第三开关)电性耦接于信号传递线路211与信号 传递线路411之间。开关S42(即后述的第四开关)电性耦接于信号传递线路211与信号 传递线路412之间。控制信号Ctrl_b用以控制开关S41与开关S42是否导通，且开关S41 与开关S42在不同时间上被控制信号Ctrl_b决定是否导通。以图4所示的例子来说，信号传递线路212上的信号也将通过开关S43与S44，而 在信号传递线路413与414产生对应的低频时钟信号CK3与CK4，且开关S43与S44在不同 时间上被控制信号Ctrl_b决定是否导通。信号传递线路213上的信号也将通过开关S45 与S46，在信号传递线路415与416产生对应的低频时钟信号XCKl与XCK2，且开关S45与 S46在不同时间上被控制信号Ctrl_b决定是否导通。信号传递线路214上的信号也将通过 开关S47与S48，在信号传递线路417与418产生对应的低频时钟信号XCK3与XCK4，且开 关S47与S48在不同时间上被控制信号Ctrl_b决定是否导通。图5为依照本发明另一实施例的时钟信号供应方法的时序图。请同时参照图5 与图4，当第一阶信号传递路径的控制信号为Ctrl_a为高电平，且第二阶信号传递路径的 控制信号Ctrl_b为高电平时，高频时钟信号CK会因为开关S41导通而被传递至信号传递 线路411而成为低频时钟信号CKl ；而当第一阶信号传递路径的控制信号为Ctrl_a为高 电平，且第二阶信号传递路径的控制信号Ctrl_b为低电平时，高频时钟信号CK会因为开 关S42为导通而被传递至信号传递线路412而成为低频时钟信号CK2。其余低频时钟信号 CK3-CK4以及XCK1-XCK4的产生也基于类似的条件。如此，从图5所示的例子得知，时钟信 号供应电路400在不同时间上可以利用控制信号Ctrl_a与Ctrl_b的变化来进行时钟信号 重新分配的动作。相关的操作与图3(B)所示者颇为类似，在此不多加赘述。要另外说明的是，在每一信号传递路径组的二个开关之一可分别采用例如是N型 晶体管或是P型晶体管来实现，而二个开关系的导通状态互为反相。而在采用多阶的信号传递路径的时候，每一个信号传递路径组上的二个开关并不需要都包括相同的电路，这些 开关只要能够完成相同的操作即可。综上所述，本发明解决前述问题的方式，乃是在时钟信号供应电路上应用上述的 时钟信号供应方法。因此，本发明的时钟信号供应电路在接收时钟信号之后，会将时钟信 号传递至多阶的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新 分配的时钟信号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降 低，因而整体电路的功率消耗减少。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技 艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围 当视后附的申请专利范围所界定者为准。
权利要求
1.一种移位缓存器的时钟信号供应方法，其特征在于，包括 接收一时钟信号；以及将该时钟信号同时提供至两个第一阶信号传递路径上，该些第一阶信号传递路径被一 第一控制信号决定是否导通，且该些第一阶信号传递路径在不同时间被导通。
2.根据权利要求1所述的时钟信号供应方法，其特征在于，该些第一阶信号传递路径 被该第一控制信号决定是否导通时，该第一控制信号包括该第一控制信号本身及该第一控 制信号的反相信号。
3.根据权利要求1所述的时钟信号供应方法，其特征在于，任一该些第一阶信号传递 路径还分岔为两个第二阶信号传递路径，该些第二阶信号传递路径被一第二控制信号决定 是否导通，且该些第二阶信号传递路径在不同时间被导通。
4.根据权利要求3所述的时钟信号供应方法，其特征在于，该些第二阶信号传递路径 被该第二控制信号决定是否导通时，该第二控制信号包括该第二控制信号本身及该第二控 制信号的反相信号。
5.根据权利要求3所述的时钟信号供应方法，其特征在于，由同一个该第一阶信号传 递路径所分岔出的该些第二阶信号传递路径所传递的信号，被提供至不同的移位缓存器 上。
6.根据权利要求1所述的时钟信号供应方法，其特征在于，由不同的该第一阶信号传 递路径所传递的信号，被提供至不同的移位缓存器上。
7.—种移位缓存器的时钟信号供应电路，其特征在于，包括 一信号源，接收一时钟信号；一第一信号传递线路； 一第二信号传递线路；一第一开关，电性耦接于该信号源与该第一信号传递线路之间；以及 一第二开关，电性耦接于该信号源与该第二信号传递线路之间； 其中，一第一控制信号用以控制该第一开关与该第二开关是否导通，且该第一开关与 该第二开关在不同时间导通。
8.根据权利要求7所述的时钟信号供应电路，其特征在于，还包括 一第三信号传递线路；一第四信号传递线路；一第三开关，电性耦接于该第一信号传递线路与该第三信号传递线路之间；以及 一第四开关，电性耦接于该第一信号传递线路与该第四信号传递线路之间； 其中，一第二控制信号用以控制该第三开关与该第四开关是否导通，且该第三开关与 该第四开关在不同时间导通。
9.根据权利要求8所述的时钟信号供应电路，其特征在于，该第三开关与该第四开关 其中一者为N型晶体管，另一者为P型晶体管。
10.根据权利要求7所述的时钟信号供应电路，其特征在于，该第一开关与该第二开关 其中一者为N型晶体管，另一者为P型晶体管。
全文摘要
本发明有关于一种移位缓存器的时钟信号供应方法与时钟信号供应电路，此电路包括信号源、第一信号传递线路、第二信号传递线路、第一开关以及第二开关。信号源接收时钟信号。第一开关电性耦接于信号源与第一信号传递线路之间。第二开关电性耦接于信号源与第二信号传递线路之间。第一开关与第二开关同时被第一控制信号决定是否导通，且第一开关与第二开关在不同时间导通。本发明可大幅度地降低相关的动态功率消耗。
文档编号G09G3/20GK102136246SQ20111010474
公开日2011年7月27日 申请日期2011年4月22日 优先权日2010年12月23日
发明者张竣桓, 杨欲忠, 苏国彰, 陈勇志 申请人:友达光电股份有限公司
技术领域：
本发明是有关于一种移位缓存器的操作方法与电路，且特别是有关于一种移位缓 存器的时钟信号供应方法与时钟信号供应电路。
背景技术：
目前的平面液晶显示装置的移位缓存电路利用非晶硅(a-Si)或者多晶硅(p-Si) 制程而直接制作在玻璃基板上，藉此节省栅极驱动芯片的成本、简化模块段制造流程以及 增加玻璃基板利用效率等。而以常见的移位缓存电路来说，一般会包括多个级联耦接的移 位缓存器。各个移位缓存器接收高频率的时钟信号，并依序驱动移位缓存器相电性耦接的 栅极线与对应像素进行数据显示的操作。但是，当平面液晶显示装置的移位缓存电路制作在玻璃基板上，且又使用高频率 的时钟信号时，将产生很大的寄生电容效应而造成整体电路的动态功率消耗大幅上升。
发明内容
本发明的目的之一就是在提供一种移位缓存器的时钟信号供应方法，其可大幅度 地降低相关的动态功率消耗。本发明的另一目的是提供一种移位缓存器的时钟信号供应电路，其采用上述的移 位缓存器的时钟信号供应方法以减少相关的动态功率消耗。本发明提出一种移位缓存器的时钟信号供应方法，包括下列步骤接收时钟信号。 将时钟信号同时提供至两个第一阶信号传递路径上，这些第一阶信号传递路径被第一控制 信号决定是否导通，且各第一阶信号传递路径在不同时间被导通。在本发明一实施例所述的时钟信号供应方法中，所称的第一控制信号包括第一控 制信号本身及第一控制信号的反相信号。在本发明一实施例所述的时钟信号供应方法中，至少有一个第一阶信号传递路径 还分岔为两个第二阶信号传递路径，这些第二阶信号传递路径被第二控制信号决定是否导 通，且各第二阶信号传递路径在不同时间被导通。在本发明一实施例所述的时钟信号供应方法中，所称的第二控制信号包括第二控 制信号本身及第二控制信号的反相信号。在本发明一实施例所述的时钟信号供应方法，其中由同一个第一阶信号传递路径 所分岔出的多个第二阶信号传递路径所传递的信号，被提供至不同的移位缓存器上；另外， 由不同的第一阶信号传递路径所传递的信号，也被提供至不同的移位缓存器上。本发明亦提出一种移位缓存器的时钟信号供应电路，此电路包括一组信号源、第 一信号传递线路、第二信号传递线路、第一开关以及第二开关。信号源接收时钟信号。第一 开关电性耦接于信号源与第一信号传递线路之间。第二开关电性耦接于信号源与第二信号 传递线路之间。第一开关与第二开关由一个第一控制信号来决定是否导通，且第一开关与 第二开关在不同时间导通。
在本发明一实施例所述的时钟信号供应电路中，此电路还包括第三信号传递线 路、第四信号传递线路、第三开关以及第四开关。第三开关电性耦接于第一信号传递线路与 第三信号传递线路之间。第四开关电性耦接于第一信号传递线路与第四信号传递线路之 间。而第三开关与第四开关则由一个第二控制信号来决定是否导通，且第三开关与第四开 关在不同时间导通。在本发明一实施例所述的时钟信号供应电路，上述的第三开关为N型晶体管或P 型晶体管，而第四开关则为N型晶体管与P型晶体管中不同于第三开关者；类似的，第一开 关也可为N型晶体管或P型晶体管，而第二开关则为N型晶体管与P型晶体管中不同于第
一开关者。本发明解决前述问题的方式，乃是在时钟信号供应电路上应用上述的时钟信号供 应方法。因此，本发明的时钟信号供应电路在接收时钟信号之后，会将时钟信号传递至多阶 的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新分配的时钟信 号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降低，因而整体 电路的功率消耗减少。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1为依照本发明一实施例的移位缓存电路的局部电路方块图；图2为依照本发明一实施例的时钟信号供应电路的示意图；图3(A)皆为依照本发明一实施例的时钟信号供应方法的时序图；图3(B)皆为依照本发明一实施例的时钟信号供应方法的时序图；图3(C)为依照本发明一实施例的时钟信号供应电路的示意图；图4为依照本发明另一实施例的时钟信号供应电路的示意图；图5为依照本发明另一实施例的时钟信号供应方法的时序图。其中，附图标记160:移位缓存电路100、400 时钟信号供应电路102、106 移位缓存器CKJCK 高频时钟信号CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3.XCK4 低频时钟信号200 信号源211、213 第一信号传递线路212、214 第二信号传递线路411、413、415、417 第三信号传递线路412、414、416、418 第四信号传递线路S21、S23:第一开关S22、S24:第二开关201、202、401、402、403、404 信号传递路径组
Ctrl_a 第一控制信号Ctrl_b 第二控制信号
具体实施例方式以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。以下将配合图式说明本案为改善现有手段缺陷所发展出来的移位缓存器的时钟 信号供应方法与时钟信号供应电路。第一实施例图1为依照本发明一实施例的移位缓存电路的局部电路方块图。请参照图1，移位 缓存电路160包括有时钟信号供应电路100以及多个级联耦接的移位缓存器，例如移位缓 存器102及106等。其中时钟信号供应电路100通过导线接收高频时钟信号如CK与XCK，并 通过时钟信号供应电路100在不同的时间上依序产生对应的，相对较为低频的低频时钟信 号如CK1、CK2、XCK1与XCK2。也就是说，其一高频时钟信号CK通过时钟信号供应电路100 以产生二个低频时钟信号CKl与CK2，并通过导线传递至不同的移位缓存器如102与106， 以使每一个移位缓存器在不同的时间上依序开始工作。图2为依照本发明一实施例的时钟信号供应电路的示意图。请参照图2，时钟信号 供应电路100包括信号源200、信号传递线路211、212、213与214以及开关S21、S22、S23 与S24。其中，信号源200接收上述的二个高频时钟信号CK与XCK之一(在此实施例中是 同时接收二者，但在只有一个高频时钟信号的状况下当然也可以只接受唯一存在的高频时 钟信号)，且将所接收的高频时钟信号CK与XCK向后传递。信号源200将所接收到的高频 时钟信号CK提供至信号传递路径组201上，并将另一高频时钟信号XCK提供至另一信号传 递路径组202上。以下以信号传递路径组201来进行解说。信号传递路径组202的运作方式与信号 传递路径组201十分相似，为了简化篇幅，以下并不特别说明。请继续参照图2。信号传递路径组201包含了两条信号传递线路211与212 (后续 被归类于第一阶信号传递路径)，当信号传递路径组201被控制信号Ctrl_a (即后述的第一 控制信号)决定是否导通时，将使两条信号传递线路211与212在不同时间上被决定是否 导通。当信号源200所接收到的高频时钟信号CK传递至信号传递路径组201时，高频时 钟信号CK会通过上述二个开关S21与S22，而在二条信号传递线路211与212产生对应的 低频时钟信号CKl与CK2。其中，开关S21(即后述的第一开关)电性耦接于信号源200与 信号传递线路211(即后述的第一信号传递线路)之间。开关S22(即后述的第二开关)电 性耦接于信号源200与信号传递线路212(即后述的第二信号传递线路)之间。控制信号 Ctrl_a (即第一控制信号)用以控制二个开关S21与S22是否导通，且使得二个开关S21与 S22被此控制信号Ctrl_a控制在不同时间上导通。另外说明的是，信号源200也将所接收到的另一高频时钟信号XCK亦传递至信号 传递路径组202上，并通过二个开关S23与SM在二条信号传递线路213与214上，以产生 对应的低频时钟信号XCKl与XCK2，相关的操作方式与上述颇为类似，在此不多加赘述。以图2所示的例子来说，控制信号Ctrl_a会同时决定出开关S21、S22、S23与SM是否导通，且每一个开关会在不同时间上被导通。在此例中，所述的高频时钟信号CK与高 频时钟信号XCK互为反相，举例来说，当高频时钟信号CK为致能(高电平状态)时，高频时 钟信号XCK为禁能(低电平状态)；当高频时钟信号XCK为致能(高电平状态)时，高频时 钟信号CK为禁能(低电平状态)。所以，当上述的二个高频时钟信号CK与XCK传递至时钟 信号供应电路100时，可以是依照图3(A)或图3(B)所示的方式来进行时钟信号重新分配 的动作。图3(A)与图3(B)分别为依照本发明一实施例的时钟信号供应方法的时序图。请 同时参照图2与图3 (A)，当控制信号Ctrl_a为高电平时，开关S21与开关S23为导通。然 后，在第一时间tl，只有高频时钟信号CK为高电平状态，因此高频时钟信号CK通过开关 S21在信号传递线路211上产生对应的低频时钟信号CKl的脉冲。接下来，在第二时间t2， 只有高频时钟信号XCK为高电平状态，因此高频时钟信号XCK通过开关S23在信号传递线 路213上产生对应的低频时钟信号XCKl的脉冲。类似地，当控制信号Ctrl_a为低电平时，开关S22与开关SM为导通。由于在第 三时间t3只有高频时钟信号CK为高电平状态，因此高频时钟信号CK通过开关S22在信号 传递线路212上产生对应的低频时钟信号CK2的脉冲。接下来，在第四时间t4，只有高频时 钟信号XCK为高电平状态，因此高频时钟信号XCK通过开关SM在信号传递线路214上产 生对应的低频时钟信号XCK2的脉冲。请同时参照图2与图3 (B)。当控制信号Ctrl_a为高电平时，开关S21与开关S23 为导通。然后，在高频时钟信号CK为高电平状态时，高频时钟信号CK将通过开关S21传递 至信号传递线路211上，以进一步产生对应的低频时钟信号CKl ；而在高频时钟信号XCK为 高电平状态时，高频时钟信号XCK将通过开关S23传递至信号传递线路213上，以进一步产 生对应的低频时钟信号XCKl。类似地，当控制信号Ctrl_a为低电平时，开关S22与开关SM为导通。然后，在高 频时钟信号CK为高电平状态时，高频时钟信号CK将通过开关S22传递至信号传递线路212 上，以进一步产生对应的低频时钟信号CK2 ；而在高频时钟信号XCK为高电平状态时，高频 时钟信号XCK将通过开关SM传递至信号传递线路214上，以进一步产生对应的低频时钟 信号XCK2。从图3㈧、⑶与图2可知，开关S21与S23在控制信号Ctrl_a为高电平时被导 通，而开关S22与SM则在同时被截止。所以在每一信号传递路径组的二个开关可各自采 用例如是N型晶体管或P型晶体管来实现。再者，从上述操作的方式可知，每一信号传递路 径组的二个开关的导通状态在相同时间上互为反相关系，因此，只要是在不影响时钟信号 重新分配的工作，控制信号Ctrl_a更可以通过例如是非门或是其它电子元件来实现，一如 0 3(C)所示。通过上述的说明可知，时钟信号供应电路100在接收时钟信号之后，会将时钟信 号传递至多阶的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新 分配的时钟信号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降 低，因而整体电路的功率消耗减少。第二实施例图4为依照本发明另一实施例的时钟信号供应电路的示意图。图4所示的实施例大致上与图2所示的实施例相当，其不同之处在于图2所示的实施例仅使用了第一阶信 号传递路径，而图4所示的实施例则在第一阶信号传递路径之后增加了第二阶信号传递路 径。更详细地说，图4所示的实施例利用图2所示的二个信号传递路径组201与202(归类 于第一阶信号传递路径)，分岔为四个信号传递路径组401、402、403与404(后续归类于第 二阶信号传递路径)，且利用图2所示的实施例的信号传递线路211、212、213与214电性耦 接至信号传递路径组401、402、403与404上，并通过开关S41-S48在信号传递线路411-418 产生对应的低频时钟信号CK1、CK2、CK3、CK4、XCK1、XCK2、XCK3与XCK4。而在此例中，所述 的每一个信号传递路径组的二个开关被控制信号Ctrl_b决定是否导通，且每一信号传递 路径组的二个开关在不同时间上被导通。以下以信号传递路径组401来进行解说。信号传递路径组402、403与404的运作 方式与信号传递路径组401十分相似，为了简化篇幅，以下将不特别说明。信号传递路径组401包含了信号传递线路411(即后述的第三信号传递线路) 与信号传递线路412 (即后述的第四信号传递线路)，当信号传递路径组401被控制信号 Ctrl_b (即后述的第二控制信号)决定是否导通时，使两条信号传递线路411与412在不同 时间导通。请继续参照图4。当信号传递线路211上的信号传递至信号传递路径组401时，此 信号会通过二个开关S41与S42，而在二条信号传递线路411与412产生对应的低频时钟信 号CKl与CK2。其中，开关S41(即后述的第三开关)电性耦接于信号传递线路211与信号 传递线路411之间。开关S42(即后述的第四开关)电性耦接于信号传递线路211与信号 传递线路412之间。控制信号Ctrl_b用以控制开关S41与开关S42是否导通，且开关S41 与开关S42在不同时间上被控制信号Ctrl_b决定是否导通。以图4所示的例子来说，信号传递线路212上的信号也将通过开关S43与S44，而 在信号传递线路413与414产生对应的低频时钟信号CK3与CK4，且开关S43与S44在不同 时间上被控制信号Ctrl_b决定是否导通。信号传递线路213上的信号也将通过开关S45 与S46，在信号传递线路415与416产生对应的低频时钟信号XCKl与XCK2，且开关S45与 S46在不同时间上被控制信号Ctrl_b决定是否导通。信号传递线路214上的信号也将通过 开关S47与S48，在信号传递线路417与418产生对应的低频时钟信号XCK3与XCK4，且开 关S47与S48在不同时间上被控制信号Ctrl_b决定是否导通。图5为依照本发明另一实施例的时钟信号供应方法的时序图。请同时参照图5 与图4，当第一阶信号传递路径的控制信号为Ctrl_a为高电平，且第二阶信号传递路径的 控制信号Ctrl_b为高电平时，高频时钟信号CK会因为开关S41导通而被传递至信号传递 线路411而成为低频时钟信号CKl ；而当第一阶信号传递路径的控制信号为Ctrl_a为高 电平，且第二阶信号传递路径的控制信号Ctrl_b为低电平时，高频时钟信号CK会因为开 关S42为导通而被传递至信号传递线路412而成为低频时钟信号CK2。其余低频时钟信号 CK3-CK4以及XCK1-XCK4的产生也基于类似的条件。如此，从图5所示的例子得知，时钟信 号供应电路400在不同时间上可以利用控制信号Ctrl_a与Ctrl_b的变化来进行时钟信号 重新分配的动作。相关的操作与图3(B)所示者颇为类似，在此不多加赘述。要另外说明的是，在每一信号传递路径组的二个开关之一可分别采用例如是N型 晶体管或是P型晶体管来实现，而二个开关系的导通状态互为反相。而在采用多阶的信号传递路径的时候，每一个信号传递路径组上的二个开关并不需要都包括相同的电路，这些 开关只要能够完成相同的操作即可。综上所述，本发明解决前述问题的方式，乃是在时钟信号供应电路上应用上述的 时钟信号供应方法。因此，本发明的时钟信号供应电路在接收时钟信号之后，会将时钟信 号传递至多阶的信号传递路径上，而在不同时间上进行时钟信号重新分配的动作，且重新 分配的时钟信号被提供至不同的移位缓存器上，使得整体时钟信号的切换次数大幅度地降 低，因而整体电路的功率消耗减少。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技 艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围 当视后附的申请专利范围所界定者为准。
权利要求
1.一种移位缓存器的时钟信号供应方法，其特征在于，包括 接收一时钟信号；以及将该时钟信号同时提供至两个第一阶信号传递路径上，该些第一阶信号传递路径被一 第一控制信号决定是否导通，且该些第一阶信号传递路径在不同时间被导通。
2.根据权利要求1所述的时钟信号供应方法，其特征在于，该些第一阶信号传递路径 被该第一控制信号决定是否导通时，该第一控制信号包括该第一控制信号本身及该第一控 制信号的反相信号。
3.根据权利要求1所述的时钟信号供应方法，其特征在于，任一该些第一阶信号传递 路径还分岔为两个第二阶信号传递路径，该些第二阶信号传递路径被一第二控制信号决定 是否导通，且该些第二阶信号传递路径在不同时间被导通。
4.根据权利要求3所述的时钟信号供应方法，其特征在于，该些第二阶信号传递路径 被该第二控制信号决定是否导通时，该第二控制信号包括该第二控制信号本身及该第二控 制信号的反相信号。
5.根据权利要求3所述的时钟信号供应方法，其特征在于，由同一个该第一阶信号传 递路径所分岔出的该些第二阶信号传递路径所传递的信号，被提供至不同的移位缓存器 上。
6.根据权利要求1所述的时钟信号供应方法，其特征在于，由不同的该第一阶信号传 递路径所传递的信号，被提供至不同的移位缓存器上。
7.—种移位缓存器的时钟信号供应电路，其特征在于，包括 一信号源，接收一时钟信号；一第一信号传递线路； 一第二信号传递线路；一第一开关，电性耦接于该信号源与该第一信号传递线路之间；以及 一第二开关，电性耦接于该信号源与该第二信号传递线路之间； 其中，一第一控制信号用以控制该第一开关与该第二开关是否导通，且该第一开关与 该第二开关在不同时间导通。
8.根据权利要求7所述的时钟信号供应电路，其特征在于，还包括 一第三信号传递线路；一第四信号传递线路；一第三开关，电性耦接于该第一信号传递线路与该第三信号传递线路之间；以及 一第四开关，电性耦接于该第一信号传递线路与该第四信号传递线路之间； 其中，一第二控制信号用以控制该第三开关与该第四开关是否导通，且该第三开关与 该第四开关在不同时间导通。
9.根据权利要求8所述的时钟信号供应电路，其特征在于，该第三开关与该第四开关 其中一者为N型晶体管，另一者为P型晶体管。
10.根据权利要求7所述的时钟信号供应电路，其特征在于，该第一开关与该第二开关 其中一者为N型晶体管，另一者为P型晶体管。
全文摘要
本发明有关于一种移位缓存器的时钟信号供应方法与时钟信号供应电路，此电路包括信号源、第一信号传递线路、第二信号传递线路、第一开关以及第二开关。信号源接收时钟信号。第一开关电性耦接于信号源与第一信号传递线路之间。第二开关电性耦接于信号源与第二信号传递线路之间。第一开关与第二开关同时被第一控制信号决定是否导通，且第一开关与第二开关在不同时间导通。本发明可大幅度地降低相关的动态功率消耗。
文档编号G09G3/20GK102136246SQ20111010474
公开日2011年7月27日 申请日期2011年4月22日 优先权日2010年12月23日
发明者张竣桓, 杨欲忠, 苏国彰, 陈勇志 申请人:友达光电股份有限公司
最新回复(0)