移位缓存器及其驱动方法
专利名称：移位缓存器及其驱动方法
移位缓存器及其驱动方法
技术领域：
本发明是有关于移位暂存电路，且特别是有关于一种在部分时段以多个电性通路稳定信号准位的移位暂存电路及其驱动方法。
背景技术：
先前的应用于平面显示器(例如液晶显示器)的移位暂存电路一般包括多个级联 (cascade)耦接的移位缓存器，这些移位缓存器依序地产生多个用以驱动液晶显示器的栅极线的栅极驱动脉冲信号。每级移位缓存器一般包括两个互补的稳定模块，以稳定信号输入单元以及信号输出单元所输出的信号。每个稳定模块分别接收对应的操作频率并在其对应的操作频率的工作周期内被致能，从而使对应的稳定模块进行工作。通常地，两个稳定模块的操作频率被设定为互补，即一个稳定模块的操作频率从逻辑高电位转变为逻辑低电位时，另一个稳定模块的操作频率从逻辑低电位转变为逻辑高电位。也就是说，当一个稳定模块工作时，另一个稳定模块不工作；而当不工作的稳定模块开始工作前，本来在工作的稳定模块开始停止工作。两个稳定模块交替地进行工作以稳定信号输入单元以及信号输出单元所输出的信号。但是，由于线路对信号的延迟以及TFT充电速度的延迟，因此稳定模块的操作频率从逻辑低电位转变为逻辑高电位时，并不会立即导通此稳定模块中做下拉稳压动作的晶体管。也就是说，当一个稳定模块停止工作时，另一个稳定模块并不会马上开始工作，反而在进行工作切换时会有一段时间是两个稳定模块都处于不进行工作的状态下。此种现象会影响整个移位缓存器的可靠性。
发明内容本发明的目的的一就是在提供一种移位缓存器，其具有较高的可靠性。本发明的再一目的是提供一种移位缓存器的驱动方法，其可提高移位缓存器的可靠性。本发明提出一种移位缓存器，包括信号输入单元、信号输出单元以及多个稳定模块。信号输入单元接收并提供一输入信号，信号输出单元根据信号输入单元所提供的输入信号，控制是否将所接收的第一频率信号向外输出。每个稳定模块电性耦接至信号输入单元的输出端、信号输出单元的输出端以及预设电位，每个稳定模块接收相对应的操作频率并在相对应的操作频率的工作周期内被致能，藉此在输入信号禁能时将信号输入单元的输出端与信号输出单元的输出端电性耦接至低预设电位。其中在稳定模块的一被禁能之前， 另一稳定模块已经被致能。本发明还提出一种移位缓存器的驱动方法，其适于控制移位缓存器在输出端提供的电位。该移位缓存器包括信号输出单元与多个稳定模块，信号输出单元根据输入信号而控制是否将所接收的第一频率信号从移位缓存器的输出端向外输出，每个稳定模块电性耦接至移位缓存器的输出端以及预设电位。上述驱动方法包括提供第一操作频率至第一稳定模块，第一操作频率于致能时使移位缓存器的输出端在输入信号禁能时经由第一稳定模块而电性耦接至预设电位；以及提供第二操作频率至第二稳定模块，第二操作频率于致能时使移位缓存器的输出端在输入信号禁能时经由第二稳定模块而电性耦接至预设电位。其中，在第一操作频率被禁能之前先致能该第二操作频率，以及在第一操作频率被致能的后才禁能第二操作频率。 在本发明的较佳实施例中，上述的第一操作频率与第二操作频率的工作周期各大于 50%。在本发明的较佳实施例中，上述的第一及第二操作频率的周期分别介于显示0. 1 帧画面所需的时间至显示200帧画面所需的时间之间。在本发明的较佳实施例中，上述的每个稳定模块分别作为移位缓存器的下拉电路。本发明修正稳定模块所对应的操作频率而使一稳定模块被禁能之前，已经先致能另一稳定模块，从而保证在切换稳定模块时至少有一个稳定模块在进行工作，保证整个移位缓存器的可靠性。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1绘示为本发明实施例所揭示的一种移位缓存器的电路方块图。图2绘示为图1所示的移位缓存器的具体电路图。图3绘示为图1所示的稳定模块中各种信号的时序图。主要组件符号说明100:移位缓存器110:信号输入单元120 信号输出单元130:第一稳定模块140 第二稳定模块150 放电单元Q(n)、Q(n-l)输入信号G (n)、G (n_l)、G (η+2)第一频率信号HC(m)、HC(m_l)频率参考信号LCl 第一操作频率LC2 第二操作频率VSS 预设电位P (η)、K (η)电连接处Τ11、Τ12、Τ2、Τ31、Τ32、Τ33、Τ34、Τ35、Τ36、Τ41、Τ42、Τ43、Τ44、Τ45、Τ46、Τ51、Τ52
晶体管
具体实施方式
请参阅图1及2，其中图1绘示为本发明实施例所揭示的移位缓存器的电路方块图；而图2绘示为图1的移位缓存器的具体电路图。如图1-2所示，本发明实施例所揭示的移位缓存器100包括信号输入单元110、信号输出单元120、第一稳定模块130、第二稳定模块140移及放电单元150。信号输入单元110用以产生输入信号Q (η)，且信号输入单元110电性耦接信号输出单元120，则信号输出单元120可根据信号输入单元110所产生的输入信号Q(ri)而产生第一频率信号G(n)。具体地，信号输入单元110包括晶体管Tll以及晶体管T12。其中，晶体管T12的栅极电性耦接上一级移位缓存器中的信号输入单元所产生的上一级输入信号 Q(n-l)，其一源/漏极电性耦接上一级频率参考信号HC(m-l)，而另一源/漏极则电性耦接至晶体管Tll的栅极。晶体管Tll的一源/漏极电性耦接上一级移位缓存器中的信号输出单元所产生的上一级第一 频率信号G(n-l)，而其另一源/漏极作为信号输入单元110的输出端以输出信号输入单元110所产生的输入信号Q(n)。信号输出单元120包括晶体管T2， 其栅极电性耦接信号输入单元110的输出端，其一源/漏极电性耦接其对应的频率参考信号HC (m)，而其另一源/漏极则作为信号输出单元120的输出端以输出所产生的对应的第一频率信号G (η)。第一稳定模块130以及第二稳定模块140分别电性耦接信号输入单元110的输出端，信号输出单元120的输出端以及预设电位VSS。其中预设电位VSS可设定为逻辑低电位。第一稳定模块130以及第二稳定模块140分别接收其所对应的操作频率LCl或者LC2， 以在其对应的操作频率LCl或者LC2的工作周期内被致能，从而在信号输入单元110所产生的输入信号Q(ri)被禁能时，将信号输入单元110的输出端与信号输出单元120的输出端电性耦接至预设电位VSS。也就是说，第一稳定模块130以及第二稳定模块140可分别作为移位缓存器100的下拉电路，从而分别在其工作时将信号输入单元110所产生的输入信号 Q(η)以及信号输出单元120的输出端所产生的第一频率信号G(n)下拉至预设电位VSS，即逻辑低电位。在本发明中，第一稳定模块130与第二稳定模块140的电路相同，其不同在于第一稳定模块130接收第一操作频率LCl，而第二稳定模块140接收第二操作频率LC2。具体地，第一稳定模块130包括晶体管T31、晶体管T32、晶体管T33、晶体管T34、 晶体管T35以及晶体管T36。晶体管T31的栅极电性耦接第一操作频率LC1，其中一个源/ 漏极也电性耦接第一操作频率LCl，而另一个源/漏极则电性耦接晶体管T32的一个源/漏极。晶体管T32的栅极接收信号输入单元110所产生的输入信号Q (η)，且另一个源/漏极电性耦接至预设电位VSS。晶体管Τ33的栅极电性耦接晶体管Τ31与Τ32的源/漏极之间的电连接处，其一源/漏极电性耦接至第一操作频率LC1，而另一源/漏极电性耦接晶体管 Τ34的一个源/漏极。晶体管Τ34的栅极也接收信号输入单元110所产生的输入信号Q (η)， 而其另一源/漏极则电性耦接至预设电位VSS。晶体管Τ35与晶体管Τ36的栅极均电性耦接至晶体管Τ33与Τ34源/漏极之间的电连接处P (η)，且晶体管Τ35的一源/漏极电性耦接信号输入单元110的输出端，另一源/漏极接收信号输出单元120所产生的对应的第一频率信号G(n)。晶体管T36的一个源/漏极电性耦接信号输出单元120的输出端，而另一个源/漏极则电性耦接预设电位VSS。第二稳定模块140包括晶体管T41、晶体管T42、晶体管T43、晶体管T44、晶体管T45以及晶体管T46。晶体管T41的栅极电性耦接第二操作频率LC2，其中一个源/漏极也电性耦接第二操作频率LC2，而另一个源/漏极则电性耦接晶体管T42的一个源/漏极。晶体管T42的栅极接收信号输入单元110所产生的输入信号Q(n)，且另一个源/漏极电性耦接至预设电位VSS。晶体管T43的栅极电性耦接晶体管T41与T42的源/漏极之间的电连接处，其一源/漏极电性耦接至第二操作频率LC2，而另一源/漏极电性耦接晶体管T44的一个源/漏极。晶体管T44的栅极也接收信号输入单元110所产生的输入信号Q (η)，而其另一源/漏极则电性耦接至预设电位VSS。晶体管Τ45与晶体管Τ46的栅极均电性耦接至晶体管Τ43与Τ44源/漏极之间的电连接处Κ(η)，且晶体管Τ45的一源/漏极电性耦接信号输入单元110的输出端，另一源/漏极接收信号输出单元120所产生的对应的第一频率信号G(n)。晶体管T46的一个源/漏极电性耦接信号输出单元120的输出端，而另一个源 /漏极则电性耦接预设电位VSS。放电单元150电性耦接信号输入单元110的输出端、信号输出单元120的输出端以及预设电位VSS，以根据控制信号而决定是否对信号输入单元110所产生的输入信号 Q(η)以及信号输出单元120所产生的第一频率信号G(n)进行放电。具体地，放电单元150 包括晶体管T51以及晶体管T52。晶体管T51与晶体管T52的栅极均电性耦接控制信号，例如下两级移位缓存器中信号输出单元所产生的第一频率信号G(n+2)。晶体管T51的一源/ 漏极电性耦接信号输入单元110的输出端，而其另一源/漏极电性耦接预设电位VSS。晶体管T52的一源/漏极电性耦接信号输出单元120的输出端，而其另一源/漏极电性耦接预设电位VSS。请参阅图3，其绘示为稳定模块中各种信号的时序图。如图1-3所示，第一稳定模块130所接收的第一操作频率LCl在从逻辑高电位向逻辑低电位转变时，第二稳定模块140 所接收的第二操作频率LC2已经从逻辑低电位转变成逻辑高电位。也就是说，第一稳定模块130在被禁能之前，第二稳定模块140已经被致能了。同样地，第二稳定模块140所接收的第二操作频率LC2在从逻辑高电位向逻辑低电位转变时，第一稳定模块130所接收的第一操作频率LCl已经从逻辑低电位转变成逻辑高电位。即第二稳定模块140被禁能之前， 第一稳定模块130已经被致能了。在本实施例中，第一稳定模块130所接收的第一操作频率LCl与第二稳定模块140 所接收的第二操作频率LC2的工作周期Duty均大于其周期Period的50%。此外，每个稳定模块所接收的操作频率可为低频频率信号。较佳地，每个稳定模块所接收的操作频率的周期Period介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。当然，本领域技术人员可理解的是，每个稳定模块所接收的操作频率也可为较高频的频率信号。如图3所示，当第一稳定模块130所接收的第一操作频率LCl从逻辑高电位向逻辑低电位转变时，即第一稳定模块130受第一操作频率LCl的控制需要停止工作时，由于第一稳定模块130中的线路所产生的RC延迟以及其晶体管放电需要一定的时间，则此时晶体管T33与晶体管T34之间的电连接处P(n)上的电位还是处于逻辑高电位，其需要一段时间才能放电完毕转变成逻辑低电位。因此，受电连接处P(n)上的逻辑高电位的影响，晶体管 T35与晶体管T36会继续导通一段时间，使第一稳定模块130继续工作以稳定信号输入单元 110所产生的输入信号Q(n)以及信号输出单元120所产生的第一频率信号G(n)，直至电连接处P (η)上的电位下拉至不足以导通晶体管Τ35与晶体管Τ36，第一稳定模块130才停止工作。此外，由于在第一稳定模块130所接收的第一操作频率LCl从逻辑高电位向逻辑低电位转变之前，第二稳定模块140所接收的第二操作频率LC2已经从逻辑低电位转变成逻辑高电位了，因此第二稳定模块140中的电连接处K(n)上的电位已经被充电拉升了。贝1J， 其可保证第一稳定模块130的电连接处P(Ii)上的电位放电下拉至不足导通晶体管Τ35与晶体管Τ36之前，即第一稳定模块130停止工作之前，第二稳定模块140的电连接处K (η) 上的电位已经充电上拉至足以导通晶体管Τ45与晶体管Τ46，从而使第二稳定模块140进行工作。综上所述，本发明通过修正稳定模块所对应的操作频率而使一稳定模块被禁能之前，已经先致能另一稳定模块，从而保证在切换稳定模块时至少有一个稳定模块在进行工作，保证整个移位缓存器的可靠性。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种移位缓存器，包括一信号输入单元，接收并提供一输入信号；一信号输出单元，根据该信号输入单元所提供的该输入信号，控制是否将所接收的一第一频率信号向外输出；多个稳定模块，每一所述稳定模块电性耦接至该信号输入单元的输出端、该信号输出单元的输出端以及一预设电位，每一所述稳定模块接收相对应的一操作频率并在该相对应的操作频率的工作周期内被致能，藉此在该输入信号禁能时将该信号输入单元的输出端与该信号输出单元的输出端电性耦接至该低预设电位，其中，在所述稳定模块的一被禁能之前，另一所述稳定模块已经被致能。
2.根据权利要求1所述的移位缓存器，其特征在于，稳定模块的个数为两个，而每一所述稳定模块所相对应的该操作频率的工作周期大于50%。
3.根据权利要求1所述的移位缓存器，其特征在于，每一所述稳定模块所相对应的该操作频率的周期介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。
4.根据权利要求1所述的移位缓存器，其特征在于，每一所述稳定模块分别作为该移位缓存器的一下拉电路。
5.一种移位缓存器的驱动方法，适于控制一移位缓存器在输出端提供的电位，该移位缓存器包括一信号输出单元与多个稳定模块，该信号输出单元根据一输入信号而控制是否将所接收的一第一频率信号从该移位缓存器的输出端向外输出，每一所述稳定模块电性耦接至该移位缓存器的输出端以及一预设电位，该驱动方法包括提供一第一操作频率至一第一稳定模块，该第一操作频率于致能时使该移位缓存器的输出端在该输入信号禁能时经由该第一稳定模块而电性耦接至该预设电位；以及提供一第二操作频率至一第二稳定模块，该第二操作频率于致能时使该移位缓存器的输出端在该输入信号禁能时经由该第二稳定模块而电性耦接至该预设电位，其中，在该第一操作频率被禁能之前先致能该第二操作频率。
6.根据权利要求5所述的驱动方法，其特征在于，更包括在该第一操作频率被致能的后才禁能该第二操作频率。
7.根据权利要求5所述的驱动方法，其特征在于，该第一操作频率与该第二操作频率的工作周期各大于50%。
8.根据权利要求5所述的驱动方法，其特征在于，该第一及第二操作频率的周期分别介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。
全文摘要
一种移位缓存器包括信号输入单元、信号输出单元以及多个稳定模块。信号输入单元接收并提供输入信号，信号输出单元根据信号输入单元所提供的输入信号，控制是否将所接收的第一频率信号向外输出。每个稳定模块电性耦接至信号输入单元的输出端、信号输出单元的输出端以及预设电位，每个稳定模块接收相对应的操作频率并在相对应的操作频率的工作周期内被致能，藉此在输入信号禁能时将信号输入单元的输出端与信号输出单元的输出端电性耦接至预设电位。其中在稳定模块的一被禁能之前，另一稳定模块已经被致能。
文档编号G09G3/20GK102184704SQ20111011127
公开日2011年9月14日 申请日期2011年4月19日 优先权日2010年12月29日
发明者徐国华, 苏国彰, 陈勇志 申请人:友达光电股份有限公司
移位缓存器及其驱动方法
技术领域：
本发明是有关于移位暂存电路，且特别是有关于一种在部分时段以多个电性通路稳定信号准位的移位暂存电路及其驱动方法。
背景技术：
先前的应用于平面显示器(例如液晶显示器)的移位暂存电路一般包括多个级联 (cascade)耦接的移位缓存器，这些移位缓存器依序地产生多个用以驱动液晶显示器的栅极线的栅极驱动脉冲信号。每级移位缓存器一般包括两个互补的稳定模块，以稳定信号输入单元以及信号输出单元所输出的信号。每个稳定模块分别接收对应的操作频率并在其对应的操作频率的工作周期内被致能，从而使对应的稳定模块进行工作。通常地，两个稳定模块的操作频率被设定为互补，即一个稳定模块的操作频率从逻辑高电位转变为逻辑低电位时，另一个稳定模块的操作频率从逻辑低电位转变为逻辑高电位。也就是说，当一个稳定模块工作时，另一个稳定模块不工作；而当不工作的稳定模块开始工作前，本来在工作的稳定模块开始停止工作。两个稳定模块交替地进行工作以稳定信号输入单元以及信号输出单元所输出的信号。但是，由于线路对信号的延迟以及TFT充电速度的延迟，因此稳定模块的操作频率从逻辑低电位转变为逻辑高电位时，并不会立即导通此稳定模块中做下拉稳压动作的晶体管。也就是说，当一个稳定模块停止工作时，另一个稳定模块并不会马上开始工作，反而在进行工作切换时会有一段时间是两个稳定模块都处于不进行工作的状态下。此种现象会影响整个移位缓存器的可靠性。
发明内容本发明的目的的一就是在提供一种移位缓存器，其具有较高的可靠性。本发明的再一目的是提供一种移位缓存器的驱动方法，其可提高移位缓存器的可靠性。本发明提出一种移位缓存器，包括信号输入单元、信号输出单元以及多个稳定模块。信号输入单元接收并提供一输入信号，信号输出单元根据信号输入单元所提供的输入信号，控制是否将所接收的第一频率信号向外输出。每个稳定模块电性耦接至信号输入单元的输出端、信号输出单元的输出端以及预设电位，每个稳定模块接收相对应的操作频率并在相对应的操作频率的工作周期内被致能，藉此在输入信号禁能时将信号输入单元的输出端与信号输出单元的输出端电性耦接至低预设电位。其中在稳定模块的一被禁能之前， 另一稳定模块已经被致能。本发明还提出一种移位缓存器的驱动方法，其适于控制移位缓存器在输出端提供的电位。该移位缓存器包括信号输出单元与多个稳定模块，信号输出单元根据输入信号而控制是否将所接收的第一频率信号从移位缓存器的输出端向外输出，每个稳定模块电性耦接至移位缓存器的输出端以及预设电位。上述驱动方法包括提供第一操作频率至第一稳定模块，第一操作频率于致能时使移位缓存器的输出端在输入信号禁能时经由第一稳定模块而电性耦接至预设电位；以及提供第二操作频率至第二稳定模块，第二操作频率于致能时使移位缓存器的输出端在输入信号禁能时经由第二稳定模块而电性耦接至预设电位。其中，在第一操作频率被禁能之前先致能该第二操作频率，以及在第一操作频率被致能的后才禁能第二操作频率。 在本发明的较佳实施例中，上述的第一操作频率与第二操作频率的工作周期各大于 50%。在本发明的较佳实施例中，上述的第一及第二操作频率的周期分别介于显示0. 1 帧画面所需的时间至显示200帧画面所需的时间之间。在本发明的较佳实施例中，上述的每个稳定模块分别作为移位缓存器的下拉电路。本发明修正稳定模块所对应的操作频率而使一稳定模块被禁能之前，已经先致能另一稳定模块，从而保证在切换稳定模块时至少有一个稳定模块在进行工作，保证整个移位缓存器的可靠性。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1绘示为本发明实施例所揭示的一种移位缓存器的电路方块图。图2绘示为图1所示的移位缓存器的具体电路图。图3绘示为图1所示的稳定模块中各种信号的时序图。主要组件符号说明100:移位缓存器110:信号输入单元120 信号输出单元130:第一稳定模块140 第二稳定模块150 放电单元Q(n)、Q(n-l)输入信号G (n)、G (n_l)、G (η+2)第一频率信号HC(m)、HC(m_l)频率参考信号LCl 第一操作频率LC2 第二操作频率VSS 预设电位P (η)、K (η)电连接处Τ11、Τ12、Τ2、Τ31、Τ32、Τ33、Τ34、Τ35、Τ36、Τ41、Τ42、Τ43、Τ44、Τ45、Τ46、Τ51、Τ52
晶体管
具体实施方式
请参阅图1及2，其中图1绘示为本发明实施例所揭示的移位缓存器的电路方块图；而图2绘示为图1的移位缓存器的具体电路图。如图1-2所示，本发明实施例所揭示的移位缓存器100包括信号输入单元110、信号输出单元120、第一稳定模块130、第二稳定模块140移及放电单元150。信号输入单元110用以产生输入信号Q (η)，且信号输入单元110电性耦接信号输出单元120，则信号输出单元120可根据信号输入单元110所产生的输入信号Q(ri)而产生第一频率信号G(n)。具体地，信号输入单元110包括晶体管Tll以及晶体管T12。其中，晶体管T12的栅极电性耦接上一级移位缓存器中的信号输入单元所产生的上一级输入信号 Q(n-l)，其一源/漏极电性耦接上一级频率参考信号HC(m-l)，而另一源/漏极则电性耦接至晶体管Tll的栅极。晶体管Tll的一源/漏极电性耦接上一级移位缓存器中的信号输出单元所产生的上一级第一 频率信号G(n-l)，而其另一源/漏极作为信号输入单元110的输出端以输出信号输入单元110所产生的输入信号Q(n)。信号输出单元120包括晶体管T2， 其栅极电性耦接信号输入单元110的输出端，其一源/漏极电性耦接其对应的频率参考信号HC (m)，而其另一源/漏极则作为信号输出单元120的输出端以输出所产生的对应的第一频率信号G (η)。第一稳定模块130以及第二稳定模块140分别电性耦接信号输入单元110的输出端，信号输出单元120的输出端以及预设电位VSS。其中预设电位VSS可设定为逻辑低电位。第一稳定模块130以及第二稳定模块140分别接收其所对应的操作频率LCl或者LC2， 以在其对应的操作频率LCl或者LC2的工作周期内被致能，从而在信号输入单元110所产生的输入信号Q(ri)被禁能时，将信号输入单元110的输出端与信号输出单元120的输出端电性耦接至预设电位VSS。也就是说，第一稳定模块130以及第二稳定模块140可分别作为移位缓存器100的下拉电路，从而分别在其工作时将信号输入单元110所产生的输入信号 Q(η)以及信号输出单元120的输出端所产生的第一频率信号G(n)下拉至预设电位VSS，即逻辑低电位。在本发明中，第一稳定模块130与第二稳定模块140的电路相同，其不同在于第一稳定模块130接收第一操作频率LCl，而第二稳定模块140接收第二操作频率LC2。具体地，第一稳定模块130包括晶体管T31、晶体管T32、晶体管T33、晶体管T34、 晶体管T35以及晶体管T36。晶体管T31的栅极电性耦接第一操作频率LC1，其中一个源/ 漏极也电性耦接第一操作频率LCl，而另一个源/漏极则电性耦接晶体管T32的一个源/漏极。晶体管T32的栅极接收信号输入单元110所产生的输入信号Q (η)，且另一个源/漏极电性耦接至预设电位VSS。晶体管Τ33的栅极电性耦接晶体管Τ31与Τ32的源/漏极之间的电连接处，其一源/漏极电性耦接至第一操作频率LC1，而另一源/漏极电性耦接晶体管 Τ34的一个源/漏极。晶体管Τ34的栅极也接收信号输入单元110所产生的输入信号Q (η)， 而其另一源/漏极则电性耦接至预设电位VSS。晶体管Τ35与晶体管Τ36的栅极均电性耦接至晶体管Τ33与Τ34源/漏极之间的电连接处P (η)，且晶体管Τ35的一源/漏极电性耦接信号输入单元110的输出端，另一源/漏极接收信号输出单元120所产生的对应的第一频率信号G(n)。晶体管T36的一个源/漏极电性耦接信号输出单元120的输出端，而另一个源/漏极则电性耦接预设电位VSS。第二稳定模块140包括晶体管T41、晶体管T42、晶体管T43、晶体管T44、晶体管T45以及晶体管T46。晶体管T41的栅极电性耦接第二操作频率LC2，其中一个源/漏极也电性耦接第二操作频率LC2，而另一个源/漏极则电性耦接晶体管T42的一个源/漏极。晶体管T42的栅极接收信号输入单元110所产生的输入信号Q(n)，且另一个源/漏极电性耦接至预设电位VSS。晶体管T43的栅极电性耦接晶体管T41与T42的源/漏极之间的电连接处，其一源/漏极电性耦接至第二操作频率LC2，而另一源/漏极电性耦接晶体管T44的一个源/漏极。晶体管T44的栅极也接收信号输入单元110所产生的输入信号Q (η)，而其另一源/漏极则电性耦接至预设电位VSS。晶体管Τ45与晶体管Τ46的栅极均电性耦接至晶体管Τ43与Τ44源/漏极之间的电连接处Κ(η)，且晶体管Τ45的一源/漏极电性耦接信号输入单元110的输出端，另一源/漏极接收信号输出单元120所产生的对应的第一频率信号G(n)。晶体管T46的一个源/漏极电性耦接信号输出单元120的输出端，而另一个源 /漏极则电性耦接预设电位VSS。放电单元150电性耦接信号输入单元110的输出端、信号输出单元120的输出端以及预设电位VSS，以根据控制信号而决定是否对信号输入单元110所产生的输入信号 Q(η)以及信号输出单元120所产生的第一频率信号G(n)进行放电。具体地，放电单元150 包括晶体管T51以及晶体管T52。晶体管T51与晶体管T52的栅极均电性耦接控制信号，例如下两级移位缓存器中信号输出单元所产生的第一频率信号G(n+2)。晶体管T51的一源/ 漏极电性耦接信号输入单元110的输出端，而其另一源/漏极电性耦接预设电位VSS。晶体管T52的一源/漏极电性耦接信号输出单元120的输出端，而其另一源/漏极电性耦接预设电位VSS。请参阅图3，其绘示为稳定模块中各种信号的时序图。如图1-3所示，第一稳定模块130所接收的第一操作频率LCl在从逻辑高电位向逻辑低电位转变时，第二稳定模块140 所接收的第二操作频率LC2已经从逻辑低电位转变成逻辑高电位。也就是说，第一稳定模块130在被禁能之前，第二稳定模块140已经被致能了。同样地，第二稳定模块140所接收的第二操作频率LC2在从逻辑高电位向逻辑低电位转变时，第一稳定模块130所接收的第一操作频率LCl已经从逻辑低电位转变成逻辑高电位。即第二稳定模块140被禁能之前， 第一稳定模块130已经被致能了。在本实施例中，第一稳定模块130所接收的第一操作频率LCl与第二稳定模块140 所接收的第二操作频率LC2的工作周期Duty均大于其周期Period的50%。此外，每个稳定模块所接收的操作频率可为低频频率信号。较佳地，每个稳定模块所接收的操作频率的周期Period介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。当然，本领域技术人员可理解的是，每个稳定模块所接收的操作频率也可为较高频的频率信号。如图3所示，当第一稳定模块130所接收的第一操作频率LCl从逻辑高电位向逻辑低电位转变时，即第一稳定模块130受第一操作频率LCl的控制需要停止工作时，由于第一稳定模块130中的线路所产生的RC延迟以及其晶体管放电需要一定的时间，则此时晶体管T33与晶体管T34之间的电连接处P(n)上的电位还是处于逻辑高电位，其需要一段时间才能放电完毕转变成逻辑低电位。因此，受电连接处P(n)上的逻辑高电位的影响，晶体管 T35与晶体管T36会继续导通一段时间，使第一稳定模块130继续工作以稳定信号输入单元 110所产生的输入信号Q(n)以及信号输出单元120所产生的第一频率信号G(n)，直至电连接处P (η)上的电位下拉至不足以导通晶体管Τ35与晶体管Τ36，第一稳定模块130才停止工作。此外，由于在第一稳定模块130所接收的第一操作频率LCl从逻辑高电位向逻辑低电位转变之前，第二稳定模块140所接收的第二操作频率LC2已经从逻辑低电位转变成逻辑高电位了，因此第二稳定模块140中的电连接处K(n)上的电位已经被充电拉升了。贝1J， 其可保证第一稳定模块130的电连接处P(Ii)上的电位放电下拉至不足导通晶体管Τ35与晶体管Τ36之前，即第一稳定模块130停止工作之前，第二稳定模块140的电连接处K (η) 上的电位已经充电上拉至足以导通晶体管Τ45与晶体管Τ46，从而使第二稳定模块140进行工作。综上所述，本发明通过修正稳定模块所对应的操作频率而使一稳定模块被禁能之前，已经先致能另一稳定模块，从而保证在切换稳定模块时至少有一个稳定模块在进行工作，保证整个移位缓存器的可靠性。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种移位缓存器，包括一信号输入单元，接收并提供一输入信号；一信号输出单元，根据该信号输入单元所提供的该输入信号，控制是否将所接收的一第一频率信号向外输出；多个稳定模块，每一所述稳定模块电性耦接至该信号输入单元的输出端、该信号输出单元的输出端以及一预设电位，每一所述稳定模块接收相对应的一操作频率并在该相对应的操作频率的工作周期内被致能，藉此在该输入信号禁能时将该信号输入单元的输出端与该信号输出单元的输出端电性耦接至该低预设电位，其中，在所述稳定模块的一被禁能之前，另一所述稳定模块已经被致能。
2.根据权利要求1所述的移位缓存器，其特征在于，稳定模块的个数为两个，而每一所述稳定模块所相对应的该操作频率的工作周期大于50%。
3.根据权利要求1所述的移位缓存器，其特征在于，每一所述稳定模块所相对应的该操作频率的周期介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。
4.根据权利要求1所述的移位缓存器，其特征在于，每一所述稳定模块分别作为该移位缓存器的一下拉电路。
5.一种移位缓存器的驱动方法，适于控制一移位缓存器在输出端提供的电位，该移位缓存器包括一信号输出单元与多个稳定模块，该信号输出单元根据一输入信号而控制是否将所接收的一第一频率信号从该移位缓存器的输出端向外输出，每一所述稳定模块电性耦接至该移位缓存器的输出端以及一预设电位，该驱动方法包括提供一第一操作频率至一第一稳定模块，该第一操作频率于致能时使该移位缓存器的输出端在该输入信号禁能时经由该第一稳定模块而电性耦接至该预设电位；以及提供一第二操作频率至一第二稳定模块，该第二操作频率于致能时使该移位缓存器的输出端在该输入信号禁能时经由该第二稳定模块而电性耦接至该预设电位，其中，在该第一操作频率被禁能之前先致能该第二操作频率。
6.根据权利要求5所述的驱动方法，其特征在于，更包括在该第一操作频率被致能的后才禁能该第二操作频率。
7.根据权利要求5所述的驱动方法，其特征在于，该第一操作频率与该第二操作频率的工作周期各大于50%。
8.根据权利要求5所述的驱动方法，其特征在于，该第一及第二操作频率的周期分别介于显示0. 1帧画面所需的时间至显示200帧画面所需的时间之间。
全文摘要
一种移位缓存器包括信号输入单元、信号输出单元以及多个稳定模块。信号输入单元接收并提供输入信号，信号输出单元根据信号输入单元所提供的输入信号，控制是否将所接收的第一频率信号向外输出。每个稳定模块电性耦接至信号输入单元的输出端、信号输出单元的输出端以及预设电位，每个稳定模块接收相对应的操作频率并在相对应的操作频率的工作周期内被致能，藉此在输入信号禁能时将信号输入单元的输出端与信号输出单元的输出端电性耦接至预设电位。其中在稳定模块的一被禁能之前，另一稳定模块已经被致能。
文档编号G09G3/20GK102184704SQ20111011127
公开日2011年9月14日 申请日期2011年4月19日 优先权日2010年12月29日
发明者徐国华, 苏国彰, 陈勇志 申请人:友达光电股份有限公司
最新回复(0)