驱动电路的制作方法
专利名称：驱动电路的制作方法
技术领域：
本发明关于一种驱动电路，尤其是有关于一种提升输出波形的稳定度与薄膜电晶体(TFT)有效的操作时间的驱动电路。
背景技术：
近年来，为降低面板的成本，主动式液晶显示器的 闸极驱动电路采用薄膜电晶体技术设计已逐渐成为主流的趋势。然而，非晶硅薄膜电晶体元件会因为长时间的使用或者是高正向偏压施加而产生临界电压的漂移，造成薄膜电晶体(Thin-Film Transistor,以下简称TFT)的电流驱动力大幅降低，使得驱动电路的输出波形失真，进而影响到驱动电路的稳定度，并且造成画面的显示品质下降。另外，由于闸极驱动电路所提供的信号源是周期性的交流电压讯号，因此，在电压信号转换时，若输出节点为浮接(floating)的状态，则容易产生电容耦合效应(capacitorcoupling effect),使得驱动线所输出波形发生波动而让显像品质下降,甚至造成勿动作的情况发生。鉴于传统的方法并无有效提升输出波形的稳定度与TFT有效的操作时间，因此亟需提出一种新颖的驱动电路，可用于提升输出波形的稳定度与TFT有效的操作时间。
发明内容
本发明之一目的在于提供一驱动电路，其具有简单架构与输出低杂讯，可用于提升输出波形的稳定度与TFT的可靠度。本发明的另一目的在于，藉由降低信号源的电压摆幅，薄膜电晶体临界电压的漂移也同时被抑制，确保延长电路的有效操作时间。本发明提供一种驱动电路，其包括串接的复数个移位寄存器以及电容。该串接的复数个移位寄存器中每一个移位寄存器还包括第一电晶体，其包括第一极、第二极及闸极，其中该第一电晶体的第一极与该第一电晶体的闸极相耦接；第二电晶体，其包括第一极、第二极及闸极，其中该第二电晶体的闸极耦接该第一电晶体的第二极且该第二电晶体的第一极耦接第一信号；第三电晶体，其包括第一极、第二极及闸极，其中该第三电晶体的闸极耦接该第二电晶体的第二极且该第三电晶体的第一极耦接第二信号；第四电晶体，其包括第一极、第二极及闸极，其中该第四电晶体的第二极耦接第三信号，该第四电晶体的闸极耦接第四信号且该第四电晶体的第一极耦接该第二电晶体的第二极；第五电晶体，其包括第一极、第二极及闸极，其中该第五电晶体的闸极耦接该第四信号，该第五电晶体的第一极耦接该第三电晶体的第二极且该第五电晶体的第二极耦接该第三信号；第六电晶体，其包括第一极、第二极及闸极，其中该第六电晶体的第一极耦接该第一电晶体的第二极且该第六电晶体的第二极耦接该第三信号。该电容包括第一端与第二端，其中该电容的第一端耦接该第六电晶体的第一极且该电容的第二端耦接该第五电晶体的第一极。如所述的驱动电路，其还包括第七电晶体，其包括第一极、第二极及闸极，其中该第七电晶体的闸极耦接该第四信号，该第七电晶体的第一极耦接该第二电晶体的第二极且该第七电晶体的第二极耦接该电容的第二端。如所述的驱动电路，该第一电晶体的该第一极还接收由前一个移位寄存器所送出的输出信号。如所述的驱动电路，该第六电晶体的该闸极还接收由后一个移位寄存器所送出的输出信号。如所述的驱动电路，该第一信号与该第二信号为正直流源，而该第三信号为负直流源/接地，且该第一信号的位准大于该第二信号的位准。如所述的驱动电路，于该复数个移位寄存器中的奇数位移位寄存器，其所接收的该第四信号为时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。
如所述的驱动电路，该移位寄存电路设置于玻璃基板上。如所述的驱动电路，该第一至第六电晶体为非晶硅薄膜电晶体或者NMOS电晶体。如所述的驱动电路，该第七电晶体为非晶硅薄膜电晶体或者NMOS电晶体。于本发明的优点与精神可以由以下的
及具体实施方式
详述得到进一步的了解。
图I是显示根据本发明的一实施例的一驱动电路I。图2是显示根据本发明的移位寄存器15。图3是显示操作本发明的移位寄存器15的时序图。
具体实施例方式以下将参照随附的图式来描述本发明为达成目的所使用的技术手段与功效，而以下图式所列举的实施例仅为辅助说明，以利审查委员了解，但本案的技术手段并不限于所列举图式。图I是显示液晶显示器I的内部架构，包括薄膜电晶体液晶显示面板11、资料驱动电路12、驱动电路13以及时序控制器14，其中时序控制器14用以接收控制信号且驱动电路13包括串接的复数个移位寄存器15。关于薄膜电晶体液晶显示面板11、资料驱动电路12与时序控制器14为传统的电子装置，因此，于此将不再赘述。图2是显示根据本发明的移位寄存器15，其包括第一电晶体Q1，该第一电晶体Ql包括第一极、第二极及闸极，其中第一电晶体Ql的第一极与闸极相耦接；第二电晶体Q2，其包括第一极、第二极及闸极，其中该第二电晶体Q2的该闸极耦接该第一电晶体的该第二极且该第二电晶体Q2的该第一极稱接第一信号Vddi ;第三电晶体Q3,其包括第一极、第二极及闸极，其中该第三电晶体Q3的闸极耦接第二电晶体Q2的第二极且该第三电晶体的第一极耦接第二信号VDD2;第四电晶体Q4，其包括第一极、第二极及闸极，其中该第四电晶体Q4的该闸极耦接第四信号CLK，第四电晶体Q4的第一极耦接第二电晶体Q2的第二极且该第四电晶体Q4的第二极耦接第三信号Vss ;第五电晶体Q5，其包括第一极、第二极及闸极，其中第五电晶体Q5的闸极耦接第四信号CLK，第五电晶体Q5的第一极耦接第三电晶体Q3的该第二极且该第五电晶体Q5的第二极稱接第三信号VSS ;第六电晶体Q6,其包括第一极、第二极及闸极，其中第六电晶体Q6的第一极耦接第一电晶体Ql的第二极且该第六电晶体Q6的第二极耦接第三信号Vss ;以及电容Cl，其包括第一端与第二端，其中电容Cl的第一端耦接第六电晶体Q6的第一极且该电容Cl的第二端稱接第五电晶体Q5的第一极。上述的移位寄存器15还包括第七电晶体Q7，第七电晶体Q7包括第一极、第二极及闸极，其中第七电晶体Q7的闸极耦接第四信号CLK，第七电晶体Q7的第一极耦接第二电晶体Q2的第二极且该第七电晶体Q7的第二极耦接电容Cl的第二端。需说明的是，第一电晶体Ql的第一极还接收由前一个移位寄存器所送出的输出信号OUT(n-1)，且第六电晶体Q6的闸极还接收由后一个移位寄存器所送出的输出信号OUT (n+1)。此外，第一与第二信号VDD1，Vdd2为正直流源，而第三信号Vss为负直流源/接地，且第一信号Vddi的位准大于第二信号Vdd2的位准以及复数个移位寄存器15中的奇数位移位寄存器，其所接收的第四信号CLK为一时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。另外，移位寄存电路15设置于玻璃基板(未图示)上，且设置于移位寄存电路15中的电晶体可为非晶硅薄膜电晶体或是NMOS电晶体。 图3是显示操作本发明的移位寄存器15的时序图。请同时参阅图I。首先，于此实施例，本发明的移位寄存器15为驱动电路I中的奇数位移位寄存器，且可预设Vdd2与Vss的电压个别为20伏特(Voltage)，而Vddi为小于Vdd2的任一电源以及CLK信号为5伏特(VH)。当于第四信号CLK的时间T1时,第一电晶体Ql接收前一个移位寄存器的输出信号OUTn),用以驱动第二电晶体Q2与第三电晶体Q3，以及在时间T2输出一输出信号OUT(n)，此时电容Cl处于充电状态。更进一步而言，本发明的移位寄存器15通过前一个移位寄存器的输入信号0UT(n_D、第一电晶体Q1、第二电晶体Q2以及第三电晶体Q3用以拉升(pull up)移位寄存器15的输出波形至高电位。而当电容Cl处于放电状态时，本发明的移位寄存器15通过第四电晶体Q4、第五电晶体Q5与第六电晶体Q6用以拉低(pull down)于点Q(n)上的输出波形至低电位。此外，第七电晶体Q7可避免点G(n)上会有浮接的现象以及保护第四电晶体Q4与第三电晶体Q3于电容Cl充放电转换时，可保持导通状态。另外，本发明的电容Cl具有电容耦合的作用，其可确保在电容Cl充电时，第二电晶体Q2维持在线性区工作。接着，于时间T3时,接收后一个移存暂存器的输出信号OUT(n+1),用以重置移位寄存器15。根据本发明的另一实施例，本发明的移位寄存器15为驱动电路I中的偶数位移位寄存器，且可预设Vdd2与Vss的电压个别为20伏特(Voltage)，而Vddi为小于Vdd2的任一电
源。当于反相的第四信号的时间T1时，第一电晶体Ql接收前一个移位寄存器的输出信号OUT (Iri)，用以驱动第二电晶体Q2与第三电晶体Q3，以及在时间T2输出输出信号OUT (n)，此时电容Cl处于充电状态。更进一步而言，本发明的移位寄存器15通过前一个移位寄存器的输入信号0UT(n_D、第一电晶体Q1、第二电晶体Q2以及第三电晶体Q3用以拉升(pull up)移位寄存器15的输出波形至高电位。而当电容Cl处于放电状态时，本发明的移位寄存器15通过第四电晶体Q4、第五电晶体Q5与第六电晶体Q6用以拉低(pull down)于点Q(n)上的输出波形至低电位。此外，第七电晶体Q7可避免点G(n)上会有浮接的现象以及保护第四电晶体Q4与第三电晶体Q3于电容Cl充放电转换时，可保持导通状态。另外，本发明的电容Cl具有电容耦合的作用，其可确保在电容Cl充电时，第二电晶体Q2维持在线性区工作。接着，于时间T3时，接收后一个移存暂存器的输出信号0UT(n+1)，用以重置移位寄存器15。
本发明的驱动电路具有简单架构与输出低杂讯，可用于提升输出波形的稳定度与TFT的可靠度。本发明的驱动电路其另一好处在于，藉由降低信号源的电压摆幅，薄膜电晶体临界电压的漂移也同时被抑制，确保延长电路的有效操作时间。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种驱动电路，其特征在于包括 串接的复数个移位寄存器，且每一个移位寄存器还包括 第一电晶体，其包括第一极、第二极及闸极，其中该第一电晶体的第一极与该第一电晶体的闸极相耦接； 第二电晶体，其包括第一极、第二极及闸极，其中该第二电晶体的闸极耦接该第一电晶体的第二极且该第二电晶体的第一极耦接第一信号； 第三电晶体，其包括第一极、第二极及闸极，其中该第三电晶体的闸极耦接该第二电晶体的第二极且该第三电晶体的第一极耦接第二信号； 第四电晶体，其包括第一极、第二极及闸极，其中该第四电晶体的第二极耦接第三信号，该第四电晶体的闸极耦接第四信号且该第四电晶体的第一极耦接该第二电晶体的第二极； 第五电晶体，其包括第一极、第二极及闸极，其中该第五电晶体的闸极耦接该第四信号，该第五电晶体的第一极耦接该第三电晶体的第二极且该第五电晶体的第二极耦接该第二 目号; 第六电晶体，其包括第一极、第二极及闸极，其中该第六电晶体的第一极耦接该第一电晶体的第二极且该第六电晶体的第二极耦接该第三信号；以及 电容，其包括第一端与第二端，其中该电容的该第一端耦接该第六电晶体的第一极且该电容的该第二端耦接该第五电晶体的第一极。
2.如权利要求I项所述的驱动电路，其特征在于还包括第七电晶体，其包括第一极、第二极及闸极，其中该第七电晶体的闸极耦接该第四信号，该第七电晶体的第一极耦接该第二电晶体的第二极且该第七电晶体的第二极耦接该电容的该第二端。
3.如权利要求I项所述的驱动电路，其特征在于该第一电晶体的该第一极还接收由前一个移位寄存器所送出的输出信号。
4.如权利要求I项所述的驱动电路，其特征在于该第六电晶体的闸极还接收由后一个移位寄存器所送出的输出信号。
5.如权利要求I项所述的驱动电路，其特征在于该第一信号与该第二信号为正直流源，而该第三信号为负直流源/接地，且该第一信号的位准大于该第二信号的位准。
6.如权利要求I项所述的驱动电路，其特征在于于该复数个移位寄存器中的奇数位移位寄存器，其所接收的该第四信号为时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。
7.如权利要求I项所述的驱动电路，其特征在于该移位寄存电路设置于玻璃基板上。
8.如权利要求I项所述的驱动电路，其特征在于该第一至第六电晶体为非晶硅薄膜电晶体或者NMOS电晶体。
9.如权利要求2项所述的驱动电路，其特征在于该第七电晶体为非晶硅薄膜电晶体或者NMOS电晶体。
全文摘要
本发明关于一种驱动电路，其包括串接的复数个移位寄存器，且每一个移位寄存器还包括复数个电晶体与电容。上述的驱动电路具有架构简单与输出低杂讯的优点，且上述驱动电路可藉由降低信号源的摆幅，以抑制临界电压的漂移，进而延长电路有效操作时间。
文档编号G09G3/36GK102760397SQ20111011576
公开日2012年10月31日 申请日期2011年4月27日 优先权日2011年4月27日
发明者庄闵钦, 林志隆 申请人:苏州达方电子有限公司, 达方电子股份有限公司
技术领域：
本发明关于一种驱动电路，尤其是有关于一种提升输出波形的稳定度与薄膜电晶体(TFT)有效的操作时间的驱动电路。
背景技术：
近年来，为降低面板的成本，主动式液晶显示器的 闸极驱动电路采用薄膜电晶体技术设计已逐渐成为主流的趋势。然而，非晶硅薄膜电晶体元件会因为长时间的使用或者是高正向偏压施加而产生临界电压的漂移，造成薄膜电晶体(Thin-Film Transistor,以下简称TFT)的电流驱动力大幅降低，使得驱动电路的输出波形失真，进而影响到驱动电路的稳定度，并且造成画面的显示品质下降。另外，由于闸极驱动电路所提供的信号源是周期性的交流电压讯号，因此，在电压信号转换时，若输出节点为浮接(floating)的状态，则容易产生电容耦合效应(capacitorcoupling effect),使得驱动线所输出波形发生波动而让显像品质下降,甚至造成勿动作的情况发生。鉴于传统的方法并无有效提升输出波形的稳定度与TFT有效的操作时间，因此亟需提出一种新颖的驱动电路，可用于提升输出波形的稳定度与TFT有效的操作时间。
发明内容
本发明之一目的在于提供一驱动电路，其具有简单架构与输出低杂讯，可用于提升输出波形的稳定度与TFT的可靠度。本发明的另一目的在于，藉由降低信号源的电压摆幅，薄膜电晶体临界电压的漂移也同时被抑制，确保延长电路的有效操作时间。本发明提供一种驱动电路，其包括串接的复数个移位寄存器以及电容。该串接的复数个移位寄存器中每一个移位寄存器还包括第一电晶体，其包括第一极、第二极及闸极，其中该第一电晶体的第一极与该第一电晶体的闸极相耦接；第二电晶体，其包括第一极、第二极及闸极，其中该第二电晶体的闸极耦接该第一电晶体的第二极且该第二电晶体的第一极耦接第一信号；第三电晶体，其包括第一极、第二极及闸极，其中该第三电晶体的闸极耦接该第二电晶体的第二极且该第三电晶体的第一极耦接第二信号；第四电晶体，其包括第一极、第二极及闸极，其中该第四电晶体的第二极耦接第三信号，该第四电晶体的闸极耦接第四信号且该第四电晶体的第一极耦接该第二电晶体的第二极；第五电晶体，其包括第一极、第二极及闸极，其中该第五电晶体的闸极耦接该第四信号，该第五电晶体的第一极耦接该第三电晶体的第二极且该第五电晶体的第二极耦接该第三信号；第六电晶体，其包括第一极、第二极及闸极，其中该第六电晶体的第一极耦接该第一电晶体的第二极且该第六电晶体的第二极耦接该第三信号。该电容包括第一端与第二端，其中该电容的第一端耦接该第六电晶体的第一极且该电容的第二端耦接该第五电晶体的第一极。如所述的驱动电路，其还包括第七电晶体，其包括第一极、第二极及闸极，其中该第七电晶体的闸极耦接该第四信号，该第七电晶体的第一极耦接该第二电晶体的第二极且该第七电晶体的第二极耦接该电容的第二端。如所述的驱动电路，该第一电晶体的该第一极还接收由前一个移位寄存器所送出的输出信号。如所述的驱动电路，该第六电晶体的该闸极还接收由后一个移位寄存器所送出的输出信号。如所述的驱动电路，该第一信号与该第二信号为正直流源，而该第三信号为负直流源/接地，且该第一信号的位准大于该第二信号的位准。如所述的驱动电路，于该复数个移位寄存器中的奇数位移位寄存器，其所接收的该第四信号为时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。
如所述的驱动电路，该移位寄存电路设置于玻璃基板上。如所述的驱动电路，该第一至第六电晶体为非晶硅薄膜电晶体或者NMOS电晶体。如所述的驱动电路，该第七电晶体为非晶硅薄膜电晶体或者NMOS电晶体。于本发明的优点与精神可以由以下的
及具体实施方式
详述得到进一步的了解。
图I是显示根据本发明的一实施例的一驱动电路I。图2是显示根据本发明的移位寄存器15。图3是显示操作本发明的移位寄存器15的时序图。
具体实施例方式以下将参照随附的图式来描述本发明为达成目的所使用的技术手段与功效，而以下图式所列举的实施例仅为辅助说明，以利审查委员了解，但本案的技术手段并不限于所列举图式。图I是显示液晶显示器I的内部架构，包括薄膜电晶体液晶显示面板11、资料驱动电路12、驱动电路13以及时序控制器14，其中时序控制器14用以接收控制信号且驱动电路13包括串接的复数个移位寄存器15。关于薄膜电晶体液晶显示面板11、资料驱动电路12与时序控制器14为传统的电子装置，因此，于此将不再赘述。图2是显示根据本发明的移位寄存器15，其包括第一电晶体Q1，该第一电晶体Ql包括第一极、第二极及闸极，其中第一电晶体Ql的第一极与闸极相耦接；第二电晶体Q2，其包括第一极、第二极及闸极，其中该第二电晶体Q2的该闸极耦接该第一电晶体的该第二极且该第二电晶体Q2的该第一极稱接第一信号Vddi ;第三电晶体Q3,其包括第一极、第二极及闸极，其中该第三电晶体Q3的闸极耦接第二电晶体Q2的第二极且该第三电晶体的第一极耦接第二信号VDD2;第四电晶体Q4，其包括第一极、第二极及闸极，其中该第四电晶体Q4的该闸极耦接第四信号CLK，第四电晶体Q4的第一极耦接第二电晶体Q2的第二极且该第四电晶体Q4的第二极耦接第三信号Vss ;第五电晶体Q5，其包括第一极、第二极及闸极，其中第五电晶体Q5的闸极耦接第四信号CLK，第五电晶体Q5的第一极耦接第三电晶体Q3的该第二极且该第五电晶体Q5的第二极稱接第三信号VSS ;第六电晶体Q6,其包括第一极、第二极及闸极，其中第六电晶体Q6的第一极耦接第一电晶体Ql的第二极且该第六电晶体Q6的第二极耦接第三信号Vss ;以及电容Cl，其包括第一端与第二端，其中电容Cl的第一端耦接第六电晶体Q6的第一极且该电容Cl的第二端稱接第五电晶体Q5的第一极。上述的移位寄存器15还包括第七电晶体Q7，第七电晶体Q7包括第一极、第二极及闸极，其中第七电晶体Q7的闸极耦接第四信号CLK，第七电晶体Q7的第一极耦接第二电晶体Q2的第二极且该第七电晶体Q7的第二极耦接电容Cl的第二端。需说明的是，第一电晶体Ql的第一极还接收由前一个移位寄存器所送出的输出信号OUT(n-1)，且第六电晶体Q6的闸极还接收由后一个移位寄存器所送出的输出信号OUT (n+1)。此外，第一与第二信号VDD1，Vdd2为正直流源，而第三信号Vss为负直流源/接地，且第一信号Vddi的位准大于第二信号Vdd2的位准以及复数个移位寄存器15中的奇数位移位寄存器，其所接收的第四信号CLK为一时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。另外，移位寄存电路15设置于玻璃基板(未图示)上，且设置于移位寄存电路15中的电晶体可为非晶硅薄膜电晶体或是NMOS电晶体。 图3是显示操作本发明的移位寄存器15的时序图。请同时参阅图I。首先，于此实施例，本发明的移位寄存器15为驱动电路I中的奇数位移位寄存器，且可预设Vdd2与Vss的电压个别为20伏特(Voltage)，而Vddi为小于Vdd2的任一电源以及CLK信号为5伏特(VH)。当于第四信号CLK的时间T1时,第一电晶体Ql接收前一个移位寄存器的输出信号OUTn),用以驱动第二电晶体Q2与第三电晶体Q3，以及在时间T2输出一输出信号OUT(n)，此时电容Cl处于充电状态。更进一步而言，本发明的移位寄存器15通过前一个移位寄存器的输入信号0UT(n_D、第一电晶体Q1、第二电晶体Q2以及第三电晶体Q3用以拉升(pull up)移位寄存器15的输出波形至高电位。而当电容Cl处于放电状态时，本发明的移位寄存器15通过第四电晶体Q4、第五电晶体Q5与第六电晶体Q6用以拉低(pull down)于点Q(n)上的输出波形至低电位。此外，第七电晶体Q7可避免点G(n)上会有浮接的现象以及保护第四电晶体Q4与第三电晶体Q3于电容Cl充放电转换时，可保持导通状态。另外，本发明的电容Cl具有电容耦合的作用，其可确保在电容Cl充电时，第二电晶体Q2维持在线性区工作。接着，于时间T3时,接收后一个移存暂存器的输出信号OUT(n+1),用以重置移位寄存器15。根据本发明的另一实施例，本发明的移位寄存器15为驱动电路I中的偶数位移位寄存器，且可预设Vdd2与Vss的电压个别为20伏特(Voltage)，而Vddi为小于Vdd2的任一电
源。当于反相的第四信号的时间T1时，第一电晶体Ql接收前一个移位寄存器的输出信号OUT (Iri)，用以驱动第二电晶体Q2与第三电晶体Q3，以及在时间T2输出输出信号OUT (n)，此时电容Cl处于充电状态。更进一步而言，本发明的移位寄存器15通过前一个移位寄存器的输入信号0UT(n_D、第一电晶体Q1、第二电晶体Q2以及第三电晶体Q3用以拉升(pull up)移位寄存器15的输出波形至高电位。而当电容Cl处于放电状态时，本发明的移位寄存器15通过第四电晶体Q4、第五电晶体Q5与第六电晶体Q6用以拉低(pull down)于点Q(n)上的输出波形至低电位。此外，第七电晶体Q7可避免点G(n)上会有浮接的现象以及保护第四电晶体Q4与第三电晶体Q3于电容Cl充放电转换时，可保持导通状态。另外，本发明的电容Cl具有电容耦合的作用，其可确保在电容Cl充电时，第二电晶体Q2维持在线性区工作。接着，于时间T3时，接收后一个移存暂存器的输出信号0UT(n+1)，用以重置移位寄存器15。
本发明的驱动电路具有简单架构与输出低杂讯，可用于提升输出波形的稳定度与TFT的可靠度。本发明的驱动电路其另一好处在于，藉由降低信号源的电压摆幅，薄膜电晶体临界电压的漂移也同时被抑制，确保延长电路的有效操作时间。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种驱动电路，其特征在于包括 串接的复数个移位寄存器，且每一个移位寄存器还包括 第一电晶体，其包括第一极、第二极及闸极，其中该第一电晶体的第一极与该第一电晶体的闸极相耦接； 第二电晶体，其包括第一极、第二极及闸极，其中该第二电晶体的闸极耦接该第一电晶体的第二极且该第二电晶体的第一极耦接第一信号； 第三电晶体，其包括第一极、第二极及闸极，其中该第三电晶体的闸极耦接该第二电晶体的第二极且该第三电晶体的第一极耦接第二信号； 第四电晶体，其包括第一极、第二极及闸极，其中该第四电晶体的第二极耦接第三信号，该第四电晶体的闸极耦接第四信号且该第四电晶体的第一极耦接该第二电晶体的第二极； 第五电晶体，其包括第一极、第二极及闸极，其中该第五电晶体的闸极耦接该第四信号，该第五电晶体的第一极耦接该第三电晶体的第二极且该第五电晶体的第二极耦接该第二 目号; 第六电晶体，其包括第一极、第二极及闸极，其中该第六电晶体的第一极耦接该第一电晶体的第二极且该第六电晶体的第二极耦接该第三信号；以及 电容，其包括第一端与第二端，其中该电容的该第一端耦接该第六电晶体的第一极且该电容的该第二端耦接该第五电晶体的第一极。
2.如权利要求I项所述的驱动电路，其特征在于还包括第七电晶体，其包括第一极、第二极及闸极，其中该第七电晶体的闸极耦接该第四信号，该第七电晶体的第一极耦接该第二电晶体的第二极且该第七电晶体的第二极耦接该电容的该第二端。
3.如权利要求I项所述的驱动电路，其特征在于该第一电晶体的该第一极还接收由前一个移位寄存器所送出的输出信号。
4.如权利要求I项所述的驱动电路，其特征在于该第六电晶体的闸极还接收由后一个移位寄存器所送出的输出信号。
5.如权利要求I项所述的驱动电路，其特征在于该第一信号与该第二信号为正直流源，而该第三信号为负直流源/接地，且该第一信号的位准大于该第二信号的位准。
6.如权利要求I项所述的驱动电路，其特征在于于该复数个移位寄存器中的奇数位移位寄存器，其所接收的该第四信号为时脉信号，而于该复数个移位寄存器中的偶数位移位寄存器，其所接收的该第四信号为反相的该时脉信号。
7.如权利要求I项所述的驱动电路，其特征在于该移位寄存电路设置于玻璃基板上。
8.如权利要求I项所述的驱动电路，其特征在于该第一至第六电晶体为非晶硅薄膜电晶体或者NMOS电晶体。
9.如权利要求2项所述的驱动电路，其特征在于该第七电晶体为非晶硅薄膜电晶体或者NMOS电晶体。
全文摘要
本发明关于一种驱动电路，其包括串接的复数个移位寄存器，且每一个移位寄存器还包括复数个电晶体与电容。上述的驱动电路具有架构简单与输出低杂讯的优点，且上述驱动电路可藉由降低信号源的摆幅，以抑制临界电压的漂移，进而延长电路有效操作时间。
文档编号G09G3/36GK102760397SQ20111011576
公开日2012年10月31日 申请日期2011年4月27日 优先权日2011年4月27日
发明者庄闵钦, 林志隆 申请人:苏州达方电子有限公司, 达方电子股份有限公司
最新回复(0)