显示驱动电路及其测试方法
专利名称：显示驱动电路及其测试方法
技术领域：
本发明涉及一种显示驱动电路及其测试方法，且特别涉及一种可接收外部控制信号进行测试的显示驱动电路及其测试方法。
背景技术：
请参照图1，为说明显示面板140的传统显示驱动电路120组成的方框示意图。 此显示驱动电路120包括系统介面电路(System Interface Circuit) 122、存储器控制电路(Memory Control Circuit) 124、图像数据存储器(Image Data Memory) 126、时序控制电路(Timing Control Circuit) 1 、锁存电路(Latch Circuit) 130、数据线驱动电路(Data Line Driving Circuit) 132、扫描线驱动电路 Gcan Line Driving Circuit) 134与灰阶电压产生电路(Grayscale Voltage Generting Circuit) 136。系统界面电路122耦接到外部的处理器110，而数据线驱动电路132与扫描线驱动电路134则是耦接到显示面板140。当显示驱动电路120操作在正常操作模式(Normal Operation Mode)时，外部的处理器Iio将显示数据经由系统介面电路122传送给存储器控制电路124。存储器控制电路IM将显示数据暂存于图像数据存储器126。而时序控制电路1 则是按时序对存储器控制电路124、锁存电路130、数据线驱动电路132、扫描线驱动电路134与灰阶电压产生电路136发出对应的控制信号。例如，时序控制电路1 经由存储器控制电路IM将图像数据从图像数据存储器126读出，并且将图像数据传送到锁存电路130。锁存电路130依据时序控制电路1 的锁存脉冲，将图像数据进行闩锁并传送到数据线驱动电路132。而时序控制电路1 更进一步控制数据线驱动电路132与扫描线驱动电路134，用以将图像数据传送到显示面板140的画素中，据以显示对应的图像。对显示驱动电路120于正常操作模式下的时序图(Timing Diagram)，则如图2所示。在此假设扫描线驱动电路134包含多个输出端。例如，扫描线驱动电路134的第一输出端Gl驱动显示面板140的第1个扫描线，第二输出端G2驱动显示面板140的第二个扫
描线、第三输出端G3驱动显示面板140的第三个扫描线.....第N输出端GN驱动显示面板
140的第N个扫描线。从时序控制电路1 传来每隔一预定时间变化的闸极位址。扫描线驱动电路Π4依据闸极位址而经由输出端Gl GN依序驱动显示面板140的扫描线。如图 2的上半部所示，将一固定时间，也就是一个画面(Frame)的时间内，分割此固定时间成N个闸驱动期间T。基于时序控制电路1 的控制，扫描线驱动电路134分别于不同的闸驱动期间T依序驱动显示面板140的其中一条扫描线。在图2的下半部包括(1)数据线驱动电路132内的数据线驱动器(Data Line Driver)所接收的显示数据(Display Data) ； (2)从时序控制电路1 传来用以控制锁存电路130的锁存脉冲(Latch Pulse) ； (3)从时序控制电路1 传来每隔一预定时间变化的闸极位址(Gate Address) ； (4)从时序控制电路1 传来每隔一预定时间变化的闸极使能信号》)0FF ； (5)从时序控制电路128传来的控制信号)(D0NB。控制信号)(D0NB有最高优先权。当控制信号》)0NB为逻辑低电平L时，扫描线驱动电路134的所有输出皆为一高电平的电压VGH。在正常操作模式下，控制信号)(D0NB维持在逻辑高电平H。当闸极使能信号 XDOFF为逻辑低电平时，扫描线驱动电路134将依照时序控制电路1 所提供的闸极位址输出高电平电压VGH到输出端Gl GN其中一个对应的输出端，而对其余的输出端则输出低电平的电压VGL，如图2所示。而闸极使能信号)(D0FF为逻辑高电平时，则扫描线驱动电路 134的所有输出皆为低电平的电压VGL。上述电压VGH的电平高于电压VGL的电平。当对显示驱动电路120进行测试操作时，显示驱动器120操作在测试操作模式 (Test Operation Mode)，而外部的处理器110要先通过系统介面电路122与存储器控制电路IM将测试样式(Test Pattern)事先写入图像数据存储器126。在将测试样式写入图像数据存储器126之后，时序控制电路1 接着按时序经由存储器控制电路IM将测试样式从图像数据存储器I^U卖出，并且将测试样式经由锁存电路130传送到数据线驱动电路 132。时序控制电路1 依据所述测试样式产生对应的控制信号，以控制数据线驱动电路 132与扫描线驱动电路134，并经由数据线驱动电路132与扫描线驱动电路134进行测试样式的输出。通过外部测试仪器量测数据线驱动电路132的输出与扫描线驱动电路134的输出，来判定显示驱动器120是否通过测试。对扫描线驱动电路134的测试共有三种行为模式(1)使扫描线驱动电路134的所有输出端Gl GN皆输出一低电平的电压VGL，如图3A所示；(2)使扫描线驱动电路134 的所有输出端Gl GN皆输出一高电平的电压VGH，如图3A所示；及(3)使扫描线驱动电路134的其中一个输出端输出一高电平的电压VGH，而其余输出端输出低电平的电压VLG， 如图3B所示。针对扫描线驱动电路134的测试而言，必须根据每个画面所需显示的固定时间 (Fixed time for one Frame)以及扫描线驱动电路1；34的输出端数量N而决定。每个画面的固定时间将根据扫描线驱动电路134的输出端数量而被分割，而后依序针对扫描线驱动电路134的每一个输出端，在每一分割的时间区间内(例如于闸驱动期间T内)进行测试。 上述对扫描线驱动电路134进行的测试包括例如判断驱动的电压是否足够等等。图式中的时间区间T则为将每个画面所需的时间切割为N个时间区间(N个时间区间T)。对显示驱动积体电路(Display Driver IC，即显示驱动电路120)而言，必须依序于输出端Gl GN 轮流输出驱动电压，而且在测试每一个输出端时，都需要等待测试的结果，因此相当耗费测试的时间。在传统的测试架构中，提出一种改善的方法，经由一个内部的振荡器 (Oscillator)加快操作的频率，而使测试的时间缩短。但这样的作法，可能会因为扫描线驱动电路134原本设计的架构无法符合此加快频率的操作，导致产生所谓的假错误讯息，影响测试的结果。
发明内容
本发明提供一种显示驱动电路，用以驱动一显示面板。上述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。图像数据存储器储存显示数据。数据线驱动电路耦接至时序控制电路，接收显示数据，并输出对应显示数据的一灰阶电压信号。扫描线驱动电路耦接至时序控制电路，于一正常操作模式下受控于该时序控制电路所产生的一第一控制信号，以及于一测试操作模式下受控于一外部测试平台所产生的一第二控制信号，其中第二控制信号用以作为该显示驱动电路进行测试的测试样式。在一实施例中，上述扫描线驱动电路根据测试样式对进行测试，包括循序地触发该扫描线驱动电路内部多个输出级电路；使所有输出级电路同时输出一第一电平电压；以及使所有输出级电路同时输出一第二电平电压，其中第一电平高于第二电平。本发明提供一种测试显示驱动电路的方法，其中显示驱动电路用以驱动一显示面板。所述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。上述测试方法包括于一测试操作模式下，由一控制信号控制扫描线驱动电路，其中控制信号是由一外部测试平台所产生。根据控制信号的一测试样式对扫描线驱动电路进行测试与量测。在一实施例中，上述的测试显示驱动电路的方法中，此扫描线驱动电路根据测试样式进行循序地触发该扫描线驱动电路内部多个输出级电路；使所有输出级电路同时输出一第一电平电压；以及使所有输出级电路同时输出一第二电平电压，其中第一电平高于第二电平。在一实施例中，上述的测试显示驱动电路的方法中，控制信号是由外部测试平台经由时序控制电路传送到扫描线驱动电路。在一实施例中，上述的控制信号是由该外部测试平台直接传送到该扫描线驱动电路。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1是说明显示驱动电路组成的方框示意图。图2是说明对显示驱动电路的正常操作时序图。图3A与IBB是分别说明对扫描线驱动电路输出测试信号的电压电平示意图。图4是说明本发明所提出显示驱动电路组成的一实施例的方框方框示意图。图5是说明本发明所提出显示驱动电路组成实施例的部分电路方框示意图。图6是说明运用本发明实施例所进行的扫描线驱动电路测试时序示意图。附图标记110:处理器120:显示驱动电路122:系统介面电路 124:存储器控制电路126:图像数据存储器 1 :时序控制电路130 锁存电路132:数据线驱动电路134:扫描线驱动电路 136:灰阶电压产生电路140 显示面板400:显示驱动电路410:处理器422:系统介面电路424:存储器控制电路 426:图像数据存储器428:时序控制电路430 锁存电路432:数据线驱动电路 434:扫描线驱动电路
436 灰阶电压产生电路440 显示面板500:显示驱动电路532:选择电路534 逻辑单元53 536^ 输出级电路610、620、630 虚线框Gl GN、GDl ⑶N 输出端 X)FF:闸极使能信号)(D0NB:控制信号
具体实施例方式请参照图4所示，为本发明实施例所提出显示驱动电路组成的方框示意图。此显示驱动电路400包括系统介面电路(System Interface Circuit) 422、存储器控制电路 (Memory Control Circuit) 424、图像数据存储器(Image Data Memory) 426、时序控制电路 (Timing Control Circuit)428、锁存电路(Latch Circuit)430、一数据线驱动电路(Data Line Driving Circuit) 432、一扫描线驱动电路(Gate Line Driving Circuit) 4；34 与灰阶电压产生电路(Grayscale Voltage Generating Circuit)4360系统界面电路422耦接到外部测试平台的处理器410，而数据线驱动电路432与扫描线驱动电路434可以被耦接到显示面板440或是外部测试平台的量测仪器。此处理器410可为显示装置、手持式电子装置(例如手机或个人数字助理PDA等)或其他电子装置中的内部处理装置。在另一实施例中，此处理器410亦可为测试装置的处理器。当显示驱动电路400操作在正常操作模式(Normal Operation Mode)时，外部的处理器410将显示数据经由系统介面电路422传送给存储器控制电路424。存储器控制电路4M将显示数据暂存于图像数据存储器426。而时序控制电路4 则是按时序对存储器控制电路424、锁存电路430、数据线驱动电路432、扫描线驱动电路434与灰阶电压产生电路436发出对应的控制信号。例如，时序控制电路4 经由存储器控制电路似4从图像数据存储器似6读出图像数据，并且将图像数据传送到锁存电路430。锁存电路430依据时序控制电路4 的锁存脉冲，将图像数据进行闩锁并传送到数据线驱动电路432。而时序控制电路4 还进一步控制数据线驱动电路432与扫描线驱动电路434，用以将图像数据传送到显示面板440的画素中，据以显示对应的图像。例如于正常操作模式下，扫描线驱动电路434受控于时序控制电路4 所产生的第一控制信号，以驱动显示面板440的多条扫描线。上述时序控制电路4 所产生的控制信号以及扫描线驱动电路434的输出可以参照图2与相关说明。灰阶电压产生电路436产生灰阶电压给数据线驱动电路432。数据线驱动电路432接收该显示数据，并输出对应该显示数据的灰阶电压信号至显示面板440的多条数据线。当对显示驱动电路400进行测试操作时，显示驱动器400操作在测试操作模式 (Test Operation Mode)。在测试操作模式中，扫描线驱动电路434受控于外部测试平台 (处理器410)所产生的第二控制信号，其中该第二控制信号用以作为显示驱动电路400 进行测试的测试样式。此第二控制信号包括闸极位址、闸极使能信号)(D0FF及控制信号 )(D0NB。扫描线驱动电路434所需的控制信号(测试样式)是由外部测试平台所产生与提 {共。在一实施例中，处理器410可以经路径411，也就是通过系统介面电路122将第二控制信号传送到时序控制电路428。于该正常操作模式下，时序控制电路4 选择将时序控制电路4 本身所产生的第一控制信号传送给扫描线驱动电路434。于该测试操作模式下，时序控制电路4 选择将外部测试平台(处理器410)所产生的第二控制信号传送给扫描线驱动电路434。因此，处理器410可由系统界面电路422对时序控制电路4 写入指令 (Write Command)，直接对扫描线驱动电路434进行测试样式(Test Pattern)的测试。在另外一实施例中，扫描线驱动电路434可直接连接到系统介面电路422。因此， 处理器410可以通过系统介面电路422直接将外部测试平台(处理器410)所产生的第二控制信号传送给扫描线驱动电路434。上述处理器410若是通过系统介面电路422直接连接到时序控制电路428，而将控制指令传送到扫描线驱动电路434，则该第二控制信号包括由处理器410对时序控制电路4 使能启动(Activated)后进行传送。除此之外，在另一选择实施例中，扫描线驱动电路434还可直接耦合到外部测试平台(处理器410)。处理器410还可直接经由一数据直接传输路径413，直接将对扫描线驱动电路434进行测试的测试样式(Test Pattern)传送到扫描线驱动电路434。当显示驱动电路400操作在测试操作模式时，扫描线驱动电路434是受控于外部处理器410所产生的控制信号，而非受控于时序控制电路428。在测试操作模式中，处理器 410将直接传送测试样式(Test I^attern)给扫描线驱动电路434，以进行测试。在一实施例中，对扫描线驱动电路434所进行的测试样式(Test Pattern)，包括(1)循序地触发扫描线驱动电路434内部多个输出级电路，使其中一个输出级电路输出一第一电平(例如高电平电压VGH)，而其余输出级电路皆输出一第二电平(例如低电平电压VGL) ； (2)使全部输出级电路同时输出第一电平；以及(3)使全部输出级电路同时输出第二电平。请参照图5，为本发明另一实施例所提出显示驱动电路500组成的部分电路方框示意图。在此显示驱动电路500中，外部测试平台的处理器410可直接连接到扫描线驱动电路434，或是通过系统介面电路422连接到扫描线驱动电路434，或是通过系统介面电路422 与时序控制电路4 连接到扫描线驱动电路434。如图5所示，处理器410与时序控制电路4 分别连接到扫描线驱动电路434。在此扫描线驱动电路434中包括一选择电路532、 逻辑单元(Logic unit) 534、以及多个输出级电路(Output Stage Circuit) 536^536^...、 536N_i。这些输出级电路53^- 536^的输出端作为扫描线驱动电路434的输出端⑶1、 GD2、GD3、· · . ,GDN0选择电路532具有第一输入端、第二输入端与输出端。选择电路532的第一输入端接收时序控制电路4 所产生的第一控制信号。选择电路532的第二输入端接收外部测试平台的处理器410所产生的第二控制信号。于正常操作模式下，选择电路532的输出端输出时序控制电路4 所产生的第一控制信号给逻辑单元534。于测试操作模式下，选择电路 532的输出端输出处理器410所产生的第二控制信号给逻辑单元534。选择电路532用以切换选择由处理器410或是时序控制电路4 取得闸极控制信号(Gate Control Signals)。逻辑单元534耦接于选择电路532的输出端以及该些输出级电路53 536^之间。逻辑单元534依据选择电路532的输出而选择性地触发这些输出级电路53 536吣。 经过逻辑单元534的判断后，经由输出级电路(Output Stage Circuit) 5360 536^输出对应的测试样式以进行测试与量测。请参照图6，为说明运用本发明实施例所进行的扫描线驱动电路测试时序示意图。 在此实施例中，数据线驱动电路432接收由时序控制电路4 依序控制输出的显示数据；而扫描线驱动电路434则接收由处理器410直接传来的测试样式(控制信号)，以便迅速地完成测试的项目。 请参照图6，对扫描线驱动电路434所进行的测试样式(Test Pattern)，例如包括 (1)循序地触发扫描线驱动电路434内部多个输出级电路53 536N_i，也就是使输出级电路53 536N_i —个一个地循序输出高电平电压VGH到扫描线驱动电路434的输出端 GDl GDN，而其他的输出级电路则皆输出低电平电压VGL，以进行扫描线驱动电路434的测试，如图6中虚线框610所示。(2)使该些输出级电路53 536N_i同时输出第一电平电压(例如高电平电压VGH)至扫描线驱动电路434的输出端OTl ⑶N，如图6中虚线框 620所示。(3)使该些输出级电路53^- 536^同时输出第二电平电压(例如低电平电压 VGL)至扫描线驱动电路434的输出端OTl ⑶N，如图6中虚线框630所示。于测试操作模式中，传统显示驱动电路120是由时序控制电路1 产生测试控制信号给扫描线驱动电路134。时序控制电路1 为了配合对数据线驱动电路432的操作，必须将每一画面的固定时间切割成多个分割时间区间T，而依序对每一个扫描线驱动电路在对应的分割时间区间内进行测试。上述依序进行测试的传统操作，将造成时间上的延迟，无法有效改善测试的效率。为了增加对扫描线驱动电路进行测试的效率，本实施例所提出的架构，测试扫描线驱动电路434所需的控制信号将由外部测试平台所产生与提供。因此在测试扫描线驱动电路434时，不需要配合或等待时序控制电路4 对数据线驱动电路432的操作，便可以更快速、更有效率地测试扫描线驱动电路434。在一实施例中，处理器410可经由系统界面电路422对时序控制电路4 写入指令(Write Command)，直接对扫描线驱动电路进行测试样式(Test Pattern)的测试。在另外一实施例中，处理器410可经由系统界面电路422，直接将测试样式传送到扫描线驱动电路434，以对扫描线驱动电路434进行测试，而不管由时序控制电路4 原先预定的分割时间区间内的测试操作顺序，也不管数据线驱动电路432的操作时序，如图6所示。因此，上述诸实施例可降低显示驱动电路400的测试时间。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。
权利要求
1.一种显示驱动电路，用以驱动一显示面板，其中该显示驱动电路包括一时序控制电路；一图像数据存储器，储存显示数据；一数据线驱动电路，耦接至该时序控制电路，接收该显示数据，并输出对应该显示数据的一灰阶电压信号；以及一扫描线驱动电路，耦接至该时序控制电路，于一正常操作模式下受控于该时序控制电路所产生的一第一控制信号，以及于一测试操作模式下受控于一外部测试平台所产生的一第二控制信号，其中该第二控制信号用以作为该显示驱动电路进行测试的测试样式。
2.根据权利要求1所述的显示驱动电路，其中该扫描线驱动电路根据该测试样式进行测试，包括循序地触发该扫描线驱动电路内部多个输出级电路；使该些输出级电路同时输出一第一电平电压；以及使该些输出级电路同时输出一第二电平电压，其中该第一电平高于该第二电平。
3.根据权利要求1所述的显示驱动电路，其中还包括一灰阶电压产生电路，用以产生一灰阶电压，并提供给该数据线驱动电路，以产生该灰阶电压信号。
4.根据权利要求1所述的显示驱动电路，其中该第二控制信号是来自该外部测试平台的一处理器。
5.根据权利要求4所述的显示驱动电路，其中该处理器为一显示装置、一手持式电子装置或一测试装置的处理单元。
6.根据权利要求1所述的显示驱动电路，其中该扫描线驱动电路包括一选择电路，具有一第一输入端、一第二输入端与一输出端，该选择电路的第一输入端接收该时序控制电路所产生的该第一控制信号，该选择电路的第二输入端接收该外部测试平台所产生的该第二控制信号，其中于该正常操作模式下该选择电路的输出端输出该第一控制信号，而于该测试操作模式下该选择电路的输出端输出该第二控制信号；多个输出级电路，该些输出级电路的输出端作为该扫描线驱动电路的输出端；以及一逻辑单元，耦接于该选择电路的输出端以及该些输出级电路之间，该逻辑单元依据该选择电路的输出而选择性地触发该些输出级电路。
7.根据权利要求6所述的显示驱动电路，其中该选择电路的第二输入端直接接收该外部测试平台所产生的该第二控制信号。
8.根据权利要求6所述的显示驱动电路，其中该选择电路的第二输入端经由该时序控制电路接收该外部测试平台所产生的该第二控制信号。
9.根据权利要求1所述的显示驱动电路，其中于该正常操作模式下，该时序控制电路选择将该第一控制信号传送给该扫描线驱动电路；以及于该测试操作模式下，该时序控制电路选择将该第二控制信号传送给该扫描线驱动电路。
10.一种测试显示驱动电路的方法，其中该显示驱动电路用以驱动一显示面板，该显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路，该测试显示驱动电路的方法包括于一测试操作模式下，由一控制信号控制该扫描线驱动电路，其中该控制信号是由一外部测试平台所产生；以及根据该控制信号的一测试样式对该扫描线驱动电路进行测试与量测。
11.根据权利要求10所述的测试显示驱动电路的方法，其中该扫描线驱动电路根据该测试样式进行循序地触发该扫描线驱动电路内部多个输出级电路；使该些输出级电路同时输出一第一电平电压；以及使该些输出级电路同时输出一第二电平电压，其中该第一电平高于该第二电平。
12.根据权利要求10所述的测试显示驱动电路的方法，其中该控制信号是由该外部测试平台经由该时序控制电路传送到该扫描线驱动电路。
13.根据权利要求10所述的测试显示驱动电路的方法，其中该控制信号是由该外部测试平台直接传送到该扫描线驱动电路。
全文摘要
本发明提供一种显示驱动电路及其测试方法。所述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。上述测试方法包括于一测试操作模式下，由一控制信号控制扫描线驱动电路，其中控制信号是一外部测试平台所产生。根据控制信号的一测试样式对扫描线驱动电路进行测试与量测。因此在测试扫描线驱动电路时，不需要配合或等待时序控制电路对数据线驱动电路的操作，便可以更快速、更有效率地测试扫描线驱动电路。
文档编号G09G3/20GK102467864SQ201110140340
公开日2012年5月23日 申请日期2011年5月27日 优先权日2010年11月11日
发明者杨行健 申请人:联咏科技股份有限公司
技术领域：
本发明涉及一种显示驱动电路及其测试方法，且特别涉及一种可接收外部控制信号进行测试的显示驱动电路及其测试方法。
背景技术：
请参照图1，为说明显示面板140的传统显示驱动电路120组成的方框示意图。 此显示驱动电路120包括系统介面电路(System Interface Circuit) 122、存储器控制电路(Memory Control Circuit) 124、图像数据存储器(Image Data Memory) 126、时序控制电路(Timing Control Circuit) 1 、锁存电路(Latch Circuit) 130、数据线驱动电路(Data Line Driving Circuit) 132、扫描线驱动电路 Gcan Line Driving Circuit) 134与灰阶电压产生电路(Grayscale Voltage Generting Circuit) 136。系统界面电路122耦接到外部的处理器110，而数据线驱动电路132与扫描线驱动电路134则是耦接到显示面板140。当显示驱动电路120操作在正常操作模式(Normal Operation Mode)时，外部的处理器Iio将显示数据经由系统介面电路122传送给存储器控制电路124。存储器控制电路IM将显示数据暂存于图像数据存储器126。而时序控制电路1 则是按时序对存储器控制电路124、锁存电路130、数据线驱动电路132、扫描线驱动电路134与灰阶电压产生电路136发出对应的控制信号。例如，时序控制电路1 经由存储器控制电路IM将图像数据从图像数据存储器126读出，并且将图像数据传送到锁存电路130。锁存电路130依据时序控制电路1 的锁存脉冲，将图像数据进行闩锁并传送到数据线驱动电路132。而时序控制电路1 更进一步控制数据线驱动电路132与扫描线驱动电路134，用以将图像数据传送到显示面板140的画素中，据以显示对应的图像。对显示驱动电路120于正常操作模式下的时序图(Timing Diagram)，则如图2所示。在此假设扫描线驱动电路134包含多个输出端。例如，扫描线驱动电路134的第一输出端Gl驱动显示面板140的第1个扫描线，第二输出端G2驱动显示面板140的第二个扫
描线、第三输出端G3驱动显示面板140的第三个扫描线.....第N输出端GN驱动显示面板
140的第N个扫描线。从时序控制电路1 传来每隔一预定时间变化的闸极位址。扫描线驱动电路Π4依据闸极位址而经由输出端Gl GN依序驱动显示面板140的扫描线。如图 2的上半部所示，将一固定时间，也就是一个画面(Frame)的时间内，分割此固定时间成N个闸驱动期间T。基于时序控制电路1 的控制，扫描线驱动电路134分别于不同的闸驱动期间T依序驱动显示面板140的其中一条扫描线。在图2的下半部包括(1)数据线驱动电路132内的数据线驱动器(Data Line Driver)所接收的显示数据(Display Data) ； (2)从时序控制电路1 传来用以控制锁存电路130的锁存脉冲(Latch Pulse) ； (3)从时序控制电路1 传来每隔一预定时间变化的闸极位址(Gate Address) ； (4)从时序控制电路1 传来每隔一预定时间变化的闸极使能信号》)0FF ； (5)从时序控制电路128传来的控制信号)(D0NB。控制信号)(D0NB有最高优先权。当控制信号》)0NB为逻辑低电平L时，扫描线驱动电路134的所有输出皆为一高电平的电压VGH。在正常操作模式下，控制信号)(D0NB维持在逻辑高电平H。当闸极使能信号 XDOFF为逻辑低电平时，扫描线驱动电路134将依照时序控制电路1 所提供的闸极位址输出高电平电压VGH到输出端Gl GN其中一个对应的输出端，而对其余的输出端则输出低电平的电压VGL，如图2所示。而闸极使能信号)(D0FF为逻辑高电平时，则扫描线驱动电路 134的所有输出皆为低电平的电压VGL。上述电压VGH的电平高于电压VGL的电平。当对显示驱动电路120进行测试操作时，显示驱动器120操作在测试操作模式 (Test Operation Mode)，而外部的处理器110要先通过系统介面电路122与存储器控制电路IM将测试样式(Test Pattern)事先写入图像数据存储器126。在将测试样式写入图像数据存储器126之后，时序控制电路1 接着按时序经由存储器控制电路IM将测试样式从图像数据存储器I^U卖出，并且将测试样式经由锁存电路130传送到数据线驱动电路 132。时序控制电路1 依据所述测试样式产生对应的控制信号，以控制数据线驱动电路 132与扫描线驱动电路134，并经由数据线驱动电路132与扫描线驱动电路134进行测试样式的输出。通过外部测试仪器量测数据线驱动电路132的输出与扫描线驱动电路134的输出，来判定显示驱动器120是否通过测试。对扫描线驱动电路134的测试共有三种行为模式(1)使扫描线驱动电路134的所有输出端Gl GN皆输出一低电平的电压VGL，如图3A所示；(2)使扫描线驱动电路134 的所有输出端Gl GN皆输出一高电平的电压VGH，如图3A所示；及(3)使扫描线驱动电路134的其中一个输出端输出一高电平的电压VGH，而其余输出端输出低电平的电压VLG， 如图3B所示。针对扫描线驱动电路134的测试而言，必须根据每个画面所需显示的固定时间 (Fixed time for one Frame)以及扫描线驱动电路1；34的输出端数量N而决定。每个画面的固定时间将根据扫描线驱动电路134的输出端数量而被分割，而后依序针对扫描线驱动电路134的每一个输出端，在每一分割的时间区间内(例如于闸驱动期间T内)进行测试。 上述对扫描线驱动电路134进行的测试包括例如判断驱动的电压是否足够等等。图式中的时间区间T则为将每个画面所需的时间切割为N个时间区间(N个时间区间T)。对显示驱动积体电路(Display Driver IC，即显示驱动电路120)而言，必须依序于输出端Gl GN 轮流输出驱动电压，而且在测试每一个输出端时，都需要等待测试的结果，因此相当耗费测试的时间。在传统的测试架构中，提出一种改善的方法，经由一个内部的振荡器 (Oscillator)加快操作的频率，而使测试的时间缩短。但这样的作法，可能会因为扫描线驱动电路134原本设计的架构无法符合此加快频率的操作，导致产生所谓的假错误讯息，影响测试的结果。
发明内容
本发明提供一种显示驱动电路，用以驱动一显示面板。上述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。图像数据存储器储存显示数据。数据线驱动电路耦接至时序控制电路，接收显示数据，并输出对应显示数据的一灰阶电压信号。扫描线驱动电路耦接至时序控制电路，于一正常操作模式下受控于该时序控制电路所产生的一第一控制信号，以及于一测试操作模式下受控于一外部测试平台所产生的一第二控制信号，其中第二控制信号用以作为该显示驱动电路进行测试的测试样式。在一实施例中，上述扫描线驱动电路根据测试样式对进行测试，包括循序地触发该扫描线驱动电路内部多个输出级电路；使所有输出级电路同时输出一第一电平电压；以及使所有输出级电路同时输出一第二电平电压，其中第一电平高于第二电平。本发明提供一种测试显示驱动电路的方法，其中显示驱动电路用以驱动一显示面板。所述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。上述测试方法包括于一测试操作模式下，由一控制信号控制扫描线驱动电路，其中控制信号是由一外部测试平台所产生。根据控制信号的一测试样式对扫描线驱动电路进行测试与量测。在一实施例中，上述的测试显示驱动电路的方法中，此扫描线驱动电路根据测试样式进行循序地触发该扫描线驱动电路内部多个输出级电路；使所有输出级电路同时输出一第一电平电压；以及使所有输出级电路同时输出一第二电平电压，其中第一电平高于第二电平。在一实施例中，上述的测试显示驱动电路的方法中，控制信号是由外部测试平台经由时序控制电路传送到扫描线驱动电路。在一实施例中，上述的控制信号是由该外部测试平台直接传送到该扫描线驱动电路。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1是说明显示驱动电路组成的方框示意图。图2是说明对显示驱动电路的正常操作时序图。图3A与IBB是分别说明对扫描线驱动电路输出测试信号的电压电平示意图。图4是说明本发明所提出显示驱动电路组成的一实施例的方框方框示意图。图5是说明本发明所提出显示驱动电路组成实施例的部分电路方框示意图。图6是说明运用本发明实施例所进行的扫描线驱动电路测试时序示意图。附图标记110:处理器120:显示驱动电路122:系统介面电路 124:存储器控制电路126:图像数据存储器 1 :时序控制电路130 锁存电路132:数据线驱动电路134:扫描线驱动电路 136:灰阶电压产生电路140 显示面板400:显示驱动电路410:处理器422:系统介面电路424:存储器控制电路 426:图像数据存储器428:时序控制电路430 锁存电路432:数据线驱动电路 434:扫描线驱动电路
436 灰阶电压产生电路440 显示面板500:显示驱动电路532:选择电路534 逻辑单元53 536^ 输出级电路610、620、630 虚线框Gl GN、GDl ⑶N 输出端 X)FF:闸极使能信号)(D0NB:控制信号
具体实施例方式请参照图4所示，为本发明实施例所提出显示驱动电路组成的方框示意图。此显示驱动电路400包括系统介面电路(System Interface Circuit) 422、存储器控制电路 (Memory Control Circuit) 424、图像数据存储器(Image Data Memory) 426、时序控制电路 (Timing Control Circuit)428、锁存电路(Latch Circuit)430、一数据线驱动电路(Data Line Driving Circuit) 432、一扫描线驱动电路(Gate Line Driving Circuit) 4；34 与灰阶电压产生电路(Grayscale Voltage Generating Circuit)4360系统界面电路422耦接到外部测试平台的处理器410，而数据线驱动电路432与扫描线驱动电路434可以被耦接到显示面板440或是外部测试平台的量测仪器。此处理器410可为显示装置、手持式电子装置(例如手机或个人数字助理PDA等)或其他电子装置中的内部处理装置。在另一实施例中，此处理器410亦可为测试装置的处理器。当显示驱动电路400操作在正常操作模式(Normal Operation Mode)时，外部的处理器410将显示数据经由系统介面电路422传送给存储器控制电路424。存储器控制电路4M将显示数据暂存于图像数据存储器426。而时序控制电路4 则是按时序对存储器控制电路424、锁存电路430、数据线驱动电路432、扫描线驱动电路434与灰阶电压产生电路436发出对应的控制信号。例如，时序控制电路4 经由存储器控制电路似4从图像数据存储器似6读出图像数据，并且将图像数据传送到锁存电路430。锁存电路430依据时序控制电路4 的锁存脉冲，将图像数据进行闩锁并传送到数据线驱动电路432。而时序控制电路4 还进一步控制数据线驱动电路432与扫描线驱动电路434，用以将图像数据传送到显示面板440的画素中，据以显示对应的图像。例如于正常操作模式下，扫描线驱动电路434受控于时序控制电路4 所产生的第一控制信号，以驱动显示面板440的多条扫描线。上述时序控制电路4 所产生的控制信号以及扫描线驱动电路434的输出可以参照图2与相关说明。灰阶电压产生电路436产生灰阶电压给数据线驱动电路432。数据线驱动电路432接收该显示数据，并输出对应该显示数据的灰阶电压信号至显示面板440的多条数据线。当对显示驱动电路400进行测试操作时，显示驱动器400操作在测试操作模式 (Test Operation Mode)。在测试操作模式中，扫描线驱动电路434受控于外部测试平台 (处理器410)所产生的第二控制信号，其中该第二控制信号用以作为显示驱动电路400 进行测试的测试样式。此第二控制信号包括闸极位址、闸极使能信号)(D0FF及控制信号 )(D0NB。扫描线驱动电路434所需的控制信号(测试样式)是由外部测试平台所产生与提 {共。在一实施例中，处理器410可以经路径411，也就是通过系统介面电路122将第二控制信号传送到时序控制电路428。于该正常操作模式下，时序控制电路4 选择将时序控制电路4 本身所产生的第一控制信号传送给扫描线驱动电路434。于该测试操作模式下，时序控制电路4 选择将外部测试平台(处理器410)所产生的第二控制信号传送给扫描线驱动电路434。因此，处理器410可由系统界面电路422对时序控制电路4 写入指令 (Write Command)，直接对扫描线驱动电路434进行测试样式(Test Pattern)的测试。在另外一实施例中，扫描线驱动电路434可直接连接到系统介面电路422。因此， 处理器410可以通过系统介面电路422直接将外部测试平台(处理器410)所产生的第二控制信号传送给扫描线驱动电路434。上述处理器410若是通过系统介面电路422直接连接到时序控制电路428，而将控制指令传送到扫描线驱动电路434，则该第二控制信号包括由处理器410对时序控制电路4 使能启动(Activated)后进行传送。除此之外，在另一选择实施例中，扫描线驱动电路434还可直接耦合到外部测试平台(处理器410)。处理器410还可直接经由一数据直接传输路径413，直接将对扫描线驱动电路434进行测试的测试样式(Test Pattern)传送到扫描线驱动电路434。当显示驱动电路400操作在测试操作模式时，扫描线驱动电路434是受控于外部处理器410所产生的控制信号，而非受控于时序控制电路428。在测试操作模式中，处理器 410将直接传送测试样式(Test I^attern)给扫描线驱动电路434，以进行测试。在一实施例中，对扫描线驱动电路434所进行的测试样式(Test Pattern)，包括(1)循序地触发扫描线驱动电路434内部多个输出级电路，使其中一个输出级电路输出一第一电平(例如高电平电压VGH)，而其余输出级电路皆输出一第二电平(例如低电平电压VGL) ； (2)使全部输出级电路同时输出第一电平；以及(3)使全部输出级电路同时输出第二电平。请参照图5，为本发明另一实施例所提出显示驱动电路500组成的部分电路方框示意图。在此显示驱动电路500中，外部测试平台的处理器410可直接连接到扫描线驱动电路434，或是通过系统介面电路422连接到扫描线驱动电路434，或是通过系统介面电路422 与时序控制电路4 连接到扫描线驱动电路434。如图5所示，处理器410与时序控制电路4 分别连接到扫描线驱动电路434。在此扫描线驱动电路434中包括一选择电路532、 逻辑单元(Logic unit) 534、以及多个输出级电路(Output Stage Circuit) 536^536^...、 536N_i。这些输出级电路53^- 536^的输出端作为扫描线驱动电路434的输出端⑶1、 GD2、GD3、· · . ,GDN0选择电路532具有第一输入端、第二输入端与输出端。选择电路532的第一输入端接收时序控制电路4 所产生的第一控制信号。选择电路532的第二输入端接收外部测试平台的处理器410所产生的第二控制信号。于正常操作模式下，选择电路532的输出端输出时序控制电路4 所产生的第一控制信号给逻辑单元534。于测试操作模式下，选择电路 532的输出端输出处理器410所产生的第二控制信号给逻辑单元534。选择电路532用以切换选择由处理器410或是时序控制电路4 取得闸极控制信号(Gate Control Signals)。逻辑单元534耦接于选择电路532的输出端以及该些输出级电路53 536^之间。逻辑单元534依据选择电路532的输出而选择性地触发这些输出级电路53 536吣。 经过逻辑单元534的判断后，经由输出级电路(Output Stage Circuit) 5360 536^输出对应的测试样式以进行测试与量测。请参照图6，为说明运用本发明实施例所进行的扫描线驱动电路测试时序示意图。 在此实施例中，数据线驱动电路432接收由时序控制电路4 依序控制输出的显示数据；而扫描线驱动电路434则接收由处理器410直接传来的测试样式(控制信号)，以便迅速地完成测试的项目。 请参照图6，对扫描线驱动电路434所进行的测试样式(Test Pattern)，例如包括 (1)循序地触发扫描线驱动电路434内部多个输出级电路53 536N_i，也就是使输出级电路53 536N_i —个一个地循序输出高电平电压VGH到扫描线驱动电路434的输出端 GDl GDN，而其他的输出级电路则皆输出低电平电压VGL，以进行扫描线驱动电路434的测试，如图6中虚线框610所示。(2)使该些输出级电路53 536N_i同时输出第一电平电压(例如高电平电压VGH)至扫描线驱动电路434的输出端OTl ⑶N，如图6中虚线框 620所示。(3)使该些输出级电路53^- 536^同时输出第二电平电压(例如低电平电压 VGL)至扫描线驱动电路434的输出端OTl ⑶N，如图6中虚线框630所示。于测试操作模式中，传统显示驱动电路120是由时序控制电路1 产生测试控制信号给扫描线驱动电路134。时序控制电路1 为了配合对数据线驱动电路432的操作，必须将每一画面的固定时间切割成多个分割时间区间T，而依序对每一个扫描线驱动电路在对应的分割时间区间内进行测试。上述依序进行测试的传统操作，将造成时间上的延迟，无法有效改善测试的效率。为了增加对扫描线驱动电路进行测试的效率，本实施例所提出的架构，测试扫描线驱动电路434所需的控制信号将由外部测试平台所产生与提供。因此在测试扫描线驱动电路434时，不需要配合或等待时序控制电路4 对数据线驱动电路432的操作，便可以更快速、更有效率地测试扫描线驱动电路434。在一实施例中，处理器410可经由系统界面电路422对时序控制电路4 写入指令(Write Command)，直接对扫描线驱动电路进行测试样式(Test Pattern)的测试。在另外一实施例中，处理器410可经由系统界面电路422，直接将测试样式传送到扫描线驱动电路434，以对扫描线驱动电路434进行测试，而不管由时序控制电路4 原先预定的分割时间区间内的测试操作顺序，也不管数据线驱动电路432的操作时序，如图6所示。因此，上述诸实施例可降低显示驱动电路400的测试时间。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。
权利要求
1.一种显示驱动电路，用以驱动一显示面板，其中该显示驱动电路包括一时序控制电路；一图像数据存储器，储存显示数据；一数据线驱动电路，耦接至该时序控制电路，接收该显示数据，并输出对应该显示数据的一灰阶电压信号；以及一扫描线驱动电路，耦接至该时序控制电路，于一正常操作模式下受控于该时序控制电路所产生的一第一控制信号，以及于一测试操作模式下受控于一外部测试平台所产生的一第二控制信号，其中该第二控制信号用以作为该显示驱动电路进行测试的测试样式。
2.根据权利要求1所述的显示驱动电路，其中该扫描线驱动电路根据该测试样式进行测试，包括循序地触发该扫描线驱动电路内部多个输出级电路；使该些输出级电路同时输出一第一电平电压；以及使该些输出级电路同时输出一第二电平电压，其中该第一电平高于该第二电平。
3.根据权利要求1所述的显示驱动电路，其中还包括一灰阶电压产生电路，用以产生一灰阶电压，并提供给该数据线驱动电路，以产生该灰阶电压信号。
4.根据权利要求1所述的显示驱动电路，其中该第二控制信号是来自该外部测试平台的一处理器。
5.根据权利要求4所述的显示驱动电路，其中该处理器为一显示装置、一手持式电子装置或一测试装置的处理单元。
6.根据权利要求1所述的显示驱动电路，其中该扫描线驱动电路包括一选择电路，具有一第一输入端、一第二输入端与一输出端，该选择电路的第一输入端接收该时序控制电路所产生的该第一控制信号，该选择电路的第二输入端接收该外部测试平台所产生的该第二控制信号，其中于该正常操作模式下该选择电路的输出端输出该第一控制信号，而于该测试操作模式下该选择电路的输出端输出该第二控制信号；多个输出级电路，该些输出级电路的输出端作为该扫描线驱动电路的输出端；以及一逻辑单元，耦接于该选择电路的输出端以及该些输出级电路之间，该逻辑单元依据该选择电路的输出而选择性地触发该些输出级电路。
7.根据权利要求6所述的显示驱动电路，其中该选择电路的第二输入端直接接收该外部测试平台所产生的该第二控制信号。
8.根据权利要求6所述的显示驱动电路，其中该选择电路的第二输入端经由该时序控制电路接收该外部测试平台所产生的该第二控制信号。
9.根据权利要求1所述的显示驱动电路，其中于该正常操作模式下，该时序控制电路选择将该第一控制信号传送给该扫描线驱动电路；以及于该测试操作模式下，该时序控制电路选择将该第二控制信号传送给该扫描线驱动电路。
10.一种测试显示驱动电路的方法，其中该显示驱动电路用以驱动一显示面板，该显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路，该测试显示驱动电路的方法包括于一测试操作模式下，由一控制信号控制该扫描线驱动电路，其中该控制信号是由一外部测试平台所产生；以及根据该控制信号的一测试样式对该扫描线驱动电路进行测试与量测。
11.根据权利要求10所述的测试显示驱动电路的方法，其中该扫描线驱动电路根据该测试样式进行循序地触发该扫描线驱动电路内部多个输出级电路；使该些输出级电路同时输出一第一电平电压；以及使该些输出级电路同时输出一第二电平电压，其中该第一电平高于该第二电平。
12.根据权利要求10所述的测试显示驱动电路的方法，其中该控制信号是由该外部测试平台经由该时序控制电路传送到该扫描线驱动电路。
13.根据权利要求10所述的测试显示驱动电路的方法，其中该控制信号是由该外部测试平台直接传送到该扫描线驱动电路。
全文摘要
本发明提供一种显示驱动电路及其测试方法。所述显示驱动电路包括一时序控制电路、一图像数据存储器、一数据线驱动电路以及一扫描线驱动电路。上述测试方法包括于一测试操作模式下，由一控制信号控制扫描线驱动电路，其中控制信号是一外部测试平台所产生。根据控制信号的一测试样式对扫描线驱动电路进行测试与量测。因此在测试扫描线驱动电路时，不需要配合或等待时序控制电路对数据线驱动电路的操作，便可以更快速、更有效率地测试扫描线驱动电路。
文档编号G09G3/20GK102467864SQ201110140340
公开日2012年5月23日 申请日期2011年5月27日 优先权日2010年11月11日
发明者杨行健 申请人:联咏科技股份有限公司
最新回复(0)