微控制器及其驱动方法以及利用其的显示装置的制作方法
专利名称：微控制器及其驱动方法以及利用其的显示装置的制作方法
技术领域：
本文档涉及微控制器及其驱动方法以及利用其的显示装置。
背景技术：
微控制器是将通用算术和逻辑元件以及附加元件集成在一起的装置，附加元件例如为用于存储数据的可重写存储器、用于存储代码的只读存储器(如闪存)、用于连续存储数据的EEPR0M、外围器件、以及输入和输出接口。微控制器用于诸如显示装置、汽车发动机控制系统、遥控器、办公设备、电子装置、电源设备和玩具的自动控制产品中。在制造了整个系统之后，微控制器设置有用于高效地测试系统的多个分离的测试模式选择引脚(在下文中，称为“测试引脚”)，并且通过这些引脚的组合来设置各种测试模式。然而，现有技术中的微控制器由于构成系统的印刷电路板的布局中的图案和封装引脚的增加而造成测试成本增加。换句话说，为了生成多种测试模式，将输入和输出引脚分离地添加至现有技术中的微控制器，因此由于添加引脚而增加了成本。
发明内容
根据本文档的示例性实施方式，提供了一种微控制器，该微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L个测试端子(其中，L是等于或大于1的整数)；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，其中，所述测试模式设置单元包括:M个(其中，M是等于或大于2的整数)触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N 个输入端子分配为所述L个测试端子。根据本文档的示例性实施方式，提供了一种微控制器的驱动方法，该驱动方法包括以下步骤测试时钟端子分配步骤，该测试时钟端子分配步骤将多个输入端子中的一个输入端子分配为测试时钟端子；测试端子分配步骤，该测试端子分配步骤将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L个(其中，L是等于或大于1的整数)测试端子；测试模式准备步骤，该测试模式准备步骤通过将同一信号输入至测试使能端子和复位端子而准备进入测试模式；测试模式执行步骤，该测试模式执行步骤通过翻转输入至所述测试使能端子的测试使能信号来生成测试协议，并且利用所述L 个测试端子来执行测试；以及测试模式结束步骤，该测试模式结束步骤通过翻转输入至所述复位端子的复位信号来停止生成所述测试协议。
根据本文档的示例性实施方式，提供了一种显示装置，该显示装置包括显示面板；面板驱动器，所述面板驱动器被配置为向所述显示面板提供数据信号和扫描信号；以及微控制器，所述微控制器被配置为控制所述面板驱动器，其中，所述微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L 个测试端子(其中，L是等于或大于1的整数)；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，并且其中，所述测试模式设置单元包括M个 (其中，M是等于或大于2的整数)触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
附图被包括进来以提供对本发明的进一步理解，并且被并入且构成本说明书的一部分，附图例示了本发明的实施方式，并与描述一起用于说明本发明的原理。图1是根据本文档的实施方式的微控制器的示意性构造图。图2是图1中的测试模式设置单元的示意性构造图。图3是例示图2中所示的测试模式设置单元的操作的波形图。图4和图5是例示根据本文档的实施方式的微控制器的驱动方法的图。图6是根据本文档的实施方式的显示装置的示意性构造图。图7是例示驱动图6中所示的显示装置的微控制器的操作的波形图。
具体实施例方式现在将详细参考本发明的实施方式，附图中例示了这些实施方式的示例。下面，将参照附图对本文档的实施方式进行描述。微控制器图1是根据本文档的实施方式的微控制器的示意性构造图。如图1所示，微控制器TCN包括输入和输出单元10、测试模式设置单元TMC、以及处理器CPU。输入和输出单元IO处理从外部装置输出的信号，或者输出已经在内部处理的信号。输入和输出单元IO包括复位端子RST、多个输入端子100至104、以及测试使能端子 TEST。响应于来自输入和输出单元IO的信号，测试模式设置单元TMC将输入端子100至 104中的第一输入端子100分配为测试时钟端子，并且将剩余的N个(其中，N是等于或大于1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子。处理器CPU控制输入和输出单元10，使得来自外部装置的信号被处理以转换成新信号，并且转换后的信号从输入和输出单元IO输出。另外，处理器CPU控制输入和输出单元10，使得输入和输出单元IO中所包括的端子基于从测试模式设置单元TMC提供的信号在测试模式下操作。根据实施方式，微控制器TCN控制输入端子100至104响应于来自输入和输出单元IO的信号在正常模式或测试模式下操作，由此可以共享输入端子100至104，以便减少测试端子数量。下面，将详细描述微控制器TCN中所包括的测试模式设置单元TMC。图2是图1中所示的测试模式设置单元的示意性构造图，图3是例示图2中所示的测试模式设置单元的操作的波形图。如图1和图2所示，测试模式设置单元TMC包括M个(其中M是等于或大于2的整数)触发器FFP和一解码器DCP。M个触发器FFP从第一输入端子100接收测试时钟信号，从N个输入端子IOl至 104接收测试信号，并从测试使能端子TEST接收测试使能信号。根据本实施方式的M个触发器FFP包括从N个输入端子IOl至104接收测试信号的第一触发器FF1，接收在第一触发器FFl中锁存的测试信号的第二触发器FF2，以及接收在第二触发器FF2中锁存的测试信号的第三触发器FF3。第一触发器FFl至第三触发器FF3可以由处理来自四个输入端子 IOl至104的信号的D触发器构成，但不限于此。第一触发器FFl至第三触发器FF3彼此连接，以便从被选定为测试时钟端子TCLK的第一输入端子100接收测试时钟信号，并且从测试使能端子TEST接收测试使能信号。解码器DCP对从M个触发器FFP输出的测试信号解码，并且确定是否将N个输入端子IOl至104分配为L个测试端子TDATA。因为第一触发器FFl至第三触发器FF3处理从四个输入端子IOl至104输出的4位信号，所以解码器DCP可以由4-16解码器构成，以便选择十六种模式，但不限于此。当完成向测试时钟端子TCLK和L个测试端子TDATA的分配并且同一信号(例如， 逻辑低信号0)输入至测试使能端子TEST和复位端子RST时，测试模式设置单元TMC使L 个测试端子TDATA准备进入测试模式。当输入至测试使能端子TEST的信号从逻辑低信号0 翻转为逻辑高信号1时，生成测试协议STM，以便利用L个测试端子TDATA来执行测试。测试协议STM是被调整为在处理器CPU中一起使用的信号，并且可以由1000. . . ,01000...、 00100. · · ,0010. · · ,00000. · ·等形成，但不限于此。当从测试模式设置单元TMC接收测试协议STM时，处理器CPU控制L个测试端子TDATA进入特定测试模式。更具体地说，在图3中，测试模式设置单元TMC允许L个测试端子TDATA针对一般信号的输入和输出在正常模式下操作，并且针对测试信号的输入和输出在测试模式下操作。首先，当将逻辑低信号0输入至测试使能端子TEST和复位端子RST时，测试模式设置单元TMC初始化M个触发器FFP，以准备测试模式。这里，如果输入至测试使能端子 TEST的测试使能信号Test和输入至复位端子RST的复位信号Rst处于逻辑低信号0状态， 则微控制器TCN在正常模式下操作，并同时进入初始测试模式。微控制器TCN在复位信号 Rst处于逻辑低信号0状态期间处于停止操作的静止状态，因此测试协议的应用对微控制器TCN的操作没有影响。此后，当输入至测试使能端子TEST的测试使能信号Test在输入至复位端子RST的复位信号Rst保持为逻辑低信号0的状态下从逻辑低信号0变为逻辑高信号1时，测试模式设置单元TMC被激活，以便执行测试模式。这时，在测试模式设置单元TMC中，输入至测试时钟端子TCLK的测试时钟信号 Tclk从逻辑低信号0向逻辑高信号1翻转至少两次，并接着输入至M个触发器FFP。而且， 经由测试端子TDATA输入的测试信号Tdata锁存在M个触发器FFP中，并且保持其值，当通过解码器DCP对锁存在M个触发器FFP中的值解码时，设置2n种测试模式。这里，因为M个触发器FFP包括三个触发器FFl至FF3，所以测试时钟信号Tclk划分成输入到三个触发器 FFl至FF3的三个测试时钟信号，并且在输入三个测试时钟信号之后，设置测试模式。因而， 如果触发器FFP包括K个(其中，K是等于或大于1的整数)触发器，则可以得知，测试时钟信号的切换(toggling)次数为K。如上所述，在通过共享N个输入端子IOl至104来执行测试模式以便使用测试端子时，如果输入至复位端子RST的复位信号Rst从逻辑低信号0翻转为逻辑高信号1，则测试模式设置单元TMC停止生成测试协议STM。当测试模式以这种方式结束时，测试模式设置单元TMC在正常模式下操作。在根据本实施方式的微控制器TCN中，即使停止生成测试协议STM，测试信号 Tdata也通过测试模式设置单元TMC中所包括的M个触发器FFP保持为高，因此测试时钟端子TCLK和测试端子TDATA可作其它用途。因此，根据本实施方式的微控制器TCN共享输入和输出单元IO的一部分，在如上所述通过使用测试协议来防止正常模式与测试模式之间的数据干扰时共享是可能的。微控制器的驱动方法图4和图5是例示根据本文档的实施方式的微控制器的驱动方法的图。参照图1至图5，将描述微控制器的驱动方法。首先，因为微控制器TCN在正常模式下操作(SllO)，所以执行测试时钟端子分配步骤S120，其中，将作为多个输入端子100至104中的一个的第一输入端子100分配为测试时钟端子TCLK。接下来，执行测试端子分配步骤S130，其中，将剩余的N个(其中，N是等于或大于 1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子 TDATA0接下来，执行测试模式准备步骤S140，其中，将同一信号输入至测试使能端子 TEST和复位端子RST，以便准备进入测试模式。在测试模式准备步骤S140中，通过向测试使能端子TEST和复位端子RST输入逻辑低信号ο来初始化M个触发器FFP。接下来，执行测试模式执行步骤S150，其中，通过翻转输入至测试使能端子TEST 的测试使能信号Test来生成测试协议STM，并且通过使用L个测试端子TDATA来执行测试。在测试模式执行步骤S150中，保持输入至复位端子RST的逻辑低信号0，并且将输入至测试使能端子TEST的测试使能信号Test变成逻辑高信号1。测试模式执行步骤S150 包括信号翻转步骤S151，其中，将输入至测试时钟端子TCLK的测试时钟信号Tclk从逻辑低信号0向逻辑高信号1翻转至少两次，接着输入至测试模式设置单元TMC中所包括的M 个(其中，M是等于或大于2的整数)触发器FFP;数据保持步骤S153，其中，将经由L个测试端子TDATA输入的测试信号Tdata锁存在M个触发器FFP中，并且保持其值；以及测试模式设置步骤S155，其中，通过解码器DCP对锁存在M个触发器FFP中的值解码，因此设置2n 种测试模式。接下来，执行测试模式结束步骤S160，其中，将输入至复位端子RST的复位信号 Rst翻转，以停止生成测试协议STM，由此微控制器TCN在正常模式下操作S110。在上面的描述中，当输入至复位端子的信号处于逻辑低信号状态时，执行测试时钟端子分配步骤S120、测试端子分配步骤S130、测试模式准备步骤S140、以及测试模式执行步骤S150。显示装置图6是根据本文档的实施方式的显示装置的示意性构造图，图7是例示驱动图6 中所示的显示装置的微控制器的操作的波形。如图1、2以及6所示，根据本文档的实施方式的显示装置设置有显示面板PNL， 向显示面板PNL提供数据信号和扫描信号的面板驱动器DDRV和SDRV ；以及图1和图2中所示的控制面板驱动器DDRV和SDRV的微控制器TCN。显示面板PNL可以是包括液晶层的液晶显示面板或包括有机发光二极管的有机发光显示面板，但不限于此。面板驱动器DDRV和SDRV包括向连接至显示面板PNL的数据线DLl至DLn提供数据信号的数据驱动器DDRV，以及向连接至显示面板PNL的扫描线SLl至SLm提供扫描信号的扫描驱动器SDRV。数据驱动器DDRV和扫描驱动器SDRV在微控制器TCN的控制下向显示面板PNL输入数据信号DATA和扫描信号。从外部装置向微控制器TCN提供垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟信号CLK、以及数据信号DATA。微控制器TCN利用诸如垂直同步信号 Vsync、水平同步信号Hsync、数据使能信号DE、以及时钟信号CLK的定时信号来控制数据驱动器DDRV和扫描驱动器SDRV的操作定时。微控制器TCN通过对一个水平周期的数据使能信号DE进行计数来确定帧周期，因此可以省略从外部装置提供的垂直同步信号Vsync和水平同步信号Hsync。通过微控制器TCN生成的控制信号可以包括用于控制扫描驱动器SDRV 的操作定时的选通定时控制信号GDC和用于控制数据驱动器DDRV的操作定时的数据定时控制信号DDC。选通定时控制信号GDC包括选通起始脉冲GSP、选通移位时钟GSC、选通输出使能信号GOE等。选通起始脉冲GSP提供至生成第一选通信号的选通驱动IC(集成电路)。选通移位时钟GSC通常输入至选通驱动IC，并且使选通起始脉冲GSP移位。选通输出使能信号GOE控制从选通驱动IC的输出。数据定时控制信号DDC包括源起始脉冲SSP、 源采样时钟SSC、源输出使能信号SOE等。源起始脉冲SSP控制数据驱动器DDRV中的数据采样起始点。源采样时钟利用数据驱动器DDRV中的上升沿或下降沿作为基准来控制数据的采样操作。源输出使能信号SOE控制从数据驱动器DDRV的输出。根据数据发送方法可以省略向数据驱动器DDRV提供的源起始脉冲SSP。根据本实施方式的微控制器TCN包括输入和输出单元10、测试模式设置单元TMC、 以及处理器CPU。输入和输出单元IO处理从外部装置输出的信号，或者输出已经在内部处理的信号。输入和输出单元IO包括复位端子RST、多个输入端子100至104、以及测试使能端子TEST。响应于来自输入和输出单元IO的信号，测试模式设置单元TMC将输入端子100至104中的第一输入端子100分配为测试时钟端子，并将剩余的N个(其中，N是等于或大于1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子TDATA。处理器CPU控制输入和输出单元10，使得来自外部装置的信号被处理以转换成新信号，并且转换后的信号从输入和输出单元IO输出。另外，处理器CPU控制输入和输出单元10，使得输入和输出单元IO中所包括的端子基于从测试模式设置单元TMC提供的信号在测试模式下操作。在根据本实施方式的微控制器TCN中，如图7所示，当执行测试模式时，在没有 LVDS RX输入的持续时间内(其中，没有输入向微控制器TCN发送数据的LVDS接收信号) 复位信号Rst处于逻辑低信号0，但不限于此。根据本实施方式，微控制器TCN控制输入端子100至104响应于来自输入和输出单元IO的信号在正常模式或测试模式下操作，由此可以共享输入端子100至104，以便减少测试端子数量。已经参照图1至图5对微控制器TCN进行了详细描述。如上所述，提供了微控制器、其驱动方法以及利用其的显示装置，其中，微控制器控制输入端子响应于来自输入和输出单元的信号在正常模式或测试模式下操作，由此可以共享输入端子，以便减少测试端子数量。另外，因为仅形成了用于输入测试使能信号的单个测试使能端子，所以能够以低成本制造微控制器。根据本实施方式，能够防止因添加引脚而造成的成本增加，并且因为在几个时钟的短时间内设置测试模式，所以能够缩减测试时间和测试成本。另外，因为微控制器可应用于各种半导体产品，所以除了显示装置以外，其可应用于诸如汽车发动机控制系统、遥控器、办公设备、电子装置、电力设备和玩具的各种电子广品。前述实施方式和优点仅仅是示例性的，不应被解释为限制本发明。本教导可以容易地应用于其它类型的装置。前述实施方式的描述意图例示，并且不限于权利要求的范围。 对于本领域技术人员来说，许多另选例、修改例以及变型例将是很明显的。在权利要求中， 装置加功能语句意图覆盖在此描述为执行所列举的功能的结构，其不仅覆盖结构性等同物，而且覆盖等同性结构。本申请要求2010年10月13日提交的韩国专利申请No. 10-2010-0099614的优先权，在此通过引用将上述申请并入。
权利要求
1.一种微控制器，该微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，其中，所述测试模式设置单元包括M个触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述 N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号，其中，M是等于或大于2的整数；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
2.根据权利要求1所述的微控制器，其中，当完成所述测试时钟端子和所述L个测试端子的分配并且同一信号输入至所述测试使能端子和所述复位端子时，所述测试模式设置单元使所述L个测试端子准备进入测试模式，并且当输入至所述测试使能端子的所述测试使能信号翻转时，所述测试模式设置单元生成测试协议，以利用所述L个测试端子来执行测试ο
3.根据权利要求2所述的微控制器，其中，当输入至所述复位端子的所述复位信号翻转时，所述测试模式设置单元停止生成所述测试协议。
4.根据权利要求1所述的微控制器，其中，在所述测试模式设置单元中，输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，并接着输入至所述M个触发器，经由所述测试端子输入的所述测试信号被锁存在所述M个触发器中，并保持其值，并且当通过所述解码器对锁存在所述M个触发器中的值解码时，设置2n种测试模式。
5.根据权利要求1所述的微控制器，其中，当逻辑低信号输入至所述测试使能信号和所述复位端子时，所述测试模式设置单元通过初始化所述M个触发器来准备测试模式，并且当在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号时，所述测试模式设置单元被激活以执行所述测试模式。
6.一种微控制器的驱动方法，该驱动方法包括以下步骤测试时钟分配步骤，该测试时钟分配步骤将多个输入端子中的一个输入端子分配为测试时钟端子；测试端子分配步骤，该测试端子分配步骤将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；测试模式准备步骤，该测试模式准备步骤通过将同一信号输入至测试使能端子和复位端子而准备进入测试模式；测试模式执行步骤，该测试模式执行步骤通过翻转输入至所述测试使能端子的测试使能信号来生成测试协议，并且利用所述L个测试端子来执行测试；以及测试模式结束步骤，该测试模式结束步骤通过翻转输入至所述复位端子的复位信号来停止生成所述测试协议。
7.根据权利要求6所述的驱动方法，其中，所述测试模式执行步骤包括以下步骤信号翻转步骤，该信号翻转步骤将输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，以便输入至包括在测试模式设置单元中的M个触发器，其中，M是等于或大于2的整数；数据保持步骤，该数据保持步骤将经由所述测试端子输入的测试信号锁存在所述M个触发器中，并保持其值；以及测试模式设置步骤，该测试模式设置步骤利用包括在所述测试模式设置单元中的解码器对锁存在所述M个触发器中的值解码，由此设置2n种测试模式。
8.根据权利要求6所述的驱动方法，其中，在所述测试模式准备步骤中，通过将逻辑低信号输入至所述测试使能端子和所述复位端子来初始化M个触发器，并且其中，在所述测试模式执行步骤中，在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号。
9.根据权利要求6所述的驱动方法，其中，当输入至所述复位端子的所述信号处于逻辑低信号状态时，执行所述测试时钟端子分配步骤、所述测试端子分配步骤、所述测试模式准备步骤、以及所述测试模式执行步骤。
10.一种显示装置，该显示装置包括 显示面板；面板驱动器，所述面板驱动器被配置为向所述显示面板提供数据信号和扫描信号；以及微控制器，所述微控制器被配置为控制所述面板驱动器， 其中，所述微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，并且其中，所述测试模式设置单元包括M个触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述 N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号，其中，M是等于或大于2的整数；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
11.根据权利要求10所述的显示装置，其中，当完成所述测试时钟端子和所述L个测试端子的分配并且同一信号输入至所述测试使能端子和所述复位端子时，所述测试模式设置单元使所述L个测试端子准备进入测试模式，并且当输入至所述测试使能端子的所述测试使能信号翻转时，所述测试模式设置单元生成测试协议，以利用所述L个测试端子来执行测试。
12.根据权利要求11所述的显示装置，其中，当输入至所述复位端子的所述复位信号翻转时，所述测试模式设置单元停止生成所述测试协议。
13.根据权利要求10所述的显示装置，其中，在所述测试模式设置单元中，输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，并接着输入至所述M个触发器，经由所述测试端子输入的所述测试信号被锁存在所述M个触发器中，并保持其值，并且当通过所述解码器对锁存在所述M个触发器中的值解码时，设置2n种测试模式。
14.根据权利要求10所述的显示装置，其中，当逻辑低信号输入至所述测试使能信号和所述复位端子时，所述测试模式设置单元通过初始化所述M个触发器来准备测试模式， 并且当在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号时，所述测试模式设置单元被激活以执行所述测试模式。
全文摘要
本发明提供微控制器及其驱动方法以及利用其的显示装置。该微控制器包括输入和输出单元，其具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，其响应于从所述输入和输出单元输出的信号，将所述多个输入端子中的第一输入端子分配为测试时钟端子，并且将剩余的N个输入端子分配为L个测试端子；以及处理器，其控制所述输入和输出单元以及所述测试模式设置单元。所述测试模式设置单元包括M个触发器，所述M个触发器从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
文档编号G09G3/20GK102445907SQ201110144358
公开日2012年5月9日 申请日期2011年5月31日 优先权日2010年10月13日
发明者郑炳根 申请人:乐金显示有限公司
技术领域：
本文档涉及微控制器及其驱动方法以及利用其的显示装置。
背景技术：
微控制器是将通用算术和逻辑元件以及附加元件集成在一起的装置，附加元件例如为用于存储数据的可重写存储器、用于存储代码的只读存储器(如闪存)、用于连续存储数据的EEPR0M、外围器件、以及输入和输出接口。微控制器用于诸如显示装置、汽车发动机控制系统、遥控器、办公设备、电子装置、电源设备和玩具的自动控制产品中。在制造了整个系统之后，微控制器设置有用于高效地测试系统的多个分离的测试模式选择引脚(在下文中，称为“测试引脚”)，并且通过这些引脚的组合来设置各种测试模式。然而，现有技术中的微控制器由于构成系统的印刷电路板的布局中的图案和封装引脚的增加而造成测试成本增加。换句话说，为了生成多种测试模式，将输入和输出引脚分离地添加至现有技术中的微控制器，因此由于添加引脚而增加了成本。
发明内容
根据本文档的示例性实施方式，提供了一种微控制器，该微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L个测试端子(其中，L是等于或大于1的整数)；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，其中，所述测试模式设置单元包括:M个(其中，M是等于或大于2的整数)触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N 个输入端子分配为所述L个测试端子。根据本文档的示例性实施方式，提供了一种微控制器的驱动方法，该驱动方法包括以下步骤测试时钟端子分配步骤，该测试时钟端子分配步骤将多个输入端子中的一个输入端子分配为测试时钟端子；测试端子分配步骤，该测试端子分配步骤将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L个(其中，L是等于或大于1的整数)测试端子；测试模式准备步骤，该测试模式准备步骤通过将同一信号输入至测试使能端子和复位端子而准备进入测试模式；测试模式执行步骤，该测试模式执行步骤通过翻转输入至所述测试使能端子的测试使能信号来生成测试协议，并且利用所述L 个测试端子来执行测试；以及测试模式结束步骤，该测试模式结束步骤通过翻转输入至所述复位端子的复位信号来停止生成所述测试协议。
根据本文档的示例性实施方式，提供了一种显示装置，该显示装置包括显示面板；面板驱动器，所述面板驱动器被配置为向所述显示面板提供数据信号和扫描信号；以及微控制器，所述微控制器被配置为控制所述面板驱动器，其中，所述微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个(其中，N是等于或大于1的整数)输入端子分配为L 个测试端子(其中，L是等于或大于1的整数)；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，并且其中，所述测试模式设置单元包括M个 (其中，M是等于或大于2的整数)触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
附图被包括进来以提供对本发明的进一步理解，并且被并入且构成本说明书的一部分，附图例示了本发明的实施方式，并与描述一起用于说明本发明的原理。图1是根据本文档的实施方式的微控制器的示意性构造图。图2是图1中的测试模式设置单元的示意性构造图。图3是例示图2中所示的测试模式设置单元的操作的波形图。图4和图5是例示根据本文档的实施方式的微控制器的驱动方法的图。图6是根据本文档的实施方式的显示装置的示意性构造图。图7是例示驱动图6中所示的显示装置的微控制器的操作的波形图。
具体实施例方式现在将详细参考本发明的实施方式，附图中例示了这些实施方式的示例。下面，将参照附图对本文档的实施方式进行描述。微控制器图1是根据本文档的实施方式的微控制器的示意性构造图。如图1所示，微控制器TCN包括输入和输出单元10、测试模式设置单元TMC、以及处理器CPU。输入和输出单元IO处理从外部装置输出的信号，或者输出已经在内部处理的信号。输入和输出单元IO包括复位端子RST、多个输入端子100至104、以及测试使能端子 TEST。响应于来自输入和输出单元IO的信号，测试模式设置单元TMC将输入端子100至 104中的第一输入端子100分配为测试时钟端子，并且将剩余的N个(其中，N是等于或大于1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子。处理器CPU控制输入和输出单元10，使得来自外部装置的信号被处理以转换成新信号，并且转换后的信号从输入和输出单元IO输出。另外，处理器CPU控制输入和输出单元10，使得输入和输出单元IO中所包括的端子基于从测试模式设置单元TMC提供的信号在测试模式下操作。根据实施方式，微控制器TCN控制输入端子100至104响应于来自输入和输出单元IO的信号在正常模式或测试模式下操作，由此可以共享输入端子100至104，以便减少测试端子数量。下面，将详细描述微控制器TCN中所包括的测试模式设置单元TMC。图2是图1中所示的测试模式设置单元的示意性构造图，图3是例示图2中所示的测试模式设置单元的操作的波形图。如图1和图2所示，测试模式设置单元TMC包括M个(其中M是等于或大于2的整数)触发器FFP和一解码器DCP。M个触发器FFP从第一输入端子100接收测试时钟信号，从N个输入端子IOl至 104接收测试信号，并从测试使能端子TEST接收测试使能信号。根据本实施方式的M个触发器FFP包括从N个输入端子IOl至104接收测试信号的第一触发器FF1，接收在第一触发器FFl中锁存的测试信号的第二触发器FF2，以及接收在第二触发器FF2中锁存的测试信号的第三触发器FF3。第一触发器FFl至第三触发器FF3可以由处理来自四个输入端子 IOl至104的信号的D触发器构成，但不限于此。第一触发器FFl至第三触发器FF3彼此连接，以便从被选定为测试时钟端子TCLK的第一输入端子100接收测试时钟信号，并且从测试使能端子TEST接收测试使能信号。解码器DCP对从M个触发器FFP输出的测试信号解码，并且确定是否将N个输入端子IOl至104分配为L个测试端子TDATA。因为第一触发器FFl至第三触发器FF3处理从四个输入端子IOl至104输出的4位信号，所以解码器DCP可以由4-16解码器构成，以便选择十六种模式，但不限于此。当完成向测试时钟端子TCLK和L个测试端子TDATA的分配并且同一信号(例如， 逻辑低信号0)输入至测试使能端子TEST和复位端子RST时，测试模式设置单元TMC使L 个测试端子TDATA准备进入测试模式。当输入至测试使能端子TEST的信号从逻辑低信号0 翻转为逻辑高信号1时，生成测试协议STM，以便利用L个测试端子TDATA来执行测试。测试协议STM是被调整为在处理器CPU中一起使用的信号，并且可以由1000. . . ,01000...、 00100. · · ,0010. · · ,00000. · ·等形成，但不限于此。当从测试模式设置单元TMC接收测试协议STM时，处理器CPU控制L个测试端子TDATA进入特定测试模式。更具体地说，在图3中，测试模式设置单元TMC允许L个测试端子TDATA针对一般信号的输入和输出在正常模式下操作，并且针对测试信号的输入和输出在测试模式下操作。首先，当将逻辑低信号0输入至测试使能端子TEST和复位端子RST时，测试模式设置单元TMC初始化M个触发器FFP，以准备测试模式。这里，如果输入至测试使能端子 TEST的测试使能信号Test和输入至复位端子RST的复位信号Rst处于逻辑低信号0状态， 则微控制器TCN在正常模式下操作，并同时进入初始测试模式。微控制器TCN在复位信号 Rst处于逻辑低信号0状态期间处于停止操作的静止状态，因此测试协议的应用对微控制器TCN的操作没有影响。此后，当输入至测试使能端子TEST的测试使能信号Test在输入至复位端子RST的复位信号Rst保持为逻辑低信号0的状态下从逻辑低信号0变为逻辑高信号1时，测试模式设置单元TMC被激活，以便执行测试模式。这时，在测试模式设置单元TMC中，输入至测试时钟端子TCLK的测试时钟信号 Tclk从逻辑低信号0向逻辑高信号1翻转至少两次，并接着输入至M个触发器FFP。而且， 经由测试端子TDATA输入的测试信号Tdata锁存在M个触发器FFP中，并且保持其值，当通过解码器DCP对锁存在M个触发器FFP中的值解码时，设置2n种测试模式。这里，因为M个触发器FFP包括三个触发器FFl至FF3，所以测试时钟信号Tclk划分成输入到三个触发器 FFl至FF3的三个测试时钟信号，并且在输入三个测试时钟信号之后，设置测试模式。因而， 如果触发器FFP包括K个(其中，K是等于或大于1的整数)触发器，则可以得知，测试时钟信号的切换(toggling)次数为K。如上所述，在通过共享N个输入端子IOl至104来执行测试模式以便使用测试端子时，如果输入至复位端子RST的复位信号Rst从逻辑低信号0翻转为逻辑高信号1，则测试模式设置单元TMC停止生成测试协议STM。当测试模式以这种方式结束时，测试模式设置单元TMC在正常模式下操作。在根据本实施方式的微控制器TCN中，即使停止生成测试协议STM，测试信号 Tdata也通过测试模式设置单元TMC中所包括的M个触发器FFP保持为高，因此测试时钟端子TCLK和测试端子TDATA可作其它用途。因此，根据本实施方式的微控制器TCN共享输入和输出单元IO的一部分，在如上所述通过使用测试协议来防止正常模式与测试模式之间的数据干扰时共享是可能的。微控制器的驱动方法图4和图5是例示根据本文档的实施方式的微控制器的驱动方法的图。参照图1至图5，将描述微控制器的驱动方法。首先，因为微控制器TCN在正常模式下操作(SllO)，所以执行测试时钟端子分配步骤S120，其中，将作为多个输入端子100至104中的一个的第一输入端子100分配为测试时钟端子TCLK。接下来，执行测试端子分配步骤S130，其中，将剩余的N个(其中，N是等于或大于 1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子 TDATA0接下来，执行测试模式准备步骤S140，其中，将同一信号输入至测试使能端子 TEST和复位端子RST，以便准备进入测试模式。在测试模式准备步骤S140中，通过向测试使能端子TEST和复位端子RST输入逻辑低信号ο来初始化M个触发器FFP。接下来，执行测试模式执行步骤S150，其中，通过翻转输入至测试使能端子TEST 的测试使能信号Test来生成测试协议STM，并且通过使用L个测试端子TDATA来执行测试。在测试模式执行步骤S150中，保持输入至复位端子RST的逻辑低信号0，并且将输入至测试使能端子TEST的测试使能信号Test变成逻辑高信号1。测试模式执行步骤S150 包括信号翻转步骤S151，其中，将输入至测试时钟端子TCLK的测试时钟信号Tclk从逻辑低信号0向逻辑高信号1翻转至少两次，接着输入至测试模式设置单元TMC中所包括的M 个(其中，M是等于或大于2的整数)触发器FFP;数据保持步骤S153，其中，将经由L个测试端子TDATA输入的测试信号Tdata锁存在M个触发器FFP中，并且保持其值；以及测试模式设置步骤S155，其中，通过解码器DCP对锁存在M个触发器FFP中的值解码，因此设置2n 种测试模式。接下来，执行测试模式结束步骤S160，其中，将输入至复位端子RST的复位信号 Rst翻转，以停止生成测试协议STM，由此微控制器TCN在正常模式下操作S110。在上面的描述中，当输入至复位端子的信号处于逻辑低信号状态时，执行测试时钟端子分配步骤S120、测试端子分配步骤S130、测试模式准备步骤S140、以及测试模式执行步骤S150。显示装置图6是根据本文档的实施方式的显示装置的示意性构造图，图7是例示驱动图6 中所示的显示装置的微控制器的操作的波形。如图1、2以及6所示，根据本文档的实施方式的显示装置设置有显示面板PNL， 向显示面板PNL提供数据信号和扫描信号的面板驱动器DDRV和SDRV ；以及图1和图2中所示的控制面板驱动器DDRV和SDRV的微控制器TCN。显示面板PNL可以是包括液晶层的液晶显示面板或包括有机发光二极管的有机发光显示面板，但不限于此。面板驱动器DDRV和SDRV包括向连接至显示面板PNL的数据线DLl至DLn提供数据信号的数据驱动器DDRV，以及向连接至显示面板PNL的扫描线SLl至SLm提供扫描信号的扫描驱动器SDRV。数据驱动器DDRV和扫描驱动器SDRV在微控制器TCN的控制下向显示面板PNL输入数据信号DATA和扫描信号。从外部装置向微控制器TCN提供垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、时钟信号CLK、以及数据信号DATA。微控制器TCN利用诸如垂直同步信号 Vsync、水平同步信号Hsync、数据使能信号DE、以及时钟信号CLK的定时信号来控制数据驱动器DDRV和扫描驱动器SDRV的操作定时。微控制器TCN通过对一个水平周期的数据使能信号DE进行计数来确定帧周期，因此可以省略从外部装置提供的垂直同步信号Vsync和水平同步信号Hsync。通过微控制器TCN生成的控制信号可以包括用于控制扫描驱动器SDRV 的操作定时的选通定时控制信号GDC和用于控制数据驱动器DDRV的操作定时的数据定时控制信号DDC。选通定时控制信号GDC包括选通起始脉冲GSP、选通移位时钟GSC、选通输出使能信号GOE等。选通起始脉冲GSP提供至生成第一选通信号的选通驱动IC(集成电路)。选通移位时钟GSC通常输入至选通驱动IC，并且使选通起始脉冲GSP移位。选通输出使能信号GOE控制从选通驱动IC的输出。数据定时控制信号DDC包括源起始脉冲SSP、 源采样时钟SSC、源输出使能信号SOE等。源起始脉冲SSP控制数据驱动器DDRV中的数据采样起始点。源采样时钟利用数据驱动器DDRV中的上升沿或下降沿作为基准来控制数据的采样操作。源输出使能信号SOE控制从数据驱动器DDRV的输出。根据数据发送方法可以省略向数据驱动器DDRV提供的源起始脉冲SSP。根据本实施方式的微控制器TCN包括输入和输出单元10、测试模式设置单元TMC、 以及处理器CPU。输入和输出单元IO处理从外部装置输出的信号，或者输出已经在内部处理的信号。输入和输出单元IO包括复位端子RST、多个输入端子100至104、以及测试使能端子TEST。响应于来自输入和输出单元IO的信号，测试模式设置单元TMC将输入端子100至104中的第一输入端子100分配为测试时钟端子，并将剩余的N个(其中，N是等于或大于1的整数)输入端子IOl至104分配为L个(其中，L是等于或大于1的整数)测试端子TDATA。处理器CPU控制输入和输出单元10，使得来自外部装置的信号被处理以转换成新信号，并且转换后的信号从输入和输出单元IO输出。另外，处理器CPU控制输入和输出单元10，使得输入和输出单元IO中所包括的端子基于从测试模式设置单元TMC提供的信号在测试模式下操作。在根据本实施方式的微控制器TCN中，如图7所示，当执行测试模式时，在没有 LVDS RX输入的持续时间内(其中，没有输入向微控制器TCN发送数据的LVDS接收信号) 复位信号Rst处于逻辑低信号0，但不限于此。根据本实施方式，微控制器TCN控制输入端子100至104响应于来自输入和输出单元IO的信号在正常模式或测试模式下操作，由此可以共享输入端子100至104，以便减少测试端子数量。已经参照图1至图5对微控制器TCN进行了详细描述。如上所述，提供了微控制器、其驱动方法以及利用其的显示装置，其中，微控制器控制输入端子响应于来自输入和输出单元的信号在正常模式或测试模式下操作，由此可以共享输入端子，以便减少测试端子数量。另外，因为仅形成了用于输入测试使能信号的单个测试使能端子，所以能够以低成本制造微控制器。根据本实施方式，能够防止因添加引脚而造成的成本增加，并且因为在几个时钟的短时间内设置测试模式，所以能够缩减测试时间和测试成本。另外，因为微控制器可应用于各种半导体产品，所以除了显示装置以外，其可应用于诸如汽车发动机控制系统、遥控器、办公设备、电子装置、电力设备和玩具的各种电子广品。前述实施方式和优点仅仅是示例性的，不应被解释为限制本发明。本教导可以容易地应用于其它类型的装置。前述实施方式的描述意图例示，并且不限于权利要求的范围。 对于本领域技术人员来说，许多另选例、修改例以及变型例将是很明显的。在权利要求中， 装置加功能语句意图覆盖在此描述为执行所列举的功能的结构，其不仅覆盖结构性等同物，而且覆盖等同性结构。本申请要求2010年10月13日提交的韩国专利申请No. 10-2010-0099614的优先权，在此通过引用将上述申请并入。
权利要求
1.一种微控制器，该微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，其中，所述测试模式设置单元包括M个触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述 N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号，其中，M是等于或大于2的整数；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
2.根据权利要求1所述的微控制器，其中，当完成所述测试时钟端子和所述L个测试端子的分配并且同一信号输入至所述测试使能端子和所述复位端子时，所述测试模式设置单元使所述L个测试端子准备进入测试模式，并且当输入至所述测试使能端子的所述测试使能信号翻转时，所述测试模式设置单元生成测试协议，以利用所述L个测试端子来执行测试ο
3.根据权利要求2所述的微控制器，其中，当输入至所述复位端子的所述复位信号翻转时，所述测试模式设置单元停止生成所述测试协议。
4.根据权利要求1所述的微控制器，其中，在所述测试模式设置单元中，输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，并接着输入至所述M个触发器，经由所述测试端子输入的所述测试信号被锁存在所述M个触发器中，并保持其值，并且当通过所述解码器对锁存在所述M个触发器中的值解码时，设置2n种测试模式。
5.根据权利要求1所述的微控制器，其中，当逻辑低信号输入至所述测试使能信号和所述复位端子时，所述测试模式设置单元通过初始化所述M个触发器来准备测试模式，并且当在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号时，所述测试模式设置单元被激活以执行所述测试模式。
6.一种微控制器的驱动方法，该驱动方法包括以下步骤测试时钟分配步骤，该测试时钟分配步骤将多个输入端子中的一个输入端子分配为测试时钟端子；测试端子分配步骤，该测试端子分配步骤将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；测试模式准备步骤，该测试模式准备步骤通过将同一信号输入至测试使能端子和复位端子而准备进入测试模式；测试模式执行步骤，该测试模式执行步骤通过翻转输入至所述测试使能端子的测试使能信号来生成测试协议，并且利用所述L个测试端子来执行测试；以及测试模式结束步骤，该测试模式结束步骤通过翻转输入至所述复位端子的复位信号来停止生成所述测试协议。
7.根据权利要求6所述的驱动方法，其中，所述测试模式执行步骤包括以下步骤信号翻转步骤，该信号翻转步骤将输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，以便输入至包括在测试模式设置单元中的M个触发器，其中，M是等于或大于2的整数；数据保持步骤，该数据保持步骤将经由所述测试端子输入的测试信号锁存在所述M个触发器中，并保持其值；以及测试模式设置步骤，该测试模式设置步骤利用包括在所述测试模式设置单元中的解码器对锁存在所述M个触发器中的值解码，由此设置2n种测试模式。
8.根据权利要求6所述的驱动方法，其中，在所述测试模式准备步骤中，通过将逻辑低信号输入至所述测试使能端子和所述复位端子来初始化M个触发器，并且其中，在所述测试模式执行步骤中，在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号。
9.根据权利要求6所述的驱动方法，其中，当输入至所述复位端子的所述信号处于逻辑低信号状态时，执行所述测试时钟端子分配步骤、所述测试端子分配步骤、所述测试模式准备步骤、以及所述测试模式执行步骤。
10.一种显示装置，该显示装置包括 显示面板；面板驱动器，所述面板驱动器被配置为向所述显示面板提供数据信号和扫描信号；以及微控制器，所述微控制器被配置为控制所述面板驱动器， 其中，所述微控制器包括输入和输出单元，所述输入和输出单元具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，所述测试模式设置单元被配置为响应于从所述输入和输出单元输出的信号，将作为所述多个输入端子中的一个输入端子的第一输入端子分配为测试时钟端子，并且将所述多个输入端子中剩余的N个输入端子分配为L个测试端子，其中，N是等于或大于1的整数，L是等于或大于1的整数；以及处理器，所述处理器被配置为控制所述输入和输出单元以及所述测试模式设置单元，并且其中，所述测试模式设置单元包括M个触发器，所述M个触发器被配置为从所述第一输入端子接收测试时钟信号，从所述 N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号，其中，M是等于或大于2的整数；和解码器，所述解码器被配置为对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
11.根据权利要求10所述的显示装置，其中，当完成所述测试时钟端子和所述L个测试端子的分配并且同一信号输入至所述测试使能端子和所述复位端子时，所述测试模式设置单元使所述L个测试端子准备进入测试模式，并且当输入至所述测试使能端子的所述测试使能信号翻转时，所述测试模式设置单元生成测试协议，以利用所述L个测试端子来执行测试。
12.根据权利要求11所述的显示装置，其中，当输入至所述复位端子的所述复位信号翻转时，所述测试模式设置单元停止生成所述测试协议。
13.根据权利要求10所述的显示装置，其中，在所述测试模式设置单元中，输入至所述测试时钟端子的所述测试时钟信号从逻辑低信号向逻辑高信号翻转至少两次，并接着输入至所述M个触发器，经由所述测试端子输入的所述测试信号被锁存在所述M个触发器中，并保持其值，并且当通过所述解码器对锁存在所述M个触发器中的值解码时，设置2n种测试模式。
14.根据权利要求10所述的显示装置，其中，当逻辑低信号输入至所述测试使能信号和所述复位端子时，所述测试模式设置单元通过初始化所述M个触发器来准备测试模式， 并且当在输入至所述复位端子的逻辑低信号保持不变的状态下输入至所述测试使能端子的逻辑低信号变成逻辑高信号时，所述测试模式设置单元被激活以执行所述测试模式。
全文摘要
本发明提供微控制器及其驱动方法以及利用其的显示装置。该微控制器包括输入和输出单元，其具有复位端子、多个输入端子、以及测试使能端子；测试模式设置单元，其响应于从所述输入和输出单元输出的信号，将所述多个输入端子中的第一输入端子分配为测试时钟端子，并且将剩余的N个输入端子分配为L个测试端子；以及处理器，其控制所述输入和输出单元以及所述测试模式设置单元。所述测试模式设置单元包括M个触发器，所述M个触发器从所述第一输入端子接收测试时钟信号，从所述N个输入端子接收测试信号，并从所述测试使能端子接收测试使能信号；和解码器，所述解码器对从所述M个触发器输出的信号解码，并且确定是否将所述N个输入端子分配为所述L个测试端子。
文档编号G09G3/20GK102445907SQ201110144358
公开日2012年5月9日 申请日期2011年5月31日 优先权日2010年10月13日
发明者郑炳根 申请人:乐金显示有限公司
最新回复(0)