模式转换方法、显示驱动集成电路和图像处理系统的制作方法
专利名称：模式转换方法、显示驱动集成电路和图像处理系统的制作方法
技术领域：
本发明构思的示例实施例涉及一种模式转换方法、以及使用该方法的显示驱动集成电路(IC)和图像处理系统。
背景技术：
显示驱动系统包括定时控制器、显示驱动IC、以及面板。显示驱动IC包括被用来驱动用于再现图像信号的面板的图像元件(picture elements)的源极驱动器和栅极驱动器，并且所述显示驱动IC还可以包括定时控制器。定时控制器将输入图像信息转换为用于显示驱动IC的信号，并将该信号传送至显示驱动IC。
发明内容
根据本发明构思的示例实施例，一种显示驱动集成电路(IC)，包括多个源极驱动器、以及定时控制器。所述定时控制器被配置为将多个信号输出至所述多个源极驱动器。所述多个源极驱动器和定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式(power down mode)下操作。根据本发明构思的示例实施例，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段的一部分期间，出现所述掉电模式的时段。根据本发明构思的示例实施例，在数据传输时段中包括的水平消隐时段的一部分中激活所述数据传输时段中的掉电模式。根据本发明构思的示例实施例，在掉电模式中，定时控制器被配置为将恒定DC电压和高阻抗设置信号中的至少一个输出到所述多个源极驱动器。所述定时控制器的内部电路被配置为使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流。所述多个源极驱动器的内部电路被配置为使得减小该内部电路的内部偏置电流。根据本发明构思的示例实施例，在掉电模式下，所述多个源极驱动器被配置为使得它们的内部片内终结器(on die termination(ODT))电阻值被修改。根据本发明构思的示例实施例，所述定时控制器被配置为生成待机控制信号以便激活所述掉电模式。根据本发明构思的示例实施例，所述定时控制器进一步被配置为基于内部逻辑电路的状态和外部信号中的至少一个来生成所述待机控制信号。根据本发明构思的示例实施例，所述定时控制器进一步被配置为以点到点方式 (point-to-point manner)或者以多分支方式(multi-drop manner)来将所述待机控制信号传送至所述多个源极驱动器中的每一个。
根据本发明构思的示例实施例，所述定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述源极驱动器。所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，所述定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。根据本发明构思的示例实施例，所述定时控制器包括第一时钟信号发生器，并且所述定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值。所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的所述至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。根据本发明构思的示例实施例，显示驱动IC是嵌入时钟的类型。所述定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式(training pattern)。所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点。该点被确定为所述正常模式的开始点。根据本发明构思的示例实施例，一种在显示驱动IC中使用的模式转换方法包括 在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段期间，响应于待机控制信号，在正常模式和掉电模式之间切换多个源极驱动器和定时控制器中的至少一个。根据本发明构思的示例实施例，通过从定时控制器生成所述待机控制信号、并且响应于所述待机控制信号来减少被供应至所述源极驱动器和所述定时控制器中的至少一个的电力，所述切换从所述正常模式切换到所述掉电模式。根据本发明构思的示例实施例，所述减少包括由所述定时控制器向所述多个源极驱动器输出恒定DC电压或高阻抗设置信号；控制所述定时控制器的内部电路使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流；以及设置所述源极驱动器的内部电路使得减小内部偏置电流。根据本发明构思的示例实施例，所述生成基于被施加到所述定时控制器的信号和内部逻辑电路的状态的至少一个来生成所述待机控制信号。根据本发明构思的示例实施例，该方法进一步包括在所述数据传输时段中，将来自所述定时控制器的包括多个字段的数据分组传送至所述多个源极驱动器。所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，一种图像数据处理系统包括显示面板，其被配置为再现图像信号；多个源极驱动器，其被配置为驱动所述显示面板；以及定时控制器，其被配置为控制所述多个源极驱动器的操作，所述多个源极驱动器和所述定时控制器中的至少一个在掉电模式下操作，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中减少电力消耗。根据本发明构思的示例实施例，一种显示驱动集成电路(IC)包括多个源极驱动器；以及至少一个定时控制器，其被配置为输出多个显示数据信号以便驱动所述多个源极驱动器。所述多个显示数据信号包括图像数据和控制数据的分组。所述至少一个定时控制器和所述多个源极驱动器中的至少一个被配置为在掉电模式下操作。根据本发明构思的示例实施例，所述多个源极驱动器中的至少一个源极驱动器包括时钟恢复单元，其具有延迟锁定环电路和锁相环电路中的至少一个；串并转换器，其被配置为响应于多相时钟信号将串行接收的图像数据转换为并行数据并且传送该并行数据； 数据锁存单元，其被配置为存储该并行数据；以及数据变换单元，其被配置为从所述数据锁存单元接收数据，生成与以数字格式从所述数据锁存单元接收的数据相对应的模拟图像信号，并且将该模拟图像信号输入至显示面板。所述时钟恢复单元被配置为从所接收的显示数据信号中生成恢复时钟信号，基于所生成的恢复时钟信号生成多相时钟信号，并且传送所生成的多相时钟信号以及在所述显示数据信号中包括的图像数据。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为生成待机控制信号以便激活所述掉电模式。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述多个源极驱动器。并且在所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。根据本发明构思的示例实施例，所述至少一个定时控制器包括第一时钟信号发生器，并且所述至少一个定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值。所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。根据本发明构思的示例实施例，显示驱动IC是嵌入时钟的类型，所述至少一个定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式；以及所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点，其中该点被确定为所述正常模式的开始点。
通过参考附图详细描述示例实施例，上述特征和优点以及其它特征和优点将变得更加明显。附图意图描绘示例实施例，并且不应被理解为限制权利要求书的意图保护的范围。除非明确地注意到，否则附图不应被认为是按比例绘制的。图1图示了根据本发明构思的示例实施例的显示驱动系统的一部分；图2是图示根据本发明构思的示例实施例的显示驱动系统的操作的状态图；图3是图示根据本发明构思的示例实施例的显示驱动系统的示意图；图4图示根据本发明构思的示例实施例的进入掉电模式的显示数据系统；图5图示根据本发明构思的示例实施例的处于掉电模式的显示数据系统；图6图示根据本发明构思的示例实施例的处于正常模式的显示数据系统；以及图7图示定时控制信号TCON和数据分组之间的关系。
具体实施例方式这里描述具体的示例实施例。然而，这里公开的特定结构和功能细节仅仅是用于描述示例实施例的表示。然而，示例实施例可以以许多替代形式来实现，并且不应被解释为仅限于在此提出的实施例。相应地，尽管在图中通过示例示出了示例实施例的实施例并且在此将对其进行详细描述，但是示例实施例能够有不同的修改和替代形式。然而，应理解，不意图将示例实施例限制于所公开的具体形式，而且相反，示例实施例覆盖落入示例实施例范围内的所有修改、等同物、以及替代。在附图的描述中，相同的标号指代相同的元件。将理解，尽管在此可能使用术语“第一”、“第二”等来描述不同的元件，但这些元件不应受到这些术语的限制。这些术语仅被用来将一个元件与另一个元件区分开。例如，第一元件可以被称为第二元件，并且类似地第二元件可以被称为第一元件，而不偏离示例实施例的范围。如在此使用的，术语“和/或”包括一个和多个相关列出项的任意和所有组合。将理解，当一元件被称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到该另一元件，或者可以存在中间元件。相反，当一元件被称为“直接连接”或“直接耦接” 到另一元件时，不存在中间元件。应以相似方式解释被用来描述元件之间的关系的其它词 (例如，“介于...之间”与“直接介于...之间”、“与...相邻”与“与...直接相邻”等)。这里使用的术语仅仅用于描述具体实施例的目的，并且不意图作为示例实施例的限制。如这里所使用的，单数形式“一”、“一个”以及“该”意图也包括复数形式，除非上下文清楚地表明不包括复数形式。还将理解，术语“包括”和/或“包含”当在此被使用时，表明出现所叙述的特征、整数、步骤、操作、元件和/或组件，但不排除出现或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合。还应注意到，在一些替代实现方式中，所提到的功能/动作可以不以在图中所提到的顺序发生。例如，取决于所包含的功能/动作，连续地示出的两个图实际上可以基本上同时执行，或者有时可以按相反顺序执行。根据本发明构思的示例实施例，通过设置显示驱动系统的各设备在初始化时段、 数据传输时段、以及垂直消隐时段(VBP)中的至少一个时段中在掉电模式下操作，可以减少显示驱动系统的最大消耗电力。初始化时段、数据传输时段、以及垂直消隐时段全部可以出现在掉电模式下，或者初始化时段的一部分、包括在数据传输时段中的水平消隐时段的一部分、以及垂直消隐时段的一部分可以出现在掉电模式下。显示驱动系统在初始化时段中在初始训练模式下操作，在数据传输时段中在显示数据模式下操作，以及在垂直消隐时段中在垂直训练模式下操作。图1图示了根据本发明构思的示例实施例的显示驱动系统100的一部分。图2是图示根据本发明构思的示例实施例的显示驱动系统100的操作的状态图。下文中，将参考图2的状态图来描述图1的显示驱动系统100的操作。参考图1，显示驱动系统100包括定时控制器110、多个源极驱动器120a， 120b，...，120n(其中η是自然数)以及面板140。包括从定时控制器110输出的图像数据的显示数据TD、控制数据、以及时钟信号经过多根信号线130a，130b，...，130η传输到源极驱动器120a, 120b，. . ·，120η。源极驱动器120a, 120b，. . ·，120η中的每一个包括时钟恢复单元121、串并转换器122、数据锁存单元123、以及数据变换单元124。面板140再现与图像数据相对应的图像。时钟恢复单元121和时钟发生器之间的共性在于两者都生成时钟信号，因此在以下描述中时钟恢复单元121也可以被称为时钟发生器。当在通电模式200(图2~)下初始地施加电力时，定时控制器110在初始训练模式210下操作。在初始训练模式210下，定时控制器110将被用来锁定源极驱动器120a， 120b，... , 120η的时钟恢复单元121的时钟训练信号传送到源极驱动器120a，120b,..., 120η。在源极驱动器120a，120b, ... , 120η中包括的时钟恢复单元121包括延迟锁定环电路或锁相环，并且恢复从定时控制器110接收的时钟信号。当所述多个源极驱动器120a，120b，. . .，120η通过初始训练模式210被稳定 (stabilize)时，定时控制器110在显示数据模式220下操作。定时控制器110将包括行开始SOL的数据分组传送到源极驱动器120a，120b, ... , 120η以便向源极驱动器120a， 120b, ...，120η通知显示数据模式220的开始，并且在该数据分组中包括有显示数据。在向源极驱动器120a，120b, ... , 120η传送了一个屏幕(例如，一帧)的显示数据之后，显示数据模式220结束，并且通过在数据分组中包括帧同步信号FSYNC可以向源极驱动器120a， 120b，... , 120η通知显示数据模式220的结束。在与一帧相对应的显示数据被传送到源极驱动器120a，120b, ... , 120η之后，执行垂直训练模式230。下文中，将描述在源极驱动器120a，120b, ... , 120η中包括的时钟恢复单元121、 串并转换器122、数据锁存单元123、以及数据变换单元124。通过使用时钟训练信号，可以在初始化时段中将时钟恢复单元121稳定在锁定状态。时钟恢复单元121在数据传输时段中从显示数据TD中生成恢复时钟信号，并且基于所生成的恢复时钟信号生成多相时钟信号。所生成的多相时钟信号和在显示数据TD中包括的图像数据被传送到串并转换器122。串并转换器122响应于所述多相时钟信号将串行输入的图像数据转换为并行数据，并将该并行数据传输到数据锁存单元123。可以以多种配置和方法(包括但不限于，例如，移位寄存器)来实现数据锁存单元123。数据变换单元IM 生成与以数字格式存储在数据锁存单元123中的图像数据相对应的模拟图像信号，并将该模拟图像信号传输到显示面板140。图3是图示根据本发明构思的示例实施例的显示驱动系统100的示意图；参考图3，显示驱动系统100包括定时控制器110以及多个源极驱动器120Ν， 120 (Ν+1)...(其中，N是自然数)。定时控制器110包括逻辑电路111、以及多个输出设备 112和113，所述多个输出设备112和113以点到点方式将从逻辑电路111输出的信号传输到多个源极驱动器120Ν，120 (Ν+1)...。从定时控制器110输出的信号经过在所述多个源极驱动器120Ν，120 (Ν+1)...的每一个中包括的接收器121和123，并且被传输到时钟生成和逻辑电路122和124。图3中图示的定时控制器110和源极驱动器120Ν，120 (N+l)...在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作，在掉电模式中，消耗电力被最小化。图4图示根据本发明构思的示例实施例的进入掉电模式的显示数据系统。参考图4，为了进入掉电模式，从定时控制器110的逻辑电路111将待机控制信号 STANDBY (待机)激活为逻辑高HIGH。待机控制信号STANDBY可以被包括在数据分组130 的字段CONFI⑶RATION(配置)中。这里，从定时控制器110的输出设备112和113输出的信号被固定为逻辑高HIGH或逻辑低LOW。参考图4，待机控制信号STANDBY被包括在数据分组130中，并且被传输到多个源极驱动器120N，120 (N+1)...,但是待机控制信号STANDBY也可以经由另一信号线被分离地传输。多个源极驱动器120N，120 (N+1)...中的每一个可以以多种方式进入掉电模式， 例如通过检测在所传送的数据分组130中包括的待机控制信号STANDBY、通过检查在数据分组130中包括的图像数据被固定在逻辑高或逻辑低、通过检测经由另一信号线传输的待机控制信号STANDBY。另外，有时可以通过检查被分配以指向掉电模式的寄存器值、或者利用从时钟发生器生成的内部时钟信号的格式，来进入掉电模式。如上所述，处于逻辑高HIGH状态的待机控制信号STANDBY是激活的，但是相反可以使用处于逻辑低LOW状态的待机控制信号。图5图示根据本发明构思的示例实施例的处于掉电模式的显示数据系统的配置。参考图5，在掉电模式下，定时控制器110和多个源极驱动器120N，120(N+1)...全部都在掉电模式下操作，在掉电模式中，电力消耗被最小化。为了使定时控制器110在掉电模式下操作，可以修改内部电路使得消耗相对大量电力的设备(诸如，时钟发生器(未示出))的电力消耗尽可能多地被最小化。修改内部电路以消耗尽可能少的电力，这对于本领域普通技术人员而言是相对公知的，并且因此为了简要省略其具体描述。例如，可以修改内部电路使得消耗相对大量电流的电路的偏置电流尽可能多地被最小化。例如，在互补型金属氧化物半导体(CM0Q电路中，当信号的逻辑值改变时消耗电力。为了使掉电模式下的电力消耗最小化，从传输逻辑电路111传输到输出设备112和113的信号可以被固定为逻辑高或逻辑低，从而避免信号转变并使电力消耗最小化。参考图5，从定时控制器110输出的数据分组130包括具有逻辑高或逻辑低的固定逻辑值。根据示例实施例，输出设备112和113在从定时控制器110接收到高阻抗设置信号时，可以被置入高阻抗状态。在掉电模式下，多个源极驱动器120N，120 (N+1)...也被调节使得停止内部电路的操作或者使电流消耗最小化，并且这可以以与定时控制器110相似的方式被操作。在接收器121和123中存在内部片内终结器(ODT)电阻，并且通过修改该ODT电阻在掉电模式下的电阻值可以使电力消耗最小化(例如，增加和降低)。图6图示根据本发明构思的示例实施例的处于正常模式的显示数据系统的配置。参考图6，为了从掉电模式过渡到正常模式，待机控制信号STANDBY被激活为逻辑低LOW。这里，定时控制器110的时钟发生器(未示出)、以及传输逻辑电路111正常地操作， 并且因此正常数据被包括在数据分组130中。为了使多个源极驱动器120N，120 (N+1)...也在正常模式下操作，偏置电流正常地流过内部电路，或者将修改后的ODT电阻值修改至正常值。如果显示数据系统是嵌入时钟的类型(其中，在数据分组中包括时钟信号)，则定时控制器Iio传送定时样式以便指示多个源极驱动器120N，120 (N+1)...在正常模式下操作。多个源极驱动器120N，120(N+1)...根据该定时样式(即，训练样式)确定内部时钟生成器(未示出)开始时钟训练所处的点作为正常模式的开始点。图7图示定时控制信号TCON和数据分组之间的关系。参考图7，在710所图示的正常情况下，当定时控制信号TCON被激活时，在初始化 711之后，从定时控制器将第一帧数据712和VBP 713传输到源极驱动器，然后进一步将第二帧数据714和VBP 715作为一个单位来传输。
根据本发明构思的示例实施例，在初始化时段711、数据传输时段712和714、以及 VBP 713和715中的必要最小时段之外的时段中引入掉电模式。除了在初始化时段721、数据传输时段722、以及VBP 723的每一个中的至少一部分中执行掉电模式(这里，由待机模式(STANDY MODE)来表示)(三个不同的词被用于掉电模式)之外，根据本发明构思的示例实施例的数据分组720具有与传统数据分组710相同的格式。初始化时段指代当初始地向定时控制器供应电力时该定时控制器稳定所需的时间；然而，初始化时段的大于最小必需初始化时段的部分出现在掉电模式下，以便减少电力消耗。在数据传输时段中，在数据分组中包括一帧的多段行数据，并且在行数据之间存在水平消隐时段(HBP)。HBP是如下的时间段，该时间段用于向以行为单位传输的图像数据提供足以使得该图像数据在源极驱动器的内部电路中被处理的时间，并且HBP长得足以使该系统稳定。根据本发明构思的示例实施例，将掉电模式施加到HBP的超出用于该系统的稳定操作的最小所需HBP时间段的部分。如示例730中所图示的，在一帧722中包括多个行数据，并且每当传输所述多个行数据时都执行掉电模式。VBP出现以便将一帧从另一帧区分开，根据本发明构思的示例实施例，将掉电模式施加到VBP的超出用于正常操作的最小所需VBP时间段的部分。如上所述，在显示驱动系统中，在初始化时段、HBP以及VBP的除了执行功能所需的时间之外的时间段期间，使诸如定时控制器和源极驱动器之类的设备的电力消耗最小化。相应地，整个系统的电力消耗被最小化。已经描述了示例实施例，显而易见所述示例实施例可以被以许多方式作出变型。 这样的变型不应被视作偏离示例实施例的预期精神和范围，并且如对于本领域技术人员而言显而易见的所有这样的修改意图被包括在所附权利要求的范围之内。
权利要求
1.一种显示驱动集成电路IC，包括多个源极驱动器；以及定时控制器，其被配置为将多个信号输出至所述多个源极驱动器，并且所述多个源极驱动器和所述定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作。
2.如权利要求1所述的显示驱动IC，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段的一部分期间，出现所述掉电模式的时段。
3.如权利要求2所述的显示驱动IC，其中，在数据传输时段中包括的水平消隐时段的一部分中激活所述数据传输时段中的掉电模式。
4.如权利要求1所述的显示驱动IC，其中，在掉电模式中，所述定时控制器被配置为将恒定DC电压和高阻抗设置信号中的至少一个输出到所述多个源极驱动器，所述定时控制器的内部电路被配置为使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流，以及所述多个源极驱动器的内部电路被配置为使得减小该内部电路的内部偏置电流。
5.如权利要求4所述的显示驱动IC，其中，在掉电模式下，所述多个源极驱动器被配置为使得它们的内部片内终结器(ODT)电阻值被修改。
6.如权利要求1所述的显示驱动IC，其中，所述定时控制器被配置为生成待机控制信号以便激活所述掉电模式。
7.如权利要求6所述的显示驱动IC，其中，所述定时控制器进一步被配置为基于内部逻辑电路的状态和外部信号中的至少一个来生成所述待机控制信号。
8.如权利要求6所述的显示驱动IC，其中，所述定时控制器被配置为以点到点方式或者以多分支方式来将所述待机控制信号传送至所述多个源极驱动器中的每一个。
9.如权利要求8所述的显示驱动IC，其中，所述定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述源极驱动器，以及所述多个字段中的至少一个包括所述待机控制信号。
10.如权利要求6所述的显示驱动IC，其中，所述定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。
11.如权利要求10所述的显示驱动IC，其中，所述定时控制器包括第一时钟信号发生器，并且所述定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值，以及所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的所述至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。
12.如权利要求10所述的显示驱动IC，其中，显示驱动IC是嵌入时钟的类型，所述定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式，以及所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点，其中，该点被确定为所述正常模式的开始点。
13.—种在显示驱动IC中使用的模式转换方法，包括在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段期间，响应于待机控制信号，在正常模式和掉电模式之间切换多个源极驱动器和定时控制器中的至少一个。
14.如权利要求13所述的方法，其中，通过以下操作，所述切换从所述正常模式切换到所述掉电模式，所述操作包括从定时控制器生成所述待机控制信号；以及响应于所述待机控制信号来减少被供应至所述源极驱动器和所述定时控制器中的至少一个的电力。
15.如权利要求14所述的方法，其中，所述减少包括由所述定时控制器向所述多个源极驱动器输出恒定DC电压或高阻抗设置信号， 控制所述定时控制器的内部电路使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流，以及设置所述源极驱动器的内部电路使得减小内部偏置电流。
16.如权利要求14所述的方法，其中，所述生成基于被外部施加到所述定时控制器的信号和内部逻辑电路的状态的至少一个来生成所述待机控制信号。
17.如权利要求14所述的方法，进一步包括在所述数据传输时段中，将来自所述定时控制器的包括多个字段的数据分组传送至所述多个源极驱动器，并且所述多个字段中的至少一个包括所述待机控制信号。
18.一种图像数据处理系统，包括 显示面板，其被配置为再现图像信号；多个源极驱动器，其被配置为驱动所述显示面板；以及定时控制器，其被配置为控制所述多个源极驱动器的操作，所述多个源极驱动器和所述定时控制器中的至少一个在掉电模式下操作，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中减少电力消耗。
19.如权利要求18所述的图像数据处理系统，其中，所述多个源极驱动器中的至少一个源极驱动器包括时钟恢复单元，其包括延迟锁定环电路和锁相环电路中的至少一个，并且被配置为 从所接收的显示数据信号中生成恢复时钟信号， 基于所生成的恢复时钟信号生成多相时钟信号，以及传送所生成的多相时钟信号以及在所述显示数据信号中包括的图像数据； 串并转换器，其被配置为响应于多相时钟信号将串行接收的图像数据转换为并行数据并且传输该并行数据；数据锁存单元，其被配置为存储该并行数据；以及数据变换单元，其被配置为从所述数据锁存单元接收数据并生成与以数字格式从所述数据锁存单元接收的数据相对应的模拟图像信号，并且将该模拟图像信号输入至显示面板。
20.如权利要求18所述的图像数据处理系统，其中，所述至少一个定时控制器被配置为生成待机控制信号以便激活所述掉电模式。
全文摘要
根据示例实施例，一种显示驱动集成电路(IC)包括定时控制器和多个源极驱动器。所述定时控制器被配置为将多个信号输出至所述多个源极驱动器，以及所述多个源极驱动器和定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作。根据示例实施例，一种在显示驱动IC中使用的模式转换方法包括响应于待机控制信号，在正常模式和掉电模式之间进行切换。在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中，在包括在显示驱动IC中的多个源极驱动器和定时控制器中的至少一个上执行掉电模式。
文档编号G09G3/20GK102270423SQ20111014654
公开日2011年12月7日 申请日期2011年6月1日 优先权日2010年6月1日
发明者崔荣敏, 李在烈, 白东勋, 裵汉秀 申请人:三星电子株式会社
技术领域：
本发明构思的示例实施例涉及一种模式转换方法、以及使用该方法的显示驱动集成电路(IC)和图像处理系统。
背景技术：
显示驱动系统包括定时控制器、显示驱动IC、以及面板。显示驱动IC包括被用来驱动用于再现图像信号的面板的图像元件(picture elements)的源极驱动器和栅极驱动器，并且所述显示驱动IC还可以包括定时控制器。定时控制器将输入图像信息转换为用于显示驱动IC的信号，并将该信号传送至显示驱动IC。
发明内容
根据本发明构思的示例实施例，一种显示驱动集成电路(IC)，包括多个源极驱动器、以及定时控制器。所述定时控制器被配置为将多个信号输出至所述多个源极驱动器。所述多个源极驱动器和定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式(power down mode)下操作。根据本发明构思的示例实施例，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段的一部分期间，出现所述掉电模式的时段。根据本发明构思的示例实施例，在数据传输时段中包括的水平消隐时段的一部分中激活所述数据传输时段中的掉电模式。根据本发明构思的示例实施例，在掉电模式中，定时控制器被配置为将恒定DC电压和高阻抗设置信号中的至少一个输出到所述多个源极驱动器。所述定时控制器的内部电路被配置为使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流。所述多个源极驱动器的内部电路被配置为使得减小该内部电路的内部偏置电流。根据本发明构思的示例实施例，在掉电模式下，所述多个源极驱动器被配置为使得它们的内部片内终结器(on die termination(ODT))电阻值被修改。根据本发明构思的示例实施例，所述定时控制器被配置为生成待机控制信号以便激活所述掉电模式。根据本发明构思的示例实施例，所述定时控制器进一步被配置为基于内部逻辑电路的状态和外部信号中的至少一个来生成所述待机控制信号。根据本发明构思的示例实施例，所述定时控制器进一步被配置为以点到点方式 (point-to-point manner)或者以多分支方式(multi-drop manner)来将所述待机控制信号传送至所述多个源极驱动器中的每一个。
根据本发明构思的示例实施例，所述定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述源极驱动器。所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，所述定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。根据本发明构思的示例实施例，所述定时控制器包括第一时钟信号发生器，并且所述定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值。所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的所述至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。根据本发明构思的示例实施例，显示驱动IC是嵌入时钟的类型。所述定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式(training pattern)。所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点。该点被确定为所述正常模式的开始点。根据本发明构思的示例实施例，一种在显示驱动IC中使用的模式转换方法包括 在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段期间，响应于待机控制信号，在正常模式和掉电模式之间切换多个源极驱动器和定时控制器中的至少一个。根据本发明构思的示例实施例，通过从定时控制器生成所述待机控制信号、并且响应于所述待机控制信号来减少被供应至所述源极驱动器和所述定时控制器中的至少一个的电力，所述切换从所述正常模式切换到所述掉电模式。根据本发明构思的示例实施例，所述减少包括由所述定时控制器向所述多个源极驱动器输出恒定DC电压或高阻抗设置信号；控制所述定时控制器的内部电路使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流；以及设置所述源极驱动器的内部电路使得减小内部偏置电流。根据本发明构思的示例实施例，所述生成基于被施加到所述定时控制器的信号和内部逻辑电路的状态的至少一个来生成所述待机控制信号。根据本发明构思的示例实施例，该方法进一步包括在所述数据传输时段中，将来自所述定时控制器的包括多个字段的数据分组传送至所述多个源极驱动器。所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，一种图像数据处理系统包括显示面板，其被配置为再现图像信号；多个源极驱动器，其被配置为驱动所述显示面板；以及定时控制器，其被配置为控制所述多个源极驱动器的操作，所述多个源极驱动器和所述定时控制器中的至少一个在掉电模式下操作，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中减少电力消耗。根据本发明构思的示例实施例，一种显示驱动集成电路(IC)包括多个源极驱动器；以及至少一个定时控制器，其被配置为输出多个显示数据信号以便驱动所述多个源极驱动器。所述多个显示数据信号包括图像数据和控制数据的分组。所述至少一个定时控制器和所述多个源极驱动器中的至少一个被配置为在掉电模式下操作。根据本发明构思的示例实施例，所述多个源极驱动器中的至少一个源极驱动器包括时钟恢复单元，其具有延迟锁定环电路和锁相环电路中的至少一个；串并转换器，其被配置为响应于多相时钟信号将串行接收的图像数据转换为并行数据并且传送该并行数据； 数据锁存单元，其被配置为存储该并行数据；以及数据变换单元，其被配置为从所述数据锁存单元接收数据，生成与以数字格式从所述数据锁存单元接收的数据相对应的模拟图像信号，并且将该模拟图像信号输入至显示面板。所述时钟恢复单元被配置为从所接收的显示数据信号中生成恢复时钟信号，基于所生成的恢复时钟信号生成多相时钟信号，并且传送所生成的多相时钟信号以及在所述显示数据信号中包括的图像数据。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为生成待机控制信号以便激活所述掉电模式。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述多个源极驱动器。并且在所述多个字段中的至少一个包括所述待机控制信号。根据本发明构思的示例实施例，所述至少一个定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。根据本发明构思的示例实施例，所述至少一个定时控制器包括第一时钟信号发生器，并且所述至少一个定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值。所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。根据本发明构思的示例实施例，显示驱动IC是嵌入时钟的类型，所述至少一个定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式；以及所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点，其中该点被确定为所述正常模式的开始点。
通过参考附图详细描述示例实施例，上述特征和优点以及其它特征和优点将变得更加明显。附图意图描绘示例实施例，并且不应被理解为限制权利要求书的意图保护的范围。除非明确地注意到，否则附图不应被认为是按比例绘制的。图1图示了根据本发明构思的示例实施例的显示驱动系统的一部分；图2是图示根据本发明构思的示例实施例的显示驱动系统的操作的状态图；图3是图示根据本发明构思的示例实施例的显示驱动系统的示意图；图4图示根据本发明构思的示例实施例的进入掉电模式的显示数据系统；图5图示根据本发明构思的示例实施例的处于掉电模式的显示数据系统；图6图示根据本发明构思的示例实施例的处于正常模式的显示数据系统；以及图7图示定时控制信号TCON和数据分组之间的关系。
具体实施例方式这里描述具体的示例实施例。然而，这里公开的特定结构和功能细节仅仅是用于描述示例实施例的表示。然而，示例实施例可以以许多替代形式来实现，并且不应被解释为仅限于在此提出的实施例。相应地，尽管在图中通过示例示出了示例实施例的实施例并且在此将对其进行详细描述，但是示例实施例能够有不同的修改和替代形式。然而，应理解，不意图将示例实施例限制于所公开的具体形式，而且相反，示例实施例覆盖落入示例实施例范围内的所有修改、等同物、以及替代。在附图的描述中，相同的标号指代相同的元件。将理解，尽管在此可能使用术语“第一”、“第二”等来描述不同的元件，但这些元件不应受到这些术语的限制。这些术语仅被用来将一个元件与另一个元件区分开。例如，第一元件可以被称为第二元件，并且类似地第二元件可以被称为第一元件，而不偏离示例实施例的范围。如在此使用的，术语“和/或”包括一个和多个相关列出项的任意和所有组合。将理解，当一元件被称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到该另一元件，或者可以存在中间元件。相反，当一元件被称为“直接连接”或“直接耦接” 到另一元件时，不存在中间元件。应以相似方式解释被用来描述元件之间的关系的其它词 (例如，“介于...之间”与“直接介于...之间”、“与...相邻”与“与...直接相邻”等)。这里使用的术语仅仅用于描述具体实施例的目的，并且不意图作为示例实施例的限制。如这里所使用的，单数形式“一”、“一个”以及“该”意图也包括复数形式，除非上下文清楚地表明不包括复数形式。还将理解，术语“包括”和/或“包含”当在此被使用时，表明出现所叙述的特征、整数、步骤、操作、元件和/或组件，但不排除出现或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组合。还应注意到，在一些替代实现方式中，所提到的功能/动作可以不以在图中所提到的顺序发生。例如，取决于所包含的功能/动作，连续地示出的两个图实际上可以基本上同时执行，或者有时可以按相反顺序执行。根据本发明构思的示例实施例，通过设置显示驱动系统的各设备在初始化时段、 数据传输时段、以及垂直消隐时段(VBP)中的至少一个时段中在掉电模式下操作，可以减少显示驱动系统的最大消耗电力。初始化时段、数据传输时段、以及垂直消隐时段全部可以出现在掉电模式下，或者初始化时段的一部分、包括在数据传输时段中的水平消隐时段的一部分、以及垂直消隐时段的一部分可以出现在掉电模式下。显示驱动系统在初始化时段中在初始训练模式下操作，在数据传输时段中在显示数据模式下操作，以及在垂直消隐时段中在垂直训练模式下操作。图1图示了根据本发明构思的示例实施例的显示驱动系统100的一部分。图2是图示根据本发明构思的示例实施例的显示驱动系统100的操作的状态图。下文中，将参考图2的状态图来描述图1的显示驱动系统100的操作。参考图1，显示驱动系统100包括定时控制器110、多个源极驱动器120a， 120b，...，120n(其中η是自然数)以及面板140。包括从定时控制器110输出的图像数据的显示数据TD、控制数据、以及时钟信号经过多根信号线130a，130b，...，130η传输到源极驱动器120a, 120b，. . ·，120η。源极驱动器120a, 120b，. . ·，120η中的每一个包括时钟恢复单元121、串并转换器122、数据锁存单元123、以及数据变换单元124。面板140再现与图像数据相对应的图像。时钟恢复单元121和时钟发生器之间的共性在于两者都生成时钟信号，因此在以下描述中时钟恢复单元121也可以被称为时钟发生器。当在通电模式200(图2~)下初始地施加电力时，定时控制器110在初始训练模式210下操作。在初始训练模式210下，定时控制器110将被用来锁定源极驱动器120a， 120b，... , 120η的时钟恢复单元121的时钟训练信号传送到源极驱动器120a，120b,..., 120η。在源极驱动器120a，120b, ... , 120η中包括的时钟恢复单元121包括延迟锁定环电路或锁相环，并且恢复从定时控制器110接收的时钟信号。当所述多个源极驱动器120a，120b，. . .，120η通过初始训练模式210被稳定 (stabilize)时，定时控制器110在显示数据模式220下操作。定时控制器110将包括行开始SOL的数据分组传送到源极驱动器120a，120b, ... , 120η以便向源极驱动器120a， 120b, ...，120η通知显示数据模式220的开始，并且在该数据分组中包括有显示数据。在向源极驱动器120a，120b, ... , 120η传送了一个屏幕(例如，一帧)的显示数据之后，显示数据模式220结束，并且通过在数据分组中包括帧同步信号FSYNC可以向源极驱动器120a， 120b，... , 120η通知显示数据模式220的结束。在与一帧相对应的显示数据被传送到源极驱动器120a，120b, ... , 120η之后，执行垂直训练模式230。下文中，将描述在源极驱动器120a，120b, ... , 120η中包括的时钟恢复单元121、 串并转换器122、数据锁存单元123、以及数据变换单元124。通过使用时钟训练信号，可以在初始化时段中将时钟恢复单元121稳定在锁定状态。时钟恢复单元121在数据传输时段中从显示数据TD中生成恢复时钟信号，并且基于所生成的恢复时钟信号生成多相时钟信号。所生成的多相时钟信号和在显示数据TD中包括的图像数据被传送到串并转换器122。串并转换器122响应于所述多相时钟信号将串行输入的图像数据转换为并行数据，并将该并行数据传输到数据锁存单元123。可以以多种配置和方法(包括但不限于，例如，移位寄存器)来实现数据锁存单元123。数据变换单元IM 生成与以数字格式存储在数据锁存单元123中的图像数据相对应的模拟图像信号，并将该模拟图像信号传输到显示面板140。图3是图示根据本发明构思的示例实施例的显示驱动系统100的示意图；参考图3，显示驱动系统100包括定时控制器110以及多个源极驱动器120Ν， 120 (Ν+1)...(其中，N是自然数)。定时控制器110包括逻辑电路111、以及多个输出设备 112和113，所述多个输出设备112和113以点到点方式将从逻辑电路111输出的信号传输到多个源极驱动器120Ν，120 (Ν+1)...。从定时控制器110输出的信号经过在所述多个源极驱动器120Ν，120 (Ν+1)...的每一个中包括的接收器121和123，并且被传输到时钟生成和逻辑电路122和124。图3中图示的定时控制器110和源极驱动器120Ν，120 (N+l)...在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作，在掉电模式中，消耗电力被最小化。图4图示根据本发明构思的示例实施例的进入掉电模式的显示数据系统。参考图4，为了进入掉电模式，从定时控制器110的逻辑电路111将待机控制信号 STANDBY (待机)激活为逻辑高HIGH。待机控制信号STANDBY可以被包括在数据分组130 的字段CONFI⑶RATION(配置)中。这里，从定时控制器110的输出设备112和113输出的信号被固定为逻辑高HIGH或逻辑低LOW。参考图4，待机控制信号STANDBY被包括在数据分组130中，并且被传输到多个源极驱动器120N，120 (N+1)...,但是待机控制信号STANDBY也可以经由另一信号线被分离地传输。多个源极驱动器120N，120 (N+1)...中的每一个可以以多种方式进入掉电模式， 例如通过检测在所传送的数据分组130中包括的待机控制信号STANDBY、通过检查在数据分组130中包括的图像数据被固定在逻辑高或逻辑低、通过检测经由另一信号线传输的待机控制信号STANDBY。另外，有时可以通过检查被分配以指向掉电模式的寄存器值、或者利用从时钟发生器生成的内部时钟信号的格式，来进入掉电模式。如上所述，处于逻辑高HIGH状态的待机控制信号STANDBY是激活的，但是相反可以使用处于逻辑低LOW状态的待机控制信号。图5图示根据本发明构思的示例实施例的处于掉电模式的显示数据系统的配置。参考图5，在掉电模式下，定时控制器110和多个源极驱动器120N，120(N+1)...全部都在掉电模式下操作，在掉电模式中，电力消耗被最小化。为了使定时控制器110在掉电模式下操作，可以修改内部电路使得消耗相对大量电力的设备(诸如，时钟发生器(未示出))的电力消耗尽可能多地被最小化。修改内部电路以消耗尽可能少的电力，这对于本领域普通技术人员而言是相对公知的，并且因此为了简要省略其具体描述。例如，可以修改内部电路使得消耗相对大量电流的电路的偏置电流尽可能多地被最小化。例如，在互补型金属氧化物半导体(CM0Q电路中，当信号的逻辑值改变时消耗电力。为了使掉电模式下的电力消耗最小化，从传输逻辑电路111传输到输出设备112和113的信号可以被固定为逻辑高或逻辑低，从而避免信号转变并使电力消耗最小化。参考图5，从定时控制器110输出的数据分组130包括具有逻辑高或逻辑低的固定逻辑值。根据示例实施例，输出设备112和113在从定时控制器110接收到高阻抗设置信号时，可以被置入高阻抗状态。在掉电模式下，多个源极驱动器120N，120 (N+1)...也被调节使得停止内部电路的操作或者使电流消耗最小化，并且这可以以与定时控制器110相似的方式被操作。在接收器121和123中存在内部片内终结器(ODT)电阻，并且通过修改该ODT电阻在掉电模式下的电阻值可以使电力消耗最小化(例如，增加和降低)。图6图示根据本发明构思的示例实施例的处于正常模式的显示数据系统的配置。参考图6，为了从掉电模式过渡到正常模式，待机控制信号STANDBY被激活为逻辑低LOW。这里，定时控制器110的时钟发生器(未示出)、以及传输逻辑电路111正常地操作， 并且因此正常数据被包括在数据分组130中。为了使多个源极驱动器120N，120 (N+1)...也在正常模式下操作，偏置电流正常地流过内部电路，或者将修改后的ODT电阻值修改至正常值。如果显示数据系统是嵌入时钟的类型(其中，在数据分组中包括时钟信号)，则定时控制器Iio传送定时样式以便指示多个源极驱动器120N，120 (N+1)...在正常模式下操作。多个源极驱动器120N，120(N+1)...根据该定时样式(即，训练样式)确定内部时钟生成器(未示出)开始时钟训练所处的点作为正常模式的开始点。图7图示定时控制信号TCON和数据分组之间的关系。参考图7，在710所图示的正常情况下，当定时控制信号TCON被激活时，在初始化 711之后，从定时控制器将第一帧数据712和VBP 713传输到源极驱动器，然后进一步将第二帧数据714和VBP 715作为一个单位来传输。
根据本发明构思的示例实施例，在初始化时段711、数据传输时段712和714、以及 VBP 713和715中的必要最小时段之外的时段中引入掉电模式。除了在初始化时段721、数据传输时段722、以及VBP 723的每一个中的至少一部分中执行掉电模式(这里，由待机模式(STANDY MODE)来表示)(三个不同的词被用于掉电模式)之外，根据本发明构思的示例实施例的数据分组720具有与传统数据分组710相同的格式。初始化时段指代当初始地向定时控制器供应电力时该定时控制器稳定所需的时间；然而，初始化时段的大于最小必需初始化时段的部分出现在掉电模式下，以便减少电力消耗。在数据传输时段中，在数据分组中包括一帧的多段行数据，并且在行数据之间存在水平消隐时段(HBP)。HBP是如下的时间段，该时间段用于向以行为单位传输的图像数据提供足以使得该图像数据在源极驱动器的内部电路中被处理的时间，并且HBP长得足以使该系统稳定。根据本发明构思的示例实施例，将掉电模式施加到HBP的超出用于该系统的稳定操作的最小所需HBP时间段的部分。如示例730中所图示的，在一帧722中包括多个行数据，并且每当传输所述多个行数据时都执行掉电模式。VBP出现以便将一帧从另一帧区分开，根据本发明构思的示例实施例，将掉电模式施加到VBP的超出用于正常操作的最小所需VBP时间段的部分。如上所述，在显示驱动系统中，在初始化时段、HBP以及VBP的除了执行功能所需的时间之外的时间段期间，使诸如定时控制器和源极驱动器之类的设备的电力消耗最小化。相应地，整个系统的电力消耗被最小化。已经描述了示例实施例，显而易见所述示例实施例可以被以许多方式作出变型。 这样的变型不应被视作偏离示例实施例的预期精神和范围，并且如对于本领域技术人员而言显而易见的所有这样的修改意图被包括在所附权利要求的范围之内。
权利要求
1.一种显示驱动集成电路IC，包括多个源极驱动器；以及定时控制器，其被配置为将多个信号输出至所述多个源极驱动器，并且所述多个源极驱动器和所述定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作。
2.如权利要求1所述的显示驱动IC，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段的一部分期间，出现所述掉电模式的时段。
3.如权利要求2所述的显示驱动IC，其中，在数据传输时段中包括的水平消隐时段的一部分中激活所述数据传输时段中的掉电模式。
4.如权利要求1所述的显示驱动IC，其中，在掉电模式中，所述定时控制器被配置为将恒定DC电压和高阻抗设置信号中的至少一个输出到所述多个源极驱动器，所述定时控制器的内部电路被配置为使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流，以及所述多个源极驱动器的内部电路被配置为使得减小该内部电路的内部偏置电流。
5.如权利要求4所述的显示驱动IC，其中，在掉电模式下，所述多个源极驱动器被配置为使得它们的内部片内终结器(ODT)电阻值被修改。
6.如权利要求1所述的显示驱动IC，其中，所述定时控制器被配置为生成待机控制信号以便激活所述掉电模式。
7.如权利要求6所述的显示驱动IC，其中，所述定时控制器进一步被配置为基于内部逻辑电路的状态和外部信号中的至少一个来生成所述待机控制信号。
8.如权利要求6所述的显示驱动IC，其中，所述定时控制器被配置为以点到点方式或者以多分支方式来将所述待机控制信号传送至所述多个源极驱动器中的每一个。
9.如权利要求8所述的显示驱动IC，其中，所述定时控制器被配置为在所述数据传输时段中将包括多个字段的数据分组传送至所述源极驱动器，以及所述多个字段中的至少一个包括所述待机控制信号。
10.如权利要求6所述的显示驱动IC，其中，所述定时控制器被配置为在所激活的待机控制信号被去激活时从所述掉电模式过渡到正常模式。
11.如权利要求10所述的显示驱动IC，其中，所述定时控制器包括第一时钟信号发生器，并且所述定时控制器被配置为在所述正常模式下，将流过所述第一时钟信号发生器的偏置电流调节至正常值，以及所述多个源极驱动器中的至少一个包括第二时钟信号发生器，并且所述多个源极驱动器中的所述至少一个被配置为在所述正常模式下，将流过所述第二时钟信号发生器的偏置电流调节至正常值。
12.如权利要求10所述的显示驱动IC，其中，显示驱动IC是嵌入时钟的类型，所述定时控制器包括时钟信号发生器，并且被配置为在所述正常模式下输出训练样式，以及所述多个源极驱动器被配置为在所述正常模式下，根据所述训练样式来确定所述时钟信号发生器开始时钟训练所处的点，其中，该点被确定为所述正常模式的开始点。
13.—种在显示驱动IC中使用的模式转换方法，包括在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段期间，响应于待机控制信号，在正常模式和掉电模式之间切换多个源极驱动器和定时控制器中的至少一个。
14.如权利要求13所述的方法，其中，通过以下操作，所述切换从所述正常模式切换到所述掉电模式，所述操作包括从定时控制器生成所述待机控制信号；以及响应于所述待机控制信号来减少被供应至所述源极驱动器和所述定时控制器中的至少一个的电力。
15.如权利要求14所述的方法，其中，所述减少包括由所述定时控制器向所述多个源极驱动器输出恒定DC电压或高阻抗设置信号， 控制所述定时控制器的内部电路使得减小流过在所述定时控制器中包括的时钟信号发生器的偏置电流，以及设置所述源极驱动器的内部电路使得减小内部偏置电流。
16.如权利要求14所述的方法，其中，所述生成基于被外部施加到所述定时控制器的信号和内部逻辑电路的状态的至少一个来生成所述待机控制信号。
17.如权利要求14所述的方法，进一步包括在所述数据传输时段中，将来自所述定时控制器的包括多个字段的数据分组传送至所述多个源极驱动器，并且所述多个字段中的至少一个包括所述待机控制信号。
18.一种图像数据处理系统，包括 显示面板，其被配置为再现图像信号；多个源极驱动器，其被配置为驱动所述显示面板；以及定时控制器，其被配置为控制所述多个源极驱动器的操作，所述多个源极驱动器和所述定时控制器中的至少一个在掉电模式下操作，其中，在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中减少电力消耗。
19.如权利要求18所述的图像数据处理系统，其中，所述多个源极驱动器中的至少一个源极驱动器包括时钟恢复单元，其包括延迟锁定环电路和锁相环电路中的至少一个，并且被配置为 从所接收的显示数据信号中生成恢复时钟信号， 基于所生成的恢复时钟信号生成多相时钟信号，以及传送所生成的多相时钟信号以及在所述显示数据信号中包括的图像数据； 串并转换器，其被配置为响应于多相时钟信号将串行接收的图像数据转换为并行数据并且传输该并行数据；数据锁存单元，其被配置为存储该并行数据；以及数据变换单元，其被配置为从所述数据锁存单元接收数据并生成与以数字格式从所述数据锁存单元接收的数据相对应的模拟图像信号，并且将该模拟图像信号输入至显示面板。
20.如权利要求18所述的图像数据处理系统，其中，所述至少一个定时控制器被配置为生成待机控制信号以便激活所述掉电模式。
全文摘要
根据示例实施例，一种显示驱动集成电路(IC)包括定时控制器和多个源极驱动器。所述定时控制器被配置为将多个信号输出至所述多个源极驱动器，以及所述多个源极驱动器和定时控制器中的至少一个被配置为在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中在掉电模式下操作。根据示例实施例，一种在显示驱动IC中使用的模式转换方法包括响应于待机控制信号，在正常模式和掉电模式之间进行切换。在初始化时段、数据传输时段、以及垂直消隐时段中的至少一个时段中，在包括在显示驱动IC中的多个源极驱动器和定时控制器中的至少一个上执行掉电模式。
文档编号G09G3/20GK102270423SQ20111014654
公开日2011年12月7日 申请日期2011年6月1日 优先权日2010年6月1日
发明者崔荣敏, 李在烈, 白东勋, 裵汉秀 申请人:三星电子株式会社
最新回复(0)