像素结构及具有该像素结构的显示系统的制作方法
专利名称：像素结构及具有该像素结构的显示系统的制作方法
技术领域：
本发明是有关于一种像素结构，特别是有关于一种显示面板内部的像素结构。
背景技术：
由于映像管具有画质优良的特点，故一直被采用为电视和电脑的显示器。然而，近年来，平面显示器的画质已逐渐获得改善，并且具有体积薄、重量轻的优点，故已成为市场主流。一般而言，平面显示器的显示面板具有多个像素。每一像素具有一驱动晶体管以及一发光元件。驱动晶体管根据一影像信号，产生一驱动电流。发光元件根据驱动电流，呈现相对应的亮度。
然而，因工艺的影响，不同像素的驱动晶体管可能具有不同的临界电压。当不同的驱动晶体管接收到相同的影像信号时，可能会产生不同的驱动电流，而使得不同的发光元件呈现不同的亮度。
发明内容
本发明提供一种像素结构，包括一第一开关晶体管、一设定单兀、一电容、一驱动晶体管、一第二开关晶体管以及一发光元件。第一开关晶体管根据一扫描信号，将一数据信号传送至一第一节点。设定单元根据扫描信号及一放电信号，控制第一节点及第二节点的电位。电容耦接于第一节点及第二节点之间。驱动晶体管具有一第一临界电压，并且栅极耦接第二节点。第二开关晶体管的栅极接收一点亮信号。发光元件与驱动晶体管及第二开关晶体管串联于第一操作电压及第二操作电压之间。在一第一期间，设定单元令第一节点及第二节点的电压分别等于第一参考电压及第二参考电压。第一参考电压大于第二参考电压。在一第二期间，第一开关晶体管将数据信号传送至第一节点，设定单元令第二节点的电压等于一差值，该差值为第一操作电压与第一临界电压的差值。在一第三期间，设定单元令第一节点的电压等于第一参考电压，并浮接(floating)第二节点。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式
作详细说明，其中图I为本发明的显示面板的示意图。图2A、图3及图4为本发明的像素的可能结构示意图。图2B为本发明的控制时序图。主要元件符号说明100 :显示面板；110:驱动模块；111:扫描驱动器；
113:数据驱动器；115:控制驱动器；20、30、40 :设定单元；24:发光元件；P11 Pmn :像素；Cst :电容；Tsw卜、Tsif2 :开关晶体管；Tdk:驱动晶体管；T21 T23、T31 T33> T41 T43 :设定晶体管； A :第一节点；B :第二节点；SDIS :放电信号；Sem :发光信号；S腳丨、S觀2 :参考电压；PVDD, PVEE :操作电压；S1 :扫描信号；D1 :数据信号；IDP:驱动电流。
具体实施例方式图I为本发明的显示面板的示意图。如图所示,显示面板100包括一驱动模块110以及多个像素P11-P1^驱动模块110用以提供像素P11 Pmn所需的信号。在本实施例中，驱动模块110包括，一扫描驱动器111、一数据驱动器113以及一控制驱动器115。扫描驱动器111提供多个扫描信号S1 Sn予像素P11 P 。数据驱动器113提供多个数据信号D1 Dm予像素P11 Pmn。像素P11 Pmn根据扫描信号S1 Sn，接收数据信号D1 Dm，然后再根据数据信号D1 Dm，呈现相对应的亮度。控制驱动器115提供一放电信号Sdis、一发光信号Sem、参考电压Skefi、Skef2以及操作电压PVDD及PVEE予像素P11 Pmn,使得像素P11 Pmn内的驱动晶体管所产生的驱动电流不受到本身的临界电压的影响。图2A为本发明的像素的一可能结构示意图。由于像素P11 Pnm的电路结构均相同，因此图2A是以像素P11为例，说明其内部电路结构。如图所示，像素P11包括，开关晶体管TSW1_、Tsw2、一设定单兀20、一电容Cst、一驱动晶体管Tdk以及一发光兀件24。开关晶体管Tswi根据扫描信号S1，将数据信号D1传送至节点A。本发明并不限定开关晶体管Tswi的种类。在本实施例中，开关晶体管Tswi为一 N型晶体管，其栅极接收扫描信号S1，其漏极接收数据信号D1，其源极耦接节点A。电容Cst耦接于节点A及B之间。驱动晶体管Tdk具有一临界电压(Vttta0)。本发明并不限定驱动晶体管Tdk的种类。在本实施例中，驱动晶体管Tdk为一 P型晶体管，其栅极耦接节点B，其源极接收操作电压PVDD，其漏极耦接设定单元20及开关晶体管TSW2。开关晶体管Tsw2根据一点亮信号Sem,将驱动晶体管Tdk所产生的一驱动电流Idp传送至发光元件24。本发明并不限定开关晶体管Tsw2的种类。在本实施例中，驱动晶体管Tdk为一N型晶体管，其栅极接收点亮信号Sem、其漏极耦接驱动晶体管Tdk，其源极耦接发光元件24。发光元件24与驱动晶体管Tdk及开关晶体管Tsw2串联于操作电压PVDD及PVEE之间。本发明并不限定发光元件24的种类。只要是能够根据一驱动电流而发光的元件，均可作为发光兀件24。在一可能实施例中，发光兀件24为一有机发光二极管(OLED)。设定单元20及开关晶体管Tswi根据扫描信号S1及放电信号Sdis，控制节点A及B的电位。本发明并不限定设定单元20的电路架构，只要能够依照以下方式，设定节点A及B的电位的电路，均可作为设定单元20。在一第一期间，设定单元20令节点A及B的电压分别等于参考电压Skefi及SKEF2，其中参考电压Skefi不同于参考电压Skef2。在本实施例中，参考电压Skefi大于参考电压Skef2。在另一可能实施例中，参考电压Skefi为正值，而参考电压Skef2为负值。在其它实施例中，参考电压Skefi与Skef2之间的差值大于驱动晶体管Tdk的临界电压。在一第二期间，开关晶体管Tswi将数据信号Dl传送至节点A，并且设定单元20令 节点B的电压等于一差值，其中，此差值为操作电压PVDD与驱动晶体管Tdk的临界电压的差值(即 PVDD-Vt _)。 由于在第一期间，节点A及B的电压电位并不相同，故在第二期间，节点A的电压等于数据信号D1时，可确保节点B的电压为操作电压PVDD与驱动晶体管Tdk的临界电压的差值。在一第三期间，设定单元20令节点A的电压等于参考电压SKEF1，并浮接(floating)节点 B。此时，节点 B 的电压 Vb = PVDD-Vt(DE)-(D1-Seefi)。在第三期间，驱动晶体管Tdk依据式(1)，产生驱动电流IDP，其中式⑴如下所示Idp = Kp*(Vsg-Vt(DE))2.................................(I)其中，Kp为驱动晶体管Tdk的参数，为一预设值；Vsg为驱动晶体管Tdk的源极与栅极压差为驱动晶体管Tdk的临界电压。将第三期间的驱动晶体管Tdk的源极电压Vs与栅极电压Vg之间的压差(Vs-Vg)代入式(I)后，便可得到下式Idp = Kp* {PVDD-[PVDD-Vt 咖-(D1-S腿)]-Vt _}2…(2)化简式⑵后，可得到下式Idp = Kp^(D1-Seefi)2....................................(3)由式(3)可知，驱动电流Idp不受驱动晶体管Tdk的临界电压Vt_所影响。因此，就算不同的驱动晶体管具有不同的临界电压，在相同数据信号的情况下，仍可产生相同的驱动电流。本发明并不限定设定单元20的电路架构。只要能够达到上述各期间的节点A及B的电压电位设定的电路架构，均可作为设定单元20。在本实施例中，设定单元20具有设
定晶体管T21 T23。设定晶体管T21根据扫描信号S1,将参考电压Skefi传送至节点A。设定晶体管T22根据扫描信号S1，令驱动晶体管Tdk的栅极与漏极耦接在一起。因此，驱动晶体管Tdk便可提供一二极管连接(diode connection)。设定晶体管T23根据放电信号Sdis,将参考电压Skef2传送至节点B。本发明并不限定设定晶体管T21 T23的种类。在本实施例中，设定晶体管T21为P型晶体管，设定晶体管T22及T23为N型晶体管，但并非用以限制本发明。在其它实施例中，设定晶体管T21 T23可均为P型、均为N型、部分为N型或是部分为P型。由于P型及N型晶体管的转换为本领域技术人员所深知，故不再赘述。以下仅针对第2A图，说明设定晶体管T21 T23的连接方式。如图所示，设定晶体管T21的栅极接收扫描信号S1，其源极接收参考电压Skefi，其漏极耦接节点A。设定晶体管T22的栅极接收扫描信号S1，其漏极与源极分别耦接节点B及驱动晶体管Tdk的漏极。设定晶体管T23的栅极接收放电信号Sdis，其漏极接收参考电压SKEF2，其源极耦接节点B。图2B为本发明的控制时序图。如图所示，在第一期间Stl，扫描信号S_i为低电位，故可导通设定晶体管T21。因此，节点A的电压等于参考电压Skefi。此时，放电信号Sdis为高电位，故可导通设定晶体管T23。因此，节点B的电压等于参考电压SKEF2。在第二期间St2，扫描信号S_i为高电位，故可导通开关晶体管Tswi及设定晶体管T220因此，节点A的电压等于数据信号D1,并且驱动晶体管Tdk的栅极与漏极耦接在一起。 由于驱动晶体管Tdk为一二极管连接，故节点B的电压为操作电压PVDD与临界电压Vt_之间的差值(即PVDD-Vt _)。在第三期间St3，扫描信号h为低电位，故再次导通设定晶体管T21。因此，节点A的电压再次等于参考电压Skefi。由于扫描信号h为低电位，故不导通设定晶体管T22及T23,因此，节点B为浮接状态。在本实施例中，节点B的电压等于PVDD-Vtaa0-(D1-Skefi)。当发光信号Sem为高电位时，便可导通开关晶体管Tsw2，用以将驱动电流Idp传送至发光元件24，用以点亮发光元件24。此时的驱动电流Idp如式(3)所示。由于在第一期间Stl，节点B的电压小于节点A的电压，故当节点A的电压等于数据信号D1 (第二期间St2)时，借由电容Cst的耦合效应，可确保驱动晶体管Tdk与设定晶体管T22正常动作，也就是确保节点B的电压等于PVDD-Vt_。因此，驱动晶体管Tdk可形成一二极管连接。再者，数据信号D1的最大灰度值可达操作电压PVDD。由于数据信号DJA最大灰度值并不会被限制在PVDD-Vt _，故可增加灰度值范围，换句话说，也可维持既有灰度值范围，借由降低操作电压PVDD，以达到降低整体功率(Power)的消耗。图3为本发明的像素的另一可能结构示意图。图3相似于图2A，不同之处在于，设定单元30的设定晶体管T33为P型晶体管。由于设定晶体管T31及T32的连接方式与第2A图的设定晶体管T21及T22的连接方式相同，故不再赘述。在本实施例中，设定晶体管T33为一二极管架构，其栅极与源极均接收放电信号Sdis，其漏极耦接节点B。当放电信号Sdis为低电位时，节点B的电压将等于一总和，其中此总和为操作电压PVEE与设定晶体管T33的临界电压的加总结果。在一可能实施例中，放电信号Sdis9等于操作电压PVEE。图4为本发明的像素的另一可能结构示意图。图4相似图4，不同之处在于，设定单元40的设定晶体管T43为N型晶体管。由于设定晶体管T41及T42的连接方式与第2A图的设定晶体管T21及T22的连接方式相同，故不再赘述。在本实施例中，设定晶体管T43为一二极管架构，其栅极与源极均耦接节点B，其漏极接收放电信号SDIS。当放电信号Sdis与节点B的电位足以导通设定晶体管T43时，则节点B的电压将等于一总和，其中此总和为操作电压PVEE与设定晶体管T43的临界电压的加总结果。在一可能实施例中，放电信号Sdis等于操作电压PVEE。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技 术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种像素结构，包括 一第一开关晶体管，根据一扫描信号，将一数据信号传送至一第一节点； 一设定单元，根据该扫描信号及一放电信号，控制该第一节点以及一第二节点的电压电位； 一电容，耦接于该第一节点及第二节点之间； 一驱动晶体管，具有一第一临界电压，并且栅极耦接该第二节点； 一第二开关晶体管，其栅极接收一点亮信号；以及 一发光元件，与该驱动晶体管及该第二开关晶体管串联于一第一操作电压及一第二操作电压之间； 其中在一第一期间，该设定单元令该第一节点及第二节点的电压各自等于一第一参考电压以及一第二参考电压，该第一参考电压大于该第二参考电压； 在一第二期间，该第一开关晶体管将该数据信号传送至该第一节点，该设定单元令该第二节点的电压等于一差值，该差值为该第一操作电压与该第一临界电压的差值； 在一第三期间，该设定单元令该第一节点的电压等于该第一参考电压，并浮接该第二节点。
2.如权利要求I所述的像素结构，其特征在于，该第一参考电压及第二参考电压的差值大于该第一临界电压。
3.如权利要求I所述的像素结构，其特征在于，该第一参考电压为正值，该第二参考电压为负值。
4.如权利要求I所述的像素结构，其特征在于，该设定单元包括 一第一设定晶体管，根据该扫描信号，将该第一参考电压传送至该第一节点； 一第二设定晶体管，根据该扫描信号，令该驱动晶体管的栅极与漏极耦接在一起；以及一第三设定晶体管，根据该放电信号，将该第二参考电压传送至该第二节点，其中该第二参考电压等于该第二操作电压。
5.如权利要求4所述的像素结构，其特征在于，该第三设定晶体管为一N型晶体管，其栅极接收该放电信号，其漏极接收该第二操作电压，其源极耦接该第二节点。
6.如权利要求I所述的像素结构，其特征在于，该设定单元包括 一第一设定晶体管，根据该扫描信号，将该第一参考电压传送至该第一节点； 一第二设定晶体管，根据该扫描信号，令该驱动晶体管的栅极与漏极耦接在一起；以及一第三设定晶体管，具有一第二临界电压，在该第二期间，其第三设定晶体管令该第二参考电压等于该第二操作电压与该第二临界电压的总和。
7.如权利要求6所述的像素结构，其特征在于，该第三设定晶体管为一P型晶体管，其栅极耦接源极，并接收该放电信号，其漏极耦接该第二节点。
8.如权利要求7所述的像素结构，其特征在于，该放电信号等于该第二操作电压。
9.如权利要求6所述的像素结构，其特征在于，该第三设定晶体管为一N型晶体管，其栅极与源极耦接该第二节点，其漏极接收该放电信号。
10.如权利要求9所述的像素结构，其特征在于，该放电信号等于该第二操作电压。
11.一种显不系统,包括 一如权利要求I所述的像素结构；以及一 驱动模块，用以提供该扫描信号、该数据信号、该第一参考电压及第二参考电压、该放电信号、该点亮信号以及该第一操作电压及第二操作电压。
全文摘要
本发明公开一种像素结构及具有该像素结构的显示系统，该像素结构包括第一开关晶体管及第二开关晶体管、设定单元、电容、驱动晶体管以及发光元件。电容耦接于第一节点及第二节点之间。驱动晶体管的栅极耦接第二节点，并与第二开关晶体管以及发光元件串联于第一操作电压及第二操作电压之间。在一第一期间，设定单元令第一节点及第二节点的电压分别等于第一参考电压及第二参考电压。第一参考电压大于第二参考电压。在一第二期间，第一开关晶体管将一数据信号传送至第一节点，设定单元令第二节点的电压等于第一操作电压与驱动晶体管的临界电压的差值。在一第三期间，设定单元令第一节点的电压等于第一参考电压，并浮接第二节点。
文档编号G09G3/20GK102800273SQ201110150629
公开日2012年11月28日 申请日期2011年5月26日 优先权日2011年5月26日
发明者彭冠臻, 陈泽源, 曾志强, 王硕晟, 苏聪艺 申请人:奇美电子股份有限公司, 群康科技(深圳)有限公司
技术领域：
本发明是有关于一种像素结构，特别是有关于一种显示面板内部的像素结构。
背景技术：
由于映像管具有画质优良的特点，故一直被采用为电视和电脑的显示器。然而，近年来，平面显示器的画质已逐渐获得改善，并且具有体积薄、重量轻的优点，故已成为市场主流。一般而言，平面显示器的显示面板具有多个像素。每一像素具有一驱动晶体管以及一发光元件。驱动晶体管根据一影像信号，产生一驱动电流。发光元件根据驱动电流，呈现相对应的亮度。
然而，因工艺的影响，不同像素的驱动晶体管可能具有不同的临界电压。当不同的驱动晶体管接收到相同的影像信号时，可能会产生不同的驱动电流，而使得不同的发光元件呈现不同的亮度。
发明内容
本发明提供一种像素结构，包括一第一开关晶体管、一设定单兀、一电容、一驱动晶体管、一第二开关晶体管以及一发光元件。第一开关晶体管根据一扫描信号，将一数据信号传送至一第一节点。设定单元根据扫描信号及一放电信号，控制第一节点及第二节点的电位。电容耦接于第一节点及第二节点之间。驱动晶体管具有一第一临界电压，并且栅极耦接第二节点。第二开关晶体管的栅极接收一点亮信号。发光元件与驱动晶体管及第二开关晶体管串联于第一操作电压及第二操作电压之间。在一第一期间，设定单元令第一节点及第二节点的电压分别等于第一参考电压及第二参考电压。第一参考电压大于第二参考电压。在一第二期间，第一开关晶体管将数据信号传送至第一节点，设定单元令第二节点的电压等于一差值，该差值为第一操作电压与第一临界电压的差值。在一第三期间，设定单元令第一节点的电压等于第一参考电压，并浮接(floating)第二节点。
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式
作详细说明，其中图I为本发明的显示面板的示意图。图2A、图3及图4为本发明的像素的可能结构示意图。图2B为本发明的控制时序图。主要元件符号说明100 :显示面板；110:驱动模块；111:扫描驱动器；
113:数据驱动器；115:控制驱动器；20、30、40 :设定单元；24:发光元件；P11 Pmn :像素；Cst :电容；Tsw卜、Tsif2 :开关晶体管；Tdk:驱动晶体管；T21 T23、T31 T33> T41 T43 :设定晶体管； A :第一节点；B :第二节点；SDIS :放电信号；Sem :发光信号；S腳丨、S觀2 :参考电压；PVDD, PVEE :操作电压；S1 :扫描信号；D1 :数据信号；IDP:驱动电流。
具体实施例方式图I为本发明的显示面板的示意图。如图所示,显示面板100包括一驱动模块110以及多个像素P11-P1^驱动模块110用以提供像素P11 Pmn所需的信号。在本实施例中，驱动模块110包括，一扫描驱动器111、一数据驱动器113以及一控制驱动器115。扫描驱动器111提供多个扫描信号S1 Sn予像素P11 P 。数据驱动器113提供多个数据信号D1 Dm予像素P11 Pmn。像素P11 Pmn根据扫描信号S1 Sn，接收数据信号D1 Dm，然后再根据数据信号D1 Dm，呈现相对应的亮度。控制驱动器115提供一放电信号Sdis、一发光信号Sem、参考电压Skefi、Skef2以及操作电压PVDD及PVEE予像素P11 Pmn,使得像素P11 Pmn内的驱动晶体管所产生的驱动电流不受到本身的临界电压的影响。图2A为本发明的像素的一可能结构示意图。由于像素P11 Pnm的电路结构均相同，因此图2A是以像素P11为例，说明其内部电路结构。如图所示，像素P11包括，开关晶体管TSW1_、Tsw2、一设定单兀20、一电容Cst、一驱动晶体管Tdk以及一发光兀件24。开关晶体管Tswi根据扫描信号S1，将数据信号D1传送至节点A。本发明并不限定开关晶体管Tswi的种类。在本实施例中，开关晶体管Tswi为一 N型晶体管，其栅极接收扫描信号S1，其漏极接收数据信号D1，其源极耦接节点A。电容Cst耦接于节点A及B之间。驱动晶体管Tdk具有一临界电压(Vttta0)。本发明并不限定驱动晶体管Tdk的种类。在本实施例中，驱动晶体管Tdk为一 P型晶体管，其栅极耦接节点B，其源极接收操作电压PVDD，其漏极耦接设定单元20及开关晶体管TSW2。开关晶体管Tsw2根据一点亮信号Sem,将驱动晶体管Tdk所产生的一驱动电流Idp传送至发光元件24。本发明并不限定开关晶体管Tsw2的种类。在本实施例中，驱动晶体管Tdk为一N型晶体管，其栅极接收点亮信号Sem、其漏极耦接驱动晶体管Tdk，其源极耦接发光元件24。发光元件24与驱动晶体管Tdk及开关晶体管Tsw2串联于操作电压PVDD及PVEE之间。本发明并不限定发光元件24的种类。只要是能够根据一驱动电流而发光的元件，均可作为发光兀件24。在一可能实施例中，发光兀件24为一有机发光二极管(OLED)。设定单元20及开关晶体管Tswi根据扫描信号S1及放电信号Sdis，控制节点A及B的电位。本发明并不限定设定单元20的电路架构，只要能够依照以下方式，设定节点A及B的电位的电路，均可作为设定单元20。在一第一期间，设定单元20令节点A及B的电压分别等于参考电压Skefi及SKEF2，其中参考电压Skefi不同于参考电压Skef2。在本实施例中，参考电压Skefi大于参考电压Skef2。在另一可能实施例中，参考电压Skefi为正值，而参考电压Skef2为负值。在其它实施例中，参考电压Skefi与Skef2之间的差值大于驱动晶体管Tdk的临界电压。在一第二期间，开关晶体管Tswi将数据信号Dl传送至节点A，并且设定单元20令 节点B的电压等于一差值，其中，此差值为操作电压PVDD与驱动晶体管Tdk的临界电压的差值(即 PVDD-Vt _)。 由于在第一期间，节点A及B的电压电位并不相同，故在第二期间，节点A的电压等于数据信号D1时，可确保节点B的电压为操作电压PVDD与驱动晶体管Tdk的临界电压的差值。在一第三期间，设定单元20令节点A的电压等于参考电压SKEF1，并浮接(floating)节点 B。此时，节点 B 的电压 Vb = PVDD-Vt(DE)-(D1-Seefi)。在第三期间，驱动晶体管Tdk依据式(1)，产生驱动电流IDP，其中式⑴如下所示Idp = Kp*(Vsg-Vt(DE))2.................................(I)其中，Kp为驱动晶体管Tdk的参数，为一预设值；Vsg为驱动晶体管Tdk的源极与栅极压差为驱动晶体管Tdk的临界电压。将第三期间的驱动晶体管Tdk的源极电压Vs与栅极电压Vg之间的压差(Vs-Vg)代入式(I)后，便可得到下式Idp = Kp* {PVDD-[PVDD-Vt 咖-(D1-S腿)]-Vt _}2…(2)化简式⑵后，可得到下式Idp = Kp^(D1-Seefi)2....................................(3)由式(3)可知，驱动电流Idp不受驱动晶体管Tdk的临界电压Vt_所影响。因此，就算不同的驱动晶体管具有不同的临界电压，在相同数据信号的情况下，仍可产生相同的驱动电流。本发明并不限定设定单元20的电路架构。只要能够达到上述各期间的节点A及B的电压电位设定的电路架构，均可作为设定单元20。在本实施例中，设定单元20具有设
定晶体管T21 T23。设定晶体管T21根据扫描信号S1,将参考电压Skefi传送至节点A。设定晶体管T22根据扫描信号S1，令驱动晶体管Tdk的栅极与漏极耦接在一起。因此，驱动晶体管Tdk便可提供一二极管连接(diode connection)。设定晶体管T23根据放电信号Sdis,将参考电压Skef2传送至节点B。本发明并不限定设定晶体管T21 T23的种类。在本实施例中，设定晶体管T21为P型晶体管，设定晶体管T22及T23为N型晶体管，但并非用以限制本发明。在其它实施例中，设定晶体管T21 T23可均为P型、均为N型、部分为N型或是部分为P型。由于P型及N型晶体管的转换为本领域技术人员所深知，故不再赘述。以下仅针对第2A图，说明设定晶体管T21 T23的连接方式。如图所示，设定晶体管T21的栅极接收扫描信号S1，其源极接收参考电压Skefi，其漏极耦接节点A。设定晶体管T22的栅极接收扫描信号S1，其漏极与源极分别耦接节点B及驱动晶体管Tdk的漏极。设定晶体管T23的栅极接收放电信号Sdis，其漏极接收参考电压SKEF2，其源极耦接节点B。图2B为本发明的控制时序图。如图所示，在第一期间Stl，扫描信号S_i为低电位，故可导通设定晶体管T21。因此，节点A的电压等于参考电压Skefi。此时，放电信号Sdis为高电位，故可导通设定晶体管T23。因此，节点B的电压等于参考电压SKEF2。在第二期间St2，扫描信号S_i为高电位，故可导通开关晶体管Tswi及设定晶体管T220因此，节点A的电压等于数据信号D1,并且驱动晶体管Tdk的栅极与漏极耦接在一起。 由于驱动晶体管Tdk为一二极管连接，故节点B的电压为操作电压PVDD与临界电压Vt_之间的差值(即PVDD-Vt _)。在第三期间St3，扫描信号h为低电位，故再次导通设定晶体管T21。因此，节点A的电压再次等于参考电压Skefi。由于扫描信号h为低电位，故不导通设定晶体管T22及T23,因此，节点B为浮接状态。在本实施例中，节点B的电压等于PVDD-Vtaa0-(D1-Skefi)。当发光信号Sem为高电位时，便可导通开关晶体管Tsw2，用以将驱动电流Idp传送至发光元件24，用以点亮发光元件24。此时的驱动电流Idp如式(3)所示。由于在第一期间Stl，节点B的电压小于节点A的电压，故当节点A的电压等于数据信号D1 (第二期间St2)时，借由电容Cst的耦合效应，可确保驱动晶体管Tdk与设定晶体管T22正常动作，也就是确保节点B的电压等于PVDD-Vt_。因此，驱动晶体管Tdk可形成一二极管连接。再者，数据信号D1的最大灰度值可达操作电压PVDD。由于数据信号DJA最大灰度值并不会被限制在PVDD-Vt _，故可增加灰度值范围，换句话说，也可维持既有灰度值范围，借由降低操作电压PVDD，以达到降低整体功率(Power)的消耗。图3为本发明的像素的另一可能结构示意图。图3相似于图2A，不同之处在于，设定单元30的设定晶体管T33为P型晶体管。由于设定晶体管T31及T32的连接方式与第2A图的设定晶体管T21及T22的连接方式相同，故不再赘述。在本实施例中，设定晶体管T33为一二极管架构，其栅极与源极均接收放电信号Sdis，其漏极耦接节点B。当放电信号Sdis为低电位时，节点B的电压将等于一总和，其中此总和为操作电压PVEE与设定晶体管T33的临界电压的加总结果。在一可能实施例中，放电信号Sdis9等于操作电压PVEE。图4为本发明的像素的另一可能结构示意图。图4相似图4，不同之处在于，设定单元40的设定晶体管T43为N型晶体管。由于设定晶体管T41及T42的连接方式与第2A图的设定晶体管T21及T22的连接方式相同，故不再赘述。在本实施例中，设定晶体管T43为一二极管架构，其栅极与源极均耦接节点B，其漏极接收放电信号SDIS。当放电信号Sdis与节点B的电位足以导通设定晶体管T43时，则节点B的电压将等于一总和，其中此总和为操作电压PVEE与设定晶体管T43的临界电压的加总结果。在一可能实施例中，放电信号Sdis等于操作电压PVEE。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技 术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
权利要求
1.一种像素结构，包括 一第一开关晶体管，根据一扫描信号，将一数据信号传送至一第一节点； 一设定单元，根据该扫描信号及一放电信号，控制该第一节点以及一第二节点的电压电位； 一电容，耦接于该第一节点及第二节点之间； 一驱动晶体管，具有一第一临界电压，并且栅极耦接该第二节点； 一第二开关晶体管，其栅极接收一点亮信号；以及 一发光元件，与该驱动晶体管及该第二开关晶体管串联于一第一操作电压及一第二操作电压之间； 其中在一第一期间，该设定单元令该第一节点及第二节点的电压各自等于一第一参考电压以及一第二参考电压，该第一参考电压大于该第二参考电压； 在一第二期间，该第一开关晶体管将该数据信号传送至该第一节点，该设定单元令该第二节点的电压等于一差值，该差值为该第一操作电压与该第一临界电压的差值； 在一第三期间，该设定单元令该第一节点的电压等于该第一参考电压，并浮接该第二节点。
2.如权利要求I所述的像素结构，其特征在于，该第一参考电压及第二参考电压的差值大于该第一临界电压。
3.如权利要求I所述的像素结构，其特征在于，该第一参考电压为正值，该第二参考电压为负值。
4.如权利要求I所述的像素结构，其特征在于，该设定单元包括 一第一设定晶体管，根据该扫描信号，将该第一参考电压传送至该第一节点； 一第二设定晶体管，根据该扫描信号，令该驱动晶体管的栅极与漏极耦接在一起；以及一第三设定晶体管，根据该放电信号，将该第二参考电压传送至该第二节点，其中该第二参考电压等于该第二操作电压。
5.如权利要求4所述的像素结构，其特征在于，该第三设定晶体管为一N型晶体管，其栅极接收该放电信号，其漏极接收该第二操作电压，其源极耦接该第二节点。
6.如权利要求I所述的像素结构，其特征在于，该设定单元包括 一第一设定晶体管，根据该扫描信号，将该第一参考电压传送至该第一节点； 一第二设定晶体管，根据该扫描信号，令该驱动晶体管的栅极与漏极耦接在一起；以及一第三设定晶体管，具有一第二临界电压，在该第二期间，其第三设定晶体管令该第二参考电压等于该第二操作电压与该第二临界电压的总和。
7.如权利要求6所述的像素结构，其特征在于，该第三设定晶体管为一P型晶体管，其栅极耦接源极，并接收该放电信号，其漏极耦接该第二节点。
8.如权利要求7所述的像素结构，其特征在于，该放电信号等于该第二操作电压。
9.如权利要求6所述的像素结构，其特征在于，该第三设定晶体管为一N型晶体管，其栅极与源极耦接该第二节点，其漏极接收该放电信号。
10.如权利要求9所述的像素结构，其特征在于，该放电信号等于该第二操作电压。
11.一种显不系统,包括 一如权利要求I所述的像素结构；以及一 驱动模块，用以提供该扫描信号、该数据信号、该第一参考电压及第二参考电压、该放电信号、该点亮信号以及该第一操作电压及第二操作电压。
全文摘要
本发明公开一种像素结构及具有该像素结构的显示系统，该像素结构包括第一开关晶体管及第二开关晶体管、设定单元、电容、驱动晶体管以及发光元件。电容耦接于第一节点及第二节点之间。驱动晶体管的栅极耦接第二节点，并与第二开关晶体管以及发光元件串联于第一操作电压及第二操作电压之间。在一第一期间，设定单元令第一节点及第二节点的电压分别等于第一参考电压及第二参考电压。第一参考电压大于第二参考电压。在一第二期间，第一开关晶体管将一数据信号传送至第一节点，设定单元令第二节点的电压等于第一操作电压与驱动晶体管的临界电压的差值。在一第三期间，设定单元令第一节点的电压等于第一参考电压，并浮接第二节点。
文档编号G09G3/20GK102800273SQ201110150629
公开日2012年11月28日 申请日期2011年5月26日 优先权日2011年5月26日
发明者彭冠臻, 陈泽源, 曾志强, 王硕晟, 苏聪艺 申请人:奇美电子股份有限公司, 群康科技(深圳)有限公司
最新回复(0)